JP5291872B2 - 絶縁中間層を備えたパワー半導体モジュールの製造方法 - Google Patents

絶縁中間層を備えたパワー半導体モジュールの製造方法 Download PDF

Info

Publication number
JP5291872B2
JP5291872B2 JP2006272882A JP2006272882A JP5291872B2 JP 5291872 B2 JP5291872 B2 JP 5291872B2 JP 2006272882 A JP2006272882 A JP 2006272882A JP 2006272882 A JP2006272882 A JP 2006272882A JP 5291872 B2 JP5291872 B2 JP 5291872B2
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor element
connection
molded body
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006272882A
Other languages
English (en)
Other versions
JP2007103948A (ja
Inventor
ハイルブロンナー ハインリヒ
コボラ ハラルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Publication of JP2007103948A publication Critical patent/JP2007103948A/ja
Application granted granted Critical
Publication of JP5291872B2 publication Critical patent/JP5291872B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]

Description

本発明は、ハウジングと、このハウジング内に配置されていて好ましくは冷却体上に直接的に取り付ける電気絶縁式の少なくとも1つの基板とを有するパワー半導体モジュールの製造方法して、その基板は絶縁材料ボディを有し、この絶縁材料ボディは、この絶縁材料ボディ上に設けられていて互いに絶縁されている金属性の複数の接続パス(接続トラック)と、これらの接続パス上に設けられていて回路に適してこれらの接続パスと接続されている複数のパワー半導体素子(パワー半導体構成品)とを備えに外部負荷端子及び外部補助端子用の端子要素(ターミナル要素)と、パワー半導体モジュールの内部の接続部用の接続要素をも有するパワー半導体モジュールの製造方法について説明される
本発明の出発点であるパワー半導体モジュールは例えば特許文献1から知られている。この特許文献1は上記の種類のパワー半導体モジュールを開示し、この際、パワー半導体素子はロウ付け接続部を用いて基板の接続パス上に配置されている。
従来技術として挙げられた特許文献1に従い、この種のパワー半導体モジュールの基板は電気絶縁式の基板として形成されていて、これらの基板は、支持マテリアルとしての及びベースプレート又は冷却体に対する電気絶縁のための絶縁材料ボディから成る。この絶縁材料ボディは、従来技術により、産業セラミック、例えば酸化アルミニウム又は窒化アルミニウムから成る。この絶縁材料ボディにおいてパワー半導体モジュールの内部側のその第1主面上には、互いに電気絶縁されている金属性の複数の接続パスが設けられている。またこれらの接続パス上には複数のパワー半導体素子が配置されている。
多くの場合、絶縁材料ボディはパワー半導体モジュールの内部とは反対側のその第2主面上に、同様に、第1主面上の接続パスのものと同じ素材及び同じ厚さの金属性の層を有する。しかし通常においてこの層は、それ自体は構造化(パターン化)されてなく、その理由はこの層が例えばベースプレートに対するロウ付け接続部として又は冷却体に対する熱伝導接続部として用いられるためである。接続パス並びに第2主面の金属性の層は好ましくはDCB(ダイレクト・カッパー・ボンディング)法により塗布された銅から成り、この際、この銅は1mmよりも小さい典型的な厚さを有する。
パワー半導体素子と接続パスとの間の前述の接続要素は、多くの場合、ボンディング接続部、ここでは特にワイヤボンディング接続部である。上記の特許文献1は、パワー半導体素子同士の及び/又は接続パスとの回路に適した接続部の選択的な解決策としてフレキシブル導体プレート(フレキシブル回路板)を開示し、この導体プレートは、パワー半導体素子及び/又は接続パスと、ロウ付け接続部を用いて材料接合式(接続すべき構成要素をそれらの材料を介して互いに接合させること)で接続され、又は、押付コンタクト技術により材料結束式(接続すべき構成要素を外力により互いに結束させること)で接続されている。そこで開示された導体プレートは、この際、負荷端子接続部並びに制御端子接続部及び補助端子接続部をも提供するために多層構造を有する。このフレキシブル導体プレートの多層構造内では個々の層が構造化され得る及び/又は他の層又は層部分と通過接触部を用いて接続され得る。
内部絶縁に関しては、パワー半導体素子の領域において、及び多くの場合はボンディング接続部として構成されている接続要素の上方に至るまで高誘電率の封止剤(シーリングコンパウンド)で封止されているパワー半導体モジュールが多岐に渡って知られている。上記の特許文献1は、この種の封止剤を、基本的に導体プレートの製造から知られているような絶縁中間層(絶縁インサート)により置き換えている。これらの絶縁中間層はパワー半導体素子を包囲し、それらの縁においてエッジ被覆部を有し、このエッジ被覆部はこの縁領域における電圧閃絡(フラッシュオーバー)を防止するものである。更にこれらの絶縁中間層は、フレキシブル導体パス(接続パス)の配置用の平坦な面を形成するために、絶縁中間層により包囲されるパワー半導体素子と同じ厚さを有するように形成されている。
上記の特許文献1によるパワー半導体モジュールの形態において、絶縁中間層がパワー半導体モジュールの内部絶縁のためだけに用いられ、それと共にそのように形成させるパワー半導体モジュールの製造が、同じ加工素材で封止剤を有するものと比べて手間と費用がかかることは不利であり、その理由は、それらの絶縁中間層がマッチングされ、追加的なステップにより初期製品から固定絶縁層へと更に処理されなくてはならないためである。更に、絶縁中間層のエッジが、電圧閃絡を確実に防止するために追加的に被覆されなくてはならないことも不利である。
例えば特許文献2及び前公開されていない特許文献3からは加圧焼結法が知られていて、これらの加圧焼結法はパワー半導体素子と端子要素又は基板との間の永続的な接続を提供するが、開示されたこの方法は端子要素又は基板と個々のパワー半導体素子の同時の焼結接続のためだけに適している。このことは、この際には圧力導入がパワー半導体素子の平らな面上だけに行なわれることに原因がある。パワー半導体素子の縁領域に対する圧力導入時、10MPaから60MPaまでのオーダーである圧力の周知の値はこの縁領域或いはパワー半導体素子の機械的な破壊を導いてしまう。
DE19617055C1 DE3414065C2 DE102004019567A1
本発明の基礎を成す課題は、内部絶縁のための手段が複数の機能を有し、効率がよく経済的な生産が可能である、パワー半導体モジュールの製造方法を紹介することである。
前記の課題は、本発明に従い、請求項1の構成要件の措置により解決される。有利な実施形態は下位請求項に記載されている。
本発明の思想は、好ましくは冷却体上に直接的に取り付けるための又はベースプレートを備えたパワー半導体モジュールから出発する。このパワー半導体モジュールは少なくとも次のコンポーネントを有する:ハウジング、負荷端子及び補助端子用の端子要素、接続パスを備えた少なくとも1つの基板、及び少なくとも1つのパワー半導体素子。
負荷端子用の端子要素は、ハウジングから外へ通じ、ハウジング内部に配置されているパワー半導体素子の電気接続のために用いられる。ベースプレート又は冷却体に対して電気絶縁式で形成されている基板の方は、絶縁材料ボディ、好ましくは産業セラミックと、この上でベースプレート又は冷却体とは反対側のその第1主面上に設けられていて互いに電気絶縁されている金属性の複数の接続パスとから成る。これらの接続パス上にはパワー半導体素子が配置され、接続要素を用いて回路に適して接続されている。これらの接続要素は、例えば上記の従来技術によるフレキシブル導体プレートとして、又は打ち抜き曲げ技術で製造された金属性の接続バーを用いた周知の配線部として形成されている。
パワー半導体モジュールは更に少なくとも1つの絶縁成形体を有し、この絶縁成形体は、少なくとも1つのパワー半導体素子を取り囲み、以下に説明する方法により、対応するパワー半導体素子の縁に全ての側で密接してこれを取り囲むように変形されて形成されている。この際、対応する接続要素は、例えばフレキシブル導体プレートとして構成されていて、絶縁成形体により取り囲まれているパワー半導体素子を例えば端子要素又は他のパワー半導体素子と接続させる。基板の対応する導体パス及び/又はここではフレキシブル導体プレートである接続要素に対するパワー半導体素子の電導接続部は加圧焼結接続部として形成されている。
パワー半導体素子を製造するための本発明に従う方法は、パワー半導体モジュール用の周知の製造ステップ以外に次のステップを有する:
・ 少なくとも1回は変形可能な少なくとも1つの絶縁成形体を配置するステップで、この絶縁成形体が基板上の少なくとも1つのパワー半導体素子を包囲し、この際にはパワー半導体素子の縁に密接しないこと。この絶縁成形体は、包囲されたパワー半導体素子よりも大きな高さを有する。更に絶縁成形体とパワー半導体素子は、絶縁成形体とパワー半導体素子との間でパワー半導体素子を包囲して全ての側で実質的に同じ幅を有する隙間が形成されているように互いに配置されている。
・ 好ましくは、このパワー半導体素子及びこのパワー半導体素子を包囲する絶縁成形体の上側でパワー半導体素子の回路に適した接続のための少なくとも1つの接続要素を追加的に配置するステップ。
・ 接続要素に対して又は直接的に少なくとも1つのパワー半導体素子及びこれを包囲する絶縁成形体に対して加圧焼結プロセスの枠内で圧力付勢するステップ。この際、基板の導体パス及び/又は接続要素とのパワー半導体素子の加圧焼結接続部が形成される。好ましくは追加的な温度付勢を伴うこの圧力付勢の両方の形態により、絶縁成形体は、パワー半導体素子の縁に全ての側で密接し、従ってパワー半導体素子を取り囲むように変形される。絶縁成形体のこの密接は加圧焼結プロセス中のパワー半導体素子の破壊を防止する。
次に本発明の解決策を図1〜図4に基づいて更に説明する。
図1は、冷却体(2)上に直接的に取り付けるための本発明に従うパワー半導体モジュール(1)を示している。パワー半導体モジュール(1)はハウジング(3)とこのハウジング(3)内に配置されている基板(5)と有し、基板(5)は、絶縁材料ボディ(54)と、絶縁材料ボディ(54)の両方の主面上に配置されている金属性の積層部とから成る。冷却体(2)側に設けられている絶縁材料ボディ(54)の第2主面の金属性の積層部(56)は熱連結のために用いられ、平面的に形成されていてそれ自体は構造化(パターン化)されていない。それに対し、パワー半導体モジュール内部側に設けられている絶縁材料ボディ(54)の第1主面の金属性の積層部はそれ自体が構造化されていて、従って基板(5)の接続パス(接続トラック、52)を形成している。
パワー端子の端子要素(ターミナル要素、42、44)は金属成形体により形成され、これらの金属成形体はそれらの一方の端部において例えばロウ付け技術により、対応する接続パス(52)と接続されていて、それらの他方の端部において捩込み接続のための孔を有している。
これらの接続パス(52)上にはここではパワーダイオードであるパワー半導体素子(70)が配置されている。パワーダイオード(70)同士の及び端子要素(42、44)とのパワーダイオード(70)の回路に適した接続部はフレキシブル導体プレート(フレキシブル回路板、40)として形成されている。パワーダイオード(70)とフレキシブル導体プレート(40)との間の電導接続部は加圧焼結接続部として形成されていて、パワー半導体素子(70)と接続パス(52)との間の電導接続部はロウ付け接続部として形成されている。
内部電気絶縁のためにパワー半導体モジュール(1)は絶縁成形体(80)を有する。絶縁成形体(80)はパワーダイオード(70)を全ての側で取り囲み、この際、絶縁成形体(80)とパワー半導体素子(70)の縁との間の接触面(90)はパワー半導体素子(70)の厚さ(700)の半分よりも大きな高さ(900)を有する。このことは、パワー半導体素子(70)における縁閃絡を防止するために決定的なことである。更にこの絶縁成形体(80)は正極性の端子要素(42)に至るまで達し、この端子要素(42)の少なくとも1つの面と接続されている。この際、絶縁成形体(80)が2つの導体パス(接続パス、52)を覆い、また加圧焼結技術を用いたパワー半導体モジュール(1)の前述の製造方法に基づき、絶縁成形体(80)の一部は両方の導体パス(52)間の隙間の中にまで達する。
図2は、本発明に従う方法の製造ステップを示している。本発明に従う方法の第1実施バリエーションは、基板であってこの基板上に導体パス(52)が配置されている基板から出発する。この導体パス(52)上には、加圧焼結接続のために適切に形成された中間層を有する少なくとも1つのパワー半導体素子(70)が配置されている(図2a)。パワー半導体素子(70)を全ての側で包囲するように絶縁成形体(80a/b)が配置されている(図2b)。絶縁成形体(80a/b)は、好ましくはパワー半導体素子(70)の厚さよりもそれを100としたときの2から10の間で大きい厚さを有する。パワー半導体素子(70)の縁とそれを包囲する絶縁成形体(80)との間の間隔は、好ましくはパワー半導体素子(70)の厚さを100としたときの10から30の間の値をとる。この絶縁成形体(80)は、好ましくは、圧力のもと場合により追加的な温度付勢のもと少なくとも1回は変形可能なプラスチックから形成されている。この際、非可逆性の変形は特に有利である。
引き続き、パワー半導体素子(70)及び絶縁成形体(80)に対する平らな圧力付勢(加圧、100)が行なわれ、それにより絶縁成形体(80)が変形される。好ましくは先行する及び/又は同時の50℃と300℃の間の温度を用いた温度付勢と結び付けられているこの変形は、絶縁成形体(80)の厚さをパワー半導体素子(70)の厚さに減少させ、この際、絶縁成形体(80)は同時に側方に膨張する(88)。それによりパワー半導体素子(70)と絶縁成形体(80)との間の隙間が閉鎖され、従ってこの絶縁成形体(80)は、パワー半導体素子(70)に対して圧力導入が行なわれる前にパワー半導体素子(70)を取り囲む。この際、接触面(90)は、好ましくはパワー半導体素子(70)の半分の厚さよりも大きな高さを有する。絶縁成形体(80)の素材を適切に選択することによりこの結合は存続し、パワー半導体モジュール(1)内で内部絶縁のために用いられ、その形態により稼動時にはパワー半導体素子(70)の縁閃絡を防止する。
加圧焼結プロセスの終了後、パワー半導体モジュール(1)内に導入された状態で、絶縁成形体は、それにより取り囲まれているパワー半導体素子と同じ厚さ(図2d)又はそれよりも僅かに大きな厚さを有する。
本発明に従う方法の第2実施バリエーションでは、加圧焼結プロセス前に、接続要素としてのフレキシブル導体プレート(40)又は少なくとも1つの接続バーがパワー半導体素子(70)の上側に及び絶縁成形体(80)上に配置される(図2c)。後でパワー半導体素子(70)と接続要素(40)との間の接触面を形成する領域は、加圧焼結法のために対応して準備されている。そのために接触面の領域には適切な貴金属表面がパワー半導体素子(70)及び接続要素(40)上に形成されている。同様に焼結金属が適切に配置されている。接続要素(40)に対して平らに導入される圧力付勢及び好ましくは同時の温度付勢により、接続要素(40)とパワー半導体素子(70)との間、及び同時にパワー半導体素子(70)と基板(5)の導体パス(52)との間の加圧焼結接続部が形成される。
本発明に従う方法の第3実施バリエーションは、基板(5)の対応する導体パス(52)上にロウ付けされたパワー半導体素子(70)(図2a)から出発し、このパワー半導体素子(70)は絶縁成形体(80)により包囲され、この際、フレキシブル導体パス(40)が絶縁成形体(80)上に配置されている。従って加圧焼結プロセスによりパワー半導体素子(70)と接続要素(40)との間の焼結接続部が作られる。
本方法に関する上述の全ての実施形態において、絶縁成形体(80)の配置により、唯一の加圧焼結プロセスで、同時に複数のパワー半導体素子(70)が導体パス(52)及び/又は接続要素(40)と接続され得ることは有利である。
図3は、絶縁成形体(80)と基板(5)の配置構成を3次元図で示している。図2のもとで説明した製造方法に従う、図1のもとで説明したパワー半導体モジュール(1)の製造の出発点は、従来技術による基板である。この基板は、絶縁材料ボディ(54)、ここでは酸化アルミニウムセラミックと、その上に形成された銅製導体パス(52)とを有する。これらの銅製導体パス(52)は、少なくとも加圧焼結接続部用の接触面として用いられる領域において好ましくは金である貴金属の他の層を有する。これらの接触面上に焼結金属が好ましくはシルクスクリーン法を用いて塗布される。引き続いてパワー半導体素子(70)が配置される。その後、これらのパワー半導体素子(70)を包囲するように絶縁成形体(80)が配置される。この際、その厚さは、パワー半導体素子(70)の厚さよりもそれを100としたときの2から10だけ大きい。この際、絶縁成形体(80)の穴(86)の長さ(802)は、パワー半導体素子(70)の厚さを100としたときの20と60の間でパワー半導体素子(70)の長さ(702)よりも大きい。同じことが穴(86)の幅(804)とパワー半導体素子(70)の幅(704)に当てはまる。
図4は、図3に従う絶縁成形体(80)と基板(5)の俯瞰図を示している。この際、加圧焼結プロセス前に接触することなく絶縁成形体(80)によりパワー半導体素子(70)が包囲されていることが再び明らかに見てとれる。
本発明に従うパワー半導体モジュールを横断面で示す図である。 本発明に従う方法の製造ステップを示す図である。 絶縁成形体と基板の配置構成を示す3次元図である。 図3による絶縁成形体と基板の俯瞰図である。
符号の説明
1 パワー半導体モジュール
2 冷却体
3 ハウジング
40 導体プレート(回路板)
42、44 端子要素
5 基板
52 金属性の積層部(接続パス:導体パス)
54 絶縁材料ボディ
56 金属性の積層部
70 パワー半導体素子
700 パワー半導体素子70の厚さ
702 パワー半導体素子70の長さ
704 パワー半導体素子70の幅
80、80a、80b 絶縁成形体
86 絶縁成形体80の穴
802 穴86の長さ
804 穴86の幅
88 絶縁成形体80の膨張
90 接触面
900 接触面90の高さ
100 圧力付勢

Claims (4)

  1. ハウジング(3)と、外側に通じる端子要素(42、44)と、ハウジング(3)内に配置されている電気絶縁式の少なくとも1つの基板(5)とを有するパワー半導体モジュールであって、この基板(5)が、少なくとも、絶縁材料ボディ(54)と、パワー半導体モジュール(1)の内部側の第1主面上に設けられていて互いに電気絶縁されている金属性の複数の接続パス(52)と、これらの接続パス(52)の1つの接続パス上に配置されている少なくとも1つのパワー半導体素子(70)とを有し、このパワー半導体素子(70)が、少なくとも1つの接続要素(40)と、少なくとも1回は変形可能な構造化されている少なくとも1つの絶縁成形体(80)とを有するパワー半導体モジュールを製造するための方法において、
    この方法が、少なくとも、次のステップ、即ち、
    ・ 基板(5)の接続パス(52)上に少なくとも1つのパワー半導体素子(70)を配置するステップ
    ・ 各々の少なくとも1つのパワー半導体素子(70)を包囲するように少なくとも1つの絶縁成形体(80)を配置するステップであり、この絶縁成形体(80)が、対応するパワー半導体素子(70)の高さ(700)よりも大きな高さ(800)を有し、更に絶縁成形体(80)とパワー半導体素子(70)の間にパワー半導体素子(70)を包囲するように隙間が形成されていること
    ・ パワー半導体素子(70)の加圧焼結接続のために少なくとも1つのパワー半導体素子(70)とこれを囲んでいる絶縁成形体(80)に対して加圧焼結プロセスの枠内で圧力付勢(100)するステップであり、絶縁成形体(80)が圧力付勢(100)のもと、この絶縁成形体(80)がパワー半導体素子(70)の縁に全ての側で密接してこのパワー半導体素子(70)を取り囲むように変形されること
    を含むことを特徴とする方法。
  2. 請求項に記載のパワー半導体モジュールを製造するための方法において、基板(5)上にパワー半導体素子(70)及びこれを包囲する絶縁成形体(80)を配置した後、少なくとも、
    ・ 接続要素(40)が、絶縁成形体(80)及びパワー半導体素子(70)上に配置され、及び、
    ・ 接続要素(40)に対する加圧焼結プロセスの枠内の平らな圧力付勢(100)により、パワー半導体素子(70)を包囲する絶縁成形体(80)が、この絶縁成形体(80)がパワー半導体素子(70)の縁に全ての側で密接し且つ更に進行する圧力付勢(100)により、基板(5)の対応する接続パス(52)及び/又は接続要素(40)に対するパワー半導体素子(70)の加圧焼結接続部が製造されるように変形されることを特徴とする方法。
  3. 圧力付勢(100)に対して追加的に、加圧焼結プロセス中及び/又は加圧焼結プロセス前に絶縁成形体(80)が50℃と300℃の間の温度を用いて付勢されることを特徴とする、請求項又はに記載の、パワー半導体モジュールを製造するための方法。
  4. 複数のパワー半導体素子(70)が、加圧焼結プロセスを用いて同時に、対応する接続パス(52)及び/又は1つの又は複数の接続要素(40)と接続されることを特徴とする、請求項に記載の、パワー半導体モジュールを製造するための方法。
JP2006272882A 2005-10-05 2006-10-04 絶縁中間層を備えたパワー半導体モジュールの製造方法 Expired - Fee Related JP5291872B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005047567A DE102005047567B3 (de) 2005-10-05 2005-10-05 Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung
DE102005047567.1 2005-10-05

Publications (2)

Publication Number Publication Date
JP2007103948A JP2007103948A (ja) 2007-04-19
JP5291872B2 true JP5291872B2 (ja) 2013-09-18

Family

ID=37625994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006272882A Expired - Fee Related JP5291872B2 (ja) 2005-10-05 2006-10-04 絶縁中間層を備えたパワー半導体モジュールの製造方法

Country Status (6)

Country Link
EP (1) EP1772902B1 (ja)
JP (1) JP5291872B2 (ja)
AT (1) ATE408898T1 (ja)
DE (2) DE102005047567B3 (ja)
DK (1) DK1772902T3 (ja)
ES (1) ES2314804T3 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007006706B4 (de) * 2007-02-10 2011-05-26 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
DE102007022336A1 (de) * 2007-05-12 2008-11-20 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitersubstrat mit Metallkontaktschicht sowie Herstellungsverfahren hierzu
DE102007057346B3 (de) * 2007-11-28 2009-06-10 Fachhochschule Kiel Laminierte Leistungselektronikbaugruppe
DE102008017454B4 (de) * 2008-04-05 2010-02-04 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit hermetisch dichter Schaltungsanordnung und Herstellungsverfahren hierzu
DE102008033410B4 (de) * 2008-07-16 2011-06-30 SEMIKRON Elektronik GmbH & Co. KG, 90431 Leistungselektronische Verbindungseinrichtung mit einem Leistungshalbleiterbauelement und Herstellungsverfahren hierzu
DE102008040488A1 (de) * 2008-07-17 2010-01-21 Robert Bosch Gmbh Elektronische Baueinheit und Verfahren zu deren Herstellung
DE102009024371B4 (de) * 2009-06-09 2013-09-19 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Stromrichteranordnung mit Kühleinrichtung und Stromrichteranordnung
DE102009024385B4 (de) * 2009-06-09 2011-03-17 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul mit einer Verbindungseinrichtung
JP5842489B2 (ja) * 2011-09-14 2016-01-13 三菱電機株式会社 半導体装置
DE102011083911A1 (de) * 2011-09-30 2013-04-04 Robert Bosch Gmbh Elektronische Baugruppe mit hochtemperaturstabilem Substratgrundwerkstoff
DE102012222012B4 (de) 2012-11-30 2017-04-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung und ein Verfahren zur Herstellung einer Leistungshalbleitereinrichtung
DE102013108185B4 (de) * 2013-07-31 2021-09-23 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
DE102014109779A1 (de) * 2014-06-13 2015-12-17 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Anordnung mit einem Bauteil
DE102015109856A1 (de) * 2015-06-19 2016-12-22 Danfoss Silicon Power Gmbh Verfahren zum Herstellen einer für die Anbindung eines elektrischen Leiters geeigneten metallischen Kontaktfläche zur Kontaktierung eines Leistungshalbleiters, Leistungshalbleiter, Bond Buffer und Verfahren zur Herstellung eines Leistungshalbleiters
DE102019126623B4 (de) 2019-10-02 2024-03-14 Semikron Elektronik Gmbh & Co. Kg Patentabteilung Leistungselektronische Schalteinrichtung mit einer Vergussmasse

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3414065A1 (de) * 1984-04-13 1985-12-12 Siemens AG, 1000 Berlin und 8000 München Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
US4657322A (en) * 1985-10-01 1987-04-14 Tektronix, Inc. Microwave interconnect
JPH08107266A (ja) * 1994-10-04 1996-04-23 Cmk Corp プリント配線板
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
DE10121970B4 (de) * 2001-05-05 2004-05-27 Semikron Elektronik Gmbh Leistungshalbleitermodul in Druckkontaktierung
DE10342295B4 (de) * 2003-09-12 2012-02-02 Infineon Technologies Ag Anordnung eines elektrischen Bauelements mit einer elektrischen Isolationsfolie auf einem Substrat und Verfahren zum Herstellen der Anordnung
DE102004054996B4 (de) * 2003-12-06 2013-07-18 Schaeffler Technologies AG & Co. KG Elektronisches Gerät
DE102004019567B3 (de) * 2004-04-22 2006-01-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat

Also Published As

Publication number Publication date
ES2314804T3 (es) 2009-03-16
DK1772902T3 (da) 2009-01-19
DE102005047567B3 (de) 2007-03-29
EP1772902B1 (de) 2008-09-17
ATE408898T1 (de) 2008-10-15
JP2007103948A (ja) 2007-04-19
EP1772902A1 (de) 2007-04-11
DE502006001588D1 (de) 2008-10-30

Similar Documents

Publication Publication Date Title
JP5291872B2 (ja) 絶縁中間層を備えたパワー半導体モジュールの製造方法
JP5193452B2 (ja) パワー半導体素子とハウジングとを備えた装置の製造方法
US6881071B2 (en) Power semiconductor module with pressure contact means
JP6671441B2 (ja) 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール
US8952520B2 (en) Power semiconductor device
JP5587844B2 (ja) パワー半導体モジュールおよびその製造方法
CN105706236B (zh) 电极端子、电力用半导体装置以及电力用半导体装置的制造方法
JP5537825B2 (ja) 気密密閉している回路装置を伴ったパワー半導体モジュールとその製造方法
JP4635564B2 (ja) 半導体装置
JP4658268B2 (ja) 電力用半導体モジュール
US20100134979A1 (en) Power semiconductor apparatus
US8552306B2 (en) Assembly and production of an assembly
JP2008505503A (ja) セラミック−金属基板を製作するための方法
JP2006295158A (ja) 材料結合式で配設された端子要素を有するパワー半導体モジュール
CN101510537A (zh) 包括将半导体芯片键合至铜表面的烧结接合部的模块
US9806010B2 (en) Package module and method of fabricating the same
JP2006253516A (ja) パワー半導体装置
JP5218009B2 (ja) 半導体装置
JP2009158611A (ja) 回路基板及びこれを用いたパッケージ並びに電子装置
JP5780777B2 (ja) セラミック回路基板およびそれを用いた電子装置
JP5960522B2 (ja) セラミック回路基板およびそれを用いた電子装置
JP5548525B2 (ja) 冷却装置を備えて成る電流コンバータ装置構造を製造する方法
JP2016025237A (ja) 電力用半導体モジュール及びその実装方法
JP2007150342A (ja) 半導体装置およびその製造方法
CN102150259B (zh) 半导体装置以及用于制造半导体装置的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111025

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111028

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130610

LAPS Cancellation because of no payment of annual fees