KR101729507B1 - 회로기판유닛 및 이를 가지는 컴퓨터 디바이스 - Google Patents

회로기판유닛 및 이를 가지는 컴퓨터 디바이스 Download PDF

Info

Publication number
KR101729507B1
KR101729507B1 KR1020100062786A KR20100062786A KR101729507B1 KR 101729507 B1 KR101729507 B1 KR 101729507B1 KR 1020100062786 A KR1020100062786 A KR 1020100062786A KR 20100062786 A KR20100062786 A KR 20100062786A KR 101729507 B1 KR101729507 B1 KR 101729507B1
Authority
KR
South Korea
Prior art keywords
component
wiring
layer
circuit board
routing unit
Prior art date
Application number
KR1020100062786A
Other languages
English (en)
Other versions
KR20120002083A (ko
Inventor
이도균
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020100062786A priority Critical patent/KR101729507B1/ko
Priority to US13/011,980 priority patent/US8711575B2/en
Publication of KR20120002083A publication Critical patent/KR20120002083A/ko
Application granted granted Critical
Publication of KR101729507B1 publication Critical patent/KR101729507B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/222—Completing of printed circuits by adding non-printed jumper connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/184—Mounting of motherboards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772—Conductors directly under a component but not electrically connected to the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10363—Jumpers, i.e. non-printed cross-over connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

컴퓨터 디바이스에 적용되는 회로기판유닛은, 상판면 상에 제1컴포넌트 및 제2컴포넌트가 마운팅되는 메인기판과; 메인기판의 상판면 및 하판면 중 적어도 어느 하나 상에 마운팅되며, 제1컴포넌트 및 제2컴포넌트 사이에 데이터를 전송시키는 배선 중에서 일부 구간을 형성하는 서브배선을 가지는 루팅유닛을 포함하는 것을 특징으로 한다.

Description

회로기판유닛 및 이를 가지는 컴퓨터 디바이스 {PRINTED CIRCUIT BOARD UNIT AND COMPUTER DEVICE HAVING THE SAME}
본 발명은 복수의 컴포넌트(component)가 마운팅(mounting)되는 회로기판유닛 및 이를 가지는 컴퓨터 디바이스에 관한 것으로서, 상세하게는 복수의 컴포넌트 사이의 데이터 전송 버스(BUS)를 구성하는 배선 구조를 개선한 회로기판유닛 및 이를 가지는 컴퓨터 디바이스에 관한 것이다.
컴퓨터 디바이스는 소프트웨어적 운영체제 상에서 다양한 어플리케이션을 실행시켜 사용자가 원하는 데이터의 처리 결과를 얻을 수 있으며, 이를 위하여 하드웨어적으로 CPU와, 데이터가 저장되는 메모리와, 그래픽카드와 같이 CPU를 보조하는 다양한 기능에 대응하는 옵션보드가 장착된 메인보드를 내장한다. 여기서, 컴퓨터 디바이스의 메인보드는 복수의 레이어(layer)가 적층됨으로써 구성되는 멀티레이어 회로기판이 적용된다.
이러한 멀티레이어 회로기판은 판면 상에는 다양한 처리를 수행하는 복수의 컴포넌트(component)가 마운팅(mounting)되며, 이들 복수의 컴포넌트 사이는 상호 연결되어 데이터 전송 버스를 형성하는 배선 구조가 회로기판 내측 또는 외측 판면 상에 프린팅된다.
근래에는 컴퓨터 디바이스의 소형화 및 경량화 추세에 따라서, 컴포넌트의 집적도 향상과 함께 멀티레이어 회로기판의 소형화가 진행되고 있으므로, 복수의 컴포넌트 사이의 배선 구조 설계 또한 여러 제한사항이 발생하고 있다. 특히, 병렬 버스로 구성되는 메모리 관련 인터페이스의 경우, 데이터, 클럭 등의 신호라인을 모두 고려하면 회로기판에서 배선 구조가 프린팅되는 영역 점유가 현저히 크다. 그런데 회로기판의 크기는 한계가 있으므로, 이 경우에 타 컴포넌트에 관련된 배선 구조를 형성하기 위한 영역이 감소하고, 또한 타 배선 구조를 형성할 때에 회로기판 상에서 과도하게 우회하여 설계해야 하는 상황이 발생할 수 있는 바, 회로기판의 설계가 곤란할 수 있다.
본 발명은 상기한 문제점을 감안하여 창안된 것으로서, 회로기판 자체의 크기를 소형화하면서도, 회로기판 상에서의 점유 영역이 현저히 큰 배선 구조를 형성할 수 있는 회로기판유닛 및 이를 가지는 컴퓨터 디바이스를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해 본 발명의 실시예에 따른 컴퓨터 디바이스에 적용되는 회로기판유닛은, 상판면 상에 제1컴포넌트 및 제2컴포넌트가 마운팅되는 메인기판과; 상기 메인기판의 상판면 및 하판면 중 적어도 어느 하나 상에 마운팅되며, 상기 제1컴포넌트 및 상기 제2컴포넌트 사이에 데이터를 전송시키는 배선 중에서 일부 구간을 형성하는 서브배선을 가지는 루팅유닛을 포함하는 것을 특징으로 한다.
여기서, 상기 루팅유닛은 상기 서브배선이 판면 상 또는 내측에 형성된 서브기판을 포함할 수 있다.
또한, 상기 메인기판은 최상층의 제1레이어 및 최하층의 제2레이어를 포함한 적어도 둘 이상의 레이어가 적층되어 형성될 수 있다.
여기서, 상기 메인기판은, 상기 제1컴포넌트 및 상기 제2컴포넌트로부터 각각 소정 거리 연장된 제1배선부 및 제2배선부를 포함하며, 상기 루팅유닛은 상기 서브배선이 상기 제1배선부 및 상기 제2배선부 사이를 상호 연결하게 상기 메인기판에 마운팅될 수 있다.
여기서, 상기 제1배선부 및 상기 제2배선부는 상기 제1레이어의 상판면 상에 형성되며, 상기 루팅유닛은 상기 제1컴포넌트 및 상기 제2컴포넌트 사이의 상기 제1레이어의 상판면 상에 마운팅될 수 있다.
여기서, 상기 제1레이어의 상판면 상에서 상기 루팅유닛이 마운팅된 영역에는 상기 제1배선부 및 상기 제2배선부와 절연된 제3배선부가 형성될 수 있다.
또한, 상기 제1배선부 및 상기 제2배선부는 상기 제1컴포넌트 및 상기 제2컴포넌트로부터 상기 제2레이어의 하판면까지 각각 연장 형성되며, 상기 루팅유닛은 상기 제2레이어의 하판면 상에 마운팅될 수 있다.
여기서, 상기 제1레이어 상판면 상에서 상기 제1컴포넌트 및 상기 제2컴포넌트 사이에는 제3컴포넌트가 마운팅될 수 있다.
또한, 상기 서브배선은, 양 단부에 상기 제1배선부 및 상기 제2배선부에 각각 접촉하는 제1단자부 및 제2단자부를 가질 수 있다.
여기서, 상기 제1단자부 및 상기 제2단자부는 용접에 의해 상기 메인기판에 결합되는 솔더링 볼(soldering ball)을 포함할 수 있다.
또한, 상기 제1컴포넌트는 램(RAM)을 포함하고, 상기 제2컴포넌트는 상기 램에 대한 데이터의 로딩 및 억세스를 제어하는 메모리 컨트롤러를 포함할 수 있다.
또한, 상기 목적을 달성하기 위한 본 발명의 실시예에 따른 컴퓨터 디바이스는, 제1컴포넌트와; 상기 제1컴포넌트와 데이터 통신을 수행하는 제2컴포넌트와; 상기 제1컴포넌트 및 상기 제2컴포넌트가 마운팅되는 상기한 구조에 따른 회로기판유닛을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 제1컴포넌트 및 제2컴포넌트 사이의 배선부의 적어도 일부를 형성하는 서브배선을 가지는 루팅유닛을 메인기판 상에 마운팅함으로써, 메인기판의 크기를 크게 하거나 또는 메인기판에 레이어의 추가 적층 없이도, 배선 구조의 설계를 용이하게 할 수 있다.
또한, 이에 따라서 멀티레이어 회로기판 및 이를 적용한 컴퓨터 디바이스의 소형화 및 경량화와, 제조 비용의 절감이 가능하다.
또한, 메인기판 상에서 타 컴포넌트의 마운팅 위치 및 배선 구조의 위치에 대응하여, 루팅유닛이 메인기판의 상판면 또는 하판면에 선택적으로 마운팅 가능하게 함으로써, 메인기판의 설계를 용이하게 할 수 있다.
또한, 루팅유닛에 솔더링 볼을 적용함으로써, 용접에 의하여 루팅유닛이 메인기판에 대해 용이하고 견고하게 마운팅될 수 있다.
도 1은 본 발명의 제1실시예에 따른 컴퓨터 디바이스에서 배선을 구성하는 경우의 예시를 나타낸 사시도,
도 2는 도 1의 컴퓨터 디바이스에서 회로기판유닛을 나타내는 요부 사시도,
도 3은 도 2의 회로기판유닛에서 루팅유닛을 나타내는 사시도,
도 4은 도 2의 회로기판유닛에서 각 컴포넌트 사이의 배선부를 구성한 예시를 나타낸 사시도,
도 5는 도 4의 회로기판유닛에서 I-I 선을 따른 측단면도,
도 6는 본 발명의 제2실시예에 따른 회로기판유닛의 사시도,
도 7은 도 6의 회로기판유닛에서 II-II 선을 따른 측단면도이다.
이하에서는 첨부도면을 참조하여 본 발명에 대해 상세히 설명한다. 이하 실시예에서는 본 발명의 사상과 직접적인 관련이 있는 구성들에 관해서만 설명하며, 그 외의 구성에 관해서는 설명을 생략한다. 그러나, 본 발명의 사상이 적용된 컴퓨터 디바이스(1)를 구현함에 있어서, 이와 같이 설명이 생략된 구성이 불필요함을 의미하는 것이 아님을 밝힌다.
도 1은 본 발명의 제1실시예에 따른 컴퓨터 디바이스(1)의 사시도이다.
도 1에 도시된 바와 같이, 본 제1실시예에 따른 컴퓨터 디바이스(1)는 하우징(3)과, 컴퓨터 디바이스(1)의 동작에 필요한 다양한 기능을 수행하는 컴포넌트(component)(10, 20, 30, 40)와, 하우징(3)에 내장되며 컴포넌트(10, 20, 30, 40)가 마운팅(mounting)되는 판상의 회로기판유닛(100)을 포함한다.
컴퓨터 디바이스(1)는 다양한 사용자의 요구에 대응하여 여러 방식으로 구현될 수 있으며, 본 발명의 사상은 이러한 다양한 방식의 컴퓨터 디바이스(1)에 적용될 수 있다. 예를 들면, 컴퓨터 디바이스(1)는 데스크탑(desk-top), 랩탑(lap-top) 방식으로 구현되거나, 디스플레이 패널(미도시)을 구비한 패드(pad) 방식으로 구현될 수도 있다.
컴포넌트(10, 20, 30, 40)는 각각 고유한 기능을 수행하며, 복수의 컴포넌트(10, 20, 30, 40)는 상호간 데이터 통신에 의해 데이터, 정보, 클럭 등을 전송하고 이에 기초하여 기 설정된 프로세스를 수행한다. 즉, 컴퓨터 디바이스(1)의 최종적인 동작 및 연산처리는 복수의 컴포넌트(10, 20, 30, 40)가 상호 연계하여 동작함으로써 수행되며, 이를 위하여 각 컴포넌트(10, 20, 30, 40) 사이에는 데이터 통신이 가능하도록 상호 연결된다.
컴포넌트(10, 20, 30, 40)는 컴퓨터 디바이스(1)의 기본적 동작과 추가적인 기능 확장 여부에 따라서 다양하게 지정될 수 있다. 예를 들면, 컴포넌트(10, 20, 30, 40)는 중앙연산처리를 위한 CPU, 데이터가 저장되는 램(RAM)이나 롬(ROM)과 같은 메모리 모듈, CPU 및 메모리 모듈 사이를 인터페이스하고 메모리 모듈에 대한 데이터의 로딩 및 억세스를 제어하는 메모리 컨트롤러, 기타 다양한 기능의 칩셋을 포함할 수 있다.
회로기판유닛(100)은 스크루 등에 의해 하우징(3)에 결합되며, 상판면 상에 복수의 컴포넌트(10, 20, 30, 40)가 마운팅된다. 회로기판유닛(100)은 복수의 컴포넌트(10, 20, 30, 40) 사이를 통신이 가능하도록 연결하는 배선이 판면 상에 프린팅(printing)된다. 회로기판유닛(100) 상에는 다양한 컴포넌트(10, 20, 30, 40)가 마운팅되므로, 이들 컴포넌트(10, 20, 30, 40)를 연결하는 배선 또한 복잡해지는 바, 회로기판유닛(100)에서 배선 설계를 효율적으로 구성하는 것은 회로기판유닛(100)의 소형화 및 비용 절감에 있어서 중요하다.
예를 들면, 회로기판유닛(100)의 상판면에 제1컴포넌트(10), 제2컴포넌트(20), 제3컴포넌트(30) 및 제4컴포넌트(40)가 마운팅되고, 이 중에서 제1컴포넌트(10) 및 제2컴포넌트(20)가 상호 통신하고, 제3컴포넌트(30) 및 제4컴포넌트(40)가 상호 통신하는 구성이라고 한다.
만일, 제1컴포넌트(10) 및 제2컴포넌트(20)가 각각 메모리 컨트롤러 및 램(RAM) 모듈이라고 하면, 컴퓨터 디바이스(1)에 적용되는 메모리 인터페이스는 병렬 버스(BUS)이므로, 듀얼 채널로 구성하는 경우 제1컴포넌트(10) 및 제2컴포넌트(20) 사이의 배선은 약 250여개의 신호 라인을 필요로 한다.
이와 같이, 회로기판유닛(100)에서 제1컴포넌트(10) 및 제2컴포넌트(20) 사이의 배선 구조가 점유하는 영역이 상대적으로 크면, 여타 컴포넌트(30, 40)에 관련된 배선을 구성함에 있어서 설계상에 여러 제약 사항이 발생한다. 회로기판유닛(100)을 소형화 및 박형화하는 경우, 이러한 제약 사항은 심화된다.
한편, 제1컴포넌트(10) 및 제2컴포넌트(20) 사이의 배선은 경로 A를 따라서 회로기판유닛(100)의 상판면 상에 형성할 수 있다.
이러한 상황에서 제3컴포넌트(30) 및 제4컴포넌트(40) 사이의 배선을 구성하는 경우, 이미 경로 A를 따른 제1컴포넌트(10) 및 제2컴포넌트(20) 사이의 배선이 있으므로, 경로 B를 따른 배선을 회로기판유닛(100)의 상판면 상에 형성할 수 없다. 만일 경로 B를 따라서 제3컴포넌트(30) 및 제4컴포넌트(40) 사이의 배선을 구성하려면, 상기한 배선이 형성된 레이어(layer)를 회로기판유닛(100)에 추가적으로 적층하여야 하므로 비용이 상승하는 요인이 된다.
만일, 제3컴포넌트(30) 및 제4컴포넌트(40) 사이의 배선을 경로 C를 따라서 구성하는 경우, 상기한 배선을 회로기판유닛(100)의 상판면에 형성하는 것은 가능하다. 그러나, 배선의 연장 길이가 과도하게 길어지게 되며, 이로 인하여 도 1에 도시되지 않은 별도의 컴포넌트 및 배선에 간섭될 우려가 있다.
이하, 상기한 문제점을 해결하기 위한 본 실시예에 따른 회로기판유닛(100)에 관해 도 2를 참조하여 설명한다.
도 2는 본 실시예에 따른 회로기판유닛(100)의 구성을 나타낸 요부 사시도이다.
도 2에 도시된 바와 같이, 회로기판유닛(100)은 상판면 상에 컴포넌트(10, 20)가 마운팅되는 메인기판(110)과, 컴포넌트(10, 20) 사이의 데이터 전송 버스를 형성하는 배선 구간의 적어도 일부를 구성하는 루팅유닛(routing unit)(130)을 포함한다. 본 실시예에서는 루팅유닛(130)이 제1컴포넌트(10) 및 제2컴포넌트(20) 사이의 배선을 구성하는 것으로 표현하나, 이는 한정 사항이 아니며, 셋 이상의 컴포넌트 간의 배선 분기 영역에 설치되는 등 설계 방식에 따라서 다양한 위치에 배치될 수 있다.
메인기판(110)은 플라스틱 수지와 같이 절연성을 가지는 레이어 상에 배선 구조가 프린팅되어 형성된다. 메인기판(110)의 컴포넌트(10, 20) 및 배선의 배치를 고려하면 이들 구성을 단일 레이어 상에 모두 구현하는 것은 용이하지 않으므로, 메인기판(110)은 컴포넌트(10, 20, 30, 40) 및 배선의 배치에 따라서 복수의 레이어가 적층될 수 있다. 본 실시예에서는 메인기판(110)이 멀티레이어(multi-layer)로 구현된 경우에 관해 설명하나, 본 발명의 사상이 이에 한정되지 않는다.
메인기판(110)이 멀티레이어로 구현된 경우, 소정의 제1레이어 및 제2레이어 사이에 적어도 하나 이상의 레이어가 적층된다. 이 경우, 일반적으로 컴포넌트(10, 20)가 마운팅되는 메인기판(110)의 상판면은 제1레이어의 상판면이 되며, 메인기판(110)의 하판면은 제2레이어의 하판면이 된다.
메인기판(110)의 상판면 상에는 제1컴포넌트(10)로부터 소정 거리 연장된 제1배선부(121)와, 제2컴포넌트(20)로부터 소정 거리 연장된 제2배선부(122)가 형성된다.
제1배선부(121) 및 제2배선부(122)는 상호 대응하는 복수의 신호 라인을 포함한다. 각 신호 라인은 컴포넌트(10, 20)의 처리 동작에 필요한 다양한 특성 및 규격의 신호를 전송할 수 있으며, 이는 컴포넌트(10, 20)에 따라서 다양하게 설계 변경이 가능한 구성이다.
메인기판(110)의 상판면 상에서 제1배선부(121) 및 제2배선부(122) 사이에 형성된 영역 D는 제1배선부(121) 및 제2배선부(122)를 연결하는 배선 구조가 형성되어 있지 않은 영역이다.
제1컴포넌트(10) 및 제2컴포넌트(20) 사이의 데이터 통신이 가능하기 위해서는 제1배선부(121) 및 제2배선부(122)의 단부, 즉 제1배선부(121) 및 제2배선부(122)가 포함하는 신호 라인을 상호 대응하게 각각 연결하여야 한다. 이에, 본 실시예에서는 메인기판(110)에 루팅유닛(130)이 적용됨으로써 이러한 연결이 가능하게 한다.
루팅유닛(130)은 메인기판(110) 상판면 상에 마운팅되어 제1배선부(121) 및 제2배선부(122)를 상호 통신 가능하게 연결한다. 루팅유닛(130)은 루팅유닛본체(131)와, 루팅유닛본체(131)에 형성된 서브배선(132)을 포함한다.
루팅유닛본체(131)는 그 형상, 재질 등이 한정되지는 않으나, 예를 들면 서브배선(132)이 판면 상 또는 내측에 형성된 서브기판으로 구현될 수 있다. 루팅유닛본체(131)는 메인기판(110)의 상판면 상에 마운팅되며, 제1컴포넌트(10) 및 제2컴포넌트(20)에 의해 간섭되지 않는 적절한 크기를 가진다.
서브배선(132)은 루팅유닛본체(131)가 메인기판(110)에 마운팅된 상태에서, 제1배선부(121) 및 제2배선부(122)를 상호 통신 가능하게 연결한다. 이를 위하여, 서브배선(132)은 제1배선부(121) 및 제2배선부(122)가 포함하는 각 신호 라인에 대응하는 신호 라인을 포함한다. 루팅유닛본체(131)에서 서브배선(132)의 위치는 한정되지 않으나, 서브배선(132)은 메인기판(110)에 설치된 구성에 대해 절연될 수 있도록 루팅유닛본체(131) 내측에 형성되는 것이 바람직하다.
도 3은 루팅유닛(130)의 하판면을 나타낸 사시도이다.
도 3에 도시된 바와 같이, 루팅유닛(130)은 그 하판면 상에 제1배선부(121) 및 제2배선부(122)에 각각 접촉하는 제1단자부(133) 및 제2단자부(134)를 포함한다. 여기서, 루팅유닛(130)의 하편면은, 루팅유닛(130)이 메인기판(110)에 마운팅될 때에 메인기판(110)과 마주하는 판면을 의미한다.
제1단자부(133) 및 제2단자부(134)는 서브배선(132)에 의해 상호 연결된다. 제1단자부(133) 및 제2단자부(134)는 루팅유닛본체(131)가 메인기판(110)에 마운팅될 때, 제1배선부(121) 및 제2배선부(122) 각각의 단부에 접촉된다. 이로써, 제1컴포넌트(10) 및 제2컴포넌트(20) 사이에는 제1배선부(121), 제1단자부(133), 서브배선(132), 제2단자부(134), 제2배선부(122)를 통한 데이터 통신 버스가 구성된다.
제1단자부(133) 및 제2단자부(134)는 용접에 의해 메인기판(110)에 결합되는 솔더링 볼(soldering ball)을 포함함으로써, 루팅유닛(130)이 메인기판(110)에 대해 견고히 결합되도록 한다. 또는, 제1단자부(133) 및 제2단자부(134)는 전극으로 구성되고, 메인기판(110)에 결합되는 후크 등의 결합 구성이나 스크루, 리벳 등에 의한 체결 구성이 루팅유닛본체(131)에 형성될 수도 있다.
도 4는 루팅유닛(130)을 메인기판(110)에 마운팅한 상태의 회로기판유닛(100)의 사시도이며, 도 5는 도 4의 I-I선을 따라서 절단한 면을 나타낸 측단면도이다.
도 4 및 도 5에 도시된 바와 같이, 메인기판(110)이 상측으로부터 제1레이어(111), 제2레이어(112), 제3레이어(113), 제4레이어(114)의 순서대로 적층된 경우, 각 컴포넌트(10, 20, 30, 40)는 제1레이어(111)의 상판면 상에 마운팅된다.
루팅유닛(130)을 제1레이어(111) 상에 마운팅함으로써, 서브배선(132)이 제1배선부(121) 및 제2배선부(122) 사이를 통신 가능하게 연결한다. 이로써, 제1컴포넌트(10) 및 제2컴포넌트(20) 사이에 데이터 통신 버스가 구성된다.
이러한 상태에서, 제3컴포넌트(30) 및 제4컴포넌트(40) 사이의 통신 버스의 구성을 고려한다. 제1레이어(111)의 상판면 상에서 제1컴포넌트(10) 및 제2컴포넌트(20) 사이에는, 루팅유닛(130)에 의하여 제1배선부(121) 및 제2배선부(122)를 연결하는 배선 구조가 형성되어 있지 않은 영역 D가 발생한다(도 2 참조).
따라서, 제3컴포넌트(30) 및 제4컴포넌트(40) 사이를 통신 가능하게 연결하는 제3배선부(123)를 구성함에 있어서, 제1컴포넌트(10) 또는 제2컴포넌트(20)를 우회하여 구성하거나 또는 메인기판(110)에 별도의 레이어(111, 112, 113, 114)를 추가할 필요 없이, 제1배선부(121) 및 제2배선부(122) 사이의 상기한 영역 D를 통과하도록 구성하는 것이 가능하다.
제3배선부(123)는 제1레이어(111) 상판면 상에 형성되고, 서브배선(132)은 이와 이격되게 루팅유닛본체(131)에 형성되므로, 제1컴포넌트(10) 및 제2컴포넌트(20) 사이의 통신 버스와 제3컴포넌트(30) 및 제4컴포넌트(40) 사이의 통신 버스는 상호 절연이 가능하다.
이와 같이, 본 실시예에 따르면, 메인기판(110)에 루팅유닛(130)을 적용함으로써, 메인기판(110)을 소형화 및 박형화하면서도 컴포넌트(10, 20, 30, 40) 및 배선의 설계 구성을 용이하게 할 수 있다.
한편, 상기한 제1실시예에서는 루팅유닛(130)이 컴포넌트(10, 20, 30, 40)가 마운팅된 제1레이어(111)의 상판면 상에 마운팅되는 것으로 표현하였으나, 본 발명의 사상이 이에 한정되지 않는다. 이에, 루팅유닛(130)이 제1실시예와 상이하게 마운팅되는 구성을 제2실시예로 하여, 이하 도 6 및 도 7을 참조하여 설명한다.
도 6은 제2실시예에 따라서 루팅유닛(130)을 메인기판(210)에 마운팅한 상태의 회로기판유닛(200)의 사시도이며, 도 7은 도 6의 II-II선을 따라서 절단한 면을 나타낸 측단면도이다.
도 6 및 도 7에 도시된 바와 같이, 회로기판유닛(200)은 상측으로부터 제1레이어(211), 제2레이어(212), 제3레이어(213), 제4레이어(214)가 순서대로 적층된 메인기판(210)과, 이 메인기판(210)에 장착되는 루팅유닛(130)을 포함한다.
메인기판(210)의 제1레이어(211) 상판면 상에는 제1컴포넌트(10) 및 제2컴포넌트(20)가 마운팅된다. 그런데, 설계 방식에 따라서, 제1컴포넌트(10) 및 제2컴포넌트(20) 사이의 제1레이어(211) 상판면 상에 제5컴포넌트(50)가 마운팅될 수도 있다. 이 경우에는 제1실시예와 같이 제1레이어(211) 상판면에 루팅유닛(130)을 마운팅하는 것이 곤란할 수 있다.
이에, 제1컴포넌트(10) 및 제2컴포넌트(20)로부터 각각 연장된 제1배선부(221) 및 제2배선부(222)는, 제1레이어(211)에서부터 제2레이어(212), 제3레이어(213)를 관통하여 제4레이어(214)의 하판면까지 연장된다.
루팅유닛(130)은 제4레이어(214)의 하판면에 마운팅됨으로써, 제1단자부(133) 및 제2단자부(134)가 제4레이어(214)의 하판면까지 연장된 제1배선부(221) 및 제2배선부(222)에 각각 접촉한다. 이로써, 서브배선(132)에 의해 제1배선부(221) 및 제2배선부(222) 사이를 통신 가능하게 연결된다. 루팅유닛(130)의 구성은 제1실시예의 경우를 응용 가능한 바 자세한 설명을 생략한다.
이와 같이, 본 실시예에 따르면, 회로기판유닛(200)의 구성 설계에 대응하여 루팅유닛(130)을 메인기판(210)의 상판면 또는 하판면에 선택적으로 마운팅시킬 수 있다.
상기한 실시예는 예시적인 것에 불과한 것으로, 당해 기술 분야의 통상의 지식을 가진 자라면 다양한 변형 및 균등한 타 실시예가 가능하다. 따라서, 본 발명의 진정한 기술적 보호범위는 하기의 특허청구범위에 기재된 발명의 기술적 사상에 의해 정해져야 할 것이다.
1 : 컴퓨터 디바이스
3 : 하우징
10, 20, 30, 40, 50 : 컴포넌트
100, 200 : 회로기판유닛
110, 210 : 메인기판
111, 112, 113, 114, 211, 212, 213, 214 : 레이어
121, 221 : 제1배선부
122, 222 : 제2배선부
123 : 제3배선부
130 : 루팅유닛
131 : 루팅유닛본체
132 : 서브배선
133 : 제1단자부
134 : 제2단자부

Claims (12)

  1. 컴퓨터 디바이스에 적용되는 회로기판유닛에 있어서,
    제1컴포넌트 및 제2컴포넌트와, 제3컴포넌트 및 제4컴포넌트가 마운팅되는 메인기판과;
    상기 제1컴포넌트 및 상기 제2컴포넌트 사이의 신호를 전송하는 제1배선과;
    상기 제3컴포넌트 및 상기 제4컴포넌트 사이의 신호를 전송하며, 상기 제1배선과 교차하도록 마련되는 제2배선과; 및
    상기 제2배선이 상기 제1배선과 교차하는 영역에 마련되며, 상기 영역에서 상기 제2배선이 상기 제1배선에 접촉하지 않고 넘어가도록 하는 루팅유닛을 포함하는 것을 특징으로 하는 회로기판유닛.
  2. 제1항에 있어서,
    상기 루팅유닛은 상기 제2배선 중에서 일부를 형성하는 서브배선을 포함하며, 상기 서브배선이 판면 상 또는 내측에 형성된 서브기판을 포함하는 것을 특징으로 하는 회로기판유닛.
  3. 제2항에 있어서,
    상기 메인기판은 최상층의 제1레이어 및 최하층의 제2레이어를 포함한 적어도 둘 이상의 레이어가 적층되어 형성된 것을 특징으로 하는 회로기판유닛.
  4. 제3항에 있어서,
    상기 메인기판은, 상기 제1컴포넌트 및 상기 제2컴포넌트로부터 각각 소정 거리 연장된 제1배선부 및 제2배선부를 포함하며,
    상기 루팅유닛은 상기 서브배선이 상기 제1배선부 및 상기 제2배선부 사이를 상호 연결하게 상기 메인기판에 마운팅되는 것을 특징으로 하는 회로기판유닛.
  5. 제4항에 있어서,
    상기 제1배선부 및 상기 제2배선부는 상기 제1레이어의 상판면 상에 형성되며,
    상기 루팅유닛은 상기 제1컴포넌트 및 상기 제2컴포넌트 사이의 상기 제1레이어의 상판면 상에 마운팅되는 것을 특징으로 하는 회로기판유닛.
  6. 제5항에 있어서,
    상기 제1레이어의 상판면 상에서 상기 루팅유닛이 마운팅된 영역에는 상기 제1배선부 및 상기 제2배선부와 절연된 제3배선부가 형성되는 것을 특징으로 하는 회로기판유닛.
  7. 제4항에 있어서,
    상기 제1배선부 및 상기 제2배선부는 상기 제1컴포넌트 및 상기 제2컴포넌트로부터 상기 제2레이어의 하판면까지 각각 연장 형성되며,
    상기 루팅유닛은 상기 제2레이어의 하판면 상에 마운팅되는 것을 특징으로 하는 회로기판유닛.
  8. 제7항에 있어서,
    상기 제1레이어의 상판면 상에서 상기 제1컴포넌트 및 상기 제2컴포넌트 사이에는 제3컴포넌트가 마운팅되는 것을 특징으로 하는 회로기판유닛.
  9. 제4항에 있어서,
    상기 서브배선은, 양 단부에 상기 제1배선부 및 상기 제2배선부에 각각 접촉하는 제1단자부 및 제2단자부를 가지는 것을 특징으로 하는 회로기판유닛.
  10. 제9항에 있어서,
    상기 제1단자부 및 상기 제2단자부는 용접에 의해 상기 메인기판에 결합되는 솔더링 볼(soldering ball)을 포함하는 것을 특징으로 하는 회로기판유닛.
  11. 제1항에 있어서,
    상기 제1컴포넌트는 램(RAM)을 포함하고,
    상기 제2컴포넌트는 상기 램에 대한 데이터의 로딩 및 억세스를 제어하는 메모리 컨트롤러를 포함하는 것을 특징으로 하는 회로기판유닛.
  12. 컴퓨터 디바이스에 있어서,
    제1컴포넌트 및, 제1배선을 통해 상기 제1컴포넌트와 통신을 수행하는 제2컴포넌트와;
    제3컴포넌트 및, 제2배선을 통해 상기 제3컴포넌트와 통신을 수행하는 제4컴포넌트와;
    상기 제1컴포넌트 및 상기 제2컴포넌트와, 상기 제3컴포넌트 및 상기 제4컴포넌트가 마운팅되는 제1항 내지 제11항 중 어느 한 항에 따른 회로기판유닛을 포함하며,
    상기 제2배선은 상기 제1배선과 접촉하지 않고 교차하는 것을 특징으로 하는 컴퓨터 디바이스.
KR1020100062786A 2010-06-30 2010-06-30 회로기판유닛 및 이를 가지는 컴퓨터 디바이스 KR101729507B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100062786A KR101729507B1 (ko) 2010-06-30 2010-06-30 회로기판유닛 및 이를 가지는 컴퓨터 디바이스
US13/011,980 US8711575B2 (en) 2010-06-30 2011-01-24 Printed circuit board unit having routing unit mounted thereon and computer device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100062786A KR101729507B1 (ko) 2010-06-30 2010-06-30 회로기판유닛 및 이를 가지는 컴퓨터 디바이스

Publications (2)

Publication Number Publication Date
KR20120002083A KR20120002083A (ko) 2012-01-05
KR101729507B1 true KR101729507B1 (ko) 2017-04-24

Family

ID=45399599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100062786A KR101729507B1 (ko) 2010-06-30 2010-06-30 회로기판유닛 및 이를 가지는 컴퓨터 디바이스

Country Status (2)

Country Link
US (1) US8711575B2 (ko)
KR (1) KR101729507B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9228535B2 (en) 2012-07-24 2016-01-05 United Technologies Corporation Geared fan with inner counter rotating compressor
US10429321B2 (en) 2016-08-29 2019-10-01 Kla-Tencor Corporation Apparatus for high-speed imaging sensor data transfer
US10716213B2 (en) 2018-07-28 2020-07-14 Hewlett Packard Enterprise Development Lp Direct connection of high speed signals on PCB chip
US10638610B1 (en) * 2019-01-22 2020-04-28 Eorex Corporation Memory layout for absorbing and reducing reflection signals

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030042585A1 (en) 2001-08-29 2003-03-06 Corisis David J. Routing element for use in multi-chip modules, multi-chip modules including the routing element, and methods
WO2010031160A1 (en) 2008-09-18 2010-03-25 Mosaid Technologies Incorporated Mass data storage system with non-volatile memory modules

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245216A (en) * 1990-09-11 1993-09-14 Kabushiki Kaisha Toshiba Plastic-molded type semiconductor device
JPH1168026A (ja) * 1997-06-13 1999-03-09 Ricoh Co Ltd 配線用補助パッケージおよび印刷回路配線板構造
CN1659810B (zh) * 2002-04-29 2012-04-25 三星电子株式会社 直接连接信号传送系统
US20040094328A1 (en) * 2002-11-16 2004-05-20 Fjelstad Joseph C. Cabled signaling system and components thereof
US8049321B2 (en) * 2008-05-30 2011-11-01 Mediatek Inc. Semiconductor device assembly and method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030042585A1 (en) 2001-08-29 2003-03-06 Corisis David J. Routing element for use in multi-chip modules, multi-chip modules including the routing element, and methods
WO2010031160A1 (en) 2008-09-18 2010-03-25 Mosaid Technologies Incorporated Mass data storage system with non-volatile memory modules

Also Published As

Publication number Publication date
US20120002389A1 (en) 2012-01-05
US8711575B2 (en) 2014-04-29
KR20120002083A (ko) 2012-01-05

Similar Documents

Publication Publication Date Title
KR102157551B1 (ko) 반도체 패키지 및 그 제조 방법
US7505282B2 (en) Laminated bond of multilayer circuit board having embedded chips
KR101729507B1 (ko) 회로기판유닛 및 이를 가지는 컴퓨터 디바이스
US20030016490A1 (en) Integrated circuit device/circuit board connection apparatus
US10134713B2 (en) Semiconductor package
CN111511098B (zh) 一种柔性线路板fpc及显示装置
US9198286B2 (en) Circuit board and electronic assembly
US11640860B2 (en) Circuit module and interposer
KR20160023975A (ko) 반도체 패키지
US20120247811A1 (en) Composite circuit board with fracturable structure
US20110156203A1 (en) Integrated passive device assembly
JP7119260B2 (ja) プリント回路基板及びこれを備えた電子機器
JP7206474B2 (ja) プリント回路基板
CN105578749A (zh) 电路板连接组件及移动终端
CN110611990A (zh) 印刷电路板组合及应用所述印刷电路板组合的电子装置
CN211628229U (zh) 一种绑定电路板、显示装置和电器设备
JP4141491B2 (ja) パターンアンテナ内蔵回路基板
US20110024171A1 (en) Multilayer laminated circuit
EP2393345A1 (en) Circuit carrier with recess for receiving electronic components being contacted by a circuit board
CN105430891B (zh) 柔性线路板及移动终端
US9111913B2 (en) Semiconductor package
JP2003198113A (ja) プリント配線板、プリント配線板を有する回路モジュールおよび回路モジュールを搭載した電子機器
WO2023087188A1 (zh) 一种刚柔电路板、电路板组件和电子设备
US11874988B2 (en) Bonding circuit board, display apparatus and electrical appliance
US20230299051A1 (en) Semiconductor package having ordered wire arrangement between differential pair connection pads

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant