KR100328693B1 - 칩사이즈스택패키지및그의제조방법 - Google Patents

칩사이즈스택패키지및그의제조방법 Download PDF

Info

Publication number
KR100328693B1
KR100328693B1 KR1019980059958A KR19980059958A KR100328693B1 KR 100328693 B1 KR100328693 B1 KR 100328693B1 KR 1019980059958 A KR1019980059958 A KR 1019980059958A KR 19980059958 A KR19980059958 A KR 19980059958A KR 100328693 B1 KR100328693 B1 KR 100328693B1
Authority
KR
South Korea
Prior art keywords
conductor
semiconductor chip
lead
trench
stack package
Prior art date
Application number
KR1019980059958A
Other languages
English (en)
Other versions
KR20000043560A (ko
Inventor
최윤화
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980059958A priority Critical patent/KR100328693B1/ko
Publication of KR20000043560A publication Critical patent/KR20000043560A/ko
Application granted granted Critical
Publication of KR100328693B1 publication Critical patent/KR100328693B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 칩 사이즈 스택 패키지 및 그의 제조 방법을 개시한다. 개시된 본 발명은, 패드(11)가 동일 방향을 향하도록 수 개의 반도체 칩(10)이 상하로 적층된다. 리드(20)의 일단이 각 반도체 칩(10)의 패드(11)에 본딩되고, 타단은 각 반도체 칩(10)의 양측면에 맞대어진다. 각 반도체 칩(10)의 양측면에 도전체(30)가 도금되어서, 도전체(30)와 리드(20)의 타단이 전기적으로 연결된다. 각 도전체(30) 사이 부분이 봉지제(40)로 몰딩되고, 각 도전체(30)가 도전성 접착제(60)로 접착되므로써, 스택킹된다. 최하부에 배치된 각 도전체(30) 밑면에 솔더 볼(50)이 마운팅된다.

Description

칩 사이즈 스택 패키지 및 그의 제조 방법
본 발명은 칩 사이즈 스택 패키지 및 그의 제조 방법에 관한 것으로서, 보다 구체적으로는 적어도 2개 이상의 반도체 칩을 스택킹하여 칩 크기 정도의 하나의 패키지로 구성한 스택 패키지 및 그 제조방법에 관한 것이다.
일반적으로, 메모리 칩의 용량 증대는 빠른 속도로 진행되고 있다. 현재는 128M DRAM이 양산 단계에 있으며, 256M DRAM의 양산도 가까운 시일안에 도래할 것으로 보인다.
메모리 칩의 용량 증대, 다시말하면 고집적화를 이룰 수 있는 방법으로는 한정된 반도체 소자의 공간내에 보다 많은 수의 셀을 제조해 넣는 기술이 일반적으로 알려지고 있으나, 이와 같은 방법은 정밀한 미세 선폭을 요구하는 등 고난도의 기술과 많은 개발시간을 필요로 한다.
따라서, 최근에는 보다 쉬운 방법으로 고집적화를 이룰 수 있는 스택킹(Stacking) 기술이 개발되어 이에 대한 연구가 활발히 진행되고 있다.
반도체 업계에서 말하는 스택킹이란 적어도 2개 이상의 반도체 소자를 수직하게 쌓아 올려 메모리 용량을 배가시키는 기술로써, 이러한 스택킹에 의하면, 예를 들어 2개의 64M DRAM급 소자를 적층하여 128M DRAM급으로 구성할 수 있고, 또 2개의 128M DRAM급 소자를 적층하여 256M DRAM급으로 구성할 수 있다.
상기와 같은 종래의 스택킹에 의한 패키지의 전형적인 예가 도 1 및 도 2에 도시되어 있는 바, 이를 간단히 살펴보면 다음과 같다.
종래의 스택킹에 의한 패키지는, 도 1에 도시된 바와 같이, 먼저 패드가 상부면에 배치된 반도체 칩(1)에 리드 프레임(2)의 인너 리드(21)가 접착제(3)로 부착되고, 이 인너 리드(21)는 패드에 금속와이어(4)로 연결되어 있다. 전체가 봉지제(5)로 몰딩되면, 리드 프레임(2)의 아우터 리드(22)가 봉지제(5)의 양측으로 돌출되어 있다.
이러한 하나의 패키지상에 동일 구조의 패키지가 적층된다. 즉, 상부에 적층되는 패키지의 아우터 리드(22)가 하부 패키지의 리드 프레임(2) 중간에 접합되어서, 전기적으로 연결된다.
그러나, 상기와 같은 일반적인 스택 패키지는, 패키지의 전체 두께가 너무 두껍다는 단점이 있다. 또한, 상부 패키지의 신호 전달 경로가, 상부 패키지의 아우터 리드를 통해서 하부 패키지의 리드 프레임을 거쳐야 하기 때문에, 전기적인 신호 경로가 너무 길다는 단점도 있다. 특히, 상하부 패키지의 리드를 납땜으로 접합하는데, 이 납땜 불량으로 접속 불량이 자주 야기되었다.
이러한 문제점들을 해소하기 위해서, 종래에는 도 2에 도시된 스택 패키지가 제시되었다. 도 2에 도시된 바와 같이, 상하부 반도체 칩(1a)(1b)가 소정 간격을 두고 배치되고, 상부 반도체칩(1a)의 밑면에 상부 리드 프레임(2a)의 인너 리드(21a)가 부착되어, 금속 와이어(3a)에 의해 패드에 연결되어 있다.
또한, 하부 반도체 칩(1b)의 상부면에 하부 리드 프레임(2b)의 인너 리드(21b)가 부착되어, 금속 와이어(4a)에 의해 패드에 연결되어 있다. 즉, 상부 반도체 칩(1a)의 패드는 하부면에, 하부 반도체 칩(1b)의 패드는 상부면에 배치되어, 각 반도체 칩(1a)은 대칭을 이루게 된다.
여기서, 상기 상부 리드 프레임(1a)의 아우터 리드(22a)는 하부 리드 프레임(2b)의 중간에 레이저로 접착되어 있고, 하부 리드 프레임(2b)의 아우터 리드(22b)가 봉지제(5a)의 외부로 돌출되어 있다.
그러나, 상기와 같이 도 2에 도시된 종래의 스택 패키지도 다음과 같은 문제점을 안고 있다.
먼저, 신호 전달 경로는 줄어들었지만, 각 리드 프레임간의 거리가 너무 가까워서, 동작중에 신호 간섭이 발생될 소지가 많다.
또한, 각 리드 프레임이 대향되게 배치되어 있기 때문에, 리드 프레임간의 공차로 인한 불량 발생 소지가 높다. 그리고, 리드 프레임간을 레이저로 접합시키기 때문에, 고가의 레이저 장비가 필요하게 되고, 특히 각 리드 프레임이 반영구적으로 접합되는 관계로, 이후의 보수 작업이 거의 불가능하게 된다. 더욱이, 칩의 크기가 변경되면, 그에 따라 리드 프레임을 새로 제작해야만 한다.
부가적인 문제점으로는, 각 반도체 칩이 봉지제의 내부에 위치하고 있기 때문에, 구동중에 열 발산이 효과적으로 이루어지지 않는다. 즉, 방열판 기능을 하는 히트 싱크(heat sink)를 설치할 부분이 없으므로, 방열이 제대로 이루어지지 않게 된다.
따라서, 본 발명은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, 전체 두께는 증가시키지 않고 신호 간섭을 배제하면서 신호 전달 경로를 짧게 하고, 리드 프레임들간의 접합력도 강화시킬 수 있는 스택 패키지 및 그의 제조 방법을 제공함에 그 목적이 있다.
도 1 및 도 2는 종래의 스택 패키지를 나타낸 단면도
도 3 내지 도 14는 본 발명에 따른 스택 패키지 제조 과정을 순차적으로 나타낸 단면도
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 반도체 칩 11 ; 패드
12 ; 트렌치 20 ; 리드
30 ; 도전체 40 ; 봉지제
50 ; 솔더 볼 60 ; 도전성 접착제
상기 목적을 달성하기 위한 본 발명에 따른 스택 패키지는 다음과 같은 구성으로 이루어진다.
패드가 동일 방향을 향하도록 수 개의 반도체 칩이 상하로 적층된다. 리드의 일단이 각 반도체 칩의 패드에 본딩되고, 타단은 각 반도체 칩의 양측면과 평행하게 배치된다. 각 반도체 칩의 양측면에 도전체가 도금되어서, 도전체와 리드의 타단이 전기적으로 연결된다. 각 도전체 사이 부분이 봉지제로 몰딩되고, 각 도전체가 도전성 접착제로 접착되므로써, 수 개의 반도체 칩의 스택킹된다. 최하부에 배치된 각 도전체 밑면에 솔더 볼이 마운팅된다.
상기와 같은 구조를 갖는 칩 사이즈 스택 패키지를 제조하는 방법은 다음과 같다.
다수개의 반도체 칩이 구성된 웨이퍼상의 각 반도체 사이 부분에 트렌치를 형성한다. 리드를 각 트렌치 상부를 횡단하도록 형성하여, 그의 양단을 인접한 반도체 칩들의 각 패드에 연결한다. 트렌치 상부에 위치된 리드 부분을 아래로 눌러서, 이 부분의 리드가 트렌치 내벽에 접촉되도록 한다. 리드가 내벽을 따라 배치된 트렌치 내부에 페이스트 계열의 도전체를 트렌치에서 돌출되게 도포한다. 전체 구조 상부에 봉지제를 도포하고, 도전체가 노출되도록 봉지제의 표면을 연마하여 소정 두께만큼 제거한다. 도전체의 중심 부분을 따라 절단하여 개개의 반도체 칩을 분리한 다음, 각각은 상하로 배치시키고, 각 도전체를 도전성 접착제를 이용해서 접착하면 수 개의 반도체 칩이 스택킹된다. 마지막으로, 최하부의 도전체 밑면에 솔더 볼을 마운팅한다.
상기된 본 발명의 구성에 의하면, 패드에 연결된 리드가 수직으로 배열된 도전체를 통해서 솔더 볼에 연결되므로써, 전기 신호 전달 경로가 매우 짧아지게 되고, 리드간에 신호 간섭이 발생될 염려도 없게 된다. 또한, 최하부에 배치된 반도체 칩의 저면은 노출된 상태이므로, 방열 작용이 보다 원활해진다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 상세히 설명한다.
도 3 내지 도 14는 본 발명에 따른 스택 패키지의 제조 공정을 순서대로 나타낸 도면이다.
본 발명에 따른 스택패키지의 제조방법은, 도 3에 도시된 바와 같이, 양측 상부면에 패드(11)가 배치된 다수의 반도체 칩(10)을 웨이퍼(W)에 구성한다. 이어서, 도 4a 및 도 4b에 도시된 바와 같이, 각 반도체 칩(10) 사이 부분을 부분 식각하여 트렌치(12)를 형성한다. 서로 이웃하는 2개의 반도체 칩(10)의 각 패드(11)는 트렌치(12)에 인접하게 배치된다.
그다음, 도 5a 및 도 5b와 같이, 서로 이웃하는 반도체 칩(10)들의 각 패드(11)를 리드(20)로 연결한다. 이때, 상기 리드(20)는 트렌치(12) 상부를 횡단하게 된다. 또한, 리드(20)의 재질로는 알루미늄이나 금, 또는 금이 도금된 구리가 사용된다.
이어서, 도 6에 도시된 바와 같이, 도전체(30)로 트렌치(12) 상부에 있는 리드(20) 부분을 눌러, 도 7과 같이 리드(20)가 각 패드(11)에 연결된 상태로 트렌치(12) 내벽에 접촉된다.
그다음, 도 8에 도시된 바와같이, 트렌치(12) 내부에 에폭시 은이나 솔더 페이스트와 같은 도전체(30)를 매립하는데, 도전체(30)가 리드(20)보다 돌출되도록 매립한다.
이어서, 전체 구조 상부에, 도 9에 도시된 바와 같이, 폴리이미드 계열의 봉지제(40)나 일라스토머를 코팅한다.
이어서, 도 10에 도시된 바와 같이, 봉지제(40)를 연마하여 도전체(30) 상단을 노출시키고, 반도체 칩(10)의 후면을 연마하여 도전체(30) 하단과 리드(20)의 하단을 노출시킨다.
그다음, 도 11에 도시된 바와같이, 도전체(30)의 중앙 부분을 절단하여, 도 11과 같이 개개의 패키지로 분리한다.
이와 같이, 하나의 패키지를 완성한 다음, 도 12에 도시된 바와 같이, 수 개, 본 실시예에서는 3개의 패키지를 상하로 배치한다. 그러면, 각 도전체(30)는 수직선에 일렬로 배열된다.
마지막으로, 각 도전체(30)사이에 도전성 접착제(60)를 도포하여 서로 접착한 후, 최하부에 배치된 도전체(30) 밑면에 솔더 볼(50)을 마운팅하면, 도 13에 도시된 본 발명에 따른 스택 패키지가 완성된다. 도 14는 도 13 구조를 사시도로 나타낸 도면이다.
한편, 본 실시예에서는 패드가 상부를 향한 상태에서 스택킹된 구조를 예로 들었으나, 패드가 하부를 향한 상태에서도 동일한 공정으로 스택 패키지가 제조될 수 있음은 물론이다.
이상에서 설명한 바와 같이 본 발명에 의하면, 패드로부터 솔더 볼간의 신호 전달 경로가 리드를 통해 수직선상에 일렬로 배열된 도전체가 되므로써, 신호 전달 경로가 대폭 짧아지게 되고, 각 리드나 도전체간에 신호 간섭이 발생될 우려가 거의 없어지게 된다. 따라서, 스택 패키지의 전기적 특성이 향상된다.
또한, 최하부에 배치된 반도체 칩의 저면이 노출된 상태이므로, 이 노출된 부분을 통해서 구동 중에 발생되는 열이 신속히 방출될 수가 있다.
이상에서는 본 발명에 의한 스택 패키지를 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (6)

  1. 상하로 배치되고, 패드를 갖는 최소한 2개 이상의 반도체 칩;
    일단이 상기 각 반도체 칩의 패드에 본딩되고, 타단은 각 반도체 칩의 양측면에 맞대어진 리드들;
    밑면은 상기 각 반도체 칩의 밑면과 동일 평면을 이루고, 상부면은 상기 반도체 칩의 표면보다 높게 돌출되도록 상기 각 반도체 칩의 양측면에 도금되어 상기 각 리드들에 전기적으로 연결되고, 서로가 도전성 접착제로 접착된 도전체들;
    상기 양측 도전체들 사이 부분을 도전체의 높이와 동일 높이로 몰딩된 봉지제; 및
    상기 최하부에 배치된 반도체 칩의 도전체 밑면에 마운팅된 솔더 볼을 포함하는 것을 특징으로 하는 칩 사이즈 스택 패키지.
  2. 제 1 항에 있어서, 상기 리드의 재질은 알루미늄, 금, 또는 금이 도금된 구리 중 하나인 것을 특징으로 하는 칩 사이즈 스택 패키지.
  3. 제 1 항에 있어서, 상기 도전체의 재질은 에폭시 은 또는 솔더 페이스트인 것을 특징으로 하는 칩 사이즈 스택 패키지.
  4. 웨이퍼 표면의 각 반도체 칩의 사이 부분에 트렌치를 형성하는 단계;
    상기 각 트렌치 양측의 각 반도체칩의 상면에 패드를 형성하는 단계;
    상기 각 반도체 칩의 패드를 리드로 연결하고, 상기 트렌치 상부에 있는 리드 부분을 아래로 눌러서 트렌치 내벽에 접촉시키는 단계;
    상기 트렌치 내부에 도전체를 도금하는 단계;
    전체 구조 상부를 봉지제로 몰딩하고, 상기 도전체의 상단이 노출되도록 봉지제를 연마하여 소정 두께만큼 제거하고, 상기 반도체 칩의 후면을 연마하여 상기 도전체와 리드의 하단을 노출시키는 단계;
    상기 각 도전체의 중앙을 따라 절단하여, 개개의 패키지로 분리하는 단계;
    상기 개개로 분리된 수 개의 패키지를 상하로 배치하고, 각 패키지의 도전체를 도전성 접착제로 접착하는 단계; 및
    상기 최하부에 배치된 도전체 밑면에 솔더 볼을 마운팅하는 단계를 포함하는 것을 특징으로 하는 칩 사이즈 스택 패키지 제조 방법.
  5. 제 4 항에 있어서, 상기 리드의 재질은 알루미늄, 금, 또는 금이 도금된 구리 중 하나인 것을 특징으로 하는 칩 사이즈 스택 패키지 제조 방법.
  6. 제 4 항에 있어서, 상기 도전체의 재질은 에폭시 은 또는 솔더 페이스트인 것을 특징으로 하는 칩 사이즈 스택 패키지 제조 방법.
KR1019980059958A 1998-12-29 1998-12-29 칩사이즈스택패키지및그의제조방법 KR100328693B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980059958A KR100328693B1 (ko) 1998-12-29 1998-12-29 칩사이즈스택패키지및그의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980059958A KR100328693B1 (ko) 1998-12-29 1998-12-29 칩사이즈스택패키지및그의제조방법

Publications (2)

Publication Number Publication Date
KR20000043560A KR20000043560A (ko) 2000-07-15
KR100328693B1 true KR100328693B1 (ko) 2002-08-08

Family

ID=19566816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980059958A KR100328693B1 (ko) 1998-12-29 1998-12-29 칩사이즈스택패키지및그의제조방법

Country Status (1)

Country Link
KR (1) KR100328693B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390947B1 (ko) * 2000-12-29 2003-07-10 주식회사 하이닉스반도체 반도체 소자의 패키지 방법
KR100800135B1 (ko) * 2002-06-10 2008-02-01 주식회사 하이닉스반도체 칩 사이즈 패키지 제조방법
KR100829614B1 (ko) * 2006-12-29 2008-05-14 삼성전자주식회사 반도체 스택 패키지 및 그의 제조 방법
KR101814022B1 (ko) 2012-01-27 2018-01-04 삼성전자주식회사 반도체 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH021962A (ja) * 1988-06-10 1990-01-08 Mitsubishi Electric Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH021962A (ja) * 1988-06-10 1990-01-08 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
KR20000043560A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
KR100333388B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
US7786593B2 (en) Integrated circuit die with pedestal
US7115441B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
KR100369907B1 (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
KR20030018642A (ko) 스택 칩 모듈
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
KR20010004526A (ko) 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
KR100328693B1 (ko) 칩사이즈스택패키지및그의제조방법
KR19980042513A (ko) 반도체장치 및 반도체장치용 리이드프레임
KR100321159B1 (ko) 스택형 메모리 모듈 및 그의 제조 방법
CN115995440A (zh) 半导体封装结构及其制造方法
KR20090036948A (ko) Ｂｇａ 패키지 및 그의 제조 방법
KR100340862B1 (ko) 스택패키지및그의제조방법
KR100376884B1 (ko) 스택 패키지
KR100324929B1 (ko) 스택패키지
KR20000042872A (ko) 스택 패키지 및 그의 제조 방법
KR20010068589A (ko) 칩 스캐일 스택 패키지
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
KR20010004547A (ko) 웨이퍼 레벨 스택 패키지 및 그의 제조방법
KR100368968B1 (ko) 스택형 패키지
JPH06244313A (ja) 半導体パッケージ及び実装方法
KR20090116365A (ko) 스택 패키지
KR100424188B1 (ko) 칩 사이즈 스택 패키지
KR20060074091A (ko) 칩 스택 패키지
KR100370480B1 (ko) 반도체 패키지용 리드 프레임

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee