JPH021962A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH021962A
JPH021962A JP14431588A JP14431588A JPH021962A JP H021962 A JPH021962 A JP H021962A JP 14431588 A JP14431588 A JP 14431588A JP 14431588 A JP14431588 A JP 14431588A JP H021962 A JPH021962 A JP H021962A
Authority
JP
Japan
Prior art keywords
insulating substrate
electrically connected
semiconductor
semiconductor chips
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14431588A
Other languages
English (en)
Inventor
Miyoshi Yoshida
吉田 美義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP14431588A priority Critical patent/JPH021962A/ja
Publication of JPH021962A publication Critical patent/JPH021962A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明G、L、相互に電気的に接続される複数個の゛
¥−導体チツブを高密度に実装した半導体装置に関りる
らのである。
〔従来の技術〕
第11図はこの秒の従来の半導体装置を示す外観斜視図
であり、第12図はぞの半導体装置の正面図である。図
において1は表面に配線、の形成された絶縁基板であり
、その実面には外部との電気的接続をはかる複数個の外
部電極2が形成されている。この外部電極2は表面の配
線と電気的に1&続されている。絶縁基板1の表面には
複数個の半導体チップ3が固定されている。
第13図は上記した半導体チップ3の一部を縦に破所し
て示す斜視図である。この半導体チップ3は、平板状の
直方体をなすシリコン半導体71板4に各種の機能(た
とえば記憶、演C′5.増幅、駆動などの能動機能)を
持つ回路部分5を形成して構成され、その1つの面には
AlCu、Au。
半田などの金属からなる複数のfi電極が形成されてい
る。そして、シリコン半導体基板4の中に形成された拡
散層や金属からなるコンタクト部分7を介して、上記し
た回路部分5が表面の電極6と電気的に接続されている
第11図および第12図に示す半導体装置では、各半導
体チップ3の電極6を絶縁基板1上に形成8れた配線に
電気的に接続りることによって、各半導体チップ3相H
が絶縁!j板1上の配線を介しC電気的に接続されると
ともに、各半導体チップ3の絶縁基板1への固定もはか
られている。なお、第11図および第12図には図示し
ないが、絶縁工、を仮1には半導体チップ3やそれらを
相互に電気的に接続りる配線を外部環境から保護Jるた
めの封止部材が別に設【ノられる。
上記の五゛うに構成された1′導(41装置では、複数
11.1の半29体チップ3が絶縁基板1の配線を介し
て相qに電気的に接続されるので、各半導体チップ3の
回路部分5が複合して、より高度な機能を持つ回路が構
成されるとしになり、このようにしてliIられた回路
と外部どの間では、絶縁基板1に形成されている外部電
極2を介して13弓の授受を行うことができる。
〔発明が解決しようとする課題〕
従来の半導体装置は−L記したように、半導体チップ3
の一面に形成された電極6を、絶縁基板1上に形成され
た配線に電気的に接VcMることににつて、同時に絶縁
基板1上に半導体チップ3を固定する構成としているた
め、絶縁基板1上に複数の半導体チップ3を平面的に並
べざるを得ない。
しかしながら、このにうむ構成では、半導体装置の機能
をより高度化、高性能化しようとして絶縁基板1に搭載
する半導体チップ3の数を増やすと、それだけ絶縁基f
f11の面積を大きくしなければならイ1くなるばかり
か、各半導体f−ツブ3間を接続する配線が長くなって
、各半導体チップ3から出力される電気信号の伝搬d延
や減衰が大きくなり、半導体チップ3が木来持っている
性能を十分発揮させることができない。したがって従来
の゛16導体装置では、半導体チップ数をそれ程増加さ
せることができず、半導体装置の機能を十分に高性能化
できないという問題点があった。
この発明は、このような問題点を解消するためになされ
たもので、性能低下を小さく抑えて多数の半導体チップ
を高密度に組み込むことのできる了導体装;6をにlる
ことをl」的どする。
(課題を解決するための手段) 第1の態様において、この発明に係る半導体装1、’/
fは、表面に?tI数のXf1極が形成された半導体チ
ップの各電極に、該半導体チップの表面に沿って延びる
電(4!延艮尋休を電気的に接続して形成した電極延長
導体付ぎ半導体チップの複数個を−、隣接する電極延長
導体付き半導体チップ同士の電極延長導体が相互に電気
的に接続されるようにΦねで、配線の形成された絶縁1
[上に固定するとともに、最下段の1“δ(〜延長導体
付き゛ト導体チップの電極延長導体を絶縁基板J、、の
配線に電気的に接続して、絶縁草根−ヒの配線と電極延
長導体と電極とを介して各半導体ブーツブ相互間を電気
的に接続したちのである。
また第2の態様にJ5いて、この発明に係る半導体A首
は、電極を?12数の面に分【〕て形成した多面体の1
′つ体チップの複数個を、F51&する半導体チップ同
士の電極が相互に−り見向に接続されるように一部ねで
、配線の形成された絶縁基板上に固定するとともに、最
下段の半導体チップの電極を絶縁基板上の配線に電気的
に接続して、絶縁基板上の配線と電極とを介して各゛r
導体チップ相互間を電気的に接続したものである。
ざらに第3の態様において、この発明に係る半導体装置
は、配線が形成され、その配線を介して相互に電気的に
接続される複数flIJの半導体チップが表面に固定さ
れた第1の絶縁基板を、同じく配線の形成された第2の
絶縁基板上に固定し、第1の絶縁基板と第2の絶縁基板
の間を電気的に接続して成る構成体の?t7数組を、相
互の第2の絶縁基板同士を電気的に接続して重ねること
によって積層固定し、各半導体チップ相位間を電気的に
接続した乙のである。
〔作用〕
この発明の第1の態様においては、絶縁基板上に複数個
の半導体チップが重ねて配置され、各半導体チップ相互
間は各々の電極および電極延長導体と絶縁基板の配線を
介して電気的に接続される。
同一絶縁基板上に同じように複数の半導体チップを1口
ねた構成を複数相互いに隣接して配置した場合には、横
に−IQぶ半導体チップ相互の間も各々の電極および電
極延長う体を介して電気的に接続される。したがって、
複数の半導体1ツブは相互間を電気的に接続されて絶縁
基板上で3次元的に配置される。
この発明の第2の態様においては、絶縁基板上に?!2
数個の半導体チップが重ねて配置され、各半導体チップ
相互間は各々の′:fi極と絶縁基板の配線を介しC電
気的に接続される。同一絶縁基板上に同じように複数の
¥導体チップを重ねた構成を複数組nいに隣接して配置
した場合には、横に並ぶ″、1′−導体チツブ相りの間
す各々の横向き面に形成されている電(唄を介して電気
的に接続される。したがって、複数の半導体チップ【よ
相互間を電気的に接続されて絶縁基板上で3次元的に配
置される。
この発明の第3の態様においては、複数個の半導体チッ
プを相互に電気的に接続して固定した第1の絶縁基板の
複数個が第2の絶縁基板の複数個を介して積層固定され
、各半導体チップ相n間は第1の絶縁基板の配線と第2
の絶縁基板の配線を介して電気的に接続される。したが
って、複数の半導体チップは相互間を電気的に接続され
て3次元的に配置される。
〔実施例〕
第1図はこの発明による半導体装置の第1の実施例を示
す正面図である。図において、1は表面に配線の形成さ
れた絶縁基板である。この絶縁基板1の裏面には外部と
の電気的接続をはかる複数個の外部電極2が形成されて
いる。この外部電極2は表面側の配線と電気的に接続さ
れている。絶縁基板1の表面には複数個の電極延長導体
付き半導体チップ8を積層したものが複数組、互いに隣
り合うJζうに並べて配置されている。
第2図は上記した電極延長導体付き半導体チップ8を示
す斜視図である。第3図はその電極延長導体付き半導体
チップ8の縦断面図を示す。この電極延長導体付き半導
体チップ8は、半導体チップ3の各電極6に電極延長導
体9を電気的に接続して構成したものである。半導体チ
ップ3自体の(お成については従来装置の場合と同一で
ある。すなわち、崖尋体チップ3は、平板状の直方体を
なずシリコン半導体基板4に各種の機能を持つ回路部分
5を形成して構成され、その1つの面に△A。
CLJ、AIJ、半田などの金属からなる複数の電極6
が形成されている。そして、シリコン半導体基板4の中
に形成された拡散層や金属からなるコンタク1へ部分7
を介して、上記した回路部分5が表面の電極6と電気的
に接続されている。上記した電極延長導体9はある程度
の機械的弾痕を有する導電体、一般にはCuなどの金属
からなり、電(七6の形成された半導体ブーツブ3の上
面から側面を経て表面へと各面に治うように口字状に折
曲して形成されてJ3す、ぞれぞれ接続された電極6(
半導体基板4の主面のいずれの位置にあるものでもよい
)を半導体チップ3の側面側J3よび実面側に延長づる
機能を持つとともに、伯の半導体チップ3の電極延長導
体9ど接触、圧接、溶融などで接続できるように構成さ
れている。
第1図に示す半導体装置では、上下に重ねられた各゛電
極延長導体付き半導体チップ8の電極延長導体9同士が
nいに電気的に接続され、また最下段の電極延長導体9
が絶縁基& 1 tの配線に電気的に接続されることに
よって、上下に並、ぶ各半導体チップ3相互の間は各々
の半導体チップ3の電極6および電極延長導体9と絶縁
基板1上の配線を介して電気的に接続され、同時に固定
されている。また、横方向に隣り合う電極延長導体付ぎ
半導体チップ8の間でも、電極M良導体9同士はhいに
電気的に接続されまた固定されており、このようにして
複数の電極延長導体付き半導体f−ツブ8を3次元配置
で実装した半導体装置が構成されている。上記した絶縁
基板1には、半)9体チップ3や絶縁基板1上の配線を
外部環境から保護1Jるために図示しへい封止部材が別
に設()られる。
上記のように構成された半導体装置では、絶縁基板1上
に積層配置された複数個の半導体チップ3が上下、左右
1前後で隣り合う半導体チップ3と電極延長導体9を介
して電気的に接続され、また絶縁基板1の配線にも電気
的に接続されるので、各半導体チップ3の回路部分5が
複合して、より高度な機能を持つ回路が構成されること
になる。
このようにして1qられた回路と外部との間では、絶縁
基板1に形成されている外部電極2を介して信号の授受
を行うことができる。
4Lだ、上記した電気的な接続によって、すべての半導
体チップ3が絶縁基板1Fに3次元の配置4なして固定
されるので、;V−Ha体チップ3の搭桟密j良が高く
なり、各半導体1113間の配線長がそれだ1.j 5
.U <なって、半導体チップ3から出力される電気信
gの伝搬遅延や減衰が低く抑えられることになる。
なJ′3、上記実施例で・は、3次元配置したT勺体チ
ップ3の最下段の電極延長導体9を直接、絶縁基板1」
−の配線に電気的に接続した場合についC示したが、そ
の間に、さらに別の同様の絶縁基板が介在してもよい。
また、電極延長導体つと半導体チップ3の表面の間にり
えられる空隙には無機物あるいは自機物などの固体、液
体を介在させて絶縁してもよい。
第4図はこの発明による半導体装置の第2の実施例を示
づ外観斜視図であり、第5図はその半導体装置の正面図
を示す。図において、絶縁基板1および外部電極2は第
1の実施例と同じであり、ここではその説明を省略する
。絶縁基板1の表面には複数個の半導体チップ3 aを
積層した乙のが複数組、互いに隣り合うように並べ゛C
配置されている。
第6図は上記した半導体チップ3aの一部を縦に破断し
て示す斜視図である。この半導体f−ツブ3aは、平板
状の直方体をなすシリコン半)q体基板4に各種の機能
を待つ回路部分5を形成して構成され、その複数の面上
にA1.Cu、Au、半田あるいはその他の金属、また
はそのような金属の組合せからなる複数の電極6が形成
されでいる。
これらの電極6がシリコン半導体球根4の中に形成され
た]ンタクト部分7を介して上記した回路部分5と電気
的に接続されていることは、従来装置の場合と同じであ
る。またこれらの電ViA6は、他の半導体チップ3a
の電極6と接触、圧接、溶融などにより接続可能である
第4図および第5図に示J半導体装置で(ま、上下に重
ねられた各半導体チップ3aの上面側の電F4A6とイ
の1段の半導体チップ3 aの下面側の電極6どが亙い
に電気的に接続され、また横方向に隣り合・)半導体チ
ップ3aの間て・ら対向し合う側面の電I416同士が
互いに電気的に接続されている。
さらにla上下段半導体チップ3aはその下面の電極6
が絶縁基板1上の配線に電気的に接続されCa2す、以
上の構成によって、各半導体チップ3 a相n間はそれ
ぞれの電極6と絶縁基板1上の配線とによって電気的に
接続され、同時に固定されている。また半導体チップ3
aや絶縁基板1十の配線を外部環境から保護するための
図示しない11止部材が、絶縁基板1に別に設けられる
ことは第1の実施例の場合と同様である。
1−記のように構成された半導体装置では、絶縁)j根
1上に積層配置された複数個の半導体チップ3aが上下
、左右2前後で隣り合う半導体チップ3 rlと電極6
を介して電気的に接続され、また絶縁基根1の配線にも
電気的に接続されるので、各半導体チップ3aの回路部
分5が復合して、より高rr1な機能を持つ回路が構成
されることになる。
このJ:うにして得られた回路と外部との3間では、絶
縁基板1の外部電極2を介して信号の授受を行うことが
できる。
また、上記した電気的な接続によって、すべての半導体
チップ3aが絶縁基板1上に3次元の配置をなして固定
されるので、半導体チップ3aの1を載密瓜が高くなり
、各半導体チップ3a間の配線長がそれだけ短くなって
、半導体チップ3aから出力される電気信号の伝搬fi
延や減衰が低く抑えられることになる。
なお、上記実施例では、3次元配置した半導体チップ3
aの最下段の電極6を直接、絶縁基板1上の配線に電気
的に接続した場合について示したが、その間に、ざらに
別の同様の絶縁基板が介在してもよい。
第7図はこの発明による半導体装置の第3の実施例を示
す縦断面図であり、図において1aは複数個の゛F4体
ブーツブ3を直接配置して固定した第1の絶縁基板であ
り、1bは複数個の半導体チップ3を仲介絶縁基板10
を介して固定した別の第1の絶縁基板である。6第1の
絶縁基板1a、1bに固定され(いろ2r導体ブップ3
の構成は従来装置の場合と同一であり、ここではその説
明を省略りる。
第8図(Δ)は上記した第1の絶縁基板1aに複数個の
゛に導体チップ3が平面的に配列されて固定されている
状態を示す平面図であり、第8図(B)はその絶縁基板
1aの1而図を示ず。この絶縁基板1a上には配線が形
成されており、各半導体チップ3はその一面に形成され
た電極6を上記配線に電気的に接続することによってた
絶縁基板1εl上に固定されでいる。絶縁基板1aの周
縁部に【ま外部と電気的接続をはかるための外部電極2
εlが複数個形成され、これらの外部電極20は配線と
電気的に接続されている。
第9図(A>は上記した別の第1の絶縁基板1bに複数
個の半導体チップ3が平面的に配列されて固定されてい
る状態を示す平面図であり、第9図(B)はその絶縁基
板1bの正面図を示し、第9図(C)はその絶縁基板1
bの側面図を示す。
この絶縁基板1b上にも配線が形成されてJ3す、イの
Lには複数個の仲介絶縁基板10が一定方向に並べて固
定されている。この仲介絶縁基板10にも配線が形成さ
れおり、この配線に半導体チップ3の電極6を電気的に
接続することによって、複数個の半導体チップ3が仲介
絶縁基板10上に1列に並べて固定されている。そして
、これらの半導体チップ3は仲介絶縁基板10の配線を
介して第1の絶縁基板1bFの配線に電気的に接続さ。
れている。すなわら、第1の絶縁基板1b−ヒには複数
個の仲介絶縁基板10を介して複数個の半導体チップ3
が配列されて固定されるとともに、それらの半導体ブー
ツブ3は仲介絶縁基板10の配線と第1の絶縁基板1b
の配線とを介して相nに電気的に接続されている。この
第1の絶縁基板1b周縁部にも外部と電気的接続をはか
るための外部電極2bが複数個形成され、これらの外部
電極2bは第1の絶縁基板1b上の配線と電気的に接続
されている。
第10図は、上記した2種類の第1の絶縁基板la、1
bを支持固定Jるための第2の絶縁基板11 aを示す
外観斜視図であり、この第2の絶縁具板11r〕は概形
がh形をなず枠状で、外周部に対して内周部が段差をな
すように低く形成されている。・ぞして、ぞの絶縁基板
11a外周部おJ:び内周部にはそれぞれ配線12aが
形成されている。
第7図に示1Jl’ RJ体に青では、第2の絶縁基板
11aに第8図(Δ)、([3>に示、ij第1の絶縁
基板1 aを支持固定した構jvi体が2段に積層さ゛
れ、さらにその上には第2の絶縁基板11aに第9図(
A)・〜(C)に示1別の第1の絶縁基板1bを支持固
定した構造体が中ねて配置されている。第1の絶縁JJ
板1aはその外部電極2aを第2の絶I!基(f’i 
11 aの内周部の上に載せて、その内周部の配D 1
2 aと電気的に接続することによって固定されている
。また、別の第1の絶縁基板1bについCら同様に、そ
の外部電極2bを第2の絶縁、基板11aの内周部の上
に載せて、その内周部の配線12aと電気的に接続する
ことによって固定されている。また第1の絶縁基板1a
、1bを支持固定している3層のイれぞれの第2の、絶
縁基板11aは、それらの外周部の上下において豆いの
配線12a同士を電気的に接続することによって連結さ
れている。これら3層の第2の絶縁基板11aは、複数
個の外部電極13と配線12bとが形成された別の第2
の絶縁基板11bの上に重ねられ、配線12aと配線1
2bとを電気的に接続づることによってこれらの間が連
結されている。
さらに、3層の第2の絶縁基板11aの上には、配線1
2Gが形成されたざらに別の第2の絶縁基板11cが重
ねられ、配線12aと配線12cとを電気的に接続する
ことによってこれらの間が連結されている。上記した3
層の第2の絶縁基板11aと、その上下に位置する別々
の第2の絶縁基板11b、11Gとによって筐体が構成
され、それぞれの第1の絶縁基板1a、1bはこの筐体
に囲まれて支持固定された状態となる。ま−だ半導体チ
ップ3や第1.第2の絶縁基板1a、1b、11a、1
1b、11clL(7)配線を外部環境から保1αIJ
るための図示しない封止部材がこの筺体に対して設けら
れる。
−1−記のように構成されたqp導体装置では、2段に
積層された第1の絶縁基板1a上に直接平面的に配列固
定された複数個の半導体チップ3と、別の第1の絶縁基
板1b上に複数個の仲介絶縁基板10を介して配列固定
された複数個の半導体チップ3が、全体として3段に積
層された3次元配置をなしでおり、しかも各半導体チッ
プ3相互間は電気的に接続されることになるので、各2
層導体チップ3の回路部分が複合して、よりCI I+
2な機能を持つ回路が構成されることになる。このJ、
うにしで111られた回路と外部との間では、第2の絶
縁基板11bの外部電l4i13を介して信号の授受を
行・)ことができろ。
第1の絶縁基板1aあるいは1b上に複数の半導体ブー
ツブ3を取り付けた段階では、4層導体装冒に搭載する
仝ての機能の一部を形成したことになるので、部分的な
システムとしてその第1の絶縁基板1aあるいは1bの
iストを実施することができる。この部分的なシステム
の規模は、そこに配置される了導体チップ3の数で決ま
るので、半導体チップ3の数が少なGJればその部分的
なシステムの規模は小さくなり、テス1−が容易になる
また、上記したように寸べての半導体チップ3が3次元
配置をなして固定されるので、半導体チップ3の搭載密
度が高くなり、各半導体チップ3間の配線長がそれだけ
短くなって、半導体チップ3から出力される電気信号の
伝搬遅延や減衰が低く抑えられることになる。
なお、以上の各実施例では、半導体チップ3゜3aを構
成する半導体基板としてシリコン半導体基板を用いた例
について説明したが、Gc、GaASなど他の半導体基
板を用いたしのであっ′Cbよい。
また、半導体チップ3.38はすべて回路部分を持って
いる必要はなく、半導体チップ3,3a間を電気的に接
続する配線だけが形成されているらのを含めてもよい。
ざらに、上記した半導体装置には抵抗、コンデンリ、コ
イルなどの受!IJ素子を混載してもよく、またこの半
導体装置に液冷や空冷による放熱、冷IJ′1機能を付
加してもよい。また半導体装置内に気体、液体、固体の
物質を充唄してもよい。
〔弁明の効果〕
以上のようにこの発明によれば、多数個の半)9休fツ
ブを3次元的に配置し、かつそれらの間を容易に゛電気
的に接続できるように構成したので、’l’ j9休ブ
ップの塔載密度を容易に高くすることができるとと乙に
、各¥−導体チツブ間の配線長を短くして電気信号の伝
搬「延や減衰などによる半導体ブツブの性能低下し低く
抑えることができる。
【図面の簡単な説明】
第1図はこの発明による半導体装置の第1の実施例を示
す正面図、第2図はその半導体装置に用いられる電極延
長導体f1き71′導体チップを示す外観斜視図、第3
図はその電極延長導体付き半導体チップの縦断面図、第
4図はこの発明による半導体装置の第2の実施例を示す
外観斜視図、第5図(,1ぞの正面図、第6図はその゛
ト導体装置に用いられる半導体チップの一部を縦断して
示す斜視図、第7図はこの発明による半導体装置の第6
3の実施3N1を承り縦断面図、第8図(A)および第
8図([3)Gまそれぞれその半導体装置にお【ノる第
1の絶縁基板を示す平面図および正面図、第9図(A)
、第9図(B)および第9図(C)はそれぞれその半導
体装置における別の第1の絶縁基板を承り平面図、正面
図および側面図、第10図はその半導体装置に、j3す
る第2の絶縁基板の1つを示り斜1見図、第11図は従
来の半導体装置を示す外観斜視図、第12図はぞの正面
図、第13図はイの半導体装置に用いられる半導体チッ
プの一部を縦断しC示J斜視図である。 図において、1は絶縁基板、1a、1bは第1の絶縁基
板、2 a 、 2 b 、 13 let外部Wu 
k、3゜5351は半導体チップ、6は電極、8は電極
延長導体f・1き」′導体チップ、9は電極延長導体、
11E1は第2の絶縁基板である。 なお、 示す。

Claims (3)

    【特許請求の範囲】
  1. (1)表面に複数の電極が形成された半導体チップの各
    電極に、該半導体チップの表面に沿って延びる電極延長
    導体を電気的に接続して形成した電極延長導体付き半導
    体チップの複数個を、隣接する前記電極延長導体付き半
    導体チップ同士の電極延長導体が相互に電気的に接続さ
    れるように重ねて、配線の形成された絶縁基板上に固定
    するとともに、最下段の前記電極延長導体付き半導体チ
    ップの電極延長導体を前記絶縁基板上の前記配線に電気
    的に接続して、該絶縁体基板上の配線と前記電極延長導
    体と前記電極とを介して各前記半導体チップ相互間を電
    気的に接続したことを特徴とする半導体装置。
  2. (2)電極を複数の面に分けて形成した多面体の半導体
    チップの複数個を、隣接する半導体チップ同士の電極が
    相互に電気的に接続されるように重ねて、配線の形成さ
    れた絶縁基板上に固定するとともに、最下段の前記半導
    体チップの電極を前記絶縁基板上の前記配線に電気的に
    接続して、該絶縁基板上の配線と前記電極とを介して各
    前記半導体チップ相互間を電気的に接続したことを特徴
    とする半導体装置。
  3. (3)配線が形成され、その配線を介して相互に電気的
    に接続される複数個の半導体チップが表面に固定された
    第1の絶縁基板を、同じく配線の形成された第2の絶縁
    基板上に固定し、前記第1の絶縁基板と前記第2の絶縁
    基板の間を電気的に接続して成る構成体の複数組を、相
    互の前記第2の絶縁基板同士を電気的に接続して重ねる
    ことによって積層固定し、各前記半導体チップ相互間を
    電気的に接続したことを特徴とする半導体装置。
JP14431588A 1988-06-10 1988-06-10 半導体装置 Pending JPH021962A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14431588A JPH021962A (ja) 1988-06-10 1988-06-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14431588A JPH021962A (ja) 1988-06-10 1988-06-10 半導体装置

Publications (1)

Publication Number Publication Date
JPH021962A true JPH021962A (ja) 1990-01-08

Family

ID=15359233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14431588A Pending JPH021962A (ja) 1988-06-10 1988-06-10 半導体装置

Country Status (1)

Country Link
JP (1) JPH021962A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744827A (en) * 1995-11-28 1998-04-28 Samsung Electronics Co., Ltd. Three dimensional stack package device having exposed coupling lead portions and vertical interconnection elements
KR100304959B1 (ko) * 1998-10-21 2001-09-24 김영환 칩 적층형 반도체 패키지 및 그 제조방법
KR100328693B1 (ko) * 1998-12-29 2002-08-08 주식회사 하이닉스반도체 칩사이즈스택패키지및그의제조방법
US6763995B1 (en) 1999-08-09 2004-07-20 Pil, L.L.C. Method and system for illustrating sound and text
US7030924B2 (en) 2000-12-25 2006-04-18 Matsushita Electric Industrial Co., Ltd. Image reading device and method for the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6110299A (ja) * 1984-06-26 1986-01-17 三菱電機株式会社 集積回路実装構造
JPS6138954B2 (ja) * 1982-06-21 1986-09-01 Nalco Chemical Co

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6138954B2 (ja) * 1982-06-21 1986-09-01 Nalco Chemical Co
JPS6110299A (ja) * 1984-06-26 1986-01-17 三菱電機株式会社 集積回路実装構造

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744827A (en) * 1995-11-28 1998-04-28 Samsung Electronics Co., Ltd. Three dimensional stack package device having exposed coupling lead portions and vertical interconnection elements
KR100304959B1 (ko) * 1998-10-21 2001-09-24 김영환 칩 적층형 반도체 패키지 및 그 제조방법
KR100328693B1 (ko) * 1998-12-29 2002-08-08 주식회사 하이닉스반도체 칩사이즈스택패키지및그의제조방법
US6763995B1 (en) 1999-08-09 2004-07-20 Pil, L.L.C. Method and system for illustrating sound and text
US7111774B2 (en) 1999-08-09 2006-09-26 Pil, L.L.C. Method and system for illustrating sound and text
US7201317B2 (en) 1999-08-09 2007-04-10 Pil, L.L.C. Method and system for illustrating sound and text
US7290700B2 (en) 1999-08-09 2007-11-06 Pil, L.L.C. Method and system for illustrating sound and text
US7540406B2 (en) 1999-08-09 2009-06-02 Publications International, Ltd. Method and system for illustrating sound and text
US7030924B2 (en) 2000-12-25 2006-04-18 Matsushita Electric Industrial Co., Ltd. Image reading device and method for the same

Similar Documents

Publication Publication Date Title
US4296456A (en) Electronic package for high density integrated circuits
US5943213A (en) Three-dimensional electronic module
US6765285B2 (en) Power semiconductor device with high radiating efficiency
US5861666A (en) Stacked chip assembly
US5158912A (en) Integral heatsink semiconductor package
US6101114A (en) Power conversion system having multi-chip packages
RU2585887C1 (ru) Компоновка электронного блока питания
TW497184B (en) Semiconductor device and semiconductor module using the same
JPS62502929A (ja) 電気的に絶縁した半導体の冷却積み重ね体
JPH05175384A (ja) 電力用半導体装置
US5432681A (en) Density improvement for planar hybrid wafer scale integration
JPH0629459A (ja) 半導体装置およびその製造方法
JPH021962A (ja) 半導体装置
JP3507682B2 (ja) 半導体モジュール
US20040178517A9 (en) Split body peltier device for cooling and power generation applications
US3280390A (en) Electrical semiconductor device
KR930022505A (ko) 반도체 장치
JPS62260353A (ja) 半導体装置
JPH0714029B2 (ja) 電力用半導体素子
JP2000188359A (ja) 半導体パッケージ
JP3519227B2 (ja) 半導体装置
JPH1187558A (ja) 外部接続端子付半導体素子
US6278190B1 (en) Semiconductor device
JPH10261748A (ja) 半導体素子の実装構造
JPH07176796A (ja) 熱電変換装置