KR930022505A - 반도체 장치 - Google Patents
반도체 장치Info
- Publication number
- KR930022505A KR930022505A KR1019930005622A KR930005622A KR930022505A KR 930022505 A KR930022505 A KR 930022505A KR 1019930005622 A KR1019930005622 A KR 1019930005622A KR 930005622 A KR930005622 A KR 930005622A KR 930022505 A KR930022505 A KR 930022505A
- Authority
- KR
- South Korea
- Prior art keywords
- pellet
- semiconductor
- pellets
- external terminal
- major surface
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
반도체 장치는 본 발명의 일실시예에서 제1반도체 펠렛, 제2반도체 펠렛을 가지고 각각이 제1의 주표면 및 그것과 반대측의 제2의 주표면을 서로 마주보게 해 각각의 두께 방향을 일치한 상태로 순차 적층되고, 제1반도체 펠렛의 제1의 주표면에 배치되는 외부단자, 제2반도체 펠렛의 제1의 주표면에서 제2의 주표면을 통과하는 접속 구멍 내에 형성된 접속구멍 도체를 통해서 회로 시스템에 접속되는 제2의 주표면에 배치된 외부 단자의 각각이 제1반도체 펠렛, 제2반도체 펠렛의 각각의 사이에 위치하는 리이드의 일단에 접속된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시에 1에 의한 SOJ구조의 수지 봉지형 반도체 장치의 주요부 단면도.
제2a도는 제1도의 수지 봉지형 반도체 장치의 하나의 펠렛의 제1의 주표면상의 부재의 배치를 나타내는 평면도.
제2b도는 제1도의 수지 봉지형 반도체 장치의 다른 하나의 펠렛의 제2의 주표면상의 부재의 배치를 나타내는 평면도.
제3도는 제1도의 수지 봉지형 반도체 장치가 비치된 DRAM의 평면 레이 아웃을 나타내는 도면.
Claims (10)
- 각각 제1및 제2주표면을 갖추고, 제1주표면에 회로시스템이 형성되고 적층된 복수개의 거의 직사각형의 반도체 펠렛과, 각각 일부가 상기 복수개의 반도체 펠렛의 적어도 하나의 제 1및 제2주표면의 한쪽상부에 절연층을 사이에 개재시켜서 배치된 복수개의 리이드와, 하나의 반도체 펠렛의 제1외부단자와 그의 하나의 반도체 펠렛에 인접하는 다른 반도체 펠렛의 제2외부단자와의 사이에 설치되어 그들 반도체 펠렛의 제1외부단자와 제2외부단자와를 전기적으로 접속하기 위한 접속범프를 가지며, 상기 각 반도체 펠렛의 회로시스템은 실질적으로 동일하고, 각 반도체 펠렛은 제1및 제2주표면에 제1및 제2외부단자를 갖추고, 또 제1외부단자를 대응의 제2외부단자에 접속하기 위한 접속도체를 가운데에 갖춘 관통구멍을 구비하며, 상기 제1및 제2외부단자 및 상기 관통구멍은 상기 펠렛의 일면에 실질적으로 평행한 방향으로 펠렛의 중앙에 정렬 배치시키고, 상기 복수개의 반도체 펠렛의 적층은, 하나의 펠렛의 제1주표면이 인접 펠렛의 제2주표면과 마주보도록 되어 있고, 상기 복수개의 리이드는 상기 적층된 펠렛의 하나의 대응하는 외부단자에 전기적으로 접속되어 있도록한 반도체 장치.
- 청구의 범위 제1항에 있어서, 상기 펠렛을 기계적으로 지지하기 위해 인접하는 펠렛 사이에서 펠렛의 주변에 설치된 더미-범프를 더 가지는 반도체 장치.
- 청구의 범위 제2항에 있어서, 상기 펠렛을 봉지하고 상기 리이드를 부분적으로 봉지하는 봉지재를 더 가지는 반도체 장치.
- 각각 제1및 제2주표면을 갖추고, 그의 제1주표면에는 회로 시스템이 형성되고 적층된 복수개의 반도체 펠렛과, 각각 일부의 상기 복수개의 반도체 펠렛의 적어도 하나의 제1및 제2주표면의 한쪽 상부에 절연층을 사이에 개재시켜서 배치된 복수개의 리이드와, 인접하는 반도체 펠렛의 사이에 설치되어 이를 한쪽의 제1외부단자와 다른쪽의 대응하는 제2외부단자를 전기적으로 접속하기 위한 접속 범프와를 가지며, 상기 각 반도체 펠렛의 회로시스템은 실질적으로 동일하고, 각 반도체 펠렛은 제1및 제2주표면에 제1및 제2외부단자를 가지고, 또 제1외부단자를 대응의 제2외부단자와 접속하기 위한 접속도체를 가운데에 갖추는 관통구멍을 구비하며, 상기 복수개의 반도체 펠렛은 하나의 펠렛의 제1주표면이 인접 펠렛의 제2주표면과 마주보도록 적층되어 있고, 상기 복수개의 리이드는 상기 적층된 펠렛중 가장 외측 펠렛의 하나의 대응하는 외부단자에 전기적으로 접속되고 상기 외부단자는 상기 회로시스템과 리이드 사아의 전기 에너지 수수를 하도록 작용하고 상기 하나의 가장 외측 펠렛의 적어도 하나의 외부단자는 상기 리이드의 하나는 통하여 펠렛선택신호를 받도록 적응하게 하며, 펠렛선택신호용의 외부단자를 위한 복수개의 접속범프는 상기 적층된 펠렛의 각각의 외부 단자의 적어도 하나가 펠렛선택신호를 받은 작용을 하게 인접 펠렛간에 선택적으로 설치되며, 각 펠렛의 회로시스템은 펠렛선택신호를 받도록 작용하는 하나의 외부단자에 전기적으로 접속되어 상기 펠렛선택신호에 의해 상기 펠렛의 하나가 선택되도록 한 반도체 장치.
- 청구의 범위 제4항에 있어서, 상기 펠렛을 기계적으로 지지하기 위한 인접하는 펠렛의 사이에서 펠렛의 주변에 설치된 더미-범프를 더 가지는 반도체 장치.
- 청구의 범위 제5항에 있어서, 상기 펠렛을 봉지하고 상기 리이드를 부분적으로 봉지하는 봉지재를 더 가지는 반도체 장치.
- 각각 제1및 제2주표면을 갖추고, 그의 제1주표면에는 회로시스템이 형성되고 적 된 복수개의 펠렛과, 제1내부 리이드군 및 제2내부 리이드군과, 넙속 범프와 , 외부리이드를 가지며, 상기 각 반도체 펠렛의 회로시스템은 실질적으로 동일하고, 상기 각 반도체 펠렛은 제1및 제2주표면에 제1및 제2외부단자를 갖추며, 또 제1외부단자를 대응의 제2외부단자에 접속하기 위한 도체를 가운데에 갖추는 관통구멍을 구비하고, 상기 복수개의 반도체 펠렛은 하나의 펠렛의 제1주표면이 인접 펠렛의 제2주표면과 마주보도록하여 적층되며, 상기 적층된 복수개의 반도체 펠렛은 적층된 펠렛중 가장 외측 반도체 펠렛의 한쪽을 포함하는 제1의 절반의 연속한 반도체 펠렛을 포함하는 제1반도체 펠렛군(群)과, 적층된 펠렛중 가장 외측의 반도체 펠렛의 다른쪽을 포함하는 제2의 절반의 연속한 반도체 펠렛을 포함하는 제2반도체 펠렛군으로 구분되게 하고, 상기 제1내부 리이드군은 상기 제1반도체 펠렛군중의 상기 제1반도체 펠렛군에 서로 이웃하는 하나의 반도체 펠렛의 제1및 제2주표면의 한쪽 상부에 절연층을 사이에 개재시켜서 배치되게 하고, 상기 제 2내부 리이드군은 상기 제2반도체 펠렛군중의 상기 제1반도체 펠렛군에 서로 이웃하는 하나의 반도체 펠렛의 제2및 제1주표면의 한쪽 상부에 절연층을 사이에 개재시켜서 배치되게하며, 상기 제1및 제2리이드군의 제1단부는 상기 제1및 제2반도체 펠렛군의 연관하는 이웃 펠렛의 대응 외부단자에 각각 전기적으로 접속되고, 상기 외부단자는 상기 회로시스템과 내부 리이드와의 사이에 전기에너지를 주고 받도록 작용하고, 상기 서로 이웃하는 2개의 반도체 펠렛의 각각의 적어도 하나의 외부단자는 상기 내부리이드의 하나를 통하여 펠렛 선택신호를 받도록 작용하며, 상기 제1내부 리이드군의 내부리이드의 제2단부는 상기제2내부리이드군의 대응하는 내부리이드이제2단부에 양자의 전기적 접속을위해 본드되어 있게 하며, 상기 접속 범프는 상기 제1 및 제2반도체 펠렛군의 각각에서, 인접하는 반도체 펠렛의 사이에 설치되어서 이들의 한쪽의 제1외부단자와 다른쪽의 제2외부단자를 전기적으로 접속하고, 펠렛선택신호용의 외부단자를 위한 복수개의 접속펌프는 상기 제1및 제2반도체 펠렛군의 각각에서, 상기 적층된 펠렛의 각각의 외부단자의 적어도 하나가 펠렛선택신호를 받도록 작용하는 하나의 외부단자에 전기적으로 접속되어서 상기 펠렛선택신호에 의하여 상기 펠렛의 하나가 선택되도록 되어 잇음, 상기 외부단자는 상기 본드된 내부 리이드의 제2단부에서 연장되어 상기 반도체와 외부와 접속되게 한 반도체 장치.
- 청구의 범위 제7항에 있어서, 상기 적층된 펠렛은 거의 작사각형이고, 각 펠렛에서 상기 제1및 제2외부단자및 상기 관통구멍은 상기 펠렛의 일변에 실질적으로 평행한 방향으로 펠렛의 중앙에 정렬배치되며, 상기 제1군및 제2군의 내부리이드의 각각은 관련하는 펠렛의 주표면 상부에서 상기 펠렛의 일변에 실질적으로 수직한 방향으로 연장하여 상기 전기에너지를 신호로 하여 주고 받는 작용을 하는 신호용 내부 리이드와, 관련하는 펠렛의 주표면 상부에서 상기 펠렛의 일변에 실질적으로 평행한 방향으로 연장하는 부분을 가지어서 상기 전기에너지를 전원 전압으로 하여 받는 작용을 하는 전원용 내부리이드와를 포함하는 반도체 장치.
- 청구의 범위 제7항에 있어서, 상기 펠렛을 기계적으로 지지하기 위해 인접하는 펠렛사이에서 펠렛의 주면에 설치된 더미-범프를 더 가지는 반도체 장치.
- 청구의 범위 제7항에 있어서, 상기펠렛을 봉지하고 상기 리이드를 부분적으로 봉지하는 봉지재를 더 가지는 반도체 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4081767A JPH05283606A (ja) | 1992-04-03 | 1992-04-03 | 半導体装置 |
| JP92-81767 | 1992-04-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR930022505A true KR930022505A (ko) | 1993-11-24 |
Family
ID=13755615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930005622A KR930022505A (ko) | 1992-04-03 | 1993-04-02 | 반도체 장치 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH05283606A (ko) |
| KR (1) | KR930022505A (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3299342B2 (ja) * | 1993-06-11 | 2002-07-08 | 株式会社日立製作所 | 半導体メモリモジュール |
| KR0147259B1 (ko) * | 1994-10-27 | 1998-08-01 | 김광호 | 적층형 패키지 및 그 제조방법 |
| US6885092B1 (en) | 1997-09-29 | 2005-04-26 | Hitachi, Ltd. | Semiconductor device and a memory system including a plurality of IC chips in a common package |
| JP3828473B2 (ja) | 2002-09-30 | 2006-10-04 | 株式会社東芝 | 積層型半導体装置及びその製造方法 |
| JP2007036104A (ja) * | 2005-07-29 | 2007-02-08 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP4577690B2 (ja) * | 2005-09-29 | 2010-11-10 | エルピーダメモリ株式会社 | 半導体装置 |
| DE102007032142A1 (de) * | 2007-06-30 | 2009-01-02 | Robert Bosch Gmbh | Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls |
-
1992
- 1992-04-03 JP JP4081767A patent/JPH05283606A/ja active Pending
-
1993
- 1993-04-02 KR KR1019930005622A patent/KR930022505A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05283606A (ja) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4731883B2 (ja) | ダブルスタックされたｂｇａパッケージ及び多重スタックされたｂｇａパッケージ | |
| US6225688B1 (en) | Stacked microelectronic assembly and method therefor | |
| US6121676A (en) | Stacked microelectronic assembly and method therefor | |
| US6774473B1 (en) | Semiconductor chip module | |
| US6429528B1 (en) | Multichip semiconductor package | |
| CN102034780B (zh) | 集成电路芯片、具有该芯片的倒装芯片封装和其制造方法 | |
| KR970067801A (ko) | 반도체 장치 및 그 제조방법 | |
| JPH08213543A (ja) | マルチダイパッケージ装置 | |
| US5227995A (en) | High density semiconductor memory module using split finger lead frame | |
| WO2002099876A1 (fr) | Dispositif semi-conducteur | |
| US7714424B2 (en) | Stacked-type semiconductor package | |
| JP2000236040A5 (ko) | ||
| US6683374B2 (en) | Electronic component and process for producing the electronic component | |
| US20060286717A1 (en) | Stacked microelectronic assemblies having basal compliant layers | |
| KR960706193A (ko) | 전도성 트레이스와 리드 프레임 리드를 결합하는 고밀도 집적회로 조립체(a high density integrated circuit assembly combining leadframe leads with conductive traces) | |
| KR970703617A (ko) | 전도선을 가진 리드프레임 리드를 포함한 고밀도 집적회로 조립체(a high density integrated circuit assembly combining leadframe leads with conductive traces) | |
| KR930022505A (ko) | 반도체 장치 | |
| JPS6427235A (en) | Device for interconnection of multiplex integrated circuits | |
| KR101046388B1 (ko) | 반도체 패키지 | |
| CN1316606C (zh) | 半导体器件 | |
| CN108010891B (zh) | 功率半导体模块 | |
| JPS61287254A (ja) | 半導体装置 | |
| US10930618B2 (en) | Semiconductor package having chip stack | |
| KR860002214A (ko) | 모듀울 기판 및 이를 사용한 모듀울 | |
| JP2002033443A (ja) | 半導体モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |