JPH1197580A - 半導体装置および集積半導体装置 - Google Patents
半導体装置および集積半導体装置Info
- Publication number
- JPH1197580A JPH1197580A JP9257413A JP25741397A JPH1197580A JP H1197580 A JPH1197580 A JP H1197580A JP 9257413 A JP9257413 A JP 9257413A JP 25741397 A JP25741397 A JP 25741397A JP H1197580 A JPH1197580 A JP H1197580A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- substrate
- semiconductor element
- counterbore
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1076—Shape of the containers
- H01L2225/1082—Shape of the containers for improving alignment between containers, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
Abstract
(57)【要約】
【課題】 積み重ねる半導体装置の接続信頼性を高く得
るように、容易に位置決めが可能な半導体装置および、
その半導体装置より得られる集積半導体装置を提供する
ことを目的とするものである。 【解決手段】 本発明の半導体装置は、スルーホールを
略半分に切断する箇所で裁断することによって基板の側
端面に断面略半円形の複数の凹部を設けるとともにこの
凹部にアウターリードを形成し、基板の片側面に座ぐり
凹部を形成するとともにこの座ぐり凹部の箇所において
基板の両面に開口する開口部を設け、座ぐり凹部を設け
た面と反対側の面において基板の表面にアウターリード
と接続される回路を形成し、座ぐり凹部に半導体素子を
搭載するとともに開口部を通して半導体素子と回路との
間にワイヤーをボンディングし、上記アウターリードと
ワイヤーおよび半導体素子を封止樹脂により封止し、封
止した樹脂により本半導体装置の上面あるいは下面に凸
状、および／または、凹状の嵌合部を形成してなること
を特徴とする。
るように、容易に位置決めが可能な半導体装置および、
その半導体装置より得られる集積半導体装置を提供する
ことを目的とするものである。 【解決手段】 本発明の半導体装置は、スルーホールを
略半分に切断する箇所で裁断することによって基板の側
端面に断面略半円形の複数の凹部を設けるとともにこの
凹部にアウターリードを形成し、基板の片側面に座ぐり
凹部を形成するとともにこの座ぐり凹部の箇所において
基板の両面に開口する開口部を設け、座ぐり凹部を設け
た面と反対側の面において基板の表面にアウターリード
と接続される回路を形成し、座ぐり凹部に半導体素子を
搭載するとともに開口部を通して半導体素子と回路との
間にワイヤーをボンディングし、上記アウターリードと
ワイヤーおよび半導体素子を封止樹脂により封止し、封
止した樹脂により本半導体装置の上面あるいは下面に凸
状、および／または、凹状の嵌合部を形成してなること
を特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、電気機器や電子機
器に半導体素子を搭載して実装される半導体装置に関し
するもので、特に、高集積化が可能なリードレスチップ
キャリアで構成される半導体装置および集積半導体装置
に関するものである。
器に半導体素子を搭載して実装される半導体装置に関し
するもので、特に、高集積化が可能なリードレスチップ
キャリアで構成される半導体装置および集積半導体装置
に関するものである。
【０００２】
【従来の技術】集積回路用の半導体パッケージとして、
ＬＣＣ（リードレスチップキャリア）やＱＦＰ（Quad F
lat Packag）が知られている。これらの半導体パッケー
ジは、半導体素子のさらなる高集積化にともなって導体
回路の要領増加が強く要求されるようになっている。そ
のため、導体回路の高密度化も進められている。しか
し、ＬＣＣの限られた面積内では係る要求に充分対応す
ることができないので、ＬＣＣを積層化して高集積化に
対応する方法が考えられた。たとえば、特許公開平成６
年第１４０７３８号や特許公開平成５年第２９５３４号
が知られている。
ＬＣＣ（リードレスチップキャリア）やＱＦＰ（Quad F
lat Packag）が知られている。これらの半導体パッケー
ジは、半導体素子のさらなる高集積化にともなって導体
回路の要領増加が強く要求されるようになっている。そ
のため、導体回路の高密度化も進められている。しか
し、ＬＣＣの限られた面積内では係る要求に充分対応す
ることができないので、ＬＣＣを積層化して高集積化に
対応する方法が考えられた。たとえば、特許公開平成６
年第１４０７３８号や特許公開平成５年第２９５３４号
が知られている。
【０００３】これらの半導体パッケージを使用した半導
体装置は、図４に示すごとく、積層配置することにより
高集積化を容易に図ることができる半導体装置３０であ
るが、積層化する際にそれぞれの半導体装置３０の上面
の電極と下面の電極を相対する位置に配置するのが困難
でショートや導通不良が生じていた。
体装置は、図４に示すごとく、積層配置することにより
高集積化を容易に図ることができる半導体装置３０であ
るが、積層化する際にそれぞれの半導体装置３０の上面
の電極と下面の電極を相対する位置に配置するのが困難
でショートや導通不良が生じていた。
【０００４】
【発明が解決しようとする課題】本発明は上記の点に鑑
みてなされたものであり、積み重ねる半導体装置の接続
信頼性を高く得るように、容易に位置決めが可能な半導
体装置および、その半導体装置より得られる集積半導体
装置を提供することを目的とするものである。
みてなされたものであり、積み重ねる半導体装置の接続
信頼性を高く得るように、容易に位置決めが可能な半導
体装置および、その半導体装置より得られる集積半導体
装置を提供することを目的とするものである。
【０００５】
【課題を解決するための手段】本発明の請求項１に記載
の半導体装置は、スルーホールを略半分に切断する箇所
で裁断することによって基板１の側端面に断面略半円形
の複数の凹部２を設けるとともにこの凹部２にアウター
リード３を形成し、基板１の片側面に座ぐり凹部４を形
成するとともにこの座ぐり凹部４の箇所において基板１
の両面に開口する開口部７を設け、座ぐり凹部４を設け
た面と反対側の面において基板１の表面にアウターリー
ド３と接続される回路５を形成し、座ぐり凹部４に半導
体素子６を搭載するとともに開口部７を通して半導体素
子６と回路５との間にワイヤー８をボンディングし、上
記アウターリード３とワイヤー８および半導体素子６を
封止樹脂９により封止し、封止した樹脂により本半導体
装置３０の上面あるいは下面に凸状、および/または、
凹状の嵌合部１０bを形成してなることを特徴とする。
の半導体装置は、スルーホールを略半分に切断する箇所
で裁断することによって基板１の側端面に断面略半円形
の複数の凹部２を設けるとともにこの凹部２にアウター
リード３を形成し、基板１の片側面に座ぐり凹部４を形
成するとともにこの座ぐり凹部４の箇所において基板１
の両面に開口する開口部７を設け、座ぐり凹部４を設け
た面と反対側の面において基板１の表面にアウターリー
ド３と接続される回路５を形成し、座ぐり凹部４に半導
体素子６を搭載するとともに開口部７を通して半導体素
子６と回路５との間にワイヤー８をボンディングし、上
記アウターリード３とワイヤー８および半導体素子６を
封止樹脂９により封止し、封止した樹脂により本半導体
装置３０の上面あるいは下面に凸状、および/または、
凹状の嵌合部１０bを形成してなることを特徴とする。
【０００６】本発明の請求項２に記載の半導体装置は、
上記請求項１に記載の半導体装置３０において、該封止
樹脂９で形成された嵌合部１０により互いに重ね合わせ
る半導体装置３０の方向を一定の方向に限定できること
を特徴とする。
上記請求項１に記載の半導体装置３０において、該封止
樹脂９で形成された嵌合部１０により互いに重ね合わせ
る半導体装置３０の方向を一定の方向に限定できること
を特徴とする。
【０００７】本発明の請求項３に記載の半導体装置は、
上記請求項１及び請求項２に記載の半導体装置３０にお
いて、基板１に搭載された半導体素子６のワイヤー８が
存する反対の側を封止樹脂９により半導体素子６を露出
して封止したことを特徴とする。
上記請求項１及び請求項２に記載の半導体装置３０にお
いて、基板１に搭載された半導体素子６のワイヤー８が
存する反対の側を封止樹脂９により半導体素子６を露出
して封止したことを特徴とする。
【０００８】本発明の請求項４に記載の集積半導体装置
は、上記請求項１乃至請求項３に記載の半導体装置３０
の互いの嵌合部１０を嵌合して半導体装置３０を積み重
ねることにより形成されることを特徴とする。
は、上記請求項１乃至請求項３に記載の半導体装置３０
の互いの嵌合部１０を嵌合して半導体装置３０を積み重
ねることにより形成されることを特徴とする。
【０００９】本発明の半導体装置３０は、半導体素子６
を封止する封止樹脂９の金型に、一方のキャビティ面に
は凹状の嵌合部１０bが、他方のキャビティ面には凸状
の嵌合部１０aが形成できる形状になっている。これら
の凹状と凸状の嵌合部１０が半導体装置３０を積層する
際に嵌合し、位置ずれすることなく積層することができ
る。この嵌合部１０を使用することにより容易に積層す
ることもできる。また、嵌合部１０の位置関係により方
向性を一定にすることができ、積層方向の間違いするこ
となく容易に積層することができる。
を封止する封止樹脂９の金型に、一方のキャビティ面に
は凹状の嵌合部１０bが、他方のキャビティ面には凸状
の嵌合部１０aが形成できる形状になっている。これら
の凹状と凸状の嵌合部１０が半導体装置３０を積層する
際に嵌合し、位置ずれすることなく積層することができ
る。この嵌合部１０を使用することにより容易に積層す
ることもできる。また、嵌合部１０の位置関係により方
向性を一定にすることができ、積層方向の間違いするこ
となく容易に積層することができる。
【００１０】さらに、半導体装置３０の互いの嵌合部１
０を嵌合して半導体装置３０を積層する際、絶縁基板１
の側面に形成された電極に、ガイドピンを係合させて半
導体装置３０を積層することにより、さらに積層した半
導体装置３０のずれの発生を抑制することができる。
０を嵌合して半導体装置３０を積層する際、絶縁基板１
の側面に形成された電極に、ガイドピンを係合させて半
導体装置３０を積層することにより、さらに積層した半
導体装置３０のずれの発生を抑制することができる。
【００１１】
【発明の実施の形態】以下、本発明の半導体装置の積層
方法を一実施形態を示す図面に基づいて具体的に説明す
る。
方法を一実施形態を示す図面に基づいて具体的に説明す
る。
【００１２】図１は、本発明に係る半導体装置の一実施
形態を示す断面図で、図２は、図１の半導体装置を上方
より見た上面図である。また図３は、上記実施形態を示
す基板の一部を示す斜視図である。
形態を示す断面図で、図２は、図１の半導体装置を上方
より見た上面図である。また図３は、上記実施形態を示
す基板の一部を示す斜視図である。
【００１３】本発明の半導体装置は、図１に示す如く、
半導体搭載部１１にボンディングワイヤが通過する開口
部７を有する絶縁基板１より形成された半導体パッケー
ジ２０と、絶縁基板１の上面、下面ないし側面に電極が
形成された半導体パッケージ２０の半導体搭載部１１に
半導体素子６が搭載され、上記絶縁基板１の上面および
下面が樹脂封止され、該封止した樹脂により、上面に凸
状の嵌合部１０aを形成され、さらに、下面に該凸状の
嵌合部１０aに嵌合する凹状の嵌合部１０bが形成されて
いる。
半導体搭載部１１にボンディングワイヤが通過する開口
部７を有する絶縁基板１より形成された半導体パッケー
ジ２０と、絶縁基板１の上面、下面ないし側面に電極が
形成された半導体パッケージ２０の半導体搭載部１１に
半導体素子６が搭載され、上記絶縁基板１の上面および
下面が樹脂封止され、該封止した樹脂により、上面に凸
状の嵌合部１０aを形成され、さらに、下面に該凸状の
嵌合部１０aに嵌合する凹状の嵌合部１０bが形成されて
いる。
【００１４】上記絶縁基板１に形成された電極は、図３
に示すごとく、予め絶縁基板１の周囲に形成されたスル
ーホールを略半分に切断する箇所で裁断することによっ
て、基板１の側端面に断面略半円形の複数の凹部２を設
け、この凹部２がアウターリード３となる。
に示すごとく、予め絶縁基板１の周囲に形成されたスル
ーホールを略半分に切断する箇所で裁断することによっ
て、基板１の側端面に断面略半円形の複数の凹部２を設
け、この凹部２がアウターリード３となる。
【００１５】また、上記開口部７は、基板１の片側面に
座ぐり凹部４を形成するとともに、この座ぐり凹部４の
箇所において形成された基板１の両面に開口している口
である。前記座ぐり凹部４を設けた面と反対側の面にお
いて、前述のアウターリード３と接続される回路５が基
板１の表面に形成されている。
座ぐり凹部４を形成するとともに、この座ぐり凹部４の
箇所において形成された基板１の両面に開口している口
である。前記座ぐり凹部４を設けた面と反対側の面にお
いて、前述のアウターリード３と接続される回路５が基
板１の表面に形成されている。
【００１６】さらに、上記絶縁基板１の下面に露出した
開口部７の周囲に設けられた半導体搭載部１１に、図に
示すごとく半導体素子６を搭載する際、この開口部７を
通して半導体素子６の電極パッドと半導体パッケージの
電極とを金線などのボンディングワイヤー８により電気
的に接続することができるものである。さらに、ワイヤ
ー８と電極とを保護するために、これらを覆うように封
止樹脂９で封止することにより半導体装置３０を得るこ
とができるものである。封止樹脂９により半導体素子６
は基板１にさらに強く固定されるようになっている。ま
た、本発明の半導体装置３０は、上記封止樹脂９の封止
形状に特徴を有するもので、上面に凸状の嵌合部１０a
が形成され、さらに、下面に該上面の凸状の嵌合部１０
aに嵌合する凹状の嵌合部１０bが形成されている。これ
らの嵌合部１０は、半導体装置３０を重ねあわせること
で互いに嵌合することができる形状を有し、円柱状の凸
部と、円筒形の凹部とで構成されている。上面に形成さ
れた凸状の嵌合部１０aの高さは、下面に形成された凹
状の嵌合部１０bの深さより低い寸法に設定され、半導
体装置３０を重ね合わせて嵌合する際に、基板１どうし
が当接しても嵌合部１０が嵌合した際に空隙が形成され
るようになっている。これらの嵌合部１０は、少なくと
もそれぞれ３ヶ所形成したり、非対称の位置に上面と下
面に配置したり、上面と下面に凹状と凸状の嵌合部１０
をそれぞれ設けることが重ねあわせる位置を決定するた
めに必要で、図２に示すごとく、本実施例では上面が方
形の半導体装置３０に３ヶ所形成されている。３ヶ所形
成されていると、反転間違いすることなく確実に一定の
方向に位置決めセットすることができる。図１に示す半
導体装置３０は、２つを重ねあわせて積載したもので、
下の半導体装置３０の基板１のアウターリード３の上部
電極上に、上の半導体装置３０の基板１のアウターリー
ド３の下部電極を導電性材料を介して重ね、上下の基板
１を導電性材料で機械的に接合すると共に上下の基板１
を電気的に接続して、２つの半導体装置３０を積載する
ようにしてある。この導電性材料としては異方性導電性
接着剤を用いることができる。さらに、上記２つ重ねあ
わせた半導体装置３０の上にさらに積載することもでき
る。
開口部７の周囲に設けられた半導体搭載部１１に、図に
示すごとく半導体素子６を搭載する際、この開口部７を
通して半導体素子６の電極パッドと半導体パッケージの
電極とを金線などのボンディングワイヤー８により電気
的に接続することができるものである。さらに、ワイヤ
ー８と電極とを保護するために、これらを覆うように封
止樹脂９で封止することにより半導体装置３０を得るこ
とができるものである。封止樹脂９により半導体素子６
は基板１にさらに強く固定されるようになっている。ま
た、本発明の半導体装置３０は、上記封止樹脂９の封止
形状に特徴を有するもので、上面に凸状の嵌合部１０a
が形成され、さらに、下面に該上面の凸状の嵌合部１０
aに嵌合する凹状の嵌合部１０bが形成されている。これ
らの嵌合部１０は、半導体装置３０を重ねあわせること
で互いに嵌合することができる形状を有し、円柱状の凸
部と、円筒形の凹部とで構成されている。上面に形成さ
れた凸状の嵌合部１０aの高さは、下面に形成された凹
状の嵌合部１０bの深さより低い寸法に設定され、半導
体装置３０を重ね合わせて嵌合する際に、基板１どうし
が当接しても嵌合部１０が嵌合した際に空隙が形成され
るようになっている。これらの嵌合部１０は、少なくと
もそれぞれ３ヶ所形成したり、非対称の位置に上面と下
面に配置したり、上面と下面に凹状と凸状の嵌合部１０
をそれぞれ設けることが重ねあわせる位置を決定するた
めに必要で、図２に示すごとく、本実施例では上面が方
形の半導体装置３０に３ヶ所形成されている。３ヶ所形
成されていると、反転間違いすることなく確実に一定の
方向に位置決めセットすることができる。図１に示す半
導体装置３０は、２つを重ねあわせて積載したもので、
下の半導体装置３０の基板１のアウターリード３の上部
電極上に、上の半導体装置３０の基板１のアウターリー
ド３の下部電極を導電性材料を介して重ね、上下の基板
１を導電性材料で機械的に接合すると共に上下の基板１
を電気的に接続して、２つの半導体装置３０を積載する
ようにしてある。この導電性材料としては異方性導電性
接着剤を用いることができる。さらに、上記２つ重ねあ
わせた半導体装置３０の上にさらに積載することもでき
る。
【００１７】このように２個以上の複数の半導体装置３
０を積載した集積半導体装置４０は、その下端の半導体
装置３０を図１に示すごとくマザーボード１２に半田付
けすることによって、マザーボード１２に実装すること
ができるものである。
０を積載した集積半導体装置４０は、その下端の半導体
装置３０を図１に示すごとくマザーボード１２に半田付
けすることによって、マザーボード１２に実装すること
ができるものである。
【００１８】本実施例では、上面側に凸状の嵌合部１０
a、下面側に凹状の嵌合部１０bを有する半導体装置３０
を説明したが、上面側に凹状の嵌合部１０b、下面側に
凸状の嵌合部１０aを有する半導体装置３０も形成する
ことができ、同様に積み重ねることにより、集積半導体
装置４０を形成することができる。
a、下面側に凹状の嵌合部１０bを有する半導体装置３０
を説明したが、上面側に凹状の嵌合部１０b、下面側に
凸状の嵌合部１０aを有する半導体装置３０も形成する
ことができ、同様に積み重ねることにより、集積半導体
装置４０を形成することができる。
【００１９】また、図２に示すごとく本発明の半導体装
置３０は、下面になる半導体素子６を搭載した側の封止
樹脂９が半導体素子６の表面を覆わないために、半導体
装置３０の総厚みを薄くすることができ、さらに、放熱
板の取り付けをすることができる。上述したように、本
発明の半導体装置３０及び集積半導体装置４０は、基板
１の両面に開口する開口部７を設け、座ぐり凹部４を設
けた面と反対側の面において基板１の表面にアウターリ
ード３と接続される回路５を形成し、座ぐり凹部４に半
導体素子６を搭載するとともに開口部７を通して半導体
素子６と回路５との間にワイヤー８をボンディングし、
上記アウターリード３とワイヤー８および半導体素子６
を封止樹脂９により封止し、封止した樹脂により本半導
体装置３０の上面あるいは下面に凸状、および/また
は、凹状の嵌合部１０bが形成されているので、配置方
向を気にすることなく容易に積載することができる。
置３０は、下面になる半導体素子６を搭載した側の封止
樹脂９が半導体素子６の表面を覆わないために、半導体
装置３０の総厚みを薄くすることができ、さらに、放熱
板の取り付けをすることができる。上述したように、本
発明の半導体装置３０及び集積半導体装置４０は、基板
１の両面に開口する開口部７を設け、座ぐり凹部４を設
けた面と反対側の面において基板１の表面にアウターリ
ード３と接続される回路５を形成し、座ぐり凹部４に半
導体素子６を搭載するとともに開口部７を通して半導体
素子６と回路５との間にワイヤー８をボンディングし、
上記アウターリード３とワイヤー８および半導体素子６
を封止樹脂９により封止し、封止した樹脂により本半導
体装置３０の上面あるいは下面に凸状、および/また
は、凹状の嵌合部１０bが形成されているので、配置方
向を気にすることなく容易に積載することができる。
【００２０】
【発明の効果】上述したように、本発明に係る半導体装
置および集積半導体装置は、基板の側端面に断面略半円
形の複数の凹状のアウターリードを有し、基板の片側面
に座ぐり凹部を形成され、この座ぐり凹部において基板
の両面に開口する開口部を設け、座ぐり凹部に半導体素
子を搭載するとともに前記開口部を通して半導体素子と
回路との間にワイヤーをボンディングし、上記アウター
リードとワイヤーおよび半導体素子を封止樹脂により封
止し、封止した樹脂により本半導体装置の上面あるいは
下面に凸状、および/または、凹状の嵌合部を形成して
なるので、それぞれの半導体装置を積み重ねても容易に
積載することが可能で、高い位置精度を確保することが
できる。また、積載する時間も大幅に短縮することがで
きる。
置および集積半導体装置は、基板の側端面に断面略半円
形の複数の凹状のアウターリードを有し、基板の片側面
に座ぐり凹部を形成され、この座ぐり凹部において基板
の両面に開口する開口部を設け、座ぐり凹部に半導体素
子を搭載するとともに前記開口部を通して半導体素子と
回路との間にワイヤーをボンディングし、上記アウター
リードとワイヤーおよび半導体素子を封止樹脂により封
止し、封止した樹脂により本半導体装置の上面あるいは
下面に凸状、および/または、凹状の嵌合部を形成して
なるので、それぞれの半導体装置を積み重ねても容易に
積載することが可能で、高い位置精度を確保することが
できる。また、積載する時間も大幅に短縮することがで
きる。
【００２１】さらに、半導体素子を封止する樹脂を半導
体素子の表面を露出することにより、得られた半導体装
置の全体高さを低くすることができる。
体素子の表面を露出することにより、得られた半導体装
置の全体高さを低くすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の一例を示す断面図であ
る。
る。
【図２】同上の半導体装置の一部の上面図である。
【図３】同上の基板の一部の斜視図である。
【図４】従来の半導体装置を示す断面図である。
１ 基板 ２ 凹部 ３ アウターリード ４ 座ぐり凹部 ５ 回路 ６ 半導体素子 ７ 開口部 ８ ワイヤー ９ 封止樹脂 １０ 嵌合部
Claims (4)
- 【請求項１】 スルーホールを略半分に切断する箇所で
裁断することによって基板の側端面に断面略半円形の複
数の凹部を設けるとともにこの凹部にアウターリードを
形成し、基板の片側面に座ぐり凹部を形成するとともに
この座ぐり凹部の箇所において基板の両面に開口する開
口部を設け、座ぐり凹部を設けた面と反対側の面におい
て基板の表面にアウターリードと接続される回路を形成
し、座ぐり凹部に半導体素子を搭載するとともに開口部
を通して半導体素子と回路との間にワイヤーをボンディ
ングし、上記アウターリードとワイヤーおよび半導体素
子を封止樹脂により封止し、封止した樹脂により本半導
体装置の上面あるいは下面に凸状、および/または、凹
状の嵌合部を形成してなることを特徴とする半導体装
置。 - 【請求項２】 上記請求項１に記載の半導体装置におい
て、該封止樹脂で形成された嵌合部により互いに重ね合
わせる半導体装置の方向を一定の方向に限定できること
を特徴とする半導体装置の積層方法。 - 【請求項３】 上記請求項１及び請求項２に記載の半導
体装置において、基板に搭載された半導体素子のワイヤ
ーが存する反対の側を封止樹脂により半導体素子を露出
して封止したことを特徴とする半導体装置。 - 【請求項４】 上記請求項１乃至請求項３に記載の半導
体装置の互いの嵌合部を嵌合して半導体装置を積み重ね
ることにより形成されることを特徴とする集積半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9257413A JPH1197580A (ja) | 1997-09-24 | 1997-09-24 | 半導体装置および集積半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9257413A JPH1197580A (ja) | 1997-09-24 | 1997-09-24 | 半導体装置および集積半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197580A true JPH1197580A (ja) | 1999-04-09 |
Family
ID=17306040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9257413A Pending JPH1197580A (ja) | 1997-09-24 | 1997-09-24 | 半導体装置および集積半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1197580A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2396963A (en) * | 2002-11-14 | 2004-07-07 | Agilent Technologies Inc | Semiconductor packaging structure |
| JP2007184448A (ja) * | 2006-01-10 | 2007-07-19 | Nec Corp | 半導体装置 |
| WO2014188632A1 (ja) * | 2013-05-23 | 2014-11-27 | パナソニック株式会社 | 放熱構造を有する半導体装置および半導体装置の積層体 |
| US9478523B2 (en) | 2014-11-14 | 2016-10-25 | Samsung Electronics Co., Ltd. | Semiconductor packages and methods of fabricating the same |
-
1997
- 1997-09-24 JP JP9257413A patent/JPH1197580A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2396963A (en) * | 2002-11-14 | 2004-07-07 | Agilent Technologies Inc | Semiconductor packaging structure |
| GB2396963B (en) * | 2002-11-14 | 2006-07-26 | Agilent Technologies Inc | Semiconductor packaging structure |
| JP2007184448A (ja) * | 2006-01-10 | 2007-07-19 | Nec Corp | 半導体装置 |
| WO2014188632A1 (ja) * | 2013-05-23 | 2014-11-27 | パナソニック株式会社 | 放熱構造を有する半導体装置および半導体装置の積層体 |
| US9478523B2 (en) | 2014-11-14 | 2016-10-25 | Samsung Electronics Co., Ltd. | Semiconductor packages and methods of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6646335B2 (en) | Flexible tape carrier with external terminals formed on interposers | |
| CN100414696C (zh) | 引线框及制造方法以及树脂密封型半导体器件及制造方法 | |
| US6343019B1 (en) | Apparatus and method of stacking die on a substrate | |
| JP4369216B2 (ja) | マルチチップパッケージおよびマルチチップパッケージの製造方法 | |
| KR100298162B1 (ko) | 수지봉지형반도체장치 | |
| US9847282B2 (en) | Semiconductor device | |
| US7800206B2 (en) | Semiconductor device | |
| JP2002110898A (ja) | 半導体装置 | |
| US20020171136A1 (en) | Semiconductor device with stack of semiconductor chips | |
| CN107039387B (zh) | 引线框架、半导体装置及引线框架的制造方法 | |
| US20050156322A1 (en) | Thin semiconductor package including stacked dies | |
| JPH0730059A (ja) | マルチチップモジュール | |
| JPH1197580A (ja) | 半導体装置および集積半導体装置 | |
| JP3939707B2 (ja) | 樹脂封止型半導体パッケージおよびその製造方法 | |
| WO2006041013A1 (ja) | 半導体装置 | |
| JP3490601B2 (ja) | フィルムキャリアおよびそれを用いた積層型実装体 | |
| JP3495566B2 (ja) | 半導体装置 | |
| JPH0922959A (ja) | 半導体装置及び半導体装置ユニット | |
| JP2012227320A (ja) | 半導体装置 | |
| WO2021020456A1 (ja) | 半導体パッケージおよび半導体装置 | |
| KR950003904B1 (ko) | 반도체 패키지 | |
| JP2551243B2 (ja) | 半導体装置 | |
| JP3689355B2 (ja) | 半導体装置の製造方法 | |
| JPH07326690A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| KR20010068514A (ko) | 칩 스케일 패키지를 적층한 적층 패키지 |