JP2002341785A - ドライバｉｃ実装モジュール - Google Patents
ドライバｉｃ実装モジュールInfo
- Publication number
- JP2002341785A JP2002341785A JP2001141865A JP2001141865A JP2002341785A JP 2002341785 A JP2002341785 A JP 2002341785A JP 2001141865 A JP2001141865 A JP 2001141865A JP 2001141865 A JP2001141865 A JP 2001141865A JP 2002341785 A JP2002341785 A JP 2002341785A
- Authority
- JP
- Japan
- Prior art keywords
- driver
- mounting module
- plasma display
- voltage
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 プラズマディスプレイパネルの走査電極を駆
動するドライバＩＣ実装モジュールの配線構造を簡易化
することを目的とする。 【解決手段】 多層ガラスエポキシ基板１３に、プラズ
マディスプレイパネルの走査電極の、奇数番目の走査電
極を駆動する信号を出力する出力端子と、偶数番目の走
査電極を駆動する信号を出力する出力端子とを交互に配
置するドライバＩＣ１１ａ〜１１ｄを搭載するように構
成する。
動するドライバＩＣ実装モジュールの配線構造を簡易化
することを目的とする。 【解決手段】 多層ガラスエポキシ基板１３に、プラズ
マディスプレイパネルの走査電極の、奇数番目の走査電
極を駆動する信号を出力する出力端子と、偶数番目の走
査電極を駆動する信号を出力する出力端子とを交互に配
置するドライバＩＣ１１ａ〜１１ｄを搭載するように構
成する。
Description
【０００１】
【発明の属する技術分野】本発明はドライバＩＣ実装モ
ジュールに関し、特にインタレース方式のプラズマディ
スプレイパネルの走査電極を駆動するドライバＩＣ実装
モジュールに関する。
ジュールに関し、特にインタレース方式のプラズマディ
スプレイパネルの走査電極を駆動するドライバＩＣ実装
モジュールに関する。
【０００２】
【従来の技術】現在、ＣＲＴディスプレイにかわるディ
スプレイとして、薄型の利点をもち、また平面型のディ
スプレイであるプラズマディスプレイパネルが注目され
ている。特に、３電極面放電型の交流プラズマディスプ
レイパネルは大画面化およびカラー表示が容易であり、
大型のカラーテレビの適用に応用化が進んでいる。
スプレイとして、薄型の利点をもち、また平面型のディ
スプレイであるプラズマディスプレイパネルが注目され
ている。特に、３電極面放電型の交流プラズマディスプ
レイパネルは大画面化およびカラー表示が容易であり、
大型のカラーテレビの適用に応用化が進んでいる。
【０００３】プラズマディスプレイパネルの１画面を表
示するには走査電極の奇数番目の走査電極と偶数番目の
走査電極を交互に駆動するインタレース方式がある。図
１１にプラズマディスプレイパネルの構成の一例を示す
ブロック構成図を示す。
示するには走査電極の奇数番目の走査電極と偶数番目の
走査電極を交互に駆動するインタレース方式がある。図
１１にプラズマディスプレイパネルの構成の一例を示す
ブロック構成図を示す。
【０００４】プラズマディスプレイパネル１００は、走
査電極Ｙ１，Ｙ２，…Ｙｎと、維持電極Ｘ１，Ｘ２，…
Ｘｎと、アドレスデータ電極Ｄ１，Ｄ２，…Ｄｍとを有
する（ｎ、ｍは任意の正の数）。走査電極Ｙ１，Ｙ２，
…Ｙｎと維持電極Ｘ１，Ｘ２，…Ｘｎは、平行にかつ対
に交互に配置され、さらに走査電極Ｙ１，Ｙ２，…Ｙｎ
と維持電極Ｘ１，Ｘ２，…Ｘｎに垂直になるようにアド
レスデータ電極Ｄ１，Ｄ２…Ｄｍが配置される。これら
の走査電極Ｙ１，Ｙ２，…Ｙｎ、維持電極Ｘ１，Ｘ２，
…Ｘｎ、アドレスデータ電極Ｄ１，Ｄ２，…Ｄｍの交点
が放電セルとなる。
査電極Ｙ１，Ｙ２，…Ｙｎと、維持電極Ｘ１，Ｘ２，…
Ｘｎと、アドレスデータ電極Ｄ１，Ｄ２，…Ｄｍとを有
する（ｎ、ｍは任意の正の数）。走査電極Ｙ１，Ｙ２，
…Ｙｎと維持電極Ｘ１，Ｘ２，…Ｘｎは、平行にかつ対
に交互に配置され、さらに走査電極Ｙ１，Ｙ２，…Ｙｎ
と維持電極Ｘ１，Ｘ２，…Ｘｎに垂直になるようにアド
レスデータ電極Ｄ１，Ｄ２…Ｄｍが配置される。これら
の走査電極Ｙ１，Ｙ２，…Ｙｎ、維持電極Ｘ１，Ｘ２，
…Ｘｎ、アドレスデータ電極Ｄ１，Ｄ２，…Ｄｍの交点
が放電セルとなる。
【０００５】走査電極Ｙ１，Ｙ２，…Ｙｎは、Ｙ電極ド
ライバ部１０２に接続される。維持電極Ｘ１，Ｘ２，…
Ｘｎは奇数維持電極Ｘ１，Ｘ３，…と偶数維持電極Ｘ
２，Ｘ４，…をそれぞれ共通接続してＸ電極サステイン
部１０３に接続される。アドレスデータ電極Ｄ１，Ｄ
２，…Ｄｍは、アドレスドライバ部１０４に接続され
る。制御部１０５は、プラズマディスプレイパネル１０
０を表示するための制御信号を、Ｙサステイン部１０
１、Ｙ電極ドライバ部１０２、Ｘ電極サステイン部１０
３、アドレスドライバ部１０４に出力する。
ライバ部１０２に接続される。維持電極Ｘ１，Ｘ２，…
Ｘｎは奇数維持電極Ｘ１，Ｘ３，…と偶数維持電極Ｘ
２，Ｘ４，…をそれぞれ共通接続してＸ電極サステイン
部１０３に接続される。アドレスデータ電極Ｄ１，Ｄ
２，…Ｄｍは、アドレスドライバ部１０４に接続され
る。制御部１０５は、プラズマディスプレイパネル１０
０を表示するための制御信号を、Ｙサステイン部１０
１、Ｙ電極ドライバ部１０２、Ｘ電極サステイン部１０
３、アドレスドライバ部１０４に出力する。
【０００６】プラズマディスプレイパネル１００は、画
像を表示するために、初期化期間、アドレス期間、放電
維持期間という段階を有する。図１２にプラズマディス
プレイパネルの奇数走査電極の駆動電圧波形を示す。
像を表示するために、初期化期間、アドレス期間、放電
維持期間という段階を有する。図１２にプラズマディス
プレイパネルの奇数走査電極の駆動電圧波形を示す。
【０００７】まず、初期化期間において全放電セルの壁
電荷の状態を均一化する。奇数維持電極Ｘ１，Ｘ３，…
に全面同時消去パルスを入力し（ステップ１）、次に奇
数走査電極Ｙ１，Ｙ３…に全面同時点灯パルスを入力す
る（ステップ２）。次に全面同時消灯パルスを奇数維持
電極Ｘ１，Ｘ３…に入力する（ステップ３）。
電荷の状態を均一化する。奇数維持電極Ｘ１，Ｘ３，…
に全面同時消去パルスを入力し（ステップ１）、次に奇
数走査電極Ｙ１，Ｙ３…に全面同時点灯パルスを入力す
る（ステップ２）。次に全面同時消灯パルスを奇数維持
電極Ｘ１，Ｘ３…に入力する（ステップ３）。
【０００８】次にアドレス期間に入る（ステップ４）。
放電セルにデータを書き込むため、奇数維持電極Ｘ１，
Ｘ３，…書き込みパルスが入力され、奇数走査電極Ｙ
１，Ｙ３，…には書き込み走査パルスが入力される。同
時にアドレスデータ電極Ｄ１，Ｄ３，…Ｄｍにデータパ
ルスを書き込むことによって、書き込み走査パルスが入
力されている走査電極の放電セルが放電する。
放電セルにデータを書き込むため、奇数維持電極Ｘ１，
Ｘ３，…書き込みパルスが入力され、奇数走査電極Ｙ
１，Ｙ３，…には書き込み走査パルスが入力される。同
時にアドレスデータ電極Ｄ１，Ｄ３，…Ｄｍにデータパ
ルスを書き込むことによって、書き込み走査パルスが入
力されている走査電極の放電セルが放電する。
【０００９】次に放電維持期間に入る（ステップ５）。
奇数走査電極Ｙ１，Ｙ３，…と奇数維持電極Ｘ１，Ｘ
３，…に放電維持パルスが入力される。これを数回繰り
返して次の画面表示のための初期化期間に入る。同様に
偶数走査電極Ｙ２，Ｙ４，…についても行う。
奇数走査電極Ｙ１，Ｙ３，…と奇数維持電極Ｘ１，Ｘ
３，…に放電維持パルスが入力される。これを数回繰り
返して次の画面表示のための初期化期間に入る。同様に
偶数走査電極Ｙ２，Ｙ４，…についても行う。
【００１０】従来において、プラズマディスプレイパネ
ルの走査電極を駆動するＹ電極ドライバ部は、走査電極
を駆動するＩＣを搭載した実装モジュールからなってい
る。このようなドライバＩＣ実装モジュールが搭載する
ドライバＩＣは、奇数走査電極を駆動するドライバＩＣ
と、偶数走査電極を駆動するドライバＩＣとに分かれて
いる。図１３は従来のドライバＩＣ実装モジュールの平
面図を示す。ドライバＩＣ実装モジュール２００は、リ
ジッド基板２０１と、ドライバＩＣ２０２ａ〜２０２ｄ
と、両面フレキシブル基板２０３と、コネクタ２０４
と、金線２０５とからなる。また、両面フレキシブル基
板２０３は、スルーホール２０３ａ、２０３ｂと、配線
パターン２０３ｃ、２０３ｄと、出力部２０３ｅを有す
る。
ルの走査電極を駆動するＹ電極ドライバ部は、走査電極
を駆動するＩＣを搭載した実装モジュールからなってい
る。このようなドライバＩＣ実装モジュールが搭載する
ドライバＩＣは、奇数走査電極を駆動するドライバＩＣ
と、偶数走査電極を駆動するドライバＩＣとに分かれて
いる。図１３は従来のドライバＩＣ実装モジュールの平
面図を示す。ドライバＩＣ実装モジュール２００は、リ
ジッド基板２０１と、ドライバＩＣ２０２ａ〜２０２ｄ
と、両面フレキシブル基板２０３と、コネクタ２０４
と、金線２０５とからなる。また、両面フレキシブル基
板２０３は、スルーホール２０３ａ、２０３ｂと、配線
パターン２０３ｃ、２０３ｄと、出力部２０３ｅを有す
る。
【００１１】ドライバＩＣ２０２ａ〜２０２ｄは、リジ
ッド基板２０１にダイボンディングにより実装される。
コネクタ２０４は、リジッド基板２０１に実装される。
両面フレキシブル基板２０３は、ドライバＩＣ２０２ａ
〜２０２ｄより大きめの穴を有し、この穴にドライバＩ
Ｃ２０２ａ〜２０２ｄが納まるようにリジッド基板２０
１に接着、固定される。金線２０５は、ワイヤボンディ
ングによりドライバＩＣ２０２ａ〜２０２ｄとリジッド
基板２０１の配線パターン、ドライバＩＣ２０２ａ〜２
０２ｄと両面フレキシブル基板２０３の配線パターンを
接続する。
ッド基板２０１にダイボンディングにより実装される。
コネクタ２０４は、リジッド基板２０１に実装される。
両面フレキシブル基板２０３は、ドライバＩＣ２０２ａ
〜２０２ｄより大きめの穴を有し、この穴にドライバＩ
Ｃ２０２ａ〜２０２ｄが納まるようにリジッド基板２０
１に接着、固定される。金線２０５は、ワイヤボンディ
ングによりドライバＩＣ２０２ａ〜２０２ｄとリジッド
基板２０１の配線パターン、ドライバＩＣ２０２ａ〜２
０２ｄと両面フレキシブル基板２０３の配線パターンを
接続する。
【００１２】プラズマディスプレイパネルの奇数走査電
極を制御するための制御信号と、この制御信号を電圧変
換するための電圧は、コネクタ２０４、リジッド基板２
０１の配線パターン、金線２０５を介して、ドライバＩ
Ｃ２０２ａ、２０２ｂに入力される。ドライバＩＣ２０
２ａ、２０２ｂは、入力した制御信号を入力した電圧に
変換する。電圧変換された信号は、金線２０５を介し
て、両面フレキシブル基板２０３のリジッド基板２０１
と接着、固定されてない面の配線パターン２０３ｃを介
して出力部２０３ｅに伝達される。
極を制御するための制御信号と、この制御信号を電圧変
換するための電圧は、コネクタ２０４、リジッド基板２
０１の配線パターン、金線２０５を介して、ドライバＩ
Ｃ２０２ａ、２０２ｂに入力される。ドライバＩＣ２０
２ａ、２０２ｂは、入力した制御信号を入力した電圧に
変換する。電圧変換された信号は、金線２０５を介し
て、両面フレキシブル基板２０３のリジッド基板２０１
と接着、固定されてない面の配線パターン２０３ｃを介
して出力部２０３ｅに伝達される。
【００１３】同様にプラズマディスプレイパネルの偶数
走査電極を制御する制御信号と、この制御信号を電圧変
換するための電圧は、ドライバＩＣ２０２ｃ、２０２ｄ
に入力され、電圧変換される。電圧変換された信号は、
金線２０５を伝達し、スルーホール２０３ａを伝達し
て、両面フレキシブル基板２０３とリジッド基板２０１
とを接着、固定している面の配線パターン２０３ｄに伝
達される。続いてスルーホール２０３ｂ、配線パターン
２０３ｃを介して出力部２０３ｅに伝達される。
走査電極を制御する制御信号と、この制御信号を電圧変
換するための電圧は、ドライバＩＣ２０２ｃ、２０２ｄ
に入力され、電圧変換される。電圧変換された信号は、
金線２０５を伝達し、スルーホール２０３ａを伝達し
て、両面フレキシブル基板２０３とリジッド基板２０１
とを接着、固定している面の配線パターン２０３ｄに伝
達される。続いてスルーホール２０３ｂ、配線パターン
２０３ｃを介して出力部２０３ｅに伝達される。
【００１４】図１４は従来のプラズマディスプレイパネ
ルの奇数走査電極を駆動するドライバＩＣ内部のブロッ
ク構成図を示す。ドライバＩＣは、６４ビットシフトレ
ジスタ回路と、６４ビットラッチ回路と、セレクタ回路
と、ドライブ回路３０１〜３６４とから構成される。
ルの奇数走査電極を駆動するドライバＩＣ内部のブロッ
ク構成図を示す。ドライバＩＣは、６４ビットシフトレ
ジスタ回路と、６４ビットラッチ回路と、セレクタ回路
と、ドライブ回路３０１〜３６４とから構成される。
【００１５】プラズマディスプレイの走査電極を制御す
る信号はシリアル信号であり端子ＤＡＴＡから入力され
る。入力された信号は、６４ビットシフトレジスタ回路
でパラレル信号に変換され、６４ビットラッチ回路、セ
レクタ回路を介して、ドライブ回路３０１〜３６４に入
力される。
る信号はシリアル信号であり端子ＤＡＴＡから入力され
る。入力された信号は、６４ビットシフトレジスタ回路
でパラレル信号に変換され、６４ビットラッチ回路、セ
レクタ回路を介して、ドライブ回路３０１〜３６４に入
力される。
【００１６】端子ＶＤＨ１から入力された電圧は、ドラ
イブ回路３０１〜３６４に入力される。ドライブ回路３
０１〜３６４は、伝達されたパラレル信号の１ビットづ
つを端子ＶＤＨ１から入力された電圧に電圧変換する。
電圧変換された信号は、端子ＯＵＴ１、ＯＵＴ３、…Ｏ
ＵＴ１２７に出力される。
イブ回路３０１〜３６４に入力される。ドライブ回路３
０１〜３６４は、伝達されたパラレル信号の１ビットづ
つを端子ＶＤＨ１から入力された電圧に電圧変換する。
電圧変換された信号は、端子ＯＵＴ１、ＯＵＴ３、…Ｏ
ＵＴ１２７に出力される。
【００１７】図１５は従来のプラズマディスプレイパネ
ルの走査電極のうちの偶数走査電極を駆動するドライバ
ＩＣ内部のブロック構成図を示す。奇数走査電極を駆動
するドライバＩＣと同様に、偶数走査電極を駆動するド
ライブ回路４０１〜４６４は、入力されたパラレルの制
御信号を端子ＶＤＨ２から入力される電圧に電圧変換し
て、端子ＯＵＴ２、ＯＵＴ４…ＯＵＴ１２８に出力す
る。
ルの走査電極のうちの偶数走査電極を駆動するドライバ
ＩＣ内部のブロック構成図を示す。奇数走査電極を駆動
するドライバＩＣと同様に、偶数走査電極を駆動するド
ライブ回路４０１〜４６４は、入力されたパラレルの制
御信号を端子ＶＤＨ２から入力される電圧に電圧変換し
て、端子ＯＵＴ２、ＯＵＴ４…ＯＵＴ１２８に出力す
る。
【００１８】
【発明が解決しようとする課題】しかし、従来における
インタレース方式のプラズマディスプレイパネルのドラ
イバＩＣ実装モジュールでは奇数走査電極を駆動するド
ライバＩＣと、偶数走査電極を駆動するドライバＩＣと
を別々に備え、それぞれのドライバＩＣから出力される
信号をプラズマディスプレイパネルの走査電極に出力し
ていたため配線パターンを交差させていた。このため、
フレキシブル基板の両面に配線パターンを設けたり、多
層配線としなければならなかった。
インタレース方式のプラズマディスプレイパネルのドラ
イバＩＣ実装モジュールでは奇数走査電極を駆動するド
ライバＩＣと、偶数走査電極を駆動するドライバＩＣと
を別々に備え、それぞれのドライバＩＣから出力される
信号をプラズマディスプレイパネルの走査電極に出力し
ていたため配線パターンを交差させていた。このため、
フレキシブル基板の両面に配線パターンを設けたり、多
層配線としなければならなかった。
【００１９】また、ドライバＩＣから出力される信号線
の種類によっては配線パターン長が大きく異なり、配線
パターンが持つ抵抗値によってドライブ信号の出力イン
ピーダンスにばらつきが生じるという問題点があった。
の種類によっては配線パターン長が大きく異なり、配線
パターンが持つ抵抗値によってドライブ信号の出力イン
ピーダンスにばらつきが生じるという問題点があった。
【００２０】本発明はこのような点に鑑みてなされたも
のであり、簡易な配線構造を持つドライバＩＣ実装モジ
ュールを提供することを目的とする。
のであり、簡易な配線構造を持つドライバＩＣ実装モジ
ュールを提供することを目的とする。
【００２１】
【課題を解決するための手段】本発明では上記問題を解
決するために、プラズマディスプレイパネルの走査電極
を駆動するドライバＩＣ実装モジュールにおいて、前記
走査電極の奇数番目の走査電極を駆動する信号を出力す
る出力端子と、偶数番目の走査電極を駆動する信号を出
力する出力端子とを交互に配置するドライバＩＣを有す
ることを特徴とするドライバＩＣ実装モジュールが提供
される。
決するために、プラズマディスプレイパネルの走査電極
を駆動するドライバＩＣ実装モジュールにおいて、前記
走査電極の奇数番目の走査電極を駆動する信号を出力す
る出力端子と、偶数番目の走査電極を駆動する信号を出
力する出力端子とを交互に配置するドライバＩＣを有す
ることを特徴とするドライバＩＣ実装モジュールが提供
される。
【００２２】このようなドライバＩＣ実装モジュールに
よれば、奇数番目の走査電極と偶数番目の走査電極を駆
動する信号を出力する出力端子を交互に配置するように
したのでプラズマディスプレイパネルの走査電極への配
線が交差することがなく、配線構造を簡易にする。
よれば、奇数番目の走査電極と偶数番目の走査電極を駆
動する信号を出力する出力端子を交互に配置するように
したのでプラズマディスプレイパネルの走査電極への配
線が交差することがなく、配線構造を簡易にする。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して詳細に説明する。図１は本発明の第１の実
施の形態に係るドライバＩＣ実装モジュールの平面図を
示す。また、図２は本発明の第１の実施の形態に係るド
ライバＩＣ実装モジュールの断面図を示す。
面を参照して詳細に説明する。図１は本発明の第１の実
施の形態に係るドライバＩＣ実装モジュールの平面図を
示す。また、図２は本発明の第１の実施の形態に係るド
ライバＩＣ実装モジュールの断面図を示す。
【００２４】図１および図２に示すドライバＩＣ実装モ
ジュール１０は、ドライバＩＣ１１ａ、１１ｂ、１１
ｃ、１１ｄ、片面フレキシブル基板１２、多層ガラスエ
ポキシ基板１３、金線１４、コネクタ１５から構成され
る。
ジュール１０は、ドライバＩＣ１１ａ、１１ｂ、１１
ｃ、１１ｄ、片面フレキシブル基板１２、多層ガラスエ
ポキシ基板１３、金線１４、コネクタ１５から構成され
る。
【００２５】ドライバＩＣ１１ａ〜１１ｄは、プラズマ
ディスプレイパネルの走査電極を制御する制御信号を入
力する入力端子と、この制御信号を電圧変換するための
電圧を入力する入力端子を備える。また、ドライバＩＣ
１１ａ〜１１ｄは、電圧変換した信号を出力する出力端
子を有する。これらの入力端子、および出力端子は、ワ
イヤボンディングによって金線１４と接続されるよう
に、ボンディングパッド１１ｅにより形成される。ま
た、ドライバＩＣ１１ａ〜１１ｄは、多層ガラスエポキ
シ基板１３にダイボンディングにより固定される。
ディスプレイパネルの走査電極を制御する制御信号を入
力する入力端子と、この制御信号を電圧変換するための
電圧を入力する入力端子を備える。また、ドライバＩＣ
１１ａ〜１１ｄは、電圧変換した信号を出力する出力端
子を有する。これらの入力端子、および出力端子は、ワ
イヤボンディングによって金線１４と接続されるよう
に、ボンディングパッド１１ｅにより形成される。ま
た、ドライバＩＣ１１ａ〜１１ｄは、多層ガラスエポキ
シ基板１３にダイボンディングにより固定される。
【００２６】片面フレキシブル基板１２は、板状の柔軟
性を備える絶縁フィルムからなる。片面フレキシブル基
板１２には、ドライバＩＣ１１ａ〜１１ｄより大きめの
穴が４つ開けられており、この４つの穴の周囲にワイヤ
ボンディングにより金線１４と接続されるためのボンデ
ィングパッド１２ｂを有する。また、ボンディングパッ
ド１２ｂから、ドライバＩＣ１１ａ〜１１ｄから出力さ
れたプラズマディスプレイパネルの走査電極を走査する
信号を伝達する配線パターン１２ａが、信号を出力する
出力部１６−１，１６−２，…１６−２５６まで伸びて
いる。さらに、片面フレキシブル基板１２は、配線パタ
ーン１２ａが施されていない面が多層ガラスエポキシ基
板１３と向き合うように接着、固定される。このとき、
片面フレキシブル基板１２に開けられた４つの穴にドラ
イバＩＣ１１ａ〜１１ｄが収まるように接着、固定す
る。
性を備える絶縁フィルムからなる。片面フレキシブル基
板１２には、ドライバＩＣ１１ａ〜１１ｄより大きめの
穴が４つ開けられており、この４つの穴の周囲にワイヤ
ボンディングにより金線１４と接続されるためのボンデ
ィングパッド１２ｂを有する。また、ボンディングパッ
ド１２ｂから、ドライバＩＣ１１ａ〜１１ｄから出力さ
れたプラズマディスプレイパネルの走査電極を走査する
信号を伝達する配線パターン１２ａが、信号を出力する
出力部１６−１，１６−２，…１６−２５６まで伸びて
いる。さらに、片面フレキシブル基板１２は、配線パタ
ーン１２ａが施されていない面が多層ガラスエポキシ基
板１３と向き合うように接着、固定される。このとき、
片面フレキシブル基板１２に開けられた４つの穴にドラ
イバＩＣ１１ａ〜１１ｄが収まるように接着、固定す
る。
【００２７】多層ガラスエポキシ基板１３は、コネクタ
１５から入力されるプラズマディスプレイパネルの走査
電極を制御する制御信号と、この制御信号を電圧変換す
るための電圧を伝達する配線パターン１３ａを有する。
この配線パターン１３ａの一端は、コネクタ１５と接続
され、他端はワイヤボンディングにより金線１４と接続
するためのボンディングパッド１３ｆとなっている。ま
た、多層ガラスエポキシ基板１３は４層の構造をもち、
各層にも配線パターン１３ｂ、１３ｃ、１３ｄを有す
る。コネクタ１５の出力ピンは、多層ガラスエポキシ基
板１３の各層を貫通し、各層の配線パターン１３ｂ〜１
３ｄの一端と接続されている。他端はスルーホール１３
ｅを介して配線パターン１３ａに取り出される。さら
に、多層ガラスエポキシ基板１３は、ドライバＩＣ１１
ａ〜１１ｄをダイボンディングによって搭載し、また片
面フレキシブル基板１２を接着、固定している。多層ガ
ラスエポキシ基板１３は、４層構造としたが、これに限
るものではなく、５層以上でもよくまた３層以下でもよ
い。
１５から入力されるプラズマディスプレイパネルの走査
電極を制御する制御信号と、この制御信号を電圧変換す
るための電圧を伝達する配線パターン１３ａを有する。
この配線パターン１３ａの一端は、コネクタ１５と接続
され、他端はワイヤボンディングにより金線１４と接続
するためのボンディングパッド１３ｆとなっている。ま
た、多層ガラスエポキシ基板１３は４層の構造をもち、
各層にも配線パターン１３ｂ、１３ｃ、１３ｄを有す
る。コネクタ１５の出力ピンは、多層ガラスエポキシ基
板１３の各層を貫通し、各層の配線パターン１３ｂ〜１
３ｄの一端と接続されている。他端はスルーホール１３
ｅを介して配線パターン１３ａに取り出される。さら
に、多層ガラスエポキシ基板１３は、ドライバＩＣ１１
ａ〜１１ｄをダイボンディングによって搭載し、また片
面フレキシブル基板１２を接着、固定している。多層ガ
ラスエポキシ基板１３は、４層構造としたが、これに限
るものではなく、５層以上でもよくまた３層以下でもよ
い。
【００２８】金線１４は、ワイヤボンディングにより、
ドライバＩＣ１１ａ〜１１ｄの有するボンディングパッ
ド１１ｅと、片面フレキシブル基板１２が有するボンデ
ィングパッド１２ｂとを接続する。また、金線１４は、
ワイヤボンディングにより、ドライバＩＣ１１ａ〜１１
ｄの有するボンディングパッド１１ｅと、多層ガラスエ
ポキシ基板１３が有するボンディングパッド１３ｆとを
接続する。
ドライバＩＣ１１ａ〜１１ｄの有するボンディングパッ
ド１１ｅと、片面フレキシブル基板１２が有するボンデ
ィングパッド１２ｂとを接続する。また、金線１４は、
ワイヤボンディングにより、ドライバＩＣ１１ａ〜１１
ｄの有するボンディングパッド１１ｅと、多層ガラスエ
ポキシ基板１３が有するボンディングパッド１３ｆとを
接続する。
【００２９】コネクタ１５は、プラズマディスプレイパ
ネルの走査電極を制御する制御信号と、この制御信号を
電圧変換するための電圧を受け取り、多層ガラスエポキ
シ基板の配線パターン１３ａ、１３ｂ、１３ｃ、１３ｄ
へ伝達する。
ネルの走査電極を制御する制御信号と、この制御信号を
電圧変換するための電圧を受け取り、多層ガラスエポキ
シ基板の配線パターン１３ａ、１３ｂ、１３ｃ、１３ｄ
へ伝達する。
【００３０】次に、ドライバＩＣ実装モジュールの結線
について説明する。図３に、ドライバＩＣ実装モジュー
ルの結線図を示す。プラズマディスプレイパネルの走査
電極を制御する制御信号を伝達する信号線ＳＧ１は、ド
ライバＩＣ１１ａに接続される。同様にプラズマディス
プレイパネルの走査電極を制御する信号を入力する各信
号線ＳＧ２〜ＳＧ４は、各ドライバＩＣ１１ｂ〜１１ｄ
に接続される。また、ドライバＩＣ１１ａ〜１１ｄが制
御信号の電圧変換を行うための電圧を伝達する電圧線Ｖ
ＤＨ１は、ドライバＩＣ１１ａ〜１１ｄに接続される。
グランド線ＧＮＤＨ１は、電圧線ＶＤＨ１に対するグラ
ンドであり、ドライバＩＣ１１ａ〜１１ｄに接続され
る。電圧線ＶＤＨ２、グランド線ＧＮＤＨ２は、電圧線
ＶＤＨ１、グランド線ＧＮＤＨ１と同様に、ドライバＩ
Ｃ１１ａ〜１１ｄに接続される。
について説明する。図３に、ドライバＩＣ実装モジュー
ルの結線図を示す。プラズマディスプレイパネルの走査
電極を制御する制御信号を伝達する信号線ＳＧ１は、ド
ライバＩＣ１１ａに接続される。同様にプラズマディス
プレイパネルの走査電極を制御する信号を入力する各信
号線ＳＧ２〜ＳＧ４は、各ドライバＩＣ１１ｂ〜１１ｄ
に接続される。また、ドライバＩＣ１１ａ〜１１ｄが制
御信号の電圧変換を行うための電圧を伝達する電圧線Ｖ
ＤＨ１は、ドライバＩＣ１１ａ〜１１ｄに接続される。
グランド線ＧＮＤＨ１は、電圧線ＶＤＨ１に対するグラ
ンドであり、ドライバＩＣ１１ａ〜１１ｄに接続され
る。電圧線ＶＤＨ２、グランド線ＧＮＤＨ２は、電圧線
ＶＤＨ１、グランド線ＧＮＤＨ１と同様に、ドライバＩ
Ｃ１１ａ〜１１ｄに接続される。
【００３１】ドライバＩＣ１１ａは、信号線ＳＧ１から
入力された信号を電圧変換し、出力線Ｙ´１〜Ｙ´６４
に出力する。同様にドライバＩＣ１１ｂは、出力線Ｙ´
６５〜Ｙ´１２８、ドライバＩＣ１１ｃは、出力線Ｙ´
１２９〜Ｙ´１９２、ドライバＩＣ１１ｄは、出力線Ｙ
´１９３〜Ｙ´２５６に出力する。出力線Ｙ´１〜Ｙ´
２５６は、ドライバＩＣ実装モジュール１０の出力部１
６−１〜１６−２５６に対応する。
入力された信号を電圧変換し、出力線Ｙ´１〜Ｙ´６４
に出力する。同様にドライバＩＣ１１ｂは、出力線Ｙ´
６５〜Ｙ´１２８、ドライバＩＣ１１ｃは、出力線Ｙ´
１２９〜Ｙ´１９２、ドライバＩＣ１１ｄは、出力線Ｙ
´１９３〜Ｙ´２５６に出力する。出力線Ｙ´１〜Ｙ´
２５６は、ドライバＩＣ実装モジュール１０の出力部１
６−１〜１６−２５６に対応する。
【００３２】次に、ドライバＩＣ実装モジュールに搭載
されるドライバＩＣの内部構成について説明する。図４
は、ドライバＩＣの内部の回路構成図を示す。
されるドライバＩＣの内部構成について説明する。図４
は、ドライバＩＣの内部の回路構成図を示す。
【００３３】ドライバＩＣは、６４ビットシフトレジス
タ回路と、６４ビットラッチ回路と、セレクタ回路と、
ドライブ回路２０−１〜２０−６４とからなる。プラズ
マディスプレイの走査電極を制御する信号はシリアル信
号であり端子ＤＡＴＡから入力される。入力された信号
は、６４ビットシフトレジスタ回路でパラレル信号に変
換され、６４ビットラッチ回路、セレクタ回路を介し
て、ドライブ回路２０−１〜２０−６４に入力される。
パラレル信号に変換されたプラズマディスプレイの走査
電極を制御する信号のビット１はドライブ回路２０−１
に入力され、ビット２はドライブ回路２０−２に入力さ
れ、以下同様に６４ビットまでの信号がドライブ回路２
０−６４まで入力される。また、端子ＶＤＨ１から、プ
ラズマディスプレイの奇数電極を駆動するための電圧が
入力される。入力された電圧は、ドライブ回路２０−
１、２０−３、…２０−６３に入力される。同様に端子
ＶＤＨ２から、プラズマディスプレイの走査電極の偶数
電極を駆動するための電圧が入力される。入力された電
圧は、ドライブ回路２０−２、２０−４、…２０−６４
にドライブ回路に入力される。
タ回路と、６４ビットラッチ回路と、セレクタ回路と、
ドライブ回路２０−１〜２０−６４とからなる。プラズ
マディスプレイの走査電極を制御する信号はシリアル信
号であり端子ＤＡＴＡから入力される。入力された信号
は、６４ビットシフトレジスタ回路でパラレル信号に変
換され、６４ビットラッチ回路、セレクタ回路を介し
て、ドライブ回路２０−１〜２０−６４に入力される。
パラレル信号に変換されたプラズマディスプレイの走査
電極を制御する信号のビット１はドライブ回路２０−１
に入力され、ビット２はドライブ回路２０−２に入力さ
れ、以下同様に６４ビットまでの信号がドライブ回路２
０−６４まで入力される。また、端子ＶＤＨ１から、プ
ラズマディスプレイの奇数電極を駆動するための電圧が
入力される。入力された電圧は、ドライブ回路２０−
１、２０−３、…２０−６３に入力される。同様に端子
ＶＤＨ２から、プラズマディスプレイの走査電極の偶数
電極を駆動するための電圧が入力される。入力された電
圧は、ドライブ回路２０−２、２０−４、…２０−６４
にドライブ回路に入力される。
【００３４】ドライバＩＣに供給される２種類の電圧は
高電圧であり、ドライバＩＣ内部の回路間での電流漏れ
を防ぐため、ドライバＩＣは、ＳＯＩ（Ｓｉｌｉｃｏｎ
Ｏｎ Ｉｎｓｕｌａｔｏｒ）により形成される。
高電圧であり、ドライバＩＣ内部の回路間での電流漏れ
を防ぐため、ドライバＩＣは、ＳＯＩ（Ｓｉｌｉｃｏｎ
Ｏｎ Ｉｎｓｕｌａｔｏｒ）により形成される。
【００３５】ドライブ回路２０−１、２０−３、…２０
−６３は、入力した制御信号を端子ＶＤＨ１から入力さ
れた電圧に変換して、端子ＯＵＴ１、ＯＵＴ３、…ＯＵ
Ｔ６３に出力する。同様にドライブ回路２０−２、２０
−４、…２０−６４は、入力した制御信号を端子ＶＤＨ
２から入力された電圧に変換して、端子ＯＵＴ２、ＯＵ
Ｔ４、…ＯＵＴ６４に出力する。
−６３は、入力した制御信号を端子ＶＤＨ１から入力さ
れた電圧に変換して、端子ＯＵＴ１、ＯＵＴ３、…ＯＵ
Ｔ６３に出力する。同様にドライブ回路２０−２、２０
−４、…２０−６４は、入力した制御信号を端子ＶＤＨ
２から入力された電圧に変換して、端子ＯＵＴ２、ＯＵ
Ｔ４、…ＯＵＴ６４に出力する。
【００３６】上記のドライバＩＣ実装モジュール１０に
おいて、ドライバＩＣ１１ａ〜１１ｄの各々は、プラズ
マディスプレイの奇数走査電極と偶数走査電極を駆動で
きるように、奇数走査電極を駆動するための電圧が端子
ＶＤＨ１に入力され、偶数走査電極を駆動するための電
圧が端子ＶＤＨ２に入力される。このため、奇数走査電
極を駆動するドライバＩＣ、偶数走査電極を駆動するド
ライバＩＣと別々にせず、一つのドライバＩＣで奇数走
査電極、偶数走査電極を駆動するようにしている。よっ
て、ドライバＩＣの、プラズマディスプレイの走査電極
を駆動する信号を出力する出力端子から、フレキシブル
基板の出力部１６−１，１６−２，…１６−２５６ま
で、配線パターン１２ａを交差させることなく配線でき
る。
おいて、ドライバＩＣ１１ａ〜１１ｄの各々は、プラズ
マディスプレイの奇数走査電極と偶数走査電極を駆動で
きるように、奇数走査電極を駆動するための電圧が端子
ＶＤＨ１に入力され、偶数走査電極を駆動するための電
圧が端子ＶＤＨ２に入力される。このため、奇数走査電
極を駆動するドライバＩＣ、偶数走査電極を駆動するド
ライバＩＣと別々にせず、一つのドライバＩＣで奇数走
査電極、偶数走査電極を駆動するようにしている。よっ
て、ドライバＩＣの、プラズマディスプレイの走査電極
を駆動する信号を出力する出力端子から、フレキシブル
基板の出力部１６−１，１６−２，…１６−２５６ま
で、配線パターン１２ａを交差させることなく配線でき
る。
【００３７】以上から、片側面にのみ配線パターンを有
するフレキシブル基板を使用するのでドライバＩＣ実装
モジュールの製造コストを低減することができる。次
に、ドライバＩＣ実装モジュールの第２の実施の形態に
ついて述べる。
するフレキシブル基板を使用するのでドライバＩＣ実装
モジュールの製造コストを低減することができる。次
に、ドライバＩＣ実装モジュールの第２の実施の形態に
ついて述べる。
【００３８】図５は本発明の第２の実施の形態に係るド
ライバＩＣ実装モジュールの平面図を示す。また、図６
は本発明の第２の実施の形態に係るドライバＩＣ実装モ
ジュールの断面図を示す。
ライバＩＣ実装モジュールの平面図を示す。また、図６
は本発明の第２の実施の形態に係るドライバＩＣ実装モ
ジュールの断面図を示す。
【００３９】第２の実施の形態に係るドライバＩＣ実装
モジュール３０は、片面フレキシブル基板３１と、アル
ミ板３２と、ドライバＩＣ３３ａ〜３３ｄと金線３４か
らなる。
モジュール３０は、片面フレキシブル基板３１と、アル
ミ板３２と、ドライバＩＣ３３ａ〜３３ｄと金線３４か
らなる。
【００４０】片面フレキシブル基板３１は、板状の柔軟
性を備える絶縁フィルムからなる。片面フレキシブル基
板３１は、信号を入力するための入力部３１ａと、信号
を出力するための出力部３１ｂと、片側の面に信号を伝
達するための配線パターン３１ｃとを有する。また、片
面フレキシブル基板３１には、ドライバＩＣ３３ａ〜３
３ｄが通過できる程度の穴を４つ有し、その穴の中にド
ライバＩＣ３３ａ〜３３ｄが位置するようにアルミ板３
２に接着、固定する。このとき、片面フレキシブル基板
３１が有する配線パターン３１ｃが施されていない面と
アルミ板３２を接着、固定する。さらに、金線３４とワ
イヤボンディングにより接続されるためのボンディング
パッド３５ａ有する。
性を備える絶縁フィルムからなる。片面フレキシブル基
板３１は、信号を入力するための入力部３１ａと、信号
を出力するための出力部３１ｂと、片側の面に信号を伝
達するための配線パターン３１ｃとを有する。また、片
面フレキシブル基板３１には、ドライバＩＣ３３ａ〜３
３ｄが通過できる程度の穴を４つ有し、その穴の中にド
ライバＩＣ３３ａ〜３３ｄが位置するようにアルミ板３
２に接着、固定する。このとき、片面フレキシブル基板
３１が有する配線パターン３１ｃが施されていない面と
アルミ板３２を接着、固定する。さらに、金線３４とワ
イヤボンディングにより接続されるためのボンディング
パッド３５ａ有する。
【００４１】アルミ板３２は、片面フレキシブル基板３
１を接着、固定する。また、ドライバＩＣ３３ａ〜３３
ｄを４つダイボンディングにより搭載する。ドライバＩ
Ｃ３３ａ〜３３ｄは、ボンディングパッド３５ｂを有
し、入力端子、出力端子をワイヤボンディングによっ
て、金線３４と接続される。また、ドライバＩＣ３３ａ
〜３３ｄの各々は、プラズマディスプレイパネルの偶数
走査電極、奇数走査電極を駆動する。
１を接着、固定する。また、ドライバＩＣ３３ａ〜３３
ｄを４つダイボンディングにより搭載する。ドライバＩ
Ｃ３３ａ〜３３ｄは、ボンディングパッド３５ｂを有
し、入力端子、出力端子をワイヤボンディングによっ
て、金線３４と接続される。また、ドライバＩＣ３３ａ
〜３３ｄの各々は、プラズマディスプレイパネルの偶数
走査電極、奇数走査電極を駆動する。
【００４２】第２の実施の形態に係るドライバＩＣ実装
モジュールの結線、ドライバＩＣの内部回路構成は、第
１の実施の形態に係るドライバＩＣの結線、ドライバＩ
Ｃの内部回路構成と同様であり、説明を省略する。
モジュールの結線、ドライバＩＣの内部回路構成は、第
１の実施の形態に係るドライバＩＣの結線、ドライバＩ
Ｃの内部回路構成と同様であり、説明を省略する。
【００４３】上記のドライバＩＣ実装モジュール３０に
おいて、プラズマディスプレイパネルを制御する制御信
号と、この制御信号を電圧変換するための電圧は片面フ
レキシブル基板３１の入力部３１ａより入力される。入
力された制御信号、電圧は、配線パターン３１ｃ、金線
３４を介してドライバＩＣ３３ａ〜３３ｄに入力され
る。ドライバＩＣ３３ａ〜３３ｄは入力された制御信号
を、プラズマディスプレイパネルを駆動できる電圧に変
換する。ドライブＩＣ３３ａ〜３３ｄは、奇数走査電極
と偶数走査電極のみドライブする別々のドライブＩＣと
せず、一つのドライブＩＣで奇数走査電極、偶数走査電
極をドライブするようにしている。
おいて、プラズマディスプレイパネルを制御する制御信
号と、この制御信号を電圧変換するための電圧は片面フ
レキシブル基板３１の入力部３１ａより入力される。入
力された制御信号、電圧は、配線パターン３１ｃ、金線
３４を介してドライバＩＣ３３ａ〜３３ｄに入力され
る。ドライバＩＣ３３ａ〜３３ｄは入力された制御信号
を、プラズマディスプレイパネルを駆動できる電圧に変
換する。ドライブＩＣ３３ａ〜３３ｄは、奇数走査電極
と偶数走査電極のみドライブする別々のドライブＩＣと
せず、一つのドライブＩＣで奇数走査電極、偶数走査電
極をドライブするようにしている。
【００４４】このため、ドライブＩＣ３３ａ〜３３ｄ
の、プラズマディスプレイの走査電極をドライブする信
号を出力する出力端子から、片面フレキシブル基板３１
の出力部３１ｂまでの配線パターン３１ｃを交差させる
ことなく配線できる。
の、プラズマディスプレイの走査電極をドライブする信
号を出力する出力端子から、片面フレキシブル基板３１
の出力部３１ｂまでの配線パターン３１ｃを交差させる
ことなく配線できる。
【００４５】以上から、片側面にのみ配線パターンを有
するフレキシブル基板を使用するのでドライバＩＣ実装
モジュールの製造コストを低減することができる。ま
た、ドライバＩＣ３３ａ〜３３ｄをアルミ板３２上にダ
イボンディングにより固定することによって、ドライバ
ＩＣで発生した熱が、アルミ板を介して放熱されるので
ドライバＩＣを安定に動作させることができる。
するフレキシブル基板を使用するのでドライバＩＣ実装
モジュールの製造コストを低減することができる。ま
た、ドライバＩＣ３３ａ〜３３ｄをアルミ板３２上にダ
イボンディングにより固定することによって、ドライバ
ＩＣで発生した熱が、アルミ板を介して放熱されるので
ドライバＩＣを安定に動作させることができる。
【００４６】次に、ドライバＩＣ実装モジュールの第３
の実施の形態について述べる。図７は本発明の第３の実
施の形態に係るドライバＩＣ実装モジュールの平面図を
示す。また、図８は本発明の第３の実施の形態に係るド
ライバＩＣ実装モジュールの断面図を示す。
の実施の形態について述べる。図７は本発明の第３の実
施の形態に係るドライバＩＣ実装モジュールの平面図を
示す。また、図８は本発明の第３の実施の形態に係るド
ライバＩＣ実装モジュールの断面図を示す。
【００４７】第３の実施の形態に係るドライバＩＣ実装
モジュール４０は、多層ガラスエポキシ基板４１と、ド
ライバＩＣ４２ａ〜４２ｄと、コネクタ４３、４４、４
５からなる。
モジュール４０は、多層ガラスエポキシ基板４１と、ド
ライバＩＣ４２ａ〜４２ｄと、コネクタ４３、４４、４
５からなる。
【００４８】多層ガラスエポキシ基板４１は、ドライバ
ＩＣ４２ａ〜４２ｄの入出力ピンと、コネクタ４３、４
４、４５の出力ピンをはんだにより接続、固定する。多
層ガラスエポキシ基板４１は４層構造であり各層に配線
パターン４１ａ、４１ｂ、４１ｃ、４１ｄを有する。ま
た、多層ガラスエポキシ基板４１は、スルーホール４１
ｅを有する。コネクタ４３、４４、４５の出力ピンは、
多層ガラスエポキシ基板４１を貫通し、多層ガラスエポ
キシ基板の各層の配線パターン４１ａ〜４１ｄと接続さ
れる。配線パターン４１ａ〜４１ｄは、スルーホール４
１ｅにより各々信号の伝達を行うことができる。多層ガ
ラスエポキシ基板４１は、４層の構造を持つとしたが、
５層以上でもよくまた３層以下でもよい。
ＩＣ４２ａ〜４２ｄの入出力ピンと、コネクタ４３、４
４、４５の出力ピンをはんだにより接続、固定する。多
層ガラスエポキシ基板４１は４層構造であり各層に配線
パターン４１ａ、４１ｂ、４１ｃ、４１ｄを有する。ま
た、多層ガラスエポキシ基板４１は、スルーホール４１
ｅを有する。コネクタ４３、４４、４５の出力ピンは、
多層ガラスエポキシ基板４１を貫通し、多層ガラスエポ
キシ基板の各層の配線パターン４１ａ〜４１ｄと接続さ
れる。配線パターン４１ａ〜４１ｄは、スルーホール４
１ｅにより各々信号の伝達を行うことができる。多層ガ
ラスエポキシ基板４１は、４層の構造を持つとしたが、
５層以上でもよくまた３層以下でもよい。
【００４９】ドライバＩＣ４２ａ〜４２ｄは、第１の実
施の形態に係るドライバＩＣをＱＦＰ（Ｑｕａｒｄ Ｆ
ｌａｔ Ｐａｃｋａｇｅ）にしたものである。プラズマ
ディスプレイパネルを制御する制御信号と、この制御信
号を電圧変換するための電圧をコネクタ４３、配線パタ
ーン４１ａ〜４１ｄを介して入力し、電圧変換した制御
信号を出力する。出力した信号は配線パターン４１ａ〜
４１ｄのいずれかを介してコネクタ４４、４５に出力さ
れる。また、ドライバＩＣ４２ａ〜４２ｄの各々は、プ
ラズマディスプレイパネルの偶数走査電極、奇数走査電
極を駆動する。
施の形態に係るドライバＩＣをＱＦＰ（Ｑｕａｒｄ Ｆ
ｌａｔ Ｐａｃｋａｇｅ）にしたものである。プラズマ
ディスプレイパネルを制御する制御信号と、この制御信
号を電圧変換するための電圧をコネクタ４３、配線パタ
ーン４１ａ〜４１ｄを介して入力し、電圧変換した制御
信号を出力する。出力した信号は配線パターン４１ａ〜
４１ｄのいずれかを介してコネクタ４４、４５に出力さ
れる。また、ドライバＩＣ４２ａ〜４２ｄの各々は、プ
ラズマディスプレイパネルの偶数走査電極、奇数走査電
極を駆動する。
【００５０】コネクタ４３は、プラズマディスプレイパ
ネルの走査電極を制御する制御信号と、この制御信号を
電圧変換する電圧とを入力し、コネクタ４４、４５は、
プラズマディスプレイパネルの走査電極を駆動する信号
を出力する。
ネルの走査電極を制御する制御信号と、この制御信号を
電圧変換する電圧とを入力し、コネクタ４４、４５は、
プラズマディスプレイパネルの走査電極を駆動する信号
を出力する。
【００５１】第３の実施の形態に係るドライバＩＣ実装
モジュールの結線、ドライバＩＣの内部回路構成は、第
１の実施の形態に係るドライバＩＣの結線、ドライバＩ
Ｃの内部回路構成と同様であり、説明を省略する。
モジュールの結線、ドライバＩＣの内部回路構成は、第
１の実施の形態に係るドライバＩＣの結線、ドライバＩ
Ｃの内部回路構成と同様であり、説明を省略する。
【００５２】上記のドライバＩＣ実装モジュール４０に
おいて、プラズマディスプレイパネルを制御する制御信
号、制御信号を電圧変換するための電圧は、コネクタ４
３より入力される。入力された制御信号、電圧は、配線
パターン４１ａ〜４１ｄを介してドライバＩＣ４２ａ〜
４２ｄに入力される。ドライバＩＣ４２ａ〜４２ｄは入
力された制御信号を、プラズマディスプレイを駆動でき
る電圧に変換する。ドライバＩＣ４２ａ〜４２ｄは、奇
数走査電極と偶数走査電極のみ駆動する別々のドライバ
ＩＣとせず、一つのドライバＩＣで奇数走査電極、偶数
走査電極を駆動するようにしている。
おいて、プラズマディスプレイパネルを制御する制御信
号、制御信号を電圧変換するための電圧は、コネクタ４
３より入力される。入力された制御信号、電圧は、配線
パターン４１ａ〜４１ｄを介してドライバＩＣ４２ａ〜
４２ｄに入力される。ドライバＩＣ４２ａ〜４２ｄは入
力された制御信号を、プラズマディスプレイを駆動でき
る電圧に変換する。ドライバＩＣ４２ａ〜４２ｄは、奇
数走査電極と偶数走査電極のみ駆動する別々のドライバ
ＩＣとせず、一つのドライバＩＣで奇数走査電極、偶数
走査電極を駆動するようにしている。
【００５３】このため、配線パターン４１ａ〜４１ｄの
どれかを用いて、ドライバＩＣ４２ａ〜４２ｄの、プラ
ズマディスプレイパネルの走査電極を駆動する信号を出
力する出力端子から、コネクタ４４、４５までの配線パ
ターンを交差させることなく配線できる。
どれかを用いて、ドライバＩＣ４２ａ〜４２ｄの、プラ
ズマディスプレイパネルの走査電極を駆動する信号を出
力する出力端子から、コネクタ４４、４５までの配線パ
ターンを交差させることなく配線できる。
【００５４】次に、ドライバＩＣ実装モジュールの第４
の実施の形態について述べる。図９は本発明の第４の実
施の形態に係るドライバＩＣ実装モジュールの平面図を
示す。また、図１０は本発明の第４の実施の形態に係る
ドライバＩＣ実装モジュールの断面図を示す。
の実施の形態について述べる。図９は本発明の第４の実
施の形態に係るドライバＩＣ実装モジュールの平面図を
示す。また、図１０は本発明の第４の実施の形態に係る
ドライバＩＣ実装モジュールの断面図を示す。
【００５５】第４の実施の形態に係るドライバＩＣ実装
モジュール５０は、多層ガラスエポキシ基板５１と、ド
ライバＩＣ５２ａ〜５２ｄと、コネクタ５３と、片面フ
レキシブル基板５４からなる。
モジュール５０は、多層ガラスエポキシ基板５１と、ド
ライバＩＣ５２ａ〜５２ｄと、コネクタ５３と、片面フ
レキシブル基板５４からなる。
【００５６】多層ガラスエポキシ基板５１は、ドライバ
ＩＣ５２ａ〜５２ｄの出力ピンとコネクタ５３の出力ピ
ンをはんだにより接続、固定する。多層ガラスエポキシ
基板５１は４層構造であり各層に配線パターン５１ａ〜
５１ｄを有する。また、多層ガラスエポキシ基板５１
は、スルーホール５１ｅを有する。コネクタ５３の出力
ピンは、多層ガラスエポキシ基板５１を貫通し、配線パ
ターン５１ａ〜５１ｄと接続される。配線パターン５１
ａ〜５１ｄはスルーホール５１ｅにより各々信号の伝達
を行うことができる。多層ガラスエポキシ基板５１は、
４層の構造を持つとしたが、５層以上でもよくまた３層
以下でもよい。
ＩＣ５２ａ〜５２ｄの出力ピンとコネクタ５３の出力ピ
ンをはんだにより接続、固定する。多層ガラスエポキシ
基板５１は４層構造であり各層に配線パターン５１ａ〜
５１ｄを有する。また、多層ガラスエポキシ基板５１
は、スルーホール５１ｅを有する。コネクタ５３の出力
ピンは、多層ガラスエポキシ基板５１を貫通し、配線パ
ターン５１ａ〜５１ｄと接続される。配線パターン５１
ａ〜５１ｄはスルーホール５１ｅにより各々信号の伝達
を行うことができる。多層ガラスエポキシ基板５１は、
４層の構造を持つとしたが、５層以上でもよくまた３層
以下でもよい。
【００５７】ドライバＩＣ５２ａ〜５２ｄは、第３の実
施の形態に係るドライバＩＣと同じで、ＱＦＰで形成さ
れている。プラズマディスプレイパネルを制御する制御
信号と、この制御信号を電圧変換するための電圧をコネ
クタ５３、配線パターン５１ａ〜５１ｄを介して入力
し、電圧変換した制御信号を出力する。出力した信号は
配線パターン５１ａ〜５１ｄのいずれかを介して接続部
５４ａに出力される。また、ドライバＩＣ５２ａ〜５２
ｄの各々は、プラズマディスプレイパネルの偶数走査電
極、奇数走査電極を駆動する。
施の形態に係るドライバＩＣと同じで、ＱＦＰで形成さ
れている。プラズマディスプレイパネルを制御する制御
信号と、この制御信号を電圧変換するための電圧をコネ
クタ５３、配線パターン５１ａ〜５１ｄを介して入力
し、電圧変換した制御信号を出力する。出力した信号は
配線パターン５１ａ〜５１ｄのいずれかを介して接続部
５４ａに出力される。また、ドライバＩＣ５２ａ〜５２
ｄの各々は、プラズマディスプレイパネルの偶数走査電
極、奇数走査電極を駆動する。
【００５８】コネクタ５３は、プラズマディスプレイパ
ネルの走査電極を制御する制御信号と、この制御信号を
電圧変換する電圧とを入力し、配線パターン５１ａ〜５
１ｄに伝達する。
ネルの走査電極を制御する制御信号と、この制御信号を
電圧変換する電圧とを入力し、配線パターン５１ａ〜５
１ｄに伝達する。
【００５９】片面フレキシブル基板５４は、接続部５４
ａと、出力部５４ｂと、配線パターン５４ｃとを有す
る。片面フレキシブル基板５４の配線パターン５４ｃと
多層ガラスエポキシ基板５１の配線パターン５１ａは、
接続部５４ａで異方性導電フィルム５５により接続され
る。片面フレキシブル基板５４は、配線パターン５１ａ
からプラズマディスプレイパネルの走査電極を駆動する
信号を、接続部５４ａを介して受け取り出力部５５ｂに
伝達する。
ａと、出力部５４ｂと、配線パターン５４ｃとを有す
る。片面フレキシブル基板５４の配線パターン５４ｃと
多層ガラスエポキシ基板５１の配線パターン５１ａは、
接続部５４ａで異方性導電フィルム５５により接続され
る。片面フレキシブル基板５４は、配線パターン５１ａ
からプラズマディスプレイパネルの走査電極を駆動する
信号を、接続部５４ａを介して受け取り出力部５５ｂに
伝達する。
【００６０】第４の実施の形態に係るドライバＩＣ実装
モジュールの結線、ドライバＩＣの内部回路構成は、第
１の実施の形態に係るドライバＩＣの結線、ドライバＩ
Ｃの内部回路構成と同様であり、説明を省略する。
モジュールの結線、ドライバＩＣの内部回路構成は、第
１の実施の形態に係るドライバＩＣの結線、ドライバＩ
Ｃの内部回路構成と同様であり、説明を省略する。
【００６１】上記のドライバＩＣ実装モジュール５０に
おいて、プラズマディスプレイパネルを制御する制御信
号と、この制御信号を電圧変換するための電圧は、コネ
クタ５３より入力される。入力された信号、電圧は、配
線パターン５１ａ〜５１ｄを介してドライバＩＣ５２ａ
〜５２ｄに入力される。ドライバＩＣ５２ａ〜５２ｄは
入力された制御信号を、プラズマディスプレイパネルを
駆動できる電圧に変換する。ドライバＩＣ５２ａ〜５２
ｄは、奇数走査電極と偶数走査電極のみ駆動する別々の
ドライバＩＣとせず、一つのドライバＩＣで奇数走査電
極、偶数走査電極を駆動するようにしている。
おいて、プラズマディスプレイパネルを制御する制御信
号と、この制御信号を電圧変換するための電圧は、コネ
クタ５３より入力される。入力された信号、電圧は、配
線パターン５１ａ〜５１ｄを介してドライバＩＣ５２ａ
〜５２ｄに入力される。ドライバＩＣ５２ａ〜５２ｄは
入力された制御信号を、プラズマディスプレイパネルを
駆動できる電圧に変換する。ドライバＩＣ５２ａ〜５２
ｄは、奇数走査電極と偶数走査電極のみ駆動する別々の
ドライバＩＣとせず、一つのドライバＩＣで奇数走査電
極、偶数走査電極を駆動するようにしている。
【００６２】このため、配線パターン５２ａ〜５２ｄの
どれかを用いて、ドライバＩＣ５２ａ〜５２ｄの、プラ
ズマディスプレイパネルの走査電極を駆動する信号を出
力する出力端子から、片面フレキシブル基板５４の出力
部５４ｂまでの配線パターンを交差させることなく配線
できる。
どれかを用いて、ドライバＩＣ５２ａ〜５２ｄの、プラ
ズマディスプレイパネルの走査電極を駆動する信号を出
力する出力端子から、片面フレキシブル基板５４の出力
部５４ｂまでの配線パターンを交差させることなく配線
できる。
【００６３】以上から、片側面にのみ配線パターンを有
するフレキシブル基板を使用するのでドライバＩＣ実装
モジュールの製造コストを低減することができる。
するフレキシブル基板を使用するのでドライバＩＣ実装
モジュールの製造コストを低減することができる。
【００６４】
【発明の効果】以上説明したように、本発明のドライバ
ＩＣ実装モジュールでは、プラズマディスプレイパネル
の走査電極の、奇数番目の走査電極を駆動する信号を出
力する出力端子と、偶数番目の走査電極を駆動する信号
を出力する出力端子とを交互に配置するドライバＩＣを
有する構成にした。これにより、ドライバＩＣ実装モジ
ュールの配線構造を簡易にすることができ、またプラズ
マディスプレイパネルの走査電極への出力インピーダン
スを一定にすることができる。
ＩＣ実装モジュールでは、プラズマディスプレイパネル
の走査電極の、奇数番目の走査電極を駆動する信号を出
力する出力端子と、偶数番目の走査電極を駆動する信号
を出力する出力端子とを交互に配置するドライバＩＣを
有する構成にした。これにより、ドライバＩＣ実装モジ
ュールの配線構造を簡易にすることができ、またプラズ
マディスプレイパネルの走査電極への出力インピーダン
スを一定にすることができる。
【図１】本発明の第１の実施の形態に係るドライバＩＣ
実装モジュールの平面図を示す。
実装モジュールの平面図を示す。
【図２】本発明の第１の実施の形態に係るドライバＩＣ
実装モジュールの断面図を示す。
実装モジュールの断面図を示す。
【図３】ドライバＩＣ実装モジュールの結線図を示す。
【図４】ドライバＩＣの内部の回路構成図を示す。
【図５】本発明の第２の実施の形態に係るドライバＩＣ
実装モジュールの平面図を示す。
実装モジュールの平面図を示す。
【図６】本発明の第２の実施の形態に係るドライバＩＣ
実装モジュールの断面図を示す。
実装モジュールの断面図を示す。
【図７】本発明の第３の実施の形態に係るドライバＩＣ
実装モジュールの平面図を示す。
実装モジュールの平面図を示す。
【図８】本発明の第３の実施の形態に係るドライバＩＣ
実装モジュールの断面図を示す。
実装モジュールの断面図を示す。
【図９】本発明の第４の実施の形態に係るドライバＩＣ
実装モジュールの平面図を示す。
実装モジュールの平面図を示す。
【図１０】本発明の第４の実施の形態に係るドライバＩ
Ｃ実装モジュールの断面図を示す。
Ｃ実装モジュールの断面図を示す。
【図１１】プラズマディスプレイパネルの構成の一例を
示すブロック構成図を示す。
示すブロック構成図を示す。
【図１２】プラズマディスプレイパネルの奇数走査電極
の駆動電圧波形を示す。
の駆動電圧波形を示す。
【図１３】従来のドライバＩＣ実装モジュールの平面図
を示す。
を示す。
【図１４】従来のプラズマディスプレイパネルの走査電
極のうちの奇数走査電極をドライブするドライバＩＣ内
部のブロック構成図を示す。
極のうちの奇数走査電極をドライブするドライバＩＣ内
部のブロック構成図を示す。
【図１５】従来のプラズマディスプレイパネルの走査電
極のうちの偶数走査電極をドライブするドライバＩＣ内
部のブロック構成図を示す。
極のうちの偶数走査電極をドライブするドライバＩＣ内
部のブロック構成図を示す。
１０ ドライバＩＣ実装モジュール １１ａ、１１ｂ、１１ｃ、１１ｄ ドライバＩＣ １１ｅ、１２ｂ、１３ｆ ボンディングパッド １２ 片面フレキシブル基板 １２ａ 配線パターン １３ａ、１３ｂ、１３ｃ、１３ｄ 配線パターン １３ 多層ガラスエポキシ基板 １３ｅ スルーホール １４ 金線 １５ コネクタ １６−１〜１６−２５６ 出力部 ２０−１〜２０−６４ ドライブ回路 ３０ ドライバＩＣ実装モジュール ３１ 片面フレキシブル基板 ３１ａ 入力部 ３１ｂ 出力部 ３１ｃ 配線パターン ３２ アルミ板 ３３ａ、３３ｂ、３３ｃ、３３ｄ ドライバＩＣ ３４ 金線 ３５ａ、３５ｂ ボンディングパッド ４０ ドライバＩＣ実装モジュール ４１ 多層ガラスエポキシ基板 ４１ａ、４１ｂ、４１ｃ４１ｄ 配線パターン ４１ｅ スルーホール ４２ａ、４２ｂ、４２ｃ、４２ｄ ドライバＩＣ ４３ コネクタ ４４ コネクタ ４５ コネクタ ５０ ドライバＩＣ実装モジュール ５１ 多層ガラスエポキシ基板 ５１ａ、５１ｂ、５１ｃ、５１ｄ 配線パターン ５１ｅ スルーホール ５２ａ、５２ｂ、５２ｃ、５２ｄ ドライバＩＣ ５３ コネクタ ５４ 片面フレキシブル基板 ５４ａ 入力部 ５４ｂ 出力部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/04 Ｈ０１Ｌ 25/04 Ｚ 25/18 Ｆターム(参考） 5C080 AA05 BB05 DD22 DD28 HH02 HH04 JJ02 JJ04 JJ06 5G435 AA17 BB06 EE33 EE36 EE41 GG21
Claims (7)
- 【請求項１】 プラズマディスプレイパネルの走査電極
を駆動するドライバＩＣ実装モジュールにおいて、 前記走査電極の奇数番目の走査電極を駆動する信号を出
力する出力端子と、偶数番目の走査電極を駆動する信号
を出力する出力端子とを交互に配置するドライバＩＣを
有することを特徴とするドライバＩＣ実装モジュール。 - 【請求項２】 ガラスエポキシ基板に前記ドライバＩＣ
をダイボンディングにより搭載し、さらに前記ガラスエ
ポキシ基板に片側面にのみ配線パターンを有するフレキ
シブル基板を搭載し、前記ドライバＩＣの出力端子を前
記フレキシブル基板に接続することを特徴とする請求項
１記載のドライバＩＣ実装モジュール。 - 【請求項３】 アルミ板に前記ドライバＩＣをダイボン
ディングにより搭載し、さらに前記アルミ板に片側面に
のみ配線パターンを有するフレキシブル基板を搭載し、
前記ドライバＩＣの入出力端子を前記フレキシブル基板
に接続することを特徴とする請求項１記載のドライバＩ
Ｃ実装モジュール。 - 【請求項４】 ガラスエポキシ基板に前記ドライバＩＣ
をはんだにより接続し、片側面にのみ配線パターンを有
するフレキシブル基板を異方性導電フィルムにより前記
ガラスエポキシ基板に接続することを特徴とする請求項
１記載のドライバＩＣ実装モジュール。 - 【請求項５】 前記ドライバＩＣ内部の、前記奇数番目
の走査電極を駆動するドライブ回路に第１の電圧を供給
し、前記偶数番目の走査電極を駆動するドライブ回路に
第２の電圧を供給することを特徴とする請求項１記載の
ドライバＩＣ実装モジュール。 - 【請求項６】 前記ドライバＩＣはＳＯＩ構造の半導体
によって形成されることを特徴とする請求項１記載のド
ライバＩＣ実装モジュール。 - 【請求項７】 前記ドライバＩＣは、クワッドフラット
パッケージであることを特徴とする請求項１記載のドラ
イバＩＣ実装モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001141865A JP2002341785A (ja) | 2001-05-11 | 2001-05-11 | ドライバｉｃ実装モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001141865A JP2002341785A (ja) | 2001-05-11 | 2001-05-11 | ドライバｉｃ実装モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002341785A true JP2002341785A (ja) | 2002-11-29 |
Family
ID=18988253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001141865A Pending JP2002341785A (ja) | 2001-05-11 | 2001-05-11 | ドライバｉｃ実装モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002341785A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006244888A (ja) * | 2005-03-04 | 2006-09-14 | Seiko Epson Corp | 電気光学装置、その製造方法、画像印刷装置および画像読み取り装置 |
| US7173454B2 (en) | 2004-03-04 | 2007-02-06 | Fuji Electric Device Technology Co., Ltd | Display device driver circuit |
| CN100446058C (zh) * | 2003-10-14 | 2008-12-24 | 富士通日立等离子显示器股份有限公司 | 等离子显示装置 |
| JP2010123846A (ja) * | 2008-11-21 | 2010-06-03 | Oki Semiconductor Co Ltd | 半導体素子及び半導体装置 |
| US7876291B2 (en) | 2005-03-30 | 2011-01-25 | Fuji Electric Systems Co., Ltd. | Drive device |
| JP2014534463A (ja) * | 2011-10-05 | 2014-12-18 | アップル インコーポレイテッド | 境界領域を極小化したディスプレイの相互接続方式 |
| US9286826B2 (en) | 2011-10-28 | 2016-03-15 | Apple Inc. | Display with vias for concealed printed circuit and component attachment |
| US9454025B2 (en) | 2012-08-31 | 2016-09-27 | Apple Inc. | Displays with reduced driver circuit ledges |
| US9515131B2 (en) | 2012-08-17 | 2016-12-06 | Apple Inc. | Narrow border organic light-emitting diode display |
| US9974122B2 (en) | 2012-06-25 | 2018-05-15 | Apple Inc. | Displays with vias |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0846053A (ja) * | 1994-07-27 | 1996-02-16 | Fuji Electric Co Ltd | Ａｃ型プラズマディスプレイ駆動用ｉｃ |
| JPH11109917A (ja) * | 1997-09-29 | 1999-04-23 | Nec Corp | カラープラズマディスプレイ装置 |
| JP2000020032A (ja) * | 1998-07-02 | 2000-01-21 | Stanley Electric Co Ltd | 液晶表示器の駆動方法 |
| JP2000250425A (ja) * | 1999-02-25 | 2000-09-14 | Fujitsu Ltd | ドライバｉｃ実装モジュール |
| JP2001013883A (ja) * | 1999-06-30 | 2001-01-19 | Fujitsu Ltd | ドライバｉｃ実装モジュール及びそれを使用した平板型表示装置 |
-
2001
- 2001-05-11 JP JP2001141865A patent/JP2002341785A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0846053A (ja) * | 1994-07-27 | 1996-02-16 | Fuji Electric Co Ltd | Ａｃ型プラズマディスプレイ駆動用ｉｃ |
| JPH11109917A (ja) * | 1997-09-29 | 1999-04-23 | Nec Corp | カラープラズマディスプレイ装置 |
| JP2000020032A (ja) * | 1998-07-02 | 2000-01-21 | Stanley Electric Co Ltd | 液晶表示器の駆動方法 |
| JP2000250425A (ja) * | 1999-02-25 | 2000-09-14 | Fujitsu Ltd | ドライバｉｃ実装モジュール |
| JP2001013883A (ja) * | 1999-06-30 | 2001-01-19 | Fujitsu Ltd | ドライバｉｃ実装モジュール及びそれを使用した平板型表示装置 |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100446058C (zh) * | 2003-10-14 | 2008-12-24 | 富士通日立等离子显示器股份有限公司 | 等离子显示装置 |
| US7173454B2 (en) | 2004-03-04 | 2007-02-06 | Fuji Electric Device Technology Co., Ltd | Display device driver circuit |
| KR100872923B1 (ko) * | 2004-03-04 | 2008-12-08 | 후지 덴키 디바이스 테크놀로지 가부시키가이샤 | 표시장치 구동회로 |
| JP2006244888A (ja) * | 2005-03-04 | 2006-09-14 | Seiko Epson Corp | 電気光学装置、その製造方法、画像印刷装置および画像読み取り装置 |
| US7876291B2 (en) | 2005-03-30 | 2011-01-25 | Fuji Electric Systems Co., Ltd. | Drive device |
| JP2010123846A (ja) * | 2008-11-21 | 2010-06-03 | Oki Semiconductor Co Ltd | 半導体素子及び半導体装置 |
| US8860204B2 (en) | 2008-11-21 | 2014-10-14 | Oki Semiconductor Co., Ltd. | Semiconductor device and package with bit cells and power supply electrodes |
| US10261370B2 (en) | 2011-10-05 | 2019-04-16 | Apple Inc. | Displays with minimized border regions having an apertured TFT layer for signal conductors |
| JP2014534463A (ja) * | 2011-10-05 | 2014-12-18 | アップル インコーポレイテッド | 境界領域を極小化したディスプレイの相互接続方式 |
| US10620490B2 (en) | 2011-10-05 | 2020-04-14 | Apple Inc. | Displays with minimized border regions having an apertured TFT or other layer for signal conductors |
| US10877332B2 (en) | 2011-10-05 | 2020-12-29 | Apple Inc. | Displays with minimized border regions having an apertured TFT layer for signal conductors |
| US11137648B2 (en) | 2011-10-05 | 2021-10-05 | Apple Inc. | Displays with minimized border regions having an apertured TFT layer for signal conductors |
| US9286826B2 (en) | 2011-10-28 | 2016-03-15 | Apple Inc. | Display with vias for concealed printed circuit and component attachment |
| US9805643B2 (en) | 2011-10-28 | 2017-10-31 | Apple Inc. | Display with vias for concealed printed circuit and component attachment |
| US10522072B2 (en) | 2011-10-28 | 2019-12-31 | Apple Inc. | Display with vias for concealed printed circuit and component attachment |
| US9974122B2 (en) | 2012-06-25 | 2018-05-15 | Apple Inc. | Displays with vias |
| US9515131B2 (en) | 2012-08-17 | 2016-12-06 | Apple Inc. | Narrow border organic light-emitting diode display |
| US9780159B2 (en) | 2012-08-17 | 2017-10-03 | Apple Inc. | Narrow border organic light-emitting diode display |
| US9454025B2 (en) | 2012-08-31 | 2016-09-27 | Apple Inc. | Displays with reduced driver circuit ledges |
| US9997578B2 (en) | 2012-08-31 | 2018-06-12 | Apple Inc. | Displays with reduced driver circuit ledges |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100562256B1 (ko) | 드라이버ｉｃ 실장 모듈 | |
| JP3640527B2 (ja) | プラズマディスプレイ装置 | |
| US6160605A (en) | Display device with particular external connections | |
| KR100798573B1 (ko) | 플라즈마 디스플레이 장치 | |
| US6771248B2 (en) | Display module | |
| JP2002341785A (ja) | ドライバｉｃ実装モジュール | |
| JP3266119B2 (ja) | 液晶表示装置及び映像データ転送方法 | |
| JP4458594B2 (ja) | 表示装置用モジュール | |
| JP2001188517A5 (ja) | ||
| JP3923271B2 (ja) | 表示装置およびパネル駆動回路 | |
| JP2003229517A (ja) | 半導体チップ実装基板及びフラットディスプレイ | |
| JP5067374B2 (ja) | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 | |
| CN101427294B (zh) | 等离子体显示装置 | |
| JP4590220B2 (ja) | プラズマディスプレイ装置 | |
| JP5049688B2 (ja) | プラズマディスプレイ装置 | |
| JP2005018032A (ja) | ドライバｉｃ実装モジュール | |
| TW202418255A (zh) | 顯示裝置 | |
| JPH1115407A (ja) | 配線基板及び配線基板を用いたプラズマディスプレイパネルの駆動装置 | |
| JP2645265B2 (ja) | マトリクスパネル表示駆動装置 | |
| JP3286513B2 (ja) | 表示装置 | |
| KR100796788B1 (ko) | 액정 표시 장치 | |
| JP2007156425A (ja) | 二地点間伝送技術を用いた表示装置 | |
| JPH043025A (ja) | 表示パネルの接続構造 | |
| CN108352153A (zh) | 显示装置 | |
| JPH05313601A (ja) | 出力回路およびこれを用いた液晶ディスプレイ駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080313 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110328 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110906 |