JP2008076668A - プラズマディスプレイ装置 - Google Patents

Abstract

【課題】プラズマディスプレイパネルからアドレス電極を引き出す複数の方式に使用することができるプラズマディスプレイ装置を提供することを課題とする。
【解決手段】発光する表示セルを選択するための複数のアドレス電極を有するプラズマディスプレイパネルと、前記複数のアドレス電極に電圧を印加するための複数のアドレスデータを生成して出力するデータ生成回路（２００１，２００２ａ，２００２ｂ）と、前記複数のアドレスデータを出力するための複数の出力ポート（ＡＤ＿Ａ〜ＡＤ＿Ｌ）と、前記データ生成回路により生成された複数のアドレスデータの出力及び前記複数の出力ポートの接続を切り替えるセレクタ（２００３）とを有することを特徴とするプラズマディスプレイ装置が提供される。
【選択図】図２０

Description

本発明は、プラズマディスプレイ装置に関する。

下記の特許文献１には、ガラス基板上に形成される縦方向の表示電極を接続エリア毎にまとめ、下辺側に引出し部を有している平面ディスプレイパネルが記載されている。

また、下記の特許文献２には、プラズマディスプレイ装置の構成上、放電セル数の多いパネル本体においては、パネル本体の上下端部の両側においてアドレス電極の端子取出し部とアドレスドライバ回路の駆動回路を搭載したプリント配線板とを接続することが記載されている。

特開２００１−２８３７３６号公報 特開２００５−３４０１３１号公報

プラズマディスプレイパネルの高精細化に伴いアドレス電極数が増加している。これにより、アドレス電極の間隔が短くなり、アドレス電極のショート又は断線による不良が発生し易くなっている。

本発明の目的は、プラズマディスプレイパネルからアドレス電極を引き出す複数の方式に使用することができる制御回路を有するプラズマディスプレイ装置を提供することである。

本発明のプラズマディスプレイ装置は、発光する表示セルを選択するための複数のアドレス電極を有するプラズマディスプレイパネルと、前記複数のアドレス電極に電圧を印加するための複数のアドレスデータを生成して出力するデータ生成回路と、前記複数のアドレスデータを出力するための複数の出力ポートと、前記データ生成回路により生成された複数のアドレスデータの出力及び前記複数の出力ポートの接続を切り替えるセレクタとを有することを特徴とする。

また、本発明のプラズマディスプレイ装置は、発光する表示セルを選択するための複数のアドレス電極を有するプラズマディスプレイパネルと、前記複数のアドレス電極に電圧を印加するための複数のアドレスデータを生成して出力するデータ生成回路と、前記複数のアドレスデータを出力するための複数の出力ポートとを有し、前記データ生成回路は、前記プラズマディスプレイパネルからアドレス電極駆動回路にアドレス電極を引き出す方式に応じて、１ライン上の表示データを並び替えてアドレスデータを生成することを特徴とする。

プラズマディスプレイパネルからアドレス電極を引き出す複数の方式に共通に使用することができるプラズマディスプレイパネルの制御回路を提供することができる。複数の方式毎に別々の制御回路を製造する必要がないので、制御回路の開発費、購入費及び管理費等のコストダウンを実現することができる。

図１は、本発明の実施形態によるプラズマディスプレイ装置の構成例を示す図である。制御回路７は、Ｘ電極駆動回路４、Ｙ電極駆動回路５、上側アドレス電極駆動回路６ｕ及び下側アドレス電極駆動回路６ｄを制御する。Ｘ電極駆動回路４は、複数のＸ電極Ｘ１，Ｘ２，・・・に所定の電圧を供給する。以下、Ｘ電極Ｘ１，Ｘ２，・・・の各々を又はそれらの総称を、Ｘ電極Ｘｉといい、ｉは添え字を意味する。Ｙ電極駆動回路５は、複数のＹ（スキャン）電極Ｙ１，Ｙ２，・・・に所定の電圧を供給する。以下、Ｙ電極Ｙ１，Ｙ２，・・・の各々を又はそれらの総称を、Ｙ電極Ｙｉといい、ｉは添え字を意味する。上側アドレス電極駆動回路６は、プラズマディスプレイパネル３の上側から奇数番目のアドレス電極Ａ１，Ａ３，Ａ５，・・・に所定の電圧を供給する。下側アドレス電極駆動回路６ｄは、プラズマディスプレイパネル３の下側から偶数番目のアドレス電極Ａ２，Ａ４，Ａ６，・・・に所定の電圧を供給する。以下、アドレス電極Ａ１，Ａ２，Ａ３，・・・の各々を又はそれらの総称を、アドレス電極Ａｊといい、ｊは添え字を意味する。

プラズマディスプレイパネル３では、Ｙ電極Ｙｉ及びＸ電極Ｘｉが水平方向に並列に延びる行を形成し、アドレス電極Ａｊが垂直方向に延びる列を形成する。Ｙ電極Ｙｉ及びＸ電極Ｘｉは、垂直方向に交互に配置される。Ｙ電極Ｙｉ及びアドレス電極Ａｊは、ｉ行ｊ列の２次元行列を形成する。表示セルＣｉｊは、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘｉにより形成される。この表示セルＣｉｊが画素に対応し、プラズマディスプレイパネル３は２次元画像を表示することができる。

図２は、プラズマディスプレイパネル３の構造例を示す分解斜視図である。Ｘ電極Ｘｉ及びＹ電極Ｙｉは、前面ガラス基板１上に形成されている。その上には、放電空間に対し絶縁するための誘電体層１３が被着されている。さらにその上には、ＭｇＯ（酸化マグネシウム）保護層１４が被着されている。一方、アドレス電極Ａｊは、前面ガラス基板１と対向して配置された背面ガラス基板２上に形成される。その上には、誘電体層１６が被着される。更にその上には、蛍光体１８〜２０が被着されている。隔壁１７の内面には、赤、青、緑色の蛍光体１８〜２０がストライプ状に各色毎に配列、塗付されている。Ｘ電極Ｘｉ及びＹ電極Ｙｉの間の放電によって蛍光体１８〜２０を励起して各色が発光する。前面ガラス基板１及び背面ガラス基板２との間の放電空間には、Ｎｅ＋Ｘｅペニングガス等が封入されている。

図３は、画像の１フレームＦＲの構成例を示す図である。画像は、例えば６０フレーム／秒で形成される。１フレームＦＲは、第１のサブフレームＳＦ１、第２のサブフレームＳＦ２、・・・、第ｎのサブフレームＳＦｎにより形成される。このｎは、例えば１０であり、階調ビット数に相当する。サブフレームＳＦ１，ＳＦ２等の各々を又はそれらの総称を、以下、サブフレームＳＦという。各サブフレームＳＦは、リセット期間Ｔｒ、アドレス期間Ｔａ及びサステイン（維持放電）期間Ｔｓにより構成される。

図４は、リセット期間Ｔｒ、アドレス期間Ｔａ及びサステイン期間Ｔｓの動作例を示すタイミングチャートである。リセット期間Ｔｒでは、Ｘ電極Ｘｉ及びＹ電極Ｙｉに所定の電圧を印加して、表示セルＣｉｊの初期化を行う。

アドレス期間Ｔａでは、Ｙ電極Ｙ１，Ｙ２，・・・に対してスキャンパルスを順次スキャンして印加し、そのスキャンパルスに対応してアドレスパルスをアドレス電極Ａｊに印加することにより表示画素を選択する。Ｙ電極Ｙｉのスキャンパルスに対応してアドレス電極Ａｊのアドレスパルスが生成されれば、そのＹ電極Ｙｉ及びＸ電極Ｘｉの表示セルが選択される。Ｙ電極Ｙｉのスキャンパルスに対応してアドレス電極Ａｊのアドレスパルスが生成されなければ、そのＹ電極Ｙｉ及びＸ電極Ｘｉの表示セルが選択されない。スキャンパルスに対応してアドレスパルスが生成されると、アドレス電極Ａｊ及びＹ電極Ｙｉ間のアドレス放電が起こり、それを種火としてＸ電極Ｘｉ及びＹ電極Ｙｉ間で放電が起こり、Ｘ電極Ｘｉに負電荷が蓄積され、Ｙ電極Ｙｉに正電荷が蓄積される。

サステイン期間Ｔｓでは、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間に互いに逆相のサステインパルスが印加され、選択された表示セルのＸ電極Ｘｉ及びＹ電極Ｙｉ間でサステイン放電を行い、発光を行う。各ＳＦでは、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間のサステインパルスによる発光回数（サステイン期間Ｔｓの長さ）が異なる。これにより、階調値を決めることができる。

図５は、第１のアドレス電極方式を示す図である。第１のアドレス電極方式は、プラズマディスプレイパネル３の下側からアドレス電極Ａｊを引き出す方式である。この場合、図１において、下側アドレス電極駆動回路６ｄがすべてのアドレス電極Ａ１，Ａ２，Ａ３，・・・に電圧を供給し、上側アドレス電極駆動回路６ｕが削除される。プラズマディスプレイパネル３の下端部では、複数のアドレス電極Ａｊの引き出し部５０１が１５個設けられる。１５個の引き出し部５０１は、１５個のアドレスドライバモジュールＤ１〜Ｄ１５に接続される。１個の引き出し部５０１には、１個のアドレスドライバモジュールが接続される。アドレスドライバモジュールＤ１〜Ｄ１５は、図１の下側アドレス電極駆動回路６ｄに対応する。

図６は、図５の引き出し部５０１の拡大図である。引き出し部５０１はアドレスドライバモジュールＤ１等に接続されるため、引き出し部５０１におけるアドレス電極Ａｊの間隔はプラズマディスプレイパネル３におけるアドレス電極Ａｊの間隔よりも短い。

近年、プラズマディスプレイ装置は、高精細化が進んでいる。その結果、プラズマディスプレイパネル３のアドレス電極Ａｊの間隔が短くなってきている。高精細化によりアドレス電極Ａｊの間隔が短くなると、引き出し部５０１においてアドレス電極Ａｊのショート又は断線が発生し易くなる。そこで、図１に示すように、上側アドレス電極駆動回路６ｕが奇数番目のアドレス電極Ａ１，Ａ３，Ａ５，・・・に電圧を供給し、下側アドレス電極駆動回路６ｄが偶数番目のアドレス電極Ａ２，Ａ４，Ａ６，・・・に電圧を供給する。

図７は、第２のアドレス電極方式を示す図である。第２のアドレス電極方式は、図１のプラズマディスプレイパネル３に対応し、プラズマディスプレイパネル３の上側及び下側からアドレス電極Ａｊを引き出す方式である。

プラズマディスプレイパネル３の下端部では、偶数番目のアドレス電極Ａ２，Ａ４，Ａ６，・・・の引き出し部７０１が８個設けられる。その８個の引き出し部７０１は、アドレスドライバモジュールＤ１〜Ｄ８に接続される。１個の引き出し部７０１には、１個のアドレスドライバモジュールが接続される。アドレスドライバモジュールＤ１〜Ｄ８は、図１の下側アドレス電極駆動回路６ｄに対応する。

プラズマディスプレイパネル３の上端部では、奇数番目のアドレス電極Ａ１，Ａ３，Ａ５，・・・の引き出し部７０１が８個設けられる。その８個の引き出し部７０１は、アドレスドライバモジュールＵ１〜Ｕ８に接続される。１個の引き出し部７０１には、１個のアドレスドライバモジュールが接続される。アドレスドライバモジュールＵ１〜Ｕ８は、図１の上側アドレス電極駆動回路６ｕに対応する。

図８は、図７のプラズマディスプレイパネル３の下端部の引き出し部７０１の拡大図である。下端部の引き出し部７０１は偶数番目のアドレス電極Ａ２，Ａ４，Ａ６，・・・にのみ接続されるので、その引き出し部７０１におけるアドレス電極Ａ２，Ａ４，Ａ６，・・・の間隔を比較的長くすることができる。これにより、プラズマディスプレイ装置を高精細化した場合に、引き出し部７０１におけるアドレス電極Ａ２，Ａ４，Ａ６，・・・のショート又は断線を防止することができる。

しかし、プラズマディスプレイパネル３におけるアドレス電極Ａｊの間隔が引き出し部７０１におけるアドレス電極Ａｊの間隔に比べて広いため、アドレス電極Ａｊの間隔が変わる屈曲部においてショート又は断線する可能性がある。それを解消するための方式が第３のアドレス電極方式である。

図９は、第３のアドレス電極方式を示す図である。第３のアドレス電極方式は、第２のアドレス電極方式と同様に、プラズマディスプレイパネル３の上側及び下側からアドレス電極Ａｊを引き出す方式である。

プラズマディスプレイパネル３の下端部では、例えば４本のアドレス電極Ａｊが１組みになった引き出し部９０１が８個設けられる。その８個の引き出し部９０１は、アドレスドライバモジュールＤ１〜Ｄ８に接続される。１個の引き出し部９０１には、１個のアドレスドライバモジュールが接続される。例えば、アドレスドライバモジュールＤ１には４本のアドレス電極Ａ１〜Ａ４が接続され、アドレスドライバモジュールＤ２には４本のアドレス電極Ａ９〜Ａ１２が接続される。アドレスドライバモジュールＤ１〜Ｄ８は、図１の下側アドレス電極駆動回路６ｄに対応する。

プラズマディスプレイパネル３の上端部でも、例えば４本のアドレス電極Ａｊが１組みになった引き出し部９０１が７個設けられる。その７個の引き出し部９０１は、アドレスドライバモジュールＵ１〜Ｕ７に接続される。１個の引き出し部９０１には、１個のアドレスドライバモジュールが接続される。例えば、アドレスドライバモジュールＵ１には４本のアドレス電極Ａ５〜Ａ８が接続され、アドレスドライバモジュールＵ２には４本のアドレス電極Ａ１３〜Ａ１６が接続される。アドレスドライバモジュールＵ１〜Ｕ７は、図１の上側アドレス電極駆動回路６ｕに対応する。

下側のアドレスドライバモジュールＤ１〜Ｄ８及び上側のアドレスドライバモジュールＵ１〜Ｕ７は、アドレス電極Ａｊの順番に従い、交互に配置される。すなわち、この第３のアドレス電極方式は、アドレス電極Ａｊの順番に従い、プラズマディスプレイパネル３の上部と下部とで交互にアドレスドライバモジュールＵ１，Ｄ１等にアドレス電極Ａｊを引き出す方式である。

なお、図９では、図の説明の簡単化のため、１個の引き出し部９０１が４本のアドレス電極Ａｊの組みである場合を例に説明したが、本願発明はこれに限るものではない。実際には、１個の引き出し部９０１は３８４本や２５６本等であり、本数はアドレスドライバモジュールメーカの仕様により異なる。また、第２のアドレス電極方式（図７）の場合も同様である。

フルスペックＨＤ（High Definition）規格のプラズマディスプレイ装置は、１９２０×１０８０画素の解像度を有する。水平画素数は１９２０である。１画素は、赤、緑及び青の３色を有するので、プラズマディスプレイパネル３は全部で１９２０×３＝５７６０本のアドレス電極Ａｊを有する。１個のアドレスドライバモジュールが３８４本のアドレス電極Ａｊを駆動する場合において、５７６０本のアドレス電極Ａｊを駆動する場合、１５個のアドレスドライバモジュールを用いることで、無駄のないアドレスドライバモジュールを配置できる。

図１０は、図９のプラズマディスプレイパネル３の下端部の引き出し部９０１の拡大図である。下端部の引き出し部９０１は連続する例えば３８４本のアドレス電極Ａｊに接続され、かつアドレス電極Ａｊは上側のアドレスドライバモジュールＵ１等及び下側のアドレスドライバモジュールＤ１等に引き出されるので、プラズマディスプレイパネル３におけるアドレス電極Ａｊの間隔と引き出し部９０１におけるアドレス電極Ａｊの間隔との差を小さくすることができる。その結果、アドレス電極Ａｊの屈曲を小さくすることができ、アドレス電極Ａｊのショート又は断線を防止することができる。

図１１は、他の第３のアドレス電極方式を示す図であり、図９に対してアドレス電極Ａｊをアドレスドライバモジュールに引き出す順番が異なる。

プラズマディスプレイパネル３の下端部では、アドレスドライバモジュールＤ１は例えば４本のアドレス電極Ａ１〜Ａ４に接続され、アドレスドライバモジュールＤ２は例えば４本のアドレス電極Ａ９〜Ａ１２に接続され、アドレスドライバモジュールＤ３は例えば４本のアドレス電極Ａ１３〜Ａ１６に接続される。

プラズマディスプレイパネル３の上端部では、アドレスドライバモジュールＵ１は例えば４本のアドレス電極Ａ５〜Ａ８に接続され、アドレスドライバモジュールＵ２は例えば４本のアドレス電極Ａ１７〜Ａ２０に接続される。

なお、上記と同様に、各アドレスドライバモジュールが４本のアドレス電極Ａｊに接続される場合を例に説明したが、実際には各アドレスドライバモジュールは３８４本のアドレス電極Ａｊに接続される。

以上のように、第２及び第３のアドレス電極方式において、アドレスドライバモジュールＵ１，Ｄ１等は、プラズマディスプレイパネル３の上部及び下部においてそれぞれ複数のアドレス電極Ａｊの複数の組みに対応して複数設けられる。

図７の第２のアドレス電極方式は、プラズマディスプレイパネル３内で不連続のアドレス電極Ａｊが各アドレスドライバモジュールＵ１，Ｄ１等に引き出される。具体的には、第２のアドレス電極方式は、プラズマディスプレイパネル３の上部及び下部においてそれぞれ１本おきにアドレス電極Ａｊを引き出す方式である。

図９及び図１１の第３のアドレス電極方式は、プラズマディスプレイパネル３内で連続したアドレス電極Ａｊが各アドレスドライバモジュールＵ１，Ｄ１等に引き出される方式である。

図９の第３のアドレス電極方式は、アドレス電極Ａｊの順番に従い、プラズマディスプレイパネル３の上部と下部とで交互にアドレスドライバモジュールＵ１，Ｄ１等にアドレス電極Ａｊを引き出す方式である。

図１１の第３のアドレス電極方式は、プラズマディスプレイパネル３の上部又は下部において連続するアドレス電極Ａｊを複数のアドレスドライバモジュールＵ１，Ｄ１等に引き出す方式である。

以下、図５のアドレス電極方式を第１のアドレス電極方式、図７のアドレス電極方式を第２のアドレス電極方式、図９のアドレス電極方式を第３のアドレス電極方式として説明するが、第３のアドレス電極方式は図１１のアドレス方式として適用することも可能である。

図１２は、第１のアドレス電極方式（図５）の制御回路７ａ，７ｂ及びアドレスドライバモジュールＡＤＭの構成例を示す図である。２個の制御回路７ａ及び７ｂは、図１の制御回路７に対応する２個のＬＳＩで構成され、制御回路基板１２００上に設けられる。アドレスドライバモジュールＡＤＭは、下側のアドレスドライバモジュールＤ１〜Ｄ１５を有する。

制御回路７ａは、それぞれ６ビットのアドレスデータ出力ポートＡＤ＿Ａ、ＡＤ＿Ｂ、ＡＤ＿Ｃ、ＡＤ＿Ｄ、ＡＤ＿Ｅ、ＡＤ＿Ｆ、ＡＤ＿Ｇ、ＡＤ＿Ｈを有し、アドレスバスＢＵＳを介して、アドレスドライバモジュールＤ１〜Ｄ８に接続される。８個のアドレスデータ出力ポートＡＤ＿Ａ〜ＡＤ＿Ｈは、それぞれ８個のアドレスドライバモジュールＤ１〜Ｄ８に接続される。

同様に、制御回路７ｂは、それぞれ６ビットのアドレスデータ出力ポートＡＤ＿Ａ、ＡＤ＿Ｂ、ＡＤ＿Ｃ、ＡＤ＿Ｄ、ＡＤ＿Ｅ、ＡＤ＿Ｆ、ＡＤ＿Ｇ、ＡＤ＿Ｈを有し、アドレスバスＢＵＳを介して、アドレスドライバモジュールＤ９〜Ｄ１５に接続される。８個のアドレスデータ出力ポートＡＤ＿Ａ〜ＡＤ＿Ｈは、それぞれ８個のアドレスドライバモジュールＤ９〜Ｄ１５に接続される。

例えば、１個のアドレスドライバモジュールＤ１は、制御回路７ａの出力ポートＡＤ＿Ａから６ビットのアドレスデータを３８４／６＝６４回入力し、シフトレジスタを用いて３８６本のアドレス電極Ａｊのアドレスデータを保持し、３８４本のアドレス電極Ａｊに電圧を印加する。例えば、図４のアドレス期間Ｔａにおいて、アドレスデータに応じて、アドレス電極Ａｊにアドレスパルスが印加される。発光する表示セルを選択するときにはアドレス電極Ａｊにアドレスパルスを印加し、選択しないときにはアドレス電極Ａｊにアドレスパルスを印加しない。アドレスドライバモジュールＤ２〜Ｄ１５も、アドレスドラバモジュールＤ１と同様である。

図１３は、第３のアドレス電極方式（図９）の制御回路７ａ，７ｂ及びアドレスドライバモジュールＡＤＭｕ，ＡＤＭｄの構成例を示す図である。以下、図１３が図１２と異なる点を説明する。上側のアドレスドライバモジュールＡＤＭｕは、上側のアドレスドライバモジュールＵ１〜Ｕ７を有する。下側のアドレスドライバモジュールＡＤＭｄは、下側のアドレスドライバモジュールＤ１〜Ｄ８を有する。

制御回路７ａは、上側のアドレスバスＢＵＳｕを介して上側のアドレスドライバモジュールＵ１〜Ｕ４に接続され、下側のアドレスバスＢＵＳｄを介して下側のアドレスドライバモジュールＤ１〜Ｄ４に接続される。制御回路７ｂは、上側のアドレスバスＢＵＳｕを介して上側のアドレスドライバモジュールＵ５〜Ｕ７に接続され、下側のアドレスバスＢＵＳｄを介して下側のアドレスドライバモジュールＤ５〜Ｄ８に接続される。

第１のアドレス電極方式（図５）はすべてのアドレス電極Ａｊを下側のアドレスドライバモジュールＤ１〜Ｄ１５に接続するのに対し、第３のアドレス電極方式（図９）はアドレス電極Ａｊを下側のアドレスドライバモジュールＤ１〜Ｄ８及び上側のアドレスドライバモジュールＵ１〜Ｕ７に交互に接続する。

したがって、制御回路７ａ及び７ｂは、アドレスデータ出力ポートＡＤ＿Ａ〜ＡＤ＿Ｈを下側のアドレスドライバモジュールＤ１〜Ｄ８及び上側のアドレスドライバモジュールＵ１〜Ｕ７に交互に接続すればよい。図１２及び図１３では、共にアドレスドライバモジュールの数は１５個であり、同じである。また、図１２及び図１３では、制御回路７ａ及び７ｂは同じアドレスデータを出力する。

図１３の制御回路７ａでは、出力ポートＡＤ＿Ａが下側のアドレスドライバモジュールＤ１に接続され、出力ポートＡＤ＿Ｂが上側のアドレスドライバモジュールＵ１に接続され、出力ポートＡＤ＿Ｃが下側のアドレスドライバモジュールＤ２に接続され、出力ポートＡＤ＿Ｄが上側のアドレスドライバモジュールＵ２に接続され、出力ポートＡＤ＿Ｅが下側のアドレスドライバモジュールＤ３に接続され、出力ポートＡＤ＿Ｆが上側のアドレスドライバモジュールＵ３に接続され、出力ポートＡＤ＿Ｇが下側のアドレスドライバモジュールＤ４に接続され、出力ポートＡＤ＿Ｈが上側のアドレスドライバモジュールＵ４に接続される。

制御回路７ｂでは、出力ポートＡＤ＿Ａが下側のアドレスドライバモジュールＤ５に接続され、出力ポートＡＤ＿Ｂが上側のアドレスドライバモジュールＵ５に接続され、出力ポートＡＤ＿Ｃが下側のアドレスドライバモジュールＤ６に接続され、出力ポートＡＤ＿Ｄが上側のアドレスドライバモジュールＵ６に接続され、出力ポートＡＤ＿Ｅが下側のアドレスドライバモジュールＤ７に接続され、出力ポートＡＤ＿Ｆが上側のアドレスドライバモジュールＵ７に接続され、出力ポートＡＤ＿Ｇが下側のアドレスドライバモジュールＤ８に接続される。

図１４は、第２のアドレス電極方式（図７）の制御回路７ａ，７ｂ及びアドレスドライバモジュールＡＤＭｕ，ＡＤＭｄの構成例を示す図である。以下、図１４が図１３と異なる点を説明する。図１３では７個の上側アドレスドライバモジュールＵ１〜Ｕ７を有していたが、図１４では、８個の上側アドレスドライバモジュールＵ１〜Ｕ８を有する。その理由は、後述する。

制御回路７ａでは、出力ポートＡＤ＿Ａが下側のアドレスドライバモジュールＤ１に接続され、出力ポートＡＤ＿Ｂが下側のアドレスドライバモジュールＤ２に接続され、出力ポートＡＤ＿Ｃが下側のアドレスドライバモジュールＤ３に接続され、出力ポートＡＤ＿Ｄが下側のアドレスドライバモジュールＤ４に接続され、出力ポートＡＤ＿Ｅが上側のアドレスドライバモジュールＵ１に接続され、出力ポートＡＤ＿Ｆが上側のアドレスドライバモジュールＵ２に接続され、出力ポートＡＤ＿Ｇが上側のアドレスドライバモジュールＵ３に接続され、出力ポートＡＤ＿Ｈが上側のアドレスドライバモジュールＵ４に接続される。

制御回路７ｂでは、出力ポートＡＤ＿Ａが下側のアドレスドライバモジュールＤ５に接続され、出力ポートＡＤ＿Ｂが下側のアドレスドライバモジュールＤ６に接続され、出力ポートＡＤ＿Ｃが下側のアドレスドライバモジュールＤ７に接続され、出力ポートＡＤ＿Ｄが下側のアドレスドライバモジュールＤ８に接続され、出力ポートＡＤ＿Ｅが上側のアドレスドライバモジュールＵ５に接続され、出力ポートＡＤ＿Ｆが上側のアドレスドライバモジュールＵ６に接続され、出力ポートＡＤ＿Ｇが上側のアドレスドライバモジュールＵ７に接続され、出力ポートＡＤ＿Ｈが上側のアドレスドライバモジュールＵ８に接続される。

第２のアドレス電極方式（図７）と第３のアドレス電極方式（図９）とでは、アドレスドライバモジュールとアドレス電極Ａｊとの対応関係が異なる。そのため、図１４の制御回路７ａ及び７ｂでは、１ライン上の表示データを並び替えてアドレスデータを生成し、出力ポートＡＤ＿Ａ〜ＡＤ＿Ｈから出力する。すなわち、図１３と図１４とでは、制御回路７ａ及び７ｂが出力するアドレスデータが異なる。その詳細は、後述する。

次に、図１２及び図１３では１５個のアドレスドライバモジュールＤ１〜Ｄ８，Ｕ１〜Ｕ７を設け、図１４では１６個のアドレスドライバモジュールＤ１〜Ｄ８，Ｕ１〜Ｕ８を設ける理由を説明する。

まず、図１２及び図１３のアドレスドライバモジュールの数が１５個である理由を説明する。上記のように、フルスペックＨＤ規格のプラズマディスプレイ装置は、水平画素数が１９２０である。１画素は、赤、緑及び青の３色を有するので、プラズマディスプレイパネル３は全部で１９２０×３＝５７６０本のアドレス電極Ａｊを有する。１個のアドレスドライバモジュールは３８４本のアドレス電極Ａｊに電圧を供給するので、５７６０本のアドレス電極Ａｊを駆動する場合、５７６０／３８４＝１５個のアドレスドライバモジュールが必要である。１５個のアドレスドライバモジュールを用いれば、丁度、５７６０本のアドレス電極Ａｊを駆動することができる。

次に、図１４のアドレスドライバモジュールの数が１６個である理由を説明する。第２のアドレス電極方式（図７）は、アドレス電極Ａｊの順番に従い、アドレス電極Ａｊが上側アドレスドライバモジュールＡＤＭｕ及び下側アドレスドライバモジュールＡＤＭｄに交互に接続される。そのため、２個のアドレスドライバモジュールＵ１及びＤ１に対応するアドレス電極数（３８４×２＝７６８本）が１単位になる。上記のようにプラズマディスプレイパネル３は全部で５７６０本のアドレス電極Ａｊを有するが、５７６０／７６８＝７．５であり、割り切れない。そのため、アドレスドライバモジュールの数は１５個では足りず、１６個必要になる。これはコスト増加につながる。

第３のアドレス電極方式は、第２のアドレス電極方式に比べ、アドレスドライバモジュールの数を少なくすることができ、コストを低減することができる。

プラズマディスプレイ装置の高精細化に伴い、第２のアドレス電極方式（図７）及び第３のアドレス電極方式（図９）の両方を製造することが考えられる。図１４の第２のアドレス電極方式の制御回路基板１２００の配線と図１３の第３のアドレス電極方式の制御回路基板１２００の配線とは異なるものであるため、それぞれの制御回路基板１２００を別々にパターン設計しなければならない。その結果、開発費、購入費及び管理費等のコストが増加する。

本実施形態では、第２のアドレス電極方式（図７）及び第３のアドレス電極方式（図９）の両方に共用可能な制御回路基板１２００及び制御回路７ａ，７ｂを提供する。以下、共用可能な制御回路基板１２００及び制御回路７ａ，７ｂを説明する。

図１５は、図１３に対応し、第３のアドレス電極方式（図９）の制御回路７ａ，７ｂ及びアドレスドライバモジュールＡＤＭｕ，ＡＤＭｄの構成例を示す図である。図１６は、図１４に対応し、第２のアドレス電極方式（図７）の制御回路７ａ，７ｂ及びアドレスドライバモジュールＡＤＭｕ，ＡＤＭｄの構成例を示す図である。以下、図１５及び図１６が図１３及び図１４と異なる点を説明する。

図１５及び図１６では、制御回路基板１２００（配線を含む）及び制御回路７ａ及び７ｂが同じである。制御回路７ａ及び７ｂは、１２個の６ビットアドレスデータ出力ポートＡＤ＿Ａ〜ＡＤ＿Ｌを有する。制御回路７ａ及び７ｂにおいて、出力ポートＡＤ＿Ａ〜ＡＤ＿Ｄは下側のアドレスドライバモジュールＡＤＭｄに向けて配線が接続され、出力ポートＡＤ＿Ｇ〜ＡＤ＿Ｊは上側のアドレスドライバモジュールＡＤＭｕに向けて配線が接続される。

制御回路７ａにおいて、出力ポートＡＤ＿Ａ〜ＡＤ＿Ｄはそれぞれ下側アドレスドライバモジュールＤ１〜Ｄ４に接続され、出力ポートＡＤ＿Ｇ〜ＡＤ＿Ｊはそれぞれ上側アドレスドライバモジュールＵ１〜Ｕ４に接続される。また、制御回路７ｂにおいて、出力ポートＡＤ＿Ａ〜ＡＤ＿Ｄはそれぞれ下側アドレスドライバモジュールＤ５〜Ｄ８に接続され、出力ポートＡＤ＿Ｇ〜ＡＤ＿Ｉはそれぞれ上側アドレスドライバモジュールＵ５〜Ｕ７に接続される。

次に、第２のアドレス電極方式（図１６）と第３のアドレス電極方式（図１５）との違いを説明する。図１６の第２のアドレス電極方式では、制御回路７ｂの出力ポートＡＤ＿Ｊに上側アドレスドライバモジュールＵ８が接続される。これに対して、図１５の第３のアドレス電極方式では、制御回路７ｂの出力ポートＡＤ＿Ｊにはアドレスドライバモジュールが接続されない。これは、図１６の第２のアドレス電極方式では１６個のアドレスドライバモジュールＤ１〜Ｄ８，Ｕ１〜Ｕ８を必要とし、図１５の第３のアドレス電極方式では１５個のアドレスドライバモジュールＤ１〜Ｄ８，Ｕ１〜Ｕ７を必要とするためである。

図１７は、図１５及び図１６の制御回路７ａ，７ｂの構成例を示す図である。サブフレームデータ時間軸変換処理部１７０１は、図３の各サブフレームＳＦの点灯パターンを示すサブフレームデータを入力し、時間軸変換処理を行う。サブフレームデータは、画像処理回路により生成される。フレームメモリ書込み回路１７０２は、サブフレームデータ時間軸変換処理部１７０１が出力するサブフレームデータをフレームメモリ１７０３に書込む。書込み方法は、第２のアドレス電極方式（図７）と第３のアドレス電極方式（図９）とで異なる。その詳細は、後に図１８及び図１９を参照しながら説明する。フレームメモリ読み出し回路１７０４は、フレームメモリ１７０３からサブフレームデータを読み出す。アドレスデータ出力制御回路１７０５は、フレームメモリ読み出し回路１７０４が読み出したサブフレームデータ１７０６を入力し、１２個の６ビットアドレスデータ出力ポートＡＤ＿Ａ〜ＡＤ＿Ｌにアドレスデータを出力する。また、アドレスデータ出力制御回路１７０５は、信号ＡＤＣＫ及びＡＤＬＡＴを出力する。アドレスデータ出力制御回路１７０５の詳細は、後に図２０を参照しながら説明する。

図２０は、図１７のアドレスデータ出力制御回路１７０５の構成例を示す図である。制御回路２００１は、サブフレームデータ１７０６及びアドレス電極方式情報２０１１を入力する。サブフレームデータ１７０６は、図１７のフレームメモリ読み出し回路１７０４により読み出されたサブフレームデータである。アドレス電極方式情報２０１１は、第２のアドレス電極方式（図７）又は第３のアドレス電極方式（図９）を示す情報である。

制御回路２００１の端子ＤＯは、シフトレジスタ２００２ａ及び２００２ｂの端子ＤＩにデータを出力する。制御回路２００２の端子ＳＦＴ＿ＥＮ＿Ａ及びＳＦＴ＿ＥＮ＿Ｂは、それぞれイネーブル信号をシフトレジスタ２００２ａ及び２００２ｂの端子ＳＦＴ＿ＥＮに出力する。制御回路２００１の端子ＳＥＬは、セレクト信号をラインセレクタ２００３に出力する。

シフトレジスタ２００２ａは、端子ＳＦＴ＿ＥＮに入力されるイネーブル信号に応じて、端子ＤＩに入力されるデータをシフト及びラッチし、６個の６ビットアドレスデータ出力端子ＡＤＡ〜ＡＤＦからアドレスデータを出力する。

シフトレジスタ２００２ｂは、端子ＳＦＴ＿ＥＮに入力されるイネーブル信号に応じて、端子ＤＩに入力されるデータをシフト及びラッチし、６個の６ビットアドレスデータ出力端子ＡＤＧ〜ＡＤＬからアドレスデータを出力する。

ラインセレクタ２００３は、制御回路２００１の端子ＳＥＬが出力するセレクト信号に応じて、１２個の出力端子ＡＤＡ〜ＡＤＬ及び１２個の出力ポートＡＤ＿Ａ〜ＡＤ＿Ｌの接続を切り替える。その詳細は、後に図２１を参照しながら説明する。

第１のアドレス電極方式（図５）では、図１２に示したように、８個の出力ポートＡＤ＿Ａ〜ＡＤ＿Ｈは、それぞれアドレスドライバモジュールＤ１〜Ｄ８に接続される。

第２のアドレス電極方式（図７）では、図１６に示したように、４個の出力ポートＡＤ＿Ａ〜ＡＤ＿Ｄはそれぞれ下側アドレスドライバモジュールＤ１〜Ｄ４に接続され、４個の出力ポートＡＤ＿Ｇ〜ＡＤ＿Ｊはそれぞれ上側アドレスドライバモジュールＵ１〜Ｕ４に接続される。

第３のアドレス電極方式（図９）では、図１５に示したように、第２のアドレス電極方式（図７）と同じく、４個の出力ポートＡＤ＿Ａ〜ＡＤ＿Ｄはそれぞれ下側アドレスドライバモジュールＤ１〜Ｄ４に接続され、４個の出力ポートＡＤ＿Ｇ〜ＡＤ＿Ｊはそれぞれ上側アドレスドライバモジュールＵ１〜Ｕ４に接続される。

図２１は、図２０のラインセレクタ２００３の構成例を示す図である。第２のアドレス電極方式の場合には、図１４の接続から図１６の接続になるように、ラインセレクタ２００３は、出力端子ＡＤＡ〜ＡＤＪ及び出力ポートＡＤ＿Ａ〜ＡＤ＿Ｊをストレートに接続する。これに対し、第３のアドレス電極方式の場合には、図１３の接続から図１５の接続になるように、ラインセレクタ２００３は、出力端子ＡＤＡ〜ＡＤＪ及び出力ポートＡＤ＿Ａ〜ＡＤ＿Ｊを接続する。

セレクタ２００３ａは、端子ＳＥＬのセレクト信号が第２又は第３のアドレス電極方式のいずれを示すときにも出力端子ＡＤＡのアドレスデータを出力ポートＡＤ＿Ａに出力する。

セレクタ２００３ｂは、端子ＳＥＬのセレクト信号が第２のアドレス電極方式を示すときには出力端子ＡＤＢのアドレスデータを選択し、端子ＳＥＬのセレクト信号が第３のアドレス電極方式を示すときには出力端子ＡＤＣのアドレスデータを選択し、出力ポートＡＤ＿Ｂに出力する。

セレクタ２００３ｃは、端子ＳＥＬのセレクト信号が第２のアドレス電極方式を示すときには出力端子ＡＤＣのアドレスデータを選択し、端子ＳＥＬのセレクト信号が第３のアドレス電極方式を示すときには出力端子ＡＤＥのアドレスデータを選択し、出力ポートＡＤ＿Ｃに出力する。

セレクタ２００３ｄは、端子ＳＥＬのセレクト信号が第２のアドレス電極方式を示すときには出力端子ＡＤＤのアドレスデータを選択し、端子ＳＥＬのセレクト信号が第３のアドレス電極方式を示すときには出力端子ＡＤＧのアドレスデータを選択し、出力ポートＡＤ＿Ｄに出力する。

セレクタ２００３ｇは、端子ＳＥＬのセレクト信号が第２のアドレス電極方式を示すときには出力端子ＡＤＧのアドレスデータを選択し、端子ＳＥＬのセレクト信号が第３のアドレス電極方式を示すときには出力端子ＡＤＢのアドレスデータを選択し、出力ポートＡＤ＿Ｇに出力する。

セレクタ２００３ｈは、端子ＳＥＬのセレクト信号が第２のアドレス電極方式を示すときには出力端子ＡＤＨのアドレスデータを選択し、端子ＳＥＬのセレクト信号が第３のアドレス電極方式を示すときには出力端子ＡＤＤのアドレスデータを選択し、出力ポートＡＤ＿Ｈに出力する。

セレクタ２００３ｉは、端子ＳＥＬのセレクト信号が第２のアドレス電極方式を示すときには出力端子ＡＤＩのアドレスデータを選択し、端子ＳＥＬのセレクト信号が第３のアドレス電極方式を示すときには出力端子ＡＤＦのアドレスデータを選択し、出力ポートＡＤ＿Ｉに出力する。

セレクタ２００３ｊは、端子ＳＥＬのセレクト信号が第２のアドレス電極方式を示すときには出力端子ＡＤＪのアドレスデータを選択し、端子ＳＥＬのセレクト信号が第３のアドレス電極方式を示すときには出力端子ＡＤＨのアドレスデータを選択し、出力ポートＡＤ＿Ｊに出力する。

図１８は、第３のアドレス電極方式（図９）においてフレームメモリ書込み回路１７０２がフレームメモリ１７０３に書込むサブフレームデータを示す図である。フレームメモリ書込み回路１７０２は、ライン単位で、アドレス電極Ａｊの順番に従い、フレームメモリ１７０３にデータを書込む。フレームメモリ読み出し回路１７０４は、図９のアドレス電極の順番及びアドレスドライバモジュールの順番に応じて、フレームメモリ１７０３からデータを読み出す。

図１９は、第２のアドレス電極方式（図７）においてフレームメモリ書込み回路１７０２がフレームメモリ１７０３に書込むサブフレームデータを示す図である。フレームメモリ書込み回路１７０２は、ライン単位で、まず偶数番目のアドレス電極Ａ２，Ａ４，・・・のデータが並び、その後に奇数番目のアドレス電極Ａ１，Ａ３，・・・のデータが並ぶように、フレームメモリ１７０３にデータを書込む。フレームメモリ読み出し回路１７０４は、図７のアドレス電極の順番及びアドレスドライバモジュールの順番に応じて、フレームメモリ１７０３からデータを読み出す。

以上のように、第２及び第３のアドレス電極方式に応じて、１ライン上の表示データ（サブフレームデータ）を並び替えてアドレスデータを生成し、アドレスデータの出力ポートを切り替えることにより、第２及び第３のアドレス電極方式で制御回路基板１２００（配線を含む）及び制御回路７ａ，７ｂを共通して使用することができる。

ラインセレクタ２００３は、プラズマディスプレイパネル３からアドレスドライバモジュールにアドレス電極Ａｊを引き出す方式に応じて前記切り替えを行う。制御回路基板１２００及び制御回路７ａ，７ｂは、プラズマディスプレイパネル３からアドレス電極Ａｊを引き出す複数の方式に共通に使用することができる。複数の方式毎に別々の制御回路基板及び制御回路を製造する必要がないので、制御回路の開発費、購入費及び管理費等のコストダウンを実現することができる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明の実施形態によるプラズマディスプレイ装置の構成例を示す図である。 プラズマディスプレイパネルの構造例を示す分解斜視図である。 画像の１フレームの構成例を示す図である。 リセット期間、アドレス期間及びサステイン期間の動作例を示すタイミングチャートである。 第１のアドレス電極方式を示す図である。 図５の引き出し部の拡大図である。 第２のアドレス電極方式を示す図である。 図７のプラズマディスプレイパネルの下端部の引き出し部の拡大図である。 第３のアドレス電極方式を示す図である。 図９のプラズマディスプレイパネルの下端部の引き出し部の拡大図である。 他の第３のアドレス電極方式を示す図である。 第１のアドレス電極方式の制御回路及びアドレスドライバモジュールの構成例を示す図である。 第３のアドレス電極方式の制御回路及びアドレスドライバモジュールの構成例を示す図である。 第２のアドレス電極方式の制御回路及びアドレスドライバモジュールの構成例を示す図である。 第３のアドレス電極方式の制御回路及びアドレスドライバモジュールの構成例を示す図である。 第２のアドレス電極方式の制御回路及びアドレスドライバモジュールの構成例を示す図である。 図１５及び図１６の制御回路の構成例を示す図である。 第３のアドレス電極方式においてフレームメモリ書込み回路がフレームメモリに書込むサブフレームデータを示す図である。 第２のアドレス電極方式においてフレームメモリ書込み回路がフレームメモリに書込むサブフレームデータを示す図である。 図１７のアドレスデータ出力制御回路の構成例を示す図である。 図２０のラインセレクタの構成例を示す図である。

符号の説明

１ 前面ガラス基板
２ 背面ガラス基板
３ プラズマディスプレイパネル
４ Ｘ電極駆動回路
５ Ｙ電極駆動回路
６ｕ 上側アドレス電極駆動回路
６ｄ 下側アドレス電極駆動回路
７ 制御回路
１３、１６ 誘電体層
１４ 保護層
１７ 隔壁
１８〜２０ 蛍光体
１７０６ サブフレームデータ
２００１ 制御回路
２００２ａ，２００２ｂ シフトレジスタ
２００３ ラインセレクタ
２０１１ アドレス電極方式情報

Claims (10)

1. 発光する表示セルを選択するための複数のアドレス電極を有するプラズマディスプレイパネルと、
   前記複数のアドレス電極に電圧を印加するための複数のアドレスデータを生成して出力するデータ生成回路と、
   前記複数のアドレスデータを出力するための複数の出力ポートと、
   前記データ生成回路により生成された複数のアドレスデータの出力及び前記複数の出力ポートの接続を切り替えるセレクタと
   を有することを特徴とするプラズマディスプレイ装置。
2. 前記セレクタは、セレクト信号に応じて前記切り替えを行うことを特徴とする請求項１記載のプラズマディスプレイ装置。
3. 前記セレクタは、前記プラズマディスプレイパネルからアドレス電極駆動回路にアドレス電極を引き出す方式に応じて前記切り替えを行うことを特徴とする請求項１又は２記載のプラズマディスプレイ装置。
4. 前記アドレス電極駆動回路は、前記プラズマディスプレイパネルの上部及び下部においてそれぞれ複数のアドレス電極の複数の組みに対応して複数設けられ、
   前記セレクタは、前記プラズマディスプレイパネル内で不連続のアドレス電極が各アドレス電極駆動回路に引き出される第１の方式と、前記プラズマディスプレイパネル内で連続したアドレス電極が各アドレス電極駆動回路に引き出される第２の方式とに応じて前記切り替えを行うことを特徴とする請求項３記載のプラズマディスプレイ装置。
5. 前記第１の方式は、前記プラズマディスプレイパネルの上部及び下部においてそれぞれ１本おきにアドレス電極を引き出す方式であることを特徴とする請求項４記載のプラズマディスプレイ装置。
6. 前記第２の方式は、前記アドレス電極の順番に従い、前記プラズマディスプレイパネルの上部と下部とで交互に前記アドレス電極駆動回路にアドレス電極を引き出す方式であることを特徴とする請求項４又は５記載のプラズマディスプレイ装置。
7. 前記第２の方式は、前記プラズマディスプレイパネルの上部又は下部において連続するアドレス電極を複数のアドレス電極駆動回路に引き出す方式であることを特徴とする請求項４又は５記載のプラズマディスプレイ装置。
8. 前記データ生成回路は、前記第１の方式及び前記第２の方式に応じて、１ライン上の表示データを並び替えてアドレスデータを生成することを特徴とする請求項４〜７のいずれか１項に記載のプラズマディスプレイ装置。
9. 前記セレクタは、前記プラズマディスプレイパネルの上部及び下部においてそれぞれ１本おきにアドレス電極を前記アドレス電極駆動回路に引き出す第１の方式と、前記プラズマディスプレイパネルの上部及び下部においてそれぞれ連続した複数のアドレス電極毎に前記アドレス電極駆動回路に引き出す第２の方式とに応じて前記切り替えを行うことを特徴とする請求項３記載のプラズマディスプレイ装置。
10. 発光する表示セルを選択するための複数のアドレス電極を有するプラズマディスプレイパネルと、
    前記複数のアドレス電極に電圧を印加するための複数のアドレスデータを生成して出力するデータ生成回路と、
    前記複数のアドレスデータを出力するための複数の出力ポートとを有し、
    前記データ生成回路は、前記プラズマディスプレイパネルからアドレス電極駆動回路にアドレス電極を引き出す方式に応じて、１ライン上の表示データを並び替えてアドレスデータを生成することを特徴とするプラズマディスプレイ装置。

Images