JPH11234692A - 平板ディスプレイ装置及びデータインターフェーシング方法 - Google Patents
平板ディスプレイ装置及びデータインターフェーシング方法Info
- Publication number
- JPH11234692A JPH11234692A JP10121101A JP12110198A JPH11234692A JP H11234692 A JPH11234692 A JP H11234692A JP 10121101 A JP10121101 A JP 10121101A JP 12110198 A JP12110198 A JP 12110198A JP H11234692 A JPH11234692 A JP H11234692A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- line
- rgb
- flat panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/66—Transforming electric information into light information
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2003—Display of colours
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/30—Picture reproducers using solid-state colour display devices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0229—De-interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/66—Transforming electric information into light information
- H04N5/70—Circuit details for electroluminescent devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】 平板ディスプレイ装置とそのデータインター
フェーシング方法を提供する。 【解決手段】 本発明の方法はフレームメモリから１／
２ライン分量のデータごとにＭ個の３Ｎ／２ビットＲＧ
Ｂデータ列のうちＡ＋Ｇ（ｎ−１）（Ａは各データグル
ープの初期アドレス値、ＧはＭ／Ｑの分け前より大きい
最小常数でグループ数を示す。１≦ｎ≦Ｑ番目３Ｎ／２
ビットＲＧＢデータをＱ回にかけて順次に読み出す動作
を１／２ライン分量のデータごとにＧ回繰り返して遂行
する段階と、読み出された３Ｎ／２ビットＲＧＢデータ
をＱ回にかけて第１貯蔵領域に貯蔵すると同時に、以前
データが貯蔵された第２貯蔵領域から（Ｎ／２）×Ｑビ
ットデータ列を３回にかけて出力する段階と、第１及び
第２貯蔵領域に対して貯蔵及び出力することをかえなが
らＧ回反復実行する段階を具える。周辺回路との連結性
を向上させることができるために全体的にＰＤＰ−ＴＶ
の原価をダウンすることができる。
フェーシング方法を提供する。 【解決手段】 本発明の方法はフレームメモリから１／
２ライン分量のデータごとにＭ個の３Ｎ／２ビットＲＧ
Ｂデータ列のうちＡ＋Ｇ（ｎ−１）（Ａは各データグル
ープの初期アドレス値、ＧはＭ／Ｑの分け前より大きい
最小常数でグループ数を示す。１≦ｎ≦Ｑ番目３Ｎ／２
ビットＲＧＢデータをＱ回にかけて順次に読み出す動作
を１／２ライン分量のデータごとにＧ回繰り返して遂行
する段階と、読み出された３Ｎ／２ビットＲＧＢデータ
をＱ回にかけて第１貯蔵領域に貯蔵すると同時に、以前
データが貯蔵された第２貯蔵領域から（Ｎ／２）×Ｑビ
ットデータ列を３回にかけて出力する段階と、第１及び
第２貯蔵領域に対して貯蔵及び出力することをかえなが
らＧ回反復実行する段階を具える。周辺回路との連結性
を向上させることができるために全体的にＰＤＰ−ＴＶ
の原価をダウンすることができる。
Description
【０００１】
【発明の属する技術分野】本発明は平板ディスプレイ装
置（ＦＰＤ：Flat Panel Display)に関するものであ
り、より詳細にはＲＧＢストリップ形プラズマディスプ
レイパネル（ＰＤＰ：Plasma Display Panel)を使用し
た平板ディスプレイ装置で映像データを処理してアドレ
ス電極駆動部にピクセルデータをインターフェースする
映像データ処理に関するものである。
置（ＦＰＤ：Flat Panel Display)に関するものであ
り、より詳細にはＲＧＢストリップ形プラズマディスプ
レイパネル（ＰＤＰ：Plasma Display Panel)を使用し
た平板ディスプレイ装置で映像データを処理してアドレ
ス電極駆動部にピクセルデータをインターフェースする
映像データ処理に関するものである。
【０００２】
【従来の技術】最近、テレビ需要がだんだん増加しなが
ら消費者は大きな画面と設置が比較的簡単な薄いディス
プレイ装置を要求するようになり、このような期待に応
じるためには既存のＣＲＴは限界があった。それで、表
示面積は大きく、厚さは薄いいわゆるＦＰＤ装置への転
換がなされるようになり、最近国内外的に活発に研究が
進行されている。
ら消費者は大きな画面と設置が比較的簡単な薄いディス
プレイ装置を要求するようになり、このような期待に応
じるためには既存のＣＲＴは限界があった。それで、表
示面積は大きく、厚さは薄いいわゆるＦＰＤ装置への転
換がなされるようになり、最近国内外的に活発に研究が
進行されている。
【０００３】このような平板ディスプレイ素子は大きく
放射(emissive)素子と非放射素子で分けられる。放射素
子はよく能動発光素子といい、自体的に光を出す素子を
いう。代表的には電界放出表示素子、蛍光表示形素子、
電子発光形素子、プラズマディスプレイパネルなどがこ
こに当たる。非放射素子は手動発光素子と言われ、液晶
表示素子、ＥＣＤ、ＥＰＩＤなどがある。
放射(emissive)素子と非放射素子で分けられる。放射素
子はよく能動発光素子といい、自体的に光を出す素子を
いう。代表的には電界放出表示素子、蛍光表示形素子、
電子発光形素子、プラズマディスプレイパネルなどがこ
こに当たる。非放射素子は手動発光素子と言われ、液晶
表示素子、ＥＣＤ、ＥＰＩＤなどがある。
【０００４】現在卓上時計、計算機、ノートブックコン
ピュータなどの液晶表示素子を採用した商品が主流をな
している。しかし、この素子もパネル製造工程上の問題
でテレビでの２１インチ級以上にはまだ限界を示してお
り、視野角が狭く、温度変化による応答速度に欠点があ
る。このような液晶表示素子の短所を補完できる次世代
平板ディスプレイとしてプラズマディスプレイが最近新
しく注目を浴びている。
ピュータなどの液晶表示素子を採用した商品が主流をな
している。しかし、この素子もパネル製造工程上の問題
でテレビでの２１インチ級以上にはまだ限界を示してお
り、視野角が狭く、温度変化による応答速度に欠点があ
る。このような液晶表示素子の短所を補完できる次世代
平板ディスプレイとしてプラズマディスプレイが最近新
しく注目を浴びている。
【０００５】ＰＤＰは蛍光灯と類似の原理であり、自体
発光するために、まるでＣＲＴのように大画面であって
も、明るさが均一で、コントラストが高く、視野角が略
１４０度以上で２１〜５５インチ級の大画面表示装置で
あり、最も適合したものとして知られている。液晶表示
素子に比べてパネル製造工程が比較的簡単で製作費用を
減らすことができる長所を有する。しかし、未だにＰＤ
ＰがＣＲＴに比べて製作費用が高いためにメーカではこ
れを減らすための研究が進行されている。
発光するために、まるでＣＲＴのように大画面であって
も、明るさが均一で、コントラストが高く、視野角が略
１４０度以上で２１〜５５インチ級の大画面表示装置で
あり、最も適合したものとして知られている。液晶表示
素子に比べてパネル製造工程が比較的簡単で製作費用を
減らすことができる長所を有する。しかし、未だにＰＤ
ＰがＣＲＴに比べて製作費用が高いためにメーカではこ
れを減らすための研究が進行されている。
【０００６】プラズマディスプレイは放電セルの構造的
差異とこれによる駆動電圧の形式により大きくＤＣ形と
ＡＣ形で分類される。交流タイプは正弦波交流電圧また
はパルス電圧に駆動され直流タイプは直流電圧に駆動さ
れる。構造的には交流タイプは誘電体層が電極を覆って
いるために、これが電流制限抵抗の役割をする反面直流
タイプは電極が放電空間にそのまま露出されて放電電圧
が供給される間放電電流が流れる。交流タイプは電極が
誘電体で被服されており、イオン衝撃を受けないために
直流タイプより寿命が長い。また、分極により誘電体表
面に生じる壁電荷がセル内部に記憶機能を有する長所の
ために表示装置での応用がより多く活用されている。
差異とこれによる駆動電圧の形式により大きくＤＣ形と
ＡＣ形で分類される。交流タイプは正弦波交流電圧また
はパルス電圧に駆動され直流タイプは直流電圧に駆動さ
れる。構造的には交流タイプは誘電体層が電極を覆って
いるために、これが電流制限抵抗の役割をする反面直流
タイプは電極が放電空間にそのまま露出されて放電電圧
が供給される間放電電流が流れる。交流タイプは電極が
誘電体で被服されており、イオン衝撃を受けないために
直流タイプより寿命が長い。また、分極により誘電体表
面に生じる壁電荷がセル内部に記憶機能を有する長所の
ために表示装置での応用がより多く活用されている。
【０００７】カラーＰＤＰでは放電特性を向上させるた
めに別の補助電極を具備して３極構造の形態になってい
る。すなわち、表示のための単位セル当たり３個の電
極、すなわち、データ記入のためのアドレス電極、ライ
ンを順次にスキャンしてセル放電を維持するための維持
電極、放電維持を補助するバス電極で構成されている。
めに別の補助電極を具備して３極構造の形態になってい
る。すなわち、表示のための単位セル当たり３個の電
極、すなわち、データ記入のためのアドレス電極、ライ
ンを順次にスキャンしてセル放電を維持するための維持
電極、放電維持を補助するバス電極で構成されている。
【０００８】データ記入のためのアドレス電極数は水平
解像度により決定される。例えば、ライン当たりサンプ
ル数がＲＧＢそれぞれに対して８５３個である場合には
総サンプル数は２５５９個になる。それで、アドレス電
極数も２５５９個が要求される。アドレス電極の配列形
態がストリップ形態である場合にはＲ，Ｇ，Ｂ電極が反
復的に配列される。
解像度により決定される。例えば、ライン当たりサンプ
ル数がＲＧＢそれぞれに対して８５３個である場合には
総サンプル数は２５５９個になる。それで、アドレス電
極数も２５５９個が要求される。アドレス電極の配列形
態がストリップ形態である場合にはＲ，Ｇ，Ｂ電極が反
復的に配列される。
【０００９】このように、数千個のアドレス電極がパネ
ルの一側のみに配列された場合には電極駆動部の回路配
置上空間的制約を受けるために、一般に１２８０個の奇
数番目電極の駆動部はパネルの上端に配置し１２７９個
の偶数番目の電極の駆動部はパネルの下端に配置する上
下電極駆動方式を採択している（米国特許４，６９５，
８３８号参照）。
ルの一側のみに配列された場合には電極駆動部の回路配
置上空間的制約を受けるために、一般に１２８０個の奇
数番目電極の駆動部はパネルの上端に配置し１２７９個
の偶数番目の電極の駆動部はパネルの下端に配置する上
下電極駆動方式を採択している（米国特許４，６９５，
８３８号参照）。
【００１０】一方、ＮＴＳＣ方式のテレビ信号をＰＤＰ
パネルに表示するためには、データ処理部では飛越照査
方式を順次走査方式に変換し、ＰＤＰ階調処理のための
サブフィールド方式にデータを変換し、ＰＤＰパネルの
上下アドレス電極を駆動するための電極駆動部にライン
当たり１２８０個ずつのＲＧＢピクセルデータをアドレ
ス電極配置に合わせて提供する必要がある。
パネルに表示するためには、データ処理部では飛越照査
方式を順次走査方式に変換し、ＰＤＰ階調処理のための
サブフィールド方式にデータを変換し、ＰＤＰパネルの
上下アドレス電極を駆動するための電極駆動部にライン
当たり１２８０個ずつのＲＧＢピクセルデータをアドレ
ス電極配置に合わせて提供する必要がある。
【００１１】通常に、ＰＤＰの映像データ処理部はディ
ジタルＲＧＢサンプルデータを階調処理するためのサブ
フィールドデータに再配列するデータ再配列部、走査方
式を変換するためのフレームメモリ部と、データインタ
ーフェース部と、タイミングコントロール部を含む。特
に、データインターフェース部はメモリから提供された
１ライン分量の２５５９個のピクセルデータをラッチす
る間に以前にラッチされた２５５９個のピクセルデータ
を上下電極配置に合うように上部及び下部電極駆動部に
出力する。このようなデータインターフェース部は応用
注文形集積回路（ＡＳＩＣ：Application Specific Int
egrated Circuit)で構成され、２ライン分のピクセルデ
ータを貯蔵するための５１１８個のデータラッチとデー
タ入力のためのデマルチプレクサ及びデータ出力のため
のマルチプレクサで構成される。
ジタルＲＧＢサンプルデータを階調処理するためのサブ
フィールドデータに再配列するデータ再配列部、走査方
式を変換するためのフレームメモリ部と、データインタ
ーフェース部と、タイミングコントロール部を含む。特
に、データインターフェース部はメモリから提供された
１ライン分量の２５５９個のピクセルデータをラッチす
る間に以前にラッチされた２５５９個のピクセルデータ
を上下電極配置に合うように上部及び下部電極駆動部に
出力する。このようなデータインターフェース部は応用
注文形集積回路（ＡＳＩＣ：Application Specific Int
egrated Circuit)で構成され、２ライン分のピクセルデ
ータを貯蔵するための５１１８個のデータラッチとデー
タ入力のためのデマルチプレクサ及びデータ出力のため
のマルチプレクサで構成される。
【００１２】ＡＳＩＣで構成されたデータインターフェ
ース部の構成はメモリ部とアドレス電極駆動部のデータ
入出力構成により従属されるために、システム設計者は
データインターフェース部の設計時入出力ピン数、内部
回路構成の複雑度、データの入出力ラインパターンなど
を深く考えなければならない。
ース部の構成はメモリ部とアドレス電極駆動部のデータ
入出力構成により従属されるために、システム設計者は
データインターフェース部の設計時入出力ピン数、内部
回路構成の複雑度、データの入出力ラインパターンなど
を深く考えなければならない。
【００１３】
【発明が解決しようとする課題】従って、本発明は以上
のような従来技術の問題点を解決するためのものであ
り、本発明の目的はデータインターフェース部のデータ
臨時貯蔵領域のサイズを１ライン分量未満に減らすこと
により、回路構成を簡単にし外部接続ピン数を減らして
製品のコストをダウンすることができる平板ディスプレ
イ装置及びデータインターフェーシング方法を提供する
ことにある。
のような従来技術の問題点を解決するためのものであ
り、本発明の目的はデータインターフェース部のデータ
臨時貯蔵領域のサイズを１ライン分量未満に減らすこと
により、回路構成を簡単にし外部接続ピン数を減らして
製品のコストをダウンすることができる平板ディスプレ
イ装置及びデータインターフェーシング方法を提供する
ことにある。
【００１４】
【課題を解決するための手段】前記目的を達成するため
の本発明の第１方法は、１ラインごとにＬ（≦３Ｎ×
Ｍ；ＮはＲＧＢそれぞれの１ワードのビット数、ＭはＳ
／Ｎの分け前より大きい最小常数、Ｓはライン当たりＲ
ＧＢそれぞれのサンプル数）個の１ビットピクセルデー
タを貯蔵したフレームメモリからＮ／２個の入力ピンと
Ｐ（Ｐは３とＮ／２の公倍数）個の出力ピンを有するＱ
（ＱはＬ／２Ｐの分け前より大きい最小常数）個のアド
レス電極駆動集積回路にピクセルデータをインターフェ
ーシングするデータインターフェーシング方法におい
て、前記フレームメモリから１／２ライン分量のデータ
ごとにＭ個の３Ｎ／２ビットＲＧＢデータ列のうちＡ＋
Ｇ（ｎ−１）（Ａは各データグループの初期アドレス
値、ＧはＭ／Ｑの分け前より大きい最小常数でグループ
数を示す。１≦ｎ≦Ｑ番目３Ｎ／２ビットＲＧＢデータ
をＱ回にかけて順次に読み出す動作を１／２ライン分量
のデータごとにＧ回繰り返して遂行する段階と、前記読
み出された３Ｎ／２ビットＲＧＢデータをＱ回にかけて
第１貯蔵領域に貯蔵すると同時に、以前データが貯蔵さ
れた第２貯蔵領域から（Ｎ／２）×Ｑビットデータ列を
３回にかけて出力する段階と、前記第１及び第２貯蔵領
域に対して貯蔵及び出力することをかえながらＧ回反復
実行する段階を具えることを特徴とする。
の本発明の第１方法は、１ラインごとにＬ（≦３Ｎ×
Ｍ；ＮはＲＧＢそれぞれの１ワードのビット数、ＭはＳ
／Ｎの分け前より大きい最小常数、Ｓはライン当たりＲ
ＧＢそれぞれのサンプル数）個の１ビットピクセルデー
タを貯蔵したフレームメモリからＮ／２個の入力ピンと
Ｐ（Ｐは３とＮ／２の公倍数）個の出力ピンを有するＱ
（ＱはＬ／２Ｐの分け前より大きい最小常数）個のアド
レス電極駆動集積回路にピクセルデータをインターフェ
ーシングするデータインターフェーシング方法におい
て、前記フレームメモリから１／２ライン分量のデータ
ごとにＭ個の３Ｎ／２ビットＲＧＢデータ列のうちＡ＋
Ｇ（ｎ−１）（Ａは各データグループの初期アドレス
値、ＧはＭ／Ｑの分け前より大きい最小常数でグループ
数を示す。１≦ｎ≦Ｑ番目３Ｎ／２ビットＲＧＢデータ
をＱ回にかけて順次に読み出す動作を１／２ライン分量
のデータごとにＧ回繰り返して遂行する段階と、前記読
み出された３Ｎ／２ビットＲＧＢデータをＱ回にかけて
第１貯蔵領域に貯蔵すると同時に、以前データが貯蔵さ
れた第２貯蔵領域から（Ｎ／２）×Ｑビットデータ列を
３回にかけて出力する段階と、前記第１及び第２貯蔵領
域に対して貯蔵及び出力することをかえながらＧ回反復
実行する段階を具えることを特徴とする。
【００１５】本発明の第１装置は３Ｓ＊Ｈ（Ｓはライン
当たりＲ，Ｇ，Ｂそれぞれのサンプル数、Ｈは水平走査
線数）解像度を有し、３Ｓ個のストリップ形Ｒ，Ｇ，Ｂ
アドレス電極を交互に分けてパネルの上下にそれぞれ配
置された上部及び下部アドレス電極駆動部によりそれぞ
れ駆動する平板ディスプレイパネルを有する平板ディス
プレイ装置において、１ラインごとにＬ（≦３Ｎ×Ｍ；
ＮはＲＧＢそれぞれの１ワードのビット数、ＭはＳ／Ｎ
の分け前より大きい最小常数、Ｓはライン当たりＲＧＢ
それぞれのサンプル数）個の１ビットピクセルデータを
有しＨ／２個の走査線を有するＮ個のサブフィールドデ
ータを飛越走査方式で第１フレームメモリ領域に記入
し、同時に以前Ｎ個のサブフィールドデータが貯蔵され
た第２メモリ領域から１ライン分量のデータごとにＭ個
の３ＮビットＲＧＢデータ列のうちＡ＋Ｇ（ｎ−１）
（Ａは各データグループの初期アドレス値、ＧはＳ／Ｑ
の分け前より大きい最小常数でグループ数を示す。１≦
ｎ≦Ｑ）番目３ＮビットＲＧＢデータをＱ回にかけて順
次に読み出す動作を１ライン分量のデータごとにＧ回反
復して順次走査方式で遂行するメモリ部と、上部及び下
部駆動電極に対応するデータをそれぞれ臨時貯蔵するた
めの一対のデータ貯蔵部を含み、前記各データ貯蔵部の
第１貯蔵領域に３Ｎ／２ビットＲＧＢデータをＱ回にか
けて順次に貯蔵すると同時に、以前データが貯蔵された
第２貯蔵領域から（Ｎ／２）×Ｑビットデータを３回に
かけて出力する動作をかえながらＧ回反復実行するデー
タインターフェース部と、前記データインターフェース
部から提供される（Ｎ／２）×Ｑビットデータを３＊Ｇ
回にかけて順次に並列入力し、入力されたピクセルデー
タにＬ／２個のアドレス電極を駆動するために、Ｎ／２
個の入力ピンとＰ（Ｐは３とＮ／２の公倍数）個の出力
ピンを有するＱ（ＱはＬ／２Ｐの分け前より大きい最小
常数）個のアドレス電極駆動集積回路をそれぞれ含む上
部及び下部アドレス電極駆動部を具えることを特徴とす
る。
当たりＲ，Ｇ，Ｂそれぞれのサンプル数、Ｈは水平走査
線数）解像度を有し、３Ｓ個のストリップ形Ｒ，Ｇ，Ｂ
アドレス電極を交互に分けてパネルの上下にそれぞれ配
置された上部及び下部アドレス電極駆動部によりそれぞ
れ駆動する平板ディスプレイパネルを有する平板ディス
プレイ装置において、１ラインごとにＬ（≦３Ｎ×Ｍ；
ＮはＲＧＢそれぞれの１ワードのビット数、ＭはＳ／Ｎ
の分け前より大きい最小常数、Ｓはライン当たりＲＧＢ
それぞれのサンプル数）個の１ビットピクセルデータを
有しＨ／２個の走査線を有するＮ個のサブフィールドデ
ータを飛越走査方式で第１フレームメモリ領域に記入
し、同時に以前Ｎ個のサブフィールドデータが貯蔵され
た第２メモリ領域から１ライン分量のデータごとにＭ個
の３ＮビットＲＧＢデータ列のうちＡ＋Ｇ（ｎ−１）
（Ａは各データグループの初期アドレス値、ＧはＳ／Ｑ
の分け前より大きい最小常数でグループ数を示す。１≦
ｎ≦Ｑ）番目３ＮビットＲＧＢデータをＱ回にかけて順
次に読み出す動作を１ライン分量のデータごとにＧ回反
復して順次走査方式で遂行するメモリ部と、上部及び下
部駆動電極に対応するデータをそれぞれ臨時貯蔵するた
めの一対のデータ貯蔵部を含み、前記各データ貯蔵部の
第１貯蔵領域に３Ｎ／２ビットＲＧＢデータをＱ回にか
けて順次に貯蔵すると同時に、以前データが貯蔵された
第２貯蔵領域から（Ｎ／２）×Ｑビットデータを３回に
かけて出力する動作をかえながらＧ回反復実行するデー
タインターフェース部と、前記データインターフェース
部から提供される（Ｎ／２）×Ｑビットデータを３＊Ｇ
回にかけて順次に並列入力し、入力されたピクセルデー
タにＬ／２個のアドレス電極を駆動するために、Ｎ／２
個の入力ピンとＰ（Ｐは３とＮ／２の公倍数）個の出力
ピンを有するＱ（ＱはＬ／２Ｐの分け前より大きい最小
常数）個のアドレス電極駆動集積回路をそれぞれ含む上
部及び下部アドレス電極駆動部を具えることを特徴とす
る。
【００１６】本発明の第２方法は、１ラインごとにＬ
（≦３Ｎ×Ｍ；ＮはＲＧＢそれぞれの１ワードのビット
数、ＭはＳ／Ｎの分け前より大きい最小常数、Ｓはライ
ン当たりＲＧＢそれぞれのサンプル数）個の１ビットピ
クセルデータを貯蔵したフレームメモリからＮ／２個の
入力ピンとＰ（Ｐは３とＮ／２の公倍数）個の出力ピン
を有するＱ（ＱはＬ／２Ｐの分け前より大きい最小常
数）個のアドレス電極駆動集積回路にピクセルデータを
インターフェーシングするデータインターフェーシング
方法において、前記フレームメモリから１ライン分量の
データごとにＭ個の３Ｎ／２ビットＲＧＢデータ列のう
ちＡ＋Ｇ（ｎ−１）（Ａは各データグループの初期アド
レス値、ＧはＳ／（Ｑ／２）の分け前より大きい最小常
数でグループ数を示す。１≦ｎ≦Ｑ／２）番目３Ｎ／２
ビットＲＧＢデータをＱ／２回にかけて順次に読み出す
動作を１ライン分量のデータごとにＧ回繰り返して遂行
する段階と、前記読み出された３Ｎ／２ビットＲＧＢデ
ータをＱ／２回にかけて第１及び第２貯蔵領域に順次に
それぞれ貯蔵すると同時に、以前データが貯蔵された第
３及び第４貯蔵領域から（Ｎ／２）×（Ｑ／２）ビット
データを交互に６回にかけて出力する段階と、前記第１
及び第２貯蔵領域と前記第３及び第４貯蔵領域とに対し
て前記貯蔵及び出力することをかえながらＧ／２回反復
実行する段階を具えることを特徴とする。
（≦３Ｎ×Ｍ；ＮはＲＧＢそれぞれの１ワードのビット
数、ＭはＳ／Ｎの分け前より大きい最小常数、Ｓはライ
ン当たりＲＧＢそれぞれのサンプル数）個の１ビットピ
クセルデータを貯蔵したフレームメモリからＮ／２個の
入力ピンとＰ（Ｐは３とＮ／２の公倍数）個の出力ピン
を有するＱ（ＱはＬ／２Ｐの分け前より大きい最小常
数）個のアドレス電極駆動集積回路にピクセルデータを
インターフェーシングするデータインターフェーシング
方法において、前記フレームメモリから１ライン分量の
データごとにＭ個の３Ｎ／２ビットＲＧＢデータ列のう
ちＡ＋Ｇ（ｎ−１）（Ａは各データグループの初期アド
レス値、ＧはＳ／（Ｑ／２）の分け前より大きい最小常
数でグループ数を示す。１≦ｎ≦Ｑ／２）番目３Ｎ／２
ビットＲＧＢデータをＱ／２回にかけて順次に読み出す
動作を１ライン分量のデータごとにＧ回繰り返して遂行
する段階と、前記読み出された３Ｎ／２ビットＲＧＢデ
ータをＱ／２回にかけて第１及び第２貯蔵領域に順次に
それぞれ貯蔵すると同時に、以前データが貯蔵された第
３及び第４貯蔵領域から（Ｎ／２）×（Ｑ／２）ビット
データを交互に６回にかけて出力する段階と、前記第１
及び第２貯蔵領域と前記第３及び第４貯蔵領域とに対し
て前記貯蔵及び出力することをかえながらＧ／２回反復
実行する段階を具えることを特徴とする。
【００１７】本発明の第２装置は、３Ｓ＊Ｈ（Ｓはライ
ン当たりＲ，Ｇ，Ｂそれぞれのサンプル数、Ｈは水平走
査線数）解像度を有し、３Ｓ個のストリップ形Ｒ，Ｇ，
Ｂアドレス電極を交互に分けてパネルの上下でそれぞれ
駆動する平板ディスプレイパネルを有する平板ディスプ
レイ装置において、１ラインごとにＬ（≦３Ｎ×Ｍ；Ｎ
はＲＧＢそれぞれの１ワードのビット数、ＭはＳ／Ｎの
分け前より大きい最小常数、Ｓはライン当たりＲＧＢそ
れぞれのサンプル数）個の１ビットピクセルデータを有
しＨ／２個の走査線を有するＮ個のサブフィールドデー
タを飛越走査方式で第１フレームメモリ領域に記入し、
同時に以前Ｎ個のサブフィールドデータが貯蔵された第
２メモリ領域から１ライン分量のデータごとにＭ個の３
ＮビットＲＧＢデータ列のうちＡ＋Ｇ（ｎ−１）（Ａは
各データグループの初期アドレス値、ＧはＳ／Ｑの分け
前より大きい最小常数でグループ数を示す。１≦ｎ≦Ｑ
／２）番目３ＮビットＲＧＢデータをＱ回にかけて順次
に読み出す動作を１ライン分量のデータごとにＧ回反復
して順次走査方式で遂行するメモリ部と、上部及び下部
駆動電極に対応するデータをそれぞれ臨時貯蔵するため
の一対のデータ貯蔵部を含み、前記各データ貯蔵部の第
１及び第２貯蔵領域に３Ｎ／２ビットＲＧＢデータをＱ
／２回にかけて順次に貯蔵すると同時に、以前データが
貯蔵された第３及び第４貯蔵領域から（Ｎ／２）×（Ｑ
／２）ビットデータを交互に６回にかけて出力する動作
をかえながらＧ／２回反復実行するデータインターフェ
ース部と、前記データインターフェース部から提供され
る（Ｎ／２）×（Ｑ／２）ビットデータを奇数番目と偶
数番目の集積回路に交互に３＊（Ｇ／２）回にかけて順
次に並列入力し、入力されたピクセルデータにＬ／２個
のアドレス電極を駆動するために、Ｎ／２個の入力ピン
とＰ（Ｐは３とＮ／２の公倍数）個の出力ピンを有する
Ｑ（ＱはＬ／２Ｐの分け前より大きい最小常数）個のア
ドレス電極駆動集積回路をそれぞれ含む上部及び下部ア
ドレス電極駆動部を具えることを特徴とする。
ン当たりＲ，Ｇ，Ｂそれぞれのサンプル数、Ｈは水平走
査線数）解像度を有し、３Ｓ個のストリップ形Ｒ，Ｇ，
Ｂアドレス電極を交互に分けてパネルの上下でそれぞれ
駆動する平板ディスプレイパネルを有する平板ディスプ
レイ装置において、１ラインごとにＬ（≦３Ｎ×Ｍ；Ｎ
はＲＧＢそれぞれの１ワードのビット数、ＭはＳ／Ｎの
分け前より大きい最小常数、Ｓはライン当たりＲＧＢそ
れぞれのサンプル数）個の１ビットピクセルデータを有
しＨ／２個の走査線を有するＮ個のサブフィールドデー
タを飛越走査方式で第１フレームメモリ領域に記入し、
同時に以前Ｎ個のサブフィールドデータが貯蔵された第
２メモリ領域から１ライン分量のデータごとにＭ個の３
ＮビットＲＧＢデータ列のうちＡ＋Ｇ（ｎ−１）（Ａは
各データグループの初期アドレス値、ＧはＳ／Ｑの分け
前より大きい最小常数でグループ数を示す。１≦ｎ≦Ｑ
／２）番目３ＮビットＲＧＢデータをＱ回にかけて順次
に読み出す動作を１ライン分量のデータごとにＧ回反復
して順次走査方式で遂行するメモリ部と、上部及び下部
駆動電極に対応するデータをそれぞれ臨時貯蔵するため
の一対のデータ貯蔵部を含み、前記各データ貯蔵部の第
１及び第２貯蔵領域に３Ｎ／２ビットＲＧＢデータをＱ
／２回にかけて順次に貯蔵すると同時に、以前データが
貯蔵された第３及び第４貯蔵領域から（Ｎ／２）×（Ｑ
／２）ビットデータを交互に６回にかけて出力する動作
をかえながらＧ／２回反復実行するデータインターフェ
ース部と、前記データインターフェース部から提供され
る（Ｎ／２）×（Ｑ／２）ビットデータを奇数番目と偶
数番目の集積回路に交互に３＊（Ｇ／２）回にかけて順
次に並列入力し、入力されたピクセルデータにＬ／２個
のアドレス電極を駆動するために、Ｎ／２個の入力ピン
とＰ（Ｐは３とＮ／２の公倍数）個の出力ピンを有する
Ｑ（ＱはＬ／２Ｐの分け前より大きい最小常数）個のア
ドレス電極駆動集積回路をそれぞれ含む上部及び下部ア
ドレス電極駆動部を具えることを特徴とする。
【００１８】本発明の第３方法は、１ラインごとにＬ
（≦３Ｎ×Ｍ；ＮはＲＧＢそれぞれの１ワードのビット
数、ＭはＳ／Ｎの分け前より大きい最小常数、Ｓはライ
ン当たりＲＧＢそれぞれのサンプル数）個の１ビットピ
クセルデータを貯蔵したフレームメモリからＮ／２個の
入力ピンとＰ（Ｐは３とＮ／２の公倍数）個の出力ピン
を有するＱ（ＱはＬ／２Ｐの分け前より大きい最小常
数）個のアドレス電極駆動集積回路にピクセルデータを
インターフェーシングするデータインターフェーシング
方法において、前記フレームメモリから１／２ライン分
量のデータごとにＭ個の３Ｎ／２ビットＲＧＢデータ列
のうちＡ＋Ｇ（ｎ−１）（Ａは各データグループの初期
アドレス値、ＧはＭ／Ｑの分け前より大きい最小常数で
グループ数を示す。１≦ｎ≦Ｑ／２）番目３Ｎ／２ビッ
トＲＧＢデータをＱ／２回にかけて順次に読み出す動作
を１ライン分量のデータごとにＧ回繰り返して遂行する
段階と、前記読み出された３Ｎ／２ビットＲＧＢデータ
をＱ／２回にかけて第１貯蔵領域に順次にそれぞれ貯蔵
すると同時に、以前データが貯蔵された第２貯蔵領域か
ら（Ｎ／２）×（Ｑ／２）ビットデータを３回にかけて
連続的に出力する段階と、前記第１及び第２貯蔵領域に
対して前記貯蔵及び出力することをかえながらＧ回反復
実行する段階を具える。
（≦３Ｎ×Ｍ；ＮはＲＧＢそれぞれの１ワードのビット
数、ＭはＳ／Ｎの分け前より大きい最小常数、Ｓはライ
ン当たりＲＧＢそれぞれのサンプル数）個の１ビットピ
クセルデータを貯蔵したフレームメモリからＮ／２個の
入力ピンとＰ（Ｐは３とＮ／２の公倍数）個の出力ピン
を有するＱ（ＱはＬ／２Ｐの分け前より大きい最小常
数）個のアドレス電極駆動集積回路にピクセルデータを
インターフェーシングするデータインターフェーシング
方法において、前記フレームメモリから１／２ライン分
量のデータごとにＭ個の３Ｎ／２ビットＲＧＢデータ列
のうちＡ＋Ｇ（ｎ−１）（Ａは各データグループの初期
アドレス値、ＧはＭ／Ｑの分け前より大きい最小常数で
グループ数を示す。１≦ｎ≦Ｑ／２）番目３Ｎ／２ビッ
トＲＧＢデータをＱ／２回にかけて順次に読み出す動作
を１ライン分量のデータごとにＧ回繰り返して遂行する
段階と、前記読み出された３Ｎ／２ビットＲＧＢデータ
をＱ／２回にかけて第１貯蔵領域に順次にそれぞれ貯蔵
すると同時に、以前データが貯蔵された第２貯蔵領域か
ら（Ｎ／２）×（Ｑ／２）ビットデータを３回にかけて
連続的に出力する段階と、前記第１及び第２貯蔵領域に
対して前記貯蔵及び出力することをかえながらＧ回反復
実行する段階を具える。
【００１９】本発明の第３装置は、３Ｓ＊Ｈ（Ｓはライ
ン当たりＲ，Ｇ，Ｂそれぞれのサンプル数、Ｈは水平走
査線数）解像度を有し、３Ｓ個のストリップ形Ｒ，Ｇ，
Ｂアドレス電極を交互に分けてパネルの上下でそれぞれ
駆動する平板ディスプレイパネルを有する平板ディスプ
レイ装置において、１ラインごとにＬ（≦３Ｎ×Ｍ；Ｎ
はＲＧＢそれぞれの１ワードのビット数、ＭはＳ／Ｎの
分け前より大きい最小常数、Ｓはライン当たりＲＧＢそ
れぞれのサンプル数）個の１ビットピクセルデータを有
しＨ／２個の走査線を有するＮ個のサブフィールドデー
タを飛越走査方式で第１フレームメモリ領域に記入し、
同時に以前Ｎ個のサブフィールドデータが貯蔵された第
２メモリ領域から１ライン分量のデータごとにＭ個の３
ＮビットＲＧＢデータ列のうちＡ＋Ｇ（ｎ−１）（Ａは
各データグループの初期アドレス値、ＧはＳ／Ｑの分け
前より大きい最小常数でグループ数を示す。１≦ｎ≦Ｑ
／２）番目３ＮビットＲＧＢデータをＱ回にかけて順次
に読み出す動作を１ライン分量のデータごとにＧ回反復
して順次走査方式で遂行するメモリ部と、上部及び下部
駆動電極に対応するデータをそれぞれ臨時貯蔵するため
の一対のデータ貯蔵部を含み、前記各データ貯蔵部の第
１貯蔵領域に３Ｎ／２ビットＲＧＢデータをＱ／２回に
かけて順次に貯蔵すると同時に、以前データが貯蔵され
た第２貯蔵領域から（Ｎ／２）×（Ｑ／２）ビットデー
タを３回にかけて連続的に出力する動作をかえながらＧ
回反復実行するデータインターフェース部と、前記デー
タインターフェース部から提供される（Ｎ／２）×（Ｑ
／２）ビットデータを奇数番目と偶数番目の集積回路に
連続して３回ずつ交互にＧ回にかけて順次に並列入力
し、入力されたピクセルデータにＬ／２個のアドレス電
極を駆動するために、Ｎ／２個の入力ピンとＰ（Ｐは３
とＮ／２の公倍数）個の出力ピンを有するＱ（ＱはＬ／
２Ｐの分け前より大きい最小常数）個のアドレス電極駆
動集積回路をそれぞれ含む上部及び下部アドレス電極駆
動部を具えることを特徴とする。
ン当たりＲ，Ｇ，Ｂそれぞれのサンプル数、Ｈは水平走
査線数）解像度を有し、３Ｓ個のストリップ形Ｒ，Ｇ，
Ｂアドレス電極を交互に分けてパネルの上下でそれぞれ
駆動する平板ディスプレイパネルを有する平板ディスプ
レイ装置において、１ラインごとにＬ（≦３Ｎ×Ｍ；Ｎ
はＲＧＢそれぞれの１ワードのビット数、ＭはＳ／Ｎの
分け前より大きい最小常数、Ｓはライン当たりＲＧＢそ
れぞれのサンプル数）個の１ビットピクセルデータを有
しＨ／２個の走査線を有するＮ個のサブフィールドデー
タを飛越走査方式で第１フレームメモリ領域に記入し、
同時に以前Ｎ個のサブフィールドデータが貯蔵された第
２メモリ領域から１ライン分量のデータごとにＭ個の３
ＮビットＲＧＢデータ列のうちＡ＋Ｇ（ｎ−１）（Ａは
各データグループの初期アドレス値、ＧはＳ／Ｑの分け
前より大きい最小常数でグループ数を示す。１≦ｎ≦Ｑ
／２）番目３ＮビットＲＧＢデータをＱ回にかけて順次
に読み出す動作を１ライン分量のデータごとにＧ回反復
して順次走査方式で遂行するメモリ部と、上部及び下部
駆動電極に対応するデータをそれぞれ臨時貯蔵するため
の一対のデータ貯蔵部を含み、前記各データ貯蔵部の第
１貯蔵領域に３Ｎ／２ビットＲＧＢデータをＱ／２回に
かけて順次に貯蔵すると同時に、以前データが貯蔵され
た第２貯蔵領域から（Ｎ／２）×（Ｑ／２）ビットデー
タを３回にかけて連続的に出力する動作をかえながらＧ
回反復実行するデータインターフェース部と、前記デー
タインターフェース部から提供される（Ｎ／２）×（Ｑ
／２）ビットデータを奇数番目と偶数番目の集積回路に
連続して３回ずつ交互にＧ回にかけて順次に並列入力
し、入力されたピクセルデータにＬ／２個のアドレス電
極を駆動するために、Ｎ／２個の入力ピンとＰ（Ｐは３
とＮ／２の公倍数）個の出力ピンを有するＱ（ＱはＬ／
２Ｐの分け前より大きい最小常数）個のアドレス電極駆
動集積回路をそれぞれ含む上部及び下部アドレス電極駆
動部を具えることを特徴とする。
【００２０】以上のような本発明の目的と別の特徴及び
長所などは次ぎに参照する本発明のいくつかの好適な実
施例に対する以下の説明から明確になるであろう。
長所などは次ぎに参照する本発明のいくつかの好適な実
施例に対する以下の説明から明確になるであろう。
【００２１】
【発明の実施の形態】以下、添付図面に基づいて本発明
の好適な実施例により説明する。第１実施例 図１に本発明による平板ディスプレイ装置の望ましい一
実施例であるＰＤＰ−ＴＶの回路ブロック構成を示す。
一実施例のＰＤＰ−ＴＶ構成では大きくＮＴＳＣ複合映
像信号をＰＤＰ−ＴＶシステムに適合な信号形態で転換
する映像処理部と処理された映像データをパネルディス
プレイするための駆動回路部で構成される。
の好適な実施例により説明する。第１実施例 図１に本発明による平板ディスプレイ装置の望ましい一
実施例であるＰＤＰ−ＴＶの回路ブロック構成を示す。
一実施例のＰＤＰ−ＴＶ構成では大きくＮＴＳＣ複合映
像信号をＰＤＰ−ＴＶシステムに適合な信号形態で転換
する映像処理部と処理された映像データをパネルディス
プレイするための駆動回路部で構成される。
【００２２】概略的にアンテナを通して受信される複合
映像信号は音声及び映像信号処理部１０でアナログ処理
されＡＤＣ１２で一定の映像データでディジタル化され
る。この映像データは再びデータ処理部１４のデータ再
配列部１４ａ、メモリ部１４ｂ、データインターフェー
ス部１４ｃを通してＰＤＰの階調処理特性に符合される
データストリームの形態でアドレス電極駆動部２０，２
２に提供される。
映像信号は音声及び映像信号処理部１０でアナログ処理
されＡＤＣ１２で一定の映像データでディジタル化され
る。この映像データは再びデータ処理部１４のデータ再
配列部１４ａ、メモリ部１４ｂ、データインターフェー
ス部１４ｃを通してＰＤＰの階調処理特性に符合される
データストリームの形態でアドレス電極駆動部２０，２
２に提供される。
【００２３】そのほかに、タイミングコントローラ部１
６と高電圧発生部１８はアドレス、スキャン及び維持電
極駆動部２０，２２，２４，２６で必要とする高電圧制
御パルスを出力し、電源部３０は交流電源ＡＣＶを入力
にして全体システムで必要とするすべての直流電圧ＤＣ
Ｖを生成供給する。
６と高電圧発生部１８はアドレス、スキャン及び維持電
極駆動部２０，２２，２４，２６で必要とする高電圧制
御パルスを出力し、電源部３０は交流電源ＡＣＶを入力
にして全体システムで必要とするすべての直流電圧ＤＣ
Ｖを生成供給する。
【００２４】音声及び映像信号処理部１０ではＮＴＳＣ
複合映像信号の入力を受けてアナログＲＧＢと同期信号
Ｈ．Ｖ ＳＹＮＣを分離し、輝度信号の平均値に該当す
る平均画面レベル（ＡＰＬ：Average Picture Level)を
求めてＡＤＣ１２に提供する。
複合映像信号の入力を受けてアナログＲＧＢと同期信号
Ｈ．Ｖ ＳＹＮＣを分離し、輝度信号の平均値に該当す
る平均画面レベル（ＡＰＬ：Average Picture Level)を
求めてＡＤＣ１２に提供する。
【００２５】ＮＴＳＣ複合映像信号は飛越走査方式で１
フレームが偶数と奇数の２フィールドで構成されてお
り、水平同期信号は１５．７３ＫＨｚ、垂直同期信号は
６０Ｈｚの周波数を有する。複合映像信号から分離した
音声信号はオーディオ増幅器を経て直接スピーカに出力
する。
フレームが偶数と奇数の２フィールドで構成されてお
り、水平同期信号は１５．７３ＫＨｚ、垂直同期信号は
６０Ｈｚの周波数を有する。複合映像信号から分離した
音声信号はオーディオ増幅器を経て直接スピーカに出力
する。
【００２６】ＡＤＣ１２はアナログＲＧＢ信号を入力さ
れディジタルデータに変換してデータ処理部１４に出力
し、ディジタルデータはＰＤＰ−ＴＶシステムの明るさ
の改善のために変換された形態の映像データである。Ａ
ＤＣ１２ではアナログＲＧＢ及びＡＰＬ信号を量子化さ
せるのに適切の信号レベルに増幅し、垂直及び水平同期
信号を一定の位相に変換する。また、ＡＤＣ１２ではサ
ンプリングクロックを入力同期信号に同期されたクロッ
クに使用するためにＰＬＬを使用してクロックを生成す
る。
れディジタルデータに変換してデータ処理部１４に出力
し、ディジタルデータはＰＤＰ−ＴＶシステムの明るさ
の改善のために変換された形態の映像データである。Ａ
ＤＣ１２ではアナログＲＧＢ及びＡＰＬ信号を量子化さ
せるのに適切の信号レベルに増幅し、垂直及び水平同期
信号を一定の位相に変換する。また、ＡＤＣ１２ではサ
ンプリングクロックを入力同期信号に同期されたクロッ
クに使用するためにＰＬＬを使用してクロックを生成す
る。
【００２７】ＰＬＬは入力同期信号の位相とループから
出力された可変パルスの位相を比較して入力同期信号に
同期されたクロックを出力する。もしも、入力同期信号
に同期されたクロックを使用しない場合にはディスプレ
イされる映像の垂直直線性が保障されない。
出力された可変パルスの位相を比較して入力同期信号に
同期されたクロックを出力する。もしも、入力同期信号
に同期されたクロックを使用しない場合にはディスプレ
イされる映像の垂直直線性が保障されない。
【００２８】また、ＡＤＣ１２ではサンプリング領域の
垂直位置と水平位置を設定する。垂直位置区間は入力信
号のうち映像情報があるラインのみを設定し、水平位置
区間は垂直位置に設定されたラインのうち映像情報があ
る時間のみを設定する。垂直位置区間と水平位置区間は
サンプリングをする基準になる。垂直位置区間は次の＜
表１＞に示すように２４０ラインずつ、総４８０ライン
が選択される。水平位置区間はラインごとに最小８５３
個のサンプリングクロックが存在できる時間にならなけ
ればならない。
垂直位置と水平位置を設定する。垂直位置区間は入力信
号のうち映像情報があるラインのみを設定し、水平位置
区間は垂直位置に設定されたラインのうち映像情報があ
る時間のみを設定する。垂直位置区間と水平位置区間は
サンプリングをする基準になる。垂直位置区間は次の＜
表１＞に示すように２４０ラインずつ、総４８０ライン
が選択される。水平位置区間はラインごとに最小８５３
個のサンプリングクロックが存在できる時間にならなけ
ればならない。
【００２９】
【表１】
【００３０】また、ＡＤＣ１２ではＲＧＢデータをＰＤ
Ｐの明るさ特性に符合するデータにマッピングして出力
する。すなわち、ＡＤＣ１２はＲＯＭにいくつかのベク
タテーブルを具備して、ディジタル化されたＡＰＬデー
タにより最適のベクタテーブルを１：１マッピングして
改善されたＲＧＢデータ形態でデータ処理部１４に提供
する。
Ｐの明るさ特性に符合するデータにマッピングして出力
する。すなわち、ＡＤＣ１２はＲＯＭにいくつかのベク
タテーブルを具備して、ディジタル化されたＡＰＬデー
タにより最適のベクタテーブルを１：１マッピングして
改善されたＲＧＢデータ形態でデータ処理部１４に提供
する。
【００３１】データ処理部１４のデータ再配列部１４ａ
ではＰＤＰの階調処理のためには１フィールドの映像デ
ータを複数個のサブフィールドに再構成した後に最再上
位ビットから最下位ビットまで再配列する必要がある。
ではＰＤＰの階調処理のためには１フィールドの映像デ
ータを複数個のサブフィールドに再構成した後に最再上
位ビットから最下位ビットまで再配列する必要がある。
【００３２】データ再配列部１４ａは第１及び第２シフ
トレジスタ３２，３４、Ｄフリップフロップ及びマルチ
プレクサ３６、第１及び第２バッファ３８，４０、ロジ
ック制御部４２で構成され並列で提供される映像データ
がフレームメモリの一つのアドレスに同一の加重値を有
するビットで貯蔵されるように再配列する。
トレジスタ３２，３４、Ｄフリップフロップ及びマルチ
プレクサ３６、第１及び第２バッファ３８，４０、ロジ
ック制御部４２で構成され並列で提供される映像データ
がフレームメモリの一つのアドレスに同一の加重値を有
するビットで貯蔵されるように再配列する。
【００３３】第１シフトレジスタ３２が第１シフトクロ
ック信号ＣＬＫ１に応じて８個の８ビットサンプル映像
データをロードする間に、第２シフトレジスタ３４では
第２シフトクロック信号ＣＬＫ２に応じて以前にロード
された８個の８ビットサンプル映像データが最上位ビッ
トから最下位ビット順に順次にシフトしながら出力され
る。Ｄフリップフロップ及びマルチプレクサ３６は第１
制御信号Ｓ１に応じてこれらのうちシフトモードで出力
される同一加重値のデータを選択して第１及び第２バッ
ファ３８，４０に供給する。第１及び第２バッファ３
８，４０は第２制御信号Ｓ２に応じて再配列された映像
データをライトモードのフレームメモリに連結させる動
作を遂行する。
ック信号ＣＬＫ１に応じて８個の８ビットサンプル映像
データをロードする間に、第２シフトレジスタ３４では
第２シフトクロック信号ＣＬＫ２に応じて以前にロード
された８個の８ビットサンプル映像データが最上位ビッ
トから最下位ビット順に順次にシフトしながら出力され
る。Ｄフリップフロップ及びマルチプレクサ３６は第１
制御信号Ｓ１に応じてこれらのうちシフトモードで出力
される同一加重値のデータを選択して第１及び第２バッ
ファ３８，４０に供給する。第１及び第２バッファ３
８，４０は第２制御信号Ｓ２に応じて再配列された映像
データをライトモードのフレームメモリに連結させる動
作を遂行する。
【００３４】ロジック制御部４２では同期信号Ｈ．Ｖ
ＳＹＮＣとメインクロック信号ＭＣＬＫを入力して第１
及び第２シフトクロック信号ＣＬＫ１，ＣＬＫ２と第１
及び第２制御信号Ｓ１，Ｓ２をそれぞれ発生する。
ＳＹＮＣとメインクロック信号ＭＣＬＫを入力して第１
及び第２シフトクロック信号ＣＬＫ１，ＣＬＫ２と第１
及び第２制御信号Ｓ１，Ｓ２をそれぞれ発生する。
【００３５】データ処理部１４のメモリ部１４ｂは第１
及び第２フレームメモリ４４，４６、データセレクタ４
８、クロック発生部５０、ライト及びリードアドレス生
成部５２，５４、アドレスセレクタ５６で構成される。
及び第２フレームメモリ４４，４６、データセレクタ４
８、クロック発生部５０、ライト及びリードアドレス生
成部５２，５４、アドレスセレクタ５６で構成される。
【００３６】各フレームメモリ４４，４６には奇数フィ
ールドデータと偶数フィールドデータが飛越走査方式で
順次貯蔵される。
ールドデータと偶数フィールドデータが飛越走査方式で
順次貯蔵される。
【００３７】データセレクタ４８は第１及び第２フレー
ムメモリ４４，４６のうちリードライトモードで出力さ
れる映像データを選択してデータインターフェース部１
４ｃに提供する。
ムメモリ４４，４６のうちリードライトモードで出力さ
れる映像データを選択してデータインターフェース部１
４ｃに提供する。
【００３８】クロック発生部５０は同期信号Ｈ．Ｖ Ｓ
ＹＮＣとメインクロックＭＣＬＫを入力してライト及び
リードアドレスクロック及びメモリを駆動するのに必要
なその他のすべてのロジック制御パルスを生成供給す
る。
ＹＮＣとメインクロックＭＣＬＫを入力してライト及び
リードアドレスクロック及びメモリを駆動するのに必要
なその他のすべてのロジック制御パルスを生成供給す
る。
【００３９】ライト及びリードアドレス生成部５２，５
４はインターレース方式で入力される映像データをノン
インターレース方式に変換してディスプレイするために
ライトアドレスとリードアドレスの順番が異なる。すな
わち、ライト及びリードアドレス生成部５２，５４はメ
モリ部１４ｂに貯蔵された１フレームの映像データを読
み出すために１ライン分量の奇数ラインデータをリード
した後偶数ラインデータをリードする動作を反復遂行す
る。また、各ライン分量のデータリード動作はデータイ
ンターフェース部１４ｃの貯蔵領域の大きさにより数回
にかけて反復遂行される。
４はインターレース方式で入力される映像データをノン
インターレース方式に変換してディスプレイするために
ライトアドレスとリードアドレスの順番が異なる。すな
わち、ライト及びリードアドレス生成部５２，５４はメ
モリ部１４ｂに貯蔵された１フレームの映像データを読
み出すために１ライン分量の奇数ラインデータをリード
した後偶数ラインデータをリードする動作を反復遂行す
る。また、各ライン分量のデータリード動作はデータイ
ンターフェース部１４ｃの貯蔵領域の大きさにより数回
にかけて反復遂行される。
【００４０】例えば、貯蔵領域の大きさがラインサイズ
の１／５である場合にはライト及びリードアドレス生成
部５２，５４は１０７個の２４ビットＲＧＢデータ列の
うちＡ＋５（ｎ−１）（Ａは各データグループの初期ア
ドレス値、１≦ｎ≦２２）番目２４ビットＲＧＢデータ
を２２回にかけて順次に読み出す動作を５回にかけて反
復遂行する。
の１／５である場合にはライト及びリードアドレス生成
部５２，５４は１０７個の２４ビットＲＧＢデータ列の
うちＡ＋５（ｎ−１）（Ａは各データグループの初期ア
ドレス値、１≦ｎ≦２２）番目２４ビットＲＧＢデータ
を２２回にかけて順次に読み出す動作を５回にかけて反
復遂行する。
【００４１】また、ＰＤＰ階調処理上１フィールドを８
個のサブフィールドで分けて、各サブフィールドに該当
する映像データを順にリードしてデータインターフェー
ス部１６に提供しなければならないためにライト順番と
は構造的に大変異なるリード順番を有する。それで、設
計したメモリマップ構成によるライトアドレス生成器５
２とリードアドレス生成器５４が必要であり、アドレス
セレクタ５６は第１及び第２フレームメモリ４４，４６
の各動作モードにより該当アドレスを提供する。
個のサブフィールドで分けて、各サブフィールドに該当
する映像データを順にリードしてデータインターフェー
ス部１６に提供しなければならないためにライト順番と
は構造的に大変異なるリード順番を有する。それで、設
計したメモリマップ構成によるライトアドレス生成器５
２とリードアドレス生成器５４が必要であり、アドレス
セレクタ５６は第１及び第２フレームメモリ４４，４６
の各動作モードにより該当アドレスを提供する。
【００４２】図３には本発明によるデータインターフェ
ース部の望ましい一実施例の構成を示す。データインタ
ーフェース部１４ｃはメモリ部１４ｂから出力されるＲ
ＧＢデータを表示部２８のＲＧＢ画素配置に合うように
再配列してアドレス駆動ＩＣに供給する。すなわち、デ
ータインターフェース部はメモリから提供されるＲＧＢ
データを臨時貯蔵して上部及び下部アドレス電極駆動部
２０，２２で要求するデータ形態に合わせて提供する。
ース部の望ましい一実施例の構成を示す。データインタ
ーフェース部１４ｃはメモリ部１４ｂから出力されるＲ
ＧＢデータを表示部２８のＲＧＢ画素配置に合うように
再配列してアドレス駆動ＩＣに供給する。すなわち、デ
ータインターフェース部はメモリから提供されるＲＧＢ
データを臨時貯蔵して上部及び下部アドレス電極駆動部
２０，２２で要求するデータ形態に合わせて提供する。
【００４３】データインターフェース部１４ｃは一対の
データ貯蔵部６０，６２を含む。一対のデータ貯蔵部６
０，６２は上部及び下部アドレス電極駆動部２０，２２
にそれぞれ対応する。メモリから提供される２４ビット
データのうち上部アドレス電極に対応する１２ビットデ
ータはデータ貯蔵部６０に提供され、下部アドレス電極
に対応される１２ビットデータはデータ貯蔵部６２に提
供される。
データ貯蔵部６０，６２を含む。一対のデータ貯蔵部６
０，６２は上部及び下部アドレス電極駆動部２０，２２
にそれぞれ対応する。メモリから提供される２４ビット
データのうち上部アドレス電極に対応する１２ビットデ
ータはデータ貯蔵部６０に提供され、下部アドレス電極
に対応される１２ビットデータはデータ貯蔵部６２に提
供される。
【００４４】各データ貯蔵部６０，６２はそれぞれ第１
貯蔵領域６０ａ，６２ａと第２貯蔵領域６０ｂ，６２ｂ
を含む。各貯蔵領域には２２個の１２ビットデータを貯
蔵する。各貯蔵領域は８８ビットデータを３回にかけて
出力する。
貯蔵領域６０ａ，６２ａと第２貯蔵領域６０ｂ，６２ｂ
を含む。各貯蔵領域には２２個の１２ビットデータを貯
蔵する。各貯蔵領域は８８ビットデータを３回にかけて
出力する。
【００４５】図４はデータ貯蔵部の詳細構成を示す。各
貯蔵領域は２２個の１２ビット入力バッファ６４と、１
２コラム＊２２ローのＤフリップフロップ６６、３個の
８８ビット出力バッファ６８で構成される。各１２ビッ
ト入力バッファ６４は２２個のイネーブル信号ＩＥＮ１
−ＩＥＮ２２にそれぞれ応じて順次にイネーブルされ１
２ビットデータを各ローの１２個Ｄフリップフロップに
提供する。各８８ビット出力バッファ６４は３個のイネ
ーブル信号ＯＥＮ１−ＯＥＮ３にそれぞれ応じて順次に
イネーブルされ４コラム＊２２ローのＤフリップフロッ
プにラッチされた８８ビットデータを並列出力する。出
力選択器７０は第１及び第２貯蔵領域から出力される３
回の８８ビット出力データを５回にかけて交互に選択す
る。
貯蔵領域は２２個の１２ビット入力バッファ６４と、１
２コラム＊２２ローのＤフリップフロップ６６、３個の
８８ビット出力バッファ６８で構成される。各１２ビッ
ト入力バッファ６４は２２個のイネーブル信号ＩＥＮ１
−ＩＥＮ２２にそれぞれ応じて順次にイネーブルされ１
２ビットデータを各ローの１２個Ｄフリップフロップに
提供する。各８８ビット出力バッファ６４は３個のイネ
ーブル信号ＯＥＮ１−ＯＥＮ３にそれぞれ応じて順次に
イネーブルされ４コラム＊２２ローのＤフリップフロッ
プにラッチされた８８ビットデータを並列出力する。出
力選択器７０は第１及び第２貯蔵領域から出力される３
回の８８ビット出力データを５回にかけて交互に選択す
る。
【００４６】図５を参照すると、一実施例のデータイン
ターフェーシングはメモリから提供される２２回の１２
ビットデータを第１貯蔵領域６０ａに順次に貯蔵し、同
時に第２貯蔵領域６０ｂに以前に貯蔵されたデータを３
回にかけて８８ビットデータに出力する。従って、この
ような貯蔵及び出力動作が５回にかけて反復実行される
ことにより１ライン分のデータがアドレス電極駆動部か
ら要求されるデータ形態で提供される。すなわち、メモ
リからは図５のＡに示すように、１ライン分の上部アド
レス電極用１２８０個のデータを５個のデータグループ
Ｇ１−Ｇ５に区分して提供すると、データインターフェ
ース部では図５のＢ及びＣに示すように、１グループの
データが貯蔵される間に以前に貯蔵された別のグループ
のデータを出力する。各グループデータは３回にかけて
８８ビットデータに出力されるために図５のＤに示すよ
うに、１ライン分量の１２８０個のデータが総１５回に
かけて電極駆動部に提供される。
ターフェーシングはメモリから提供される２２回の１２
ビットデータを第１貯蔵領域６０ａに順次に貯蔵し、同
時に第２貯蔵領域６０ｂに以前に貯蔵されたデータを３
回にかけて８８ビットデータに出力する。従って、この
ような貯蔵及び出力動作が５回にかけて反復実行される
ことにより１ライン分のデータがアドレス電極駆動部か
ら要求されるデータ形態で提供される。すなわち、メモ
リからは図５のＡに示すように、１ライン分の上部アド
レス電極用１２８０個のデータを５個のデータグループ
Ｇ１−Ｇ５に区分して提供すると、データインターフェ
ース部では図５のＢ及びＣに示すように、１グループの
データが貯蔵される間に以前に貯蔵された別のグループ
のデータを出力する。各グループデータは３回にかけて
８８ビットデータに出力されるために図５のＤに示すよ
うに、１ライン分量の１２８０個のデータが総１５回に
かけて電極駆動部に提供される。
【００４７】高電圧発生部１８はタイミングコントロー
ラ部１６で出力される各種ロジックレベルの制御パルス
により直流高電圧を組合して上下部アドレス電極駆動部
２０，２２、スキャン電極駆動部２４、維持電極駆動部
２６で必要とする制御パルスを生成してＰＤＰが駆動で
きるようにする。アドレス電極駆動部ではデータインタ
ーフェース部１４ｃから提供されるデータの電圧レベル
を適合な電圧レベルに高めて表示部２８に選択的記入が
可能なようにする。
ラ部１６で出力される各種ロジックレベルの制御パルス
により直流高電圧を組合して上下部アドレス電極駆動部
２０，２２、スキャン電極駆動部２４、維持電極駆動部
２６で必要とする制御パルスを生成してＰＤＰが駆動で
きるようにする。アドレス電極駆動部ではデータインタ
ーフェース部１４ｃから提供されるデータの電圧レベル
を適合な電圧レベルに高めて表示部２８に選択的記入が
可能なようにする。
【００４８】図６にはアドレス電極駆動部２０，２２の
詳細構成を示す。各アドレス電極駆動部は２２個の駆動
集積回路ＤＩＣ１−ＤＩＣ２２を含む。各駆動集積回路
は４ビット入力ピンと６０ビット出力ピンを有して４ビ
ットデータを総１５回入力してストリップ形態の６０個
のＲＧＢ電極を駆動する。上部アドレス電極のうちＲ及
びＢ電極は１ライン分量の奇数番目データに対応し、Ｇ
電極は１ライン分量の偶数番目データに対応する。
詳細構成を示す。各アドレス電極駆動部は２２個の駆動
集積回路ＤＩＣ１−ＤＩＣ２２を含む。各駆動集積回路
は４ビット入力ピンと６０ビット出力ピンを有して４ビ
ットデータを総１５回入力してストリップ形態の６０個
のＲＧＢ電極を駆動する。上部アドレス電極のうちＲ及
びＢ電極は１ライン分量の奇数番目データに対応し、Ｇ
電極は１ライン分量の偶数番目データに対応する。
【００４９】このように構成された本発明の一実施例の
ＰＤＰの階調処理のための駆動方法はまず１フィールド
をいくつかのサブフィールド２５６階調−８サブフィー
ルドに該当する映像データを上下部アドレス電極駆動部
２０，２２を通してライン単位に表示部２８に記入す
る。ＭＳＢデータが記入されるサブフィールドでＬＳＢ
サブフィールド順に放電維持パルスの個数を少なくして
これらの組合による総放電維持期間に階調処理をする。
ＰＤＰの階調処理のための駆動方法はまず１フィールド
をいくつかのサブフィールド２５６階調−８サブフィー
ルドに該当する映像データを上下部アドレス電極駆動部
２０，２２を通してライン単位に表示部２８に記入す
る。ＭＳＢデータが記入されるサブフィールドでＬＳＢ
サブフィールド順に放電維持パルスの個数を少なくして
これらの組合による総放電維持期間に階調処理をする。
【００５０】同一のデータを偶数フィールドに２回にデ
ィスプレイして、ノンインターレーススキャンによる点
滅(flickering)をなくす。分けられたサブフィールド駆
動順番は次のようである。 １）全画面記入及び消去 以前サブフィールドの放電維持後に選択された画素に残
っている壁電荷を消去するために可視的でない程度の短
い時間にすべての画素に壁電荷を記入させ、次にすべて
の画素を消去して残っている壁電荷をすべて消去させる
ことによりＰＤＰを初期化させる。
ィスプレイして、ノンインターレーススキャンによる点
滅(flickering)をなくす。分けられたサブフィールド駆
動順番は次のようである。 １）全画面記入及び消去 以前サブフィールドの放電維持後に選択された画素に残
っている壁電荷を消去するために可視的でない程度の短
い時間にすべての画素に壁電荷を記入させ、次にすべて
の画素を消去して残っている壁電荷をすべて消去させる
ことによりＰＤＰを初期化させる。
【００５１】２）データ記入 スキャン電極に順次にスキャンパルスをシフトさせなが
らアドレス電極を通して該当データをライン単位に記入
して放電させようとする画素に選択的に壁電荷を形成さ
せる。
らアドレス電極を通して該当データをライン単位に記入
して放電させようとする画素に選択的に壁電荷を形成さ
せる。
【００５２】３）放電維持 維持電極とスキャン電極との間に代わり代わりに維持パ
ルスを供給して壁電荷が形成された画素の放電を開始維
持させる。このとき、記入されなかった画素が記入され
た周辺画素により影響を受けて間違い放電をおこす可能
性があるために維持パルス供給後ごとに小幅消去を行っ
て正確な放電がなされるようにする。
ルスを供給して壁電荷が形成された画素の放電を開始維
持させる。このとき、記入されなかった画素が記入され
た周辺画素により影響を受けて間違い放電をおこす可能
性があるために維持パルス供給後ごとに小幅消去を行っ
て正確な放電がなされるようにする。
【００５３】第２実施例 第２実施例はメモリ部の１ライン分量のデータを６個の
グループに区分する。１０７個の２４ビットＲＧＢデー
タ列のうちＡ＋６（ｎ−１）（Ａは各データグループの
初期アドレス値、１≦ｎ≦１８）番目２４ビットＲＧＢ
データを１８回にかけて順次に読み出す動作を６回にか
けて反復遂行する。
グループに区分する。１０７個の２４ビットＲＧＢデー
タ列のうちＡ＋６（ｎ−１）（Ａは各データグループの
初期アドレス値、１≦ｎ≦１８）番目２４ビットＲＧＢ
データを１８回にかけて順次に読み出す動作を６回にか
けて反復遂行する。
【００５４】データインターフェース部では各貯蔵領域
では１８個の１２ビットデータが貯蔵される。各貯蔵領
域は７６ビットデータを３回にかけて出力する。
では１８個の１２ビットデータが貯蔵される。各貯蔵領
域は７６ビットデータを３回にかけて出力する。
【００５５】すなわち、メモリ部からは図７のＡに示す
ように１ライン分の上部アドレス電極用１２８０個のデ
ータを６個のデータグループＧ１−Ｇ６に区分して提供
すると、データインターフェース部には図７のＢ及びＣ
に示すように、１グループのデータが貯蔵される間に以
前に貯蔵された別のグループのデータが出力されるよう
にする。各グループデータは３回にかけて７６ビットデ
ータに出力されるために図７のＤに示すように、上部ア
ドレス電極用１ライン分量の１２８０個のデータが総１
８回にかけて電極駆動部に提供される。
ように１ライン分の上部アドレス電極用１２８０個のデ
ータを６個のデータグループＧ１−Ｇ６に区分して提供
すると、データインターフェース部には図７のＢ及びＣ
に示すように、１グループのデータが貯蔵される間に以
前に貯蔵された別のグループのデータが出力されるよう
にする。各グループデータは３回にかけて７６ビットデ
ータに出力されるために図７のＤに示すように、上部ア
ドレス電極用１ライン分量の１２８０個のデータが総１
８回にかけて電極駆動部に提供される。
【００５６】アドレス電極駆動部は１８個の駆動集積回
路を含む。各駆動集積回路は４ビット入力ピンと７２ビ
ット出力ピンを有して４ビットデータを総１８回入力し
てストリップ形態の７２個のＲＧＢ電極を駆動する。
路を含む。各駆動集積回路は４ビット入力ピンと７２ビ
ット出力ピンを有して４ビットデータを総１８回入力し
てストリップ形態の７２個のＲＧＢ電極を駆動する。
【００５７】第２実施例は一実施例に比べて処理速度が
１５回から１８回にやや早くなるがデータ出力ピン数が
８８個から７２個に減る。
１５回から１８回にやや早くなるがデータ出力ピン数が
８８個から７２個に減る。
【００５８】第３実施例 第３実施例はメモリ部の１ライン分量のデータを１０個
のグループに区分する。１０７個の２４ビットＲＧＢデ
ータ列のうちＡ＋１０（ｎ−１）（Ａは各データグルー
プの初期アドレス値、１≦ｎ≦１１）番目２４ビットＲ
ＧＢデータを３０回にかけて順次に読み出す動作を１０
回にかけて反復遂行する。
のグループに区分する。１０７個の２４ビットＲＧＢデ
ータ列のうちＡ＋１０（ｎ−１）（Ａは各データグルー
プの初期アドレス値、１≦ｎ≦１１）番目２４ビットＲ
ＧＢデータを３０回にかけて順次に読み出す動作を１０
回にかけて反復遂行する。
【００５９】データインターフェース部では４個の貯蔵
領域を有し各貯蔵領域には１１個の１２ビットデータが
貯蔵される。各貯蔵領域は４４ビットデータを３回にか
けて出力する。
領域を有し各貯蔵領域には１１個の１２ビットデータが
貯蔵される。各貯蔵領域は４４ビットデータを３回にか
けて出力する。
【００６０】すなわち、メモリ部からは図８のＡに示す
ように１ライン分の上部アドレス電極用１２８０個のデ
ータを１０個のデータグループＧ１−Ｇ１０に区分して
提供すると、データインターフェース部では図８のＢ及
びＣに示すように、連続する２グループのデータが貯蔵
される間に以前に貯蔵された連続する異なる２グループ
のデータが出力されるようにする。各グループデータは
交互に６回にかけて４４ビットデータに出力されるため
に図８のＤに示すように、上部アドレス電極用１ライン
分量の１２８０個のデータが総３０回にかけて電極駆動
部に提供される。
ように１ライン分の上部アドレス電極用１２８０個のデ
ータを１０個のデータグループＧ１−Ｇ１０に区分して
提供すると、データインターフェース部では図８のＢ及
びＣに示すように、連続する２グループのデータが貯蔵
される間に以前に貯蔵された連続する異なる２グループ
のデータが出力されるようにする。各グループデータは
交互に６回にかけて４４ビットデータに出力されるため
に図８のＤに示すように、上部アドレス電極用１ライン
分量の１２８０個のデータが総３０回にかけて電極駆動
部に提供される。
【００６１】アドレス電極駆動部は２２個の駆動集積回
路を含む。２２個の駆動集積回路のうち奇数番目と偶数
番目の集積回路に交互にそれぞれ１５回の４４ビットデ
ータがロードされる。各駆動集積回路は４ビット入力ピ
ンと６０ビット出力ピンを有して４ビットデータを総３
０回入力してストリップ形態の６０個のＲＧＢ電極を駆
動する。
路を含む。２２個の駆動集積回路のうち奇数番目と偶数
番目の集積回路に交互にそれぞれ１５回の４４ビットデ
ータがロードされる。各駆動集積回路は４ビット入力ピ
ンと６０ビット出力ピンを有して４ビットデータを総３
０回入力してストリップ形態の６０個のＲＧＢ電極を駆
動する。
【００６２】第３実施例は前述した別の実施例に比べて
処理速度が３０回に早くなるがデータインターフェース
部のデータ出力ピン数が４４個に減る。
処理速度が３０回に早くなるがデータインターフェース
部のデータ出力ピン数が４４個に減る。
【００６３】第４実施例 第４実施例はメモリ部の１ライン分量のデータを１２個
のグループに区分する。１０７個の２４ビットＲＧＢデ
ータ列のうちＡ＋１２（ｎ−１）（Ａは各データグルー
プの初期アドレス値、１≦ｎ≦３６）番目２４ビットＲ
ＧＢデータを３６回にかけて順次に読み出す動作を１２
回にかけて反復遂行する。
のグループに区分する。１０７個の２４ビットＲＧＢデ
ータ列のうちＡ＋１２（ｎ−１）（Ａは各データグルー
プの初期アドレス値、１≦ｎ≦３６）番目２４ビットＲ
ＧＢデータを３６回にかけて順次に読み出す動作を１２
回にかけて反復遂行する。
【００６４】データインターフェース部では４個の貯蔵
領域を有し各貯蔵領域では９個の１２ビットデータが貯
蔵される。各貯蔵領域は３６ビットデータを３回にかけ
て出力する。
領域を有し各貯蔵領域では９個の１２ビットデータが貯
蔵される。各貯蔵領域は３６ビットデータを３回にかけ
て出力する。
【００６５】すなわち、メモリ部からは図９のＡに示す
ように１ライン分の上部アドレス電極用１２８０個のデ
ータを１２個のデータグループＧ１−Ｇ１２に区分して
提供すると、データインターフェース部には図９のＢ及
びＣに示すように、連続する２グループのデータが貯蔵
される間に以前に貯蔵された連続する別の２グループの
データが出力されるようにする。各グループデータは交
互に６回にかけて３６ビットデータに出力されるために
図９のＤに示すように、上部アドレス電極用１ライン分
量の１２８０個のデータが総３６回にかけて電極駆動部
に提供される。
ように１ライン分の上部アドレス電極用１２８０個のデ
ータを１２個のデータグループＧ１−Ｇ１２に区分して
提供すると、データインターフェース部には図９のＢ及
びＣに示すように、連続する２グループのデータが貯蔵
される間に以前に貯蔵された連続する別の２グループの
データが出力されるようにする。各グループデータは交
互に６回にかけて３６ビットデータに出力されるために
図９のＤに示すように、上部アドレス電極用１ライン分
量の１２８０個のデータが総３６回にかけて電極駆動部
に提供される。
【００６６】アドレス電極駆動部は１８個の駆動集積回
路を含む。１８個の駆動集積回路のうち奇数番目と偶数
番目の集積回路に交互にそれぞれ１８回の３６ビットデ
ータがロードされる。各駆動集積回路は４ビット入力ピ
ンと７２ビット出力ピンを有して４ビットデータを総３
６回入力してストリップ形態の７２個のＲＧＢ電極を駆
動する。
路を含む。１８個の駆動集積回路のうち奇数番目と偶数
番目の集積回路に交互にそれぞれ１８回の３６ビットデ
ータがロードされる。各駆動集積回路は４ビット入力ピ
ンと７２ビット出力ピンを有して４ビットデータを総３
６回入力してストリップ形態の７２個のＲＧＢ電極を駆
動する。
【００６７】第３実施例は前述した別の実施例に比べて
処理速度が３６回に早くなるがデータ出力ピン数が３６
個に減る。
処理速度が３６回に早くなるがデータ出力ピン数が３６
個に減る。
【００６８】第５実施例 第５実施例は第３実施例に比較すると、メモリ部からは
図１０のＡに示すように１ライン分の上部アドレス電極
用１２８０個のデータを１０個のデータグループＧ１−
Ｇ１０に区分して提供すると、データインターフェース
部では図１０のＢ及びＣに示すように、１グループのデ
ータが貯蔵される間に以前に貯蔵された別の１グループ
のデータが出力されるようにする。各グループデータは
連続して３回にかけて４４ビットデータに出力されるた
めに図１０のＤに示すように、上部アドレス電極用１ラ
イン分量の１２８０個のデータが総３０回にかけて電極
駆動部に提供される。
図１０のＡに示すように１ライン分の上部アドレス電極
用１２８０個のデータを１０個のデータグループＧ１−
Ｇ１０に区分して提供すると、データインターフェース
部では図１０のＢ及びＣに示すように、１グループのデ
ータが貯蔵される間に以前に貯蔵された別の１グループ
のデータが出力されるようにする。各グループデータは
連続して３回にかけて４４ビットデータに出力されるた
めに図１０のＤに示すように、上部アドレス電極用１ラ
イン分量の１２８０個のデータが総３０回にかけて電極
駆動部に提供される。
【００６９】アドレス電極駆動部は２２個の駆動集積回
路を含む。２２個の駆動集積回路のうち奇数番目と偶数
番目の集積回路に交互にそれぞれ３回ずつ４４ビットデ
ータが５回にかけてロードされる。各駆動集積回路は４
ビット入力ピンと６０ビット出力ピンを有して４ビット
データを総３０回入力してストリップ形態の６０個のＲ
ＧＢ電極を駆動する。
路を含む。２２個の駆動集積回路のうち奇数番目と偶数
番目の集積回路に交互にそれぞれ３回ずつ４４ビットデ
ータが５回にかけてロードされる。各駆動集積回路は４
ビット入力ピンと６０ビット出力ピンを有して４ビット
データを総３０回入力してストリップ形態の６０個のＲ
ＧＢ電極を駆動する。
【００７０】第５実施例は前述した第１及び第３の実施
例に比べてデータインターフェース部の貯蔵領域の大き
さを半分に減らすことができる。
例に比べてデータインターフェース部の貯蔵領域の大き
さを半分に減らすことができる。
【００７１】第６実施例 第６実施例は第４実施例に比較すると、メモリ部からは
図１１のＡに示すように１ライン分の上部アドレス電極
用１２８０個のデータを１２個のデータグループＧ１−
Ｇ１２に区分して提供すると、データインターフェース
部では図１１のＢ及びＣに示すように、１グループのデ
ータが貯蔵される間に以前に貯蔵された別の１グループ
のデータが出力されるようにする。各グループデータは
連続して３回にかけて３６ビットデータに出力されるた
めに図１１のＤに示すように、上部アドレス電極用１ラ
イン分量の１２８０個のデータが総３６回にかけて電極
駆動部に提供される。
図１１のＡに示すように１ライン分の上部アドレス電極
用１２８０個のデータを１２個のデータグループＧ１−
Ｇ１２に区分して提供すると、データインターフェース
部では図１１のＢ及びＣに示すように、１グループのデ
ータが貯蔵される間に以前に貯蔵された別の１グループ
のデータが出力されるようにする。各グループデータは
連続して３回にかけて３６ビットデータに出力されるた
めに図１１のＤに示すように、上部アドレス電極用１ラ
イン分量の１２８０個のデータが総３６回にかけて電極
駆動部に提供される。
【００７２】アドレス電極駆動部は１８個の駆動集積回
路を含む。１８個の駆動集積回路のうち奇数番目と偶数
番目の集積回路に交互にそれぞれ３回ずつ３６ビットデ
ータが６回にかけてロードされる。各駆動集積回路は４
ビット入力ピンと７２ビット出力ピンを有して４ビット
データを総３６回入力してストリップ形態の７２個のＲ
ＧＢ電極を駆動する。
路を含む。１８個の駆動集積回路のうち奇数番目と偶数
番目の集積回路に交互にそれぞれ３回ずつ３６ビットデ
ータが６回にかけてロードされる。各駆動集積回路は４
ビット入力ピンと７２ビット出力ピンを有して４ビット
データを総３６回入力してストリップ形態の７２個のＲ
ＧＢ電極を駆動する。
【００７３】第６実施例は前述した第２及び第４の実施
例に比べてデータインターフェース部の貯蔵領域の大き
さを半分に減らすことができる。
例に比べてデータインターフェース部の貯蔵領域の大き
さを半分に減らすことができる。
【００７４】
【発明の効果】以上で説明したように、本発明ではデー
タインターフェース部の貯蔵領域の大きさを従来のライ
ン分量のサイズで１／５、１／６、１／１０または１／
１２に減らすことができ、データインターフェース部の
回路設計を単純化することができ、内部制御のための外
部制御信号用入力ピン数を大幅的に減らすことができ
る。従って、データインターフェース部のＡＳＩＣ設計
費用を減らすことができ、周辺回路との連結性を向上さ
せることができるために全体的にＰＤＰ−ＴＶの原価を
ダウンすることができる。
タインターフェース部の貯蔵領域の大きさを従来のライ
ン分量のサイズで１／５、１／６、１／１０または１／
１２に減らすことができ、データインターフェース部の
回路設計を単純化することができ、内部制御のための外
部制御信号用入力ピン数を大幅的に減らすことができ
る。従って、データインターフェース部のＡＳＩＣ設計
費用を減らすことができ、周辺回路との連結性を向上さ
せることができるために全体的にＰＤＰ−ＴＶの原価を
ダウンすることができる。
【００７５】本発明を実施例によって詳細に説明した
が、本発明は実施例によって限定されず、本発明が属す
る技術分野において通常の知識を有するものであれば本
発明の思想と精神を離れることなく、本発明を修正また
は変更できるであろう。
が、本発明は実施例によって限定されず、本発明が属す
る技術分野において通常の知識を有するものであれば本
発明の思想と精神を離れることなく、本発明を修正また
は変更できるであろう。
【図１】本発明による平板ディスプレイ装置の望ましい
一実施例であるＰＤＰ−ＴＶの回路ブロック構成を示
す。
一実施例であるＰＤＰ−ＴＶの回路ブロック構成を示
す。
【図２】図１のデータ処理部のデータ再配列部及びメモ
リ部の望ましい一実施例を示す。
リ部の望ましい一実施例を示す。
【図３】図１のデータ処理部のデータインターフェース
部の望ましい一実施例を示す。
部の望ましい一実施例を示す。
【図４】図３のデータインターフェース部の詳細回路構
成を示す。
成を示す。
【図５】本発明によるデータインターフェーシング方法
の第１実施例を示す。
の第１実施例を示す。
【図６】図１の上部及び下部アドレス電極駆動部の構成
を示す。
を示す。
【図７】本発明によるデータインターフェーシング方法
の第２実施例を示す。
の第２実施例を示す。
【図８】本発明によるデータインターフェーシング方法
の第３実施例を示す。
の第３実施例を示す。
【図９】本発明によるデータインターフェーシング方法
の第４実施例を示す。
の第４実施例を示す。
【図１０】本発明によるデータインターフェーシング方
法の第５実施例を示す。
法の第５実施例を示す。
【図１１】本発明によるデータインターフェーシング方
法の第６実施例を示す。
法の第６実施例を示す。
１０ 映像信号処理部 １２ ＡＤＣ １４ データ処理部 １４ａ データ再配列部 １４ｂ メモリ部 １４ｃ データインターフェース部 １６ タイミングコントローラ部 １８ 高電圧発生部 ２０ 上部アドレス電極駆動部 ２２ 下部アドレス電極駆動部 ２４ スキャン電極駆動部 ２６ 維持電極駆動部 ２８ 表示部 ３０ 電源部 ３２ 第１シフトレジスタ ３４ 第２シフトレジスタ ３６ マルチプレクサ ３８ 第１バッファ ４０ 第２バッファ ４２ ロジック制御部 ４４ 第１フレームメモリ ４６ 第２フレームメモリ ４８ データセレクタ ５０ クロック発生部 ５２ ライトアドレス生成部 ５４ リードアドレス生成部 ５６ アドレスセレクタ ６０，６２ データ貯蔵部
Claims (18)
- 【請求項１】 １ラインごとにＬ（≦３Ｎ×Ｍ；ＮはＲ
ＧＢそれぞれの１ワードのビット数、ＭはＳ／Ｎの分け
前より大きい最小常数、Ｓはライン当たりＲＧＢそれぞ
れのサンプル数）個の１ビットピクセルデータを貯蔵し
たフレームメモリからＮ／２個の入力ピンとＰ（Ｐは３
とＮ／２の公倍数）個の出力ピンを有するＱ（ＱはＬ／
２Ｐの分け前より大きい最小常数）個のアドレス電極駆
動集積回路にピクセルデータをインターフェーシングす
るデータインターフェーシング方法において、 前記フレームメモリから１ライン分量のデータごとにＭ
個の３Ｎ／２ビットＲＧＢデータ列のうちＡ＋Ｇ（ｎ−
１）（Ａは各データグループの初期アドレス値、ＧはＭ
／Ｑの分け前より大きい最小常数でグループ数を示す。
１≦ｎ≦Ｑ）番目３Ｎ／２ビットＲＧＢデータをＱ回に
かけて順次に読み出す動作を１／２ライン分量のデータ
ごとにＧ回繰り返して遂行する段階と、 前記読み出された３Ｎ／２ビットＲＧＢデータをＱ回に
かけて第１貯蔵領域に貯蔵すると同時に、以前データが
貯蔵された第２貯蔵領域から（Ｎ／２）×Ｑビットデー
タ列を３回にかけて出力する段階と、 前記第１及び第２貯蔵領域に対して前記貯蔵及び出力す
ることをかえながらＧ回反復実行する段階を具えること
を特徴とする平板ディスプレイ装置のデータインターフ
ェーシング方法。 - 【請求項２】 前記各変数Ｓ，Ｌ，Ｍ，Ｎ，Ｐ，Ｑ，Ｇ
は８５３，２５５９，１０７，８，６０，２２，５であ
ることを特徴とする請求項１に記載の平板ディスプレイ
装置のデータインターフェーシング方法。 - 【請求項３】 前記各変数Ｓ，Ｌ，Ｍ，Ｎ，Ｐ，Ｑ，Ｇ
は８５３，２５５９，１０７，８，７２，１８，６であ
ることを特徴とする請求項１に記載の平板ディスプレイ
装置のデータインターフェーシング方法。 - 【請求項４】 ３Ｓ＊Ｈ（Ｓはライン当たりＲ，Ｇ，Ｂ
それぞれのサンプル数、Ｈは水平走査線数）解像度を有
し、３Ｓ個のストリップ形Ｒ，Ｇ，Ｂアドレス電極を交
互に分けてパネルの上下にそれぞれ配置された上部及び
下部アドレス電極駆動部によりそれぞれ駆動する平板デ
ィスプレイパネルを有する平板ディスプレイ装置におい
て、 １ラインごとにＬ（≦３Ｎ×Ｍ；ＮはＲＧＢそれぞれの
１ワードのビット数、ＭはＳ／Ｎの分け前より大きい最
小常数、Ｓはライン当たりＲＧＢそれぞれのサンプル
数）個の１ビットピクセルデータを有しＨ／２個の走査
線を有するＮ個のサブフィールドデータを飛越走査方式
で第１フレームメモリ領域に記入し、同時に以前Ｎ個の
サブフィールドデータが貯蔵された第２メモリ領域から
１ライン分量のデータごとにＭ個の３ＮビットＲＧＢデ
ータ列のうちＡ＋Ｇ（ｎ−１）（Ａは各データグループ
の初期アドレス値、ＧはＳ／Ｑの分け前より大きい最小
常数でグループ数を示す。１≦ｎ≦Ｑ）番目３Ｎビット
ＲＧＢデータをＱ回にかけて順次に読み出す動作を１ラ
イン分量のデータごとにＧ回反復して順次走査方式で遂
行するメモリ部と、 上部及び下部駆動電極に対応するデータをそれぞれ臨時
貯蔵するための一対のデータ貯蔵部を含み、前記各デー
タ貯蔵部の第１貯蔵領域に３Ｎ／２ビットＲＧＢデータ
をＱ回にかけて順次に貯蔵すると同時に、以前データが
貯蔵された第２貯蔵領域から（Ｎ／２）×Ｑビットデー
タを３回にかけて出力する動作をかえながらＧ回反復実
行するデータインターフェース部と、 前記データインターフェース部から提供される（Ｎ／
２）×Ｑビットデータを３＊Ｇ回にかけて順次に並列入
力し、入力されたピクセルデータにＬ／２個のアドレス
電極を駆動するために、Ｎ／２個の入力ピンとＰ（Ｐは
３とＮ／２の公倍数）個の出力ピンを有するＱ（ＱはＬ
／２Ｐの分け前より大きい最小常数）個のアドレス電極
駆動集積回路をそれぞれ含む上部及び下部アドレス電極
駆動部を具えることを特徴とする平板ディスプレイ装
置。 - 【請求項５】 前記各変数Ｓ，Ｌ，Ｍ，Ｎ，Ｐ，Ｑ，Ｇ
は８５３，２５５９，１０７，８，６０，２２，５であ
ることを特徴とする請求項４に記載の平板ディスプレイ
装置。 - 【請求項６】 前記各変数Ｓ，Ｌ，Ｍ，Ｎ，Ｐ，Ｑ，Ｇ
は８５３，２５５９，１０７，８，７２，１８，６であ
ることを特徴とする請求項４に記載の平板ディスプレイ
装置。 - 【請求項７】 １ラインごとにＬ（≦３Ｎ×Ｍ；ＮはＲ
ＧＢそれぞれの１ワードのビット数、ＭはＳ／Ｎの分け
前より大きい最小常数、Ｓはライン当たりＲＧＢそれぞ
れのサンプル数）個の１ビットピクセルデータを貯蔵し
たフレームメモリからＮ／２個の入力ピンとＰ（Ｐは３
とＮ／２の公倍数）個の出力ピンを有するＱ（ＱはＬ／
２Ｐの分け前より大きい最小常数）個のアドレス電極駆
動集積回路にピクセルデータをインターフェーシングす
るデータインターフェーシング方法において、 前記フレームメモリから１ライン分量のデータごとにＭ
個の３Ｎ／２ビットＲＧＢデータ列のうちＡ＋Ｇ（ｎ−
１）（Ａは各データグループの初期アドレス値、ＧはＳ
／（Ｑ／２）の分け前より大きい最小常数でグループ数
を示す。１≦ｎ≦Ｑ／２）番目３Ｎ／２ビットＲＧＢデ
ータをＱ／２回にかけて順次に読み出す動作を１ライン
分量のデータごとにＧ回繰り返して遂行する段階と、 前記読み出された３Ｎ／２ビットＲＧＢデータをＱ／２
回にかけて第１及び第２貯蔵領域に順次にそれぞれ貯蔵
すると同時に、以前データが貯蔵された第３及び第４貯
蔵領域から（Ｎ／２）×（Ｑ／２）ビットデータを交互
に６回にかけて出力する段階と、 前記第１及び第２貯蔵領域と前記第３及び第４貯蔵領域
とに対して前記貯蔵及び出力することをかえながらＧ／
２回反復実行する段階を具えることを特徴とする平板デ
ィスプレイ装置のデータインターフェーシング方法。 - 【請求項８】 前記各変数Ｓ，Ｌ，Ｍ，Ｎ，Ｐ，Ｑ，Ｇ
は８５３，２５５９，１０７，８，６０，２２，１０で
あることを特徴とする請求項７に記載の平板ディスプレ
イ装置のデータインターフェーシング方法。 - 【請求項９】 前記各変数Ｓ，Ｌ，Ｍ，Ｎ，Ｐ，Ｑ，Ｇ
は８５３，２５５９，１０７，８，７２，１８，１２で
あることを特徴とする請求項７に記載の平板ディスプレ
イ装置のデータインターフェーシング方法。 - 【請求項１０】 ３Ｓ＊Ｈ（Ｓはライン当たりＲ，Ｇ，
Ｂそれぞれのサンプル数、Ｈは水平走査線数）解像度を
有し、３Ｓ個のストリップ形Ｒ，Ｇ，Ｂアドレス電極を
交互に分けてパネルの上下でそれぞれ駆動する平板ディ
スプレイパネルを有する平板ディスプレイ装置におい
て、 １ラインごとにＬ（≦３Ｎ×Ｍ；ＮはＲＧＢそれぞれの
１ワードのビット数、ＭはＳ／Ｎの分け前より大きい最
小常数、Ｓはライン当たりＲＧＢそれぞれのサンプル
数）個の１ビットピクセルデータを有しＨ／２個の走査
線を有するＮ個のサブフィールドデータを飛越走査方式
で第１フレームメモリ領域に記入し、同時に以前Ｎ個の
サブフィールドデータが貯蔵された第２メモリ領域から
１ライン分量のデータごとにＭ個の３ＮビットＲＧＢデ
ータ列のうちＡ＋Ｇ（ｎ−１）（Ａは各データグループ
の初期アドレス値、ＧはＳ／Ｑの分け前より大きい最小
常数でグループ数を示す。１≦ｎ≦Ｑ／２）番目３Ｎビ
ットＲＧＢデータをＱ回にかけて順次に読み出す動作を
１ライン分量のデータごとにＧ回反復して順次走査方式
で遂行するメモリ部と、 上部及び下部駆動電極に対応するデータをそれぞれ臨時
貯蔵するための一対のデータ貯蔵部を含み、前記各デー
タ貯蔵部の第１及び第２貯蔵領域に３Ｎ／２ビットＲＧ
ＢデータをＱ／２回にかけて順次に貯蔵すると同時に、
以前データが貯蔵された第３及び第４貯蔵領域から（Ｎ
／２）×（Ｑ／２）ビットデータを交互に６回にかけて
出力する動作をかえながらＧ／２回反復実行するデータ
インターフェース部と、 前記データインターフェース部から提供される（Ｎ／
２）×（Ｑ／２）ビットデータを奇数番目と偶数番目の
集積回路に交互に３＊（Ｇ／２）回にかけて順次に並列
入力し、入力されたピクセルデータにＬ／２個のアドレ
ス電極を駆動するために、Ｎ／２個の入力ピンとＰ（Ｐ
は３とＮ／２の公倍数）個の出力ピンを有するＱ（Ｑは
Ｌ／２Ｐの分け前より大きい最小常数）個のアドレス電
極駆動集積回路をそれぞれ含む上部及び下部アドレス電
極駆動部を具えることを特徴とする平板ディスプレイ装
置。 - 【請求項１１】 前記各変数Ｓ，Ｌ，Ｍ，Ｎ，Ｐ，Ｑ，
Ｇは８５３，２５５９，１０７，８，６０，２２，５で
あることを特徴とする請求項１０に記載の平板ディスプ
レイ装置。 - 【請求項１２】 前記各変数Ｓ，Ｌ，Ｍ，Ｎ，Ｐ，Ｑ，
Ｇは８５３，２５５９，１０７，８，７２，１８，６で
あることを特徴とする請求項１０に記載の平板ディスプ
レイ装置。 - 【請求項１３】 １ラインごとにＬ（≦３Ｎ×Ｍ；Ｎは
ＲＧＢそれぞれの１ワードのビット数、ＭはＳ／Ｎの分
け前より大きい最小常数、Ｓはライン当たりＲＧＢそれ
ぞれのサンプル数）個の１ビットピクセルデータを貯蔵
したフレームメモリからＮ／２個の入力ピンとＰ（Ｐは
３とＮ／２の公倍数）個の出力ピンを有するＱ（ＱはＬ
／２Ｐの分け前より大きい最小常数）個のアドレス電極
駆動集積回路にピクセルデータをインターフェーシング
するデータインターフェーシング方法において、 前記フレームメモリから１／２ライン分量のデータごと
にＭ個の３Ｎ／２ビットＲＧＢデータ列のうちＡ＋Ｇ
（ｎ−１）（Ａは各データグループの初期アドレス値、
ＧはＭ／Ｑの分け前より大きい最小常数でグループ数を
示す。１≦ｎ≦Ｑ／２）番目３Ｎ／２ビットＲＧＢデー
タをＱ／２回にかけて順次に読み出す動作を１ライン分
量のデータごとにＧ回繰り返して遂行する段階と、 前記読み出された３Ｎ／２ビットＲＧＢデータをＱ／２
回にかけて第１貯蔵領域に順次にそれぞれ貯蔵すると同
時に、以前データが貯蔵された第２貯蔵領域から（Ｎ／
２）×（Ｑ／２）ビットデータを３回にかけて連続的に
出力する段階と、 前記第１及び第２貯蔵領域に対して前記貯蔵及び出力す
ることをかえながらＧ回反復実行する段階を具えること
を特徴とする平板ディスプレイ装置のデータインターフ
ェーシング方法。 - 【請求項１４】 前記各変数Ｓ，Ｌ，Ｍ，Ｎ，Ｐ，Ｑ，
Ｇは８５３，２５５９，１０７，８，６０，２２，１０
であることを特徴とする請求項１３に記載の平板ディス
プレイ装置のデータインターフェーシング方法。 - 【請求項１５】 前記各変数Ｓ，Ｌ，Ｍ，Ｎ，Ｐ，Ｑ，
Ｇは８５３，２５５９，１０７，８，７２，１８，１２
であることを特徴とする請求項１３に記載の平板ディス
プレイ装置のデータインターフェーシング方法。 - 【請求項１６】 ３Ｓ＊Ｈ（Ｓはライン当たりＲ，Ｇ，
Ｂそれぞれのサンプル数、Ｈは水平走査線数）解像度を
有し、３Ｓ個のストリップ形Ｒ，Ｇ，Ｂアドレス電極を
交互に分けてパネルの上下でそれぞれ駆動する平板ディ
スプレイパネルを有する平板ディスプレイ装置におい
て、 １ラインごとにＬ（≦３Ｎ×Ｍ；ＮはＲＧＢそれぞれの
１ワードのビット数、ＭはＳ／Ｎの分け前より大きい最
小常数、Ｓはライン当たりＲＧＢそれぞれのサンプル
数）個の１ビットピクセルデータを有しＨ／２個の走査
線を有するＮ個のサブフィールドデータを飛越走査方式
で第１フレームメモリ領域に記入し、同時に以前Ｎ個の
サブフィールドデータが貯蔵された第２メモリ領域から
１ライン分量のデータごとにＭ個の３ＮビットＲＧＢデ
ータ列のうちＡ＋Ｇ（ｎ−１）（Ａは各データグループ
の初期アドレス値、ＧはＳ／Ｑの分け前より大きい最小
常数でグループ数を示す。１≦ｎ≦Ｑ／２）番目３Ｎビ
ットＲＧＢデータをＱ回にかけて順次に読み出す動作を
１ライン分量のデータごとにＧ回反復して順次走査方式
で遂行するメモリ部と、 上部及び下部駆動電極に対応するデータをそれぞれ臨時
貯蔵するための一対のデータ貯蔵部を含み、前記各デー
タ貯蔵部の第１貯蔵領域に３Ｎ／２ビットＲＧＢデータ
をＱ／２回にかけて順次に貯蔵すると同時に、以前デー
タが貯蔵された第２貯蔵領域から（Ｎ／２）×（Ｑ／
２）ビットデータを３回にかけて連続的に出力する動作
をかえながらＧ回反復実行するデータインターフェース
部と、 前記データインターフェース部から提供される（Ｎ／
２）×（Ｑ／２）ビットデータを奇数番目と偶数番目の
集積回路に連続して３回ずつ交互にＧ回にかけて順次に
並列入力し、入力されたピクセルデータにＬ／２個のア
ドレス電極を駆動するために、Ｎ／２個の入力ピンとＰ
（Ｐは３とＮ／２の公倍数）個の出力ピンを有するＱ
（ＱはＬ／２Ｐの分け前より大きい最小常数）個のアド
レス電極駆動集積回路をそれぞれ含む上部及び下部アド
レス電極駆動部を具えることを特徴とする平板ディスプ
レイ装置。 - 【請求項１７】 前記各変数Ｓ，Ｌ，Ｍ，Ｎ，Ｐ，Ｑ，
Ｇは８５３，２５５９，１０７，８，６０，２２，５で
あることを特徴とする請求項１６に記載の平板ディスプ
レイ装置。 - 【請求項１８】 前記各変数Ｓ，Ｌ，Ｍ，Ｎ，Ｐ，Ｑ，
Ｇは８５３，２５５９，１０７，８，７２，１８，６で
あることを特徴とする請求項１６に記載の平板ディスプ
レイ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970016656A KR100220704B1 (ko) | 1997-04-30 | 1997-04-30 | 피디피의 입/출력 데이터 인터페이스 장치 및 방법 |
| KR97-16656 | 1997-04-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11234692A true JPH11234692A (ja) | 1999-08-27 |
| JP3899183B2 JP3899183B2 (ja) | 2007-03-28 |
Family
ID=19504585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12110198A Expired - Fee Related JP3899183B2 (ja) | 1997-04-30 | 1998-04-30 | 平板ディスプレイ装置及びデータインターフェーシング方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6271809B1 (ja) |
| JP (1) | JP3899183B2 (ja) |
| KR (1) | KR100220704B1 (ja) |
| GB (1) | GB2325813B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008076668A (ja) * | 2006-09-20 | 2008-04-03 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000112430A (ja) * | 1998-10-08 | 2000-04-21 | Matsushita Electric Ind Co Ltd | 表示装置およびその駆動方法 |
| JP3426520B2 (ja) * | 1998-12-08 | 2003-07-14 | 富士通株式会社 | 表示パネルの駆動方法及び表示装置 |
| KR100363679B1 (ko) * | 2000-04-19 | 2002-12-05 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
| KR100472505B1 (ko) * | 2001-11-14 | 2005-03-10 | 삼성에스디아이 주식회사 | 리셋기간에서 중간방전모드를 갖는 플라즈마 디스플레이패널의 구동방법 및 그 장치 |
| CN100397458C (zh) * | 2002-10-21 | 2008-06-25 | 株式会社半导体能源研究所 | 显示器件及其驱动方法 |
| KR100604866B1 (ko) * | 2004-06-08 | 2006-07-26 | 삼성전자주식회사 | 액정 표시 장치 구동을 위한 감마 구동 방식의 소스드라이버 및 소스 라인 구동 방법 |
| KR100612504B1 (ko) * | 2005-03-03 | 2006-08-14 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 |
| TWI307241B (en) * | 2006-02-09 | 2009-03-01 | Novatek Microelectronics Corp | Apparatus and method for interlace scan video signal frequency multiplication |
| TWI333097B (en) * | 2006-02-10 | 2010-11-11 | Au Optronics Corp | Thin film transistor display device and driving method thereof |
| US7609238B2 (en) * | 2006-06-21 | 2009-10-27 | Himax Technologies, Inc. | Dual-scan circuit for driving an OLED display device |
| KR101222991B1 (ko) * | 2008-05-02 | 2013-01-17 | 엘지디스플레이 주식회사 | 백라이트 구동회로 및 이의 구동방법 |
| KR101319354B1 (ko) * | 2009-12-21 | 2013-10-16 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그의 영상 처리 방법 |
| JP2017003894A (ja) * | 2015-06-15 | 2017-01-05 | ソニー株式会社 | 表示装置及び電子機器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583234B2 (ja) * | 1973-09-21 | 1983-01-20 | 富士通株式会社 | プラズマ・デイスプレイ・パネルの駆動方式 |
| JPH07504997A (ja) * | 1992-03-20 | 1995-06-01 | ブイ エル エス アイ テクノロジー，インコーポレイテッド | ２重スキャンｌｃｄパネル駆動用のアドレス変換を用いたｖｇａ制御器と駆動方法 |
| JP3202450B2 (ja) * | 1993-10-20 | 2001-08-27 | 日本電気株式会社 | 液晶表示装置 |
| TW277129B (ja) * | 1993-12-24 | 1996-06-01 | Sharp Kk |
-
1997
- 1997-04-30 KR KR1019970016656A patent/KR100220704B1/ko not_active IP Right Cessation
-
1998
- 1998-04-29 GB GB9809184A patent/GB2325813B/en not_active Expired - Fee Related
- 1998-04-30 US US09/069,835 patent/US6271809B1/en not_active Expired - Lifetime
- 1998-04-30 JP JP12110198A patent/JP3899183B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008076668A (ja) * | 2006-09-20 | 2008-04-03 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6271809B1 (en) | 2001-08-07 |
| GB2325813B (en) | 2001-03-28 |
| GB9809184D0 (en) | 1998-07-01 |
| KR100220704B1 (ko) | 1999-09-15 |
| GB2325813A (en) | 1998-12-02 |
| JP3899183B2 (ja) | 2007-03-28 |
| KR19980079007A (ko) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3899183B2 (ja) | 平板ディスプレイ装置及びデータインターフェーシング方法 | |
| JP4689823B2 (ja) | 交流形プラズマディスプレイパネルシステムのデータインターフェーシング装置 | |
| KR100217279B1 (ko) | Pdp-tv시스템의 계조처리를 위한 메인클럭 분리적용 방법. | |
| JP2002500385A (ja) | 交流形プラズマディスプレイパネルシステムのビデオデータ処理装置 | |
| JP4163787B2 (ja) | 交流プラズマディスプレイ平板装置のタイミング制御装置及び方法 | |
| JPH10333633A (ja) | データインターフェース装置 | |
| JP2002519738A (ja) | プラズマディスプレイパネルシステムのアドレス電極駆動回路 | |
| JPH1115434A (ja) | アドレス電極駆動装置 | |
| KR100403514B1 (ko) | 피디피 티브이의 데이터 처리회로 | |
| JP5011615B2 (ja) | プラズマディスプレイ装置 | |
| JPH10333632A (ja) | 平板ディスプレイ装置及び映像データ処理方法 | |
| KR100403515B1 (ko) | 피디피 티브이의 데이터 처리회로 | |
| KR100416849B1 (ko) | Pdp-tv의구동장치및방법 | |
| KR100403516B1 (ko) | 피디피 티브이의 데이터 인터페이스 회로 | |
| KR100217276B1 (ko) | Pdp-tv의 구동을 위한 방전유지 제어방법 | |
| KR100217275B1 (ko) | Pdp-tv의 데이터 로드클럭 발생장치. | |
| KR100217278B1 (ko) | Pdp-tv의 데이터 로드클럭 발생장치. | |
| KR100256503B1 (ko) | Pdp 텔레비전의 데이터인터페이스 제어방법 | |
| KR100269641B1 (ko) | 피디피 텔레비전의 데이터 인터레이스 방법 | |
| KR100266322B1 (ko) | 피디피 텔레비전의 디지털데이터 분리처리장치 | |
| JP2002519736A (ja) | 交流形プラズマディスプレイパネルシステムのデータインターフェーシング装置 | |
| KR100277410B1 (ko) | 피디피 텔레비전에 있어서 독취어드레스 발생기 | |
| KR20000004317A (ko) | 피디피 텔레비전에 있어서 비월방식의 영상데이터를 다이내믹램에 기록, 독취하는 방법 | |
| KR20000004318A (ko) | 피디피 텔레비전에 있어서 순차방식의 영상데이터를 동기식 다이내믹 램에 기록, 독취하는 방법 | |
| KR19990051697A (ko) | 피디피 텔레비전의 라인교차 스캔방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061225 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |