KR100256503B1 - Pdp 텔레비전의 데이터인터페이스 제어방법 - Google Patents

Abstract

본 발명은 PDP 텔레비전(Plasma Display Panel Television)의 데이터인터페이스 제어신호 구성방법에 관한 것이다. 종전의 데이터인터페이스부가 NTSC 신호의 1라인분씩 저장하였다가 처리함으로써 많은 로직회로(Logic circuit)가 필요하던 것을 본 발명에서는 그 로직회로를 줄이기 위해서 어드레스구동IC의 데이터처리 단위만큼씩만 저장하여 쉬프트시키는 데이터인터페이스부로 변경하기 위하여 로직회로를 제어하는 상기의 제어신호를 변형시키는 방법을 제시하고 있다. 즉, 메모리부에서 데이터인터페이스부에, 그리고 데이터인터페이스부에서 어드레스구동IC로 데이터를 쉬프트하기 위해서 필요한 쉬프트클럭신호(clk_480), 선택신호(slct), 제1 지시제어신호(f_107sft) 및 제2 지시제어신호(f_32sft) 등의 제어신호에 대해서 드라이브 IC의 데이터처리가 1라인의 4분의 1씩 처리되도록 하기 위하여 쉬프트클럭신호(clk_480) 1라인분의 시간에 선택신호(slct)의 스위칭을 5번 시키고, 상기의 선택신호(slct)의 스위칭동작에 맞추어 제1 지시제어신호(f_107sft) 및 제2 지시제어신호(f_32sft)가 작용하도록 하여 로직회로를 줄일 수 있는 방법의 발명이다.

Description

ＰＤＰ 텔레비전의 데이터인터페이스 제어방법

본 발명은 PDP 텔레비전(Plasma Display Panel Television)의 데이터인터페이스를 제어하는 방법에 관한 것이다. 특히, 영상데이터를 메모리부에서 데이터인터페이스부로 쉬프트하고, 데이터인터페이스부에서 어드레스구동IC로 쉬프트하기 위해서 필요한 시스템의 로직회로의 수를 줄이기 위해서 데이터인터페이스부의 데이터처리에 필요한 제어신호를 적합하게 구성하는 제어방법(A control method of data interface for plasma display panel television)에 관한 것이다.

PDP는 그 제조 공정상의 잇점과 계조처리의 특징 때문에 표시장치중에서 화면의 대형화를 위해 적합하다. PDP는 일정한 전압을 갖는 연속적인 펄스에 의해 구동되며, 계조표시는 아날로그방식이 아니라 디지털방식에 의해 구현된다. PDP 텔레비전이 대형화에 적합한 이유가 공정상의 이유뿐만 아니라 기체방전이 갖는 대형화에 유용한 특성을 구동방식에 응용할 수 있기 때문이다. 텔레비전의 화상표시방법에 있어서, CRT를 이용한 일반 텔레비전방식의 경우는 전자총이 한 화소씩 순차적으로 주사하는 방식을 채용하며, 또한 계조처리는 아날로그 방식에 의해 구동되는 간단한 구동회로로 이루어져 있기 때문에 구동속도가 수십 나노초(ns)로서 매우 빠른 편이나, 고선명텔레비전(HDTV)과 같이 화소수가 수백만개로 늘어날 경우 수백만 화소의 구동을 한 화소씩 주사하는 방식으로 구현하는 것은 기술적으로 곤란하다. 그러나 평판 디스플레이기인 PDP의 경우에는 한 화소씩 주사하는 방식이 아니라 기체방전의 강한 비선형성의 특성을 이용한 행(Matrix)구동방식을 이용하여 한번에 많은 화소처리가 가능하기 때문에 상기의 고선명텔레비전(HDTV)과 같은 많은 화소의 구동이 필요한 텔레비전방식에 적합하다. 여기에서 비선형성이란 기체방전의 하나의 특징으로서, 기체방전 현상이 기체의 이온화 과정을 통한 전리에 의한 것이므로 이러한 이온화 반응이 충분히 일어날 수 있는 방전전압 이상의 전압이 인가될 때만 방전이 일어나며, 그 이하의 전압에 대해서는 방전이 일어나지 않는 기체 방전의 하나의 특성이다. PDP는 각화소에 대응하여 광원으로서 기체방전에 의한 자외선 발광을 이용하므로 구동회로는 표시 화상을 구현하기 위해서 단순히 각 화소에 대하여 기체방전을 형성하거나 소거하는 작용을 하는 기체방전에서 발생되는 자외선이 형광막을 여기하여 화상을 구현하는 능동 발광형 표시소자이다. 이와 같은 PDP의 구동회로는 크게 구분해보면 영상을 구성하는 각 화소에 대한 영상신호 및 신호제어부와 각 화소에서 발생하는 자외선을 형성 또는 소거시켜 줄 수 있는 고속의 고압스위칭제어부로 구성된다.

상기의 평판디스플레이기 PDP를 이용한 PDP 텔레비전은 복합영상신호처리부, 디지털영상데이터처리부 및 PDP 구동부로 구성되어 있다. 복합영상신호처리부에서는 수신된 아날로그 복합영상신호를 처리하고, 디지털영상데이터처리부에서는 당해 영상신호를 디지털화 하여 PDP에 표시하기에 적합한 형태로 데이터를 처리하여 PDP 구동부로 출력한다.

도 1은 상기의 디지털영상데이터처리부의 주요 구성도로서, 아날로그-디지털 변화부(ADC)에서 디지털처리된 영상데이터를 PDP 계조처리하기에 적절한 형태로 변환하기 위해서 디지털영상데이터를 재배열하여 출력하는 메모리부(3), 상기의 메모리부에서 재배열하여 선택된 디지털영상데이터를 PDP 계조처리에 적절한 데이터스트림 형태로 하여 PDP 구동부로 출력하기 위한 데이터인터페이스부(4) 및 상기의 메모리부(3)로부터 디지털영상데이터를 상기의 데이터인터페이스부(4)로 쉬프트시키기 위해서 필요한 제어신호인 쉬프트클럭신호(clk_480), 메인클럭 및 제1 지시제어신호(f_107sft)를 상기의 메모리부(3)와 데이터인터페이스(4)로 각각 제공하고, 상기의 데이터인터페이스부(4)의 데이터를 어드레스구동IC(6)에 출력시키기 위한 제2 지시제어신호(f_32sft)를 제공하는 타이밍콘트롤러부(5)로 이루어져 있다.

도 3은 상기의 도 2로 구성된 데이터처리장치에서 데이터처리를 위해서 필요한 제어신호들의 종래의 동작 파형도이다. 도3의 쉬프트클럭신호인 clk_480은 메모리부(3)에서 데이터인터페이스부(4)로 영상데이터를 넘겨주어야 할 시점을 알려주는 신호로써 PDP 텔레비전에서 하나의 주사(scan)에 해당되는 주기를 갖고 그 크기는 3㎲에 해당하는 쉬프트클럭신호이다. 또한 상기의 선택신호 slct는 데이터인터페이스부에서 1라인씩 저장할 공간을 2개 가지고 있는데 이 2개가 번갈아가며 쓰기(저장)와 읽기(출력)를 하도록 하는 선택신호이다. 상기의 제1 지시제어신호인 f_107sft는 메모리부(3)에서 데이터인터페이스부(4)로 영상데이터를 넘겨주기 위한 쉬프트신호를 만들기 위한 시작시기를 지시하는 지시제어신호이다. 그리고 제2 지시제어신호 f_32sft는 데이터인터페이스부(4)에서 PDP 구동부의 드라이브 IC로 영상데이터를 넘겨주기 위한 쉬프트신호를 만들기 위한 시작시기를 지시하는 지시제어신호이다.

상기의 데이터인터페이스부(4)에서 디지털영상데이터를 처리함에 있어서의 종래기술에서는 NTSC 영상데이터를 1라인분씩 저장하였다가 처리함으로써 매우 많은 로직회로가 필요하다. 즉, 상기 도 3의 쉬프트클럭신호(clk_480)의 최초 1라인분의 시간동안 선택신호(slct)는 하이(high)로 동작하고 쉬프트클럭신호(clk_480)의 두 번째 1라인분의 시간동안 선택신호(slct)는 로우(low)로 동작하는 것을 480라인분에 해당하는 시간동안 반복한다. 상기의 선택신호(slct)의 동작에 따라서 메모리부(3)에서 데이터인터페이스부(4)로 데이터를 쉬프트할 쉬프트신호를 만들기 위한 제1 지시제어신호(f_107sft)는 선택신호(slct)의 하이 또는 로우신호에 따라 하나씩의 클럭신호를 보낸다.

데이터인터페이스부(4)에서 어드레스구동IC에 데이터를 보내는 쉬프트신호를 만들기 위한 시작신호인 제2 지시제어신호(f_32sft)는 데이터처리를 1라인분씩 저장과 쉬프트를 반복함으로 상기의 제1 지시제어신호(f_107sft)보다 1라인 뒤에 클럭신호를 생성되도록 하고 있다.

상기와 같이 종래의 데이터인터페이스부(4)부의 제어신호는 쉬프트클럭신호(clk_480)의 1라인분의 시간동안 선택신호(slct)가 한번의 저장 아니면 출력신호를 클럭함으로써 데이터쉬프트 지시제어신호인 f_107sft 및 f_32sft등의 신호도 1라인분의 시간동안 한번의 클럭을 하게된다. 그러므로 1프레임에 해당하는 480라인을 주사하기 위해서는 그와 같은 횟수만큼의 동작이 요구된다. 따라서 이에 대응하기 위한 시스템의 로직회로의 수가 과다하게 되어 PDP 텔레비전의 데이터처리의 시스템이 복잡해지고 이에 따른 신호처리의 노이즈가 발생하는 문제점이 있다.

본 발명은 PDP 텔레비전에서 PDP에 화면표시를 위한 계조처리를 함에 있어서, 디지털영상데이터처리부의 데이터인터페이스부(4)에서 영상데이터를 처리할 때 그 제어신호의 구성으로 인해 과다한 로직회로를 필요로 한다는 상기의 문제점을 해소하고자 발명한 것이다. 따라서 본 발명의 목적은 상기의 종래기술의 문제점에 착안하여 PDP 텔레비전 시스템의 로직회로를 줄이기 위해서 어드레스구동IC(6)의 데이터처리 단위만큼씩만 저장하는 데이터인터페이스부(4)로 변경하기 위하여 로직회로를 제어하는 상기의 제어신호를 변형시키는 방법을 제공하는데 있다.

상기의 본 발명의 목적을 달성하기 위한 일실시예로써 본 발명은 PDP 구동부의 어드레스구동IC(6)의 데이터처리가 1라인의 4분의 1씩 처리되도록 하기 위하여 쉬프트클럭신호(clk_480) 1라인분의 시간(3㎲)에 선택신호(slct)의 스위칭을 5번 시키고, 메모리부(3)에서 데이터인터페이스부(4)로 데이터를 쉬프트할 시작점을 지시하는 제1 지시제어신호(f_107sft)와 데이터인터페이스부(4)에서 어드레스구동IC(6)로 데이터를 쉬프트할 시작점을 지시하는 제2 지시제어신호(f_32sft)가 상기의 선택신호(slct)의 스위칭동작에 맞추어 작용하도록 하는 로직회로를 줄일 수 있는 방법으로 이루어진다.

도 1은 PDP 텔레비전의 디지털영상데이터 처리 블록도

도 2는 PDP 텔레비전 수상기의 개략적인 구성 블록도

도 3은 종래의 데이터처리 제어신호 파형도

도 4는 본 발명의 인터페이스 데이터처리 제어신호 파형도

〈 도면의 주요부분에 대한 부호의 설명〉

1 : AV부 2 : ADC부

3 : 메모리부 4 : 데이터 인터페이스부

5 : 타이밍콘트롤러부 6 : 어드레스 구동IC

7 : 유지/주사 구동IC 8 : 고전압구동회로

9 : AC/DC 변환부 10 : 복합영상신호처리부

20 : 디지털영상데이터처리부 30 : PDP 구동부

이하, 상기의 본 발명의 목적을 달성하기 위한 실시예에 대해서 상세히 설명하기로 한다. 우선, 본 발명의 이해를 돕고자 PDP 테레비전의 화면표시를 위한 구동에 대하여 개략적인 설명을 하기로 한다.

도 2는 교류형 PDP 텔레비전(AC Type PDP-TV)의 화면표시를 위한 구동에 대하여 설명하기 위한 개략적인 블록도이다. PDP 텔레비전은 안테나를 통해 수신되는 복합영상신호를 아날로그처리하여 아날로그-디지털변환부(ADC부)에 제공하는 안테나, 미도시한 튜너부, IF증폭부 및 AV부(1)로 된 복합영상신호처리부(10)와, 상기의 복합영상신호처리부(10)로부터 입력된 아날로그 복합영상신호를 디지털처리를 하는 ADC부(2)와, 상기의 ADC부(2)로부터 입력된 디지털영상데이터를 재배열하기 위한 메모리부(3)와, 재배열한 디지털영상데이터를 입력받아 PDP 계조처리에 적당한 데이터스트림 형태로 만들기 위한 데이터인터페이스부(4)와, 상기의 메모리부(3), 데이터 인터페이스부(4) 그리고 전체 시스템을 제어하기 위한 메인클럭 및 쉬프트신호 등의 제어신호를 생성하여 공급하는 타이밍콘트롤러부(5)로 된 디지털 영상데이터처리부(20)와, 상기의 데이터인터페이스부(4)로부터 데이터스트림 형태의 영상데이터를 입력받아 플라즈마 패널에 계조처리를 위해 데이터를 공급하는 어드레스 구동 IC(6)와, PDP를 구동하는데 필요한 고전압을 제공하는 고전압구동회로(8)와, 상기의 고전압구동회로(8)의 출력으로 구동되는 유지/주사 구동 IC(7)로 된 PDP 구동부(30)로 구성된다.

상기의 PDP 텔레비전에서 화면표시를 위해서는 상기의 AV부(1)에서는 NTSC 복합신호를 입력받아 아날로그 RGB 색신호와 수평 및 수직동기신호를 분리하고, 휘도신호(Y)의 평균값에 해당하는 APL(Average Picture Level)을 구해 ADC부(2)에 공급한다. 이 APL은 PDP 텔레비전의 밝기 개선을 위해 사용된다. NTSC 복합영상신호는 비월주사(Interlaced scanning) 방식으로 1프레임이 우수, 기수의 2필드로 구성되어 있고, 수평동기신호는 약 15.73KHZ, 수직동기신호는 약 60Hz의 주파수를 갖는다. 복합영상신호로부터 분리한 음성신호는 음성증폭기를 거쳐 직접 스피커로 출력한다.

ADC부(2)는 아날로그 복합영상신호를 입력으로 받아 디지털 테이타로 변환하여 메모리부(3)로 출력해 주며, 이때 이 디지털영상데이타는 PDP 텔레비전의 밝기 개선을 위해 변환된 형상의 영상데이타이다. ADC부(2)는 증폭부, 클럭생성부, 샘플링 영역 설정부, 그리고 데이터 맵핑부로 나뉜다. 상기의 ADC부(2)에서 증폭부는 아날로그 RGB 색신호 및 APL 신호를 양자화시키기에 적당한 신호레벨로 증폭하고, 수평 및 수직동기신호를 일정한 위상으로 변환하여 출력한다. 그리고 클럭생성부는 샘플링클럭은 반드시 입력동기신호에 동기된 클럭을 사용하여야 하는데, 이를 위해서는 PLL(Phase Locked Loops)을 사용하여 클럭을 생성한다. PLL은 입력동기신호에 동기된 클럭을 출력한다. 만약 입력동기신호에 동기된 클럭을 사용하지 않을 경우에는 디스플레이되는 영상의 수직직선성이 보장되지 않는다. 또한 샘플링 영역은 수직위치와 수평위치로 설정된다. 수직위치구간은 입력신호중 영상정보가 있는 라인만을 설정하는 펄스이고, 수평위치구간은 수직위치로 설정된 라인중 영상정보가 있는 시간만을 설정하는 펄스이다. 수직위치구간과 수평위치구간은 샘플링을 하는 기준이 된다. 이때에 우수, 기수필드 각각 240 라인씩, 총 480 라인이 선택된다. 수평위치구간은 선택된 라인마다, 최소 853개의 샘플링클럭이 존재할 수 있는 시간이 되어야 한다.

상기의 ADC부(2)의 데이터맵핑부는 ADC부에서 출력된 RGB 영상데이터를 PDP의 밝기 특성에 부합하는 데이터로 맵핑하여 출력한다. 즉, ROM에 몇가지 벡터테이블을 마련해놓고 디지털화된 APL데이타에 따라 최적의 벡터테이블을 선택하여, ADC부(2)에서 출력된 RGB 영상데이터를 1:1 맵핑하여 개선된 RGB 영상데이터 형태로 메모리부(3)에 제공한다.

메모리부(3)에서는 PDP 계조처리를 위해서는 1필드의 영상데이터를 복수개의 서브필드로 재구성한 다음, 최상위 비트(MSB)부터 최하위 비트(LSB)까지 재배열한다. 즉, ADC부(2)에서 병렬(MSB~LSB)로 제공되는 영상 데이터가 프레임메모리의 한 어드레스에 동일한 가중치를 갖는 비트들로 저장되도록 재배열 한다. 또한, 비월주사(Interlaced scanning)방식으로 입력되는 영상데이터를 순차주사(Progresive scanning)방식으로 변환하여 디스플레이하므로 1프레임 분량의 영상데이터를 저장할 영역이 필요하게 된다.

ADC부(2)에서 제공하는 RGB 영상데이터를 연속적으로 재배열하기 위해 제1, 제2 쉬프트레지스터 2개를 마련하고, 이들이 교번으로 로드(Load)와 쉬프트(Shift)동작을 반복하도록 한다. 또한 한 장의 RGB 영상데이터(853×3(RGB)×480×8Bits≒10Mbit)를 저장할 수 있는 프레임메모리도 2개를 마련하여 이들이 프레임 단위로 쓰기(Write), 읽기(Read)동작을 교번으로 수행함으로써 연속적으로 영상데이터를 저장하여 디스플레이할 수 있도록 한다.

데이터인터페이스부(4)는 메모리부(3)로부터 넘어오는 RGB 영상데이터를 임시 저장하였다가 어드레스구동IC(6)에서 요구하는 데이터 형태로 맞추어 제공하는 역할을 한다. PDP에 화면을 표시하기 위해서는 메모리부(3)에서 출력되는 RGB 화소의 배치에 맞게 배열되어 어드레스구동IC(6)에 공급되어야 하기 때문에 데이터인터페이스부(4)가 필요하다.

디스플레이의 사이즈가 853×3(r,g,b)×480인 경우, 데이터인터페이스부(4)에서는 1라인 분량(853×3=2559비트)의 데이터를 임시 저장하여야 하고 또한 데이터의 연속성을 보장(입력과 출력을 동시에 수행)하여야 하므로 2라인 분량(2559×2=5118비트)의 임시 저장장소가 필요하다. 즉, 메모리부(3)로부터 RGB 영상데이터 각각 8비트씩 총 24비트의 데이터가 차례로(107회) 제1임시저장영역에 입력되면서(24bits×107=2598bits), 이와 동일한 시간 간격으로 제2 임시저장영역의 이전 1라인 분량의 데이터가 어드레스구동IC(6)에서 요구하는 데이터스트림의 형태로 출력된다. 이와 같은 입출력 동작은 제1, 제2임시저장영역에서 교대로 일어나게 된다. 즉, 제1임시저장영역이 입력모드, 제2임시저장영역이 출력모드로 동작한 후, 그 다음에는 그 역으로의 동작을 반복한다.

데이터인터페이스부(4)는 임시저장된 영상데이터를 어드레스구동IC(6)로 출력할 때, 각 구동 IC에 1비트의 데이터, 총 64비트의 영상데이터를 데이터스트림의 형태로 제공한다. 이와 같이 영상데이터가 어드레스구동 IC에 차례로(40회) 입력되면서, 병렬로 쉬프트되면 1라인 분량(64비트×40≒2559비트)의 영상데이터가 어드레스구동IC(6)에 모두 로드되게 된다. 이 과정은 다른 임시저장영역의 입력모드 동작시간과 동일해야 하므로 입력모드는 출력모드에 비해 2배의 주파수로 동작되어야 한다.

고압구동회로부(8)는 타이밍콘트롤러부(5)에서 출력되는 각종 로직레벨의 콘트롤펄스에 따라 AC/DC 변환부(9)에서 공급되는 DC 고압을 조합하여 어드레스, 주사 및 유지 구동IC(7)에서 필요로 하는 콘트롤펄스를 생성하여 PDP를 구동할 수 있도록 한다. 또한 데이터인터페이스부(4)로부터 어드레스 구동IC(6)로 제공되는 데이터스트림도 적당한 전압레벨로 높여 PDP 패널에 선택적 기입이 가능하도록 한다.

PDP 계조처리를 위한 구동방법은 우선 1필드(60Hz)를 몇 개의 서브필드(64계조 : 6 서브필드, 256계조 : 8 서브필드)로 나누고, 각 서브필드에 해당하는 영상데이터를 어드레스구동IC(6)를 통하여 라인 단위로 패널에 기입한다. MSB 데이터가 기입되는 서브필드에서 LSB 서브필드 순으로 방전유지펄스의 갯수를 적게하여, 이들의 조합에 따른 총 방전유지기간으로 계조처리를 하는 것이 일반적이다. 또한 모든 서브필드의 구동 순서는 전화면 기입 및 소거, 데이터 기입, 방전유지(화면표시)의 동작을 반복한다. 이 과정을 개략적으로 설명하면 다음과 같다.

전화면 기입 및 소거동작은 방전소거를 위한 동작 모드로서 교류형 PDP의 경우 변전하를 중화시키는 주기에서 낮은 전압으로 방전을 형성시켜 벽전하가 충분히 형성되지 않게 하거나, 짧은 펄스폭을 갖는 소거펄스를 인가하여 벽전하가 정상 상태에 도달하지 못하도록 하여 벽전하를 제거하는, 즉 이전 서브필드의 방전 유지 후에 선택된(방전한) 화소에 남아있는 벽전하(Wall charge)를 소거하기 위해, 가시적이지 않을 만큼의 짧은 시간동안에 전 화소에 벽전하를 기입시키고, 다음에 전 화소를 소거하여 남아있는 벽전하를 모두 소거시킴으로써 PDP를 초기화하는 동작이다.

데이터기입 및 주사과정은 PDP에서 일반적으로 사용되는 He+Xe, Ne+Xe의 페닝혼합기체의 경우 240V~280V의 전위를 인가해 준다. 교류의 경우 제3전극을 도입하여 면 방전 형태에서의 유지전극과 유전체에 의한 기생 커패시터에 의해 야기되는 고전류를 감소시키며, 선택 동작과 유지동작을 분리시키는 구동방식을 채용하고 있다. 실제의 적용에 있어서는 라인주사전극에 순차적(1~480)으로 주사펄스를 쉬프트시키면서 데이터기입전극을 통해 해당 데이터를 라인 단위로 기입하여 방전시키고자 하는 화소에 선택적으로 벽전하를 형성시키는 선택동작이라 하기도 하며, 초기방전형성을 위해서 필요한 구동 동작이다.

교류형 PDP의 경우 벽전하(wall charge)에 의한 기억 기능 효과를 이용하여 선택동작과 유지동작을 분리할 수 있는 기억형 구동방식의 경우 고화질 표시소자를 구현하기 위한 고계조 표시의 경우에 PDP가 대형의 표시소자에 대해서도 휘도의 저하 없이 동작할 수 있는 구동방식을 제공한다. 방전유지과정의 실제에 있어서는 방전유지구동부 전극과 라인주사 전극사이에 교번으로 유지 펄스를 인가하여 벽전하가 형성된 화소의 방전을 개시하고 이를 유지시킨다. 이 때, 기입되지 않은 화소가 기입된 주변 화소에 의해 영향을 받아, 오류방전을 일으킬 가능성이 있으므로, 유지 펄스 인가 후 마다 소폭소거를 행하여 정확한 방전이 이루어지도록 하는 동작으로 이루어진다.

한편, AC/DC 변환부(9)에서는 교류전원(220V, 60Hz)을 입력으로 하여 각 전극구동펄스를 조합하는데 필요한 고압과 그 밖의 PDP 텔레비전을 구성하는 각 부에서 요구하는 DC전압을 생성, 공급한다.

이하에서는 상기에서 설명한 PDP 텔레비전의 구동과정 중에서 상기의 도 1의 메모리부(3), 데이터인터페이스부(4), 타이밍콘트롤러부(5) 및 어드레스구동IC(6)로 이루어진 데이터처리 시스템에서 본 발명의 데이터인터페이스부(4)의 제어신호 구성방법의 일실시예에 대하여 첨부도면을 도 3, 도 4를 참조하면서 상세히 설명하기로 한다. 우선, 상기의 메모리부(3)로부터 데이터인터페이스부(4)로, 데이터인터페이스부(4)로부터 어드레스구동IC(6)로 테이터를 쉬프트시키는데 필요한 도 3 또는 도 4에 도시한 각종의 제어신호의 구성 및 동작에 대해서 상세히 설명하기로 한다.

쉬프트클럭신호(clk_480)는 메모리부(3)에서 데이터인터페이스부(4)로 데이터를 쉬프트할 때 필요한 제어신호이다. 즉, PDP 텔레비전에서 1프레임의 화면을 디스플레이하는데 우수, 기수필드 각각 240라인씩 480라인이 필요하다. 쉬프트클럭신호(clk_480)는 하나의 주사에 해당하는 3㎲에 해당하는 주기동안 각각 하이, 로우클럭을 480라인에 해당하는 주기동안 반복한다.

선택신호(slct)는 데이터인터페이스부(4)에 있는 1라인씩 저장할 공간인 2개의 임시 저장장소에 메모리부(3)로부터의 데이터의 쓰기(저장)와 저장된 데이터를 어드레스구동IC(6)로의 읽기(출력)를 번갈아 할 수 있도록 하이, 로우동작을 반복하는 제어신호이다.

제1 지시제어신호(f_107sft)는 데이터를 메모리부(3)에서 데이터인터페이스부(4)로 쉬프트할 때 필요한 제어신호이다. R, G, B 데이터가 메모리부(3)에서 각각 8비트씩 쉬프트되므로 24비트가 된다. 한편, 1라인분량의 데이터는 853개가 RGB 각각에 대해서 존재하므로 2559비트의 데이터량에 해당한다. 여기서 2559비트의 1라인분을 24비트씩 처리하기 위해서는 107번의 쉬프트신호가 필요하다. 그러나 1라인분량의 데이터를 처리하는데 3㎲의 시간동안 107번을 스위칭한다는 것은 무리이므로 각각 데이터처리 구간을 구룹으로 처리하여 각 구룹의 시작시기를 지시하는 제1 지시제어신호(f_107sft)만을 두어 해당 데이터구룹이 들어오면 그 제1 지시제어신호(f_107sft)의 첫 번째 클럭의 지시에 따라서 연속적으로 데이터가 쉬프트처리되도록 한다. 이어서 두 번째 1라인분의 시간동안에도 동일한 제1 지시제어신호(f_107sft)의 두 번째 클럭의 지시에 따라 연속적으로 데이터를 처리하도록 하여 480라인을 처리한다.

선택신호(slct)의 저장신호(high신호)에 의해서 상기와 같은 동작으로 제1 지시제어신호(f_107sft)의 지시에 따라 데이터인터페이스부(4)의 제1 임시저장영역에 저장된 1라인분량의 데이터를 어드레스구동IC(6)로 출력할 때에는 상기의 선택신호(slct)의 출력신호(low신호)에 의해 상기의 제1 지시제어신호(f_107sft)에 의해 1라인분량의 데이터 저장동작이 끝남과 동시에 출력시기를 지시하는 제2 지시제어신호(f_32sft)의 지시에 따라서 데이터를 어드레스구동IC(6)로 쉬프트시킨다. 상기의 어드레스구동IC(6)의 출력단자는 64개이고, 입력단자는 4개이다. 데이터처리상의 문제점 때문에 어드레스구동IC 2개를 1조로 묶어서 처리하면 32개의 처리과정으로 단순화될 수 있다. 그러므로 데이터인터페이스부(4)에서 데이터를 어드레스구동IC(6)로 출력시키는데에는 32개의 제2 지시제어신호(f_32sft)가 필요하다. 즉, f_32sft는 데이터인터페이스부(4)의 데이터를 어드레스구동IC(6)에 32개씩 쓸 수 있는 신호중에 처음 시작부분이라는 것을 지시하는 제어신호이다.

도 4는 본 발명의 데이터인터페이스 제어방법의 일실시예에 대한 각 제어신호의 파형도이다. 본 발명은 상기의 메모리부(3)에서 데이터인터페이스부(4)로, 데이터인터페이스부(4)에서 어드레스구동IC(6)로 데이터를 쉬프트하는 방법에 있어서, 상기의 종래기술의 제어신호의 구성과 같이 데이터의 쉬프트를 라인단위로 처리하지 않고, 실제로 어드레스구동IC(6)에서 처리하는 데이터의 분량만큼씩만 쉬프트할 수 있도록 상기의 각 제어신호를 구성하는 방법으로 이루어진다.

도 4의 본 발명의 실시예는 상기의 어드레스구동IC(6)의 데이터처리가 1라인의 4분의 1씩 처리되는 경우에 대한 파형도이다.

본 발명은 계조처리를 위한 데이터처리가 메모리부(3), 데이터인터페이스부(4), 타이밍콘트롤러부(5) 및 어드레스구동IC(6)의 구성에 의해서 행하여지는 PDP(Plasma Display Panel) 텔레비전에 있어서, 상기의 타이밍콘트롤러부(5)로부터 제공되는 쉬프트클럭신호(clk_480)의 1주기 동안 데이터인터페이스부(4)에 데이터의 저장과 출력을 교대로 선택할 수 있도록 하는 복수개의 선택신호(slct)를 구성하는 과정과, 상기의 복수개의 선택신호(slct) 구성과정에서 생성된 각각의 선택신호(slct)에 대응하여 상기의 메모리부(3)로부터 데이터인터페이스부(4)로 데이터를 쉬프트하는데 필요한 선택신호(slct)의 수와 동일한 복수개의 제1 지시제어신호(f_107sft)를 구성하는 과정과, 상기의 복수개의 선택신호(slct) 중 2번째 선택신호(slct)에서 시작하여 각각의 선택신호(slct)에 대응하여 선택신호의 수보다 1개가 적은 수의 제2 지시제어신호(f_32sft)를 구성하여 상기의 어드레스구동IC(6)에서 처리하는 분량만큼씩의 데이터를 데이터인터페이스부(4)로부터 어드레스구동IC(6)로 쉬프트시키는 과정으로 이루어져있다.

상기의 본 발명의 실시예를 좀더 상세하게 설명하면, 데이터인터페이스부(4)로부터 1라인분의 4분의 1씩 데이터를 어드레스구동IC(6)에 쉬프트하기 위해서 제2 지시제어신호(f_32sft)의 클럭이 쉬프트클럭신호(clk_480)의 1주기동안에 4번 발생한다. 상기의 어드레스구동IC(6)에 데이터를 쉬프트하는데 필요한 제2 지시제어신호(f_32sft)는 메모리부(3)에서 데이터인터페이스부(4)로 데이터를 쉬프트하는데 필요한 제1 지시제어신호(f_107sft)의 1클럭 뒤에 필요하므로, 즉, 데이터인터페이스부(4)에서 데이터의 저장과 출력이 교대로 일어나므로 제1 지시제어신호(f-107sft)의 첫 번째 클럭에 의해서 데이터가 데이터인터페이스부(4)에 저장된 후, 이 저장된 데이터를 제2 지시제어신호(f_32sft)에 의해서 어드레스구동IC(6)로 출력한다. 그러므로 제1 지시제어신호(f_107sft)는 상기의 쉬프트클럭신호(clk_480)의 1주기동안 5번의 클럭이 발생한다. 따라서 하이, 로우신호 때마다 저장과 출력을 선택하도록 제어하는 선택신호는 상기의 제1 지시제어신호(f_107sft)와 같이 쉬프트클럭신호(clk_480)의 1주기 동안 5번의 선택신호를 발생한다. 상기의 각 제어신호의 클럭발생은 상기의 타이밍콘트롤러(5)에서 또는 별도의 콘트롤프로세서에서 프로그램적으로 구현할 수 있다.

이상에서 설명한 바와 같이 본 발명은 쉬프트클럭신호(clk_480)의 1주기 동안 5개의 선택신호(slct)가 발생되고, 상기의 5개의 선택신호(slct)의 동작에 따라 5개의 제1 지시제어신호(f_107sft)를 발생시키고, 상기의 선택신호(slct)의 2번째 선택신호의 따라 쉬프트클럭신호(clk_480)의 1주기 동안 4개의 제2 지시제어신호(f_32sft)를 발생시켜 작용하게 함으로써 데이터의 쉬프트를 라인별로 획일적으로 처리하지 않고 실제로 어드레스구동IC에서 처리할 수 있는 만큼씩 나누어 데이터를 쉬프트할 수 있으므로 시스템의 로직회로를 줄일 수 있어서 시스템을 단순화 할수있는 효과가 있고, 또한 시스템의 노이즈를 저감 할 수있는 효과가 있다.

Claims (3)

1. 계조처리를 위한 데이터처리가 메모리부(3), 데이터인터페이스부(4), 타이밍콘트롤러부(5) 및 어드레스구동IC(6)의 구성에 의해서 행하여지는 PDP(Plasma Display Panel) 텔레비전에 있어서,

   상기의 타이밍콘트롤러부(5)로부터 제공되는 쉬프트클럭신호(clk_480)의 1주기 동안 데이터인터페이스부(4)에 데이터의 저장과 출력을 교대로 선택할 수 있도록 하는 복수개의 선택신호(slct)를 구성하는 과정과,

   상기의 복수개의 선택신호(slct) 구성과정에서 생성된 각각의 선택신호(slct)에 대응하여 상기의 메모리부(3)로부터 데이터인터페이스부(4)로 데이터를 쉬프트하는데 필요한 선택신호(slct)의 수와 동일한 복수개의 제1 지시제어신호(f_107sft)를 구성하는 과정과,

   상기의 복수개의 선택신호(slct) 중 2번째 선택신호(slct)에서 시작하여 각각의 선택신호(slct)에 대응하여 선택신호의 수보다 1개가 적은 수의 제2 지시제어신호(f_32sft)를 구성하여 상기의 어드레스구동IC(6)에서 처리하는 분량만큼씩의 데이터를 데이터인터페이스부(4)로부터 어드레스구동IC(6)로 쉬프트시키는 과정을 포함한 것을 특징으로 하는 PDP 텔레비전의 데이터인터페이스 제어방법.
2. 제 1 항에 있어서 상기 복수개의 선택신호(slct), 제1 지시제어신호(f_107sft) 및 제2 지시제어신호(f_32sft)는 상기의 타이밍콘트롤러부(5)에서 구성함을 특징으로 하는 PDP 텔레비전의 데이터인터페이스 제어방법.
3. 제 1 항에 있어서 상기 복수개의 선택신호(slct), 제1 지시제어신호(f_107sft) 및 제2 지시제어신호(f_32sft)는 별도의 콘트롤프로세서에서 구성함을 특징으로 하는 PDP 텔레비전의 데이터인터페이스 제어방법.

Images