KR100266321B1 - Pdp－tv의 서스테인 전극분리를 통한 인터레이스 어드레싱장치 - Google Patents

Abstract

본 발명은 플라즈마 디스플레이 패널의 데이터 어드레싱 장치에 관한 것으로, 특히 NTSC형태의 복합영상신호를 PDP로 표시할 때 순차주사로 디스플레이하는 장치에 관한 것이다. 종래에는 비월방식인 텔레비전 영상신호를 PDP로 디스플레이시키기 위하여 모드를 변환하여 어드레싱을 해야했으며 또한, 한 장의 영상데이터를 저장하여 기록 및 독취하기 위하여 프레임 메모리가 필요했다. 이에 본 발명에서는 PDP의 서스테인 전극을 두 개로 묶어서 홀수 전극들은 제1 서스테인 전극, 짝수 전극들을 제2 서스테인 전극으로 구분하여 모드변환없이 순차주사가 이루어지도록 하며 또한, 프레임 메모리 대신 홀수 및 짝수 데이터를 저장하는 필드 메모리를 사용하여 데이터 처리 주파수를 낮추도록 하는 PDP-TV의 서스테인 전극분리를 통한 인터레이스 어드레싱 장치를 제시하고 있다.

Description

ＰＤＰ－ＴＶ의 서스테인 전극분리를 통한 인터레이스 어드레싱 장치

본 발명은 플라즈마 디스플레이 패널의 데이터 어드레싱 방법에 관한 것으로, 특히 NTSC형태의 복합영상신호를 PDP로 표시할 때 비월주사방식에서 순차주사방식으로 모드를 전환하는 모드전환부를 없애고, 프레임 메모리 대신 필드메모리를 사용하며 또한, 패널에 기입된 데이터를 방전유지시키기 위한 서스테인 전극을 두 개로 묶어서 홀수 전극들은 제1 서스테인 전극, 짝수 전극들은 제2 서스테인 전극으로 분리하여 어드레싱을 하도록 하는 PDP-TV의 서스테인 전극분리를 통한 인터레이스 어드레싱방법에 관한 것이다.

텔레비전의 화상표시 방법에 있어서, 일반 텔레비전방식인 CRT의 경우는 전자총이 한 화소씩 순차적으로 주사하는 점주사방식을 채용하며, 계조는 아날로그 방식에 의해 구동되는 간단한 구동회로로 이루어져 있으며, 구동 속도가 수십 나노초(ns)로서 매우 빠른 편이나 HDTV와 같이 화소수가 수백만개로 늘어날 경우 수백만 화소의 구동을 한 화소씩 주사하는 방식으로 구현하기는 매우 어렵다. 그러나 평판 디스플레이인 PDP의 경우에는 한 화소씩 주사하는 방식이 아니라 기체 방전의 강한 비선형성(Strong Nonlinearity)특성을 이용한 행구동(Matrix Driving)방식을 이용한다. 비선형성이란 기체 방전에 대한 하나의 특징으로서, 기체 방전 현상이 기체의 이온화 과정을 통한 전리에 의한 것이므로 이러한 이온화 반응이 충분히 일어날 수 있는 방전 전압 이상의 전압이 인가될 때만 방전이 일어나며, 그 이하의 전압에 대해서는 방전이 일어나지 않는 기체 방전의 하나의 특성이다.

한편, PDP는 일반적으로 일정한 전압을 갖는 연속적인 펄스에 의해 구동되며, 계조 표시는 아날로그방식이 아니라 디지털방식에 의해 구현된다. 그러나 기체 방전이 보통 수백 볼트의 비교적 높은 전압이 필요하므로 영상신호를 증폭하여 구동하게 된다. PDP가 대형화에 적합한 이유가 공정상의 이유뿐만 아니라 기체 방전이 갖는 대형화에 유용한 특성을 구동방식에 응용할 수 있기 때문이다.

PDP의 구동기술의 개념은 다음과 같다. PDP는 기체 방전에서 발생되는 자외선이 형광막을 여기하여 화상을 구현하는 능동 발광형 표시소자이다. 다시 말하면 PDP는 각화소에 대응하여 광원으로서 기체 방전에 의한 자외선 발광을 이용하므로 구동회로는 표시 화상을 구현하기 위해서 단순히 각 화소에 대하여 기체방전을 형성하거나 소거하는 작용을 한다. 구동회로는 영상을 구성하는 각 화소에 대한 영상신호 및 신호 제어부와 각 화소에서 발생하는 자외선을 형성 또는 소거시켜 줄 수 있는 고속의 고압 스위칭 제어부로 구성된다. 이와 같은 PDP-TV 시스템의 구동동작은 선택동작, 유지동작, 소거동작의 3가지로 분류할 수 있다.

선택동작은 초기 방전 형성을 위해서 필요한 구동 동작이다. PDP에서 일반적으로 사용되는 He+Xe, Ne+Xe의 페닝혼합기체의 경우 240V~280V의 전위를 인가해 준다. AC의 경우 제3 전극을 도입하여 면 방전 형태에서의 유지전극과 유전체에 의한 기생 커패시터에 의해 야기되는 고전류를 감소시키며, 선택 동작과 유지동작을 분리시키는 구동방식을 채용하고 있다.

유지동작은 기체방전의 기억 기능 특성을 이용하여 선택펄스 보다 낮은 전압의 유지펄스에 의해 방전이 유지되는 구동 동작이다. 교류형 PDP의 경우 벽전하(wall charge)에 의한 기억 기능 효과와 직류형 PDP의 경우 자기 하전 입자공급(self priming)효과를 이용한다. 이와 같이 기억 기능을 이용하여 선택동작과 유지동작을 분리할 수 있는 기억형 구동방식의 경우 고화질 표시소자를 구현하기 위한 고계조 표시의 경우에 PDP가 대형의 표시소자에 대해서도 휘도의 저하 없이 동작할 수 있는 구동방식을 제공한다.

소거동작은 방전 소거를 위한 동작 모드로서 직류형 PDP의 경우 단순히 방전 유지전압 이하의 전압으로 낮춰주며, 교류형 PDP의 경우는 벽전하를 중화시키는 주기에서 낮은 전압으로 방전을 형성시켜 벽전하가 충분히 형성되지 않게 하거나, 짧은 펄스폭을 갖는 소거펄스를 인하여 벽전하가 정상 상태에 도달하지 못하도록 하여 벽전하를 제거한다.

따라서, 플라즈마 디스플레이 패널에 영상신호가 디스플레이되는 것은 상기와 같은 구동 동작에 의해서 이루어지며, 도 1은 종래의 플라즈마 디스플레이 패널에 디스플레이될 영상신호 데이터의 흐름을 나타낸 블록도이다.

도 1은 비월주사(Interlaced) 방식인 텔레비전의 복합영상신호를 디지털 영상신호로 변환하는 ADC부(10), 상기 디지털 영상신호로 변환된 비월주사 방식의 영상신호모드를 PDP텔레비전 방식인 순차주사(Non-Interlaced) 방식의 모드로 변환하기 위한 모드 변환부(12), 상기 순차주사방식의 모드로 변환된 영상신호 데이터의 계조처리를 위해서 한 필드의 영상데이터를 복수 개의 서브필드로 변환하는 서브필드 변환부(14), 서브필드 변환부(14)에서 출력되는 RGB데이터를 선택적으로 출력하기 위한 제1 스위칭부(16), 상기 제1 스위칭부(16)로부터 스위칭된 한 장의 데이터를 프레임 단위로 기록 및 독취 동작으로 교번으로 수행하여 연속적으로 영상 데이터를 저장 및 디스플레이할 수 있도록 하는 제1 프레임 메모리부(20) 및 제2 프레임 메모리부(22)로 구성된 프레임 메모리부와, 상기 프레임 메모리부의 출력신호를 선택적으로 스위칭하기 위한 제2 스위칭부(18), 상기 제2 스위칭부(18)에서 스위칭되어 출력되는 영상신호를 임시로 저장하였다가 데이터 구동부(26)에서 요구하는 데이터 형태로 맞추어 제공하는 역할을 하는 데이터 인터페이스부(24) 및 상기 데이터 인터페이스부(24)로부터 인가되는 데이터를 PDP에 디스플레이되도록 하는 데이터 구동부(26)로 구성된다.

상기와 같이 구성되는 종래의 PDP텔레비전에 대한 데이터 흐름을 나타낸 블록도를 간단히 설명하면, 상기 ADC부(10)는 비월방식인 텔레비전의 아날로그 R, G, B 신호를 입력으로 받아 디지털 데이터로 변환하며, 모드 변환부(12)는 비월방식인 텔레비전 신호를 순차방식인 PDP텔레비전 신호로 모드를 변환하며, 상기 모드변환된 영상신호 데이터의 계조처리를 위하여 서브필드 변환부(14)에서는 한 개의 필드를 여러개의 서브필드로 나눈다. 그리고, 제1 스위칭부(16)는 상기 서브필드로 분리된 서브필드 변환부(14)의 출력신호로부터 홀수인 R, B 신호와 짝수인 G신호를 스위칭하여 제1 프레임 메모리부(20)로 인가하고, 짝수인 R, B신호와 홀수인 G신호는 제2 프레임 메모리부(22)로 인가한다. 또한, 제1 프레임 메모리부(20) 및 제2 프레임 메모리부(22)에 저장된 데이터가 데이터 인터페이스부(24)로 입력되기 위해서는 제2 스위칭부(18)에서 스위칭되며, 상기 스위칭된 데이터는 데이터 인터페이스부(24)에 임시로 저장되었다가 데이터 구동부(26)에서 요구하는 형태로 변환된 후 데이터 구동부(26)로 출력되며, 데이터 구동부(26)는 인가되는 제어신호에 의해서 구동 동작을 수행하여 플라즈마 디스플레이 패널로 디스플레이되도록 한다.

도 2는 상기와 같은 데이터 흐름도에 의해서 데이터 구동부(26)로 인가된 영상신호에 대한 데이터가 디스플레이되는 플라즈마 디스플레이 패널의 전극구조를 나타낸 표시도이다. 상기 도 2는 영상신호에 대한 데이터를 플라즈마 패널에 주사하기 위한 스캔전극(28)과, 방전 형성을 위한 어드레싱 전극과(30), 기체 방전의 기억 기능 특성을 이용하여 방전을 유지하는 유지전극(32)으로 구성되며, 상기 유지전극은 각 전극마다 모두 연결되어 있으므로 동작이 한 번에 이루어진다.

따라서, 상기 도 2와 같은 전극구조를 갖는 PDP텔레비전으로 영상신호를 디스플레이시키기 위해서는 비월모드를 순차모드로 변환하는 모드 변환부가 필요하며, 상기 모드 변환된 데이터를 저장하기 위한 2개의 프레임 메모리가 필요하며 또한, 상기 프레임 메모리로 데이터를 입·출력하기 위해서 프레임 데이터를 처리하므로 높은 주파수를 사용해야 하는 문제점이 있다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 특히 본 발명의 목적은 앞에서 설명한 플라즈마 디스플레이 패널의 전극구조로부터 서스테인 전극을 두 개로 묶어서 홀수 전극들은 제1 서스테인 전극으로, 짝수 전극들은 제2 서스테인 전극으로 분리하며 한편, 상기와 같이 2개의 전극으로 분리함으로 인해서 모드 변환부가 필요없으므로 모드 변환부를 없애며, 또한 프레임 메모리 대신 필드 메모리모리를 사용하여 필드데이터를 처리함으로써 데이터 처리 주파수를 낮추도록하는 PDP-TV의 서스테인 전극분리를 통한 인터레이스 어드레싱 장치를 제공하는데 있다.

도 1은 종래의 플라즈마 디스플레이 패널에 대한 전극구조

도 2는 종래의 플라즈마 디스플레이 패널에 디스플레이될 영상신호에 대한 데이터의 흐름도

도 3은 본 발명에 따른 PDP-TV의 서스테인 전극분리를 통한 인터레이스 어드레싱 장치에 대한 블록도

도 4는 본 발명에 따른 플라즈마 디스플레이 패널의 전극구조

＜도면의 주요부분에 관한 부호설명＞

10, 100 : ADC부 12 : 모드 변환부

14, 110 : 서브필드 변환부 16, 120 : 제1 스위칭부

18, 130 : 제2 스위칭부 20 : 제1 프레임 메모리부

22 : 제2 프레임 메모리부 24, 160 : 데이터 인터페이스부

26, 170 : 데이터 구동부 28. 180 : 스캔 전극

30, 190 : 어드레싱 전극 32, 200 : 저스테인 전극

140 : 홀수필드 메모리부 150 : 짝수필드 메모리부

120a : 제1 출력단 120b : 제2 출력단

130a : 제1 입력단 130b : 제2 입력단

이하, 첨부된 도면을 참고로 하면서 본 발명의 실시예를 상세히 설명하고자 한다. 첨부도면 도 2는 PDP-TV의 서스테인 전극분리를 통한 인터레이스 어드레싱 장치를 나타낸 블록도이다.

상기 도 2에 도시된 PDP-TV의 서스테인 전극분리를 통한 인터레이스 어드레싱 장치는 인가되는 아날로그 신호를 디지털 신호로 변환하는 ADC부(100); 상기 ADC부(100)와 접속되며, ADC부(100)에서 변환된 디지털 영상 데이터로부터 계조처리를 하기 위하여 한 필드를 여러개의 서브필드로 분리하는 서브필드 변환부(110), 상기 서브필드 변환부(110)와 접속되며, 서브필드 변환부(110)에 의해서 서브필드로 변환된 데이터로부터 홀수 필드 및 짝수 필드를 교번으로 스위칭하는 제1 스위칭부(120); 상기 제1 스위칭부(120)와 접속되며, 제1 스위칭부(120)에서 스위칭된 홀수 데이터를 저장하는 홀수필드 메모리부(140)와 상기 제1 스위칭부(120)와 접속되며, 제1 스위칭부(120)에서 스위칭된 짝수 데이터를 저장하는 짝수필드 메모리부(150); 상기 홀수필드 메모리부(140) 및 짝수필드 메모리부(150)와 접속되며, 홀수·짝수필드 메모리부(140, 150)로부터 인가되는 데이터를 교번으로 스위칭하여 출력하는 제2 스위칭부(130); 상기 제2 스위칭부(130)와 접속되며, 제2 스위칭부(130)에서 스위칭되어 출력되는 데이터를 임시적으로 저장하여 데이터 구동부(170)에서 요구하는 형태로 맞추어서 데이터를 출력하는 데이터 인터페이스부(160); 상기 데이터 인터페이스부(160)와 접속되며, 데이터 인터페이스부(160)로부터 인가되는 영상신호에 대한 데이터를 플라즈마 패널에 데이터가 디스플레이되도록 스탠전극, 어드레스 전극 및 서스테인 전극을 구동시키는 데이터 구동부(170)로 구성된다.

PDP-TV는 일반적으로 안테나를 통해 수신되는 NTSC 복합영상신호를 AV부로 입력하여 아날로그 R, G, B 신호와 수평 및 수직 동기신호를 분리하고, 밝기신호(Y, Brightness signal)의 평균값에 해당하는 APL(Average Picture Level)을 구해ADC부(100)에 공급한다. 이 APL은 PDP-TV 시스템의 밝기 개선을 위해 사용된다. NTSC 복합영상신호는 비월주사(Interlaced scanning) 방식으로 1프레임이 Odd/Even의 2필드로 구성되어 있고, 수평동기신호는 약 15.73KHZ, 수직동기신호는 약 60Hz의 주파수를 갖는다. 복합영상신호로부터 분리한 음성신호는 음성증폭기를 거쳐 직접 스피커로 출력한다.

ADC부(100)는 아날로그 R, G, B신호를 입력으로 받아 디지털 테이타로 변환하며, ADC부(100)는 증폭부, 클럭생성부, 샘플링 영역 설정부, 그리고 데이터 맵핑부로 나뉜다. 상기 ADC부(100)의 증폭부는 아날로그 R, G, B 및 APL 신호를 양자화시키기에 적당한 신호레벨로 증폭하고, 수평 및 수직동기신호를 일정한 위상으로 변환하여 출력한다. 그리고 클럭 생성부의 샘플링 클럭은 반드시 입력동기신호에 동기된 클럭을 사용하여야 하는데, 이를 위해서는 PLL(Phase Locked Loops)을 사용하여 클럭을 생성한다. PLL은 입력동기신호의 위상과 Loop에서 출력된 가변펄스의 위상을 비교하는 PD(Phase Detector), VCXO(Voltage Controlled Crystal Oscillst- or)의 콘트롤전압을 출력하는 LF(Loop Filter), 콘트롤전압에 의해 발진하는 VCXO, 그리고 VCXO의 출력을 분주하여 위상비교펄스를 출력하는 PC(Programmable Counte- r)로 구성되어, 입력동기신호에 동기된 클럭을 출력한다. 만약 입력동기신호에 동기된 클럭을 사용하지 않을 경우에는 디스플레이되는 영상의 수직 직선성이 보장되지 않는다. 또한 샘플링 영역은 수직위치와 수평위치로 설정된다. 수직위치구간은 입력신호중 영상정보가 있는 라인만을 설정하는 펄스이고, 수평위치구간은 수직위치로 설정된 라인중 영상정보가 있는 시간만을 설정하는 펄스이다. 수직위치구간과 수평위치구간은 샘플링을 하는 기준이 된다. 이때에 Odd/Even 필드 각각 240 라인씩, 총 480 라인이 선택된다. 수평위치구간은 선택된 라인마다, 최소 853개의 샘플링 클럭이 존재할 수 있는 시간이 되어야 한다. 상기의 ADC부(100)의 데이터 맵핑부는 A/D 컨버터에서 출력된 R, G, B 데이터를 PDP의 밝기 특성에 부합하는 데이터로 맵핑하여 출력한다. 즉, ROM에 몇가지 벡터테이블을 마련해 놓고 디지털화된 APL데이타에 따라 최적의 벡터테이블을 선택하여, ADC부(100)에서 출력된 R, G, B데이터를 1:1 맵핑하여 개선된 R, G, B 데이터 형태로 서브필드 변환부(120)에 제공한다. 서브필드 변환부(110)에서는 PDP 계조처리를 위해서 1필드의 영상데이터를 복수개의 서브필드로 재구성한 다음, 최상위 비트(MSB)부터 최하위 비트(LSB)까지 재배열 할 필요가 있다. 이하에서 상기 서브필드 변환의 이해를 돕기위해 간략히 설명하고자 한다.

사람의 시각계가 감지할 수 있는 색상의 수는 약 16,700,000(=24)가지이며, PDP와 같은 고화질 표시소자로서 적용하기 위해서는 적어도 256계조 표시가 가능해야 한다. CRT의 경우는 한 화소 씩 주사하는 방식으로 인하여 한 프레임에서 한 화소에 배당되는 시간이 수십 나노 초에 불과함에도 충분한 휘도 특성을 갖는 이유가 계조 표시가 아날로그 방식으로 이루어지는 데 있다. 즉, 전자총에서 방출된 전자를 가속시키는 에너지에 의하여 계조 표시가 달성된다. 그러나 PDP의 경우에 있어서는 방전 현상이 기본적으로 두 상태(Bistable) 소자(On과 Off 상태)이므로 CRT와 같은 아날로그 방식의 채용이 불가능하다.

한편, 시각계가 느끼는 휘도에 대한 자극은 광원의 세기에도 비례하지만, 시간에 따른 연속적인 자극의 시간에 대해서도 비례한다. 따라서, PDP의 계조표시 방식은 방전의 온 타임(ON Time)을 조절하는 일종의 방전 시간 변조(Time Width Modulation) 방식을 채용하고 있다. 이 방식에서의 256 계조 표시를 예를 들면, 256에 대응하는 255개의 펄스를 8개의 서브필드(각 서브필드는 각각 1, 2, 4, 8, 16, 32, 64, 128에 대응)로 나누어서 원하는 계조에 대응하는시켜 줌으로써 계조를 달성할 수 있다.

상기 서브필드 변환부(110)와 접속되는 제1 스위칭부(120)는 상기 서브필드 변환부(110)로부터 인가되는 홀수 데이터 및 짝수 데이터를 교번으로 스위칭하며, 상기 스위칭된 홀수 데이터는 제1 스위칭부(120)의 제1 출력단(120a)을 통해 홀수필드 메모리부(140)에 저장되고, 스위칭된 짝수 데이터는 제1 스위칭부(120)의 제2 출력단(120b)을 통해 짝수필드 메모리부(150)에 저장된다.

또한, 상기 홀수·짝수필드 메모리부(140, 150)에 저장된 영상 데이터는 제2 스위칭부(130)가 차례로 독취하는데, 제2 스위칭부(130)의 제1 입력단(130a)으로는 홀수데이터가 인가되고, 제2 입력단(130b)으로는 짝수데이터가 인가되어 스위칭 동작에 의해서 스위칭된 후 데이터 인터페이스부(160)로 제공된다.

데이터 인터페이스부(160)는 메모리부(140, 150)로부터 넘어오는 R, G, B 데이터를 임시 저장하였다가 데이터 구동부(170)에 포함되는 어드레스 구동 IC(도시 안됨)에서 요구하는 데이터 형태로 맞추어 제공하는 역할을 한다. 즉, 메모리부(140, 150)에서 출력되는 R,G,B 화소 배치에 맞게 배열되어 데이터 구동부(170)의 어드레스 구동 IC(6)에 공급되어야 하며, 이 때문에 데이터 인터페이스부(160)가 필요하다. 디스플레이 사이즈는 853×3(R, G, B)×480이며, 데이터 인터페이스부(160)에서는 1라인 분량(853×3=2559 bits)의 데이터를 임시 저장하여야 하는데 데이터의 연속성을 보장(입력과 출력을 동시에 수행)하여야 하므로 2 라인 분량(2559×2=5118 bits)의 임시 저장장소가 필요하다. 즉, 메모리부(140, 150)로부터 R, G, B 각각 8bits씩 총 24bits의 데이터가 차례로(107회) 제1 임시 저장영역에 입력되면서(24bits×107=2598bits), 이와 동일한 시간 간격으로 제2 임시 저장영역의 이전 1라인 분량의 데이터가 어드레스 구동 IC에서 요구하는 데이터스트림의 형태로 출력된다. 이와 같은 입출력 동작은 제1,제2 임시 저장영역에서 교대로 일어나게 된다. 즉, 제1 임시 저장영역이 입력모드, 제2 임시저장영역이 출력모드로 동작한 후, 그 다음에는 그 역으로의 동작을 반복한다.

데이터 인터페이스부(160)는 임시저장된 영상 데이터를 어드레스 구동 IC로 출력할 때, 각 드라이버 IC에 1bit의 데이터, 총 48bits의 영상 데이터를 스트림 형태로 제공한다. 이와 같이 데이터가 드라이버 IC에 차례로(75회) 입력되면서, 병렬로 쉬프트되면 1라인 분량(48bits×75=3600 bits)의 영상 데이터가 어드레스 구동 IC에 모두 로드되게 된다. 이 과정은 다른 임시 저장영역의 입력 모드 동작시간과 동일해야 하므로 입력모드는 출력모드에 비해 2배의 주파수로 동작되어야 한다.

도 4는 플라즈마 디스플레이 패널의 전극구조를 나타내며, 플라즈마 디스플레이 패널은 스캔 전극(180), 어드레스 전극(190) 및 서스테인 전극(200)으로 이루어진다. 상기 플라즈마 디스플레이 패널의 스캔전극(180)은 480개의 행으로 이루어지고, 상기 스캔 전극(180)을 교차한 어드레스 전극(190)은 640×480모드에서는 640×3(RGB)개의 열로 이루어지며, 853×480모드에서는 853×3(RGB)개의 열로 이루어진다. 또한 스캔전극과 나란하게 배열되는 서스테인 전극(200) 역시, 480개의 행으로 이루어지는데, 본 발명에서는 상기 서스테인 전극(200)을 2개씩 묶어서 구분한다. 즉, 1·3·5·7·9…의 홀수로 묶여진 전극을 제1 서스테인 전극, 2·4·6·8·10…의 짝수로 묶여진 전극을 제2 서스테인 전극으로 구분한다.

이상에서 설명한 바와 같이 본 발명에서는 플라즈마 디스플레이 패널의 서스테인 전극을 두 개씩 묶어서 홀수 전극들은 제1 서스테인 전극, 짝수 전극들은 제2 서스테인 전극으로 분리함으로써, 비월방식인 텔레비전 신호를 플라즈마 디스플레이 패널에 나타낼 때 종래의 비월방식을 순차방식으로 모드를 전환하는 모드 전환부를 없애고, 프레임 메모리대신 필드 메모리를 사용하며 또한, 프레임 데이터를 처리하는 대신 필드 데이터를 처리함으로써 데이터 처리 주파수를 낮출수 있는 효과가 있다.

Claims (2)

1. 비월방식인 텔레비전의 복합영상신호를 스캔 전극, 어드레스 전극 및 서스테인 전극으로 이루어지는 플라즈마 디스플레이 패널에 디스플레이하는 PDP 시스템에 있어서,

   텔레비전의 아날로그 복합영상신호를 디지털 영상신호로 변환하며, 변환된 디지털 영상신호로부터 PDP텔레비전의 계조처리를 위하여 서브필드로 구성하여 데이터를 처리하는 PDP텔레비전의 데이터 처리 수단과,

   상기 데이터 처리 수단으로부터 처리된 데이터를 필드 단위로 저장하는 필드메모리 수단과,

   상기 필드메모리 수단에 의하여 저장된 데이터를 교번으로 읽어들여 어드레스 구동 IC가 요구하는 형태로 데이터를 재배열하여 데이터를 출력하는 데이터 출력 수단과,

   상기 데이터 출력 수단으로부터 출력되는 데이터를 디스플레이하기 위해서 제1 서스테인 전극과 제2 서스테인 전극으로 구성된 플라즈마 디스플레이 패널 수단으로 이루어지는 것을 특징으로 하는 PDP-TV의 서스테인 전극분리를 통한 인터레이스 어드레싱 장치.
2. 제 1 항에 있어서, 상기 필드메모리 수단은 서브필드 변환부(110)에서 계조처리되어 출력되는 영상신호에 대한 홀수 데이터를 저장하는 홀수필드 메모리부(140)와 짝수 데이터를 저장하는 짝수필드 메모리부(150)로 이루어지는 것을 특징으로 하는 PDP-TV의 서스테인 전극분리를 통한 인터레이스 어드레싱 장치.

Images