KR100254628B1 - 플라즈마 디스플레이 패널의 데이터 처리 장치 - Google Patents

Abstract

본 발명은 피디피에 디스플레이되는 R, G, B 데이터 처리에 관한 것으로, 특히 피디피의 상단 어드레스 구동 IC로 인가되는 데이터와 하단 어드레스 구동 IC로 인가되는 데이터를 독립적으로 처리하는 장치에 관한 것이다. 일반적인 피디피 텔레비전 시스템은 1개의 메모리부로 R, G, B 데이터를 저장한 후 데이터 인터페이스부를 통해 상단 및 하단의 어드레스 구동 IC로 로드함으로써 주변의 고속소자를 사용해야 하며 높은 주파수를 사용해야만 하는 문제점이 있었다. 이에 본 발명에서는 상기 문제점을 고려하여 상단의 어드레스 구동 IC로 인가되는 R·B에 대한 짝수 데이터 및 G에 대한 홀수 데이터를 순차방식으로 재배열한 후 저장하는 제1 PISO부 및 제1 메모리부로 구성된 상단 데이터 처리부로 인가하여 처리하도록 하고, R·B에 대한 홀수 데이터 및 G에 대한 짝수 데이터를 순차방식으로 재배열한 후 저장하는 제2 PISO부 및 제2 메모리부로 구성된 하단 데이터 처리부로 인가하여 상단과 하단의 어드레스 구동 IC로 인가되는 R, G, B 데이터를 독립적으로 처리함으로써 주변의 고속소자가 필요없으며, 주파수를 낮출수 있도록 하는 플라즈마 디스플레이 패널의 데이터 처리 장치를 제시하고 있다.

Description

플라즈마 디스플레이 패널의 데이터 처리 장치

본 발명은 피디피텔레비전에 있어서의 플라즈마 디스플레이 패널에 기입되는 데이터에 관한 것으로, 특히 플라즈마 디스플레이 패널의 상단과 하단의 어드레스 구동 IC로 로드되는 R, G, B의 짝수 및 홀수 데이터를 메모리부로 저장할 때 R, B의 짝수 데이터 및 G의 홀수 데이터는 상단 데이터 처리부로 저장하고, 반면에 R, B의 홀수 데이터 및 G의 짝수 데이터는 하단 데이터 처리부로 저장하여 상단과 하단의 데이터를 독립적으로 처리하도록 하는 플라즈마 디스플레이 패널의 데이터 처리 장치에 관한 것이다.

일반적으로 텔레비전의 화상표시 방법에 있어서, 일반 텔레비전 방식인 CRT의 경우는 전자총이 한 화소씩 순차적으로 주사하는 방식을 채용하며, 계조는 아날로그 방식에 의해 구동되는 간단한 구동회로로 이루어져 있으며, 구동 속도가 수십 나노초(ns)로서 매우 빠른 편이나 고화질 텔레비전(HDTV)과 같이 화소수가 수백만개로 늘어날 경우 수백만 화소의 구동을 한 화소씩 주사하는 방식으로 구현하기는 매우 어렵다. 그러나 평판 디스플레이기인 플라즈마 디스플레이 패널(Plasma Display Panel)의 경우에는 한 화소씩 주사하는 방식이 아니라 기체 방전의 강한 비선형성(Strong Nonlinearity)특성을 이용한 행구동(Matrix Driving)방식을 이용한다.

상기의 비선형성이란 기체 방전에 대한 하나의 특징으로서, 기체 방전 현상이 기체의 이온화 과정을 통한 전리에 의한 것이므로 이러한 이온화 반응이 충분히 일어날 수 있는 방전 전압 이상의 전압이 인가될 때만 방전이 일어나며, 그 이하의 전압에 대해서는 방전이 일어나지 않는 기체 방전의 하나의 특성이다. 피디피는 일반적으로 일정한 전압을 갖는 연속적인 펄스에 의해 구동되며, 계조 표시는 아날로그 방식이 아니라 디지털 방식에 의해 구현된다. 그러나 기체 방전이 보통 수백 볼트의 비교적 높은 전압이 필요하므로 영상 신호를 증폭하여 구동하게 된다. 피디피가 대형화에 적합한 이유가 공정상의 이유뿐만 아니라 기체 방전이 갖는 대형화에 유용한 특성을 구동방식에 응용할 수 있기 때문이다.

플라즈마 디스플레이 패널(피디피)의 구동기술의 개념은 다음과 같다. 즉, 피디피는 기체 방전에서 발생되는 자외선이 형광막을 여기하여 화상을 구현하는 능동 발광형 표시소자이다. 다시 말하면 피디피는 각 화소에 대응하여 광원으로서 기체 방전에 의한 자외선 발광을 이용하므로 구동 회로는 표시 화상을 구현하기 위해서 단순히 각 화소에 대하여 기체방전을 형성하거나 소거하는 작용을 한다. 구동회로는 영상을 구성하는 각 화소에 대한 영상신호 및 신호 제어부와 각 화소에서 발생하는 자외선을 형성 또는 소거시켜 줄 수 있는 고속의 고압 스위칭 제어부로 구성된다. 이와 같은 피디피 텔레비전 시스템의 구동동작은 선택동작, 유지동작, 소거동작의 3가지로 분류할 수 있으며, 이하에서 상기 3가지의 동작을 간략히 설명하면 다음과 같다.

선택동작은 초기 방전 형성을 위해서 필요한 구동 동작이다. 피디피에서 일반적으로 사용되는 He+Xe, Ne+Xe의 페닝혼합기체의 경우 240V~280V의 전위를 인가해 준다. AC의 경우 제3 전극을 도입하여 면 방전 형태에서의 유지전극과 유전체에 의한 기생 커패시터에 의해 야기되는 고전류를 감소시키며, 선택 동작과 유지동작을 분리시키는 구동 방식을 채용하고 있다.

유지동작은 기체방전의 기억 기능 특성을 이용하여 선택 펄스 보다 낮은 전압의 유지펄스에 의해 방전이 유지되는 구동동작이다. AC형 피디피의 경우 벽전하(wall charge)에 의한 기억 기능 효과와 직류형 피디피의 경우 자기 하전 입자공급(self priming)효과를 이용한다. 이와 같이 기억 기능을 이용하여 선택동작과 유지동작을 분리할 수 있는 기억형 구동방식의 경우 고화질 표시소자를 구현하기 위한 고계조 표시의 경우에 피디피가 대형의 표시소자에 대해서도 휘도의 저하 없이 동작할 수 있는 구동방식을 제공한다.

교류형 피디피의 경우 벽전하를 중화시키는 주기에서 낮은 전압으로 방전을 형성시켜 벽전하가 충분히 형성되지 않게 하거나, 짧은 펄스폭을 갖는 소거펄스를 인하여 벽전하가 정상 상태에 도달하지 못하도록 하여 벽전하를 제거한다.

기체방전을 이용한 피디피에는 기억기능(memory function)이 있다. 기억기능이란 과거의 상태가 현재의 상태에 영향을 미치는 현상이다. AC 피디피의 경우에는 유전체에 형성되는 벽전하에 의한 고유의 기억기능을 갖게되며, DC 피디피 의 경우에는 하전 입자 효과를 이용한다. 비록 피디피가 행구동 방식을 이용한 구동 방식을 채택하고 있지만, 만일 기억기능의 특성이 없었으면 대형 표시기로의 응용이 불가능했을 것이다. 기억기능은 고계조의 화상표시를 위한 대형의 표시소자를 구동하는데 있어서 필수적이라 할 수 있으며, 계조 표시에서 매우 유용한 작용을 함을 알 수 있다.

AC 피디피의 경우 고유의 메모리 기능을 갖게 되는데 이는 기체 방전에서 형성되는 전자와 이온등의 하전입자들이 전극을 덮고 있는 유전체에 벽전하를 형성하게 되기 때문이다. 즉 방전이 없는 경우에는 유전체에 벽전하가 존재하지 않으며 방전이 형성되는 경우에는 유전체에 벽전하가 쌓이게 된다. 벽전하가 존재하게 되면 외부 전극에 인가되는 전위와 벽전하에 의한 전위가 합쳐지므로 낮은 전압에서 방전이 형성되게 된다. 따라서 벽전하의 도움없이 방전을 일으키는 동작(addressing)과 벽전하의 도움에 의해 낮은 전위에서 방전을 일으키는 동작(sustain)을 분리할 수 있다. 전기한 바와 같은 특성을 갖는 교류형 피디피의 경우에는 벽전하에 의한 기억기능이 존재하며 이러한 벽전하를 이용하는 방식 등에 따른 다양한 구동방식이 이용되고 있다.

따라서, 상기와 같은 구동방식으로 하여금 피디피에 영상화상을 표시하기 위하여 다음과 같은 과정을 거친다. 즉, 디지털화된 영상데이터를 피디피 계조처리하기에 적절한 형태로 변환하기 위해서 디지털 영상데이터 처리부의 메모리부에서 디지털 영상데이터를 재배열한다.

도 1은 종래의 영상데이터 처리장치로써 영상데이터를 피디피에 나타내기 위하여 비월방식인 영상 데이터를 순차방식으로 재배열하여 메모리하는 데이터 처리장치에 관한 것이다. 종래의 데이터 처리장치는 인가되는 R, G, B 아날로그 영상신호를 디지털화 한 후 24비트의 디지털 출력신호를 생성하는 트리플 비디오 ADC부(10)와, 병렬로 인가되는 24비트 디지털 데이터를 직렬로 출력시키는 PISO부(Parallel input serial output : 20)와, 상기 PISO부(20)로부터 직렬로 인가되는 R, G, B데이터를 저장하여 인터페이스 로직부(도시 안됨)로 출력하는 메모리부(30)로 구성된다.

상기와 같이 구성되는 종래의 데이터 처리장치는 먼저, 트리플 비디오 ADC부(10)부는 안테나를 통해 수신된 복합영상신호가 아날로그 처리된 후 R, G, B에 대한 각 8비트씩 인가되면, 샘플링한 후 디지털 영상 데이터로 처리하여 24비트의 R, G, B에 대한 디지털 신호를 PISO부(20)로 출력하게 된다. 상기 PISO부(20)는 R, G, B에 대한 병렬로 출력되는 24비트의 디지털 영상데이터를 입력하여 일반 텔레비전 방식인 NTSC의 비월방식을 피디피에 적합한 순차방식으로 데이터를 재배열하여 직렬로 출력한다. 메모리부(30)는 상기 PISO부(20)로부터 직렬로 인가되는 R, G, B 디지털 영상 데이터를 인터페이스 로직부(도시 안됨)를 통해 플라즈마 패널의 상단 및 하단의 어드레스 드라이브 IC로 공급하기 위하여 메모리한다.

따라서, 상기와 같은 종래의 데이터 처리장치에 의하여 플라즈마 패널의 상단 및 하단의 어드레스 드라이브 IC로 저장될 디지털화된 R, G, B 영상 데이터를 한 개의 메모리부로 저장하여 교번으로 출력시킬 경우 주파수가 높아야 하며, 한 개의 메모리부에 저장된 데이터를 상단 및 하단의 어드레스 드라이브 IC로 데이터를 로드하기위해서는 주변에 필요한 소자가 고속의 소자여야 하는 문제점이 있다.

이에, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 피디피 텔레비전을 통하여 영상 화면을 구현하고자 할 때 필요한 디지털 영상 데이터 처리시, 피디피의 상단 어드레스 구동 IC로 로드되는 R, B의 짝수 데이터 및 G의 홀수 데이터와 피디피의 하단 어드레스 구동 IC로 로드되는 R, B의 홀수 데이터 및 G의 짝수 데이터를 2개의 메모리부를 사용하여 상단 데이터와 하단 데이터를 따로 저장하여 데이터를 처리함으로써 주파수를 낮추고, 고속소자를 사용하지 않고도 가능케 하는 플라즈마 디스플레이 패널의 데이터 처리 장치를 제공하는 것이다.

도 1은 종래의 데이터 처리에 대한 블록도

도 2는 피디피 텔레비전의 전체 구성도

도 3은 플라즈마 디스플레이 패널에 기입되는 데이터구조

도 4는 본 발명에 따른 플라즈마 디스플레이 패널의 데이터 처리 장치에 대한 블록도

도5는 본 발명에 의해서 저장되는 R, G, B 데이터의 타이밍도

〈도면의 주요부분에 관한 부호설명〉

1 : AV부 2 : ADC부

4 : 데이터 인터페이스부 5 : 타이밍 콘트롤러부

6 : 어드레스 구동 IC 7 : 유지/주사 구동 IC

8 : 고전압 구동회로 9 : AC/DC 변환부

10, 100 : 트리플 비디오 ADC부 20 : PISO부

3, 30 : 메모리부 40 : 복합영상신호처리부

50 : 디지털 데이터 처리부 60 : 피디피 구동부

62 : 상단 어드레스 구동 IC 64 : 하단 어드레스 구동 IC

110 : 데이터 선택로직부 120 : 멀티플렉서부

130 : 상단 데이터 처리부 130a : 제1 PISO부

130b : 제1 메모리부 140 : 하단 데이터 처리부

140a : 제2 PISO부 140b : 제2 메모리부

이하, 첨부된 도면을 참고로 하면서 본 발명의 실시예를 상세히 설명하고자 한다. 첨부도면 도 2는 AC형 피디피 텔레비전 시스템의 전체 구동에 대하여 설명하기 위한 것이다. 피디피 텔레비전은 일반적으로 안테나를 통해 수신되는 복합영상신호를 아날로그 처리하여 ADC부(2)에 제공하는 AV부(1)로 구성된 복합영상신호처리부(40)와, 상기의 입력된 아날로그 복합영상신호를 디지털처리하는 ADC부(2)와, 상기의 복합영상신호부(40)로부터 입력된 디지털 영상 데이터를 재배열하기 위한 메모리부(3)와, 재배열한 디지털 영상 데이터를 입력 받아 피디피 계조처리에 적당한 데이터 스트림으로 만들기 위한 데이터 인터페이스부(4)와, 상기의 메모리부(3), 데이터 인터페이스부(4) 그리고 전체 시스템을 제어하기 위한 메인클럭을 생성하여 공급하는 타이밍 콘트롤러부(5)로 된 디지털 데이터 처리부(50)와, 상기의 데이터 인터페이스부(4)로부터 데이터 스트림을 입력받아 플라즈마 패널에 계조처리를 위해 데이터를 공급하는 어드레스 구동 IC(6)와 유지/주사 구동 IC(7)로 된 피디피 구동부(60)로 구성된다.

상기의 AV부(1)에서는 NTSC 복합신호를 입력받아 아날로그 R, G, B와 수평 및 수직동기신호를 분리하고, 휘도신호(Y)의 평균값에 해당하는 APL(Average Picture Level)을 구해 ADC부(2)에 공급한다. 이 APL은 피디피 텔레비전 시스템의 밝기 개선을 위해 사용된다. NTSC 복합영상신호는 비월주사(Interlaced Scanning) 방식으로 1프레임이 Odd/Even의 2필드로 구성되어 있고, 수평동기신호는 약 15.73KHZ, 수직동기신호는 약 60Hz의 주파수를 갖는다. 복합영상신호로부터 분리한 음성신호는 음성증폭기를 거쳐 직접 스피커로 출력한다.

ADC부(2)는 아날로그 R, G, B신호를 입력으로 받아 디지털 테이타로 변환하여 메모리부(3)로 출력해 주며, 이때 이 디지털 데이터는 피디피 텔레비전 시스템의 밝기 개선을 위해 변환된 형상의 영상데이터이다.

메모리부(3)에서는 피디피 계조처리를 위해서 1필드의 영상데이터를 복수개의 서브필드로 재구성한 다음, 최상위 비트(MSB)부터 최하위 비트(LSB)까지 재배열한다. 또한, 비월주사(Interlaced scanning)방식으로 입력되는 영상데이터를 순차주사(Progresive scanning)방식으로 변환하여 디스플레이하므로 1프레임 분량의 영상데이터를 저장할 영역이 필요하게 되므로 프레임 A, B가 구비된다.

그리고, 상기 서브필드로 재구성되어 저장된 데이터를 차례로 독취하여 데이터 인터페이스부(4)로 제공하여야 하므로, 기입순서와는 구조적으로 아주 다른 독취순서를 갖게된다. 그러므로 설계한 메모리맵 구성에 따른 기입 어드레스 생성기와 독취 어드레스 생성기가 필요하며, 어드레스 선택기는 프레임 메모리 A, B의 각 동작모드(기입, 독취모드)에 따라 해당 어드레스를 제공해주는 역할을 한다.

데이터 인터페이스부(4)는 메모리부(3)로부터 넘어오는 R,G,B 데이터를 임시 저장하였다가 어드레스 구동 IC(6)에서 요구하는 데이터 형태로 맞추어 제공하는 역할을 한다. 메모리부(3)에서 출력되는 R, G, B 화소 배치에 맞게 배열되어 어드레스 구동 IC(6)에 공급되어야 하며, 이 때문에 데이터 인터페이스부(4)가 필요하다. 디스플레이 사이즈는 853×3(R, G, B)×480이며, 데이터 인터페이스부(4)에서는 1라인 분량(853×3=2559 비트)의 데이터를 임시 저장하여야 하는데 데이터의 연속성을 보장(입력과 출력을 동시에 수행)하여야 하므로 2 라인 분량(2559×2=5118 비트)의 임시 저장장소가 필요하다. 즉, 메모리부(3)로부터 R, G, B 각각 8비트씩 총 24비트의 데이터가 차례로(107회) 제1 임시 저장영역에 입력되면서(24비트×107=2598비트), 이와 동일한 시간 간격으로 제2 임시 저장영역의 이전 1라인 분량의 데이터가 어드레스 구동 IC(6)에서 요구하는 데이터 스트림의 형태로 출력된다. 이와 같은 입출력 동작은 제1, 제2 임시 저장영역에서 교대로 일어나게 된다. 즉, 제1 임시 저장영역이 입력모드, 제2 임시 저장영역이 출력모드로 동작한 후, 그 다음에는 그 역으로의 동작을 반복한다.

데이터 인터페이스부(4)는 임시저장된 영상 데이터를 어드레스 구동 IC(6)로 출력할 때, 각 드라이버 IC에 1비트의 데이터, 총 48비트의 영상 데이터를 스트림 형태로 제공한다. 이와 같이 데이터가 드라이버 IC에 차례로(75회) 입력되면서, 병렬로 쉬프트되면 1라인 분량(48비트×75=3600 비트)의 영상 데이터가 어드레스 구동 IC(6)에 모두 로드되게 된다. 이 과정은 다른 임시 저장영역의 입력 모드 동작시간과 동일해야 하므로 입력모드는 출력모드에 비해 2배의 주파수로 동작되어야 한다.

고압구동회로부(8)는 타이밍 콘트롤러부(5)에서 출력되는 각종 로직레벨의 콘트롤 펄스에 따라, AC/DC 변환부(9)에서 공급되는 DC 고압을 조합하여 어드레스, 주사 및 유지 드라이버 IC에서 필요로 하는 콘트롤 펄스를 생성하여 피디피를 구동할 수 있도록 한다. 또한 데이터 인터페이스부(4)로부터 어드레스 구동 IC(6)로 제공되는 데이터 스트림도 적당한 전압레벨로 높여 패널에 선택적 기입이 가능하도록 하며, AC/DC 변환부(9)는 교류전원(220V, 60Hz)을 입력으로하여 그 밖의 피디피 텔레비전 시스템을 구성하는 각 부에서 요구하는 DC전압을 생성, 공급한다.

이하에서는 본 발명의 실시예를 상세히 설명하기로 한다.

먼저, 도 3은 피디피의 어드레스 구동 IC로 로드되는 데이터의 구조도이며, 상단 어드레스 구동 IC(62)와 하단 어드레스 구동 IC(64)로 R, G, B 데이터가 로드되어진다. 도 3을 살펴보면, 상단의 어드레스 구동 IC(62)에 로드된 데이터는 짝수인 R₀, R₂, …, R_2n, B₀, B₂,…, B_2n데이터와 홀수인 G₁, G₃, …, G_2n+1데이터이며, 하단의 어드레스 구동 IC(64)에 로드된 데이터는 홀수인 R₁, R₃, R_2n+1, …, B₁, B₃, …, B_2n+1데이터와 짝수인 G₀, G₂, …, G_2n데이터이다.

따라서, 본 발명은 상기와 같이 ADC부(2) 및 메모리부(3)를 통해 데이터 인터페이스부(4)에 임시로 저장되었다가 어드레스 구동 IC(6)로 로드되는 데이터를 효율적으로 처리하기 위한 것으로써, 도 4에 플라즈마 디스플레이 패널의 데이터 처리 장치에 대한 블록도를 나타내었다.

상기 도 4는 R, G, B에 대한 아날로그 영상신호를 입력으로 하여 샘플링한 후 24비트의 디지털 데이터로 전환하여 출력하는 트리플 비디오 ADC부(100); 상기 트리플 비디오 ADC부(100)와 접속되며, 트리플 비디오 ADC부(100)로부터 인가되는 디지털 R, G, B 데이터 중에서 출력할 데이터를 선택하는 멀티플렉서부(120);

상기 멀티플렉서부(120)로 제어신호를 인가하여 홀수 및 짝수에 대한 R, G, B 데이터를 선택 가능하도록 하는 데이터 선택로직부(110);

상기 멀티플렉서부(120)와 접속되며, 멀티플렉서부(120)에서 선택되어 출력되는 비월방식의 상단 R, G, B 데이터를 순차방식으로 재배열하는 제1 PISO부(130a)와, 상기 제1 PISO부(130a)와 접속되며, 제1 PISO부(130a)로부터 재배열되어 인가되는 데이터를 저장하는 제1 메모리부(130b)로 이루어지는 상단 데이터 처리부(130);

또한, 멀티플렉서부(120)와 접속되며, 멀티플렉서부(120)에서 선택되어 출력되는 비월방식의 하단 R, G, B 데이터를 순차방식으로 재배열하는 제2 PISO부(140a)와, 상기 제2 PISO부(140a)와 접속되며, 제2 PISO부(140a)로부터 재배열되어 인가되는 데이터를 저장하는 제2 메모리부(140b)로 이루어지는 하단 데이터 처리부(140)로 구성된다.

상기와 같이 구성되는 도 4를 설명하면, 먼저 트리플 비디오 ADC부(100)는 안테나를 통해 수신된 아날로그 R, G, B 복합영상신호로부터 샘플링을 하면 R, G, B에 대하여 각 8비트씩 디지털 데이터로 변환되고, 디지털 데이터로 변환된 R, G, B 각 8비트씩 24비트의 디지털 데이터를 출력한다.

멀티플렉서부(120)는 상기 트리플 비디오 ADC부(100)로부터 인가되는 24비트의 R, G, B 데이터를 선택하여 상단 데이터 처리부(130) 및 하단 데이터 처리부(140)로 출력하게 되는데, 멀티플렉서부(120)의 선택 동작은 데이터 선택로직부(110)로부터 인가되는 제어신호에 의하여 이루어진다. 즉, 데이터 선택로직부(110)는 멀티플렉서부(120)로 인가되는 24비트에 해당되는 R, G, B 데이터로부터 R, B에 대한 짝수 데이터 및 G에 대한 홀수 데이터를 선택하여 상단 데이터 처리부(130)로 출력되도록 하고 R, B에 대한 홀수 데이터 및 G에 대한 짝수 데이터를 선택하여 하단 데이터 처리부(140)로 출력되도록 한다.

상단 데이터 처리부(130)는 제1 PISO부(130a) 및 제1 메모리부(130b)로 이루어지는데 제1 PISO부(130a)는 상기 멀티플렉서부(120)를 통해 24비트 병렬로 인가되는 R, B에 대한 짝수 데이터 및 G에 대한 홀수 데이터를 순차방식으로 디스플레이 가능하도록 데이터를 재배열한 후 직렬로 출력하며, 제1 메모리부(130b)는 상기 제1 PISO부(130a)로부터 순차방식으로 재배열된 데이터가 직렬로 인가되는 R, B의 짝수 데이터 및 G의 홀수 데이터를 저장한 후 데이터 인터페이스부(4)로 다시 임시저장 한 후 상단 어드레스 구동 IC(62)에서 요구하는 스트림 형태로 데이터를 출력한다.

한편, 하단 데이터 처리부(140)는 제2 PISO부(140a) 및 제2 메모리부(140b)로 이루어지는데 제2 PISO부(140a)는 상기 멀티플렉서부(120)를 통해 24비트 병렬로 인가되는 R, B에 대한 홀수 데이터 및 G에 대한 짝수 데이터를 순차방식으로 디스플레이 가능하도록 데이터를 재배열한 후 직렬로 출력하며, 제2 메모리부(140b)는 상기 제2 PISO부(140a)로부터 순차방식으로 재배열된 데이터가 직렬로 인가되는 R, B의 홀수 데이터 및 G의 짝수 데이터를 저장한 후 다시 데이터 인터페이스부(4)로 임시적으로 저장한 다음 하단 어드레스 구동 IC(64)에서 요구하는 스트림 형태로 데이터를 출력한다.

도 5는 상단 데이터 처리부 및 하단 데이터 처리부로 로드되는 데이터의 타이밍이다.

즉, 멀티플렉서(120)를 통해 출력되는 R, G, B 24비트의 데이터로부터 상단 데이터 처리부(130)로는 R0, R2, R4, … 와 BO, B2, B4, …에 대한 짝수 데이터와 G1, G3, G5, …의 홀수 데이터가 인가되고, 하단 데이터 처리부(140)로는 R1, R3, R5, …의 홀수 데이터와 G0, G2, G4, …의 짝수 데이터가 인가된다.

이상에서 설명한 바와 같이 본 발명은 상단의 어드레스 구동IC로 로드되는 R, B에 대한 짝수 데이터 및 G에 대한 홀수 데이터를 제1 PISO부를 통해 순차방식으로 재배열 한 후 제1 메모리부로 저장하고, 하단의 어드레스 구동IC로 로드되는 R, B에 대한 홀수 데이터 및 G에 대한 짝수 데이터를 제2 PISO부를 통해 순차방식으로 플라즈마 디스플레이 패널로 디스플레이 가능토록 재배열 한 후 제2 메모리부로 저장함으로써, 상단과 하단의 R, G, B 데이터를 독립적으로 처리가능하며, 상기와 같이 상단과 하단의 데이터를 독립적으로 처리함으로써 주변의 고속소자를 사용하지 않아도 되며, 하나의 메모리부를 통해 플라즈마 디스플레이 패널로 기입되는 R, G, B 디지털 데이터를 저장할 때 보다 주파수를 줄일 수 있는 효과가 있다.

Claims (4)

1. 피디피의 계조처리를 위해서 피디피의 상단과 하단으로 분리하여 어드레스 구동 IC를 설치한 플라즈마 디스플레이 장치에 있어서,

   안테나를 통해 인가되는 아날로그 복합영상신호를 샘플링한 후 디지털 데이터로 변환한 R, G, B 데이터를 선택적으로 입력하는 영상신호 입력수단과,

   상기 영상신호 입력수단으로부터 인가되는 R, B에 대한 짝수 데이터 및 G에 대한 홀수 데이터를 처리하는 상단 데이터 처리수단과,

   상기 영상신호 입력수단으로부터 인가되는 R, B에 대한 홀수 데이터 및 G에 대한 짝수 데이터를 처리하는 하단 데이터 처리수단으로 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 데이터 처리 장치.
2. 제 1 항에 있어서, 상기의 영상신호 입력수단은 R, G, B 데이터 중에서 출력 데이터를 선택할 수 있는 제어신호를 인가하는 데이터 선택로직부(110)와 상기의 데이터 선택로직부(110)의 제어신호에 따라서 R, G, B 데이터를 선택하여 출력하는 멀티플렉서부(120)로 구성된 것을 특징으로 하는 플라즈마 디스플레이 패널의 데이터 처리 장치.
3. 제 1 항에 있어서, 상기의 상단 데이터 처리수단은 멀티플렉서부(120)로부터 병렬로 인가되는 비월방식의 24비트 R, B에 대한 짝수 데이터와 G에 대한 홀수 데이터를 순차방식으로 재배열한 후 직렬로 출력시키는 제1 PISO부(130a)와 상기 제1 PISO부(130a)로부터 인가되는 직렬의 R, B 짝수 데이터 및 G의 홀수 데이터를 저장하는 제1 메모리부(130b)로 이루어지는 것을 특징으로하는 플라즈마 디스플레이 패널의 데이터 처리 장치.
4. 제 1 항에 있어서, 상기의 하단 데이터 처리수단은 멀티플렉서부(120)로부터 병렬로 인가되는 비월방식의 24비트 R, B에 대한 홀수 데이터와 G에 대한 짝수 데이터를 순차방식으로 재배열한 후 직렬로 출력시키는 제2 PISO부(140a)와 상기 제2 PISO부(140a)로부터 인가되는 직렬의 R, B 홀수 데이터 및 G의 짝수 데이터를 저장하는 제2 메모리부(140b)로 이루어지는 것을 특징으로하는 플라즈마 디스플레이 패널의 데이터 처리 장치.

Images