KR100209794B1 - 피디피 디스플레이 장치의 휘도 보정방법 - Google Patents

피디피 디스플레이 장치의 휘도 보정방법 Download PDF

Info

Publication number
KR100209794B1
KR100209794B1 KR1019950047834A KR19950047834A KR100209794B1 KR 100209794 B1 KR100209794 B1 KR 100209794B1 KR 1019950047834 A KR1019950047834 A KR 1019950047834A KR 19950047834 A KR19950047834 A KR 19950047834A KR 100209794 B1 KR100209794 B1 KR 100209794B1
Authority
KR
South Korea
Prior art keywords
sustain
scan
horizontal line
line
unit
Prior art date
Application number
KR1019950047834A
Other languages
English (en)
Other versions
KR970051698A (ko
Inventor
김동윤
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019950047834A priority Critical patent/KR100209794B1/ko
Publication of KR970051698A publication Critical patent/KR970051698A/ko
Application granted granted Critical
Publication of KR100209794B1 publication Critical patent/KR100209794B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 피디피(PDP) 디스플레이 장치의 휘도 보장방법에 관한 것으로, 복수개의 수평라인의 각 수평라인에 대해 동기분리부를 통해 분리된 Vsync에 기초한 펄스발생부로부터의 서스테인을 위한 타이밍펄스에 의거하여 서스테인부와 스캔 및 서스테인부를 통해 I가 수행되고, 펄스발생부로부터의 스캔을 위한 타이밍펄스에 의거하여 스캔 및 서스테인부를 통해 스캔되며, 펄스발생부로부터의 서스테인을 위한 타이밍펄스에 의거하여 서스테인부와 스캔 및 서스테인부를 통해 서스테인되므로써, 하나의 수평라인이 스캔된 다음 바로 서스테인되므로 선택된 단위셀에 생성된 벽전하의 소멸을 방지할 수 있을 뿐만 아니라, 모든 수평라인이 스캔된 다음 서스테인되므로써 발생되는 각 수평라인 간의 휘도차이를 보정할 수 있도록 한다.

Description

피디피(PDP) 디스플레이 장치의 휘도 보정방법
제1도는 본 발명에 따라 PDP 디스플레이 장치에서 영상 디스플레이를 위해 라인을 스캔하는 방법을 적용하는 데 적합한 피디피 디스플레이 장치의 블록구성도.
제2도는 본 발명의 바람직한 실시예에 따라 PDP 패널상에서 하나의 수평 라인 단위로 스캔, 어드레싱 및 서스테인을 순차 수행하는 과정을 설명하기 위해 도시한 한 서브 필드의 데이타 어드레싱 타이밍도.
제3도는 본 발명의 다른 실시예에 따라 PDP 패널상에서 두 개의 수평라인 단위씩 동시에 스캔 및 어드레싱하고, 한 서브 필드를 동시에 서스테인하는 과정을 설명하기 위해 도시한 한 서브 필드의 데이타 어드레싱 타이밍도.
제4도는 종래의 전형적인 방법에 따라 PDP 패널상에서 하나의 수평라인 단위로 스캔 및 어드레싱하고, 한 서브 필드 전체를 동시에 서스테인하는 과정을 설명하기 위해 도시한 한 서브 필드의 데이타 어드레싱 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
110 : ADC 120 : 메모리
130 : 데이타 처리부 135 : 동기 분리부
140 : 펄스 발생부 150 : 세스테인부
160 : 스캔 및 서스테인부 170 : 어드레싱부
180 : PDP 패널
본 발명은 피디피(PLASMA DISPLAY PANEL ; 이하 PDP 라고 약칭함) 디스플레이 장치에 관한 것으로, 보다 상세하게는 서브 필드(SUB-FIELD) 단위로 재구성되어 PDP 패널상에 제공되는 서브 필드 영상 데이타를 스캔하는 데 적합한 피디피(PDP) 디스플레이 장치의 라인 스캔 방법에 관한 것이다.
다양한 분야에 적용되어 사용되고 있는 여러 표시 장치 중에, 선명한 표시와 칼라화가 가능하고, 구동이 간단하며, 그 제조 비용이 저렴한 음극선관(CATHODE RAY TUBE ; 이하 CRT라고 약칭함)이 많은 분야에서 이용되고 있으나, CRT는 그 자신이 프라스코(FRASCO) 형태의 구조를 가지고 있기 때문에 사이즈가 크고, 대략 10,000V의 높은 동작 전압을 필요로 하며, 표시 찌그러짐이 발생되는 큰 단점을 가지고 있다.
따라서, 상기한 CRT를 대체할만한 표시장치의 출현이 강하게 요구되고 있으며, 표시 면적이 크고 용적이 작은, 이른바 평면형 표시 장치에 관한 연구가 이와 관련된 많은 분야에서 지속적으로 연구되고 있다.
한편, 상기한 바와같은 평면형 표시 장치에는 일렉트로 루미네센스(ELECTRO LUMINESCENCE), 발광 다이오드(LIGHT EMITTING DIODE), PDP 등의 능동소자와 액정 표시 장치(LIQUID CRYSTAL DISPLAY), 일렉트로 크로믹 표시 장치(ELECTRO CHROMIC DISPLAY) 등의 수동소자가 있으며, 본 발명은 실질적으로 능동소자 중의 하나인 PDP를 이용한 디스플레이 장치에 관련된다.
참고적으로, 상기한 PDP 디스플레이 장치의 장점으로는, 기입 펄스의 입력이 한번 들어가면 방전을 지속하는 기억 기능이 있고, 매트릭스 구조로 표시점이 규정되어 있으므로 화상의 찌그러짐이 없으며, 발광 주파수가 50-100kHz로 높기 때문에 깜빡거림이 없다는 것이다. 또한, PDP는 평면 구조이므로 소형화에 유리하고, 방전에 접하는 유전체층 표면에 방전에 의한 소화를 적게하는 재료를 사용하므로 수명이 길며, 글라스판의 주체로 된 패널 구조이기 때문에 반고정 정보를 슬라이드로서 투영하는 슬라이드상의 중첩이 가능하여 간략화에 유리한 점 등이 있다.
한편, 제4도는 종래의 전형적인 방법에 따라 PDP 패널의 각 스캔 라인 단위로 라인 데이타를 어드레싱하고, 한 서브 필드를 동시에 서스테인하는 과정을 설명하기 위해 도시한 한 서브 필드의 데이타 어드레싱 타이밍도이다.
여기에서, 스캔(SCAN)이란 PDP 디스플레이 장치의 각 수평라인 상의 단위 셀 중에 발광하고자 하는 단위셀을 선택한 다음, 선택된 단위셀에 벽전하를 인가하여 약발광하는 것을 의미하고, 서스테인(SUSTAIN)이란 PDP 디스플레이 장치의 모든 셀을 전면적으로 발광하는 것을 의미한다.
제4도를 참조하면, I1, I2, I3.... IM은 수평라인 간의 각 단위셀들의 발광 상태를 일치시키기 위해 이전의 수평라인에 존재하는 단위셀들을 전면 발광 및 전면 소거하는 구간을 나타내고, S1, S2, S3... SM은 각 수평라인을 스캔(즉, 라인 선택 및 데이타 어드레싱)하는 구간을 나타내며, T는 하나의 서브 필드에 존재하는 모든 단위셀에 대해 서스테인하는 구간을 나타낸다.
제4도를 참조하면 알 수 있는 바와같이, 종래의 전형적인 방법에서는, 하나의 서브 필드에 대해 I1을 수행한 다음, 첫번째 수평라인(L1)을 스캔하고(S1), I2를 수행한 다음 두번째 수평라인(L2)을 스캔하며(S2), I3를 수행한 다음 세번째 수평라인(L3)을 스캔(S3)하는 방식으로 마지막 수평라인(LM)까지의 스캔을 완료함으로써, 한 서브 필드 데이타의 어드레싱을 완료한다.
그런다음, 마지막 수평라인(LM)이 스캔되면 PDP 패널상에 어드레싱된 한 서브 필드 영상 데이타에 대해 기설정된 서스테인 구간 동안 전면적인 서스테인을 수행한다.
보다 상세하게, 종래 방법에 따른 PDP 패널의 라인 스캔 방법에서는, 예를들어 PDP 패널의 사이즈가 480×853 크기라고 가정할 때, 한 서브 필드에 대해 1번 라인에서부터 480라인까지 순차적으로 스캔(선택된 각 단위셀에 대한 벽전하 생성 및 데이타 어드레싱)한 다음, 기설정된 서스테인 구간 동안에 서스테인 펄스를 인가하여 해당 서브 필드 영상 데이타에 대한 서스테인을 수행한다.
즉, 종래 방법은, 하나의 서브 필드에 대해 주어진 스캔 및 구간(또는 시간)동안에 각 라인 단위로 순차 스캔(즉, 한 라인씩 순차 스캔)하여 데이타를 기입한 다음 주어진 구간(또는 시간) 동안에 모든 라인을 동시에 서스테인한다.
그러나, 상술한 바와같이 한 라인씩 순차 스캔하여 모든 라인에 데이타를 기입(즉, 선택된 모든 단위셀에 벽전하를 인가)한 다음 주어진 시간 동안 서스테인을 수행하는 종래 방법의 경우, 1번 수평라인(L1)에서부터 마지막 수평라인(LM)까지 스캔하는 데 요구되는 소요시간이 길기 때문에 먼저 스캔된 라인의 선택된 단위셀에 인가된 벽전하가 저하되거나 혹은 소멸, 즉 후단 수평라인쪽으로 갈수록 선단 수평라인에서 선택된 단위셀의 벽전하가 저하되거나 소멸되버리는 문제가 있으며, 이러한 문제는 수평라인간의 휘도차를 야기시키는 큰 원인이 되고 있다.
또한, 종래 방법에 따라 라인을 스캔하는 경우에 있어서, 수평라인의 수가 증가하면 할수록, 상기한 바와같이 선택된 단위셀에서의 벽전하 저하 또는 소멸로 인해 수평라인간에 휘도차가 야기되는 문제점은 더욱 현저하게 나타나게 될 것이다.
따라서, 본 발명은 상기한 바와같은 종래기술의 문제점을 해결하기 위한 것으로, PDP 패널에서의 스캔 및 서스테인을 각 수평라인별로 수행함으로써, 수평라인간의 휘도차 발생을 억제할 수 있는 피디피 디스플레이 장치의 라인 스캔 방법을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 복수의 수평라인을 동시에 스캔하여 수평라인 스캔 시간을 절감함으로써, 수평라인간의 휘도차 발생을 억제할 수 있는 디피디 디스플레이 장치의 라인 스캔 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명은, PQ 사이즈의 화면 모드에 대응하는 영상신호를 N개의 서브 필드로 재구성하여 PDP 패널에 디스플레이하는 PDP 디스플레이 장치에서 라인을 스캔하는 방법에 있어서, 하나의 서브 필드를 구성하는 P개의 수평라인중, 라인 스캔을 위한 타이밍 펄스에 의거하여 선택된 하나의 수평라인을 전면 발광 및 전면 소거하고, 상기 선택된 수평라인내에서 선택된 각 단위셀에 벽전하를 형성한 다음 상기 선택된 각 단위셀에 데이타를 어드레싱하는 제1과정; 상기 데이타 어드레싱의 종료 타이밍에 동기되는 서스테인 펄스에 의거하여 상기 선택된 수평라인을 기설정된 소정시간 동안 서스테인하는 제2과정; 및 상기 제1과정 및 제2과정을 반복 수행하여, 첫 번째 수평라인에서부터 P번째 수평라인까지 스캔 및 서스테인을 순차 수행함으로써, 상기 하나의 서브 필드에 대한 디스플레이를 실행하는 제3과정으로 이루어진 피디피 디스플레이 장치의 라인 스캔 방법을 제공한다.
본 발명의 상기 및 기타 목적과 여러가지 장점은 이 기술분야의 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.
제1도는 본 발명에 따라 PDP 디스플레이 장치에서 영상 디스플레이를 위해 라인을 스캔하는 방법을 적용하는 데 적합한 피디피 디스플레이 장치의 블록구성도로써, ADC(ANALOG TO DIGITAL CONVERTER : 이하 ADC라 약칭함, 110), 메모리(120), 데이타 처리부(130), 동기 분리부(135), 펄스 발생부(140), 서스테인부(150), 스캔 및 서스테인부(160), 어드레싱부(170) 및 PDP 패널(180)을 포함한다.
제1도를 참조하면, ADC(110)는 아날로그 영상신호(예를들면, 비월주사 방식의 NTSC 영상신호)를 디지탈 영상 데이타로 변환, 즉 R.G.B 신호를 각각 N비트의 디지탈 데이타로 변환하여 메모리(120)에 각각 저장한다.
또한, 데이타 처리부(130)는 메모리(120)에 저장되어 있는 비월주사 방식의 디지탈 영상 데이타를 인출하여 순차주사 방식의 디지탈 영상 데이타로 변환하고, 하나의 영상 프레임을 동일한 가중치(WEIGHT)를 갖는 영상 데이타들로 구성되는 N개의 서브 필드, 예를들면 8개의 서브 필드로 재구성하며, 이와같이 재구성된 서브 필드 영상 데이타들을 어드레싱부(170)로 제공한다.
다음에, 동기 분리부(135)는 입력 영상신호중에 삽입된 수평 동기신호(VERTICAL SYNC. ; 이하 Vsync라 약칭함)를 분리하며, 여기에서 분리된 수평 동기신호는 펄스 발생부(140)로 제공된다.
한편, 펄스 발생부(140)는, PDP 디스플레이 장치의 전반적인 동작제어를 수행하는 마이크로 프로세서를 포함하는 것으로, 동기 분리부(135)로부터 제공되는 Vsync를 이용하여 라인 스캔을 위한 타이밍 펄스, 서스테인을 위한 타아밍 펄스 및 어드레싱을 위한 타이밍 펄스를 각각 발생한다. 이때, 펄스 발생부(140)는 서스테인을 위한 타이밍 펄스를 서스테인부(150)와 스캔 및 서스테인부(160)로 교번적으로 제공한다.
여기에서, 서스테인부(150)는 펄스발생부(140)로부터 제공되는 서스테인을 위한 타이밍 펄스에 의거하여 PDP 패널(180)의 서스테인용 전극으로 고전압, 예를들면 180V 내지 340V를 인가시키고, 스캔 및 서스테인부(160)는 펄스발생부(140)로부터 제공되는 스캔을 위한 타이밍 펄스에 의거하여 PDP 패널(180)의 스캔 및 서스테인용 전극으로 고전압을 인가한다. 또한, 스캔 및 서스테인부(160)는 펄스발생부(140)로부터 제공되는 서스테인을 위한 타이밍 펄스에 의거하여 스캔 및 서스테인용 전극으로 고전압을 인가한다.
이때, 서스테인부(150)와 스캔 및 서스테인부(160)에서는, 본 발명의 바람직한 실시예에 따라, 한 수평라인 단위로 서스테인 펄스를 발생, 즉 하나의 수평라인이 스캔(즉, 벽전하 생성 및 데이타 어드레싱)될 때마다 스캔된 수평라인에서 선택된 단위셀의 방전을 유지하기 위한 서스테인 펄스를 발생하여 PDP 패널(180)내의 도시 생략된 스캔 및 서스테인 전극으로 제공한다.
따라서, 본 발명의 바람직한 실시예에 따른 라인 스캔 방법에 따르면, 하나의 수평라인 단위로 스캔, 어드레싱 및 서스테인이 순차 수행되는 방식으로 모든 수평라인이 구동되므로써, 하나의 서브 필드에 대한 디스플레이가 실행된다.
더욱이, 서스테인부(150)와 스캔 및 서스테인부(160)에서는, 본 발명의 다른 실시예에 따라, 적어도 두 개의 수평라인이 한 번에 스캔되는 방식으로 모든 수평라인이 순차 스캔될 때 각 수평라인에서 선택된 각 단위셀의 방전을 유지하기 위한 서스테인 펄스를 발생하여 스캔 및 서스테인 전극으로 제공한다.
이때, 본 발명의 다른 실시예에서는 두 개의 수평라인을 동시에 스캔하기 때문에 모든 수평라인을 스캔하는 데 소요되는 시간을, 종래 방법에 비해, 대략 절반으로 절감할 수 있다. 따라서, 절감된 스캔 시간 만큼 서스테인 시간을 더 크게 해 주므로써, 디스플레이되는 영상의 휘도 레벨을 더욱 증진시킬 수 있다.
따라서, 본 발명의 다른 실시예에 따른 라인 스캔 방법에 따르면, 두 개의 수평라인씩 동시에 스캔되어 모든 수평라인이 순차 스캔되고 이와 동시에 하나의 서브 필드에 대한 서스테인이 수행되므로써, 하나의 서브 필드에 대한 디스플레이가 실행된다.
여기에서, 서스테인부(150)와 스캔 및 서스테인부(160)에서 발생하여 도시 생략된 서스테인 전극, 스캔 및 서스테인 전극으로 제공되는 스캔을 위한 타이밍 펄스 및 서스테인을 위한 타이밍 펄스는, 종래 방법에 따른 스캔시에 사용되는 타이밍 펄스의 간단한 변경을 통해 생성 가능하다. 따라서, 이러한 정도의 간단한 타이밍 펄스 변경은 이 기술분야의 숙련자라면 쉽게 이해할 수 있으므로 여기에서의 상세한 도시 및 설명을 생략한다.
한편, 어드레싱부(170)는, 다수의 출력핀을 각각 갖는 다수의 데이타 드라이버를 포함하는 것으로, 펄스 발생부(140)로부터 제공되는 어드레싱을 위한 타이밍 펄스에 의거하여, 데이타 처리부(130)로부터 제공되는 재구성된 서브 필드 영상 데이타를 한 라인씩 또는 적어도 두 라인씩 PDP 패널(180)내 수평라인으로 어드레싱한다.
즉, 본 발명의 바람직한 실시예에 있어서, 어드레싱부(170)는 스캔 펄스에 의해 선택된 하나의 수평라인에 라인 데이타를 동시에 어드레싱하는 방식으로 모든 수평라인에 라인 데이타를 어드레싱하고, 본 발명의 다른 실시예에 있어서, 어드레싱부(170)는 스캔 펄스에 의해 선택된 적어도 두 개의 수평라인에 각각 대응하는 라인 데이타를 동시에 어드레싱하는 방식으로 모든 수평라인에 라인 데이타를 어드레싱한다. 이때, 적어도 두 개의 수평라인에 동시에 라인 데이타를 어드레싱하는 본 발명의 다른 실시예의 경우, 바람직한 실시예에 비해 적어도 두배의 데이타 드라이버를 필요로 한다.
다음에, 상기한 바와같은 구성을 갖는 PDP 디스플레이 장치를 이용하여 본 발명에 따라 영상 디스플레이를 위한 라인 스캔을 수행하는 과정에 대하여 설명한다.
제2도는 본 발명의 바람직한 실시예에 따라 PDP 패널상에서 하나의 수평 라인 단위로 스캔, 어드레싱 및 서스테인을 순차 수행하는 과정을 설명하기 위해 도시한 한 서브 필드의 데이타 어드레싱 타이밍도이며, 이하에서는 제1도 및 제2도를 주로 참조하여 바람직한 실시예에 따라 라인을 스캔하는 과정을 설명한다.
먼저, 아날로그 영상신호가 ADC(110)를 통해 R.G.B 각 N비트의 디지탈 영상 데이타로 변환되어 메모리(120)에 저장되고, 데이타 처리부(130)를 통해 처리, 즉 비월주사 방식의 디지탈 영상 데이타가 순차주사 방식의 디지탈 영상 데이타로 변환됨과 동시에 N개의 서브 필드 데이타로 재구성되며, 이와같이 재구성되는 서브 필드 데이타들은 어드레싱부(170)로 제공된다. 이때, 동기 분리부(135)를 통해 입력 아날로그 영상신호에서 수직 동기신호(Vsync)가 분리되며, 이와같이 분리된 수직 동기신호(Vsync)는 펄스 발생부(140)로 제공된다.
따라서, 펄스발생부(140)에서는, 분리된 수직 동기신호(Vsync)에 의거하여, 스캔, 서스테인, 어드레싱을 위한 타이밍 펄스가 발생하며, 여기에서 발생된 각 타이밍 펄스는 스캔 및 서스테인부(160), 서스테인부(150) 및 어드레싱부(170)로 각각 제공된다. 상세하게, 펄스 발생부(140)로부터 발생되는 스캔을 위한 타이밍 펄스는 스캔 및 서스테인부(160)로 제공되고, 펄스 발생부(140)로부터 발생되는 서스테인을 위한 타이밍 펄스는 서스테인부(150)와 스캔 및 서스테인부(160)로 교번적으로 제공되며, 펄스 발생부(140)로부터 발생되는 어드레싱을 위한 타이밍 펄스는 어드레싱부(170)로 제공된다.
제2도를 참조하면, 1번 수평라인(L1)에서는, I1구간 동안에 이전의 수평라인에 존재하는 단위셀들이 전면 발광 및 전면 소거되고, S1구간 동안에 스캔 및 어드레싱이 수행되어 데이타가 기입되며, T1구간 동안에 서스테인이 수행되므로써, 선택된 단위셀들에 대한 데이타 어드레싱 및 방전 유지가 실행된다.
또한, 2번 수평라인(L2)에서는, I2구간 동안에 이전의 수평라인에 존재하는 단위셀들이 전면 발광 및 전면 소거되고, S2구간 동안에 스캔 및 어드레싱이 수행되어 데이타가 기입되며, T2구간 동안에 서스테인이 수행되므로써, 선택된 단위셀에 대한 데이타 어드레싱 및 방전 유지가 실행되며, 이와 동일한 방식으로 M번 수평라인(LM)에 대한 데이타 어드레싱 및 방전 유지가 실행되므로써 하나의 서브 필드에 대한 디스플레이가 수행된다. 여기에서, 2번 수평라인(L2)의 스캔은 1번 수평라인(L1)에 대한 어드레싱의 종료에 동기되어 수행된다.
이를 위하여, 스캔 및 서스테인부(160)에서 제공되는 스캔을 위한 타이밍 펄스(즉, 스캔 펄스)에 의거하여 하나의 수평라인(예를들면, L1수평라인)이 선택될 때, 어드레싱부(170)에서는 L1수평라인에 데이타를 어드레싱하여 선택된 단위셀들에 데이타를 기입하며, 어드레싱의 완료와 동시에 서스테인부(150)와 스캔 및 서스테인부(160)에서 발생한 서스테인을 위한 타이밍 펄스(즉, 서스테인 펄스)가 스캔 및 서스테인 전극에 인가되므로써 L1수평라인에 어드레싱 및 방전 유지가 실행된다.
즉, 본 발명의 바람직한 실시예에서는, 스캔 및 어드레싱을 한 라인씩 순차 수행하여 모든 수평라인을 스캔(즉, 데이타 기입)한 후에 전체 수평라인을 동시에 서스테인하는 종래 방법과는 달리, 하나의 수평라인 단위로 스캔, 어드레싱 및 서스테인이 순차 수행되는 방식으로 모든 수평라인을 구동함으로써, 하나의 서브 필드에 대한 라인 스캔을 수행한다.
따라서, 본 실시예에서는 각 수평라인별로 스캔 및 서스테인을 동시에 수행하기 때문에, 종래 방법에서와 같이, 1번 수평라인에서부터 마지막 수평라인까지 스캔하는 데 요구되는 긴 소요시간으로 인해 각 라인, 특히 선단측 라인에서 선택된 단위셀에 인가된 벽전하가 저하 또는 소멸되는 현상을 억제할 수 있어, 벽전하의 저하 또는 소멸에 기인하는 수평라인간의 휘도차 발생을 효과적으로 방지할 수 있다. 즉, 본 실시예에서는 각 수평라인별로 스캔 및 서스테인을 동시에 수행하기 기법을 채용함으로써, 실질적으로 수평라인간의 휘도차를 보정하는 효과를 얻을 수 있다.
제3도는 본 발명의 다른 실시예에 따라 PDP 패널상에서 두 개의 수평라인 단위씩 동시에 스캔 및 어드레싱하고, 한 서브 필드를 동시에 서스테인하는 과정을 설명하기 위해 도시한 한 서브 필드의 데이타 어드레싱 타이밍도이다.
제3도를 참조하면, 본 실시예는, 수평 라인을 순차 스캔 및 어드레싱한 후에 전체 수평 라인에 대해 동시에 서스테인을 수행한다는 관점에서 보면 전술한 종래 방법과 유사하지만, 하나의 수평라인씩 순차 스캔(스캔 및 데이타 기입)하는 것이 아니라 적어또 한 번에 두 라인씩을 스캔한다는 점에서 전술한 종래 방법과는 큰 차이를 갖는다.
즉, 본 실시예는, 일예로서 제3도에 도시된 바와같이, 복수의 수평라인을 절반으로 나누어 상측 수평라인군 및 하측 수평라인군으로 분리하고, 상측 수평라인군의 첫 번째 수평라인(L1)과 하측 수평라인군의 첫 번째 수평라인(LN)을 동시에 스캔하는 방식으로 분리된 두 수평라인군내 모든 수평라인을 순차 스캔하며, 이와같은 두 수평라인씩의 순차 스캔을 통해 상측 하측 수평라인군의 마지막 수평라인(LN-1, L2N)까지 스캔한 후에, 전체 수평 라인에 대해 동시에 서스테인을 수행한다.
제3도에 있어서, I1내지 I22N은 수평라인내 각 단위셀들의 발광 상태를 일치시키기 위해 이전 서브 필드의 수평라인에 존재하는 단위셀들을 전면 발광 및 전면 소거하는 구간을 나타내고, S1내지 S2N은 각 수평라인을 스캔(즉, 라인 선택 및 데이타 어드레싱)하는 구간을 나타내며, T는 하나의 서브 필드에 존재하는 선택된 모든 단위셀을 서스테인하는 구간을 나타낸다.
따라서, 본 실시예에서는 한 번에 두 수평라인씩을 동시에 스캔하여 서브 필드에 대한 총 수평라인 스캔 시간을 절감함으로써, 종래 방법에서와 같이, 1번 수평라인에서부터 마지막 수평라인까지 스캔하는 에 요구되는 긴 소요시간으로 인해 각 라인, 특히 선단측 라인에서 선택된 단위셀에 인가된 벽전하가 저하 또는 소멸되는 현상을 억제할 수 있어, 벽전하의 저하 또는 소멸에 기인하는 수평라인간의 휘도차 발생을 효과적으로 방지할 수 있다.
또한, 본 실시예는, 두 개의 수평라인을 동시에 스캔함으로써 얻어지는 라인 스캔 절감 시간 만큼 서스테인 시간을 더 크게 해주므로써, 디스플레이되는 영상의 휘도 레벨을 더욱 증진시킬 수 있는 또다른 효과를 갖는다.
이상 설명한 바와같이 본 발명에 따르면, 각 수평라인별로 스캔 및 서스테인을 동시에 수행하거나 또는 두 수평라인씩 동시에 스캔하는 방식으로 모든 수평라인을 순차 스캔한 후에 전체 수평라인을 동시에 서스테인함으로써, 한 수평라인씩 순차 스캔한 후에 전체 수평라인을 동시에 서스테인하는 종래 방법에서 야기되었던 벽전하의 저하 또는 소멸에 기인하여 발생하는 수평라인간의 휘도차 발생을 효과적으로 억제할 수 있다.

Claims (1)

  1. P×Q 사이즈의 화면 모드에 대응하는 영상신호를 N개의 서브 필드로 재구성하여 PDP 패널에 디스플레이하는 PDP 디스플레이 장치에서 라인을 스캔하는 방법에 있어서, 하나의 서브 필드를 구성하는 P개의 수평라인중, 라인 스캔을 위한 타이밍 펄스에 의거하여 선택된 하나의 수평라인을 전면 발광 및 전면 소거하고, 상기 선택된 수평라인내에서 선택된 각 단위셀에 벽전하를 형성한 다음 상기 선택된 각 단위셀에 데이타를 어드레싱하는 제1과정; 상기 데이타 어드레싱의 종료 타이밍에 동기되는 서스테인 펄스에 의거하여 상기 선택된 수평라인을 기설정된 소정시간 동안 서스테인하는 제2과정; 및 상기 제1과정 및 제2과정을 반복 수행하여, 첫 번째 수평라인에서부터 P번째 수평라인까지 스캔 및 서스테인을 순차 수행함으로써, 상기 하나의 서브 필드에 대한 디스플레이를 실행하는 제3과정으로 이루어진 피디피 디스플레이 장치의 라인 스캔 방법.
KR1019950047834A 1995-12-08 1995-12-08 피디피 디스플레이 장치의 휘도 보정방법 KR100209794B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950047834A KR100209794B1 (ko) 1995-12-08 1995-12-08 피디피 디스플레이 장치의 휘도 보정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950047834A KR100209794B1 (ko) 1995-12-08 1995-12-08 피디피 디스플레이 장치의 휘도 보정방법

Publications (2)

Publication Number Publication Date
KR970051698A KR970051698A (ko) 1997-07-29
KR100209794B1 true KR100209794B1 (ko) 1999-07-15

Family

ID=19438592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047834A KR100209794B1 (ko) 1995-12-08 1995-12-08 피디피 디스플레이 장치의 휘도 보정방법

Country Status (1)

Country Link
KR (1) KR100209794B1 (ko)

Also Published As

Publication number Publication date
KR970051698A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
JPH0643829A (ja) プラズマディスプレイの駆動方法
JP2002215086A (ja) プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置
KR20040010769A (ko) 플라즈마 디스플레이 패널 표시장치와 그 구동방법
US6337674B1 (en) Driving method for an alternating-current plasma display panel device
US6104361A (en) System and method for driving a plasma display panel
JP3611377B2 (ja) 画像表示装置
JP3233120B2 (ja) 交流放電型プラズマディスプレイパネルの駆動方法
JPH11119727A (ja) Ａｃ型ｐｄｐの駆動方法
US6400342B2 (en) Method of driving a plasma display panel before erase addressing
JPH10319900A (ja) プラズマディスプレイ装置の駆動方法
US7567224B2 (en) Device and method for driving a plasma display panel
US6677920B2 (en) Method of driving a plasma display panel and apparatus thereof
US20040212568A1 (en) Plasma display panel driving method and apparatus, and plasma display apparatus
KR20050035801A (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100278783B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100209794B1 (ko) 피디피 디스플레이 장치의 휘도 보정방법
JPH11119728A (ja) Ａｃ型ｐｄｐの駆動方法及びプラズマ表示装置
KR100251148B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널의 구동방법
KR100267216B1 (ko) 플라즈마디스플레이패널의구동장치
KR100298930B1 (ko) 플라즈마디스플레이패널구동장치및방법
KR100213275B1 (ko) 피디피 디스플레이 장치의 수평라인 스캔방법
KR100298932B1 (ko) 플라즈마디스플레이패널의구동방법
KR100427019B1 (ko) 플라즈마디스플레이패널텔레비전의타이밍제어회로
KR20000003386A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100213277B1 (ko) 피디피 디스플레이 장치의 수평라인 스캔방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080401

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee