KR100254629B1 - 플라즈마 디스플레이 패널의 데이터 로드클럭 발생장치 - Google Patents

Abstract

본 발명은 피디피에 디스플레이되는 영상 데이터를 로드하는 로드클럭 발생장치에 관한 것으로, 특히 메모리부로부터 출력되는 섹터별로 구분된 8비트의 웨이트별로 구성된 데이터를 로드하는 로드클럭 생성장치에 관한 것이다. 본 발명에서는 상기와 같은 8비트의 웨이트별로 데이터를 로드하기 위하여 유효 데이터 신호 및 기본 클럭신호를 1클럭 쉬프트 레지스터부로 인가하여 유효 데이터를 1클럭 쉬프트 시킨후 다시 1클럭 쉬프트된 유효 데이터와 기본클럭을 입력으로 하는 앤드 게이트에서 논리곱으로 조합한다. 그리고, 상기 앤드 게이트로부터 논리곱으로 조합된 신호를 2진 카운터부로 인가하여 2진 카운터부의 입력신호로부터 폴링에지(falling edge)일 때 카운트 동작을 수행하여 로드클럭을 생성하는 플라즈마 디스플레이 패널의 데이터 로드클럭 발생장치를 제시한다.

Description

플라즈마 디스플레이 패널의 데이터 로드클럭 발생장치

본 발명은 피디피 텔레비전에 있어서의 플라즈마 디스플레이 패널에 기입되는 데이터에 관한 것으로, 특히 플라즈마 디스플레이 패널의 상단 어드레스 구동 IC로 인가되는 R, B의 짝수 데이터와 G의 홀수 데이터 및 하단 어드레스 구동IC로 인가되는 R, B의 홀수 데이터와 G의 짝수 데이터를 8비트씩 섹터별로 로드하는 로드클럭을 발생하는 플라즈마 디스플레이 패널의 데이터 로드클럭 발생장치에 관한 것이다.

일반적으로 텔레비전의 화상표시 방법에 있어서, 일반 텔레비전 방식인 CRT의 경우는 전자총이 한 화소씩 순차적으로 주사하는 방식을 채용하며, 계조는 아날로그 방식에 의해 구동되는 간단한 구동회로로 이루어져 있으며, 구동 속도가 수십 나노초(ns)로서 매우 빠른 편이나 고화질 텔레비전(HDTV)과 같이 화소수가 수백만개로 늘어날 경우 수백만 화소의 구동을 한 화소씩 주사하는 방식으로 구현하기는 매우 어렵다. 그러나 평판 디스플레이기인 플라즈마 디스플레이 패널(Plasma Display Panel)의 경우에는 한 화소씩 주사하는 방식이 아니라 기체 방전의 강한 비선형성(Strong Nonlinearity)특성을 이용한 행구동(Matrix Driving)방식을 이용한다.

상기의 비선형성이란 기체 방전에 대한 하나의 특징으로서, 기체 방전 현상이 기체의 이온화 과정을 통한 전리에 의한 것이므로 이러한 이온화 반응이 충분히 일어날 수 있는 방전 전압 이상의 전압이 인가될 때만 방전이 일어나며, 그 이하의 전압에 대해서는 방전이 일어나지 않는 기체 방전의 하나의 특성이다. 피디피는 일반적으로 일정한 전압을 갖는 연속적인 펄스에 의해 구동되며, 계조 표시는 아날로그 방식이 아니라 디지털 방식에 의해 구현된다. 그러나 기체 방전이 보통 수백 볼트의 비교적 높은 전압이 필요하므로 영상 신호를 증폭하여 구동하게 된다. 피디피가 대형화에 적합한 이유가 공정상의 이유뿐만 아니라 기체 방전이 갖는 대형화에 유용한 특성을 구동방식에 응용할 수 있기 때문이다.

플라즈마 디스플레이 패널(피디피)의 구동기술의 개념은 다음과 같다. 즉, 피디피는 기체 방전에서 발생되는 자외선이 형광막을 여기하여 화상을 구현하는 능동 발광형 표시소자이다. 다시 말하면 피디피는 각 화소에 대응하여 광원으로서 기체 방전에 의한 자외선 발광을 이용하므로 구동 회로는 표시 화상을 구현하기 위해서 단순히 각 화소에 대하여 기체방전을 형성하거나 소거하는 작용을 한다. 구동회로는 영상을 구성하는 각 화소에 대한 영상신호 및 신호 제어부와 각 화소에서 발생하는 자외선을 형성 또는 소거시켜 줄 수 있는 고속의 고압 스위칭 제어부로 구성된다. 이와 같은 피디피 텔레비전 시스템의 구동동작은 선택동작, 유지동작, 소거동작의 3가지로 분류할 수 있으며, 이하에서 상기 3가지의 동작을 간략히 설명하면 다음과 같다.

선택동작은 초기 방전 형성을 위해서 필요한 구동 동작이다. 피디피에서 일반적으로 사용되는 He+Xe, Ne+Xe의 페닝혼합기체의 경우 240V~280V의 전위를 인가해 준다. AC의 경우 제3전극을 도입하여 면 방전 형태에서의 유지전극과 유전체에 의한 기생 커패시터에 의해 야기되는 고전류를 감소시키며, 선택 동작과 유지동작을 분리시키는 구동 방식을 채용하고 있다.

유지동작은 기체방전의 기억 기능 특성을 이용하여 선택 펄스 보다 낮은 전압의 유지펄스에 의해 방전이 유지되는 구동동작이다. AC형 피디피의 경우 벽전하(wall charge)에 의한 기억 기능 효과와 직류형 피디피의 경우 자기 하전 입자공급(self priming)효과를 이용한다. 이와 같이 기억 기능을 이용하여 선택동작과 유지동작을 분리할 수 있는 기억형 구동방식의 경우 고화질 표시소자를 구현하기 위한 고계조 표시의 경우에 피디피가 대형의 표시소자에 대해서도 휘도의 저하 없이 동작할 수 있는 구동방식을 제공한다.

교류형 피디피의 경우 벽전하를 중화시키는 주기에서 낮은 전압으로 방전을 형성시켜 벽전하가 충분히 형성되지 않게 하거나, 짧은 펄스폭을 갖는 소거펄스를 인하여 벽전하가 정상 상태에 도달하지 못하도록 하여 벽전하를 제거한다.

기체방전을 이용한 피디피에는 기억기능(memory function)이 있다. 기억기능이란 과거의 상태가 현재의 상태에 영향을 미치는 현상이다. AC 피디피의 경우에는 유전체에 형성되는 벽전하에 의한 고유의 기억기능을 갖게되며, DC 피디피 의 경우에는 하전 입자 효과를 이용한다. 비록 피디피가 행구동 방식을 이용한 구동 방식을 채택하고 있지만, 만일 기억기능의 특성이 없었으면 대형 표시기로의 응용이 불가능했을 것이다. 기억기능은 고계조의 화상표시를 위한 대형의 표시소자를 구동하는데 있어서 필수적이라 할 수 있으며, 계조 표시에서 매우 유용한 작용을 함을 알 수 있다.

AC 피디피의 경우 고유의 메모리 기능을 갖게 되는데 이는 기체 방전에서 형성되는 전자와 이온등의 하전입자들이 전극을 덮고 있는 유전체에 벽전하를 형성하게 되기 때문이다. 즉 방전이 없는 경우에는 유전체에 벽전하가 존재하지 않으며 방전이 형성되는 경우에는 유전체에 벽전하가 쌓이게 된다. 벽전하가 존재하게 되면 외부 전극에 인가되는 전위와 벽전하에 의한 전위가 합쳐지므로 낮은 전압에서 방전이 형성되게 된다. 따라서 벽전하의 도움없이 방전을 일으키는 동작(addressing)과 벽전하의 도움에 의해 낮은 전위에서 방전을 일으키는 동작(sustain)을 분리할 수 있다. 전기한 바와 같은 특성을 갖는 교류형 피디피의 경우에는 벽전하에 의한 기억기능이 존재하며 이러한 벽전하를 이용하는 방식 등에 따른 다양한 구동방식이 이용되고 있다.

따라서, 상기와 같은 구동방식으로 하여금 피디피에 영상화상을 표시하기 위하여 다음과 같은 과정을 거친다. 즉, 디지털화된 영상데이터를 피디피 계조처리하기에 적절한 형태로 변환하기 위해서 디지털 영상데이터 처리부의 메모리부에서 디지털 영상데이터를 재배열한다.

도 1은 일반적인 플라즈마 디스플레이 패널의 데이터 구조를 나타낸 도면이며, 도 1에 도시된 참조기호 10번은 상단 어드레스 구동 IC이고, 참조기호 20번은 하단의 어드레스 구동 IC이다. 그리고, 상기 상단 어드레스 구동 IC에는 R0, B0, G1, R2, B2, G3, …의 데이터가 입력되고, 하단 어드레스 구동 IC에는 G0, R1, B1, G2, R3, B3, …의 데이터가 입력된다. 즉, 상단 어드레스 구동 IC에는 R, B의 짝수 데이터와 G의 홀수 데이터가 입력되고, 하단 어드레스 구동 IC에는 R, B의 홀수 데이터와 G의 짝수 데이터가 입력된다.

그런데, 종래에는 상기와 같은 데이터들이 저장된 메모리부로부터 8비트의 데이터를 로드한 후 상단으로 4비트 버스를 통하여 4비트 데이터를 전송하고, 하단으로도 4비트 버스를 통하여 4비트에 대한 데이터만을 전송함으로 종래의 4비트를 로드할 수 있는 로드클럭으로 8비트를 로드할 수 없는 문제점이 있다.

이에, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 유효 데이터 및 기본 클럭을 쉬프트 레지스터로 입력한 후 1클럭을 쉬프트시켜서 출력하고, 상기 쉬프트 레지스터의 출력신호와 기본 클럭을 다시 앤드 게이터로 인가하여 논리합으로 계산한 후, 앤드 게이트의 출력신호를 2진 카운터로 입력하여 폴링 에지(Falling edge:하강 모서리)일 때 카운트하여 8비트 웨이트에 대한 데이터를 로드할 수 있는 로드클럭을 생성하는 플라즈마 디스플레이 패널의 데이터 로드클럭 발생장치를 제공하는 것이다.

도 1은 플라즈마 디스플레이 패널에 기입되는 데이터구조

도 2는 플라즈마 디스플레이 패널의 데이터 처리 장치에 대한 블록도

도 3은 본 발명에 따른 데이터 로드클럭의 상세도

도 4는 도 3에 따라서 데이터를 로드하는 데이터 로드클럭의 타이밍도

〈도면의 주요부분에 관한 부호설명〉

10 : 상단 어드레스 구동 IC 20 : 하단 어드레스 구동 IC

30 : 트리플 비디오 ADC부 40 : PISO부

50 : 어드레스 제너레이터부 60 : 제1 메모리부

70 : 제2 메모리부 80 : 멀티플렉서부

90 : 컨트롤 로직부 100 : 데이터 인터페이스부

90a : 1클럭 쉬프트 레지스터부 90b : 쉬프트 레지스터의 출력단

90c : 앤드 게이트 90d : 앤드 게이트의 출력단

90e : 2진 카운터부

이하, 첨부된 도면을 참고로 하면서 본 발명의 실시예를 상세히 설명하고자 한다. 첨부도면 도 2는 본 발명에 따른 플라즈마 디스플레이 패널의 데이터 처리 장치에 대한 블록도이다.

상기 도 2는 안테나를 통해 수신되는 R, G, B에 대한 아날로그 복합영상신호를 입력으로 하여 샘플링하는 트리플 비디오 ADC부(30)와, 상기 트리플 비디오 ADC부(30)로부터 인가되는 디지털 R, G, B 데이터를 재배열하는 PISO부(40)와, PISO부(40)의 R, G, B 출력신호로부터 R, B의 짝수 데이터 및 G의 홀수 데이터를 저장하는 제1 메모리부(60)와 R, B의 홀수 데이터 및 G의 짝수 데이터를 저장하는 제2 메모리부(70); 상기 제1, 2 메모리부(60, 70)에 접속되며, 상기 제1, 2 메모리부(60, 70)로 저장되는 R, G, B 데이터에 대한 어드레스를 생성하여 제공하는 어드레스 제너레이터부(50)와,

상기 제1, 2 메모리부(60, 70)로부터 R, G, B 데이터를 플라즈마 디스플레이 패널에 순차방식으로 디스플레이되도록 로드하여 외부로부터 인가되는 제어신호에 따라서 선택되는 데이터를 출력하는 멀티플렉서부(80)와, 상기 멀티플렉서부(80)로 순차방식에 적합한 8비트의 웨이트별로 데이터를 로드할 수 있도록 하는 데이터 로드클럭을 인가하는 컨트롤 로직부(90)와, 상기 멀티플렉서부(80)로부터 인가되는 데이터를 임시저장한 후 후술되는 상단 어드레스 구동 IC(10) 및 하단 어드레스 구동 IC(20)에서 데이터를 요구하면 웨이트 형태로 데이터를 출력하는 데이터 인터페이스부(100)와 상기 데이터 인터페이스부(100)로부터 인가되는 R, B의 짝수 데이터 및 G의 홀수 데이터를 입력으로 하는 상단 어드레스 구동 IC(10)와 R, B의 홀수 데이터 및 G의 짝수 데이터를 입력으로 하는 하단 어드레스 구동 IC(20)로 구성된다.

상기와 같이 구성되는 도 2를 설명하면, 먼저 트리플 비디오 ADC부(30)는 안테나를 통해 수신되는 아날로그 R, G, B 복합영상신호를 각 8비트씩 샘플링하여 디지털 데이터로 전환하고, 디지털 데이터로 전환된 각 8비트에 대한 3채널의 데이터 즉, 24비트의 R, G, B 데이터를 출력한다. 상기 트리플 비디오 ADC부(30)의 출력신호를 인가받는 PISO부(40)는 상기 트리플 비디오 ADC부(30)로부터 병렬로 인가되는 24비트의 R, G, B 데이터가 프레임 메모리의 한 어드레스에 동일한 가중치를 갖는 비트들로 저장되도록 재배열한다. 그리고, 제1 메모리부(60) 및 제 2메모리부(70)는 한 장의 영상 데이터를 저장하여 프레임 단위로 기록 및 독취 동작을 교번으로 수행함으로써, 연속적으로 영상 데이터를 저장·디스플레이 할 수 있도록한다. 특히, 피디피 텔레비전은 비월방식으로 입력되는 영상 데이터를 순차방식으로 변환하여 디스플레이하므로 기록 및 독취 어드레싱의 순서가 다르게 된다. 즉, 상기 제1, 2 메모리부(60, 70)에 저장된 1프레임의 영상 데이터로부터 1라인 분량의 홀수(Odd) 라인 데이터 리드(Read) 후, 짝수(Even) 라인 데이터를 반복 수행하게 된다. 그러므로, 기록 어드레스 및 독취 어드레스가 필요하며, 어드레스 제너레이터부(50)는 상기와 같은 기록 어드레스 및 독취 어드레스를 생성하여 제1, 2메모리부(60, 70)로 인가한다.

상기 제1, 2 메모리부(60, 70)와 접속되는 멀티플렉서부(80)는 제1, 2 메모리부(60, 70)로부터 데이터를 리드(Read)한 후 컨트롤 로직부(90)에서 인가되는 제어신호에 따라서 데이터를 섹터별로 리드하며, 섹터별로 구분하여 로드되는 데이터로부터 R, B에 대한 짝수 데이터 및 G에 대한 홀수 데이터는 상단 어드레스 구동 IC(10)로 인가되도록 하며, R, B에 대한 홀수 데이터 및 G에 대한 짝수 데이터는 하단 어드레스 구동 IC(20)로 인가되도록 한다. 상기 섹터이란, MSB, M-1, M-2, …, LSB의 8비트 중에서 1비트에 해당되는 데이터의 모임을 의미하며, 본 발명에서는 예를 들어 MSB 섹터에 대한 1번째에서 8번째 샘플링된 8비트의 데이터와 8번째에서 16번째의 샘플링된 데이터와 17번째에서 24번째등 샘플링된 8비트의 웨이트별로 인가되는 데이터를 8비트로 로드할 수 있도록 하기위하여 컨트롤 로직부(90)를 아래와 같이 구현한다.

도 2는 본 발명에 따른 플라즈마 디스플레이 패널의 데이터 로드클럭 발생장치에 대한 블록도이며, 1클럭 쉬프트 레지스터(90a)와 앤드 게이트(90c) 및 2진 카운터(90e)로 구성된다.

즉, 본 발명에서는 메모리부(60, 70)에서 섹터별로 리드한 데이터를 8비트의 웨이트별로 로드할 수 있도록 하기 위하여, 메모리부(60, 70)에 저장된 영상 화면에 대한 디지털 데이터를 유효 데이터라하면, 1클럭 쉬프트 레지스터(90a)는 상기 유효데이터와 기본 클럭을 입력으로 하여 1클럭이 쉬프트된 유효 데이터의 출력신호를 얻어서 쉬프트 레지스터의 출력단(90b)을 통해서 출력한다. 그리고, 상기 쉬프트된 유효 데이터와 기본 클럭을 다시 앤드 게이트(90c)로 입력하여 논리곱으로 계산한 후 출력을 얻는다. 상기 앤드 게이트(90c)의 출력신호는 앤드 게이트(90c)의 출력단(90d)을 통해 2진 카운터(90e)의 입력신호가 되어 폴링 에지(Falling edge)에서 카운트되어 웨이트(weight)를 로드할 수 있는 웨이트 로드클럭을 생성한다.

도 3은 도 2의 각 블록에 대한 타이밍도이다.

즉, 메모리부(60, 70)로부터 출력되는 데이터가 참조기호 ⒜에 도시된 바와같이 D0, D1, D2, D3, D4, …라면, 상기 유효 데이터를 로드하기 위하여, 참조기호 ⒝의 기본 클럭과 상기 유효 데이터를 나타내기 위한 참조기호 ⒞의 하이신호를 1클럭 쉬프트 레지스터(90a)에 인가하면, 참조기호 ⒞에 의한 유효 데이터의 1클럭 쉬프트되어 참조기호 ⒟의 신호가 쉬프트 레지스터의 출력단(90b)으로 출력된다.

그리고, 상기 쉬프트 레지스터의 출력단(90b)으로 출력되는 참조기호 ⒟의 신호와 기본 클럭을 입력으로 하는 앤드 게이트(90c)는 참조기호 ⒠와 같은 펄스 파형도를 앤드 게이트의 출력단(90d)을 통해 출력하며, 상기 앤드 게이트(90c)의 출력신호는 다시 2진 카운터부(90e)로 인가된 후, 참조기호 ⒠의 신호로부터 폴링 에지일 때 카운터되어 참조기호 ⒡와 같은 로드클럭을 생성한다. 즉, 참조기호 ⒢에서 처럼 로드클럭이 하이이면 '1', 로우이면 '0'의 로드데이터를 생성한다.

이상에서 설명한 바와 같이 본 발명은 제1, 2메모리부에 섹터별로 저장된 데이터를 로드하기 위한 로드클럭 발생장치에 관한 것으로, 유효 데이터클럭 및 기본 클럭을 1클럭 쉬프트 레지스터부로 인가하여 유효 데이터를 1클럭 쉬프트하고, 다시 쉬프터된 유효 데이터와 기본 클럭을 앤드 게이트로 입력한 후 논리곱으로 조합 후 2진 카운터에서 상기 앤드 게이트의 출력신호로부터 폴링에지일 때 카운트하여 8비트의 웨이트별 데이터를 로드할 수 있는 로드클럭을 발생함으로써 8비트의 데이터를 로드할 수 있는 효과가 있으며, 8비트의 데이터를 로드함으로써, 데이터 로드시간이 단축되는 효과가 있다.

Claims (2)

1. 피디피 계조처리를 위해서 어드레스 구동 IC를 피디피의 상단과 하단에 분리하여 설치한 플라즈마 디스플레이 패널에 있어서,

   복합영상신호를 샘플링하여 디지털 데이터로 변환한 후, 피디피시스템에 적합한 데이터 형태로 데이터를 재배열한 후 제1 메모리부(60) 및 제2 메모리부(70)로 데이터를 저장하는 디지털 데이터 처리수단과,

   상기 디지털 데이터 처리수단으로부터 인가되는 데이터를 로드하여 컨트롤 로직부(90)에서 인가되는 신호에 의하여 일정한 데이터를 출력하는 멀티플렉서수단과,

   상기 멀티플렉서수단으로 섹터별로 구분된 8비트의 웨이트 데이터를 로드할 수 있도록 하는 로드클럭을 생성하여 출력하는 로드클럭 발생수단과,

   상기 로드클럭 발생수단으로부터 로드된 데이터를 상단 어드레스 구동IC(10) 및 하단 어드레스 구동IC(20)를 통하여 디스플레이하는 디스플레이 수단으로 구성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 데이터 로드클럭 발생장치.
2. 제 1 항에 있어서, 상기 로드클럭 발생수단은 입력신호를 1클럭 쉬프트시키는 1클럭 쉬프트 레지스터부(90a)와,

   상기 1클럭 쉬프트 레지스터부(90a)로부터 인가되는 신호와 기본클럭을 논리곱하는 앤드 게이트(90c)와,

   상기 앤드 게이트(90c)의 출력신호를 카운터하는 2진 카운터부(90e)로 구성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 데이터 로드클럭 발생장치.

Images