KR19990049184A - 플라즈마 디스플레이 패널의 예비방전 장치 - Google Patents

Abstract

본 발명은 PDP 텔레비전 시스템에 관한 것으로서, 특히 PDP 계조처리를 위한 예비방전 장치에 관한 것이다. 일반적으로 PDP 계조처리를 효율적으로 하기 위해서는 1프레임을 복수개의 서브필드로 나누고 하나의 서브필드에서는 전 화면 기입 및 소거, 데이터 주사 및 방전유지를 반복적으로 행하고 있다. 그런데 종래의 전원 온 전환시 어느 서브필드의 어느 부분부터 구동 동작이 시작되는지 알 수가 없었으며, 최초의 플라즈마 패널의 상태가 충분하게 균일하지 않거나 벽전하가 충분히 확보되지 않은 상태에서 디스플레이를 하게 되면 표시품질이 좋지 않은 문제점이 있었다. 이에 본 발명에서는 방전을 잘 할 수 있도록 전원 온 전환시 수십 밀리세크(㎳) 동안 전 화면 기입 및 전 화면 소거 동작만을 반복적으로 하는 예비방전을 실행함으로써 플라즈마 패널 상태를 균일하게 해주고 정상 동작시의 방전전압을 효과적으로 낮출 수 있도록 하는 플라즈마 디스플레이 패널의 예비방전 장치를 제시한다.

Description

플라즈마 디스플레이 패널의 예비방전 장치

본 발명은 PDP텔레비전의 플라즈마 패널에 화상표시를 하기 위한 PDP의 계조처리 방법에 관한 것으로, 특히 전면기입 및 소거구간, 스캔구간 및 서스테인구간으로 나뉘어지는 서브필드의 특징으로부터 전원 온 전환시 수십 밀리 세크(㎳) 동안 전면 기입 및 전면소거 동작만을 반복하여 줌으로써 플라즈마 패널의 상태를 균일하게 해주고 낮은 전압에서도 방전을 할 수 있도록 하는 플라즈마 디스플레이 패널의 예비방전 장치에 관한 것이다.

평판 디스플레이기인 PDP의 구동방법은 일반 CRT의 구동방법과는 다르다. 특히 계조처리에 관한 방법에 있어서, CRT의 경우는 전자총이 한 화소씩 순차적으로 주사하는방식을 채용하며 계조처리는 아날로그 방식에 의해 구동되는 간단한 구동회로로 이루어져 있으며, 구동 속도가 수십 나노초(㎱)로서 매우 빠른 편이나 HDTV와 같이 화소수가 수백만개로 늘어날 경우 수백만 화소의 구동을 한 화소씩 주사하는 방식으로 구현하기는 매우 어렵다. 그러나 PDP의 경우에는 한 화소씩 주사하는 방식이 아니라 기체 방전의 강한 비선형적인 특성을 이용한 행구동(Matrix Driving)방식을 이용한다. 비선형성이란 기체 방전의 한 특징으로서, 기체 방전 현상이 기체의 이온화 과정을 통한 전리에 의한 것이므로 이러한 이온화 반응이 충분히 일어날 수 있는 방전 전압 이상의 전압이 인가될 때만 방전이 일어나며, 그 이하의 전압에 대해서는 방전이 일어나지 않는 기체 방전의 한 특성이다.

PDP는 일반적으로 일정한 전압을 갖는 연속적인 펄스에 의해 구동되며, 계조 표시는 아날로그 방식이 아니라 디지털 방식에 의해 구현된다.

PDP의 계조처리를 위한 구동방법은 메모리에 저장되는 1필드의 영상데이터를 1라인 분량의 홀수(Odd) 라인 데이터의 독취후 짝수(Even) 라인 데이터의 독취가 반복적으로 수행되는 것이 일반적이다. 이 경우 1 필드를 여러개의 서브필드로 나누고 각 서브필드에 해당하는 영상 데이터를 차례로 독취하여 데이터 인터페이스부로 제공하는 방법으로 이루어져 있다.

도 1a는 서브필드 방식에 의한 계조 표시도이고, 도 1b는 도 1a의 하나의 서브필드만을 나타낸 표시도이다.

즉, 시각계가 느끼는 휘도에 대한 자극은 광원의 세기에도 비례하지만, 시간에 따른 연속적인 자극의 시간에 대해서도 비례한다. 따라서, PDP의 계조 표시 방식은 방전의 온 타임(ON TIME)을 조절하는 일종의 방전 시간 변조(Time Width Modulation)방식을 채용하고 있다. 이 방식에서의 256 계조 표시를 예를 들면, 256에 대응하는 255개의 펄스를 8개의 서브필드(도 1a에 도시된 바와같이 각 서브필드는 1, 2, 4, 8, 16, 32, 64, 128에 대응)로 나누어서 원하는 계조에 대응시켜 줌으로써 계조를 달성한다. 그리고, 도 1b에 도시된 바와같이 상기 각각의 서브필드는 전 화면 기입 및 소거 구간(10), 스캔 구간(12) 및 서스테인 구간(14)으로 이루어진다.

여기에서 상기와 같이 소거 구간(10), 스캔 구간(12) 및 서스테인 구간(14)으로 이루어지는 1개의 서브필드의 구동방법은 다음과 같은 구동순서로 행하고 있다.

먼저, 소거 구간(10)은 방전 소거를 위한 동작 모드로서 AC PDP의 경우 벽전하를 중화시키는 주기에서 낮은 전압으로 방전을 형성시켜 벽전하가 충분히 형성되지 않게 하거나, 짧은 펄스폭을 갖는 소거펄스를 인가하여 벽전하가 정상 상태에 도달하지 못하도록 하여 벽전하를 제거한다. 즉, 이전 서브필드의 방전 유지 후에 선택된(방전한) 화소에 남아있는 벽전하(Wall charge)를 소거하기 위해, 가시적이지 않을 만큼의 짧은 시간동안에 전 화소에 벽전하를 기입시키고, 다음에 전 화소를 소거하여 남아있는 벽전하를 모두 소거시킴으로써 PDP를 초기화 하는 전 화면 소거동작(Erasing mode)을 하며, 스캔 구간(12)은 라인 주사 전극에 순차적으로 주사 펄스를 쉬프트시키면서 데이터 기입 전극을 통해 해당 데이터를 라인 단위로 기입하여 방전시키고자 하는 화소에 선택적으로 벽전하를 형성시키며, 서스테인 구간(14)은 초기 방전 형성을 위하여 필요한 데이터 기입 및 주사동작(Data writing and scan mode) 및, 기체방전의 기억 기능 특성을 이용하여 선택 펄스 보다 낮은 전압의 유지펄스에 의해 방전이 유지되는 방전유지 동작(Discharge sustain)을 한다. 또한, 상기와 같은 하나의 서브필드의 구동방법에 있어서, 상기의 전 화면 소거구간과 데이터 기입 및 주사구간의 신호처리 상태는 각 서브필드에 따라 변동하지 않고 고정되어 있다. 그러나 상기의 방전유지 구간은 화상표시 구간에 해당되므로 입력 데이터의 길이에 따라 각 서브필드별로 상이하게 작용을 한다. 즉, 방전유지 구간은 계조처리를 위해 각 디지털 데이터의 가중치별로 방전유지 구간을 달리하여 반복적인 파형을 주는 가변적인 구간이다.

그러나, 이와 같이 계조처리를 위한 서브필드의 구동 동작시 최초로 전원을 온 절환할 때 어느 서브필드의 어느 부분부터 시작하는지 알 수 없다. 또한, 최초 패널의 상태가 충분하게 균일하지 않거나 벽전하가 충분히 확보되지 않은 상태에서 디스플레이를 한다면 표지품질이 좋지 않을 수 있는 문제점이 있다.

본 발명은 상기와 같은 종래기술의 문제점을 해소하고자 발명한 것으로써, 본 발명의 목적은 서브필드를 구동시킬 때 방전을 잘 할 수 있도록 전원 온 전환시 곧바로 신호처리를 하여 디스플레이하지 않고 일정기간 즉, 3번의 수직동기신호를 입력하고, 상기 수직 동기신호가 입력되는 수십 밀리 세크(㎳) 동안은 전 화면 기입 및 전 화면 소거 동작만을 반복함으로써 플라즈마 패널의 상태를 균일하게 하고, 정상 동작시 낮은 전압에서도 방전할 수 있도록 해주는 플라즈마 디스플레이 패널의 예비방전 장치를 제공하는 것이다.

도 1a는 서브필드 방식에 의한 계조 표시도

도 1b는 도 1의 한 서브필드에 대한 상세도

도 2는 본 발명에 따른 플라즈마 디스플레이 패널의 예비방전 장치의 블록도

도 3a는 수직동기신호의 펄스 파형도

도 3b는 본 발명에 따른 서브필드의 상태도

<도면의 주요부분에 대한 부호의 설명>

10, 130a : 전 화면 기입 및 소거기간 12, 130b : 스캔 기간

14, 130b : 서스테인 기간 20 : 아날로그 신호처리부

21 : AV부 22 : 동기신호 분리부

23 : ADC부 30 : 디지털 데이터 처리부

31 : 메모리부 32 : 데이터 인터페이스부

40 : 카운터부 50 : 타이밍 제어부

60 : 데이터 구동부 62 : 스캔·서스테인 구동부

64 : 서스테인 구동부 60a, 60b … : 어드레스 전극

62a … : 스캔 전극 64a … : 서스테인 전극

100 : 최초의 전원 온 전환시점 110 : 수직동기신호

120 : 예비방전 기간 120a … : 예비방전 기간의 서브필드

이하, 첨부된 도면을 참고로 하면서 본 발명의 실시예를 상세히 설명하고자 한다. 도 2는 플라즈마 디스플레이 패널의 예비방전 장치를 나타낸 블록도이다.

먼저, 도 2의 구성은 안테나를 통해 방송국의 복합영상신호를 수신하는 AV부(21), 상기 AV부(21)와 접속되며, AV부(21)로부터 인가되는 신호로부터 수직 및 수평동기 신호를 분리하는 동기신호 분리부(22), 상기 동기신호 분리부(22)와 접속되며, 동기신호 분리부(22)로부터 인가되는 아날로그 복합영상신호를 디지털로 변환하는 ADC부(23)로 이루어지는 아날로그 신호처리부(20); 상기 아날로그 신호처리부(20)의 ADC부(23)와 접속되며, ADC부(23)로부터 인가되는 디지털 영상 데이터를 저장하는 메모리부(31), 상기 메모리부(31)와 접속되며, 메모리부(31)로부터 인가되는 영상 데이터를 임시적으로 저장하여 데이터 구동부(60)에서 요구하는 형태로 맞추어 데이터를 재배열한 후 제공하기 위한 데이터 인터페이스부(32)로 이루어지는 디지털 데이터 처리부(30); 상기 디지털 데이터 처리부(30)의 데이터 인터페이스부(32)와 접속되며, 데이터 인터페이스부(32)로부터 제공되는 데이터 스트림을 적합한 전압 레벨로 높여 패널에 선택적 기입이 가능하도록 하는 데이터 구동부(60); 스캔 전극에 순차적으로 스캔 펄스를 쉬프트시키면서 어드레스 전극을 통해 해당되는 데이터를 라인 단위로 기입하여 방전시키고자 하는 화소에 선택적으로 벽전하를 형성시키는 스캔·서스테인 구동부(62); 서스테인 전극과 스캔 전극 사이에 교번으로 유지 펄스를 인가하여 벽전하가 형성된 화소의 방전을 개시·유지시키는 서스테인 구동부(64);

한편, 상기 아날로그 신호처리부(20)의 동기신호 분리부(22)와 접속되며, 상기 동기신호 분리부(22)로부터 인가되는 수직동기신호를 카운트하는 카운터부(40); 상기 카운터부(40)와 접속되며, 카운터부(40)로부터 정상동작 시작펄스 및 예비방전 시작펄스가 인가되면, 데이터 구동부(60), 스캔·서스테인 구동부(62) 및 서스테인 구동부(64)의 타이밍을 제어하는 타이밍 제어부(50)로 구성된다.

일반적으로 안테나를 통해 수신되는 복합영상신호는 아날로그 신호처리부(20)의 AV(Audio-Video)부(21)에서 아날로그 처리되고, ADC(Analog to Digital Co- nveter)부(23)에서 일정한 데이터로 디지탈화되어, 이 영상 데이터는 디지털 데이터 처리부(30)의 메모리부(31)와 데이터 인터페이스부(32)를 통해 PDP 계조처리 특성에 부합되는 데이터 스트림(Data stream)의 형태로 PDP 구동부의 데이터 구동부(60)에 제공된다.

또한 타이밍 제어부(50)와 PDP 구동부의 고압구동회로부(도시 안됨)는 유지/주사 구동에서 필요로 하는 고압 컨트롤 펄스를 출력하고, AC/DC변환부는 교류전원을 입력으로 하여 전체시스템에서 필요로 하는 모든 DC전압을 생성·공급한다.

이하, 본 발명에 따른 상기 구성의 각 블록도를 상세히 설명하고자 한다.

먼저, 상기의 AV부(21)에서는 NTSC방식의 비디오 및 오디오의 복합신호를 입력받아 아날로그 R, G, B로 분리되며, 휘도신호(Y)의 평균값에 해당하는 APL (Average Picture Level)을 구해 동기신호 분리부(22)를 거쳐 ADC부(23)에 공급하며, 이 APL은 PDP-TV 시스템의 밝기 개선을 위해 사용된다.

또한, AV부(21)의 복합영상신호는 동기신호 분리부(22)로 인가되어 수평 동기신호 및 수직 동기신호로 분리된다. 상기 NTSC 복합영상신호는 비월주사 방식으로 1프레임이 Odd/Even의 2필드로 구성되어 있고, 수평 동기신호는 약 15.73KHZ, 수직 동기신호는 약 60Hz의 주파수를 가지며, 복합 영상신호로부터 분리된 음성신호는 음성증폭기(도시 안됨)를 거쳐 직접 스피커로 출력한다.

ADC부(23)는 아날로그 R, G, B 신호를 입력으로 받아 디지털 테이타로 변환하여 메모리부(31)로 출력해 주며, 이때 이 디지털 데이타는 PDP-TV시스템의 밝기 개선을 위해 변환된 형상의 영상데이타이다. ADC부(23)는 증폭부, 클럭 생성부, 샘플링 영역설정부, 그리고 데이터 맵핑부로 나뉜다. 증폭부는 아날로그 R, G, B 및 APL 신호를 양자화시키기에 적당한 신호레벨로 증폭하고, 수평 및 수직동기신호를 일정한 위상으로 변환하여 출력한다.

클럭 생성부는 샘플링 클럭은 반드시 입력동기신호에 동기된 클럭을 사용하여야 하는데, 이를 위해서는 PLL(Phase Locked Loops)을 사용하여 클럭을 생성한다. PLL은 입력동기신호의 위상과 Loop에서 출력된 가변펄스의 위상을 비교하는 PD(Phase Detector), VCXO(Voltage Controlled Crystal Oscillstor)의 콘트롤전압을 출력하는 LF(Loop Filter), 콘트롤전압에 의해 발진하는 VCXO, 그리고 VCXO의 출력을 분주하여 위상비교펄스를 출력하는 PC(Programmable Counter)로 구성되어, 입력동기신호에 동기된 클럭을 출력한다. 만약 입력동기신호에 동기된 클럭을 사용하지 않을 경우에는 디스플레이되는 영상의 수직 직선성이 보장되지 않는다.

샘플링 영역은 수직위치와 수평위치로 설정된다. 수직위치구간은 입력신호중 영상정보가 있는 라인만을 설정하는 펄스이고, 수평위치구간은 수직위치로 설정된 라인중 영상정보가 있는 시간만을 설정하는 펄스이다. 수직위치구간과 수평위치구간은 샘플링을 하는 기준이 된다. Odd/Even 필드 각각 240 라인씩, 총 480 라인이 선택된다. 수평위치구간은 선택된 라인마다, 최소 853개(스펙을 853으로 정한 경우)의 샘플링 클럭이 존재할 수 있는 시간이 되어야 한다.

데이터 맵핑부는 A/D 컨버터에서 출력된 R, G, B 데이터를 PDP의 밝기 특성에 부합하는 데이터로 맵핑하여 출력한다. 즉, ROM에 몇가지 벡터테이블을 마련해놓고 디지털화된 APL 데이타에 따라 최적의 벡터 테이블을 선택하여, A/D 컨버터에서 출력된 R, G, B 데이터를 1:1 맵핑하여 개선된 R, G, B 데이터 형태로 메모리부(31)에 제공한다.

메모리부(31)에서는 PDP 계조처리를 위해서 1필드의 영상데이터를 복수개의 서브필드로 재구성한 다음, 최상위 비트(MSB)부터 최하위 비트(LSB)까지 재배열 할 필요가 있다. 또한, 비월주사(Interlaced scanning)방식으로 입력되는 영상데이터를 순차주사(Progresive scanning)방식으로 변환하여 디스플레이하므로 1프레임 분량의 영상데이터를 저장할 영역이 필요하게 된다. 그래서, 메모리부(31)는 크게 데이터 재배열부, 어드레스 생성부로 나눌 수 있고, 그밖에 콘트롤 클럭 생성기와 2개의 프레임 메모리 A, B 및 데이터 선택기로 구성된다.

상기 데이터 재배열부는 쉬프트 레지스터 A, B, D-FF & MUX(D flip-flop 과 Multiplexer), 그리고 3상태 버퍼 A, B로 구성되어, ADC부(23)에서 병렬(MSB∼LSB)로 제공되는 영상 데이터가 프레임 메모리의 한 어드레스에 동일한 가중치를 갖는 비트들로 저장되도록 재배열한다. 제 1 쉬프트 레지스터가 8개 샘플의 영상 데이터를 로드(Load)하는 동안, 제 2 쉬프트 레지스터에서는 이전에 로드되었던 8개 샘플의 영상 데이터가 최상위 비트(MSB, 8 Bits)로부터 최하위 비트(LSB, 8 Bits)까지 순차적으로 쉬프트하면서 출력된다.

또한, ADC부(23)에서 제공하는 영상 데이터를 연속적으로 재배열하기 위해 제1, 제2 쉬프트 레지스터 2개를 마련하고, 이들이 교번으로 로드(Load)와 쉬프트(Shift) 동작을 반복하도록 한다. D-FF & MUX는 이들 중 쉬프트 모드에서 출력되는 동일한 가중치(Weight)의 데이터(Recordered Data)를 선택하여 3상태 버퍼로 공급한다.

한 장의 영상 데이터(853×3(RGB)×480×8Bits≒10Mbit)를 저장할 수 있는 프레임 메모리 또한, 2개를 마련하여 이들이 프레임 단위로 기입(Write), 독취(Read)동작을 교번으로 수행함으로써, 연속적으로 영상 데이터를 저장, 디스플레이할 수 있도록 한다. 그러므로 3상태 버퍼 A, B는 D-FF & MUX로부터 제공되는 재배열된 영상 데이터를 기입 모드에 있는 프레임 메모리로 연결시켜주는 역할을 한다.

어드레스 생성부에 대해서는, 비월주사 방식으로 입력되는 영상 데이터를 순차주사 방식으로 변환하여 디스플레이하므로 기입 어드레싱과 독취 어드레싱의 순서가 다르게 된다. 즉, 메모리에 저장된 1필드의 영상 데이터는 1라인 분량의 Odd 라인 데이터 독취후 Even 라인 데이터 독취를 반복 수행하게 된다. 또한, PDP 계조처리상 1필드를 몇 개의 서브필드로 나누고, 각 서브필드에 해당하는 영상 데이터를 차례로 독취하여 데이터 인터페이스부(32)로 제공하여야 하므로, 기입순서와는 구조적으로 아주 다른 독취순서를 갖게된다. 그러므로 설계한 메모리맵 구성에 따른 기입 어드레스 생성기와 독취 어드레스 생성기가 필요하며, 어드레스 선택기는 프레임 메모리 A,B의 각 동작모드(기입, 독취모드)에 따라 해당 어드레스를 제공해주는 역할을 한다.

콘트롤 클럭 생성기에서는 수직·수평 동기신호(H, Vsync) 및 메인 클럭을 입력으로 하여 기입/독취 어드레스 클럭 및 메모리부(31)를 구동하는데 필요한 그 밖의 모든 로직 콘트롤 펄스를 생성, 공급한다. 데이터 선택기는 프레임 메모리 A, B 중 독취 모드에서 출력되는 영상 데이터를 선택하여 데이터 인터페이스부(32)에 제공한다. 데이터 인터페이스부(32)는 메모리부(31)로부터 넘어오는 R, G, B 데이터를 임시 저장하였다가 데이터 구동부(60)에서 요구하는 데이터 형태로 맞추어 제공하는 역할을 한다. 즉, 메모리부(31)에서 출력되는 R, G, B 화소 배치에 맞게 배열되어 데이터 구동부(60)에 공급되어야 하며, 이 때문에 데이터 인터페이스부(32)가 필요하다. 디스플레이 사이즈는 와이드 모드일 경우 853×3(R, G, B)×480이며, 데이터 인터페이스부(32)에서는 1라인 분량(853×3=2559 bits)의 데이터를 임시 저장하여야 하는데 데이터의 연속성을 보장(입력과 출력을 동시에 수행)하여야 하므로 2 라인 분량(2559×2=5118 bits)의 임시 저장장소가 필요하다. 즉, 메모리부(23)로부터 R, G, B 각각 8bits씩 총 24bits의 데이터가 차례로(107회) 임시 저장영역 A에 입력되면서(24bits×107 =2598bits), 이와 동일한 시간 간격으로 임시 저장영역 B의 이전 1라인 분량의 데이터가 데이터 구동부(60)에서 요구하는 데이터스트림의 형태로 출력된다.

이와 같은 입출력 동작은 제1, 제2 임시 저장영역에서 교대로 일어나게 된다. 즉, 제1 임시 저장영역가 입력모드, 제2 임시 저장영역이 출력모드로 동작한 후, 그 다음에는 그 역으로 동작을 반복한다.

데이터 인터페이스부(32)는 임시저장된 영상 데이터를 데이터 구동부(60)로 출력할 때, 각 구동부에 1bit의 데이터, 총 48bits의 영상 데이터를 스트림 형태로 제공한다. 이와 같이 데이터가 구동부에 차례로(75회) 입력되면서, 병렬로 쉬프트되면 1라인 분량(48bits×75=3600 bits)의 영상 데이터가 데이터 구동부(60)에 모두 로드되게 된다. 이 과정은 다른 임시 저장영역의 입력 모드 동작시간과 동일해야 하므로 입력모드는 출력모드에 비해 2배의 주파수로 동작되어야 한다.

도 2에 도시된 스캔·서스테인 구동부(62)는 PDP(66)의 스캔 전극(62a …)에 순차적으로 스캔 펄스를 쉬프트시키면서 어드레스 전극(60a, 60b …)을 통해 해당되는 데이터를 라인 단위로 기입하여 방전시키고자 하는 화소에 선택적으로 벽전하를 형성시키며, 서스테인 구동부(64)는 서스테인 전극(64a …)과 스캔 전극(62a …) 사이에 교번으로 유지 펄스를 인가하여 벽전하가 형성된 화소의 방전을 개시·유지시키며, 이 때 기입되지 않은 화소가 기입된 화소에 의해 영향을 받아 오류 방전(Error Discharge) 을 일으킬 가능성이 있으므로 유지 펄스 인가 후 마다 소폭 소거를 행하여 정확한 방전이 이루어지도록 한다.

한편, 동기신호 분리부(22)에 의해서 분리된 수평 동기신호 및 수직 동기신호 중에서 카운터부(40)는 수직 동기신호를 검출하여 카운팅 동작을 수행한다. 그것은, 최초 전원 온 전환시 곧바로 상기와 같은 신호 처리하여 디스플레이하지 않고 일정기간 동안 즉, 3번의 수직 동기신호를 카운팅하고, 카운팅 동작을 하는 동안에 서브필드는 전면기입 및 전면소거 동작만을 반복하기 위해서이다.

그리고, 타이밍 제어부(50)는 카운터부(40)로부터 예비방전 시작펄스가 인가되면 데이터 구동부(60) 및 스캔·서스테인 구동부(62)로 제어펄스를 인가하여 3번의 수직 동기신호 기간에 전 화면 기입 및 전 화면 소거동작만을 행하도록 하고, 카운터부(40)로부터 정상동작 시작펄스(132)가 인가되면 서브필드가 정상동작을 수행하도록 한다. 즉, 전 화면 기입 및 소거과정과, 스캔 기간에 데이터를 기입하는 과정과, 기입된 데이터에 방전을 개시하여 화상이 표시되도록 하는 과정을 수행한다.

도 3a 및 도 3b는 상기 카운터부 및 타이밍 제어부에 의한 펄스 및 서브필드의 동작상태를 도시한 도면이다.

도 3a에 도시된 참조기호 100번이 전원 온 전환시 시작점을 나타내며, 참조기호 110번은 동기신호 분리부(22)에 의해서 분리된 수직 동기신호를 카운터부(40)로부터 3번의 수직 동기신호를 카운팅한 펄스 파형이고, 도 3b의 참조기호 120구간은 상기 도 3a의 3번의 수직 동기신호 기간 동안의 예비방전 기간을 나타내며, 상기 예비방전 기간의 서브필드 상태는 각 서브필드(120a …) 마다 전 화면 기입 및 소거동작만으로 이루어진다. 그리고, 상기 3번의 수직 동기신호가 끝나는 시점 즉, 예비방전 기간이 끝나면 참조기호 132 시점부터는 정상적인 동작이 시작되며, 정상적인 동작을 행하는 서브필드(130 …)는 전 화면 기입 및 소거 기간(130a)과, 스캔 기간(130b) 및 서스테인 기간(130c)으로 이루어진다.

상기 설명한 바와 같이 최초의 전원 온 전환시 예비방전 기간을 두고 전 화면 기입 및 전 화면 소거 과정을 거친후 정상적인 서브필드의 동작을 수행함으로써, 플라즈마 패널의 상태를 균일하게 해 주고 정상 동작시 방전전압을 낮출 수 있는 효과가 있다.

Claims (1)

1. 하나의 프레임을 복수개의 서브필드로 나누어 계조처리를 행하는 PDP텔레비전의 계조처리 시스템에 있어서,

   전원이 온 절환되면 입력신호에서 수직 동기신호를 분리하는 동기분리수단과,

   상기의 동기분리수단에서 분리된 수직 동기신호를 카운트하여 출력하는 카운트 수단과,

   상기의 카운트 수단에서 수신된 출력신호에 의해서 예비 방전 시작 시간과 예비 방전 종료 시간을 제어하는 제어신호를 출력하는 방전시간 제어수단과,

   상기의 방전시간 제어수단에서 인가되는 제어신호에 따라 예비 방전을 수행하는 예비 방전 수단을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 예비방전 장치.