JP2002519738A - プラズマディスプレイパネルシステムのアドレス電極駆動回路 - Google Patents
プラズマディスプレイパネルシステムのアドレス電極駆動回路Info
- Publication number
- JP2002519738A JP2002519738A JP2000557452A JP2000557452A JP2002519738A JP 2002519738 A JP2002519738 A JP 2002519738A JP 2000557452 A JP2000557452 A JP 2000557452A JP 2000557452 A JP2000557452 A JP 2000557452A JP 2002519738 A JP2002519738 A JP 2002519738A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address electrode
- electrode driving
- rgb data
- rgb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/66—Transforming electric information into light information
- H04N5/70—Circuit details for electroluminescent devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/30—Picture reproducers using solid-state colour display devices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2003—Display of colours
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Gas-Filled Discharge Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
プラズマディスプレイパネルシステムのアドレス電極駆動回路が開示される。データインターフェース部は１２コラム×１０７ローに配列されたＲＧＢデータをアドレス電極駆動ＩＣに出力する。データインターフェース部より４ビットずつ入力されるＲＧＢデータを１８回に亙って受け入れるアドレス駆動ＩＣは４個の入力端子と７２個の出力端子とを有する。従って、各アドレス電極駆動ＩＣは１２の倍数に該当するＲＧＢデータを処理する。即ち、１２コラム×１０７ローに配列されたＲＧＢデータを有するデータインターフェース部の同一なローに配列されたＲＧＢデータは同一なアドレス電極駆動ＩＣに入力されてディスプレイパネルに出力される。従って、１２８０個のＲＧＢデータが全部入力されなくてもデータインターフェース部１４ｃはＲＧＢデータの出力動作が行える。従って、データインターフェース部１４ｃの貯蔵容量を大きく減らすことが出来るし、フラットパネルディスプレイ装置の生産単価を安くすることが出来る。
Description
【０００１】技術分野 本発明はフラットパネルディスプレイ装置に関するものであり、特に、ＲＧＢ
ストリーム形プラズマパネルディスプレイ（ＰＤＰ）を使用したフラットパネル
ディスプレイ装置でデータの伝送及び回路の設計の効率を向上させることが出来
るＰＤＰシステムのアドレス電極駆動回路に関するものである。
ストリーム形プラズマパネルディスプレイ（ＰＤＰ）を使用したフラットパネル
ディスプレイ装置でデータの伝送及び回路の設計の効率を向上させることが出来
るＰＤＰシステムのアドレス電極駆動回路に関するものである。
【０００２】背景技術 最近、ＴＶの需要が段々高まるにつれて消費者達は大画面であり、設置が割り
に簡単な薄いディスプレイ装置を要求するようになり、このような期待に照らし
て既存のＣＲＴの限界が現れるようになった。従って、表示面積は大きく、厚さ
は比較に薄い所謂フラットパネルディスプレイ（ＦＰＤ）装置への転換が出来る
ようになり、最近国内外で研究が活発に進行されている。
に簡単な薄いディスプレイ装置を要求するようになり、このような期待に照らし
て既存のＣＲＴの限界が現れるようになった。従って、表示面積は大きく、厚さ
は比較に薄い所謂フラットパネルディスプレイ（ＦＰＤ）装置への転換が出来る
ようになり、最近国内外で研究が活発に進行されている。
【０００３】 このようなＦＰＤ装置は大きく放出素子（ｅｍｉｓｓｉｖｅ ｄｅｖｉｃｅ）
と非放出素子（ｎｏｎ― ｅｍｉｓｓｉｖｅ ｄｅｖｉｃｅ）とに分けられる。
放出素子は能動発光素子とも言われ、自ら光を発光する素子を意味する。代表的
には電界放出素子（ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ ｄｉｓｐｌａｙ）、蛍光表
示素子（ｖａｃｕｕｍ ｆｌｕｏｒｅｓｃｅｎｔ ｄｉｓｐｌａｙ）、電界発光
（ｅｌｅｃｔｒｏ−ｌｕｍｉｎｅｓｃｅｎｃｅ）形素子、プラズマディスプレイ
パネル等がこれに該当される。非放出素子は受動発光素子とも言われ、ＬＣＤ（
ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｅｖｉｃｅ）、ＥＣＤ（ｅｌｅｃｔｒｏ−ｃ
ｈｒｏｍｉｃ ｄｉｓｐｌａｙ）、及びＥＰＩＤ（ｅｌｅｃｔｒｏ−ｐｈｏｒｅ
ｔｉｃ ｉｍａｇｅ ｄｉｓｐｌａｙ）等が代表的な例である。
と非放出素子（ｎｏｎ― ｅｍｉｓｓｉｖｅ ｄｅｖｉｃｅ）とに分けられる。
放出素子は能動発光素子とも言われ、自ら光を発光する素子を意味する。代表的
には電界放出素子（ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ ｄｉｓｐｌａｙ）、蛍光表
示素子（ｖａｃｕｕｍ ｆｌｕｏｒｅｓｃｅｎｔ ｄｉｓｐｌａｙ）、電界発光
（ｅｌｅｃｔｒｏ−ｌｕｍｉｎｅｓｃｅｎｃｅ）形素子、プラズマディスプレイ
パネル等がこれに該当される。非放出素子は受動発光素子とも言われ、ＬＣＤ（
ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｅｖｉｃｅ）、ＥＣＤ（ｅｌｅｃｔｒｏ−ｃ
ｈｒｏｍｉｃ ｄｉｓｐｌａｙ）、及びＥＰＩＤ（ｅｌｅｃｔｒｏ−ｐｈｏｒｅ
ｔｉｃ ｉｍａｇｅ ｄｉｓｐｌａｙ）等が代表的な例である。
【０００４】 現在、卓上用の時計、計算器、ノートブックコンピュータ等の製品ではＬＣＤ
素子が主流になっている。しかし、この素子もやはりパネルの製造プロセスの問
題により２１インチの以上のＴＶでは限界がある。又、視野角が狭く、温度の変
化による応答速度に短所がある。このようなＬＣＤ素子の短所を補完することが
出来るＦＰＤとしてＰＤＰが新しく注目されている。
素子が主流になっている。しかし、この素子もやはりパネルの製造プロセスの問
題により２１インチの以上のＴＶでは限界がある。又、視野角が狭く、温度の変
化による応答速度に短所がある。このようなＬＣＤ素子の短所を補完することが
出来るＦＰＤとしてＰＤＰが新しく注目されている。
【０００５】 ＰＤＰは蛍光灯と類似した原理であり、自ら発光するので、まるでＣＲＴのよ
うに大画面であっても明るさが均一であり、コントラストが高く、視野角が約１
４０度以上である２１〜５５インチの表示装置として最も適切な物であると知ら
れている。これはＬＣＤ素子に比べてパネルの製造プロセスが比較的に簡単であ
り、製作の費用を減らすことが出来るという長所を有する。しかしながら、今ま
ではＰＤＰがＣＲＴに比べて製作の費用が高いのでメーカ（ｍａｋｅｒ）ではこ
れを減らす為の研究が進行されている。
うに大画面であっても明るさが均一であり、コントラストが高く、視野角が約１
４０度以上である２１〜５５インチの表示装置として最も適切な物であると知ら
れている。これはＬＣＤ素子に比べてパネルの製造プロセスが比較的に簡単であ
り、製作の費用を減らすことが出来るという長所を有する。しかしながら、今ま
ではＰＤＰがＣＲＴに比べて製作の費用が高いのでメーカ（ｍａｋｅｒ）ではこ
れを減らす為の研究が進行されている。
【０００６】 ＰＤＰは放電セルの構造的な差とこれによる駆動電圧とにより大きくＤＣ形と
ＡＣ形とに分類される。交流形は正弦波の交流電圧或いはパルス電圧により駆動
され、直流形は直流電圧により駆動される。構造的には、交流形は誘電体層が電
極を覆っているので、これが電流制限の抵抗の役割を行うが、直流形は電極が放
電空間の中にそのまま露出されているので、放電電圧が提供される間には放電電
流が流れるようになる。交流形は電極が誘電体により被服されていて、イオン衝
撃を受けないので、直流形より寿命が長い。又、分極により誘電体の表面に発生
される壁電荷によりセルが記憶機能を持つようになるので、表示装置としての応
用の範囲が広い。
ＡＣ形とに分類される。交流形は正弦波の交流電圧或いはパルス電圧により駆動
され、直流形は直流電圧により駆動される。構造的には、交流形は誘電体層が電
極を覆っているので、これが電流制限の抵抗の役割を行うが、直流形は電極が放
電空間の中にそのまま露出されているので、放電電圧が提供される間には放電電
流が流れるようになる。交流形は電極が誘電体により被服されていて、イオン衝
撃を受けないので、直流形より寿命が長い。又、分極により誘電体の表面に発生
される壁電荷によりセルが記憶機能を持つようになるので、表示装置としての応
用の範囲が広い。
【０００７】 カラーＰＤＰでは放電の特性を高めるために別の補助電極を有する３極構造の
形態になっている。即ち、表示の為の単位セル当り３個の電極を有する。この３
個の電極はデータを記入する為のアドレス電極、ラインをスキャンし、セルの放
電を維持する為の維持電極、そして放電維持を補助する為のバス電極で構成され
ている。
形態になっている。即ち、表示の為の単位セル当り３個の電極を有する。この３
個の電極はデータを記入する為のアドレス電極、ラインをスキャンし、セルの放
電を維持する為の維持電極、そして放電維持を補助する為のバス電極で構成され
ている。
【０００８】 データを記入（ｅｎｔｅｒ）する為のアドレス電極の数は水平解像度によって
決定される。例えば、ライン当りサンプルの数がＲ−Ｇ−Ｂの夫々に対して８５
３個である場合には、総サンプルの数が２５５９個になる。それゆえに、アドレ
ス電極の数も２５５９個が要求される。アドレス電極の配列の形態がストリーム
の形態である場合にはＲ−Ｇ−Ｂ電極が反復的に配列される。
決定される。例えば、ライン当りサンプルの数がＲ−Ｇ−Ｂの夫々に対して８５
３個である場合には、総サンプルの数が２５５９個になる。それゆえに、アドレ
ス電極の数も２５５９個が要求される。アドレス電極の配列の形態がストリーム
の形態である場合にはＲ−Ｇ−Ｂ電極が反復的に配列される。
【０００９】 このように、数千個のアドレス電極がパネルの片方にだけ配列された場合には
電極駆動部の回路の配置に照らして空間的な制約があるので、一般的に１２８０
個の奇数番目の電極らの駆動部はパネルの上段に配置し、１２７９個の愚数番目
の電極らの駆動部はパネルの下段に配置する上下電極の駆動方式を適用している
（米国特許４，６９５，８３８参照）。
電極駆動部の回路の配置に照らして空間的な制約があるので、一般的に１２８０
個の奇数番目の電極らの駆動部はパネルの上段に配置し、１２７９個の愚数番目
の電極らの駆動部はパネルの下段に配置する上下電極の駆動方式を適用している
（米国特許４，６９５，８３８参照）。
【００１０】 一方、ＮＴＳＣ方式のＴＶ信号をＰＤＰに表示する為には、データ処理部では
飛越走査方式を順次走査方式に変換し、ＰＤＰ階調処理の為のサブフィールド方
式でデータを変換し、ＰＤＰの上下のアドレス電極を駆動する為の電極駆動部に
ライン当り１２８０個ずつのＲ−Ｇ−Ｂピクセルデータをアドレス電極の配置に
符合されるように提供しなければならない。
飛越走査方式を順次走査方式に変換し、ＰＤＰ階調処理の為のサブフィールド方
式でデータを変換し、ＰＤＰの上下のアドレス電極を駆動する為の電極駆動部に
ライン当り１２８０個ずつのＲ−Ｇ−Ｂピクセルデータをアドレス電極の配置に
符合されるように提供しなければならない。
【００１１】 一般的に、ＰＤＰの映像データはデジタルＲ−Ｇ−Ｂサンプルデータの階調処
理の為のサブフィールドデータに再配列する為のデータ再配列部、走査方式を変
換する為のフレームメモリ部、フレームメモリ部より提供された１ラインの分量
の２５５９個のピクセルデータを上下電極の配置に符合されるように上部及び下
部電極駆動部に出力する為のデータインターフェース部、データインターフェー
ス部より提供されたＲＧＢサンプルデータを該当されるアドレス電極に出力する
為の上部及び下部アドレス電極用の駆動集積回路により伝送される。
理の為のサブフィールドデータに再配列する為のデータ再配列部、走査方式を変
換する為のフレームメモリ部、フレームメモリ部より提供された１ラインの分量
の２５５９個のピクセルデータを上下電極の配置に符合されるように上部及び下
部電極駆動部に出力する為のデータインターフェース部、データインターフェー
ス部より提供されたＲＧＢサンプルデータを該当されるアドレス電極に出力する
為の上部及び下部アドレス電極用の駆動集積回路により伝送される。
【００１２】 このとき、データインターフェース部の上部及び下部アドレス電極用の貯蔵領
域には１２コラム×１０７ローのマトリックス構造に１２８０個のデータが夫々
配列され、１６回に亙って８０ビットのデータを上部及び下部アドレス電極用の
駆動集積回路に夫々出力する。また、上部アドレス電極用の貯蔵領域のＲＧＢデ
ータは各コラムにＲＢＧ順に配列され、下部アドレス電極用の貯蔵領域のＲＧＢ
データは各コラムにＧＲＢ順に配列される。
域には１２コラム×１０７ローのマトリックス構造に１２８０個のデータが夫々
配列され、１６回に亙って８０ビットのデータを上部及び下部アドレス電極用の
駆動集積回路に夫々出力する。また、上部アドレス電極用の貯蔵領域のＲＧＢデ
ータは各コラムにＲＢＧ順に配列され、下部アドレス電極用の貯蔵領域のＲＧＢ
データは各コラムにＧＲＢ順に配列される。
【００１３】 上部及び下部アドレス電極駆動部はディスプレイパネルの上部及び下部に夫々
配列された２０個ずつのアドレス電極駆動ＩＣを具備し、各アドレス電極駆動Ｉ
Ｃはデータインターフェース部より１６回に亙って４ビットのＲＧＢデータを受
け入れる為の４個の入力ピンと、１６回に亙って１６ビットのＲＧＢデータをア
ドレス電極に出力する為の６４個の出力ピンとを具備する。
配列された２０個ずつのアドレス電極駆動ＩＣを具備し、各アドレス電極駆動Ｉ
Ｃはデータインターフェース部より１６回に亙って４ビットのＲＧＢデータを受
け入れる為の４個の入力ピンと、１６回に亙って１６ビットのＲＧＢデータをア
ドレス電極に出力する為の６４個の出力ピンとを具備する。
【００１４】 しかしながら、アドレス電極駆動ＩＣは４個の入力ピンと６４個の出力ピンと
を具備するので、１２コラム×１０７ローを有するデータインターフェース部の
同一なローに配列されたＲＧＢデータの一部がお互いに違ったアドレス電極駆動
ＩＣに入力される。
を具備するので、１２コラム×１０７ローを有するデータインターフェース部の
同一なローに配列されたＲＧＢデータの一部がお互いに違ったアドレス電極駆動
ＩＣに入力される。
【００１５】 従って、データインターフェース部はメモリ部より１ラインの分量のＲＧＢデ
ータが全部入力されるまでＲＧＢデータを貯蔵し、１ラインの分量のＲＧＢデー
タが全部入力されると、データインターフェース部は貯蔵されたＲＧＢデータを
駆動集積回路に出力する。その結果、データインターフェース部の貯蔵容量を１
ラインの分量のＲＧＢデータを貯蔵することが出来る大きさで設計しなければな
らない。
ータが全部入力されるまでＲＧＢデータを貯蔵し、１ラインの分量のＲＧＢデー
タが全部入力されると、データインターフェース部は貯蔵されたＲＧＢデータを
駆動集積回路に出力する。その結果、データインターフェース部の貯蔵容量を１
ラインの分量のＲＧＢデータを貯蔵することが出来る大きさで設計しなければな
らない。
【００１６】発明の開示 したがって、本発明の目的はデータの伝送及び回路設計の効率を高めることが
出来るプラズマディスプレイパネルシステムのアドレス電極駆動回路を提供する
ことにある。
出来るプラズマディスプレイパネルシステムのアドレス電極駆動回路を提供する
ことにある。
【００１７】 上述した目的を達成するために、交流形プラズマディスプレイパネルシステム
で、フレームメモリに貯蔵されたＲＧＢデータを用いることによりプラズマディ
スプレイパネルシステムのアドレス電極を駆動するためのプラズマディスプレイ
パネルシステムのアドレス電極駆動回路において、 Ｍコラム×Ｎローのマトリックス構造で貯蔵されたＲＧＢデータをフレームメ
モリより受け入れて臨時的に貯蔵し、貯蔵された前記ＲＧＢデータを出力する為
のデータインターフェーシング手段と、そして 前記データインターフェーシング手段より前記ＲＧＢデータを受け入れ、受け
入れた前記ＲＧＢデータをアドレス電極駆動部に出力する為のアドレス電極駆動
手段とを具備し、前記アドレス電極駆動手段は前記Ｍの倍数であるＧ個の出力ピ
ンを各々有する複数のアドレス電極駆動集積回路を有する。
で、フレームメモリに貯蔵されたＲＧＢデータを用いることによりプラズマディ
スプレイパネルシステムのアドレス電極を駆動するためのプラズマディスプレイ
パネルシステムのアドレス電極駆動回路において、 Ｍコラム×Ｎローのマトリックス構造で貯蔵されたＲＧＢデータをフレームメ
モリより受け入れて臨時的に貯蔵し、貯蔵された前記ＲＧＢデータを出力する為
のデータインターフェーシング手段と、そして 前記データインターフェーシング手段より前記ＲＧＢデータを受け入れ、受け
入れた前記ＲＧＢデータをアドレス電極駆動部に出力する為のアドレス電極駆動
手段とを具備し、前記アドレス電極駆動手段は前記Ｍの倍数であるＧ個の出力ピ
ンを各々有する複数のアドレス電極駆動集積回路を有する。
【００１８】 本発明において、アドレス電極駆動ＩＣは１２の倍数に該当するＲＧＢデータ
を処理する。即ち、１２コラム×１０７ローで配列されたＲＧＢデータを有する
データインターフェース部の同一のローに配列されたＲＧＢデータは同一なアド
レス電極駆動ＩＣに入力されてディスプレイパネルに出力される。従って、１２
８０個のＲＧＢデータの全部が入力されなくてもデータインターフェース部はＲ
ＧＢデータの出力動作を行える。その結果、データインターフェース部の貯蔵の
容量を大きく減らすことが出来、フラットパネルディスプレイ装置の生産単価を
安くすることが出来る。
を処理する。即ち、１２コラム×１０７ローで配列されたＲＧＢデータを有する
データインターフェース部の同一のローに配列されたＲＧＢデータは同一なアド
レス電極駆動ＩＣに入力されてディスプレイパネルに出力される。従って、１２
８０個のＲＧＢデータの全部が入力されなくてもデータインターフェース部はＲ
ＧＢデータの出力動作を行える。その結果、データインターフェース部の貯蔵の
容量を大きく減らすことが出来、フラットパネルディスプレイ装置の生産単価を
安くすることが出来る。
【００１９】発明の実施の形態 以下、図面を参照して本発明の実施例によるプラズマディスプレイパネルシス
テムのアドレス電極駆動回路の動作を説明する。 図１は本発明によるフラットパネルディスプレイ装置の望ましい実施例による
プラズマディスプレイパネルセットの回路の構成を示したブロック図である。一
実施例のＰＤＰ−ＴＶの構成では大きくＮＴＳＣ複合映像信号をＰＤＰ−ＴＶシ
ステムに適切な形態に転換する映像処理部と処理された映像データをパネルを通
じてディスプレイする為の駆動回路部とで構成される。
テムのアドレス電極駆動回路の動作を説明する。 図１は本発明によるフラットパネルディスプレイ装置の望ましい実施例による
プラズマディスプレイパネルセットの回路の構成を示したブロック図である。一
実施例のＰＤＰ−ＴＶの構成では大きくＮＴＳＣ複合映像信号をＰＤＰ−ＴＶシ
ステムに適切な形態に転換する映像処理部と処理された映像データをパネルを通
じてディスプレイする為の駆動回路部とで構成される。
【００２０】 概略的に、アンテナを通じて受信される複合映像信号は音声及び映像（Ａ／Ｖ
）信号処理部１０でアナログ処理され、ＡＤＣ１２で一定の映像データにデジタ
ル化される。この映像データは再びデータ処理部１４のデータ再配列部１４ａ、
メモリ部１４ｂ、データインターフェース部１４ｃを通じてＰＤＰの階調処理の
特性に符合されるデータストリームの形態としてアドレス電極駆動部２０、２２
に提供される。
）信号処理部１０でアナログ処理され、ＡＤＣ１２で一定の映像データにデジタ
ル化される。この映像データは再びデータ処理部１４のデータ再配列部１４ａ、
メモリ部１４ｂ、データインターフェース部１４ｃを通じてＰＤＰの階調処理の
特性に符合されるデータストリームの形態としてアドレス電極駆動部２０、２２
に提供される。
【００２１】 タイミングコントロル部１６は垂直同期信号Ｖｓｙｎｃに応答してフィールド
単位でデータ処理部１４と高電圧発生部１８とにタイミング制御信号を提供する
。より具体的な説明は後述するようにする。 高電圧発生部１８は上部アドレス電極駆動部２０、下部アドレス電極駆動部２
２、スキャン電極駆動部２４、及び維持電極駆動部２６より要求される高電圧制
御パルスを出力し、電源部３０は交流電源ＡＣＶを受け入れて全体のシステムで
必要とする全ての直流電圧ＤＣＶを供給する。
単位でデータ処理部１４と高電圧発生部１８とにタイミング制御信号を提供する
。より具体的な説明は後述するようにする。 高電圧発生部１８は上部アドレス電極駆動部２０、下部アドレス電極駆動部２
２、スキャン電極駆動部２４、及び維持電極駆動部２６より要求される高電圧制
御パルスを出力し、電源部３０は交流電源ＡＣＶを受け入れて全体のシステムで
必要とする全ての直流電圧ＤＣＶを供給する。
【００２２】 Ａ／Ｖ信号処理部１０ではＮＴＳＣの複合映像信号をうけいれてアナログＲ−
Ｇ−Ｂと、水平或いは垂直同期信号Ｈ．ＶＳＹＮＣに分離し、輝度信号の平均値
に該当する平均画面レベル（ＡＰＬ：Ａｖｅｒａｇｅ Ｐｉｃｔｕｒｅ Ｌｅｖ
ｅｌ）をＡＤＣ１２に提供する。
Ｇ−Ｂと、水平或いは垂直同期信号Ｈ．ＶＳＹＮＣに分離し、輝度信号の平均値
に該当する平均画面レベル（ＡＰＬ：Ａｖｅｒａｇｅ Ｐｉｃｔｕｒｅ Ｌｅｖ
ｅｌ）をＡＤＣ１２に提供する。
【００２３】 ＮＴＳＣの複合映像信号は飛越走査方式に１フレームが奇数と偶数との２個の
フィールドで構成され、水平同期信号と垂直同期信号とは夫々１５．７３ＫＨｚ
と６０Ｈｚの周波数を有する。複合映像信号より分離した音声信号はオーディオ
増幅器を通じて直接にスピーカーに出力される。
フィールドで構成され、水平同期信号と垂直同期信号とは夫々１５．７３ＫＨｚ
と６０Ｈｚの周波数を有する。複合映像信号より分離した音声信号はオーディオ
増幅器を通じて直接にスピーカーに出力される。
【００２４】 ＡＤＣ１２はアナログＲ−Ｇ−Ｂ信号を受け入れてデジタルデータに変換して
データ処理部１４に出力し、デジタルデータはＰＤＰ−ＴＶシステムの明るさを
改善する為に変換された形態の映像データである。ＡＤＣ１２ではアナログＲ−
Ｇ−Ｂ信号とＡＰＬ信号とを量子化させる為の適切な信号レベルまで増幅し、垂
直及び水平同期信号を一定の位相に変換する。また、ＡＤＣ１２ではサンプリン
グクロックを必ず入力同期信号に同期されたクロックとして使用するためにＰＬ
Ｌを使用してクロックを発生する。
データ処理部１４に出力し、デジタルデータはＰＤＰ−ＴＶシステムの明るさを
改善する為に変換された形態の映像データである。ＡＤＣ１２ではアナログＲ−
Ｇ−Ｂ信号とＡＰＬ信号とを量子化させる為の適切な信号レベルまで増幅し、垂
直及び水平同期信号を一定の位相に変換する。また、ＡＤＣ１２ではサンプリン
グクロックを必ず入力同期信号に同期されたクロックとして使用するためにＰＬ
Ｌを使用してクロックを発生する。
【００２５】 ＰＬＬは入力同期信号の位相とループで出力された可変パルスの位相とを比較
し、入力同期信号に同期されたクロックを出力する。もし、入力同期信号に同期
されたクロックを使用しない場合にはディスプレイされる映像の垂直直線性が保
障されない。
し、入力同期信号に同期されたクロックを出力する。もし、入力同期信号に同期
されたクロックを使用しない場合にはディスプレイされる映像の垂直直線性が保
障されない。
【００２６】 また、ＡＤＣ１２ではサンプリングの領域の垂直位置と水平位置とを設定する
。垂直位置区間は入力の中で映像情報があるラインだけを設定し、水平位置区間
は垂直位置に設定されたラインの中で映像情報がある時間だけを設定する。垂直
位置区間と水平位置区間とはサンプリングをする為の基準になる。垂直位置区間
は次の表１に示したように２４０ラインずつ、総計４８０ラインが選択される。
水平位置区間はライン毎に少なくとも８５３個のサンプリングクロックが存在す
ることが出来る時間にならなければならない。
。垂直位置区間は入力の中で映像情報があるラインだけを設定し、水平位置区間
は垂直位置に設定されたラインの中で映像情報がある時間だけを設定する。垂直
位置区間と水平位置区間とはサンプリングをする為の基準になる。垂直位置区間
は次の表１に示したように２４０ラインずつ、総計４８０ラインが選択される。
水平位置区間はライン毎に少なくとも８５３個のサンプリングクロックが存在す
ることが出来る時間にならなければならない。
【００２７】
【表１】
【００２８】 また、ＡＤＣ１２ではＲ−Ｇ−ＢデータをＰＤＰの明るさの特性に符合するデ
ータのマッピングして出力する。即ち、ＲＯＭに幾らかのベクトルテーブルを準
備して置き、デジタル化されたＡＰＬデータにより最適のベクトルテーブルを１
：１にマッピングして改善されたＲＧＢ形態にデータ処理部１４に提供する。
ータのマッピングして出力する。即ち、ＲＯＭに幾らかのベクトルテーブルを準
備して置き、デジタル化されたＡＰＬデータにより最適のベクトルテーブルを１
：１にマッピングして改善されたＲＧＢ形態にデータ処理部１４に提供する。
【００２９】 データ処理部１４のデータ再配列部１４ａではＰＤＰの階調処理の為には１フ
ィールドの映像データを複数個のサブフィールドに再構成した後に最上位のビッ
ト（ＭＳＢ）から最下位のビット（ＬＳＢ）まで再配列する必要がある。データ
再配列部１４ａは並列に提供される映像データがフレームメモリの或一つのアド
レスに同一な加重値を有するビットらで貯蔵されるように再配列する。
ィールドの映像データを複数個のサブフィールドに再構成した後に最上位のビッ
ト（ＭＳＢ）から最下位のビット（ＬＳＢ）まで再配列する必要がある。データ
再配列部１４ａは並列に提供される映像データがフレームメモリの或一つのアド
レスに同一な加重値を有するビットらで貯蔵されるように再配列する。
【００３０】 ここで、上部アドレス電極用のデータと下部アドレス電極用のデータとを区分
するため、前記再配列されたＲとＢとに対しては夫々の８個の１ビットのデータ
の中で奇数番目の４個の１ビットデータを上位ビットにし、偶数番目の４個の１
ビットデータを下位ビットにし、前記再配列されたＧに対しては８個の１ビット
データの中で奇数番目の４個の１ビットデータを下位ビットにし、偶数番目の４
個の１ビットデータを上位ビットにする１ワードに構成する。
するため、前記再配列されたＲとＢとに対しては夫々の８個の１ビットのデータ
の中で奇数番目の４個の１ビットデータを上位ビットにし、偶数番目の４個の１
ビットデータを下位ビットにし、前記再配列されたＧに対しては８個の１ビット
データの中で奇数番目の４個の１ビットデータを下位ビットにし、偶数番目の４
個の１ビットデータを上位ビットにする１ワードに構成する。
【００３１】 データ処理部１４のメモリ部１４ｂはＰＤＰの階調処理において１フィールド
を８個のサブフィールドに分け、各サブフィールドに該当する映像データを電極
の配列順序に合うように順次に読出してデータインターフェース部１４ｃに提供
しなければならないので、書込の順序とは構造的に相当違った読出の順序を有す
るようになる。
を８個のサブフィールドに分け、各サブフィールドに該当する映像データを電極
の配列順序に合うように順次に読出してデータインターフェース部１４ｃに提供
しなければならないので、書込の順序とは構造的に相当違った読出の順序を有す
るようになる。
【００３２】 データインターフェース部１４ｃではメモリ部１４ｂより出力されるＲＧＢデ
ータは表示部２８のＲＧＢ画素の配置に合うように再配列してアドレス駆動ＩＣ
に供給する。即ち、データインターフェース部１４ｃはメモリ部１４ｂより提供
されるＲＧＢデータを臨時に貯蔵してから上部及び下部アドレス電極駆動部２０
，２２より要求されるデータの形態に合わせて提供する役割を行う。
ータは表示部２８のＲＧＢ画素の配置に合うように再配列してアドレス駆動ＩＣ
に供給する。即ち、データインターフェース部１４ｃはメモリ部１４ｂより提供
されるＲＧＢデータを臨時に貯蔵してから上部及び下部アドレス電極駆動部２０
，２２より要求されるデータの形態に合わせて提供する役割を行う。
【００３３】 高電圧発生部１８はタイミングコントロール部１６より出力される各種のロジ
ックレベルの制御パルスによって直流の高電圧を組合して上部アドレス電極駆動
部２０、下部アドレス電極駆動部２２、スキャン電極駆動部２４、維持電極駆動
部２６より要求される制御パルスを発生してＰＤＰを駆動することが出来るよう
にする。アドレス電極駆動部ではデータインターフェース部１４ｃより提供され
るデータも適合な電圧レベルまで高めて表示部２８に選択的に記入が可能にする
。
ックレベルの制御パルスによって直流の高電圧を組合して上部アドレス電極駆動
部２０、下部アドレス電極駆動部２２、スキャン電極駆動部２４、維持電極駆動
部２６より要求される制御パルスを発生してＰＤＰを駆動することが出来るよう
にする。アドレス電極駆動部ではデータインターフェース部１４ｃより提供され
るデータも適合な電圧レベルまで高めて表示部２８に選択的に記入が可能にする
。
【００３４】 即ち、本発明ではＰＤＰの階調処理の為の駆動方法はまず１フィールドを幾ら
かのサブフィールド（２５６階調―８サブフィールド）に分け、各サブフィール
ドに該当する映像データを上下部アドレス電極駆動部２０と２２を通じてライン
単位に表示部２８に記入する。ＭＳＢデータが記入されるサブフィールドよりＬ
ＳＢサブフィールドの方にいくにつれて放電パルスの個数を減らしてこれらの組
合による総放電維持期間に基づいて階調処理をするようになる。
かのサブフィールド（２５６階調―８サブフィールド）に分け、各サブフィール
ドに該当する映像データを上下部アドレス電極駆動部２０と２２を通じてライン
単位に表示部２８に記入する。ＭＳＢデータが記入されるサブフィールドよりＬ
ＳＢサブフィールドの方にいくにつれて放電パルスの個数を減らしてこれらの組
合による総放電維持期間に基づいて階調処理をするようになる。
【００３５】 同一のデータを偶数と奇数とのフィールドに２回ディスプレイして非飛越走査
（ｎｏｎ−ｉｎｔｅｒｌａｃｅｄ ｓｃａｎ）によるちらつくこと（ｆｌｉｃｋ
ｅｒｉｎｇ）を無くすことが出来るようになる。分けられたサブフィールドの駆
動順序は次のようである。
（ｎｏｎ−ｉｎｔｅｒｌａｃｅｄ ｓｃａｎ）によるちらつくこと（ｆｌｉｃｋ
ｅｒｉｎｇ）を無くすことが出来るようになる。分けられたサブフィールドの駆
動順序は次のようである。
【００３６】 １）全画素の記入及び消去 以前のサブフィールドの放電維持の後に選択された画素に残っている壁電荷を
消去するために可視的ではないほどの短い第１所定時間の間に全ての画素に壁電
荷を記入させ、次に全ての画素を消去して残っている壁電荷を全部消去させＰＤ
Ｐを初期化させる。
消去するために可視的ではないほどの短い第１所定時間の間に全ての画素に壁電
荷を記入させ、次に全ての画素を消去して残っている壁電荷を全部消去させＰＤ
Ｐを初期化させる。
【００３７】 ２）データの記入 第１所定時間の間、スキャン電極に順次にスキャンパルスをシフトさせながら
アドレス電極を通じて該当されるデータをライン単位で記入し放電させようとす
る画素に選択的に壁電荷を形成させる。
アドレス電極を通じて該当されるデータをライン単位で記入し放電させようとす
る画素に選択的に壁電荷を形成させる。
【００３８】 ３）放電維持 維持電極とスキャン電極との間に交互的に維持パルスを適用して壁電荷が形成
された画素の放電を開始及び維持させる。このとき、記入されていない画素が記
入された周辺の画素により影響を受けて誤謬放電を起こす可能性があるので、維
持パルスの適用の後毎に狭い幅の消去を行って正確な放電が出来るようにする。
放電維持はサブフィールドの加重値により放電維持の時間が変わる。例えば、Ｍ
ＳＢ値らで構成されたサブフィールドの放電維持の時間が最も長く、ＬＳＢ値ら
で構成されたサブフィールドの放電維持の時間が最も短く設定される。これらの
サブフィールドらの放電維持の時間は指数関数的に増加することか一般的である
が、実験により視覚的に最も自然な階調表現が出来るように適当に調整される。
された画素の放電を開始及び維持させる。このとき、記入されていない画素が記
入された周辺の画素により影響を受けて誤謬放電を起こす可能性があるので、維
持パルスの適用の後毎に狭い幅の消去を行って正確な放電が出来るようにする。
放電維持はサブフィールドの加重値により放電維持の時間が変わる。例えば、Ｍ
ＳＢ値らで構成されたサブフィールドの放電維持の時間が最も長く、ＬＳＢ値ら
で構成されたサブフィールドの放電維持の時間が最も短く設定される。これらの
サブフィールドらの放電維持の時間は指数関数的に増加することか一般的である
が、実験により視覚的に最も自然な階調表現が出来るように適当に調整される。
【００３９】 第１実施例 図２は本発明の第一実施例によるアドレス電極駆動部の回路の構成を示したブ
ロック図である。図３は図２に示した各アドレス電極駆動集積回路の回路の構成
を示す為の図面である。
ロック図である。図３は図２に示した各アドレス電極駆動集積回路の回路の構成
を示す為の図面である。
【００４０】 図２と図３とを参照すると、本発明の第１実施例による上部及び下部アドレス
電極駆動部２０、２２はディスプレイパネル２０の上部及び下部に夫々１８個ず
つ配列されたアドレス駆動集積回路を有する。各アドレス電極駆動ＩＣは４個の
入力端子ａ、ｂ、ｃ、ｄと７２個の出力端子ａ１…ａ１８、ｂ１…ｂ１８、ｃ１
…ｃ１８、ｄ１…ｄ１８とを有する。各アドレス電極駆動ＩＣはデータインター
フェース部１４ｃより４個の入力端子ａ、ｂ、ｂ、ｄを通じて４ビットのＲＧＢ
データを１８回に亙って受け入れる。即ち、一つのアドレス電極駆動ＩＣは４個
の入力端子ａ、ｂ、ｃ、ｄを通じて総７２ビットのＲＧＢデータを受け入れる。
従って、上部及び下部アドレス電極駆動部２０，２２は夫々１２９６個のＲＧＢ
データを受け入れる。このとき、前記ディスプレイパネル２０の１ラインは２５
５９個のＲＧＢデータで構成されるので上部アドレス電極駆動部２０に受け入れ
る１２９６個のＲＧＢデータの中で１６個のＲＧＢデータと下部アドレス電極駆
動部２２に受け入れる１２９６個のＲＧＢデータの中で１７個のデータとは無効
データである。
電極駆動部２０、２２はディスプレイパネル２０の上部及び下部に夫々１８個ず
つ配列されたアドレス駆動集積回路を有する。各アドレス電極駆動ＩＣは４個の
入力端子ａ、ｂ、ｃ、ｄと７２個の出力端子ａ１…ａ１８、ｂ１…ｂ１８、ｃ１
…ｃ１８、ｄ１…ｄ１８とを有する。各アドレス電極駆動ＩＣはデータインター
フェース部１４ｃより４個の入力端子ａ、ｂ、ｂ、ｄを通じて４ビットのＲＧＢ
データを１８回に亙って受け入れる。即ち、一つのアドレス電極駆動ＩＣは４個
の入力端子ａ、ｂ、ｃ、ｄを通じて総７２ビットのＲＧＢデータを受け入れる。
従って、上部及び下部アドレス電極駆動部２０，２２は夫々１２９６個のＲＧＢ
データを受け入れる。このとき、前記ディスプレイパネル２０の１ラインは２５
５９個のＲＧＢデータで構成されるので上部アドレス電極駆動部２０に受け入れ
る１２９６個のＲＧＢデータの中で１６個のＲＧＢデータと下部アドレス電極駆
動部２２に受け入れる１２９６個のＲＧＢデータの中で１７個のデータとは無効
データである。
【００４１】 図３に示したように、各アドレス電極駆動ＩＣの第１入力端子ａを通じて１８
回に亙って入力されるＲＧＢデータは第１乃至第１８出力端子ａ１…ａ１８を通
じて出力され、第２入力端子ｂを通じて１８回に亙って入力されるＲＧＢデータ
は第１９乃至第３６出力端子ｂ１…ｂ１８を通じて出力され、第３入力端子ｃを
通じて１８回に亙って入力されるＲＧＢデータは第３７乃至第５４出力端子ｃ１
…ｃ１８を通じて出力され、そして第４入力端子ｄを通じて１８回に亙って入力
されるＲＧＢデータは第５５乃至第７２出力端子ｄ１…ｄ１８を通じて出力され
る。
回に亙って入力されるＲＧＢデータは第１乃至第１８出力端子ａ１…ａ１８を通
じて出力され、第２入力端子ｂを通じて１８回に亙って入力されるＲＧＢデータ
は第１９乃至第３６出力端子ｂ１…ｂ１８を通じて出力され、第３入力端子ｃを
通じて１８回に亙って入力されるＲＧＢデータは第３７乃至第５４出力端子ｃ１
…ｃ１８を通じて出力され、そして第４入力端子ｄを通じて１８回に亙って入力
されるＲＧＢデータは第５５乃至第７２出力端子ｄ１…ｄ１８を通じて出力され
る。
【００４２】 図４は図３に示した各アドレス電極駆動集積回路の回路のデータ入力状態を示
す為の図面である。ここでは、上部アドレス電極駆動部２０の第１アドレス電極
駆動ＩＣと下部アドレス電極駆動部２２の第１アドレス電極駆動ＩＣとを説明す
る。
す為の図面である。ここでは、上部アドレス電極駆動部２０の第１アドレス電極
駆動ＩＣと下部アドレス電極駆動部２２の第１アドレス電極駆動ＩＣとを説明す
る。
【００４３】 表２を参照すると、データインターフェース部１４ｃより４ビットのＲデータ
Ｒ１，Ｒ１３，Ｒ２５，Ｒ３７が上部アドレス電極駆動部２０の第１アドレス電
極駆動ＩＣの第１乃至第４入力端子ａ，ｂ，ｃ，ｄに夫々入力されると、各Ｒデ
ータＲ１，Ｒ１３，Ｒ２５，Ｒ３７は第１、第１９、第３７そして第５５出力端
子ａ１，ｂ１，ｃ１，ｄ１を通じて出力される。
Ｒ１，Ｒ１３，Ｒ２５，Ｒ３７が上部アドレス電極駆動部２０の第１アドレス電
極駆動ＩＣの第１乃至第４入力端子ａ，ｂ，ｃ，ｄに夫々入力されると、各Ｒデ
ータＲ１，Ｒ１３，Ｒ２５，Ｒ３７は第１、第１９、第３７そして第５５出力端
子ａ１，ｂ１，ｃ１，ｄ１を通じて出力される。
【００４４】 表３を参照すると、このとき、下部アドレス電極駆動部２２の第１アドレス電
極駆動ＩＣはデータインターフェース部１４ｃより入力された４ビットのＧデー
タＧ１，Ｇ１３，Ｇ２５，Ｇ３７を上述した方法と同一に処理する。
極駆動ＩＣはデータインターフェース部１４ｃより入力された４ビットのＧデー
タＧ１，Ｇ１３，Ｇ２５，Ｇ３７を上述した方法と同一に処理する。
【００４５】 次に、上部アドレス電極駆動部２０の第１アドレス電極駆動ＩＣはデータイン
ターフェース部１４ｃより４ビットのＢデータＢ１，Ｂ１３、Ｂ２５，Ｂ３７を
第１乃至第４入力端子ａ，ｂ，ｃ，ｄを通じて受け入れ、各ＢデータＢ１，Ｂ１
３，Ｂ２５，Ｂ３７は第２、第２０、第３８そして第５６出力端子ａ２，ｂ２，
ｃ２，ｄ２を通じて出力される。
ターフェース部１４ｃより４ビットのＢデータＢ１，Ｂ１３、Ｂ２５，Ｂ３７を
第１乃至第４入力端子ａ，ｂ，ｃ，ｄを通じて受け入れ、各ＢデータＢ１，Ｂ１
３，Ｂ２５，Ｂ３７は第２、第２０、第３８そして第５６出力端子ａ２，ｂ２，
ｃ２，ｄ２を通じて出力される。
【００４６】 このとき、下部アドレス電極駆動部２２の第１アドレス電極駆動ＩＣはデータ
インターフェース部１４ｃより入力された４ビットのＲデータＲ２，Ｒ１４，Ｒ
２６，Ｒ３８を上述した方法と同一に処理する。
インターフェース部１４ｃより入力された４ビットのＲデータＲ２，Ｒ１４，Ｒ
２６，Ｒ３８を上述した方法と同一に処理する。
【００４７】 次に、上部アドレス電極駆動部２０の第１アドレス電極駆動ＩＣはデータイン
ターフェース部１４ｃより４ビットのＧデータＧ２，Ｇ１４、Ｇ２６，Ｇ３８を
第１乃至第４入力端子ａ，ｂ，ｃ，ｄを通じて受け入れ、各ＧデータＧ２，Ｇ１
４、Ｇ２６，Ｇ３８は第３、第２１、第３９そして第５７出力端子ａ３，ｂ３，
ｃ３，ｄ３を通じて出力される。
ターフェース部１４ｃより４ビットのＧデータＧ２，Ｇ１４、Ｇ２６，Ｇ３８を
第１乃至第４入力端子ａ，ｂ，ｃ，ｄを通じて受け入れ、各ＧデータＧ２，Ｇ１
４、Ｇ２６，Ｇ３８は第３、第２１、第３９そして第５７出力端子ａ３，ｂ３，
ｃ３，ｄ３を通じて出力される。
【００４８】 このとき、下部アドレス電極駆動部２２の第１アドレス電極駆動ＩＣはデータ
インターフェース部１４ｃより入力された４ビットのＢデータＢ２，Ｂ１４，Ｂ
２６，Ｂ３８を上述した方法と同一に処理する。
インターフェース部１４ｃより入力された４ビットのＢデータＢ２，Ｂ１４，Ｂ
２６，Ｂ３８を上述した方法と同一に処理する。
【００４９】 即ち、上部アドレス電極駆動部２０の第１アドレス電極駆動ＩＣはＲ，Ｂそし
てＧの順序にデータを受け入れ、下部アドレス電極駆動部２２の第１アドレス電
極駆動ＩＣはＧ，ＲそしてＢの順序にデータを受け入れる。
てＧの順序にデータを受け入れ、下部アドレス電極駆動部２２の第１アドレス電
極駆動ＩＣはＧ，ＲそしてＢの順序にデータを受け入れる。
【００５０】 各アドレス電極駆動ＩＣは上述した方法で１８回に亙って全部７２ビットのＲ
ＧＢデータを受け入れ、受け入れた７２ビットのＲＧＢデータは各アドレス電極
駆動ＩＣに配列された７２個の出力端子ａ１．．．ａ１８，ｂ１．．．ｂ１８，
ｃ１．．．ｃ１８，ｄ１．．．ｄ１８を通じてディスプレイパネル２８に出力さ
れる。
ＧＢデータを受け入れ、受け入れた７２ビットのＲＧＢデータは各アドレス電極
駆動ＩＣに配列された７２個の出力端子ａ１．．．ａ１８，ｂ１．．．ｂ１８，
ｃ１．．．ｃ１８，ｄ１．．．ｄ１８を通じてディスプレイパネル２８に出力さ
れる。
【００５１】 このとき、各アドレス電極駆動ＩＣは１２の倍数に該当する数の出力端子を有
するため、１２コラム×１０７ローを有するデータインターフェース部１４ｃの
同一なローに配列されたＲＧＢデータは同一なアドレス電極駆動ＩＣに入力され
る。即ち、各アドレス電極駆動ＩＣは７２個の出力端子ａ１．．．ａ１８，ｂ１
．．．ｂ１８，ｃ１．．．ｃ１８，ｄ１．．．ｄ１８を有するので、データイン
ターフェース部１４ｃの６個のローに該当されるＲＧＢデータが一つのアドレス
電極駆動ＩＣで処理される。従って、データインターフェース部１４ｃは上部及
び下部アドレス電極駆動部２０，２２に夫々該当される１２８０個のＲＧＢデー
タが全部入力されなくても６個のローに該当されるＲＧＢデータの記入が完了さ
れる度に出力動作を行える。
するため、１２コラム×１０７ローを有するデータインターフェース部１４ｃの
同一なローに配列されたＲＧＢデータは同一なアドレス電極駆動ＩＣに入力され
る。即ち、各アドレス電極駆動ＩＣは７２個の出力端子ａ１．．．ａ１８，ｂ１
．．．ｂ１８，ｃ１．．．ｃ１８，ｄ１．．．ｄ１８を有するので、データイン
ターフェース部１４ｃの６個のローに該当されるＲＧＢデータが一つのアドレス
電極駆動ＩＣで処理される。従って、データインターフェース部１４ｃは上部及
び下部アドレス電極駆動部２０，２２に夫々該当される１２８０個のＲＧＢデー
タが全部入力されなくても６個のローに該当されるＲＧＢデータの記入が完了さ
れる度に出力動作を行える。
【００５２】
【表２】
【００５３】
【表３】
【００５４】第２実施例 図５は本発明の第二実施例によるアドレス電極駆動部の回路の構成を示したブロ
ック図である。図６は図５に示した各アドレス電極駆動集積回路の回路の構成を
示す為の図面である。
ック図である。図６は図５に示した各アドレス電極駆動集積回路の回路の構成を
示す為の図面である。
【００５５】 図５と図６とを参照すると、本発明の第２実施例によるアドレス電極駆動ＩＣ
２０，２２はディスプレイパネル２０の上部及び下部に夫々２７個ずつ配列され
たアドレス駆動ＩＣを有する。各アドレス電極駆動ＩＣは３個の入力端子ａ，ｂ
，ｃと４８個の出力端子ａ１．．．ａ１６，ｂ１．．．ｂ１６，ｃ１．．．ｃ１
６を有する。各アドレス電極駆動ＩＣはデータインターフェース部１４ｃより３
個の入力端子ａ，ｂ，ｃを通じて３ビットのＲＧＢデータを１６回に亙って受け
入れる。即ち、一つのアドレス電極駆動ＩＣは３個の入力端子ａ，ｂ，ｃを通じ
て総４８ビットのＲＧＢデータを受け入れる。従って、上部及び下部アドレス電
極駆動部２０，２２は夫々１２９６個のデータを受け入れる。このとき、前記デ
ィスプレイパネルの１ラインは２５５９個のＲＧＢデータで構成されるので、上
部アドレス電極駆動部２０に入力される１２９６個のＲＧＢデータの中で１６個
のＲＧＢデータと下部アドレス電極駆動部２２に入力される１２９６個のＲＧＢ
データの中で１７個のデータとは無効データである。
２０，２２はディスプレイパネル２０の上部及び下部に夫々２７個ずつ配列され
たアドレス駆動ＩＣを有する。各アドレス電極駆動ＩＣは３個の入力端子ａ，ｂ
，ｃと４８個の出力端子ａ１．．．ａ１６，ｂ１．．．ｂ１６，ｃ１．．．ｃ１
６を有する。各アドレス電極駆動ＩＣはデータインターフェース部１４ｃより３
個の入力端子ａ，ｂ，ｃを通じて３ビットのＲＧＢデータを１６回に亙って受け
入れる。即ち、一つのアドレス電極駆動ＩＣは３個の入力端子ａ，ｂ，ｃを通じ
て総４８ビットのＲＧＢデータを受け入れる。従って、上部及び下部アドレス電
極駆動部２０，２２は夫々１２９６個のデータを受け入れる。このとき、前記デ
ィスプレイパネルの１ラインは２５５９個のＲＧＢデータで構成されるので、上
部アドレス電極駆動部２０に入力される１２９６個のＲＧＢデータの中で１６個
のＲＧＢデータと下部アドレス電極駆動部２２に入力される１２９６個のＲＧＢ
データの中で１７個のデータとは無効データである。
【００５６】 図６に示したように、各アドレス電極駆動ＩＣの第１入力端子ａを通じて１６回
に亙って入力されるＲＧＢデータは第１、第４、第７、……、第４０、第４３そ
して第４６出力端子ａ１．．．ａ１６を通じて出力され、第２入力端子ｂを通じ
て１６回に亙って入力されるＲＧＢデータは第２、第５、第８、……、第４１、
第４４そして第４７出力端子ｂ１．．．ｂ１６を通じて出力され、そして第３入
力端子ｃを通じて１６回に亙って入力されるＲＧＢデータは第３、第６、第９、
……、第４２、第４５そして第４８出力端子ｃ１．．．ｃ１６を通じて出力され
る。
に亙って入力されるＲＧＢデータは第１、第４、第７、……、第４０、第４３そ
して第４６出力端子ａ１．．．ａ１６を通じて出力され、第２入力端子ｂを通じ
て１６回に亙って入力されるＲＧＢデータは第２、第５、第８、……、第４１、
第４４そして第４７出力端子ｂ１．．．ｂ１６を通じて出力され、そして第３入
力端子ｃを通じて１６回に亙って入力されるＲＧＢデータは第３、第６、第９、
……、第４２、第４５そして第４８出力端子ｃ１．．．ｃ１６を通じて出力され
る。
【００５７】 図７は図６に示した各アドレス電極駆動集積回路の回路のデータ入力状態を示
す為の図面である。 ここでは、上部アドレス電極駆動部２０の第１アドレス電極駆動ＩＣと下部ア
ドレス電極駆動部２２との第１アドレス電極駆動ＩＣを説明する。
す為の図面である。 ここでは、上部アドレス電極駆動部２０の第１アドレス電極駆動ＩＣと下部ア
ドレス電極駆動部２２との第１アドレス電極駆動ＩＣを説明する。
【００５８】 表４を参照すると、データインターフェース部１４ｃより３ビットのＲＧＢデ
ータＲ１，Ｂ１，Ｇ２が上部アドレス電極駆動部２０の第１アドレス電極駆動Ｉ
Ｃの第１乃至第３入力端子ａ，ｂ，ｃに夫々入力されると、各ＲＧＢデータＲ１
，Ｂ１，Ｇ２は第１、第２そして第３出力端子ａ１，ｂ１，ｃ１を通じて出力さ
れる。
ータＲ１，Ｂ１，Ｇ２が上部アドレス電極駆動部２０の第１アドレス電極駆動Ｉ
Ｃの第１乃至第３入力端子ａ，ｂ，ｃに夫々入力されると、各ＲＧＢデータＲ１
，Ｂ１，Ｇ２は第１、第２そして第３出力端子ａ１，ｂ１，ｃ１を通じて出力さ
れる。
【００５９】 表５を参照すると、下部アドレス電極駆動部２２の第１アドレス電極駆動ＩＣ
はデータインターフェース部１４ｃより３ビットのＲＧＢデータＲ３、Ｂ３，Ｇ
４を上述した方法と同一に処理する。
はデータインターフェース部１４ｃより３ビットのＲＧＢデータＲ３、Ｂ３，Ｇ
４を上述した方法と同一に処理する。
【００６０】 次に、上部アドレス電極駆動部２０の第１アドレス電極駆動ＩＣはデータイン
ターフェース部１４ｃより３ビットのＲＧＢデータＲ３，Ｂ３，Ｇ４を第１乃至
第３入力端子ａ，ｂ，ｃを通じて受け入れ、各ＲＧＢデータＲ３，Ｂ３，Ｇ４は
第４、第５そして第６出力端子ａ２，ｂ２，ｃ２を通じて出力される。
ターフェース部１４ｃより３ビットのＲＧＢデータＲ３，Ｂ３，Ｇ４を第１乃至
第３入力端子ａ，ｂ，ｃを通じて受け入れ、各ＲＧＢデータＲ３，Ｂ３，Ｇ４は
第４、第５そして第６出力端子ａ２，ｂ２，ｃ２を通じて出力される。
【００６１】 このとき、下部アドレス電極駆動部２２の第１アドレス電極駆動ＩＣはデータ
インターフェース部１４ｃより入力された３ビットのＲＧＢデータＧ３，Ｒ４，
Ｂ４を上述した方法と同一に処理する。
インターフェース部１４ｃより入力された３ビットのＲＧＢデータＧ３，Ｒ４，
Ｂ４を上述した方法と同一に処理する。
【００６２】 次に、上部アドレス電極駆動部２０の第１アドレス電極駆動ＩＣはデータイン
ターフェース部１４ｃより３ビットのＲＧＢデータＲ５、Ｂ５，Ｇ６を第１乃至
第３入力端子ａ，ｂ，ｃを通じて受け入れ、各ＲＧＢデータＲ５，Ｂ５，Ｇ６は
第７、第８そして第９出力端子ａ３，ｂ３，ｃ３を通じて出力される。
ターフェース部１４ｃより３ビットのＲＧＢデータＲ５、Ｂ５，Ｇ６を第１乃至
第３入力端子ａ，ｂ，ｃを通じて受け入れ、各ＲＧＢデータＲ５，Ｂ５，Ｇ６は
第７、第８そして第９出力端子ａ３，ｂ３，ｃ３を通じて出力される。
【００６３】 このとき、下部アドレス電極駆動部２２の第１アドレス電極駆動ＩＣはデータ
インターフェース部１４ｃより入力された３ビットのＲＧＢデータＧ５，Ｒ６，
Ｂ６を上述した方法と同一に処理する。
インターフェース部１４ｃより入力された３ビットのＲＧＢデータＧ５，Ｒ６，
Ｂ６を上述した方法と同一に処理する。
【００６４】 即ち、上部アドレス電極駆動部２０の各アドレス電極駆動ＩＣの第１入力端子
ａはＲデータだけを受け入れ、第２入力端子ｂはＢデータだけを受け入れ、そし
て第３入力端子ｃはＧデータだけを受け入れる。また、下部アドレス電極駆動部
２２の各アドレス電極駆動ＩＣの第１入力端子ａはＧデータだけを受け入れ、第
２入力端子ｂはＲデータだけを受け入れ、そして第３入力端子ＢはＧデータだけ
を受け入れる。
ａはＲデータだけを受け入れ、第２入力端子ｂはＢデータだけを受け入れ、そし
て第３入力端子ｃはＧデータだけを受け入れる。また、下部アドレス電極駆動部
２２の各アドレス電極駆動ＩＣの第１入力端子ａはＧデータだけを受け入れ、第
２入力端子ｂはＲデータだけを受け入れ、そして第３入力端子ＢはＧデータだけ
を受け入れる。
【００６５】 各アドレス電極駆動ＩＣは上述した方法で１６回に亙って全部４８ビットのＲ
ＧＢデータを受け入れ、受け入れた４８ビットのＲＧＢデータは各アドレス電極
駆動ＩＣに配列された４８個の出力端子ａ１．．．ａ１６，ｂ１．．．ｂ１６，
ｃ１．．．ｃ１６を通じてディスプレイパネル２８に出力される。
ＧＢデータを受け入れ、受け入れた４８ビットのＲＧＢデータは各アドレス電極
駆動ＩＣに配列された４８個の出力端子ａ１．．．ａ１６，ｂ１．．．ｂ１６，
ｃ１．．．ｃ１６を通じてディスプレイパネル２８に出力される。
【００６６】 このとき、各アドレス電極駆動ＩＣの出力端子は１２の倍数であるので、１２
コラム×１０７ローを有するデータインターフェース部１４ｃの同一なローに配
列されたＲＧＢデータは同一なアドレス電極駆動ＩＣに入力される。即ち、各ア
ドレス電極駆動ＩＣは４８個の出力端子ａ１．．．ａ１６，ｂ１．．．ｂ１６，
ｃ１．．．ｃ１６を有するので、データインターフェース部１４ｃの４ローに該
当されるＲＧＢデータが一つのアドレス電極駆動ＩＣで処理される。従って、デ
ータインターフェース部１４ｃは上部及び下部アドレス電極駆動部２０に夫々該
当される１２８０個のＲＧＢデータが全部入力されなくても４個のローに該当さ
れるＲＧＢデータの記入が完了される度に出力動作が行える。
コラム×１０７ローを有するデータインターフェース部１４ｃの同一なローに配
列されたＲＧＢデータは同一なアドレス電極駆動ＩＣに入力される。即ち、各ア
ドレス電極駆動ＩＣは４８個の出力端子ａ１．．．ａ１６，ｂ１．．．ｂ１６，
ｃ１．．．ｃ１６を有するので、データインターフェース部１４ｃの４ローに該
当されるＲＧＢデータが一つのアドレス電極駆動ＩＣで処理される。従って、デ
ータインターフェース部１４ｃは上部及び下部アドレス電極駆動部２０に夫々該
当される１２８０個のＲＧＢデータが全部入力されなくても４個のローに該当さ
れるＲＧＢデータの記入が完了される度に出力動作が行える。
【００６７】
【表４】
【００６８】
【表５】
【００６９】 上述した本発明の実施例によると、一つのアドレス電極駆動ＩＣは１２の倍数
に該当するＲＧＢデータを処理する。従って、１２コラム×１０７ローに配列さ
れたＲＧＢデータを有するデータインターフェース部１４ｃにおいて、同一なロ
ーに配列されたＲＧＢデータは同一なアドレス電極駆動ＩＣに入力され、ディス
プレイパネル２８に出力される。
に該当するＲＧＢデータを処理する。従って、１２コラム×１０７ローに配列さ
れたＲＧＢデータを有するデータインターフェース部１４ｃにおいて、同一なロ
ーに配列されたＲＧＢデータは同一なアドレス電極駆動ＩＣに入力され、ディス
プレイパネル２８に出力される。
【００７０】 即ち、アドレス電極駆動ＩＣの入力及び出力端子の数により一つのアドレス電
極駆動ＩＣで処理されるＲＧＢデータの数が１２の倍数になると、アドレス電極
駆動ＩＣの入力及び出力端子を構成すると、１２８０個のＲＧＢデータが全部入
力されなくてもデータインターフェース部１４ｃはＲＧＢデータの出力動作が行
える。従って、データインターフェース部１４ｃの貯蔵容量を大きく減らすこと
が出来るし、フラットパネルディスプレイ装置の生産単価を安くすることが出来
る。
極駆動ＩＣで処理されるＲＧＢデータの数が１２の倍数になると、アドレス電極
駆動ＩＣの入力及び出力端子を構成すると、１２８０個のＲＧＢデータが全部入
力されなくてもデータインターフェース部１４ｃはＲＧＢデータの出力動作が行
える。従って、データインターフェース部１４ｃの貯蔵容量を大きく減らすこと
が出来るし、フラットパネルディスプレイ装置の生産単価を安くすることが出来
る。
【００７１】 以上、本発明を前記した実施例で具体的に説明したが、本発明はこれに限定さ
れることがなく、当業者の通常の知識の範囲内でその変形でも改良が可能である
。
れることがなく、当業者の通常の知識の範囲内でその変形でも改良が可能である
。
【図１】 本発明によるフラットパネルディスプレイ装置の望ましい実施例によ
るプラズマディスプレイパネルセットの回路の構成を示したブロック図である。
るプラズマディスプレイパネルセットの回路の構成を示したブロック図である。
【図２】 本発明の第一実施例によるアドレス電極駆動部の回路の構成を示した
ブロック図である。
ブロック図である。
【図３】 図２に示した各アドレス電極駆動集積回路の回路の構成を示す為の図
面である。
面である。
【図４】 図３に示した各アドレス電極駆動集積回路の回路のデータ入力状態を
示す為の図面である。
示す為の図面である。
【図５】 本発明の第二実施例によるアドレス電極駆動部の回路の構成を示した
ブロック図である。
ブロック図である。
【図６】 図５に示した各アドレス電極駆動集積回路の回路の構成を示す為の図
面である。
面である。
【図７】 図６に示した各アドレス電極駆動集積回路の回路のデータ入力状態を
示す為の図面である。
示す為の図面である。
Claims (5)
- 【請求項１】 交流形プラズマディスプレイパネルシステムで、フレームメモリ
に貯蔵されたＲＧＢデータを用いることによりプラズマディスプレイパネルシス
テムのアドレス電極を駆動するためのプラズマディスプレイパネルシステムのア
ドレス電極駆動回路において、 Ｍコラム×Ｎローのマトリックス構造で貯蔵されたＲＧＢデータをフレームメ
モリより受け入れて臨時的に貯蔵し、貯蔵された前記ＲＧＢデータを出力する為
のデータインターフェーシング手段と、そして 前記データインターフェーシング手段より前記ＲＧＢデータを受け入れ、受け
入れた前記ＲＧＢデータをアドレス電極駆動部に出力する為のアドレス電極駆動
手段とを具備し、前記アドレス電極駆動手段は前記Ｍの倍数であるＧ個の出力ピ
ンを各々有する複数のアドレス電極駆動集積回路を有することを特徴とするプラ
ズマディスプレイパネルシステムのアドレス電極駆動回路。 - 【請求項２】 前記Ｍ，Ｎ及びＧは夫々１２，１０７及び７２であることを特徴
とする請求項１に記載のプラズマディスプレイパネルシステムのアドレス電極駆
動回路。 - 【請求項３】 前記アドレス電極駆動手段は前記データインターフェーシング手
段より前記ＲＧＢデータを受け入れるための４個の入力ピンを有することを特徴
とする請求項２に記載のプラズマディスプレイパネルシステムのアドレス電極駆
動回路。 - 【請求項４】 前記Ｍ，Ｎ及びＧは夫々１２，１０７及び４８であることを特徴
とする請求項１に記載のプラズマディスプレイパネルシステムのアドレス電極駆
動回路。 - 【請求項５】 前記アドレス電極駆動手段は前記データインターフェーシング手
段より前記ＲＧＢデータを受け入れるための３個の入力ピンを有することを特徴
とする請求項４に記載のプラズマディスプレイパネルシステムのアドレス電極駆
動回路。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1998/25745 | 1998-06-30 | ||
| KR10-1998-0025741A KR100403511B1 (ko) | 1998-06-30 | 1998-06-30 | 피디피 티브이의 어드레스 구동회로 |
| KR10-1998-0025745A KR100403513B1 (ko) | 1998-06-30 | 1998-06-30 | 피디피 티브이의 어드레스 구동회로 |
| KR1998/25741 | 1998-06-30 | ||
| PCT/KR1998/000470 WO2000000954A1 (en) | 1998-06-30 | 1998-12-24 | Circuit for driving address electrodes of a plasma display panel system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002519738A true JP2002519738A (ja) | 2002-07-02 |
| JP4843139B2 JP4843139B2 (ja) | 2011-12-21 |
Family
ID=26633850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000557452A Expired - Fee Related JP4843139B2 (ja) | 1998-06-30 | 1998-12-24 | プラズマディスプレイパネルシステムのアドレス電極駆動回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6275204B1 (ja) |
| JP (1) | JP4843139B2 (ja) |
| GB (1) | GB2346248B (ja) |
| WO (1) | WO2000000954A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002014651A (ja) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | 表示装置 |
| KR100517363B1 (ko) | 2003-11-26 | 2005-09-28 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 |
| KR100612504B1 (ko) * | 2005-03-03 | 2006-08-14 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 |
| KR100667111B1 (ko) * | 2005-04-06 | 2007-01-12 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| KR100829019B1 (ko) * | 2005-11-07 | 2008-05-14 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62163097A (ja) * | 1986-01-13 | 1987-07-18 | セイコーエプソン株式会社 | 液晶駆動素子 |
| JPH01200394A (ja) * | 1988-02-05 | 1989-08-11 | Nec Corp | 表示装置 |
| JPH04125586A (ja) * | 1990-09-17 | 1992-04-27 | Fujitsu Ltd | 平面ディスプレイ駆動装置 |
| JPH0934396A (ja) * | 1995-07-14 | 1997-02-07 | Nec Corp | プラズマディスプレイ及びその駆動方法 |
| JPH09127910A (ja) * | 1995-10-31 | 1997-05-16 | Fujitsu Ltd | 表示装置及びその駆動方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3276406B2 (ja) * | 1992-07-24 | 2002-04-22 | 富士通株式会社 | プラズマディスプレイの駆動方法 |
| US5828356A (en) * | 1992-08-21 | 1998-10-27 | Photonics Systems Corporation | Plasma display gray scale drive system and method |
| JPH07248744A (ja) * | 1994-03-11 | 1995-09-26 | Fujitsu General Ltd | プラズマディスプレイの駆動方法 |
| JP2953342B2 (ja) * | 1995-04-28 | 1999-09-27 | 日本電気株式会社 | プラズマディスプレイパネルの駆動方法 |
| JPH09330663A (ja) * | 1996-06-07 | 1997-12-22 | Nec Corp | 面放電形ａｃプラズマディスプレイパネル |
| JP3348610B2 (ja) * | 1996-11-12 | 2002-11-20 | 富士通株式会社 | プラズマディスプレイパネルの駆動方法及び装置 |
| JP2950270B2 (ja) * | 1997-01-10 | 1999-09-20 | 日本電気株式会社 | 交流放電メモリ型プラズマディスプレイパネルの駆動方法 |
| US5962983A (en) * | 1998-01-30 | 1999-10-05 | Electro Plasma, Inc. | Method of operation of display panel |
-
1998
- 1998-12-24 WO PCT/KR1998/000470 patent/WO2000000954A1/en unknown
- 1998-12-24 JP JP2000557452A patent/JP4843139B2/ja not_active Expired - Fee Related
- 1998-12-24 GB GB0007119A patent/GB2346248B/en not_active Expired - Fee Related
-
1999
- 1999-02-02 US US09/241,398 patent/US6275204B1/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62163097A (ja) * | 1986-01-13 | 1987-07-18 | セイコーエプソン株式会社 | 液晶駆動素子 |
| JPH01200394A (ja) * | 1988-02-05 | 1989-08-11 | Nec Corp | 表示装置 |
| JPH04125586A (ja) * | 1990-09-17 | 1992-04-27 | Fujitsu Ltd | 平面ディスプレイ駆動装置 |
| JPH0934396A (ja) * | 1995-07-14 | 1997-02-07 | Nec Corp | プラズマディスプレイ及びその駆動方法 |
| JPH09127910A (ja) * | 1995-10-31 | 1997-05-16 | Fujitsu Ltd | 表示装置及びその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2346248B (en) | 2002-11-13 |
| US6275204B1 (en) | 2001-08-14 |
| GB2346248A (en) | 2000-08-02 |
| GB0007119D0 (en) | 2000-05-17 |
| JP4843139B2 (ja) | 2011-12-21 |
| WO2000000954A1 (en) | 2000-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2903984B2 (ja) | ディスプレイ装置の駆動方法 | |
| TW200305180A (en) | Display device and plasma display apparatus | |
| JPH10116054A (ja) | プラズマディスプレイパネル（ｐｄｐ）の駆動方法 | |
| JP3899183B2 (ja) | 平板ディスプレイ装置及びデータインターフェーシング方法 | |
| KR100465547B1 (ko) | 플라즈마 디스플레이패널의 구동방법 및 플라즈마디스플레이 장치 | |
| US6052101A (en) | Circuit of driving plasma display device and gray scale implementing method | |
| KR20040046264A (ko) | 어드레스기간과 유지기간의 혼합 방식으로 동작하는패널구동방법 및 그 장치 | |
| US7453476B2 (en) | Apparatus for driving discharge display panel using dual subfield coding | |
| JP2002519738A (ja) | プラズマディスプレイパネルシステムのアドレス電極駆動回路 | |
| JP4689823B2 (ja) | 交流形プラズマディスプレイパネルシステムのデータインターフェーシング装置 | |
| JP2002500385A (ja) | 交流形プラズマディスプレイパネルシステムのビデオデータ処理装置 | |
| JP2004021166A (ja) | プラズマディスプレイ装置 | |
| US6268838B1 (en) | Method and circuit for driving PDP | |
| JP4163787B2 (ja) | 交流プラズマディスプレイ平板装置のタイミング制御装置及び方法 | |
| US7339554B2 (en) | Plasma display panel and its driving method | |
| JPH10333633A (ja) | データインターフェース装置 | |
| JP5011615B2 (ja) | プラズマディスプレイ装置 | |
| JPH10333632A (ja) | 平板ディスプレイ装置及び映像データ処理方法 | |
| KR100217280B1 (ko) | Pdp-tv에서 어드레스 구동ic의 데이터 입력 제어신호 생성장치 및 그 방법. | |
| KR100403511B1 (ko) | 피디피 티브이의 어드레스 구동회로 | |
| KR100403514B1 (ko) | 피디피 티브이의 데이터 처리회로 | |
| KR20050104639A (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
| KR100403512B1 (ko) | 피디피 티브이의 데이터 인터페이스 회로 | |
| KR100403516B1 (ko) | 피디피 티브이의 데이터 인터페이스 회로 | |
| KR100403515B1 (ko) | 피디피 티브이의 데이터 처리회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090603 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110303 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111007 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |