JP2009168952A

JP2009168952A - プラズマディスプレイ装置

Info

Publication number: JP2009168952A
Application number: JP2008004963A
Authority: JP
Inventors: Shingo Kubo; 信吾久保; Junji Ota; 隼二太田; Katsuhiro Ishida; 勝啓石田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2008-01-11
Filing date: 2008-01-11
Publication date: 2009-07-30

Abstract

【課題】モーションノイズを防止することができるプラズマディスプレイ装置を提供することを課題とする。
【解決手段】表示電極に対して交差するように複数のアドレス電極が配列されたプラズマディスプレイパネル（１０）と、あるサブフレームにおいて順次スキャンパルスを前記表示電極に供給し、他のサブフレームにおいて同時スキャンパルスを前記表示電極に供給する表示電極駆動回路（２０，３０）と、表示データを誤差拡散処理する誤差拡散回路（１２０）と、前記誤差拡散処理の前又は後の表示データに対してディザパターンを挿入するディザ処理回路（１３０）と、前記誤差拡散処理及び前記ディザパターン挿入処理がされた表示データを基に、前記スキャンパルスに対応し、前記表示ラインを構成する複数の表示セルのうちで点灯させる表示セルを選択するために前記アドレス電極にアドレスパルスを供給するアドレス駆動回路（４０）とを有する。
【選択図】図１

Description

本発明は、プラズマディスプレイ装置に関する。

近年、ディスプレイ技術は更なる高精細化や大型化が進んできている。プラズマディスプレイではサブフレーム時分割法により表示している。サブフレーム時分割法とは、１枚の絵を表示する期間を１フレームとした場合に、その１フレーム内をさらに細かなサブフレームに分割している。サブフレームは、アドレス期間にアドレスが行われることによりサステイン期間に発光している。そして、そのサブフレームの点灯させる組み合わせをアドレス期間に選択することで階調を表現している。つまり、高精細化が進めば進むほど、アドレスするライン数も増えるため、１サブフレーム当たりのアドレス期間も長くなる。そのため、サブフレーム数やサステイン数を減らすことが必要になり、階調数が不足したり十分な輝度が得られないという問題点があった。

問題を解決する駆動方法として、下記の特許文献１には、インターレースとプログレッシブを組み合わせて表示することにより、アドレス時間が短縮できるため、サステイン期間を増やして輝度を高くしたり、サブフレーム数を増やすことにより、階調数を増やしてより高画質化にできる駆動方法が提案されている。また、インターレース駆動時には非点灯セルも同一データで同時に光らせることにより輝度をＵＰさせる駆動方法が提案されている。

特開２００２−１８２６０６号公報

しかし、上記の方式で点灯させると現実的には、次のような問題点が挙げられる。入力される表示データが常に同一表示の場合、あるラインに着目すると、プログレッシブ駆動のサブフレームでは、誤差拡散処理は同じであるためフレーム間の表示において差は無いが、インターレース駆動のサブフレームでは、表示データが同じラインであっても奇数フレームと偶数フレームで誤差拡散処理されるデータが異なるため、フレーム間での表示が異なる。そのためインターレース駆動時におけるフレーム間の誤差拡散の差が３０Ｈｚのフリッカー（モーションノイズ）として見えてしまう。

本発明の目的は、アドレス期間を短縮しつつモーションノイズを防止することができるプラズマディスプレイ装置を提供することである。

本発明のプラズマディスプレイ装置は、１つの表示ラインを２本の表示電極からなる表示電極対で構成し、偶数表示ラインの前記表示電極対と奇数表示ラインの前記表示電極対とが交互に配列され、前記表示電極に対して交差するように複数のアドレス電極が配列されたプラズマディスプレイパネルと、１フレーム内で重み付けされた複数のサブフレームのうちのあるサブフレームにおいて、前記プラズマディスプレイパネルの各表示ラインに対してそれぞれの表示データを基に表示するための順次スキャンパルスを前記表示電極に供給し、他のサブフレームにおいて、前記プラズマディスプレイパネルの上下に隣接する１つの偶数表示ライン及び１つの奇数表示ラインを組みとして同一表示データを基に表示するための同時スキャンパルスを前記表示電極に供給する表示電極駆動回路と、表示データを誤差拡散処理する誤差拡散回路と、前記誤差拡散処理の前又は後の表示データに対してディザパターンを挿入するディザ処理回路と、前記誤差拡散処理及び前記ディザパターン挿入処理がされた表示データを基に、前記スキャンパルスに対応し、前記表示ラインを構成する複数の表示セルのうちで点灯させる表示セルを選択するために前記アドレス電極にアドレスパルスを供給するアドレス駆動回路とを有することを特徴とする。

同時スキャンパルスを供給することによりアドレス期間を短縮することができるので、表示ライン数が多くても１フレームを所定期間内に収めることができる。また、ディザパターンを挿入することにより、誤差拡散処理に基づくモーションノイズを防止することができる。

（第１の実施形態）
図１は、本発明の第１の実施形態によるプラズマディスプレイ装置の構成例を示すブロック図である。Ａ／Ｄコンバータ１１０は、入力アナログ画像信号Ｓ１をデジタル画像信号Ｓ２に変換し、タイミング信号Ｓ３及びパリティ信号Ｓ４を出力する。誤差拡散回路１２０は、入力画像信号Ｓ２を限られたビット数の点灯パターンで表示するために、誤差拡散処理にて中間調を生成する。例えば、誤差拡散回路１２０は、整数部及び小数部を有する入力画像信号Ｓ２の小数部を誤差拡散処理し、ディザ処理回路１３０に出力する。誤差拡散回路１２０の詳細は、後に図９及び図１０を参照しながら説明する。ディザ処理回路１３０は、誤差拡散回路１２０が出力する整数部及び小数部の画像信号にディザパターンを挿入し、その整数部をサブフレーム（ＳＦ）変換回路１４０に出力する。ディザ処理回路１３０の詳細は、後に図１３（Ａ）〜（Ｆ）を参照しながら説明する。サブフレーム変換回路１４０は、ディザ処理回路１３０から出力された画像信号を各サブフレームの点灯パターンに変換する。サブフレームについては、後に図２（Ａ）〜（Ｃ）を参照しながら説明する。

駆動信号生成回路１５０は、タイミング信号Ｓ３を基に駆動信号を生成する。選択スイッチ１６０は、パリティ信号Ｓ４に応じて、同時スキャンするサブフレームに対して１ラインずらす処理を行い、Ｙ電極ドライバ２０に出力する。その詳細は、後に図４を参照しながら説明する。Ｙ電極ドライバ２０は、駆動信号生成回路１５０が生成する駆動信号に応じて、プラズマディスプレイパネル１０のＹ電極に電圧を供給する。Ｘ電極ドライバ３０は、駆動信号生成回路１５０が生成する駆動信号に応じて、プラズマディスプレイパネル１０のＸ電極に電圧を供給する。アドレスドライバ４０は、サブフレーム変換回路１４０が変換する点灯パターンに応じて、プラズマディスプレイパネル１０のアドレス電極に電圧を供給する。プラズマディスプレイパネル１０は、アドレス電極、Ｘ電極及びＹ電極の電圧に応じて放電及び発光する。

図５は、プラズマディスプレイパネル１０、Ｙ電極ドライバ２０、Ｘ電極ドライバ３０及びアドレスドライバ４０の構成例を示す図である。制御回路５０は、図１のプラズマディスプレイパネル１０、Ｙ電極ドライバ２０、Ｘ電極ドライバ３０及びアドレスドライバ４０以外の回路に対応する。

Ｙ電極ドライバ２０は、表示電極のうちＹ電極（スキャン電極、走査電極）Ｙ１、Ｙ２、…を駆動する回路であり、スキャン回路（ｅｖｅｎ）２１、スキャン回路（ｏｄｄ）２２、及びサステイン回路２３を有する。以下、Ｙ電極Ｙ１、Ｙ２、…の各々を又はそれらの総称をＹ電極Ｙｉともいい、ｉは添え字を意味する。

スキャン回路２１、２２は、線順次走査して表示すべき行を選択するためのスキャンパルスを生成する回路からなり、サステイン回路２３は、サステイン放電（維持放電）を繰り返すためのサステインパルス（維持放電パルス）を生成する回路からなる。スキャン回路２１、２２、及びサステイン回路２３により複数のＹ電極Ｙｉに所定の電圧が供給される。

スキャン回路（ｅｖｅｎ）２１は、表示ラインのうち偶数表示ラインに係る偶数番目のＹ電極Ｙ２、Ｙ４、…に対応して設けられ、Ｙ電極Ｙ２、Ｙ４、…に駆動電圧を供給する。スキャン回路（ｅｖｅｎ）２１は、アドレス期間においてスキャンパルスをＹ電極Ｙ２、Ｙ４、…に順に印加し、サステイン期間においてサステイン回路２３からのサステインパルスをＹ電極Ｙ２、Ｙ４、…に印加するよう動作する。

また、同様に、スキャン回路（ｏｄｄ）２２は、奇数表示ラインに係る奇数番目のＹ電極Ｙ１、Ｙ３、Ｙ５、…に対応して設けられ、Ｙ電極Ｙ１、Ｙ３、Ｙ５、…に駆動電圧を供給する。スキャン回路（ｏｄｄ）２２は、アドレス期間においてスキャンパルスをＹ電極Ｙ１、Ｙ３、…に順に印加し、サステイン期間においてサステイン回路２３からのサステインパルスをＹ電極Ｙ１、Ｙ３、…に印加するよう動作する。

また、スキャン回路（ｅｖｅｎ）２１とサステイン回路２３とは接続され、スキャン回路（ｏｄｄ）２２とサステイン回路２３とは接続されている。

Ｘ電極ドライバ３０は、表示電極のうちＸ電極（維持電極）Ｘ１、Ｘ２、…を駆動する回路であり、サステイン回路３１を有する。以下、Ｘ電極Ｘ１、Ｘ２、…の各々を又はそれらの総称を、Ｘ電極Ｘｉともいい、ｉは添え字を意味する。サステイン回路３１は、サステイン放電（維持放電）を繰り返すためのサステインパルスを生成する回路からなり、Ｘ電極Ｘｉに所定の電圧を供給する。Ｘ電極Ｘｉは、一端がＸ電極ドライバ３０に共通接続されている。

アドレスドライバ４０は、表示すべき列を選択する回路からなり、複数のアドレス電極Ａ１、Ａ２、…に所定の電圧を供給する。以下、アドレス電極Ａ１、Ａ２、…の各々を又はそれらの総称を、アドレス電極Ａｊともいい、ｊは添え字を意味する。

制御回路５０は、外部から入力される表示データ、クロック信号、水平同期信号、及び垂直同期信号等に基づいて制御信号を生成する。制御回路５０は、生成した制御信号をＹ電極ドライバ２０、Ｘ電極ドライバ３０、及びアドレスドライバ４０に供給し、これらドライバ２０、３０、４０を制御する。

プラズマディスプレイパネル１０では、表示電極対を構成するＹ電極Ｙｉ及びＸ電極Ｘｉが水平方向に並列に延びる行を形成し、アドレス電極Ａｊが垂直方向に延びる列を形成する。Ｙ電極Ｙｉ及びＸ電極Ｘｉは、垂直方向にかつ互いに平行に所定の配置パターンで配置される。アドレス電極Ａｊは、Ｙ電極Ｙｉ及びＸ電極Ｘｉに略垂直な方向に配置される。Ｙ電極Ｙｉ及びアドレス電極Ａｊは、ｉ行ｊ列の２次元行列を形成する。

ここで、本実施形態におけるプラズマディスプレイパネル１０では、１つの表示ラインに対して２本の電極（１対のＹ電極ＹｉとＸ電極Ｘｉ）からなる表示電極対を配置し、隣接する表示ラインで表示電極が共有されない。すなわち、ｐを自然数として、Ｙ電極Ｙ（２ｐ−１）とＸ電極Ｘ（２ｐ−１）との組で表示ラインにおける奇数表示ラインが構成され、Ｙ電極Ｙ（２ｐ）とＸ電極Ｘ（２ｐ）との組で偶数表示ラインが構成される。例えば、Ｙ電極Ｙ１とＸ電極Ｘ１との組で１番目の表示ラインが構成され、Ｙ電極Ｙ２とＸ電極Ｘ２との組で２番目の表示ラインが構成される。

表示セルＣｉｊは、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘｉにより形成される。この表示セルＣｉｊが、例えば赤色、緑色、青色のサブピクセルに対応し、これら３色のサブピクセルで１画素が構成される。パネル１０は２次元配列された複数の画素の点灯により画像を表示する。Ｙ電極ドライバ２０内のスキャン回路２１、２２とアドレスドライバ４０によってどこの表示セルを点灯させるかを決め、Ｙ電極ドライバ２０内のサステイン回路２３とＸ電極ドライバ３０内のサステイン回路３１によって繰り返し放電を行うことにより表示動作が行われる。

図６は、本実施形態によるプラズマディスプレイパネル１０の構成例を示す分解斜視図である。

前面ガラス基板１１上に、バス電極（金属電極）１２と透明電極１３からなる表示電極（サステイン電極ともいう。）が形成されている。表示電極（１２、１３）は、図５に示したＹ電極Ｙｉ及びＸ電極Ｘｉに対応する。表示電極（１２、１３）の上には、誘電体層１４が設けられ、さらにその上には、ＭｇＯ（酸化マグネシウム）保護膜１５が設けられている。すなわち、前面ガラス基板１１に配置された表示電極（１２、１３）は、誘電体層１４に覆われており、さらにその表面がＭｇＯ保護膜１５に覆われている。

前面ガラス基板１１と対向して配置された背面ガラス基板１６上に、表示電極（１２、１３）と直交する方向に（交差するように）アドレス電極１７Ｒ、１７Ｇ、１７Ｂが形成されている。アドレス電極１７Ｒ、１７Ｇ、１７Ｂは、図５に示したアドレス電極Ａｊに対応する。アドレス電極１７Ｒ、１７Ｇ、１７Ｂの上には、誘電体層１８が設けられる。

さらに誘電体層１８上には、格子状に配置された、すなわち放電空間を表示セル毎に区画する閉鎖型の隔壁（リブ）１９、及びカラー表示のための赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の可視光を発光する蛍光体層ＰＲ、ＰＧ、ＰＢが形成されている。対をなす表示電極（１２、１３）間の面放電で生じる紫外線によって蛍光体層ＰＲ、ＰＧ、ＰＢを励起して各色が発光する。

隔壁１９は、アドレス電極１７Ｒ、１７Ｇ、１７Ｂが延びる方向に形成された縦隔壁（縦リブ）と、表示電極（１２、１３）が延びる方向に形成された横隔壁（横リブ）とからなる。すなわち、本実施形態によるプラズマディスプレイパネル１０は、閉鎖型隔壁構造を有する。

蛍光体層ＰＲ、ＰＧ、ＰＢは、アドレス電極１７Ｒの上方に赤色に発光する蛍光体層ＰＲが形成され、アドレス電極１７Ｇの上方に緑色に発光する蛍光体層ＰＧが形成され、アドレス電極１７Ｂの上方に青色に発光する蛍光体層ＰＢが形成されている。言い換えれば、表示セル対応の隔壁１９内面に塗布されている赤色、緑色、青色の蛍光体層ＰＲ、ＰＧ、ＰＢに対応するようにしてアドレス電極１７Ｒ、１７Ｇ、１７Ｂが配置されている。

プラズマディスプレイパネル１０は、前面ガラス基板１１と背面ガラス基板１６を、保護膜１５と隔壁１９が接するように封着し、その内部（前面ガラス基板１１と背面ガラス基板１６との間の放電空間）にＮｅ−Ｘｅ等の放電ガスを封入して構成される。

図２（Ａ）〜（Ｃ）は、プラズマディスプレイパネル１０の駆動方法の一例を説明するための図である。１つのフレーム（奇数フレーム若しくは偶数フレーム）は、例えば１６．７ｍｓであり、複数のサブフレーム（ＳＦ）から構成される。図２（Ａ）〜（Ｃ）では作画の都合上、１つのフレームが５個のサブフレームＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５からなる構成を図示しているが、実際は１０個〜１２個のサブフレームからなる。

各サブフレームＳＦ１〜ＳＦ５は、リセット期間Ｔｒ、アドレス期間Ｔａ、及びサステイン期間Ｔｓで構成される。リセット期間Ｔｒにおいて、電極上の壁電荷状態を初期化し、アドレス期間Ｔａにおいて表示データに基づいて壁電荷状態を調整して点灯させようとする表示セルを選択し、サステイン期間Ｔｓで表示データに対応した表示セルを点灯させる（表示データに応じて選択された表示セルを放電発光させる）。どのサブフレームＳＦ１〜ＳＦ５で点灯させるかを選択することにより、階調表現が実現される。

まず、図２（Ａ）のフレームを説明する。全サブフレームＳＦ１〜ＳＦ５のアドレス期間Ｔａでは、１ライン毎の順次スキャンを行う。その結果、アドレス期間Ｔａは、比較的長くなり、１ライン毎に独立したデータを表示する。その詳細は、後に図３及び図７を参照しながら説明する。以下、このスキャン方法を順次スキャンという。この方法では、高精細化により表示ライン数が増えると、アドレス期間Ｔａが長くなり、１フレームが１６．７ｍｓ以内に収まらなくなってしまう。

次に、図２（Ｃ）のフレームを説明する。全サブフレームＳＦ１〜ＳＦ５のアドレス期間Ｔａでは、隣接する２ライン毎に同一データを同時スキャンする。その結果、アドレス期間Ｔａは、比較的短くなり（図２（Ａ）のアドレス期間Ｔａの約半分になり）、隣接する２ラインは同じデータを表示する。その詳細は、後に図４及び図８を参照しながら説明する。以下、このスキャン方法を同時スキャンという。アドレス期間Ｔａを半減させることにより、１フレームを１６．７ｍｓ以内に収めることが可能になる。しかし、隣接する２ラインは同じデータで表示されるため、解像度が低下し、画質が劣化してしまう。

次に、本実施形態による図２（Ｂ）のフレームを説明する。サブフレームＳＦ１〜ＳＦ３のアドレス期間Ｔａでは同時スキャンを行い、アドレス期間Ｔａを比較的短くする。サブフレームＳＦ４及びＳＦ５のアドレス期間Ｔａでは順次スキャンを行い、アドレス期間Ｔａを比較的長くする。これにより、高精細化により表示ライン数が多くなっても、１フレームを１６．７ｍｓ以内に収めることが可能であり、画質の劣化を極力防止することができる。

この際、重みの小さい方の所定数のサブフレームＳＦ１〜ＳＦ３を同時スキャンすることが好ましい。サブフレームの重みは、サブフレーム内のサステイン期間Ｔｓの長さ（サステインパルス数）によって決まる。サブフレームＳＦ１からサブフレームＳＦ５に向かって、順次サステイン期間Ｔｓが長くなり、重みが大きくなる。この重み付けされた各サブフレームを、アドレス期間Ｔａで点灯するか否かを選択することにより、階調表現が可能になる。同時スキャンすると、静止画としての垂直解像度は低下してしまう。そのため、重みの小さい方の所定数のサブフレームＳＦ１〜ＳＦ３を同時スキャンすることにより、その垂直解像度の低下を抑制することができる。

図３は、順次スキャンを行う奇数フレーム及び偶数フレームの例を示す図である。順次スキャンは、図２（Ａ）のサブフレームＳＦ１〜ＳＦ５及び図２（Ｂ）のサブフレームＳＦ４,ＳＦ５で行われる。プラズマディスプレイパネル１０は、入力画像信号に従い、奇数フレームではラインＬ１〜Ｌ１０にそれぞれ表示データＤ１〜Ｄ１０を表示し、偶数フレームではラインＬ１〜Ｌ１０にそれぞれ表示データＥ１〜Ｅ１０を表示する。すなわち、プラズマディスプレイパネル１０は、プログレッシブ表示データを入力し、プログレッシブ表示を行う。

図４は、同時スキャンを行う奇数フレーム及び偶数フレームの例を示す図である。同時スキャンは、図２（Ｂ）のサブフレームＳＦ１〜ＳＦ３及び図２（Ｃ）のサブフレームＳＦ１〜ＳＦ５で行われる。プラズマディスプレイパネル１０には、入力画像信号（図３のプログレッシブ表示データ）を基に、奇数フレームでは、ラインＬ１及びＬ２に同じ表示データＤ１を表示し、ラインＬ３及びＬ４に同じ表示データＤ３を表示し、ラインＬ５及びＬ６に同じ表示データＤ５を表示し、ラインＬ７及びＬ８に同じ表示データＤ７を表示し、ラインＬ９及びＬ１０に同じ表示データＤ９を表示する。偶数フレームでは、ラインＬ１に表示データＥ１を表示し、ラインＬ２及びＬ３に同じ表示データＥ２を表示し、ラインＬ４及びＬ５に同じ表示データＥ４を表示し、ラインＬ６及びＬ７に同じ表示データＥ６を表示し、ラインＬ８及びＬ９に同じ表示データＥ８を表示し、ラインＬ１０に表示データＤ１０を表示する。

以上のように、各フレームでは、上下に隣接する２ラインを１組として同じ表示データを表示する。これにより、アドレス期間Ｔａの長さを半減することができる。さらに、図１の選択スイッチ１６０は、奇数フレームの２ラインの組みと偶数フレームの２ラインの組みとは１ラインずらすための処理を行う。これにより、垂直解像度の劣化を防止することができる。

図７は、本実施形態によるプラズマディスプレイ装置の順次スキャンの駆動波形の一例を示す図である。順次スキャンは、図２（Ａ）のサブフレームＳＦ１〜ＳＦ５及び図２（Ｂ）のサブフレームＳＦ４,ＳＦ５で行われる。図７には、１フレームを構成する複数のサブフレームのうちの１つのサブフレーム分において、Ｘ電極Ｘｉ、Ｙ電極Ｙｉ、アドレス電極Ａｊに係る駆動波形の一例を示している。図７において、Ａはアドレス電極Ａｊに印加される電圧波形、ＸはＸ電極Ｘｉに印加される電圧波形、Ｙｏは奇数表示ラインのＹ電極Ｙｉに印加される電圧波形、Ｙｅは偶数表示ラインのＹ電極Ｙｉに印加される電圧波形を示している。

リセット期間Ｔｒでは、表示セルＣｉｊの初期化を行う。リセット期間Ｔｒにおいては、Ｙ電極Ｙｉ（Ｙｏ及びＹｅ）に正極性の鈍波を一斉に印加して壁電荷を形成し、続いて負極性の鈍波を一斉に印加して表示セルＣｉｊの壁電荷量を調整する。

アドレス期間Ｔａでは、Ｙ電極Ｙｉに順次スキャンパルスを印加し、そのスキャンパルスに対応してアドレス電極Ａｊに表示データに従いアドレスパルスを印加することにより（アドレス指定により）、各表示セルＣｉｊの発光（点灯）又は非発光（消灯）を選択するスキャン動作を行う。順次スキャンのアドレス期間Ｔａにおいては、図３に示したように、すべてのＹ電極Ｙｉに対して順次スキャンパルスを供給し、各Ｙ電極Ｙｉの表示セルに異なるデータを書き込む。

サステイン期間Ｔｓでは、Ｘ電極Ｘｉ及びＹ電極Ｙｉ（Ｙｏ及びＹｅ）間に互いに逆相のサステインパルスを印加し、アドレス期間Ｔａにおいて選択された表示セルのＸ電極Ｘｉ及びＹ電極Ｙｉ（Ｙｏ及びＹｅ）間でサステイン放電を行い、発光を行う。なお、サステイン期間Ｔｓにおいて、Ｙ電極Ｙｏ及びＹ電極Ｙｅに印加されるサステインパルスは同相である。

図８は、本実施形態によるプラズマディスプレイ装置の同時スキャンの駆動波形の一例を示す図である。同時スキャンは、図２（Ｂ）のサブフレームＳＦ１〜ＳＦ３及び図２（Ｃ）のサブフレームＳＦ１〜ＳＦ５で行われる。以下、図８が図７と異なる点を説明する。

アドレス期間Ｔａでは、２本のＹ電極Ｙｉを組みにして順次スキャンパルスを印加し、そのスキャンパルスに対応してアドレス電極Ａｊに表示データに従いアドレスパルスを印加することにより（アドレス指定により）、各表示セルＣｉｊの発光（点灯）又は非発光（消灯）を選択するスキャン動作を行う。具体的には、図４に示したように、アドレス期間Ｔａにおいては、奇数フレームの場合には奇数表示ラインである（２ｎ＋１）番目のラインと偶数表示ラインである（２ｎ＋２）番目のラインとに対して同時にスキャン動作を行い、対応する表示セルに同一のデータを書き込む。また、偶数フレームの場合には偶数表示ラインである（２ｎ＋２）番目のラインと奇数表示ラインである（２ｎ＋３）番目のラインとに対して同時にスキャン動作を行い、対応する表示セルに同一のデータを書き込む。同時スキャンにより、１組みを構成する奇数表示ライン及び偶数表示ラインにおいて同一列の表示セルＣｉｊを選択することができる。

すなわち、本実施形態では、奇数表示ライン及び偶数表示ラインの隣接する各１ラインを１組としてスキャン動作を行い、２ラインの対応する表示セルに同じデータを書き込む。例えば、奇数フレームにおいては、図５に示した表示セルＣ１１に書き込まれるデータが表示セルＣ２１にも書き込まれ、表示セルＣ３１に書き込まれるデータが表示セルＣ４１にも書き込まれる。同様に、偶数フレームにおいては、図５に示した表示セルＣ２１に書き込まれるデータが表示セルＣ３１にも書き込まれ、表示セルＣ４１に書き込まれるデータが表示セルＣ５１にも書き込まれる。これにより、アドレス期間Ｔａの長さを半減することができる。なお、奇数フレームの場合に（２ｎ＋１）番目のラインと（２ｎ）番目のラインとに対して同時にスキャン動作を行い、偶数フレームの場合に（２ｎ＋２）番目のラインと（２ｎ＋１）番目のラインとに対して同時にスキャン動作を行うようにしても良い。

サステイン期間Ｔｓでは、Ｘ電極Ｘｉ及びＹ電極Ｙｉ（Ｙｏ及びＹｅ）間に互いに逆相のサステインパルスを印加し、アドレス期間Ｔａにおいて選択された表示セルのＸ電極Ｘｉ及びＹ電極Ｙｉ（Ｙｏ及びＹｅ）間でサステイン放電を行い、発光を行う。

図７の順次スキャンの場合のサステイン期間Ｔｓのサステインパルス数と図８の同時スキャンの場合のサステイン期間Ｔｓのサステインパルス数は同じである。なお、完全に同一である必要はない。

同時スキャンでは、２ラインを１組として同時に表示動作を行わせる。ここで、組になる２ラインを１ラインとみなすと、図４に示したように、奇数フレームと偶数フレームでは表示ライン位置のずれた表示となっている。これにより、垂直解像度の劣化を防止することができる。

以上のように、本実施形態によれば、プログレッシブ表示のパネル１０の１フレーム内の上下隣接２ラインを１組みとして、特定のサブフレームＳＦ１〜ＳＦ３において同一データを同時スキャンする。

図９は図１の誤差拡散回路１２０の構成例を示す回路図であり、図１０は誤差拡散対象画素ＰＡ及びその隣接画素ＰＢ，ＰＣ，ＰＤ，ＰＥを示す図である。対象画素ＰＡは、座標が（ｘ，ｙ）である。ここで、座標（Ｘ，Ｙ）において、Ｘ軸が水平方向を示し、Ｙ軸が垂直方向を示す。隣接画素ＰＢは、対象画素ＰＡの左の画素であり、座標が（ｘ−１，ｙ）である。隣接画素ＰＣは、対象画素ＰＡの左上の画素であり、座標が（ｘ−１，ｙ−１）である。隣接画素ＰＤは、対象画素ＰＡの上の画素であり、座標が（ｘ，ｙ−１）である。隣接画素ＰＥは、対象画素ＰＡの右上の画素であり、座標が（ｘ＋１，ｙ−１）である。誤差拡散処理は、２次元画像の左上隅の画素から右水平方向に進み、続いて、その下の水平ラインの左端から右水平方向に進み、以下同様にして、２次元画像の右下隅の画素まで行う。

分離部４０１は、対象画素ＰＡのデジタル画素データＩＮを上位ビット画素データＡＢ及び下位ビット画素データＥａに分離する。画素データＩＮはｐビットであり、上位ビット画素データＡＢはｍビットの整数部であり、下位ビット画素データＥａはｎビットの小数部であり、ｐ＝ｍ＋ｎの関係を有する。例えば、ｐは１６であり、ｍ及びｎは８である。下位ビット画素データＥａは、対象画素ＰＡの誤差データである。

１ラインディレイ回路４０３は、以前の伝達誤差データＥｆを１ライン分遅延させて、隣接画素ＰＣの伝達誤差データＥｃを出力する。すなわち、１ラインディレイ回路４０３は、過去の１ライン分の伝達誤差データＥｆを記憶している。フリップフロップ４０４は、伝達誤差データＥｃを１画素分遅延させて、隣接画素ＰＤの伝達誤差データＥｄを出力する。フリップフロップ４０５は、伝達誤差データＥｄを１画素分遅延させて、隣接画素ＰＥの伝達誤差データＥｅを出力する。フリップフロップ４０６は、以前の伝達誤差データＥｆを１画素分遅延させて、隣接画素ＰＢの伝達誤差データＥｂを出力する。

乗算回路４０７は、伝達誤差データＥｃに隣接画素重み付け係数として例えば３／１６を乗算して重み付け伝達誤差データを出力する。乗算回路４０８は、伝達誤差データＥｄに隣接画素重み付け係数として例えば５／１６を乗算して重み付け伝達誤差データを出力する。乗算回路４０９は、伝達誤差データＥｅに隣接画素重み付け係数として例えば１／１６を乗算して重み付け伝達誤差データを出力する。乗算回路４１０は、伝達誤差データＥｂに隣接画素重み付け係数として例えば７／１６を乗算して重み付け伝達誤差データを出力する。

加算回路４１１は、誤差データＥａ及び乗算回路４０７〜４１０の出力データを加算し、加算値Ｅｆ及び桁上がり値ＣＯを出力する。加算値Ｅｆは、対象画素ＰＡの伝達誤差データとなり、他の画素の誤差拡散処理に用いられる。６個の誤差データＥａ〜Ｅｆは、すべてｎビット（例えば８ビット）である。桁上がり値ＣＯは、１ビットであり、桁上がりがあれば１になり、桁上がりがなければ０になる。

加算回路４０２は、対象画素ＰＡの上位ビット画素データＡＢ及び桁上がり値ＣＯを加算し、対象画素ＰＡの出力画素データＯＵＴを出力する。出力画素データＯＵＴは、ｍビット（例えば８ビット）であり、画素データＡＢと同じ値又は画素データＡＢに１を加算した値になる。誤差拡散回路１２０は、整数部の画素データＯＵＴ及び小数部の画素データＥｆをディザ処理回路１３０に出力する。

図１１（Ａ）〜（Ｃ）は、インターレース画像信号に対して同時スキャンしたときのフレームを示す図である。図１１（Ａ）は、入力インターレース画像信号を示す図である。奇数フレームにおいて、第１ラインの表示データはＤ１、第３ラインの表示データはＤ３である。偶数フレームにおいて、第２ラインの表示データはＤ２、第４ラインの表示データはＤ４である。奇数フレーム及び偶数フレームで１枚の画像になる。

図１１（Ｂ）は、奇数フレームにおいてすべてのサブフレームＳＦ１〜ＳＦ３において同時スキャンしたときの表示データを示す図である。図４と同様に、すべてのサブフレームＳＦ１〜ＳＦ３において、第１ライン及び第２ラインは第１ライン表示データＤ１になり、第３ライン及び第４ラインは第３ライン表示データＤ３になる。

図１１（Ｃ）は、偶数フレームにおいてすべてのサブフレームＳＦ１〜ＳＦ３において同時スキャンしたときの表示データを示す図である。図４と同様に、すべてのサブフレームＳＦ１〜ＳＦ３において、第２ライン及び第３ラインは第２ライン表示データＤ２になり、第４ライン及び第５ラインは第４ライン表示データＤ４になる。

ここで、図１の誤差拡散回路１２０における誤差拡散処理について説明する。奇数フレームの表示データＤ１の誤差拡散処理と偶数フレームの表示データＤ２の誤差拡散処理は連動しているため、誤差拡散処理によるノイズはほとんど発生しない。

図１２（Ａ）〜（Ｅ）は、ディザ処理を行わない図２（Ｂ）のフレームを示す図である。図２（Ｂ）ではサブフレームＳＦ１〜ＳＦ３を同時スキャンする例を示したが、図１２（Ａ）〜（Ｅ）ではサブフレームＳＦ１及びＳＦ３を順次スキャンしてサブフレームＳＦ２を同時スキャンする例を示す。

図１２（Ａ）は、入力プログレッシブ画像信号を示す図である。図３に示したように、奇数フレームにおいて、第１ラインの表示データはＤ１、第２ラインの表示データはＤ２、第３ラインの表示データはＤ３、第４ラインの表示データはＤ４である。偶数フレームにおいて、第１ラインの表示データはＥ１、第２ラインの表示データはＥ２、第３ラインの表示データはＥ３、第４ラインの表示データはＥ４である。

図１２（Ｂ）は、奇数フレームにおいてサブフレームＳＦ１及びＳＦ３において順次スキャンしてサブフレームＳＦ２において同時スキャンしたときの表示データを示す図である。図３と同様に、サブフレームＳＦ１及びＳＦ３において、第１ラインは第１ライン表示データＤ１になり、第２ラインは第２ライン表示データＤ２になり、第３ラインは第３ライン表示データＤ３になり、第４ラインは第４ライン表示データＤ４になる。また、図４と同様に、サブフレームＳＦ２において、第１ライン及び第２ラインは第１ライン表示データＤ１になり、第３ライン及び第４ラインは第３ライン表示データＤ３になる。

図１２（Ｃ）は、偶数フレームにおいてサブフレームＳＦ１及びＳＦ３において順次スキャンしてサブフレームＳＦ２において同時スキャンしたときの表示データを示す図である。図３と同様に、サブフレームＳＦ１及びＳＦ３において、第１ラインは第１ライン表示データＥ１になり、第２ラインは第２ライン表示データＥ２になり、第３ラインは第３ライン表示データＥ３になり、第４ラインは第４ライン表示データＥ４になる。また、図４と同様に、サブフレームＳＦ２において、第２ライン及び第３ラインは第２ライン表示データＥ２になり、第４ライン及び第５ラインは第４ライン表示データＥ４になる。

図１２（Ｄ）及び（Ｅ）は、奇数フレーム及び偶数フレームのサブフレームＳＦ２の各表示セルＣｉｊの表示データを示す図であり、図１のディザ処理回路１３０がないときの表示データを示す。表示セルＣｉｊは、水平方向に赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の表示セルが繰り返し配置される。１個の表示セルＣｉｊがサブピクセルに対応し、３個の色の表示セルＣｉｊが１画素を構成する。図１の画像信号Ｓ２は、赤、緑及び青の色毎の信号に分離されており、色毎の異なる表示データを有する。

図１２（Ｄ）は、図１２（Ｂ）の奇数フレームにおけるサブフレームＳＦ２の各表示セルの表示データを示す。第１ライン及び第２ラインの各表示セルは第１ライン表示データＤ１になり、第３ライン及び第４ラインの各表示セルは第３ライン表示データＤ３になる。ここで、すべての表示セルＣｉｊの入力画像信号Ｓ２が同じ表示データであり、その表示データが隣接する階調値の間の値であるとする。その場合、図１の誤差拡散回路１２０により誤差拡散処理され、例えば、ハッチで示す表示セルＣｉｊはアドレス期間Ｔａで選択されずに消灯し、ハッチがない表示セルＣｉｊはアドレス期間Ｔａで選択されて点灯する。

図１２（Ｅ）は、図１２（Ｃ）の偶数フレームにおけるサブフレームＳＦ２の各表示セルの表示データを示す。第２ライン及び第３ラインの各表示セルは第２ライン表示データＥ２になり、第４ライン及び第５ラインの各表示セルは第４ライン表示データＥ４になる。ここで、すべての表示セルＣｉｊの入力画像信号Ｓ２が同じ表示データであり、その表示データが隣接する階調値の間の値であるとする。その場合、図１の誤差拡散回路１２０により誤差拡散処理され、例えば、ハッチで示す表示セルＣｉｊはアドレス期間Ｔａで選択されずに消灯し、ハッチがない表示セルＣｉｊはアドレス期間Ｔａで選択されて点灯する。

図１２（Ｂ）の奇数フレームの誤差拡散処理と図１２（Ｃ）の偶数フレームの誤差拡散処理とは独立しているため、図１２（Ｄ）の奇数フレームにおける点灯表示セルと図１２（Ｅ）の偶数フレームにおける点灯表示セルとは関連性がない。誤差拡散処理により、上記のように、奇数フレームと偶数フレームとで点灯表示セルがランダムに決まってしまう。これにより、フレーム間の誤差拡散の差が３０Ｈｚのフリッカー（モーションノイズ）として見えてしまう。本実施形態は、このモーションノイズを図１のディザ処理回路１３０により防止する。

図１３（Ａ）〜（Ｆ）は、本実施形態によるディザ処理回路１３０の処理を説明するための図である。図１３（Ｂ）〜（Ｄ）は、図２（Ｂ）のフレームを示す図である。図２（Ｂ）ではサブフレームＳＦ１〜ＳＦ３を同時スキャンする例を示したが、図１３（Ｂ）〜（Ｄ）ではサブフレームＳＦ１及びＳＦ３を順次スキャンしてサブフレームＳＦ２を同時スキャンする例を示す。

図１３（Ａ）は、ディザ処理回路１３０が入力画像信号に挿入するディザパターンを示す図である。ディザパターンは、２行２列（２×２）表示セルのディザパターンとして表示データに加算される。２×２のディザパターンを１ブロックとして、２次元表示セルを複数ブロックに分割し、各ブロックにディザパターンを挿入する。例えば、２×２のディザパターンにおいて、左上の表示セル及び右下の表示セルの表示データには「＋Ａ」を加算し、右上の表示セル及び左下の表示セルの表示データには「−Ａ」を加算する。隣接する階調値の差が１であるときには「Ａ」は例えば０．５であり、隣接する階調値の差が２であるときには「Ａ」は例えば１．５である。

図１３（Ｂ）は、ディザパターン挿入後のプログレッシブ画像信号を示す図であり、奇数フレームの第１列の表示セル及び偶数フレームの第１列の表示セルの表示データを示す。ディザ処理回路１３０は、図１２（Ａ）の画像信号に図１３（Ａ）のディザパターンを挿入することにより、図１３（Ｂ）の画像信号を出力する。ディザ処理回路１３０は、図１３（Ａ）に示すように、第１列では、奇数ラインに「＋Ａ」を加算し、偶数ラインに「−Ａ」を加算する。その結果、奇数フレームの第１列では、第１ラインの表示データはＤ１＋Ａ、第２ラインの表示データはＤ２−Ａ、第３ラインの表示データはＤ３＋Ａ、第４ラインの表示データはＤ４−Ａである。偶数フレームでは、第１ラインの表示データはＥ１＋Ａ、第２ラインの表示データはＥ２−Ａ、第３ラインの表示データはＥ３＋Ａ、第４ラインの表示データはＥ４−Ａである。

図１３（Ｃ）は、奇数フレームにおいてサブフレームＳＦ１及びＳＦ３において順次スキャンしてサブフレームＳＦ２において同時スキャンしたときの表示データを示す図である。図１３（Ｂ）と同様に、サブフレームＳＦ１及びＳＦ３において、第１ラインは第１ライン表示データＤ１＋Ａになり、第２ラインは第２ライン表示データＤ２−Ａになり、第３ラインは第３ライン表示データＤ３＋Ａになり、第４ラインは第４ライン表示データＤ４−Ａになる。また、サブフレームＳＦ２において、第１ライン及び第２ラインは第１ライン表示データＤ１＋Ａになり、第３ライン及び第４ラインは第３ライン表示データＤ３＋Ａになる。

図１３（Ｄ）は、偶数フレームにおいてサブフレームＳＦ１及びＳＦ３において順次スキャンしてサブフレームＳＦ２において同時スキャンしたときの表示データを示す図である。図１３（Ｂ）と同様に、サブフレームＳＦ１及びＳＦ３において、第１ラインは第１ライン表示データＥ１＋Ａになり、第２ラインは第２ライン表示データＥ２−Ａになり、第３ラインは第３ライン表示データＥ３＋Ａになり、第４ラインは第４ライン表示データＥ４−Ａになる。また、サブフレームＳＦ２において、第２ライン及び第３ラインは第２ライン表示データＥ２−Ａになり、第４ライン及び第５ラインは第４ライン表示データＥ４−Ａになる。

図１３（Ｅ）及び（Ｆ）は、奇数フレーム及び偶数フレームのサブフレームＳＦ２の各表示セルＣｉｊの表示データを示す図である。表示セルＣｉｊは、水平方向に赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の表示セルが繰り返し配置される。１個の表示セルＣｉｊがサブピクセルに対応し、３個の色の表示セルＣｉｊが１画素を構成する。図１の画像信号Ｓ２は、赤、緑及び青の色毎の信号に分離されており、色毎の異なる表示データを有する。

図１３（Ｅ）は、図１３（Ｃ）の奇数フレームにおけるサブフレームＳＦ２の各表示セルの表示データを示す図である。第１列及び第３列の奇数列の表示セルでは、図１３（Ｃ）と同様に、第１ライン及び第２ラインは第１ライン表示データＤ１＋Ａになり、第３ライン及び第４ラインは第３ライン表示データＤ３＋Ａになる。

これに対し、第２列及び第４列の偶数列の表示セルでは、図１３（Ａ）に示すように、奇数ラインでは「−Ａ」が加算され、偶数ラインでは「＋Ａ」が加算される。その結果、同時スキャンにより、図１３（Ｅ）に示すように、第１ライン及び第２ラインは第１ライン表示データＤ１−Ａになり、第３ライン及び第４ラインは第３ライン表示データＤ３−Ａになる。

ここで、すべての表示セルＣｉｊの入力画像信号Ｓ２が同じ表示データであり、その表示データが隣接する階調値の間の値であるとした場合、「−Ａ」が加算されたハッチで示される表示セルはアドレス期間Ｔａで選択されずに消灯し、「＋Ａ」が加算されたハッチがない表示セルはアドレス期間Ｔａで選択されて点灯する。ディザパターンを挿入することにより、誤差拡散処理により点灯する表示セルのパターンを固定させることができる。

図１３（Ｆ）は、図１３（Ｄ）の偶数フレームにおけるサブフレームＳＦ２の各表示セルの表示データを示す図である。第１列及び第３列の奇数列の表示セルでは、図１３（Ｄ）と同様に、第２ライン及び第３ラインは第２ライン表示データＥ２−Ａになり、第４ライン及び第５ラインは第４ライン表示データＥ４−Ａになる。

これに対し、第２列及び第４列の偶数列の表示セルでは、図１３（Ａ）に示すように、奇数ラインでは「−Ａ」が加算され、偶数ラインでは「＋Ａ」が加算される。その結果、同時スキャンにより、図１３（Ｆ）に示すように、第２ライン及び第３ラインは第２ライン表示データＥ２＋Ａになり、第４ライン及び第５ラインは第４ライン表示データＥ４＋Ａになる。

以上のように、奇数フレーム及び偶数フレームにおいて、誤差拡散処理により点灯する表示セルのパターンをランダムではなく、固定させることにより、モーションノイズを防止することができる。

図１において、ディザ処理回路１３０は、誤差拡散回路１２０が出力する図９の整数部画像信号ＯＵＴ及び小数部画像信号Ｅｆに対して図１３（Ａ）のディザパターンを挿入する。アドレスドライバ４０は、アドレス期間Ｔａにおいて、画像信号に応じて、順次スキャンのサブフレームではすべてのラインのアドレスパルスを順次選択的に出力する。また、アドレスドライバ４０は、アドレス期間Ｔａにおいて、画像信号に応じて、同時スキャンのサブフレームでは、奇数フレームでは奇数ラインのアドレスパルスのみを順次選択的に出力し、偶数フレームでは偶数ラインのアドレスパルスのみを順次選択的に出力する。これにより、同時スキャン時は、順次スキャン時に比べ、アドレス期間Ｔａを約１／２にすることができる。

（第２の実施形態）
図１４（Ａ）〜（Ｆ）は、本発明の第２の実施形態によるディザ処理回路１３０の処理を説明するための図である。本実施形態は、図１４（Ａ）のディザパターンが第１の実施形態の図１３（Ａ）のディザパターンと異なる。以下、本実施形態が第１の実施形態と異なる点を説明する。図１４（Ｂ）〜（Ｄ）は、図２（Ｂ）のフレームを示す図である。図１４（Ｂ）〜（Ｄ）ではサブフレームＳＦ１及びＳＦ３を順次スキャンしてサブフレームＳＦ２を同時スキャンする例を示す。

図１４（Ａ）は、ディザ処理回路１３０が入力画像信号に挿入するディザパターンを示す図である。４行２列（４×２）表示セルのディザパターンにおいて、１行１列、２行１列、３行２列及び４行２列の表示セルの表示データには「＋Ａ」を加算し、１行２列、２行２列、３行１列及び４行１列の表示セルの表示データには「−Ａ」を加算する。行は、ラインを示す。

図１４（Ｂ）は、ディザパターン挿入後のプログレッシブ画像信号を示す図であり、奇数フレームの第１列の表示セル及び偶数フレームの第１列の表示セルの表示データを示す。ディザ処理回路１３０は、図１２（Ａ）の画像信号に図１４（Ａ）のディザパターンを挿入することにより、図１４（Ｂ）の画像信号を出力する。ディザ処理回路１３０は、図１４（Ａ）に示すように、第１列では、第１ライン及び第２ラインに「＋Ａ」を加算し、第３ライン及び第４ラインに「−Ａ」を加算する。その結果、奇数フレームの第１列では、第１ラインの表示データはＤ１＋Ａ、第２ラインの表示データはＤ２＋Ａ、第３ラインの表示データはＤ３−Ａ、第４ラインの表示データはＤ４−Ａである。偶数フレームでは、第１ラインの表示データはＥ１＋Ａ、第２ラインの表示データはＥ２＋Ａ、第３ラインの表示データはＥ３−Ａ、第４ラインの表示データはＥ４−Ａである。

図１４（Ｃ）は、奇数フレームにおいてサブフレームＳＦ１及びＳＦ３において順次スキャンしてサブフレームＳＦ２において同時スキャンしたときの表示データを示す図である。図１４（Ｂ）と同様に、サブフレームＳＦ１及びＳＦ３において、第１ラインは第１ライン表示データＤ１＋Ａになり、第２ラインは第２ライン表示データＤ２＋Ａになり、第３ラインは第３ライン表示データＤ３−Ａになり、第４ラインは第４ライン表示データＤ４−Ａになる。また、サブフレームＳＦ２において、第１ライン及び第２ラインは第１ライン表示データＤ１＋Ａになり、第３ライン及び第４ラインは第３ライン表示データＤ３−Ａになる。

図１４（Ｄ）は、偶数フレームにおいてサブフレームＳＦ１及びＳＦ３において順次スキャンしてサブフレームＳＦ２において同時スキャンしたときの表示データを示す図である。図１４（Ｂ）と同様に、サブフレームＳＦ１及びＳＦ３において、第１ラインは第１ライン表示データＥ１＋Ａになり、第２ラインは第２ライン表示データＥ２＋Ａになり、第３ラインは第３ライン表示データＥ３−Ａになり、第４ラインは第４ライン表示データＥ４−Ａになる。また、サブフレームＳＦ２において、第２ライン及び第３ラインは第２ライン表示データＥ２＋Ａになり、第４ライン及び第５ラインは第４ライン表示データＥ４−Ａになる。

図１４（Ｅ）及び（Ｆ）は、奇数フレーム及び偶数フレームのサブフレームＳＦ２の各表示セルＣｉｊの表示データを示す図である。表示セルＣｉｊは、水平方向に赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の表示セルが繰り返し配置される。

図１４（Ｅ）は、図１４（Ｃ）の奇数フレームにおけるサブフレームＳＦ２の各表示セルの表示データを示す図である。第１列及び第３列の奇数列の表示セルでは、図１３（Ｃ）と同様に、第１ライン及び第２ラインは第１ライン表示データＤ１＋Ａになり、第３ライン及び第４ラインは第３ライン表示データＤ３−Ａになる。

これに対し、第２列及び第４列の偶数列の表示セルでは、図１４（Ａ）に示すように、第１ライン及び第２ラインでは「−Ａ」が加算され、第３ライン及び第４ラインでは「＋Ａ」が加算される。その結果、同時スキャンにより、図１４（Ｅ）に示すように、第１ライン及び第２ラインは第１ライン表示データＤ１−Ａになり、第３ライン及び第４ラインは第３ライン表示データＤ３＋Ａになる。

図１４（Ｆ）は、図１４（Ｄ）の偶数フレームにおけるサブフレームＳＦ２の各表示セルの表示データを示す図である。第１列及び第３列の奇数列の表示セルでは、図１４（Ｄ）と同様に、第２ライン及び第３ラインは第２ライン表示データＥ２＋Ａになり、第４ライン及び第５ラインは第４ライン表示データＥ４−Ａになる。

これに対し、第２列及び第４列の偶数列の表示セルでは、図１４（Ａ）に示すように、第１ライン及び第２ラインでは「−Ａ」が加算され、第３ライン及び第４ラインでは「＋Ａ」が加算される。その結果、同時スキャンにより、図１４（Ｆ）に示すように、第２ライン及び第３ラインは第２ライン表示データＥ２−Ａになり、第４ライン及び第５ラインは第４ライン表示データＥ４＋Ａになる。

（第３の実施形態）
図１５（Ａ）〜（Ｆ）は、本発明の第３の実施形態によるディザ処理回路１３０の処理を説明するための図である。本実施形態は、図１５（Ａ）のディザパターンが第１の実施形態の図１３（Ａ）のディザパターンと異なる。以下、本実施形態が第１の実施形態と異なる点を説明する。図１５（Ｂ）〜（Ｄ）は、図２（Ｂ）のフレームを示す図である。図１５（Ｂ）〜（Ｄ）ではサブフレームＳＦ１及びＳＦ３を順次スキャンしてサブフレームＳＦ２を同時スキャンする例を示す。

図１５（Ａ）は、ディザ処理回路１３０が入力画像信号に挿入するディザパターンを示す図である。２行４列（２×４）表示セルのディザパターンにおいて、１行１列、１行２列、２行３列及び２行４列の表示セルの表示データには「＋Ａ」を加算し、１行３列、１行４列、２行１列及び２行２列の表示セルの表示データには「−Ａ」を加算する。

図１５（Ｂ）は、ディザパターン挿入後のプログレッシブ画像信号を示す図であり、奇数フレームの第１列の表示セル及び偶数フレームの第１列の表示セルの表示データを示す。ディザ処理回路１３０は、図１２（Ａ）の画像信号に図１５（Ａ）のディザパターンを挿入することにより、図１５（Ｂ）の画像信号を出力する。ディザ処理回路１３０は、図１５（Ａ）に示すように、第１列では、第１ラインに「＋Ａ」を加算し、第２ラインに「−Ａ」を加算する。その結果、奇数フレームの第１列では、第１ラインの表示データはＤ１＋Ａ、第２ラインの表示データはＤ２−Ａ、第３ラインの表示データはＤ３＋Ａ、第４ラインの表示データはＤ４−Ａである。偶数フレームでは、第１ラインの表示データはＥ１＋Ａ、第２ラインの表示データはＥ２−Ａ、第３ラインの表示データはＥ３＋Ａ、第４ラインの表示データはＥ４−Ａである。

図１５（Ｃ）は、奇数フレームにおいてサブフレームＳＦ１及びＳＦ３において順次スキャンしてサブフレームＳＦ２において同時スキャンしたときの表示データを示す図である。図１５（Ｂ）と同様に、サブフレームＳＦ１及びＳＦ３において、第１ラインは第１ライン表示データＤ１＋Ａになり、第２ラインは第２ライン表示データＤ２−Ａになり、第３ラインは第３ライン表示データＤ３＋Ａになり、第４ラインは第４ライン表示データＤ４−Ａになる。また、サブフレームＳＦ２において、第１ライン及び第２ラインは第１ライン表示データＤ１＋Ａになり、第３ライン及び第４ラインは第３ライン表示データＤ３＋Ａになる。

図１５（Ｄ）は、偶数フレームにおいてサブフレームＳＦ１及びＳＦ３において順次スキャンしてサブフレームＳＦ２において同時スキャンしたときの表示データを示す図である。図１５（Ｂ）と同様に、サブフレームＳＦ１及びＳＦ３において、第１ラインは第１ライン表示データＥ１＋Ａになり、第２ラインは第２ライン表示データＥ２−Ａになり、第３ラインは第３ライン表示データＥ３＋Ａになり、第４ラインは第４ライン表示データＥ４−Ａになる。また、サブフレームＳＦ２において、第２ライン及び第３ラインは第２ライン表示データＥ２−Ａになり、第４ライン及び第５ラインは第４ライン表示データＥ４−Ａになる。

図１５（Ｅ）及び（Ｆ）は、奇数フレーム及び偶数フレームのサブフレームＳＦ２の各表示セルＣｉｊの表示データを示す図である。表示セルＣｉｊは、水平方向に赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の表示セルが繰り返し配置される。

図１５（Ｅ）は、図１５（Ｃ）の奇数フレームにおけるサブフレームＳＦ２の各表示セルの表示データを示す図である。第１列及び第２列の表示セルでは、図１５（Ｃ）と同様に、第１ライン及び第２ラインは第１ライン表示データＤ１＋Ａになり、第３ライン及び第４ラインは第３ライン表示データＤ３＋Ａになる。

これに対し、第３列及び第４列の表示セルでは、図１５（Ａ）に示すように、第１ラインでは「−Ａ」が加算され、第２ラインでは「＋Ａ」が加算される。その結果、同時スキャンにより、図１５（Ｅ）に示すように、第１ライン及び第２ラインは第１ライン表示データＤ１−Ａになり、第３ライン及び第４ラインは第３ライン表示データＤ３−Ａになる。

図１５（Ｆ）は、図１５（Ｄ）の偶数フレームにおけるサブフレームＳＦ２の各表示セルの表示データを示す図である。第１列及び第２列の表示セルでは、図１５（Ｄ）と同様に、第２ライン及び第３ラインは第２ライン表示データＥ２−Ａになり、第４ライン及び第５ラインは第４ライン表示データＥ４−Ａになる。

これに対し、第３列及び第４列の表示セルでは、図１５（Ａ）に示すように、第１ラインでは「−Ａ」が加算され、第２ラインでは「＋Ａ」が加算される。その結果、同時スキャンにより、図１５（Ｆ）に示すように、第２ライン及び第３ラインは第２ライン表示データＥ２＋Ａになり、第４ライン及び第５ラインは第４ライン表示データＥ４＋Ａになる。

（第４の実施形態）
図１６は、本発明の第４の実施形態によるプラズマディスプレイ装置の構成例を示すブロック図である。本実施形態は、第１の実施形態に対して、誤差拡散回路１２０及びディザ処理回路１３０を入れ替えた点が異なる。以下、本実施形態が第１の実施形態と異なる点を説明する。ディザ処理回路１３０は、Ａ／Ｄコンバータ１１０が出力する画像信号Ｓ２に対して図１３（Ａ）のディザパターンを挿入し、誤差拡散回路１２０に出力する。誤差拡散回路１２０は、ディザ処理回路１３０が出力する画像信号に対して誤差拡散処理を行い、サブフレーム変換回路１４０に出力する。本実施形態では、ディザ処理回路１３０によりディザパターンを挿入した後に、誤差拡散回路１２０により誤差拡散処理を行う。本実施形態は、第１の実施形態と同様に、誤差拡散処理により生ずるモーションノイズを防止することができる。

以上のように、第１〜第４の実施形態によれば、同時スキャンによりアドレス期間Ｔａを短縮することにより、高精細のライン数が多いプラズマディスプレイ装置でも、１フレームを所定期間内に収めることができる。また、画像信号にディザパターンを挿入することにより、誤差拡散処理により発生するモーションノイズを防止し、画質の劣化を防止することができる。

図５に示すように、プラズマディスプレイパネル１０は、１つの表示ラインを２本の表示電極Ｘｉ及びＹｉからなる表示電極対で構成し、偶数表示ラインの前記表示電極対と奇数表示ラインの前記表示電極対とが交互に配列され、前記表示電極に対して交差するように複数のアドレス電極Ａｊが配列される。表示電極駆動回路は、Ｘ電極ドライバ３０及びＹ電極ドライバ２０を有し、１フレーム内で重み付けされた複数のサブフレームＳＦのうちのあるサブフレームにおいて、前記プラズマディスプレイパネル１０の各表示ラインに対してそれぞれの表示データを基に表示するための順次スキャンパルスを前記表示電極に供給し、他のサブフレームにおいて、前記プラズマディスプレイパネル１０の上下に隣接する１つの偶数表示ライン及び１つの奇数表示ラインを組みとして同一表示データを基に表示するための同時スキャンパルスを前記表示電極に供給する。誤差拡散回路１２０は、表示データを誤差拡散処理する。ディザ処理回路１３０は、前記誤差拡散処理の前又は後の表示データに対してディザパターンを挿入する。アドレス駆動回路（アドレスドライバ）４０は、前記誤差拡散処理及び前記ディザパターン挿入処理がされた表示データを基に、前記スキャンパルスに対応し、前記表示ラインを構成する複数の表示セルのうちで点灯させる表示セルを選択するために前記アドレス電極にアドレスパルスを供給する。

図１に示すように、前記ディザ処理回路１３０は、前記誤差拡散回路１２０により誤差拡散処理された表示データに対してディザパターンを挿入する。

また、図１６に示すように、前記誤差拡散回路１２０は、前記ディザ処理回路１３０によりディザパターンが挿入された表示データに対して誤差拡散処理する。

また、図１３（Ａ）〜（Ｆ）に示すように、前記ディザ処理回路１３０は、２行２列表示セルのディザパターンを挿入する。

また、図１４（Ａ）〜（Ｆ）に示すように、前記ディザ処理回路１３０は、４行２列表示セルのディザパターンを挿入する。

また、図１５（Ａ）〜（Ｆ）に示すように、前記ディザ処理回路１３０は、２行４列表示セルのディザパターンを挿入する。

また、図４に示すように、前記１つの偶数表示ライン及び前記１つの奇数表示ラインを構成する組みは、奇数フレーム及び偶数フレームとで組み合わせが異なる。

また、図２（Ｂ）に示すように、前記同時スキャンパルスを供給するアドレス期間Ｔａは、前記順次スキャンパルスを供給するアドレス期間Ｔａより短い。

また、図８に示すように、前記表示電極駆動回路は、前記表示ラインを構成する複数の表示セルのうちで点灯させる表示セルを選択するアドレス期間において、前記同時スキャンパルスを供給することにより、前記１組みを構成する偶数表示ライン及び奇数表示ラインにおいて同一列の表示セルを選択する。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明の第１の実施形態によるプラズマディスプレイ装置の構成例を示すブロック図である。図２（Ａ）〜（Ｃ）はプラズマディスプレイパネルの駆動方法の一例を説明するための図である。順次スキャンを行う奇数フレーム及び偶数フレームの例を示す図である。同時スキャンを行う奇数フレーム及び偶数フレームの例を示す図である。プラズマディスプレイパネル、Ｙ電極ドライバ、Ｘ電極ドライバ及びアドレスドライバの構成例を示す図である。プラズマディスプレイパネルの構成例を示す分解斜視図である。プラズマディスプレイ装置の順次スキャンの駆動波形の一例を示す図である。プラズマディスプレイ装置の同時スキャンの駆動波形の一例を示す図である。図１の誤差拡散回路の構成例を示す回路図である。誤差拡散対象画素及びその隣接画素を示す図である。図１１（Ａ）〜（Ｃ）はインターレース画像信号に対して同時スキャンしたときのフレームを示す図である。図１２（Ａ）〜（Ｅ）はディザ処理を行わない図２（Ｂ）のフレームを示す図である。図１３（Ａ）〜（Ｆ）は第１の実施形態によるディザ処理回路の処理を説明するための図である。図１４（Ａ）〜（Ｆ）は本発明の第２の実施形態によるディザ処理回路の処理を説明するための図である。図１５（Ａ）〜（Ｆ）は本発明の第３の実施形態によるディザ処理回路の処理を説明するための図である。本発明の第４の実施形態によるプラズマディスプレイ装置の構成例を示すブロック図である。

符号の説明

１０プラズマディスプレイパネル
２０Ｙ電極ドライバ
３０Ｘ電極ドライバ
４０アドレスドライバ
１１０Ａ／Ｄコンバータ
１２０誤差拡散回路
１３０ディザ処理
１４０サブフレーム変換回路
１５０駆動信号生成回路
１６０選択スイッチ

Claims

１つの表示ラインを２本の表示電極からなる表示電極対で構成し、偶数表示ラインの前記表示電極対と奇数表示ラインの前記表示電極対とが交互に配列され、前記表示電極に対して交差するように複数のアドレス電極が配列されたプラズマディスプレイパネルと、
１フレーム内で重み付けされた複数のサブフレームのうちのあるサブフレームにおいて、前記プラズマディスプレイパネルの各表示ラインに対してそれぞれの表示データを基に表示するための順次スキャンパルスを前記表示電極に供給し、他のサブフレームにおいて、前記プラズマディスプレイパネルの上下に隣接する１つの偶数表示ライン及び１つの奇数表示ラインを組みとして同一表示データを基に表示するための同時スキャンパルスを前記表示電極に供給する表示電極駆動回路と、
表示データを誤差拡散処理する誤差拡散回路と、
前記誤差拡散処理の前又は後の表示データに対してディザパターンを挿入するディザ処理回路と、
前記誤差拡散処理及び前記ディザパターン挿入処理がされた表示データを基に、前記スキャンパルスに対応し、前記表示ラインを構成する複数の表示セルのうちで点灯させる表示セルを選択するために前記アドレス電極にアドレスパルスを供給するアドレス駆動回路と
を有することを特徴とするプラズマディスプレイ装置。
前記ディザ処理回路は、前記誤差拡散回路により誤差拡散処理された表示データに対してディザパターンを挿入することを特徴とする請求項１記載のプラズマディスプレイ装置。
前記誤差拡散回路は、前記ディザ処理回路によりディザパターンが挿入された表示データに対して誤差拡散処理することを特徴とする請求項１記載のプラズマディスプレイ装置。
前記ディザ処理回路は、２行２列表示セルのディザパターンを挿入することを特徴とする請求項１〜３のいずれか１項に記載のプラズマディスプレイ装置。
前記ディザ処理回路は、４行２列表示セルのディザパターンを挿入することを特徴とする請求項１〜３のいずれか１項に記載のプラズマディスプレイ装置。
前記ディザ処理回路は、２行４列表示セルのディザパターンを挿入することを特徴とする請求項１〜３のいずれか１項に記載のプラズマディスプレイ装置。
前記１つの偶数表示ライン及び前記１つの奇数表示ラインを構成する組みは、奇数フレーム及び偶数フレームとで組み合わせが異なることを特徴とする請求項１〜６のいずれか１項に記載のプラズマディスプレイ装置。
前記同時スキャンパルスを供給するアドレス期間は、前記順次スキャンパルスを供給するアドレス期間より短いことを特徴とする請求項１〜７のいずれか１項に記載のプラズマディスプレイ装置。
前記表示電極駆動回路は、前記表示ラインを構成する複数の表示セルのうちで点灯させる表示セルを選択するアドレス期間において、前記同時スキャンパルスを供給することにより、前記１組みを構成する偶数表示ライン及び奇数表示ラインにおいて同一列の表示セルを選択することを特徴とする請求項１〜８のいずれか１項に記載のプラズマディスプレイ装置。