JP2002006802A

JP2002006802A - プラズマディスプレイ装置

Info

Publication number: JP2002006802A
Application number: JP2000189553A
Authority: JP
Inventors: Akihiko Konoue; 明彦鴻上; Takeo Masuda; 健夫増田; Hiroshi Ohira; 浩史大平; Atsushi Yokoyama; 敦史横山; Suminobu Miyazaki; 純亘宮崎
Original assignee: Fujitsu Hitachi Plasma Display Ltd
Current assignee: Hitachi Plasma Display Ltd
Priority date: 2000-06-23
Filing date: 2000-06-23
Publication date: 2002-01-11

Abstract

(57)【要約】【課題】インタレース表示を行うプラズマディスプレ
イ装置ではフリッカ現象が生じる。これを防止するため
に階調を構成するサブフィールドを２フィールドにまた
がって分散させて表示することにより、このフリッカ現
象を低減する。【解決手段】階調を構成するサブフィールドを２組に
分け、第１フィールドと第２フィールドに振り分けて配
置する。その時、奇数ラインと偶数ラインで作動可能と
なるサブフィールドが重ならないようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プラズマディスプ
レイ装置に関し、さらに詳しくは、表示画面の奇数ライ
ンと偶数ラインとで表示時間をずらし、１画面（１フレ
ーム）を２フィールドで表示するインタレース表示を行
うプラズマディスプレイ装置に関する。

【０００２】

【従来の技術】プラズマディスプレイ装置は、一対の基
板を対向配置して周辺を封止し、内部に放電空間を形成
したプラズマディスプレイパネル（ＰＤＰ）の表示装置
である。このプラズマディスプレイ装置は、薄型、軽
量、大画面の表示装置として、今日まで研究、開発が続
けられた結果、最近では対角４０インチから５０インチ
クラスの大型テレビとして製品化されている。しかし、
このプラズマディスプレイ装置はＣＲＴ（ブラウン管）
ディスプレイ装置に比べて、画質や消費電力についてい
ずれも十分とはいえないのが現状である。

【０００３】プラズマディスプレイ装置の画質として
は、輝度、コントラスト、精細度、階調性の向上と、Ｐ
ＤＰ特有の動画像擬似輪郭をなくすことが今後の課題と
なっている。消費電力に関しては、駆動回路の電力より
もむしろＰＤＰ内部の放電電力のほうが大きいため、発
光効率を上げることが大きな課題となっている。

【０００４】このプラズマディスプレイ装置の画質は、
その駆動方法であるサブフィールド法に大きく関係して
いる。サブフィールド法は、テレビ信号の１フレーム
（１フレームが複数のフィールドで構成される場合は１
フィールド、以後１フィールドという）を複数のサブフ
ィールド（以下、ＳＦともいう）で構成し、各サブフィ
ールドに輝度の重み付けをし、そのサブフィールドの表
示（発光表示）を制御することによって画像の階調を表
示するものである。

【０００５】各サブフィールドは、全てのセルの電荷を
均一にするリセット期間、点灯させるべきセルを選択す
るアドレス期間、選択されたセルの点灯を維持する表示
期間の３つの主な期間で構成されており、表示期間の長
さによって輝度の重み付けをする。これはプラズマディ
スプレイ装置が放電発光を利用しており、放電の強度
（電流強度）によって輝度を制御するのではなく、一定
の放電強度の時間幅によって輝度を制御するためであ
る。

【０００６】上記の表示期間ではパルス放電を行うのが
一般的であり、放電の時間幅はこの表示パルスの数に比
例する。この表示期間を例えば８つのサブフィールドで
構成し、各サブフィールドに表示パルスの数で、１：
２：４：８：１６：３２：６４：１２８の重み付けを
し、これらのサブフィールドの作動を制御することによ
って、その重み付けの組合わせである０〜２５５段階の
２５６階調の表示が可能となる。

【０００７】上述したように、１つのサブフィールド
は、リセット期間、アドレス期間、表示期間の３つの期
間で構成されており、それらは画面を構成する全てのセ
ルで共通の同時の期間とするのが一般的である。この方
式をＡＤＳ（アドレス／表示・分離方式）という。

【０００８】リセット期間は、パネルの電極壁面の残留
電荷を放電に利用するＡＣ型のプラズマディスプレイで
は特に必要で、この期間では、前のサブフィールドの残
留電荷を全セルで均一にすると同時に、次のアドレス期
間のアドレス放電のための残留空間電荷を作り、放電電
圧の低電圧化を図る。

【０００９】アドレス期間では、各ライン毎に走査を行
い、点灯させたいセルにアドレスパルスによる放電を発
生させて壁電荷を形成（書き込み）し、次の表示期間で
は、選択されたセルのみで表示パルスによる放電発光を
繰り返し行う。

【００１０】このように、プラズマディスプレイ装置で
は、上記のようなサブフィールド法を用いて階調表示を
行っており、１フィールドを複数のサブフィールドに分
け、１つのサブフィールドをリセット期間、アドレス期
間、表示期間で構成するようにしている。

【００１１】上述したように、プラズマディスプレイ装
置の画質の良否は、輝度、階調数、精細度、動画像擬似
輪郭に左右されるが、これらは全て、１フィールドの表
示時間が１６．７ｍｓｅｃ（１秒間に６０フィールドを
表示する必要があるため、１フィールドの表示時間は１
６．７ｍｓｅｃとなる）であるという時間的な制約を受
ける。

【００１２】たとえば、輝度を向上させるためにはサブ
フィールドの表示期間を長くする必要がある。また、階
調数を多くするためにはサブフィールドの数を多くする
必要がある。精細度を高くするためにはアドレス期間で
走査する電極本数を多くすればよいが、電極本数を多く
すれば走査時間が長くなる。動画像擬似輪郭を低減する
ためには、サブフィールドの重み付けを２進化符号とは
異なる符号にすればよいが、その場合には、ある程度の
階調数を確保するためにサブフィールド数を増やす必要
がある。

【００１３】しかしながら、これらの画質向上のために
利用できる時間は１フィールド（１６．７ｍｓｅｃ）と
限られおり、このような時間的制約を受けないように、
１フィールドの時間を長くしようとすると、視覚特性か
らフリッカを感じてしまうことになる。

【００１４】したがって、この時間的制約の中で画質を
向上させるには、アドレス放電を高速にしてアドレス期
間を短くするか、表示期間の表示パルスの周期を短くし
て、多くの表示パルスを印加できるようにすればよい
が、放電を誤りなく安定して正確に発生させるためには
ある程度の時間が必要であり、安易にこれらの期間を短
くすれば装置の信頼性を損なうことになる。そこで、こ
れらの画質をある程度満足させ、放電に要する時間を十
分にとって表示する方法として、インタレース表示の方
法が適用されている。

【００１５】図１０は画面の表示ラインＬを部分的に示
す説明図である。この図に示すように、インタレース表
示とは、表示ラインの奇数番目（奇数ライン）は奇数フ
ィールドのみで表示発光させ（図１０（ａ）参照）、偶
数番目（偶数ライン）は偶数フィールドのみで表示発光
させる（図１０（ｂ）参照）方法である。この場合のサ
ブフィールドの電圧印加状態は図１１に示すようにな
る。

【００１６】図１１はインタレース表示を行う場合の従
来のプラズマディスプレイ装置の駆動波形を示す説明図
である。図１１（ａ）は奇数ラインのサブフィールド構
成を示し、図１１（ｂ）は偶数ラインのサブフィールド
構成を示す。これらの図に示すように、インタレース表
示では、１フレーム（１／３０秒）を第１フィールド
（奇数フィールド：１／６０秒）と第２フィールド（偶
数フィールド：１／６０秒）に分け、第１フィールドで
は表示画面の奇数ラインに対し、例えば図に示すよう
に、２４：１２：８：４：１：２：４：８：１２：２４
の重み付けをしたサブフィールドを表示し、第２フィー
ルドでは表示画面の偶数ラインに対し、奇数ラインと同
じサブフィールドを表示する。図のサブフィールド構成
は、動画像擬似輪郭を低減するために、サブフィールド
（ＳＦ１〜ＳＦ１０）の重み付けを２進数とせず、２、
４、８の最小公倍数とし、０〜９９までの１００階調の
表示を行う例である。

【００１７】このようなインタレース表示を行えば、ア
ドレス期間に印加する走査パルスが全ライン数の半分と
なるので、アドレス期間がノンインタレースの場合の半
分の時間ですむ。したがって、表示ライン数の多い高精
細なプラズマディスプレイ装置でありながら、十分なサ
ブフィールド数を得ることができる。したがって、これ
により十分な階調数を得ることができるとともに、それ
に伴って動画像擬似輪郭の改善を図ることができ、また
長い表示期間が得られることから高輝度の表示ができる
ことになる。

【００１８】

【発明が解決しようとする課題】しかしながら、上述し
たインタレース表示を行った場合、特定のパターンの画
像が現れたときにフリッカを感じることがある。特に奇
数ラインと偶数ラインからなる１本の線の表示ではその
現象が著しく、そのためこのインタレース表示を行うプ
ラズマディスプレイ装置では、パソコン等のデータディ
スプレイの用途に用いにくいという問題がある。また通
常のテレビ放送の表示をした時にも、画像によっては面
フリッカを生じることがある。

【００１９】本発明は、このような事情を考慮してなさ
れたもので、インタレース表示を行う際、第１フィール
ドと第２フィールドとの双方で、奇数ラインと偶数ライ
ンの両方を１／２フィールド分ずつ表示し、それによっ
て前述したような特定のパターンの画像におけるフリッ
カを防止するようにしたプラズマディスプレイ装置を提
供するものである。

【００２０】

【課題を解決するための手段】本発明の原理は、視覚特
性のフリッカを感じなくなる臨界点、いわゆる臨界融合
周期の特性から得られたものである。図１は発光期間の
長さが周期に占めるデューティーと臨界融合周期との関
係を示したグラフである。横軸は発光期間の長さがその
周期に対して占める割合（デューティー、％）を示す
が、この発光期間は飛び飛びの発光であってもその飛び
飛びがフリッカを感じない時間であれば発光の最初から
最後までの時間間隔を発光期間とする。

【００２１】このグラフに示すように、臨界融合周期の
特性は放物線的になる。この曲線のＡで示す立ち下がり
の部分は、画像の明るさに起因する特性である。つまり
視覚特性は画像が明るいほどフリッカを感じやすくな
る。いっぽうＢで示す立ち上がりの部分は、発光期間の
デューティーが長くなると輝度が明るいにもかかわらず
フリッカを感じなくなることを示している。

【００２２】本発明は、このＢの部分の曲線の特性を利
用したものであり、たとえ発光の周期（画像表示の周期
でインタレース表示の場合は１／３０秒）が長くても、
その発光が分散しているとフリッカを感じなくなるとい
う原理を応用したものである。

【００２３】かくしてこの発明によれば、主電極と選択
用電極とを有するセルがマトリクス状に配置された表示
パネルと、主電極に電圧を印加する主電極用ドライバ
と、選択用電極に電圧を印加する選択電極用ドライバ
と、１フレーム分の画像データを記憶し、その画像デー
タの信号を選択電極用ドライバに与えるフレームメモリ
と、１フィールドを重み付けをした複数のサブフィール
ドで構成し、サブフィールドの重みに応じた階調表示を
行うために、各サブフィールドにおける電圧印加のパタ
ーンを記憶し、その電圧印加のパターンの信号を主電極
用ドライバに与える電圧印加パターンメモリと、１フレ
ームを２フィールドに分割してインタレース表示を行
い、その際、１フィールド分のサブフィールドが２つの
フィールドにまたがって配置されるように、電圧印加パ
ターンメモリとフレームメモリを制御する制御回路を備
えてなるプラズマディスプレイ装置が提供される。

【００２４】本発明において、表示パネルは、主電極と
選択用電極とを有するセルがマトリクス状に配置された
ものであればよい。この表示パネルは、通常、一対の基
板の間に主電極と選択用電極が配置されたものが適用さ
れる。基板としては、ガラス基板、石英基板、シリコン
基板、セラミック基板等を適用することができる。セル
の形態は、ストライプ状の複数の主電極とそれと交差す
る方向に配置されたストライプ状の複数の選択用電極と
の交差部にセルが画定される形態であってもよいし、個
々のセルに主電極と選択用電極が配置された形態であっ
てもよい。

【００２５】主電極は、表示発光用の主放電を発生させ
る電極であり、表示電極、サスティン電極、維持電極な
どとも呼ばれる。この主電極は、通常、ＩＴＯ、ＳｎＯ
₂などの透明電極と、電極の抵抗を下げるための、例え
ばＡｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒ及びそれらの積層体
（例えばＣｒ／Ｃｕ／Ｃｒの積層構造）等からなる金属
製のバス電極から構成される。主電極は、蒸着法、スパ
ッタ法等の成膜法とエッチング法を組み合わせることに
より、所望の本数、厚さ、幅及び間隔で形成することが
できる。

【００２６】選択用電極は、点灯すべきセルを選択する
ための電極であり、アドレス電極、データ電極などとも
呼ばれる。この選択用電極は、例えばＡｇ、Ａｕ、Ａ
ｌ、Ｃｕ、Ｃｒ及びそれらの積層体（例えばＣｒ／Ｃｕ
／Ｃｒの積層構造）等から構成される。選択用電極も主
電極と同様に、蒸着法、スパッタ法等の成膜法とエッチ
ング法を組み合わせることにより、所望の本数、厚さ、
幅及び間隔で形成することができる（Ａｇの場合は印刷
などの厚膜法を用いる）。

【００２７】主電極用ドライバ、および選択電極用ドラ
イバとしては、当該分野で公知の、例えば市販のドライ
バ等を適用することができる。また、フレームメモリ、
および電圧印加パターンメモリとしては、当該分野で通
常使用されている公知のメモリを適用することができ
る。

【００２８】制御回路は、１フレームを２フィールドに
分割してインタレース表示を行い、その際、１フィール
ド分のサブフィールドが２つのフィールドにまたがって
配置されるように、電圧印加パターンメモリとフレーム
メモリを制御する。この制御回路としては、プログラム
を読み込んで実行するＲＡＭや、プログラムをあらかじ
め記憶したＲＯＭ等を適用することができる。

【００２９】インタレース表示は、従来においては、第
１フィールドで奇数ラインが、第２フィールドで偶数ラ
イン（またはその逆でもよい）が表示されるが、本制御
回路による制御では、１フィールド分のサブフィールド
が２つのフィールドにまたがって配置されており、この
ため第１フィールドで奇数ラインと偶数ラインの所望の
輝度の半分が表示され、第２フィールドで奇数ラインと
偶数ラインの輝度の残りの半分が表示される。

【００３０】サブフィールドの配置は、１フィールドの
期間内で、セルの奇数ラインを表示する期間と偶数ライ
ンを表示する期間とが重ならないことが必要である。ま
た、１フィールド分のサブフィールドのうち、ほぼ半分
のサブフィールドを第１のフィールドに配置し、残りの
サブフィールドを第２のフィールドに配置し、第１のフ
ィールドに配置されるサブフィールドの総和と第２のフ
ィールドに配置されるサブフィールドの総和とがほぼ同
じとなるようにすることが、フリッカを低減する上で望
ましい。

【００３１】サブフィールドの配列順は、第１のフィー
ルドではサブフィールドの重みが減少する順で、第２の
フィールドではサブフィールドの重みが増加する順、い
わゆる谷型配列でもよいし、その逆に、第１のフィール
ドではサブフィールドの重みが増加する順で、第２のフ
ィールドではサブフィールドの重みが減少する順、いわ
ゆる山型配列でもよい。この谷型配列と山型配列は、奇
数ラインと偶数ラインの双方を谷型配列または山型配列
としてもよいし、奇数ラインを谷型配列、偶数ラインを
山型配列としてもよい。またその逆に奇数ラインを山型
配列、偶数ラインを谷型配列としてもよい。

【００３２】サブフィールドの配置は、セルの奇数ライ
ンを表示するサブフィールドを１フィールドの期間の前
半（または後半）に配置し、偶数ラインを表示するサブ
フィールドを１フィールドの期間の後半（または前半）
に配置した構成であってもよい。また、セルの奇数ライ
ンを表示するサブフィールドと偶数ラインを表示するサ
ブフィールドとを交互に配置した構成であってもよい。

【００３３】

【発明の実施の形態】以下、本発明の実施の形態を実施
例に基づき図面を参照して説明する。なお、これによっ
て本発明が限定されるものではない。

【００３４】図２は本発明のプラズマディスプレイ装置
のパネル構造の一例を示す分解斜視図である。ＰＤＰ１
０９は、ガラスからなる前面側の基板５００と背面側の
基板５０１とを備えている。前面側の基板５００の内側
には、互いに平行な表示電極Ｘ（Ｘ電極ともいう）と表
示電極Ｙ（Ｙ電極ともいう）とが水平方向に交互に配置
されている。表示電極Ｘ，Ｙは表示の際に表示放電を交
互に発生させる電極である。表示電極は維持電極又はサ
スティン電極とも呼ばれ、表示放電は維持放電又はサス
ティン放電とも呼ばれる。図では表示電極Ｘ１，Ｙ１，
Ｘ２のみを示した。表示電極Ｘと表示電極Ｙとを両方合
わせた数が表示ラインＬの数となる。

【００３５】表示電極Ｘ，Ｙは、ＩＴＯからなる透明電
極と、導電率の高い金属からなるバス電極とで形成され
ている。バス電極は、透明電極の上に透明電極よりも細
く、例えばＣｒ−Ｃｕ−Ｃｒなどの３相構造で形成され
ている。そして、その上に誘電体層５０３と、例えばＭ
ｇＯからなる保護膜５０４が形成されている。なお、バ
ス電極は銀などで形成する場合もあり、その時は単層と
なる。

【００３６】一方、背面側の基板５０１の内側には、表
示電極Ｘ，Ｙと直交する方向にアドレス電極Ａ（Ａ電極
ともいう）が形成されている。アドレス電極Ａは点灯す
べき放電セル（単にセルともいう）を選択するためにＹ
電極との間でアドレス放電を発生させる電極である。ア
ドレス電極Ａ間には、放電空間を画定するリブ５０５が
形成されている。リブ５０５間のアドレス電極Ａ上には
蛍光体層５０９が形成されている。この蛍光体層５０９
は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）用の３色あり、リブ
５０５間の溝内に３本おきに塗り分けられている。１画
素はＲ、Ｇ、Ｂ用の３色のセルで構成される。

【００３７】次に、ＰＤＰの電極とラインの構成を図３
を用いて説明する。図３はＰＤＰの平面図である。ＰＤ
Ｐ１０９は、Ｘ電極とＹ電極が交互に配置され、それに
直交する方向にＡ電極が配置された構成となっている。
表示ラインＬ１〜Ｌ５はＸ電極とＹ電極との間のギャッ
プを中心にＸ電極とＹ電極の２つの透明電極の一部分で
構成される。したがって、Ｘ電極に隣接する２本のＹ電
極によって２つの表示ラインＬが形成される。セルはこ
の表示ラインＬとＡ電極との交点に画定される。

【００３８】図４は本発明のプラズマディスプレイ装置
の回路構成の一例を示すブロック図である。ＰＤＰ１０
９のＸ電極、Ｙ電極、Ａ電極は高電圧信号で駆動するの
で，各々にＸドライバ１０６、Ｙドライバ１０７、Ａド
ライバ１０８が接続されている。これらのドライバ回路
に送る信号を信号の流れの順を追って説明する。

【００３９】テレビの受信信号の例で説明すれば、テレ
ビ受信された画像信号は、Ｒ、Ｇ、Ｂ各３原色のアナロ
グ画像信号であるので、それを各々Ａ／Ｄ変換器（アナ
ログ／ディジタル変換器）１００によってディジタル画
像信号に変換する。このＡ／Ｄ変換されたディジタル信
号は、放送局であらかじめγ特性が付加されているの
で、その補正回路であるγ回路１０１によってプラズマ
ディスプレイ装置の輝度特性に合った信号に変換する。
ここまでのディジタル信号は一般に２進化符号であるの
で、それをプラズマディスプレイ装置のサブフィールド
の重みの比に合った符号に変換するため、ｂｉｔ−ＳＦ
変換器１０２を通してアドレス信号に変換する。

【００４０】これらのγ回路１０１、ｂｉｔ−ＳＦ変換
器１０２は、ＬＵＴ（Look Up Table ：ルックアップテ
ーブル）のＲＯＭで構成する場合が多く、γ回路１０１
とｂｉｔ−ＳＦ変換器１０２を１つのＲＯＭで構成する
ことも可能である。

【００４１】そして、これらのディジタル画像信号であ
るアドレス信号を少なくとも１フレームの期間の情報量
を保持できるフレームメモリ１０３に格納する。この格
納されたアドレス信号は、各サブフィールドのＹ電極に
印加する走査パルスとタイミングを合わせた時間に読み
出される。その読み出しの制御は制御回路１０４で行
う。

【００４２】フレームメモリ１０３から読み出されたア
ドレス信号はＡドライバ１０８により高電圧信号に変換
されてＡ電極に印加される。一方、Ｘ電極とＹ電極に印
加する、後述するリセットパルス信号、走査パルス信
号、サスティンパルス信号は電圧印加パターンメモリ１
０５に格納されており、制御回路１０４により各々のタ
イミングで読み出されて、Ｘドライバ１０６とＹドライ
バ１０７に送られ、高電圧信号に変換されてＸ電極とＹ
電極に印加される。

【００４３】このような構成のプラズマディスプレイ装
置の駆動方法を図５と図６を用いて説明する。本プラズ
マディスプレイ装置では、いわゆるサブフィールド法で
パネルを駆動して階調表示を行う。

【００４４】図５及び図６は１つのサブフィールドの各
電極に印加する電圧波形を示し、図５は奇数ラインのみ
を作動（表示発光）させる場合を、図６は偶数ラインの
みを作動させる場合を示している。

【００４５】奇数ラインの発光表示の場合は、図５に示
すように、リセット期間では、Ｘ電極にリセットパルス
７００を印加する。このリセットパルス７００は、主に
ＸＹ電極間で全面書込み放電と全面自己消去放電を発生
させることで、全てのセルの壁電荷を中和させ、前のサ
ブフィールドの状態によらず、一様に初期化するもので
ある。

【００４６】次のアドレス期間では、Ｙ電極に走査パル
ス７０５を順次印加し、Ａ電極にはアドレス（データ）
パルス７０９を印加する。この走査パルス７０５とアド
レスパルス７０９が時間的に一致したセルではアドレス
放電が生じて、Ｙ電極上にイオンの壁電荷が形成され
て、いわゆる書き込みが行われる。

【００４７】次の表示期間では、表示発光用のサスティ
ン放電を発生させるサスティンパルス７０２、７０６、
７０７、７０８を印加する。

【００４８】ここで、図５では、奇数ラインのみを表示
発光させるため、このサスティンパルスは、電極Ｙ１−
電極Ｘ２、電極Ｙ２−電極Ｘ３、…を同相とし、電極Ｘ
１−電極Ｙ１、電極Ｘ２−電極Ｙ２…では位相をずらせ
て印加する。

【００４９】このように、隣接する電極間で同相のサス
ティンパルスを印加すると、２つの電極間で構成される
ラインはアドレス放電の有無に関わらず発光しない。ま
た、隣接する電極間のサスティンパルスの位相がずれて
いると、そこで形成されるラインの各セルはアドレス放
電されて壁電荷を形成したものだけ放電して表示発光す
る。図５では、電極Ｘ１−電極Ｙ１、電極Ｘ２−電極Ｙ
２…で形成されるラインＬ１、Ｌ３…の奇数ラインのみ
が表示発光ラインとなる。

【００５０】偶数ラインの発光表示の場合は、図６に示
すように、リセット期間のリセットパルス７００の印加
と、アドレス期間の走査パルス７０５の印加は、偶数ラ
インの場合と同じである。しかし、表示期間のサスティ
ンパルス８００、８０１、８０２、８０３は、電極Ｘ１
−電極Ｙ１、電極Ｘ２−電極Ｙ２、…が同相であり、電
極Ｙ１−電極Ｘ２、…では位相が異なる。したがって、
電極Ｙ１−電極Ｘ２、電極Ｙ２−電極Ｘ３、…で形成さ
れるラインＬ２、Ｌ４、…の偶数ラインのみが表示発光
ラインとなる。

【００５１】本発明のサブフィールド配列の例を図７〜
図９に示す。なお、本発明では、インタレース表示を行
う際、第１フィールドと第２フィールドとの双方で、奇
数ラインと偶数ラインの両方を１／２フィールド分ずつ
表示することが重要なのであって、サブフィールドの
数、重み、配列順については、以下の説明に限定される
ことなく、適宜変更してよい。

【００５２】図７はサブフィールドを前半と後半に分け
た例を示す説明図である。本例では、１０個のサブフィ
ールドを５個ずつ２組に分け、２つのフィールドにまた
がって配置している。

【００５３】図７（ａ）は奇数ラインのサブフィールド
構成であり、この図に示すように、奇数ラインでは、１
０個のサブフィールドの内、第１フィールドの前半部に
５個のサブフィールドを配置し、第２フィールドの前半
部に残りの５個のサブフィールドを配置する。このよう
に、奇数ラインの画像信号は、第１フィールドの前半と
第２フィールドの前半とで半分ずつ表示する。第１フィ
ールドと第２フィールドの各々のサブフィールドは、重
みを加算すると、第１フィールドでは４９（２４＋１２
＋８＋４＋１）、第２フィールドでは５０（２＋４＋８
＋１２＋２４）であり、ほぼ同じ値である。

【００５４】図７（ｂ）は偶数ラインのサブフィールド
構成であり、この図に示すように、偶数ラインでは、１
０個のサブフィールドの内、第２フィールドの後半部に
５個のサブフィールドを配置し、次の第１フィールドの
後半部に残りの５個のサブフィールド配置する。このよ
うに、偶数ラインの画像信号は、第２フィールドの後半
と次の第１フィールドの後半とで半分ずつ表示する。第
２フィールドと第１フィールドの各々のサブフィールド
の重みは、奇数ラインと同じである。奇数ラインのサブ
フィールドと偶数ラインのサブフィールドは、フィール
ドの前半と後半で配置が分かれており、重なることはな
い。

【００５５】図から分かるように、奇数ラインの表示と
偶数ラインの表示は１．５フィールドずれる。これは、
テレビジョンの受信信号では、奇数ラインと偶数ライン
で１フィールドの時間のずれがあるためである。

【００５６】図８はサブフィールド配列の他の例を示す
説明図であり、図８（ａ）は奇数ラインのサブフィール
ド構成を示し、図８（ｂ）は偶数ラインのサブフィール
ド構成を示す。これらの図に示すように、この例におい
ては、サブフィールドを２つのフィールドにほぼ一様に
分布させ、奇数ラインと偶数ラインとでサブフィールド
を１つずつ交互に配置している。すなわち、奇数ライン
のサブフィールドの間に偶数ラインのサブフィールドが
位置するように配置している。また、奇数ラインと偶数
ラインとで、サブフィールドの配列の順番が逆になって
いる。この場合も、奇数ラインのサブフィールドと偶数
ラインのサブフィールドは重なることはない。

【００５７】サブフィールドは、奇数ラインでは第１フ
ィールドと第２フィールドであり、偶数ラインでは第２
フィールドと次の第１フィールドである。このように、
奇数ラインの表示と偶数ラインの表示は１フィールドず
れる。この場合、表示は送られてくるテレビジョン信号
と時間的に一致する。

【００５８】図８では、サブフィールドの配列は、奇数
ラインでは、第１フィールドはサブフィールドの重みが
減少する順で、第２フィールドは増加する順の谷型配列
である。それに対し、偶数ラインでは、第２フィールド
はサブフィールドの重みが増加する順で、次の第１フィ
ールドは減少する順の山型配列である。この谷型配列と
山型配列は、共に動画像擬似輪郭妨害を低減する効果が
ある。

【００５９】図９はサブフィールド配列のさらに他の例
を示す説明図であり、図９（ａ）は奇数ラインのサブフ
ィールド構成を示し、図９（ｂ）は偶数ラインのサブフ
ィールド構成を示す。これらの図に示すように、この例
においては、奇数ラインと偶数ラインとでサブフィール
ドを１つずつ交互に配置した点は図８の例と同じである
が、奇数ラインと偶数ラインのサブフィールドの配列
を、共に谷型配列としている。サブフィールドの配列の
順番は、図７の例と同じである。奇数ラインの表示と偶
数ラインの表示は１フィールドずれる。

【００６０】このようなサブフィールドの配列にして、
各サブフィールドの期間に、図６及び図７に示した駆動
波形の電圧を印加してプラズマディスプレイパネル１０
９を駆動する。

【００６１】この駆動は、上記のサブフィールド配列を
制御回路１０４に記憶しておき、制御回路１０４によ
り、電圧印加パターンメモリ１０５及びフレームメモリ
１０３から図７、図８又は図９に示されたタイミングで
データを読み出すことにより行う。

【００６２】このようにして、階調を構成する複数のサ
ブフィールドを２つのフィールドにまたがって配置し、
インタレース表示をフィールド単位で行うのではなく、
サブフィールド単位、または複数のサブフィールド単位
で行う。これにより、２フィールドにわたって発光する
サブフィールドが存在するので、フリッカ現象を低減す
ることができる。

【００６３】この場合、階調を構成する複数のサブフィ
ールドのうち、略半数のサブフィールドを第１のフィー
ルドに配置し、残りの略半数のサブフィールドを第２の
フィールドに配置し、第１のフィールドに配置されるサ
ブフィールドの重みの総和と第２のフィールドに配置さ
れるサブフィールドの重みの総和とをほぼ同じとするこ
とにより、第１フィールドと第２フィールドで発光する
輝度の重みがほぼ等しくなるので、より高いフリッカ低
減の効果を得ることができる。

【００６４】また、第１のフィールドにおけるサブフィ
ールドの配列順は、サブフィールドの重みが減少する順
にし、第２のフィールドにおけるサブフィールドの配列
順は、サブフィールドの重みが増加する順にすることに
より、動画像擬似輪郭妨害をより低減することができ
る。

【００６５】さらに、奇数ラインで作動可能となるサブ
フィールドと、偶数ラインで作動可能となるサブフィー
ルドとを交互に配列するようにした場合には、よりフリ
ッカ現象を低減することができる。

【００６６】また、この駆動方法は、図３に示したよう
な奇数ラインと偶数ラインを交互に表示する電極構造の
表示パネルに適用すれば、駆動回路数の低減やパネル構
造の簡易化が図られるので、低価格でフリッカの少ない
プラズマディスプレイ装置とすることができる。

【００６７】

【発明の効果】本発明によれば、階調を構成する複数の
サブフィールドを２つのフィールドにまたがって配置
し、奇数ラインと偶数ラインとでサブフィールドが重な
らないようにしたので、インタレース表示を行ってもフ
リッカの少ないプラズマディスプレイ装置とすることが
できる。また、インタレース表示を行うので、アドレス
時間が半減でき、それにより多くのサブフィールドを印
加できることから、階調数が多く、動画像擬似輪郭妨害
の少ない、高輝度の表示が可能となり、プラズマディス
プレイ装置の画質が向上する。

【図面の簡単な説明】

【図１】発光期間の長さが周期に占めるデューティーと
臨界融合周期との関係を示したグラフである。

【図２】本発明のプラズマディスプレイ装置のパネル構
造の一例を示す分解斜視図である。

【図３】実施例におけるＰＤＰの電極とラインの構成を
示す平面図である。

【図４】本発明のプラズマディスプレイ装置の回路構成
の一例を示すブロック図である。

【図５】実施例における表示パネルの奇数ラインのみを
表示発光させる場合の印加電圧波形を示す説明図であ
る。

【図６】実施例における表示パネルの偶数ラインのみを
表示発光させる場合の印加電圧波形を示す説明図であ
る。

【図７】実施例におけるサブフィールドを前半と後半に
分けた例を示す説明図である。

【図８】サブフィールド配列の他の例を示す説明図であ
る。

【図９】サブフィールド配列のさらに他の例を示す説明
図である。

【図１０】画面の表示ラインＬを部分的に示す説明図で
ある。

【図１１】インタレース表示を行う場合の従来のプラズ
マディスプレイ装置の駆動波形を示す説明図である。

【符号の説明】

１０３フレームメモリ１０４制御回路１０５電圧印加パターンメモリ１０６Ｘドライバ１０７Ｙドライバ１０８Ａドライバ１０９ＰＤＰ５００前面側の基板５０１背面側の基板５０３誘電体層５０４保護膜５０５リブ５０９蛍光体層Ａアドレス電極Ｌ表示ラインＸ，Ｙ表示電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/28 Ｋ (72)発明者大平浩史神奈川県川崎市高津区坂戸３丁目２番１号富士通日立プラズマディスプレイ株式会社内 (72)発明者横山敦史神奈川県川崎市高津区坂戸３丁目２番１号富士通日立プラズマディスプレイ株式会社内 (72)発明者宮崎純亘神奈川県川崎市高津区坂戸３丁目２番１号富士通日立プラズマディスプレイ株式会社内Ｆターム(参考） 5C058 AA11 BA04 BA05 BA07 BA09 BA33 BB13 BB14 BB23 5C080 AA05 BB05 DD06 EE29 FF12 GG02 GG08 GG12 HH02 HH04 JJ02 JJ04 JJ05 JJ06

Claims

【特許請求の範囲】

【請求項１】主電極と選択用電極とを有するセルがマ
トリクス状に配置された表示パネルと、主電極に電圧を印加する主電極用ドライバと、選択用電極に電圧を印加する選択電極用ドライバと、１フレーム分の画像データを記憶し、その画像データの
信号を選択電極用ドライバに与えるフレームメモリと、１フィールドを重み付けをした複数のサブフィールドで
構成し、サブフィールドの重みに応じた階調表示を行う
ために、各サブフィールドにおける電圧印加のパターン
を記憶し、その電圧印加のパターンの信号を主電極用ド
ライバに与える電圧印加パターンメモリと、１フレームを２フィールドに分割してインタレース表示
を行い、その際、１フィールド分のサブフィールドが２
つのフィールドにまたがって配置されるように、電圧印
加パターンメモリとフレームメモリを制御する制御回路
を備えてなるプラズマディスプレイ装置。
【請求項２】制御回路は、１フィールドの期間内で、
セルの奇数ラインを表示する期間と偶数ラインを表示す
る期間とが重ならないように制御を行う請求項１記載の
プラズマディスプレイ装置。
【請求項３】制御回路は、１フィールド分のサブフィ
ールドのうち、ほぼ半分のサブフィールドを第１のフィ
ールドに配置し、残りのサブフィールドを第２のフィー
ルドに配置し、第１のフィールドに配置されるサブフィ
ールドの総和と第２のフィールドに配置されるサブフィ
ールドの総和とがほぼ同じとなるように制御を行う請求
項１記載のプラズマディスプレイ装置。
【請求項４】制御回路は、第１のフィールドに配置さ
れるサブフィールドについてはサブフィールドの重みが
減少する順で、第２のフィールドに配置されるサブフィ
ールドについてはサブフィールドの重みが増加する順と
なるように制御を行う請求項１記載のプラズマディスプ
レイ装置。
【請求項５】制御回路は、セルの奇数ラインを表示す
るサブフィールドが１フィールドの期間の前半に配置さ
れ、偶数ラインを表示するサブフィールドが１フィール
ドの期間の後半に配置されるように制御を行う請求項１
記載のプラズマディスプレイ装置。
【請求項６】制御回路は、セルの奇数ラインを表示す
るサブフィールドと偶数ラインを表示するサブフィール
ドとが交互に配置されるように制御を行う請求項１記載
のプラズマディスプレイ装置。