JP2009145664A - プラズマディスプレイ装置 - Google Patents

Abstract

【課題】動画擬似輪郭及び動画ボケを防止することができるプラズマディスプレイ装置を提供することを課題とする。
【解決手段】１フレーム内で重み付けされた複数のサブフレームのうちの各サブフレームにおいて、プラズマディスプレイパネル（１０）の各表示ラインに対してそれぞれの表示データを基に表示するための順次スキャンパルス、又は前記プラズマディスプレイパネルの上下に隣接する１つの偶数表示ライン及び１つの奇数表示ラインを組みとして同一表示データを基に表示するための同時スキャンパルスを表示電極に供給する駆動回路（２０，３０）と、画像信号を基に画像の動きを検出する動き検出回路（１４０）と、前記画像の動きに応じて、前記１フレーム内において前記同時スキャンパルスを供給するサブフレーム数を決定するサブフレーム数決定回路（１６０）とを有するプラズマディスプレイ装置が提供される。
【選択図】図１

Description

本発明は、プラズマディスプレイ装置に関する。

プラズマディスプレイ装置は、サブフレーム法により階調表現しているため、動画擬似輪郭又は早い動きでの動画ボケが発生する。

下記の特許文献１には、入力信号に基づいて、点灯画素及び発光輝度を制御する表示装置において、設定に応じて表示解像度情報を制限して点灯画素を制御する時間を短くすることを特徴とする表示装置が記載されている。

図１５は、特許文献１の表示装置の表示方法を示す図である。１フィールドは、複数のサブフィールドＳＦ１〜ＳＦ３を有する。各サブフィールドは、リセット期間Ｔｒ、アドレス期間Ｔａ及びサステイン期間Ｔｓを有する。１フィールド内の上下隣接する２ラインを組みとして、特定のサブフィールドＳＦ３を同一データかつ同時スキャンすることによりアドレス期間Ｔａを短縮し、空いた時間にサステインパルスを追加、又はサブフィールドを追加する。

また、下記の特許文献２には、同じ方向に隣接して伸び、各表示セルの発光動作を行う表示電極と、各表示セルを分離する隔壁とを備え、前記表示電極のすべての間で表示ラインが形成されるドットマトリクス型ＡＣプラズマディスプレイパネルをインターレース方式で駆動する駆動方法であって、インターレース信号の１ラインのデータを、隣接する２ラインで同時に表示し、奇フィールドと偶フィールドで、前記２ラインの表示重心をずらすことを特徴とするプラズマディスプレイパネルの駆動方法が記載されている。

図１６は、特許文献２のプラズマディスプレイパネルの駆動方法を示す図である。奇数フィールドと偶数フィールドとで、前記隣接する２ラインの組みを１ラインずらしたライン同士で組みにすることにより垂直解像度の低下を抑制することができる。

特開２０００−３４７６１６号公報 特開２００３−２３３３４６号公報

本発明の目的は、動画擬似輪郭及び動画ボケを防止することができるプラズマディスプレイ装置を提供することである。

本発明のプラズマディスプレイ装置は、１つの表示ラインを２本の表示電極からなる表示電極対で構成し、偶数表示ラインの前記表示電極対と奇数表示ラインの前記表示電極対とが交互に配列されたプラズマディスプレイパネルと、１フレーム内で重み付けされた複数のサブフレームのうちの各サブフレームにおいて、前記プラズマディスプレイパネルの各表示ラインに対してそれぞれの表示データを基に表示するための順次スキャンパルス、又は前記プラズマディスプレイパネルの上下に隣接する１つの偶数表示ライン及び１つの奇数表示ラインを組みとして同一表示データを基に表示するための同時スキャンパルスを前記表示電極に供給する駆動回路と、画像信号を基に画像の動きを検出する動き検出回路と、前記画像の動きに応じて、前記１フレーム内において前記同時スキャンパルスを供給するサブフレーム数を決定するサブフレーム数決定回路とを有し、前記駆動回路は、前記サブフレーム数決定回路により決定された前記同時スキャンパルスを供給するサブフレーム数に従って、前記サブフレーム毎に前記順次スキャンパルス又は前記同時スキャンパルスを前記表示電極に供給することを特徴とする。

画像の動きに応じて同時スキャンパルスを供給するサブフレーム数を決定することにより、動画擬似輪郭及び動画ボケを防止することができる。

図１は、本発明の実施形態によるプラズマディスプレイ装置の構成例を示すブロック図である。Ａ／Ｄコンバータ１１０は、入力アナログ画像信号Ａ１をデジタル画像信号Ａ２に変換し、タイミング信号Ａ３及びパリティ信号Ａ４を出力する。中間調生成回路１２０は、入力画像信号Ａ２を限られたビット数の点灯パターンで表示するために、誤差拡散やディザ処理にて中間調を生成する。例えば、中間調生成回路１２０は、整数部及び小数部を有する入力画像信号Ａ２の小数部を誤差拡散し、整数部からなる画像信号をサブフレーム（ＳＦ）変換回路１３０に出力する。サブフレーム変換回路１３０は、中間調生成回路１２０から出力された画像信号を各サブフレームの点灯パターンに変換する。サブフレームについては、後に図１２を参照しながら説明する。動き検出回路１４０は、入力画像信号Ａ２中の動いた画素を動きとして検出する。動き量判定回路１５０は、動き検出回路１４０で検出された動いた画素の数、又は動いた画素の動きの速さに応じて、動き量判定信号ＭＶを決定する。動き量判定信号ＭＶは、動いた画素の数が多いほど、又は動いた画素の動きが速いほど大きな値となる。静止画の場合は、動き量判定信号ＭＶは０となる。同時スキャンサブフレーム数算出処理回路１６０は、タイミング信号Ａ３を入力し、動き量判定信号ＭＶの値に応じて、隣接する２ラインの組みを同時スキャン（アドレス選択）するサブフレーム数を算出する。駆動信号生成回路１７０は、同時スキャンサブフレーム数算出処理回路１６０により算出された同時スキャンするサブフレーム数を基に駆動信号を生成する。選択スイッチ１８０は、パリティ信号Ａ４に応じて、同時スキャンサブフレーム数算出処理回路１６０により算出された同時スキャンするサブフレーム数が１つ以上存在するときには、その同時スキャンするサブフレームに対して１ラインずらす処理を行い、Ｙ電極ドライバ２０に出力する。Ｙ電極ドライバ２０は、駆動信号生成回路１７０が生成する駆動信号に応じて、プラズマディスプレイパネル１０のＹ電極に電圧を供給する。Ｘ電極ドライバ３０は、駆動信号生成回路１７０が生成する駆動信号に応じて、プラズマディスプレイパネル１０のＸ電極に電圧を供給する。アドレスドライバ４０は、サブフレーム変換回路１３０が変換する点灯パターンに応じて、プラズマディスプレイパネル１０のアドレス電極に電圧を供給する。プラズマディスプレイパネル１０は、アドレス電極、Ｘ電極及びＹ電極の電圧に応じて放電及び発光する。

図１０は、プラズマディスプレイパネル１０、Ｙ電極ドライバ２０、Ｘ電極ドライバ３０及びアドレスドライバ４０の構成例を示す図である。制御回路５０は、図１のプラズマディスプレイパネル１０、Ｙ電極ドライバ２０、Ｘ電極ドライバ３０及びアドレスドライバ４０以外の回路に対応する。

Ｙ電極ドライバ２０は、表示電極のうちＹ電極（スキャン電極、走査電極）Ｙ１、Ｙ２、…を駆動する回路であり、スキャン回路（ｅｖｅｎ）２１、スキャン回路（ｏｄｄ）２２、及びサステイン回路２３を有する。以下、Ｙ電極Ｙ１、Ｙ２、…の各々を又はそれらの総称をＹ電極Ｙｉともいい、ｉは添え字を意味する。

スキャン回路２１、２２は、線順次走査して表示すべき行を選択するためのスキャンパルスを生成する回路からなり、サステイン回路２３は、サステイン放電（維持放電）を繰り返すためのサステインパルス（維持放電パルス）を生成する回路からなる。スキャン回路２１、２２、及びサステイン回路２３により複数のＹ電極Ｙｉに所定の電圧が供給される。

スキャン回路（ｅｖｅｎ）２１は、表示ラインのうち偶数表示ラインに係る偶数番目のＹ電極Ｙ２、Ｙ４、…に対応して設けられ、Ｙ電極Ｙ２、Ｙ４、…に駆動電圧を供給する。スキャン回路（ｅｖｅｎ）２１は、アドレス期間においてスキャンパルスをＹ電極Ｙ２、Ｙ４、…に順に印加し、サステイン期間においてサステイン回路２３からのサステインパルスをＹ電極Ｙ２、Ｙ４、…に印加するよう動作する。

また、同様に、スキャン回路（ｏｄｄ）２２は、奇数表示ラインに係る奇数番目のＹ電極Ｙ１、Ｙ３、Ｙ５、…に対応して設けられ、Ｙ電極Ｙ１、Ｙ３、Ｙ５、…に駆動電圧を供給する。スキャン回路（ｏｄｄ）２２は、アドレス期間においてスキャンパルスをＹ電極Ｙ１、Ｙ３、…に順に印加し、サステイン期間においてサステイン回路２３からのサステインパルスをＹ電極Ｙ１、Ｙ３、…に印加するよう動作する。

また、スキャン回路（ｅｖｅｎ）２１とサステイン回路２３とは接続され、スキャン回路（ｏｄｄ）２２とサステイン回路２３とは接続されている。

Ｘ電極ドライバ３０は、表示電極のうちＸ電極（維持電極）Ｘ１、Ｘ２、…を駆動する回路であり、サステイン回路３１を有する。以下、Ｘ電極Ｘ１、Ｘ２、…の各々を又はそれらの総称を、Ｘ電極Ｘｉともいい、ｉは添え字を意味する。サステイン回路３１は、サステイン放電（維持放電）を繰り返すためのサステインパルスを生成する回路からなり、Ｘ電極Ｘｉに所定の電圧を供給する。Ｘ電極Ｘｉは、一端がＸ電極ドライバ３０に共通接続されている。

アドレスドライバ４０は、表示すべき列を選択する回路からなり、複数のアドレス電極Ａ１、Ａ２、…に所定の電圧を供給する。以下、アドレス電極Ａ１、Ａ２、…の各々を又はそれらの総称を、アドレス電極Ａｊともいい、ｊは添え字を意味する。

制御回路５０は、外部から入力される表示データ、クロック信号、水平同期信号、及び垂直同期信号等に基づいて制御信号を生成する。制御回路５０は、生成した制御信号をＹ電極ドライバ２０、Ｘ電極ドライバ３０、及びアドレスドライバ４０に供給し、これらドライバ２０、３０、４０を制御する。

プラズマディスプレイパネル１０では、表示電極対を構成するＹ電極Ｙｉ及びＸ電極Ｘｉが水平方向に並列に延びる行を形成し、アドレス電極Ａｊが垂直方向に延びる列を形成する。Ｙ電極Ｙｉ及びＸ電極Ｘｉは、垂直方向にかつ互いに平行に所定の配置パターンで配置される。アドレス電極Ａｊは、Ｙ電極Ｙｉ及びＸ電極Ｘｉに略垂直な方向に配置される。Ｙ電極Ｙｉ及びアドレス電極Ａｊは、ｉ行ｊ列の２次元行列を形成する。

ここで、本実施形態におけるプラズマディスプレイパネル１０では、１つの表示ラインに対して２本の電極（１対のＹ電極ＹｉとＸ電極Ｘｉ）からなる表示電極対を配置し、隣接する表示ラインで表示電極が共有されない。すなわち、ｐを自然数として、Ｙ電極Ｙ（２ｐ−１）とＸ電極Ｘ（２ｐ−１）との組で表示ラインにおける奇数表示ラインが構成され、Ｙ電極Ｙ（２ｐ）とＸ電極Ｘ（２ｐ）との組で偶数表示ラインが構成される。例えば、Ｙ電極Ｙ１とＸ電極Ｘ１との組で１番目の表示ラインが構成され、Ｙ電極Ｙ２とＸ電極Ｘ２との組で２番目の表示ラインが構成される。

セルＣｉｊは、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘｉにより形成される。このセルＣｉｊが、例えば赤色、緑色、青色のサブピクセルに対応し、これら３色のサブピクセルで１画素が構成される。パネル１０は２次元配列された複数の画素の点灯により画像を表示する。Ｙ電極ドライバ２０内のスキャン回路２１、２２とアドレスドライバ４０によってどこのセルを点灯させるかを決め、Ｙ電極ドライバ２０内のサステイン回路２３とＸ電極ドライバ３０内のサステイン回路３１によって繰り返し放電を行うことにより表示動作が行われる。

図１１は、本実施形態によるプラズマディスプレイパネル１０の構成例を示す分解斜視図である。

前面ガラス基板１１上に、バス電極（金属電極）１２と透明電極１３からなる表示電極（サステイン電極ともいう。）が形成されている。表示電極（１２、１３）は、図１０に示したＹ電極Ｙｉ及びＸ電極Ｘｉに対応する。表示電極（１２、１３）の上には、誘電体層１４が設けられ、さらにその上には、ＭｇＯ（酸化マグネシウム）保護膜１５が設けられている。すなわち、前面ガラス基板１１に配置された表示電極（１２、１３）は、誘電体層１４に覆われており、さらにその表面がＭｇＯ保護膜１５に覆われている。

前面ガラス基板１１と対向して配置された背面ガラス基板１６上に、表示電極（１２、１３）と直交する方向に（交差するように）アドレス電極１７Ｒ、１７Ｇ、１７Ｂが形成されている。アドレス電極１７Ｒ、１７Ｇ、１７Ｂは、図１０に示したアドレス電極Ａｊに対応する。アドレス電極１７Ｒ、１７Ｇ、１７Ｂの上には、誘電体層１８が設けられる。

さらに誘電体層１８上には、格子状に配置された、すなわち放電空間をセル毎に区画する閉鎖型の隔壁（リブ）１９、及びカラー表示のための赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の可視光を発光する蛍光体層ＰＲ、ＰＧ、ＰＢが形成されている。対をなす表示電極（１２、１３）間の面放電で生じる紫外線によって蛍光体層ＰＲ、ＰＧ、ＰＢを励起して各色が発光する。

隔壁１９は、アドレス電極１７Ｒ、１７Ｇ、１７Ｂが延びる方向に形成された縦隔壁（縦リブ）と、表示電極（１２、１３）が延びる方向に形成された横隔壁（横リブ）とからなる。すなわち、本実施形態によるプラズマディスプレイパネル１０は、閉鎖型隔壁構造を有する。

蛍光体層ＰＲ、ＰＧ、ＰＢは、アドレス電極１７Ｒの上方に赤色に発光する蛍光体層ＰＲが形成され、アドレス電極１７Ｇの上方に緑色に発光する蛍光体層ＰＧが形成され、アドレス電極１７Ｂの上方に青色に発光する蛍光体層ＰＢが形成されている。言い換えれば、セル対応の隔壁１９内面に塗布されている赤色、緑色、青色の蛍光体層ＰＲ、ＰＧ、ＰＢに対応するようにしてアドレス電極１７Ｒ、１７Ｇ、１７Ｂが配置されている。

プラズマディスプレイパネル１０は、前面ガラス基板１１と背面ガラス基板１６を、保護膜１５と隔壁１９が接するように封着し、その内部（前面ガラス基板１１と背面ガラス基板１６との間の放電空間）にＮｅ−Ｘｅ等の放電ガスを封入して構成される。

図１２は、プラズマディスプレイパネル１０の駆動方法の一例を説明するための図である。１つのフレーム（奇数フレーム若しくは偶数フレーム）は、複数のサブフレーム（ＳＦ）から構成される。図１２では作画の都合上、１つのフレームが６個のサブフレームＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、ＳＦ６からなる構成を図示しているが、通常は１０個〜１２個のサブフレームからなる構成が一般的である。

各サブフレームＳＦ１〜ＳＦ６は、リセット期間Ｔｒ、アドレス期間Ｔａ、及びサステイン期間Ｔｓで構成される。リセット期間Ｔｒにおいて、電極上の壁電荷状態を初期化し、アドレス期間Ｔａにおいて表示データに基づいて壁電荷状態を調整して点灯させようとするセルを選択し、サステイン期間Ｔｓで表示データに対応したセルを点灯させる（表示データに応じて選択されたセルを放電発光させる）。どのサブフレームＳＦ１〜ＳＦ６で点灯させるかを選択することにより、階調表現が実現される。

図２は、一般的な動画時の視線の動きを説明する図である。横軸は画素の位置を示す。縦軸は時間ｔを示す。時間ｔの経過と共に、第１のサブフレームＳＦ１、第２のサブフレームＳＦ２、第３のサブフレームＳＦ３、第４のサブフレームＳＦ４、第５のサブフレームＳＦ５が順次表示される。点灯領域Ｐｏｎは、各サブフレームの画素において、表示データ「１」により点灯する領域を示す。非点灯領域Ｐｏｆｆは、各サブフレームの画素において、表示データ「０」により点灯しない領域を示す。第１の画素は、（ＳＦ１,ＳＦ２,ＳＦ３,ＳＦ４,ＳＦ５）＝（１，１，１，１，０）と表される階調である。第２の画素は、（ＳＦ１,ＳＦ２,ＳＦ３,ＳＦ４,ＳＦ５）＝（０，０，０，０，１）と表される階調である。各サブフレームの四角の時間幅は、サステイン期間Ｔｓの発光期間に対応する。このとき、画像が動くと視線ＶＷが図のように各画素のサブフレームを横切るので、人間の目の網膜上には（ＳＦ１,ＳＦ２,ＳＦ３,ＳＦ４,ＳＦ５）＝（１，１，１，１，１）と知覚され、明るい階調が見えることによる階調の乱れが発生する。いわゆる動画擬似輪郭が発生してしまう問題が生じる。

図３は、本実施形態の動画時の視線の動きを説明する図である。横軸及び縦軸は図２と同様である。各サブフレームの四角の時間幅は、サステイン期間Ｔｓの発光期間に対応する。この場合は、各サブフレームのアドレス期間Ｔａが短縮されるので、各サブフレームＴｓの間隔が短くなる。図２と同じ速さで画像が動いた場合、視線ＶＷが図のように各画素のサブフレームを横切るので、人間の目の網膜上には（ＳＦ１,ＳＦ２,ＳＦ３,ＳＦ４,ＳＦ５）＝（１，１，１，１，０）と知覚されるので、階調の乱れ（動画擬似輪郭）は発生しない。以下、各サブフレームのサステイン期間Ｔｓの短縮方法の詳細を図４〜図６を参照しながら説明する。

図４は、静止画の１フレーム内の各サブフレームの例と、遅い動きのある動画の１フレーム内の各サブフレームの例と、速い動きのある動画の１フレーム内の各サブフレームの例を示す図である。サブフレームＳＦ１〜ＳＦ５は、それぞれ、リセット期間Ｔｒ、アドレス期間Ｔａ及びサステイン期間Ｔｓを有する。

まず、図の上段の静止画のフレームを説明する。静止画では静止画解像度優先のため、全サブフレームＳＦ１〜ＳＦ５のアドレス期間Ｔａでは、１ライン毎の順次スキャンを行う。その結果、アドレス期間Ｔａは、比較的長くなり、１ライン毎に独立したデータを表示する。その詳細は、後に図５及び図１３を参照しながら説明する。以下、このスキャン方法を順次スキャンという。

次に、図の下段の速い動きのある動画のフレームを説明する。速い動きのある動画では動画解像度優先のため、全サブフレームＳＦ１〜ＳＦ５のアドレス期間Ｔａでは、隣接する２ライン毎に同一データを同時スキャンする。その結果、アドレス期間Ｔａは、比較的短くなり（静止画のアドレス期間Ｔａの約半分になり）、隣接する２ラインは同じデータを表示する。アドレス期間Ｔａを半減させることにより、図３に示したように、動画擬似輪郭及び動画ボケを防止することができる。すなわち、アドレス期間Ｔａを半減させ、後ろに続く各サブフレームを順次前詰めとする。その結果、図３に示したように、各サブフレームのサステイン期間の間隔は短縮され、動画擬似輪郭及び動画ボケを防止することができる。その詳細は、後に図６及び図１４を参照しながら説明する。以下、このスキャン方法を同時スキャンという。

次に、図の中段の遅い動きのある動画のフレームを説明する。遅い動きのある動画では、サブフレームＳＦ１〜ＳＦ３のアドレス期間Ｔａでは同時スキャンを行い、アドレス期間Ｔａを比較的短くする。サブフレームＳＦ４及びＳＦ５のアドレス期間Ｔａでは順次スキャンを行い、アドレス期間Ｔａを比較的長くする。

画像の動きが速くなるほど、同時スキャンするサブフレーム数を増やす。この際、重みの小さいサブフレームＳＦ１から順次、同時スキャンするサブフレーム数を増やしていく。サブフレームの重みは、サブフレーム内のサステイン期間Ｔｓの長さ（サステインパルス数）によって決まる。サブフレームＳＦ１からサブフレームＳＦ５に向かって、順次サステイン期間Ｔｓが長くなり、重みが大きくなる。この重み付けされた各サブフレームを、アドレス期間Ｔａで点灯するか否かを選択することにより、階調表現が可能になる。同時スキャンすると、静止画としての垂直解像度は低下してしまう。そのため、重みの小さいサブフレームＳＦ１から順次、同時スキャンすることにより、その垂直解像度の低下を抑制することができる。図１の同時スキャンサブフレーム数算出回路１６０は、上記のようにして、動き量判定信号ＭＶを基に、同時スキャンサブフレーム数を算出する。

図５は、順次スキャンを行う奇数フレーム及び偶数フレームの例を示す図である。順次スキャンは、図４の静止画のサブフレームＳＦ１〜ＳＦ５及び遅い動きの動画のサブフレームＳＦ４,ＳＦ５で行われる。プラズマディスプレイパネル１０は、入力画像信号に従い、奇数フレームではラインＬ１〜Ｌ１０にそれぞれ表示データＤ１〜Ｄ１０を表示し、偶数フレームではラインＬ１〜Ｌ１０にそれぞれ表示データＥ１〜Ｅ１０を表示する。すなわち、プラズマディスプレイパネル１０は、プログレッシブ表示データを入力し、プログレッシブ表示を行う。

図６は、同時スキャンを行う奇数フレーム及び偶数フレームの例を示す図である。同時スキャンは、図４の遅い動きの動画のサブフレームＳＦ１〜ＳＦ３及び速い動きの動画のサブフレームＳＦ１〜ＳＦ５で行われる。プラズマディスプレイパネル１０には、入力画像信号（図５のプログレッシブ表示データ）を基に、奇数フレームでは、ラインＬ１及びＬ２に同じ表示データＤ１を表示し、ラインＬ３及びＬ４に同じ表示データＤ３を表示し、ラインＬ５及びＬ６に同じ表示データＤ５を表示し、ラインＬ７及びＬ８に同じ表示データＤ７を表示し、ラインＬ９及びＬ１０に同じ表示データＤ９を表示する。偶数フレームでは、ラインＬ１に表示データＥ１を表示し、ラインＬ２及びＬ３に同じ表示データＥ２を表示し、ラインＬ４及びＬ５に同じ表示データＥ４を表示し、ラインＬ６及びＬ７に同じ表示データＥ６を表示し、ラインＬ８及びＬ９に同じ表示データＥ８を表示し、ラインＬ１０に表示データＤ１０を表示する。

以上のように、各フレームでは、上下に隣接する２ラインを１組として同じ表示データを表示する。これにより、アドレス期間Ｔａの長さを半減することができる。さらに、奇数フレームの２ラインの組みと偶数フレームの２ラインの組みとは１ラインずらす。これにより、垂直解像度の劣化を防止することができる。

図７は、図１の動き量判定回路１５０の処理例を示す図である。動き量判定回路１５０は、動きの速さに応じて動き量判定信号ＭＶを出力する。動き量判定回路１５０は、動きを検出した画素の中で動きが最大である画素の速さに応じて動き量判定信号ＭＶを決定する。なお、動き検出回路１４０の誤検出や画像信号へのノイズの混入を考慮して、動き量判定回路１５０は、動きの大きな画素が所定個数以上存在する場合にその速さの代表値に応じて動き量判定信号ＭＶを決定してもよい。

図８は、図１の動き量判定回路１５０の他の処理例を示す図である。動き量判定回路１５０は、動いた画素の数に応じて動き量判定信号ＭＶを出力する。動き量判定回路１５０は、動きを検出した画素の個数が所定値以上ある場合に、その個数に応じて動き量判定信号ＭＶを決定する。

なお、動き量判定信号ＭＶは、上記の図７で示される動き量判定信号と、図８で示される動き量判定信号とに各々所定の係数を乗じた合計値としてもよい。

図９は、図１の同時スキャンサブフレーム数算出処理回路１６０の処理例を示す図である。同時スキャンサブフレーム数算出処理回路１６０は、図４に示したように、動き量判定信号ＭＶに応じて１フレーム内の同時スキャンサブフレーム数を決定する。具体的には、同時スキャンサブフレーム数算出処理回路１６０は、動き量判定信号ＭＶが大きいほど同時スキャンサブフレーム数を多くするように制御する。図４の上段の静止画の場合、動き量判定信号ＭＶは０になり、同時スキャンサブフレーム数は０になる。図４の下段の速い動きの動画の場合、動き量判定信号ＭＶは最大値になり、同時スキャンサブフレーム数は１フレーム内の全サブフレーム数になる。

図１３は、本実施形態によるプラズマディスプレイ装置の順次スキャンの駆動波形の一例を示す図である。順次スキャンは、図４の静止画のサブフレームＳＦ１〜ＳＦ５及び遅い動きの動画のサブフレームＳＦ４,ＳＦ５で行われる。図１３には、１フレームを構成する複数のサブフレームのうちの１つのサブフレーム分において、Ｘ電極Ｘｉ、Ｙ電極Ｙｉ、アドレス電極Ａｊに係る駆動波形の一例を示している。図１３において、Ａはアドレス電極Ａｊに印加される電圧波形、ＸはＸ電極Ｘｉに印加される電圧波形、Ｙｏは奇数表示ラインのＹ電極Ｙｉに印加される電圧波形、Ｙｅは偶数表示ラインのＹ電極Ｙｉに印加される電圧波形を示している。

リセット期間Ｔｒでは、セルＣｉｊの初期化を行う。リセット期間Ｔｒにおいては、Ｙ電極Ｙｉ（Ｙｏ及びＹｅ）に正極性の鈍波を一斉に印加して壁電荷を形成し、続いて負極性の鈍波を一斉に印加してセルＣｉｊの壁電荷量を調整する。

アドレス期間Ｔａでは、Ｙ電極Ｙｉに順次スキャンパルスを印加し、そのスキャンパルスに対応してアドレス電極Ａｊにデータに従いアドレスパルスを印加することにより（アドレス指定により）、各セルＣｉｊの発光又は非発光を選択するスキャン動作を行う。順次スキャンのアドレス期間Ｔａにおいては、図５に示したように、すべてのＹ電極Ｙｉに対して順次スキャンパルスを供給し、各Ｙ電極Ｙｉのセルに異なるデータを書き込む。

サステイン期間Ｔｓでは、Ｘ電極Ｘｉ及びＹ電極Ｙｉ（Ｙｏ及びＹｅ）間に互いに逆相のサステインパルスを印加し、アドレス期間Ｔａにおいて選択されたセルのＸ電極Ｘｉ及びＹ電極Ｙｉ（Ｙｏ及びＹｅ）間でサステイン放電を行い、発光を行う。なお、サステイン期間Ｔｓにおいて、Ｙ電極Ｙｏ及びＹ電極Ｙｅに印加されるサステインパルスは同相である。

図１４は、本実施形態によるプラズマディスプレイ装置の同時スキャンの駆動波形の一例を示す図である。同時スキャンは、図４の遅い動きの動画のサブフレームＳＦ１〜ＳＦ３及び速い動きの動画のサブフレームＳＦ１〜ＳＦ５で行われる。以下、図１４が図１３と異なる点を説明する。

アドレス期間Ｔａでは、２本のＹ電極Ｙｉを組みにして順次スキャンパルスを印加し、そのスキャンパルスに対応してアドレス電極Ａｊにデータに従いアドレスパルスを印加することにより（アドレス指定により）、各セルＣｉｊの発光又は非発光を選択するスキャン動作を行う。具体的には、図６に示したように、アドレス期間Ｔａにおいては、奇数フレームの場合には奇数表示ラインである（２ｎ＋１）番目のラインと偶数表示ラインである（２ｎ＋２）番目のラインとに対して同時にスキャン動作を行い、対応するセルに同一のデータを書き込む。また、偶数フレームの場合には偶数表示ラインである（２ｎ＋２）番目のラインと奇数表示ラインである（２ｎ＋３）番目のラインとに対して同時にスキャン動作を行い、対応するセルに同一のデータを書き込む。同時スキャンにより、１組みを構成する奇数表示ライン及び偶数表示ラインにおいて同一列のセルＣｉｊを選択することができる。

すなわち、本実施形態では、奇数表示ライン及び偶数表示ラインの隣接する各１ラインを１組としてスキャン動作を行い、２ラインの対応するセルに同じデータを書き込む。例えば、奇数フレームにおいては、図１０に示したセルＣ１１に書き込まれるデータがセルＣ２１にも書き込まれ、セルＣ３１に書き込まれるデータがセルＣ４１にも書き込まれる。同様に、偶数フレームにおいては、図１０に示したセルＣ２１に書き込まれるデータがセルＣ３１にも書き込まれ、セルＣ４１に書き込まれるデータがセルＣ５１にも書き込まれる。これにより、アドレス期間Ｔａの長さを半減することができる。なお、奇数フレームの場合に（２ｎ＋１）番目のラインと（２ｎ）番目のラインとに対して同時にスキャン動作を行い、偶数フレームの場合に（２ｎ＋２）番目のラインと（２ｎ＋１）番目のラインとに対して同時にスキャン動作を行うようにしても良い。

１組みを構成する偶数表示ライン及び奇数表示ラインのサステインパルス数の合計は、同時スキャンサブフレーム数算出処理回路１６０により決定された同時スキャンパルスを供給するサブフレーム数にかかわらずに同じである。すなわち、図１３の順次スキャンの場合のサステイン期間Ｔｓのサステインパルス数と図１４の同時スキャンの場合のサステイン期間Ｔｓのサステインパルス数は同じである。なお、完全に同一である必要はない。

サステイン期間Ｔｓでは、Ｘ電極Ｘｉ及びＹ電極Ｙｉ（Ｙｏ及びＹｅ）間に互いに逆相のサステインパルスを印加し、アドレス期間Ｔａにおいて選択されたセルのＸ電極Ｘｉ及びＹ電極Ｙｉ（Ｙｏ及びＹｅ）間でサステイン放電を行い、発光を行う。

同時スキャンでは、２ラインを１組として同時に表示動作を行わせる。ここで、組になる２ラインを１ラインとみなすと、図６に示したように、奇数フレームと偶数フレームでは表示ライン位置のずれた表示となっている。これにより、垂直解像度の劣化を防止することができる。

以上のように、本実施形態によれば、プログレッシブ表示のパネル１０の１フレーム内の上下隣接２ラインを１組みとして、特定のサブフレームにおいて同一データを同時スキャンする。入力画像に動きを検出したら、輝度を変更することなく、同時スキャンするサブフレームの数を、重みの小さいサブフレームから増やすことにより、アドレス期間Ｔａを短縮して、動画擬似輪郭及び動画ボケを改善する。

本実施形態のプラズマディスプレイ装置は、１つの表示ラインを２本の表示電極（Ｘ電極及びＹ電極）からなる表示電極対で構成し、偶数表示ラインＥＬの前記表示電極対と奇数表示ラインＯＬの前記表示電極対とが交互に配列されたプラズマディスプレイパネル１０と、１フレーム内で重み付けされた複数のサブフレームのうちの各サブフレームにおいて、前記プラズマディスプレイパネル１０の各表示ラインに対してそれぞれの表示データを基に表示するための順次スキャンパルス、又は前記プラズマディスプレイパネル１０の上下に隣接する１つの偶数表示ラインＥＬ及び１つの奇数表示ラインＯＬを組みとして同一表示データを基に表示するための同時スキャンパルスを前記表示電極に供給する駆動回路（ドライバ）２０，３０と、画像信号Ａ２を基に画像の動きを検出する動き検出回路１４０と、前記画像の動きに応じて、前記１フレーム内において前記同時スキャンパルスを供給するサブフレーム数を決定するサブフレーム数決定回路（同時スキャンサブフレーム数算出処理回路）１６０とを有する。前記駆動回路２０，３０は、前記サブフレーム数決定回路１６０により決定された前記同時スキャンパルスを供給するサブフレーム数に従って、前記サブフレーム毎に前記順次スキャンパルス又は前記同時スキャンパルスを前記表示電極に供給する。

図４に示すように、前記サブフレーム数決定回路１６０は、動画の場合は静止画の場合に比べて、前記１フレーム内において前記同時スキャンパルスを供給するサブフレーム数が多くなるように前記決定を行う。

また、図７及び図９に示すように、前記サブフレーム数決定回路１６０は、前記画像の動きが速くなるに従い、前記１フレーム内において前記同時スキャンパルスを供給するサブフレーム数が多くなるように前記決定を行う。

また、図８及び図９に示すように、前記サブフレーム数決定回路１６０は、前記画像内の動いた画素数が多くなるに従い、前記１フレーム内において前記同時スキャンパルスを供給するサブフレーム数が多くなるように前記決定を行う。

また、図６に示すように、前記１つの偶数表示ライン及び前記１つの奇数表示ラインを構成する組みは、奇数フレーム及び偶数フレームとで組み合わせが異なる。

また、図１３及び図１４に示すように、前記１組みを構成する前記偶数表示ライン及び前記奇数表示ラインのサステインパルス数の合計は、前記サブフレーム数決定回路１６０により決定された前記同時スキャンパルスを供給するサブフレーム数にかかわらずに略同じである。すなわち、図１３の順次スキャンの場合のサステイン期間Ｔｓのサステインパルス数と図１４の同時スキャンの場合のサステイン期間Ｔｓのサステインパルス数とは略同じである。

また、図４に示すように、前記同時スキャンパルスを供給するサブフレームは、前記順次スキャンパルスを供給するサブフレームより短縮されている。前記短縮された同時スキャンパルスのサブフレームは、前詰めで配置される。

また、図４に示すように、前記駆動回路２０，３０は、前記サブフレーム数決定回路１６０により決定された前記同時スキャンパルスを供給するサブフレーム数に従って、前記１フレーム内で重みの小さいサブフレームＳＦ１から順に、前記１フレーム内において前記同時スキャンパルスを供給するサブフレームを割り当てて前記同時スキャンパルスを供給する。

また、図４に示すように、前記サブフレーム数決定回路１６０は、静止画の場合、前記１フレーム内のすべてのサブフレームにおいて前記順次スキャンパルスを供給するように前記決定を行う。

また、図１４に示すように、前記駆動回路２０，３０は、前記表示ラインを構成する複数の表示セルＣｉｊのうちで点灯させる表示セルＣｉｊを選択するアドレス期間Ｔａにおいて、前記同時スキャンパルスを供給することにより、前記１組みを構成する偶数表示ラインＥＬ及び奇数表示ラインＯＬにおいて同一列の表示セルを選択する。

以上のように、本実施形態によれば、画像の動きに応じて同時スキャンパルスを供給するサブフレーム数を決定することにより、動画擬似輪郭及び動画ボケを防止することができる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明の実施形態によるプラズマディスプレイ装置の構成例を示すブロック図である。 一般的な動画時の視線の動きを説明する図である。 本実施形態の動画時の視線の動きを説明する図である。 静止画の１フレーム内の各サブフレームの例と、遅い動きのある動画の１フレーム内の各サブフレームの例と、速い動きのある動画の１フレーム内の各サブフレームの例を示す図である。 順次スキャンを行う奇数フレーム及び偶数フレームの例を示す図である。 同時スキャンを行う奇数フレーム及び偶数フレームの例を示す図である。 図１の動き量判定回路の処理例を示す図である。 図１の動き量判定回路の他の処理例を示す図である。 図１の同時スキャンサブフレーム数算出処理回路の処理例を示す図である。 プラズマディスプレイパネル、Ｙ電極ドライバ、Ｘ電極ドライバ及びアドレスドライバの構成例を示す図である。 本実施形態によるプラズマディスプレイパネルの構成例を示す分解斜視図である。 プラズマディスプレイパネルの駆動方法の一例を説明するための図である。 本実施形態によるプラズマディスプレイ装置の順次スキャンの駆動波形の一例を示す図である。 本実施形態によるプラズマディスプレイ装置の同時スキャンの駆動波形の一例を示す図である。 特許文献１の表示装置の表示方法を示す図である。 特許文献２のプラズマディスプレイパネルの駆動方法を示す図である。

符号の説明

１０ プラズマディスプレイパネル
２０ Ｙ電極ドライバ
３０ Ｘ電極ドライバ
４０ アドレスドライバ
１１０ Ａ／Ｄコンバータ
１２０ 中間調生成回路
１３０ サブフレーム変換回路
１４０ 動き検出回路
１５０ 動き量判定回路
１６０ 同時スキャンサブフレーム数算出処理回路
１７０ 駆動信号生成回路
１８０ 選択スイッチ

Claims (10)

1. １つの表示ラインを２本の表示電極からなる表示電極対で構成し、偶数表示ラインの前記表示電極対と奇数表示ラインの前記表示電極対とが交互に配列されたプラズマディスプレイパネルと、
   １フレーム内で重み付けされた複数のサブフレームのうちの各サブフレームにおいて、前記プラズマディスプレイパネルの各表示ラインに対してそれぞれの表示データを基に表示するための順次スキャンパルス、又は前記プラズマディスプレイパネルの上下に隣接する１つの偶数表示ライン及び１つの奇数表示ラインを組みとして同一表示データを基に表示するための同時スキャンパルスを前記表示電極に供給する駆動回路と、
   画像信号を基に画像の動きを検出する動き検出回路と、
   前記画像の動きに応じて、前記１フレーム内において前記同時スキャンパルスを供給するサブフレーム数を決定するサブフレーム数決定回路とを有し、
   前記駆動回路は、前記サブフレーム数決定回路により決定された前記同時スキャンパルスを供給するサブフレーム数に従って、前記サブフレーム毎に前記順次スキャンパルス又は前記同時スキャンパルスを前記表示電極に供給することを特徴とするプラズマディスプレイ装置。
2. 前記サブフレーム数決定回路は、動画の場合は静止画の場合に比べて、前記１フレーム内において前記同時スキャンパルスを供給するサブフレーム数が多くなるように前記決定を行うことを特徴とする請求項１記載のプラズマディスプレイ装置。
3. 前記サブフレーム数決定回路は、前記画像の動きが速くなるに従い、前記１フレーム内において前記同時スキャンパルスを供給するサブフレーム数が多くなるように前記決定を行うことを特徴とする請求項１又は２記載のプラズマディスプレイ装置。
4. 前記サブフレーム数決定回路は、前記画像内の動いた画素数が多くなるに従い、前記１フレーム内において前記同時スキャンパルスを供給するサブフレーム数が多くなるように前記決定を行うことを特徴とする請求項１又は２記載のプラズマディスプレイ装置。
5. 前記１つの偶数表示ライン及び前記１つの奇数表示ラインを構成する組みは、奇数フレーム及び偶数フレームとで組み合わせが異なることを特徴とする請求項１〜４のいずれか１項に記載のプラズマディスプレイ装置。
6. 前記１組みを構成する前記偶数表示ライン及び前記奇数表示ラインのサステインパルス数の合計は、前記サブフレーム数決定回路により決定された前記同時スキャンパルスを供給するサブフレーム数にかかわらずに略同じであることを特徴とする請求項１〜５のいずれか１項に記載のプラズマディスプレイ装置。
7. 前記同時スキャンパルスを供給するサブフレームは、前記順次スキャンパルスを供給するサブフレームより短縮されており、
   前記短縮された同時スキャンパルスのサブフレームは、前詰めで配置されることを特徴とする請求項１〜６のいずれか１項に記載のプラズマディスプレイ装置。
8. 前記駆動回路は、前記サブフレーム数決定回路により決定された前記同時スキャンパルスを供給するサブフレーム数に従って、前記１フレーム内で重みの小さいサブフレームから順に、前記１フレーム内において前記同時スキャンパルスを供給するサブフレームを割り当てて前記同時スキャンパルスを供給することを特徴とする請求項１〜７のいずれか１項に記載のプラズマディスプレイ装置。
9. 前記サブフレーム数決定回路は、静止画の場合、前記１フレーム内のすべてのサブフレームにおいて前記順次スキャンパルスを供給するように前記決定を行うことを特徴とする請求項１〜８のいずれか１項に記載のプラズマディスプレイ装置。
10. 前記駆動回路は、前記表示ラインを構成する複数の表示セルのうちで点灯させる表示セルを選択するアドレス期間において、前記同時スキャンパルスを供給することにより、前記１組みを構成する偶数表示ライン及び奇数表示ラインにおいて同一列の表示セルを選択することを特徴とする請求項１〜９のいずれか１項に記載のプラズマディスプレイ装置。

Images