JPH09160525A - プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置 - Google Patents
プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置Info
- Publication number
- JPH09160525A JPH09160525A JP8194320A JP19432096A JPH09160525A JP H09160525 A JPH09160525 A JP H09160525A JP 8194320 A JP8194320 A JP 8194320A JP 19432096 A JP19432096 A JP 19432096A JP H09160525 A JPH09160525 A JP H09160525A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- discharge
- address
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
- G09G3/2927—Details of initialising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
- G09G3/2983—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0238—Improving the black level
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Gas-Filled Discharge Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】高画質化、より具体的には高精細化、高階調
化、高輝度化、黒表示品質の向上及び高コントラスト化
を図る。 【解決手段】電極駆動回路は、面放電の電極間Ｌ１〜Ｌ
８の奇数行と偶数行とで維持パルス電圧波形が互いに逆
相になるようにインターレース走査する。これにより、
奇数行と偶数行との一方を表示しているときに他方の電
極間印加電圧が０になるので、面放電の電極上に隔壁を
設ける必要がない。面放電の電極において、Ｙ電極の両
側にＸ電極を配置し、Ｙ電極と一方側のＸ電極との間を
奇数フレームの表示行としこれに維持パルスを供給し、
Ｙ電極と他方側のＸ電極との間を偶数フレームの表示行
としこれに維持パルスを供給する。面放電の電極間の１
つおきをブラインド行とし、ブラインド行での放電発光
を遮光し又は外光を吸収する。１画素列に複数のアドレ
ス電極を配置し、その上のパッドと選択的に接続して複
数行同時選択可能にする。
化、高輝度化、黒表示品質の向上及び高コントラスト化
を図る。 【解決手段】電極駆動回路は、面放電の電極間Ｌ１〜Ｌ
８の奇数行と偶数行とで維持パルス電圧波形が互いに逆
相になるようにインターレース走査する。これにより、
奇数行と偶数行との一方を表示しているときに他方の電
極間印加電圧が０になるので、面放電の電極上に隔壁を
設ける必要がない。面放電の電極において、Ｙ電極の両
側にＸ電極を配置し、Ｙ電極と一方側のＸ電極との間を
奇数フレームの表示行としこれに維持パルスを供給し、
Ｙ電極と他方側のＸ電極との間を偶数フレームの表示行
としこれに維持パルスを供給する。面放電の電極間の１
つおきをブラインド行とし、ブラインド行での放電発光
を遮光し又は外光を吸収する。１画素列に複数のアドレ
ス電極を配置し、その上のパッドと選択的に接続して複
数行同時選択可能にする。
Description
【０００１】
【発明の属する技術分野】本発明は、面放電ＡＣ型プラ
ズマディスプレイパネル及びその駆動方法並びにこれを
用いたプラズマディスプレイ装置に関する。
ズマディスプレイパネル及びその駆動方法並びにこれを
用いたプラズマディスプレイ装置に関する。
【０００２】
【従来の技術】プラズマディスプレイパネル（ＰＤＰ）
は、自己発光型であるので視認性が良く、薄型で大画面
表示及び高速表示が可能であることから、ＣＲＴに替わ
る表示パネルとして注目されている。特に面放電ＡＣ型
ＰＤＰは、フルカラー表示に適しており、ハイビジョン
分野で期待され、高画質化が要求されている。高画質化
には、高精細化、高階調化、高輝度化、黒表示の低輝度
化、高コントラスト化等がある。高精細化は、画素ピッ
チを狭くすることにより達成され、高階調化は、フレー
ム内のサブフィールド数を増加させることにより達成さ
れ、高輝度化は、維持放電回数を多くすることにより達
成され、黒表示の低輝度化は、リセット期間における発
光量を低減することにより達成される。
は、自己発光型であるので視認性が良く、薄型で大画面
表示及び高速表示が可能であることから、ＣＲＴに替わ
る表示パネルとして注目されている。特に面放電ＡＣ型
ＰＤＰは、フルカラー表示に適しており、ハイビジョン
分野で期待され、高画質化が要求されている。高画質化
には、高精細化、高階調化、高輝度化、黒表示の低輝度
化、高コントラスト化等がある。高精細化は、画素ピッ
チを狭くすることにより達成され、高階調化は、フレー
ム内のサブフィールド数を増加させることにより達成さ
れ、高輝度化は、維持放電回数を多くすることにより達
成され、黒表示の低輝度化は、リセット期間における発
光量を低減することにより達成される。
【０００３】図３０は、従来のＡＣ型かつ面放電型のプ
ラズマディスプレイパネル（ＰＤＰ）ＰＤＰ１０Ｐの概
略構成を示す。対向するガラス基板の一方（観測者側）
には、電極Ｘ１〜Ｘ５が等ピッチで互いに平行に形成さ
れ、これらに電極Ｙ１〜Ｙ５がそれぞれ平行に対をなし
て形成されている。他方のガラス基板には、これら電極
と直交する方向にアドレス電極Ａ１〜Ａ６が形成され、
その上に全面的に蛍光体が被着されている。対向するガ
ラス基板の間には、１画素の放電が隣接画素に影響して
誤表示されないようにするために、隔壁１７１〜１７７
と隔壁１９１〜１９６とが互いに交差して格子状に配列
されている。
ラズマディスプレイパネル（ＰＤＰ）ＰＤＰ１０Ｐの概
略構成を示す。対向するガラス基板の一方（観測者側）
には、電極Ｘ１〜Ｘ５が等ピッチで互いに平行に形成さ
れ、これらに電極Ｙ１〜Ｙ５がそれぞれ平行に対をなし
て形成されている。他方のガラス基板には、これら電極
と直交する方向にアドレス電極Ａ１〜Ａ６が形成され、
その上に全面的に蛍光体が被着されている。対向するガ
ラス基板の間には、１画素の放電が隣接画素に影響して
誤表示されないようにするために、隔壁１７１〜１７７
と隔壁１９１〜１９６とが互いに交差して格子状に配列
されている。
【０００４】面放電型は、同一面上の隣合う電極間で放
電が生ずるので、対向面に形成された蛍光体にイオンが
衝突して蛍光体が劣化するのを防止することができると
いう利点を有する。しかし、表示行Ｌ１〜Ｌ５の各々に
一対の電極が配置されているので、画素ピッチを狭くす
るのが制限され、高精細化が妨げられる。また、電極数
が多いので、駆動回路の規模が大きくなる。
電が生ずるので、対向面に形成された蛍光体にイオンが
衝突して蛍光体が劣化するのを防止することができると
いう利点を有する。しかし、表示行Ｌ１〜Ｌ５の各々に
一対の電極が配置されているので、画素ピッチを狭くす
るのが制限され、高精細化が妨げられる。また、電極数
が多いので、駆動回路の規模が大きくなる。
【０００５】そこで、図３１に示すようなＰＤＰ１０Ｑ
が提案されている（特開平５−２９９３号公報、特開平
２−２２０３３０号公報）。ＰＤＰ１０Ｑは、面放電電
極である電極Ｘ１〜Ｘ５及びＹ１〜Ｙ４の中央線に沿っ
て隔壁１９１〜１９９が配置されており、両側の電極Ｘ
１及びＸ５を除いた電極Ｘ２〜Ｘ４及び電極Ｙ１〜Ｙ４
は、アドレス電極方向に隣り合う表示行で兼用される。
これにより、電極数がほぼ半減するので、画素ピッチを
狭くすることができ、図３０の場合よりも高精細化が可
能となる。また、駆動回路の規模を低減することができ
る。
が提案されている（特開平５−２９９３号公報、特開平
２−２２０３３０号公報）。ＰＤＰ１０Ｑは、面放電電
極である電極Ｘ１〜Ｘ５及びＹ１〜Ｙ４の中央線に沿っ
て隔壁１９１〜１９９が配置されており、両側の電極Ｘ
１及びＸ５を除いた電極Ｘ２〜Ｘ４及び電極Ｙ１〜Ｙ４
は、アドレス電極方向に隣り合う表示行で兼用される。
これにより、電極数がほぼ半減するので、画素ピッチを
狭くすることができ、図３０の場合よりも高精細化が可
能となる。また、駆動回路の規模を低減することができ
る。
【０００６】
【発明が解決しようとする課題】しかし、上記公報で
は、表示行Ｌ１〜Ｌ８について線順次に書き込みを行っ
ており、隔壁１９１〜１９９が存在しなければアドレス
電極方向の隣り合う画素について放電が影響し、誤表示
されるので、隔壁１９１〜１９９を除去することができ
ず、画素ピッチの縮小による高精細化が妨げられる。ま
た、電極の中央線に沿って隔壁１９１〜１９９を備える
のは容易でなく、ＰＤＰ１０Ｑが高価になる原因とな
る。さらに、上記公報では、電極印加電圧波形が具体的
に開示されておらず、実用化されていない。面放電電極
方向の隔壁を除去するためには、図３０の構成におい
て、隔壁１９１〜１９６の各々の両側の電極間を広くし
てその電界を低減しなければならないので、画素ピッチ
が増加し、高精細化が妨げられる。例えば、電極Ｘ１−
Ｙ１間が５０μｍのとき電極Ｙ１−Ｘ２間が３００μｍ
にされる。
は、表示行Ｌ１〜Ｌ８について線順次に書き込みを行っ
ており、隔壁１９１〜１９９が存在しなければアドレス
電極方向の隣り合う画素について放電が影響し、誤表示
されるので、隔壁１９１〜１９９を除去することができ
ず、画素ピッチの縮小による高精細化が妨げられる。ま
た、電極の中央線に沿って隔壁１９１〜１９９を備える
のは容易でなく、ＰＤＰ１０Ｑが高価になる原因とな
る。さらに、上記公報では、電極印加電圧波形が具体的
に開示されておらず、実用化されていない。面放電電極
方向の隔壁を除去するためには、図３０の構成におい
て、隔壁１９１〜１９６の各々の両側の電極間を広くし
てその電界を低減しなければならないので、画素ピッチ
が増加し、高精細化が妨げられる。例えば、電極Ｘ１−
Ｙ１間が５０μｍのとき電極Ｙ１−Ｘ２間が３００μｍ
にされる。
【０００７】また、リセット期間での全面放電発光によ
り、黒表示の輝度が上昇して表示品質が低下する。さら
に、上記蛍光体が白色又は淡い灰色であるので、明るい
場所でＰＤＰの画像を見ると、外光が非表示行の蛍光体
で反射されて、画像のコントラストが低下する。
り、黒表示の輝度が上昇して表示品質が低下する。さら
に、上記蛍光体が白色又は淡い灰色であるので、明るい
場所でＰＤＰの画像を見ると、外光が非表示行の蛍光体
で反射されて、画像のコントラストが低下する。
【０００８】また、同時に１行しかアドレスすることが
できないので、アドレス期間を縮小することができず、
サブフィールド数増加による高階調化又は維持放電回数
増加による高輝度化が妨げられる。このような問題点に
鑑み、本発明の包括的な目的は、高画質化を図ることが
できるプラズマディスプレイパネル及びその駆動方法並
びにプラズマディスプレイ装置を提供することにあり、
より具体的には次の通りである。
できないので、アドレス期間を縮小することができず、
サブフィールド数増加による高階調化又は維持放電回数
増加による高輝度化が妨げられる。このような問題点に
鑑み、本発明の包括的な目的は、高画質化を図ることが
できるプラズマディスプレイパネル及びその駆動方法並
びにプラズマディスプレイ装置を提供することにあり、
より具体的には次の通りである。
【０００９】すなわち、本発明の第１目的は、画素ピッ
チをより縮小して高精細化を図ることができるプラズマ
ディスプレイパネルの駆動方法及びプラズマディスプレ
イ装置を提供することにある。本発明の第２目的は、リ
セット期間での全面放電発光による黒表示品質の低下を
抑制することができるプラズマディスプレイパネル及び
その駆動方法並びにプラズマディスプレイ装置を提供す
ることにある。
チをより縮小して高精細化を図ることができるプラズマ
ディスプレイパネルの駆動方法及びプラズマディスプレ
イ装置を提供することにある。本発明の第２目的は、リ
セット期間での全面放電発光による黒表示品質の低下を
抑制することができるプラズマディスプレイパネル及び
その駆動方法並びにプラズマディスプレイ装置を提供す
ることにある。
【００１０】本発明の第３目的は、非表示行からの反射
光を低減して画像のコントラストを向上させることがで
きるプラズマディスプレイパネル及びその駆動方法並び
にプラズマディスプレイ装置を提供することにある。本
発明の第４目的は、同時に複数行アドレスすることによ
りアドレス期間を短縮して、高階調化又は高輝度化を図
ることができるプラズマディスプレイパネル及びその駆
動方法並びにプラズマディスプレイ装置を提供すること
にある。
光を低減して画像のコントラストを向上させることがで
きるプラズマディスプレイパネル及びその駆動方法並び
にプラズマディスプレイ装置を提供することにある。本
発明の第４目的は、同時に複数行アドレスすることによ
りアドレス期間を短縮して、高階調化又は高輝度化を図
ることができるプラズマディスプレイパネル及びその駆
動方法並びにプラズマディスプレイ装置を提供すること
にある。
【００１１】
【課題を解決するための手段及びその作用効果】第１発
明に係るプラズマディスプレイ装置では、例えば図１〜
８に示す如く、基板に、電極Ｘ1〜Ｘn+1がこの順に互い
に平行に配置され且つｉ＝１〜ｎの各ｉにつき電極Ｘi
と電極Ｘi+1の間に電極Ｙiが配置され、該基板又は該基
板と離間し対向配置された他の基板に、該電極Ｘ1〜Ｘn
+1及び該電極Ｙ1〜Ｙnと離間して交差するように複数の
アドレス電極が配置されたプラズマディスプレイパネル
と、電極駆動回路とを有し、該電極駆動回路は、ｉ＝１
〜ｎについて、該電極Ｙiと１フレームの第１フィール
ドの表示データに応じて選択した該アドレス電極との間
で第１アドレス放電を行わせ、該第１アドレス放電をト
リガとして電極Ｙi−電極Ｘi間に放電を行わせて、維持
放電に必要な第１壁電荷を該第１フィールドの表示デー
タに応じて生成させる第１フィールドアドレス手段と、
該第１壁電荷が生成された後に、１からｎまでの間の奇
数ｏ及び偶数ｅについて、電極Ｙo−電極Ｘo間に第１交
流維持パルスを供給し、電極Ｙe−電極Ｘe間に第２交流
維持パルスを供給する第１フィールド維持手段と、ｉ＝
１〜ｎについて、電極Ｙiと１フレームの第２フィール
ドの表示データに応じて選択した該アドレス電極との間
で第２アドレス放電を行わせ、該第２アドレス放電をト
リガとして電極Ｙi−電極Ｘi+1間に放電を行わせて、維
持放電に必要な第２壁電荷を該第２フィールドの表示デ
ータに応じて生成させる第２フィールドアドレス手段
と、該第２壁電荷が生成された後に、１からｎまでの間
の奇数ｏ及び偶数ｅについて、電極Ｙo−電極Ｘo+1間に
第３交流維持パルスを供給し、電極Ｙe−電極Ｘe+1間に
第４交流維持パルスを供給する第２フィールド維持手段
と、を有する。
明に係るプラズマディスプレイ装置では、例えば図１〜
８に示す如く、基板に、電極Ｘ1〜Ｘn+1がこの順に互い
に平行に配置され且つｉ＝１〜ｎの各ｉにつき電極Ｘi
と電極Ｘi+1の間に電極Ｙiが配置され、該基板又は該基
板と離間し対向配置された他の基板に、該電極Ｘ1〜Ｘn
+1及び該電極Ｙ1〜Ｙnと離間して交差するように複数の
アドレス電極が配置されたプラズマディスプレイパネル
と、電極駆動回路とを有し、該電極駆動回路は、ｉ＝１
〜ｎについて、該電極Ｙiと１フレームの第１フィール
ドの表示データに応じて選択した該アドレス電極との間
で第１アドレス放電を行わせ、該第１アドレス放電をト
リガとして電極Ｙi−電極Ｘi間に放電を行わせて、維持
放電に必要な第１壁電荷を該第１フィールドの表示デー
タに応じて生成させる第１フィールドアドレス手段と、
該第１壁電荷が生成された後に、１からｎまでの間の奇
数ｏ及び偶数ｅについて、電極Ｙo−電極Ｘo間に第１交
流維持パルスを供給し、電極Ｙe−電極Ｘe間に第２交流
維持パルスを供給する第１フィールド維持手段と、ｉ＝
１〜ｎについて、電極Ｙiと１フレームの第２フィール
ドの表示データに応じて選択した該アドレス電極との間
で第２アドレス放電を行わせ、該第２アドレス放電をト
リガとして電極Ｙi−電極Ｘi+1間に放電を行わせて、維
持放電に必要な第２壁電荷を該第２フィールドの表示デ
ータに応じて生成させる第２フィールドアドレス手段
と、該第２壁電荷が生成された後に、１からｎまでの間
の奇数ｏ及び偶数ｅについて、電極Ｙo−電極Ｘo+1間に
第３交流維持パルスを供給し、電極Ｙe−電極Ｘe+1間に
第４交流維持パルスを供給する第２フィールド維持手段
と、を有する。
【００１２】この第１発明によれば、奇数フィールドの
表示行と偶数フィールドの表示行とが放電に関し互いに
影響しないようすることができるので、プラズマディス
プレイパネルの電極Ｘ1〜Ｘn+1及び電極Ｙ1〜Ｙn上の中
央線に沿って隔壁を備える必要がなく、これにより、プ
ラズマディスプレイパネルの製造が容易になって安価に
なり、かつ、画素ピッチを縮小して高精細化を達成する
ことができるという効果を奏する。
表示行と偶数フィールドの表示行とが放電に関し互いに
影響しないようすることができるので、プラズマディス
プレイパネルの電極Ｘ1〜Ｘn+1及び電極Ｙ1〜Ｙn上の中
央線に沿って隔壁を備える必要がなく、これにより、プ
ラズマディスプレイパネルの製造が容易になって安価に
なり、かつ、画素ピッチを縮小して高精細化を達成する
ことができるという効果を奏する。
【００１３】第１発明の第１態様では、例えば図７及び
図８に示す如く、上記第１フィールド維持手段は、上記
電極Ｙoの印加電圧波形と上記電極Ｘeの印加電圧波形と
が互いに同相になり、上記電極Ｙeの印加電圧波形と上
記電極Ｘoの印加電圧波形とが互いに同相になり、か
つ、上記第１交流維持パルスと上記第２交流維持パルス
とが互いに逆相になるように、該第１及び第２の交流維
持パルスを供給し、上記第２フィールド維持手段は、該
電極Ｙoの印加電圧波形と該電極Ｘoの印加電圧波形とが
同相になり、該電極Ｙeの印加電圧波形と該電極Ｘeの印
加電圧波形とが同相になり、かつ、上記第３交流維持パ
ルスと上記第４交流維持パルスとが互いに逆相になるよ
うに、該第３及び第４の交流維持パルスを供給する。
図８に示す如く、上記第１フィールド維持手段は、上記
電極Ｙoの印加電圧波形と上記電極Ｘeの印加電圧波形と
が互いに同相になり、上記電極Ｙeの印加電圧波形と上
記電極Ｘoの印加電圧波形とが互いに同相になり、か
つ、上記第１交流維持パルスと上記第２交流維持パルス
とが互いに逆相になるように、該第１及び第２の交流維
持パルスを供給し、上記第２フィールド維持手段は、該
電極Ｙoの印加電圧波形と該電極Ｘoの印加電圧波形とが
同相になり、該電極Ｙeの印加電圧波形と該電極Ｘeの印
加電圧波形とが同相になり、かつ、上記第３交流維持パ
ルスと上記第４交流維持パルスとが互いに逆相になるよ
うに、該第３及び第４の交流維持パルスを供給する。
【００１４】この第１態様によれば、奇数フィールドの
表示行と偶数フィールドの表示行とが放電に関し互いに
影響せず、効果的である。第１発明の第２態様では、例
えば図９〜図１１に示す如く、上記第１フィールドアド
レス手段は、第１期間において、上記電極Ｘ1〜Ｘn+1の
うち奇数番目の全ての電極に直流電圧を印加し、かつ、
上記電極Ｙoに該直流電圧と反対極性の電圧のパルスを
印加し、第２期間において、該電極Ｘ1〜Ｘn+1のうち偶
数番目の全ての電極に該直流電圧を印加しておき、上記
電極Ｙeに該直流電圧と反対極性の電圧のパルスを印加
し、上記第２フィールドアドレス手段は、第３期間にお
いて、該電極Ｘ1〜Ｘn+1のうち偶数番目の全ての電極に
該直流電圧を印加し、かつ、該電極Ｙoに該直流電圧と
反対極性の電圧のパルスを印加し、第４期間において、
該電極Ｘ1〜Ｘn+1のうち奇数番目の全ての電極に該直流
電圧を印加しておき、該電極Ｙeに該直流電圧と反対極
性の電圧のパルスを印加する。
表示行と偶数フィールドの表示行とが放電に関し互いに
影響せず、効果的である。第１発明の第２態様では、例
えば図９〜図１１に示す如く、上記第１フィールドアド
レス手段は、第１期間において、上記電極Ｘ1〜Ｘn+1の
うち奇数番目の全ての電極に直流電圧を印加し、かつ、
上記電極Ｙoに該直流電圧と反対極性の電圧のパルスを
印加し、第２期間において、該電極Ｘ1〜Ｘn+1のうち偶
数番目の全ての電極に該直流電圧を印加しておき、上記
電極Ｙeに該直流電圧と反対極性の電圧のパルスを印加
し、上記第２フィールドアドレス手段は、第３期間にお
いて、該電極Ｘ1〜Ｘn+1のうち偶数番目の全ての電極に
該直流電圧を印加し、かつ、該電極Ｙoに該直流電圧と
反対極性の電圧のパルスを印加し、第４期間において、
該電極Ｘ1〜Ｘn+1のうち奇数番目の全ての電極に該直流
電圧を印加しておき、該電極Ｙeに該直流電圧と反対極
性の電圧のパルスを印加する。
【００１５】この第２態様によれば、奇数フィールド及
び偶数フィールドの各々のアドレス期間において、電極
Ｘ1〜Ｘn+1の奇数番目のグループ及び偶数番目のグルー
プの各々に、幅広の１個のパルスを供給すればよいの
で、電極Ｙ1〜Ｙnの走査毎にこれらグループの一方にパ
ルスを供給する場合よりも消費電力を低減でき、また、
電極駆動回路の構成が簡単になるという効果を奏する。
び偶数フィールドの各々のアドレス期間において、電極
Ｘ1〜Ｘn+1の奇数番目のグループ及び偶数番目のグルー
プの各々に、幅広の１個のパルスを供給すればよいの
で、電極Ｙ1〜Ｙnの走査毎にこれらグループの一方にパ
ルスを供給する場合よりも消費電力を低減でき、また、
電極駆動回路の構成が簡単になるという効果を奏する。
【００１６】第１発明の第３態様では、例えば図１２に
示す如く、上記第１フィールドアドレス手段は、上記電
極Ｙi−電極Ｘi間に放電を行わせるときに上記電極Ｙi
と上記電極Ｘiとに互いに反対極性の電圧のパルスを印
加し、上記第２フィールドアドレス手段は、上記電極Ｙ
i−電極Ｘi+1間に放電を行わせるときに該電極Ｙiと上
記電極Ｘi+1とに互いに反対極性の電圧のパルスを印加
する。
示す如く、上記第１フィールドアドレス手段は、上記電
極Ｙi−電極Ｘi間に放電を行わせるときに上記電極Ｙi
と上記電極Ｘiとに互いに反対極性の電圧のパルスを印
加し、上記第２フィールドアドレス手段は、上記電極Ｙ
i−電極Ｘi+1間に放電を行わせるときに該電極Ｙiと上
記電極Ｘi+1とに互いに反対極性の電圧のパルスを印加
する。
【００１７】この第３態様によれば、アドレス期間にお
いて電極Ｘ1〜Ｘn+1には必要なパルスのみ供給され、電
極Ｘ1〜Ｘn+1の奇数番目のグループ及び偶数番目のグル
ープに共通に供給される場合よりも消費電力が低減され
るという効果を奏する。 第１発明の第４態様では、例
えば図１３及び図１４に示す如く、上記第１及び第２の
フィールドアドレス手段は、直流パルス列の第１電圧波
形を生成する第１サステイン回路と、該第１電圧波形と
位相が１８０゜ずれた第２電圧波形を生成する第２サス
テイン回路と、上記電極Ｙo、Ｙe、Ｘo及びＸeに該第１
電圧波形と該第２電圧波形との一方を選択的に供給する
ためのスイッチング素子を備えたスイッチング回路と、
上記第１壁電荷が生成された後に、該電極Ｙo及びＸeに
該第１電圧波形を供給させ、かつ、該電極Ｙe及びＸoに
該第２電圧波形を供給させ、上記第２壁電荷が生成され
た後に、該電極Ｙo及びＸoに該第１電圧波形を供給さ
せ、かつ、該電極Ｙe及びＸeに該第２電圧波形を供給さ
せるように、該スイッチング回路のスイッチング素子を
制御する制御回路と、を有する。
いて電極Ｘ1〜Ｘn+1には必要なパルスのみ供給され、電
極Ｘ1〜Ｘn+1の奇数番目のグループ及び偶数番目のグル
ープに共通に供給される場合よりも消費電力が低減され
るという効果を奏する。 第１発明の第４態様では、例
えば図１３及び図１４に示す如く、上記第１及び第２の
フィールドアドレス手段は、直流パルス列の第１電圧波
形を生成する第１サステイン回路と、該第１電圧波形と
位相が１８０゜ずれた第２電圧波形を生成する第２サス
テイン回路と、上記電極Ｙo、Ｙe、Ｘo及びＸeに該第１
電圧波形と該第２電圧波形との一方を選択的に供給する
ためのスイッチング素子を備えたスイッチング回路と、
上記第１壁電荷が生成された後に、該電極Ｙo及びＸeに
該第１電圧波形を供給させ、かつ、該電極Ｙe及びＸoに
該第２電圧波形を供給させ、上記第２壁電荷が生成され
た後に、該電極Ｙo及びＸoに該第１電圧波形を供給さ
せ、かつ、該電極Ｙe及びＸeに該第２電圧波形を供給さ
せるように、該スイッチング回路のスイッチング素子を
制御する制御回路と、を有する。
【００１８】この第４態様によれば、第１サステイン回
路及び第２サステイン回路の出力が切り換えられて電極
Ｙo駆動回路、電極Ｙe駆動回路、電極Ｘo駆動回路及び
電極Ｘe駆動回路で利用されるので、電極駆動回路の構
成が簡単になるという効果を奏する。第１発明の第５態
様では、例えば図５に示す如く、上記第１フィールド及
び上記第２フィールドはいずれも維持放電パルス数が互
いに異なる複数のサブフィールドからなり、上記電極駆
動回路はさらに、例えば図１６、１７に示す如く、該第
１フィールドの最初のサブフィールドにおいて上記第１
アドレス放電の前に、全画素について壁電荷を消去させ
又は全画素について壁電荷を生成させるためにｉ＝１〜
ｎについて電極Ｙi−電極Ｘi間及び電極Ｙi−電極Ｘi+1
間で放電を行わせ、該第１フィールドの２番目以降のサ
ブフィールドにおいて、該第１アドレス放電の前に、該
第１フィールドの画素についてのみ壁電荷を消去させ又
は壁電荷を生成させるために、１からｎまでの間の奇数
ｏ及び偶数ｅについて、電極Ｙo−電極Ｘo間に放電Ｄ１
を行わせ、該放電Ｄ１から時間的にずらして電極Ｙe−
電極Ｘe間に放電Ｄ２を行わせる第１フィールドリセッ
ト手段と、該第２フィールドの最初のサブフィールドに
おいて上記第２アドレス放電の前に、全画素について壁
電荷を消去させ又は全画素について壁電荷を生成させる
ためにｉ＝１〜ｎについて電極Ｙi−電極Ｘi間及び電極
Ｙi−電極Ｘi+1間で放電を行わせ、該第２フィールドの
２番目以降のサブフィールドにおいて、該第２アドレス
放電の前に、該第２フィールドの画素についてのみ壁電
荷を消去させ又は壁電荷を生成させるために、１からｎ
までの間の奇数ｏ及び偶数ｅについて、電極Ｙo−電極
Ｘo+1間に放電Ｄ３を行わせ、該放電Ｄ３から時間的に
ずらして電極Ｙe−電極Ｘe+1間に放電Ｄ４を行わせる第
２フィールドリセット手段と、を有する。
路及び第２サステイン回路の出力が切り換えられて電極
Ｙo駆動回路、電極Ｙe駆動回路、電極Ｘo駆動回路及び
電極Ｘe駆動回路で利用されるので、電極駆動回路の構
成が簡単になるという効果を奏する。第１発明の第５態
様では、例えば図５に示す如く、上記第１フィールド及
び上記第２フィールドはいずれも維持放電パルス数が互
いに異なる複数のサブフィールドからなり、上記電極駆
動回路はさらに、例えば図１６、１７に示す如く、該第
１フィールドの最初のサブフィールドにおいて上記第１
アドレス放電の前に、全画素について壁電荷を消去させ
又は全画素について壁電荷を生成させるためにｉ＝１〜
ｎについて電極Ｙi−電極Ｘi間及び電極Ｙi−電極Ｘi+1
間で放電を行わせ、該第１フィールドの２番目以降のサ
ブフィールドにおいて、該第１アドレス放電の前に、該
第１フィールドの画素についてのみ壁電荷を消去させ又
は壁電荷を生成させるために、１からｎまでの間の奇数
ｏ及び偶数ｅについて、電極Ｙo−電極Ｘo間に放電Ｄ１
を行わせ、該放電Ｄ１から時間的にずらして電極Ｙe−
電極Ｘe間に放電Ｄ２を行わせる第１フィールドリセッ
ト手段と、該第２フィールドの最初のサブフィールドに
おいて上記第２アドレス放電の前に、全画素について壁
電荷を消去させ又は全画素について壁電荷を生成させる
ためにｉ＝１〜ｎについて電極Ｙi−電極Ｘi間及び電極
Ｙi−電極Ｘi+1間で放電を行わせ、該第２フィールドの
２番目以降のサブフィールドにおいて、該第２アドレス
放電の前に、該第２フィールドの画素についてのみ壁電
荷を消去させ又は壁電荷を生成させるために、１からｎ
までの間の奇数ｏ及び偶数ｅについて、電極Ｙo−電極
Ｘo+1間に放電Ｄ３を行わせ、該放電Ｄ３から時間的に
ずらして電極Ｙe−電極Ｘe+1間に放電Ｄ４を行わせる第
２フィールドリセット手段と、を有する。
【００１９】この第５態様によれば、無効発光が低減さ
れるので、黒表示の輝度が低下して表示品質が向上する
という効果を奏する。第１発明の第６態様では、上記電
極Ｘ1〜Ｘn+1及び電極Ｙ1〜Ｙnはいずれも、上記基板に
形成された透明電極と、該透明電極の中央線に沿って該
透明電極に形成され、該透明電極より幅が狭い金属電極
と、を有する。
れるので、黒表示の輝度が低下して表示品質が向上する
という効果を奏する。第１発明の第６態様では、上記電
極Ｘ1〜Ｘn+1及び電極Ｙ1〜Ｙnはいずれも、上記基板に
形成された透明電極と、該透明電極の中央線に沿って該
透明電極に形成され、該透明電極より幅が狭い金属電極
と、を有する。
【００２０】第２発明に係るプラズマディスプレイ装置
では、例えば図１８〜図２３に示す如く、基板に、ｏ＝
２ｉ−１、ｅ＝２ｉ、ｉ＝１〜ｎについて電極Ｘo、電
極Ｙi及び電極Ｘeがこの順に互いに平行に配置され、該
基板又は該基板と離間して対向配置された他の基板に、
該電極Ｘo、Ｙi及びＸeと離間して交差するように複数
のアドレス電極が配置されたプラズマディスプレイパネ
ルと、電極駆動回路とを有し、該電極駆動回路は、ｏ＝
２ｉ−１、ｉ＝１〜ｎについて、該電極Ｙiと奇数フレ
ームの表示データに応じて選択した該アドレス電極との
間でアドレス放電を行わせ、該アドレス放電をトリガと
して電極Ｙi−電極Ｘo間に放電を行わせて、維持放電に
必要な第１壁電荷を該奇数フレームの表示データに応じ
て生成させる奇数フレームアドレス手段と、該第１壁電
荷が生成された後に、ｏ＝２ｉ−１、ｉ＝１〜ｎについ
て、該電極Ｙi−電極Ｘo間に第１交流維持パルスを供給
する奇数フレーム維持手段と、ｅ＝２ｉ、ｉ＝１〜ｎに
ついて、該電極Ｙiと偶数フレームの表示データに応じ
て選択した該アドレス電極との間でアドレス放電を行わ
せ、該アドレス放電をトリガとして電極Ｙi−電極Ｘe間
に放電を行わせて、維持放電に必要な第２壁電荷を該偶
数フレームの表示データに応じて生成させる偶数フレー
ムアドレス手段と、該第２壁電荷が生成された後に、ｏ
＝２ｉ−１、ｉ＝１〜ｎについて、該電極Ｙi−電極Ｘe
間に第２交流維持パルスを供給する偶数フレーム維持手
段と、を有する。
では、例えば図１８〜図２３に示す如く、基板に、ｏ＝
２ｉ−１、ｅ＝２ｉ、ｉ＝１〜ｎについて電極Ｘo、電
極Ｙi及び電極Ｘeがこの順に互いに平行に配置され、該
基板又は該基板と離間して対向配置された他の基板に、
該電極Ｘo、Ｙi及びＸeと離間して交差するように複数
のアドレス電極が配置されたプラズマディスプレイパネ
ルと、電極駆動回路とを有し、該電極駆動回路は、ｏ＝
２ｉ−１、ｉ＝１〜ｎについて、該電極Ｙiと奇数フレ
ームの表示データに応じて選択した該アドレス電極との
間でアドレス放電を行わせ、該アドレス放電をトリガと
して電極Ｙi−電極Ｘo間に放電を行わせて、維持放電に
必要な第１壁電荷を該奇数フレームの表示データに応じ
て生成させる奇数フレームアドレス手段と、該第１壁電
荷が生成された後に、ｏ＝２ｉ−１、ｉ＝１〜ｎについ
て、該電極Ｙi−電極Ｘo間に第１交流維持パルスを供給
する奇数フレーム維持手段と、ｅ＝２ｉ、ｉ＝１〜ｎに
ついて、該電極Ｙiと偶数フレームの表示データに応じ
て選択した該アドレス電極との間でアドレス放電を行わ
せ、該アドレス放電をトリガとして電極Ｙi−電極Ｘe間
に放電を行わせて、維持放電に必要な第２壁電荷を該偶
数フレームの表示データに応じて生成させる偶数フレー
ムアドレス手段と、該第２壁電荷が生成された後に、ｏ
＝２ｉ−１、ｉ＝１〜ｎについて、該電極Ｙi−電極Ｘe
間に第２交流維持パルスを供給する偶数フレーム維持手
段と、を有する。
【００２１】この第２発明によれば、奇数フレームの表
示行と偶数フレームの表示行とが放電に関し互いに影響
しないので、プラズマディスプレイパネルの電極Ｘo、
Ｙi及びＸe上の中央線に沿って隔壁を備える必要がな
く、これにより、プラズマディスプレイパネルの製造が
容易になって安価になり、かつ、画素ピッチを縮小して
高精細化を達成することができるという効果を奏する。
示行と偶数フレームの表示行とが放電に関し互いに影響
しないので、プラズマディスプレイパネルの電極Ｘo、
Ｙi及びＸe上の中央線に沿って隔壁を備える必要がな
く、これにより、プラズマディスプレイパネルの製造が
容易になって安価になり、かつ、画素ピッチを縮小して
高精細化を達成することができるという効果を奏する。
【００２２】また、平行な３本の電極で２表示行を形成
しているので平行な４本の電極で２表示行を形成してい
る従来例よりも画素ピッチを短くでき、高精細化が可能
であるという効果を奏する。また、電極Ｙ1〜Ｙnを偶数
と奇数とに分割する必要がないので、構成が簡単になる
という効果を奏する。さらに、フレーム毎のインタレー
ス走査により、ノンインタレース走査の場合よりもアド
レス期間を半分に短縮することができるので、維持放電
期間が長くなり、これによりサブフレーム数を多くして
多階調化が可能となり又は維持放電回数を多くして高輝
度化が可能になるという効果を奏する。
しているので平行な４本の電極で２表示行を形成してい
る従来例よりも画素ピッチを短くでき、高精細化が可能
であるという効果を奏する。また、電極Ｙ1〜Ｙnを偶数
と奇数とに分割する必要がないので、構成が簡単になる
という効果を奏する。さらに、フレーム毎のインタレー
ス走査により、ノンインタレース走査の場合よりもアド
レス期間を半分に短縮することができるので、維持放電
期間が長くなり、これによりサブフレーム数を多くして
多階調化が可能となり又は維持放電回数を多くして高輝
度化が可能になるという効果を奏する。
【００２３】第２発明の第１態様では、例えば図１９に
示す如く、上記電極Ｘo、電極Ｙi及び電極Ｘeは、該電
極Ｙiの中央線に関し略対称形であり、いずれも、上記
基板に形成された透明電極と、該透明電極に形成され、
該透明電極より幅が狭い金属電極とを有し、該電極Ｘo
及びＸeの該金属電極は、該透明電極の、該電極Ｙiから
離れる側に配置されている。
示す如く、上記電極Ｘo、電極Ｙi及び電極Ｘeは、該電
極Ｙiの中央線に関し略対称形であり、いずれも、上記
基板に形成された透明電極と、該透明電極に形成され、
該透明電極より幅が狭い金属電極とを有し、該電極Ｘo
及びＸeの該金属電極は、該透明電極の、該電極Ｙiから
離れる側に配置されている。
【００２４】この第１態様によれば、例えば電極Ｘo−
電極Ｙi間に電圧を供給した場合に、電極Ｘo上の電界は
金属電極側で強くなるので、高精細化のために電極ピッ
チを狭くしても、画素面積を、金属電極を透明電極の中
央線に形成した場合よりも実質的に広くすることができ
るという効果を奏する。電極Ｘo及びＸeの電極Ｙiと反
対側は非表示行であるので、このようにしても問題はな
く、かつ、非表示行を実質的に狭くすることができるの
で好ましい。
電極Ｙi間に電圧を供給した場合に、電極Ｘo上の電界は
金属電極側で強くなるので、高精細化のために電極ピッ
チを狭くしても、画素面積を、金属電極を透明電極の中
央線に形成した場合よりも実質的に広くすることができ
るという効果を奏する。電極Ｘo及びＸeの電極Ｙiと反
対側は非表示行であるので、このようにしても問題はな
く、かつ、非表示行を実質的に狭くすることができるの
で好ましい。
【００２５】第２発明の第２態様では、例えば図２４に
示す如く、上記電極Ｘo、電極Ｙi及び電極Ｘeは、該電
極Ｙiの中央線に関し略対称形であり、該電極Ｙiは上記
基板に形成された金属電極であり、該電極Ｘo及び該電
極Ｘeいずれも、該基板に形成された透明電極と、該透
明電極に形成され、該透明電極より幅が狭い金属電極と
を有し、該電極Ｘo及びＸeの該金属電極は、該透明電極
の、該電極Ｙiから離れる側に配置されている。
示す如く、上記電極Ｘo、電極Ｙi及び電極Ｘeは、該電
極Ｙiの中央線に関し略対称形であり、該電極Ｙiは上記
基板に形成された金属電極であり、該電極Ｘo及び該電
極Ｘeいずれも、該基板に形成された透明電極と、該透
明電極に形成され、該透明電極より幅が狭い金属電極と
を有し、該電極Ｘo及びＸeの該金属電極は、該透明電極
の、該電極Ｙiから離れる側に配置されている。
【００２６】この第２態様によれば、電極Ｙiが細幅と
なるので、電極Ｙiに走査パルスを供給した時の消費電
力が低減されるという効果を奏する。また、画素ピッチ
をより狭くすることが可能となるという効果を奏する。
第３発明では、基板に、維持放電を行うための複数の維
持電極が互いに平行に形成され、該基板と離間し対向配
置された他の基板に、該維持電極と離間して交差するよ
うに複数のアドレス電極が互いに平行に形成されたプラ
ズマディスプレイパネルにおいて、隣り合う該維持電極
の間のうち非表示行である電極間に遮光体が配置されて
いる。
なるので、電極Ｙiに走査パルスを供給した時の消費電
力が低減されるという効果を奏する。また、画素ピッチ
をより狭くすることが可能となるという効果を奏する。
第３発明では、基板に、維持放電を行うための複数の維
持電極が互いに平行に形成され、該基板と離間し対向配
置された他の基板に、該維持電極と離間して交差するよ
うに複数のアドレス電極が互いに平行に形成されたプラ
ズマディスプレイパネルにおいて、隣り合う該維持電極
の間のうち非表示行である電極間に遮光体が配置されて
いる。
【００２７】この第３発明によれば、遮光体により、非
表示行での放電発光による黒表示品質の低下を抑制する
ことができるという効果を奏する。第３発明の第１態様
では、上記プラズマディスプレイパネルは、上記アドレ
ス電極が蛍光体で被われ、上記遮光体は、観察者側の面
が該蛍光体よりも暗い色である。
表示行での放電発光による黒表示品質の低下を抑制する
ことができるという効果を奏する。第３発明の第１態様
では、上記プラズマディスプレイパネルは、上記アドレ
ス電極が蛍光体で被われ、上記遮光体は、観察者側の面
が該蛍光体よりも暗い色である。
【００２８】この第１態様によれば、外光が非表示行の
遮光体で吸収されるので、明るい場所に配置されたＰＤ
Ｐの画像のコントラストが、外光が非表示行の蛍光体で
反射されて観察者の目に入る場合よりも向上するという
効果を奏する。第４発明に係るプラズマディスプレイ装
置では、例えば図２５及び図２６に示す如く、基板に、
ｉ＝１〜ｎについて互いに平行な電極ＸiとＹiとの組が
順に配置され、該基板又は該基板と離間し対向配置され
た他の基板に、該電極Ｘi及びＹiと離間して交差するよ
うに複数のアドレス電極が配置され、ｉ＝１〜ｎ−１に
ついて非表示行である電極Ｙi−電極Ｘi+1間の前方に遮
光体が配置されたプラズマディスプレイパネルと、電極
駆動回路とを有し、該電極駆動回路は、リセット期間に
おいて、ｉ＝１〜ｎ−１につき、該電極Ｘiの印加電圧
波形と該電極Ｙiの印加電圧波形とを同相にし且つ電極
Ｘi+1の印加電圧波形と電極Ｙi+1の印加電圧波形とを同
相にして、該電極Ｙi−電極Ｘi+1間で放電を行わせるリ
セット手段と、該リセット期間経過後のアドレス期間に
おいて、ｉ＝１〜ｎにつき、該電極Ｘi又は該電極Ｙiの
一方と表示データに応じて選択したアドレス電極との間
でアドレス放電を行わせ、該アドレス放電をトリガとし
て該電極Ｘi−電極Ｙi間に放電を行わせて、維持放電に
必要な壁電荷を該表示データに応じて生成させるアドレ
ス手段と、該アドレス期間経過後のサステイン期間にお
いて、ｉ＝１〜ｎにつき、該電極Ｘi−電極Ｙi間に交流
維持パルスを供給する維持手段と、を有する。
遮光体で吸収されるので、明るい場所に配置されたＰＤ
Ｐの画像のコントラストが、外光が非表示行の蛍光体で
反射されて観察者の目に入る場合よりも向上するという
効果を奏する。第４発明に係るプラズマディスプレイ装
置では、例えば図２５及び図２６に示す如く、基板に、
ｉ＝１〜ｎについて互いに平行な電極ＸiとＹiとの組が
順に配置され、該基板又は該基板と離間し対向配置され
た他の基板に、該電極Ｘi及びＹiと離間して交差するよ
うに複数のアドレス電極が配置され、ｉ＝１〜ｎ−１に
ついて非表示行である電極Ｙi−電極Ｘi+1間の前方に遮
光体が配置されたプラズマディスプレイパネルと、電極
駆動回路とを有し、該電極駆動回路は、リセット期間に
おいて、ｉ＝１〜ｎ−１につき、該電極Ｘiの印加電圧
波形と該電極Ｙiの印加電圧波形とを同相にし且つ電極
Ｘi+1の印加電圧波形と電極Ｙi+1の印加電圧波形とを同
相にして、該電極Ｙi−電極Ｘi+1間で放電を行わせるリ
セット手段と、該リセット期間経過後のアドレス期間に
おいて、ｉ＝１〜ｎにつき、該電極Ｘi又は該電極Ｙiの
一方と表示データに応じて選択したアドレス電極との間
でアドレス放電を行わせ、該アドレス放電をトリガとし
て該電極Ｘi−電極Ｙi間に放電を行わせて、維持放電に
必要な壁電荷を該表示データに応じて生成させるアドレ
ス手段と、該アドレス期間経過後のサステイン期間にお
いて、ｉ＝１〜ｎにつき、該電極Ｘi−電極Ｙi間に交流
維持パルスを供給する維持手段と、を有する。
【００２９】この第４発明によれば、遮光体により、プ
ライミングのための放電の際の発光による黒表示品質の
低下を抑制することができるという効果を奏する。遮光
体により高精細化が妨げられるが、図３０の従来構成と
比較すれば、隔壁１９１〜１９６を形成する必要がない
ので、製造容易であり且つ画素ピッチをより短くするこ
とができるという効果を奏する。
ライミングのための放電の際の発光による黒表示品質の
低下を抑制することができるという効果を奏する。遮光
体により高精細化が妨げられるが、図３０の従来構成と
比較すれば、隔壁１９１〜１９６を形成する必要がない
ので、製造容易であり且つ画素ピッチをより短くするこ
とができるという効果を奏する。
【００３０】第５発明では、例えば図２７〜図２９に示
す如く、維持放電に必要な壁電荷を表示データに応じて
生成させるために、対向して交差する走査電極との間に
放電させるための複数のアドレス電極束が互いに沿って
基板に形成されたプラズマディスプレイパネルであっ
て、各アドレス電極束は、１単色画素列に対応して互い
に沿って該基板に形成されたｍ本（ｍ≧２）のアドレス
電極と、該基板から見て該ｍ本のアドレス電極の上方
に、該アドレス電極の長手方向に沿って各単色画素に対
応して配置されたパッドと、該アドレス電極の長手方向
に沿って規則的に各パッドをいずれか１本の該アドレス
電極と接続させるコンタクトと、を有する。
す如く、維持放電に必要な壁電荷を表示データに応じて
生成させるために、対向して交差する走査電極との間に
放電させるための複数のアドレス電極束が互いに沿って
基板に形成されたプラズマディスプレイパネルであっ
て、各アドレス電極束は、１単色画素列に対応して互い
に沿って該基板に形成されたｍ本（ｍ≧２）のアドレス
電極と、該基板から見て該ｍ本のアドレス電極の上方
に、該アドレス電極の長手方向に沿って各単色画素に対
応して配置されたパッドと、該アドレス電極の長手方向
に沿って規則的に各パッドをいずれか１本の該アドレス
電極と接続させるコンタクトと、を有する。
【００３１】この第５発明によれば、同時に複数行アド
レスすることができ、アドレス期間が短縮されるので、
その分、サブフレーム数を多くして多階調化が可能とな
り又は維持放電回数を多くして高輝度化が可能になると
いう効果を奏する。第６発明に係るプラズマディスプレ
イパネル駆動方法は、上記第１発明のプラズマディスプ
レイ装置を動作させることにより実施される。
レスすることができ、アドレス期間が短縮されるので、
その分、サブフレーム数を多くして多階調化が可能とな
り又は維持放電回数を多くして高輝度化が可能になると
いう効果を奏する。第６発明に係るプラズマディスプレ
イパネル駆動方法は、上記第１発明のプラズマディスプ
レイ装置を動作させることにより実施される。
【００３２】第６発明の第１態様は、上記第１発明の第
１態様のプラズマディスプレイ装置を動作させることに
より実施される。第７発明に係るプラズマディスプレイ
パネル駆動方法は、上記第２発明のプラズマディスプレ
イ装置を動作させることにより実施される。第８発明に
係るプラズマディスプレイパネル駆動方法は、上記第４
発明のプラズマディスプレイ装置を動作させることによ
り実施される。
１態様のプラズマディスプレイ装置を動作させることに
より実施される。第７発明に係るプラズマディスプレイ
パネル駆動方法は、上記第２発明のプラズマディスプレ
イ装置を動作させることにより実施される。第８発明に
係るプラズマディスプレイパネル駆動方法は、上記第４
発明のプラズマディスプレイ装置を動作させることによ
り実施される。
【００３３】第９発明に係るプラズマディスプレイパネ
ル駆動方法は、上記第５発明のプラズマディスプレイパ
ネルに対する駆動方法であって、上記ｍ本のアドレス電
極に接続されたパッドと対向するｍ本の上記走査電極を
同時に選択し、該ｍ本のアドレス電極に同時に、対応す
る行の表示データに応じた電圧を印加し、ｍ本単位で該
走査電極を走査する。
ル駆動方法は、上記第５発明のプラズマディスプレイパ
ネルに対する駆動方法であって、上記ｍ本のアドレス電
極に接続されたパッドと対向するｍ本の上記走査電極を
同時に選択し、該ｍ本のアドレス電極に同時に、対応す
る行の表示データに応じた電圧を印加し、ｍ本単位で該
走査電極を走査する。
【００３４】
【発明の実施の形態】以下、図面に基づいて本発明の実
施形態を説明する。 ［第１実施形態］図１は、本発明の第１実施形態のＰＤ
Ｐ１０を示す。図１では、表示行Ｌ１のみについて画素
を点線で示している。説明の簡単化のために、ＰＤＰ１
０の画素数を、モノクロ画素換算で６×８＝４８として
いる。本発明は、カラー又はモノクロのいずれにも適用
でき、カラーの１画素はモノクロの３画素に相当する。
施形態を説明する。 ［第１実施形態］図１は、本発明の第１実施形態のＰＤ
Ｐ１０を示す。図１では、表示行Ｌ１のみについて画素
を点線で示している。説明の簡単化のために、ＰＤＰ１
０の画素数を、モノクロ画素換算で６×８＝４８として
いる。本発明は、カラー又はモノクロのいずれにも適用
でき、カラーの１画素はモノクロの３画素に相当する。
【００３５】ＰＤＰ１０は、製造を容易にしかつ画素ピ
ッチを縮小して高精細化を図るために、図３１のＰＤＰ
１０Ｑから隔壁１９１〜１９９を除去した構成となって
いる。この除去により隣合う表示行間の影響で誤放電が
生じないように、後述の如く面放電の電極間Ｌ１〜Ｌ８
の奇数行と偶数行とで維持パルス電圧波形が互いに逆相
になるようにインターレース走査する（従来のインター
レース走査では、Ｌ２、Ｌ４、Ｌ６、Ｌ８が完全非表示
行であったので、奇数フィールドで行Ｌ１、Ｌ５を走査
し偶数フィールドで行Ｌ３、Ｌ７を走査していた）。
ッチを縮小して高精細化を図るために、図３１のＰＤＰ
１０Ｑから隔壁１９１〜１９９を除去した構成となって
いる。この除去により隣合う表示行間の影響で誤放電が
生じないように、後述の如く面放電の電極間Ｌ１〜Ｌ８
の奇数行と偶数行とで維持パルス電圧波形が互いに逆相
になるようにインターレース走査する（従来のインター
レース走査では、Ｌ２、Ｌ４、Ｌ６、Ｌ８が完全非表示
行であったので、奇数フィールドで行Ｌ１、Ｌ５を走査
し偶数フィールドで行Ｌ３、Ｌ７を走査していた）。
【００３６】図２は、カラー画素１０ａの対向面間を広
げた状態を示す。図３は、カラー画素１０ａの、電極Ｘ
１に沿った縦断面を示す。ガラス基板１１の一面には、
ＩＴ０膜等の透明電極１２１及び１２２が互いに平行に
配置され、透明電極１２１及び１２２の長手方向に沿っ
た電圧低下を低減するために、銅等の金属電極１３１及
び１３２がそれぞれ透明電極１２１及び１２２上の中央
線に沿って形成されている。透明電極１２１と金属電極
１３１とで電極Ｘ１が構成され、透明電極１２２と金属
電極１３２とで電極Ｙ１が構成されている。ガラス基板
１１、電極Ｘ１及び電極Ｙ１上には、壁電荷保持用の誘
電体１４が被着され、さらにその上にＭｇＯ保護膜１５
が被着されている。
げた状態を示す。図３は、カラー画素１０ａの、電極Ｘ
１に沿った縦断面を示す。ガラス基板１１の一面には、
ＩＴ０膜等の透明電極１２１及び１２２が互いに平行に
配置され、透明電極１２１及び１２２の長手方向に沿っ
た電圧低下を低減するために、銅等の金属電極１３１及
び１３２がそれぞれ透明電極１２１及び１２２上の中央
線に沿って形成されている。透明電極１２１と金属電極
１３１とで電極Ｘ１が構成され、透明電極１２２と金属
電極１３２とで電極Ｙ１が構成されている。ガラス基板
１１、電極Ｘ１及び電極Ｙ１上には、壁電荷保持用の誘
電体１４が被着され、さらにその上にＭｇＯ保護膜１５
が被着されている。
【００３７】一方、ガラス基板１６の、ＭｇＯ保護膜１
５と対向する面には、電極Ｘ１及びＹ１と直交する方向
に、アドレス電極Ａ１、Ａ２、Ａ３及びこれらの間を仕
切る隔壁１７１〜１７３が形成されている。隔壁１７１
と隔壁１７２との間、隔壁１７２と隔壁１７３との間及
び隔壁１７３と隔壁１７４との間にはそれぞれ、放電に
より生じた紫外線が入射して赤色光を発する蛍光体１８
１、緑色光を発する蛍光体１８２及び青色光を発する蛍
光体１８３が被着されている。蛍光体１８１〜１８３と
ＭｇＯ保護膜１５との間の放電空間には、例えばＮｅ＋
Ｘeペニング混合ガスが封入されている。
５と対向する面には、電極Ｘ１及びＹ１と直交する方向
に、アドレス電極Ａ１、Ａ２、Ａ３及びこれらの間を仕
切る隔壁１７１〜１７３が形成されている。隔壁１７１
と隔壁１７２との間、隔壁１７２と隔壁１７３との間及
び隔壁１７３と隔壁１７４との間にはそれぞれ、放電に
より生じた紫外線が入射して赤色光を発する蛍光体１８
１、緑色光を発する蛍光体１８２及び青色光を発する蛍
光体１８３が被着されている。蛍光体１８１〜１８３と
ＭｇＯ保護膜１５との間の放電空間には、例えばＮｅ＋
Ｘeペニング混合ガスが封入されている。
【００３８】隔壁１７１〜１７４は、放電により生じた
紫外線が隣接画素に入射するのを防止し、また、放電空
間を形成するためのスペーサとして機能する。蛍光体１
８１〜１８３を同一物質にすれば、ＰＤＰ１０はモノク
ロ表示用となる。図４は、上記構成のＰＤＰ１０を用い
たプラズマディスプレイ装置２０の概略構成を示す。
紫外線が隣接画素に入射するのを防止し、また、放電空
間を形成するためのスペーサとして機能する。蛍光体１
８１〜１８３を同一物質にすれば、ＰＤＰ１０はモノク
ロ表示用となる。図４は、上記構成のＰＤＰ１０を用い
たプラズマディスプレイ装置２０の概略構成を示す。
【００３９】制御回路２１は、外部から供給される表示
データＤＡＴＡをＰＤＰ１０用のデータに変換して、ア
ドレス回路２２のシフトレジスタ２２１に供給し、ま
た、外部から供給されるクロックＣＬＫ、垂直同期信号
ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣに基づき、各種
制御信号を生成して、構成要素２２〜２７、２８１及び
２８２へ供給する。
データＤＡＴＡをＰＤＰ１０用のデータに変換して、ア
ドレス回路２２のシフトレジスタ２２１に供給し、ま
た、外部から供給されるクロックＣＬＫ、垂直同期信号
ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣに基づき、各種
制御信号を生成して、構成要素２２〜２７、２８１及び
２８２へ供給する。
【００４０】図７及び図８に示すような電圧波形を電極
に印加するために、電源回路２９から、アドレス回路２
２へ電圧Ｖａｗ、Ｖａ及びＶｅが供給され、奇数Ｙサス
テイン回路２４及び偶数Ｙサステイン回路２５の各々へ
電圧−Ｖｃ、−Ｖｙ及びＶｓが供給され、奇数Ｘサステ
イン回路２６及び偶数Ｘサステイン回路２７の各々へ電
圧Ｖｗ、Ｖｘ及びＶｓが供給される。
に印加するために、電源回路２９から、アドレス回路２
２へ電圧Ｖａｗ、Ｖａ及びＶｅが供給され、奇数Ｙサス
テイン回路２４及び偶数Ｙサステイン回路２５の各々へ
電圧−Ｖｃ、−Ｖｙ及びＶｓが供給され、奇数Ｘサステ
イン回路２６及び偶数Ｘサステイン回路２７の各々へ電
圧Ｖｗ、Ｖｘ及びＶｓが供給される。
【００４１】ボックス２２１中の数値は、互いに同一構
成の要素を識別するためのものであり、例えば２２１
（３）はシフトレジスタ２２１の第３ビットである。他
の構成要素についても同様である。アドレス回路２２で
は、アドレス期間において、制御回路２１から１行分の
表示データがシフトレジスタ２２１に供給されると、ビ
ット２２１（１）〜（６）がそれぞれラッチ回路２２２
のビット２２２（１）〜（６）に保持され、その値に応
じて、ドライバ２２３（１）〜（６）内の不図示のスイ
ッチがオン／オフ制御され、電圧Ｖａ又は０Ｖの２値電
圧パターンがアドレス電極Ａ１〜Ａ６に供給される。
成の要素を識別するためのものであり、例えば２２１
（３）はシフトレジスタ２２１の第３ビットである。他
の構成要素についても同様である。アドレス回路２２で
は、アドレス期間において、制御回路２１から１行分の
表示データがシフトレジスタ２２１に供給されると、ビ
ット２２１（１）〜（６）がそれぞれラッチ回路２２２
のビット２２２（１）〜（６）に保持され、その値に応
じて、ドライバ２２３（１）〜（６）内の不図示のスイ
ッチがオン／オフ制御され、電圧Ｖａ又は０Ｖの２値電
圧パターンがアドレス電極Ａ１〜Ａ６に供給される。
【００４２】走査回路２３は、シフトレジスタ２３１と
ドライバ２３２とを備えている。アドレス期間では、シ
フトレジスタ２３１の直列データ入力端に各ＶＳＹＮＣ
サイクルの最初のアドレスサイクルのみ‘１’が供給さ
れ、これがアドレスサイクルに同期してシフトされる。
シフトレジスタ２３１のビット２３１（１）〜（４）の
値により、ドライバ２３２（１）〜（６）内の不図示の
スイッチがオン／オフ制御され、選択電圧−Ｖｙ又は非
選択電圧−Ｖｃが電極Ｙ１〜Ｙ４に印加される。すなわ
ち、シフトレジスタ２３１のシフトにより電極Ｙ１〜Ｙ
４が順に選択され、選択された電極Ｙに選択電圧−Ｖｙ
が印加され、非選択の電極Ｙに非選択電圧−Ｖｃが印加
される。これら電圧−Ｖｙ及び−Ｖｃは、奇数Ｙサステ
イン回路２４及び偶数Ｙサステイン回路２５から供給さ
れる。サステイン期間では、奇数Ｙサステイン回路２４
からドライバ２３２（１）及び（３）を介してＹ電極の
うち奇数番目の電極Ｙ１及びＹ３に、第１の維持パルス
列が供給され、偶数Ｙサステイン回路２５からドライバ
２３２（２）及び（４）を介してＹ電極のうち偶数番目
の電極Ｙ２及びＹ４に、第１の維持パルス列と位相が１
８０゜ずれた第２の維持パルス列が供給される。
ドライバ２３２とを備えている。アドレス期間では、シ
フトレジスタ２３１の直列データ入力端に各ＶＳＹＮＣ
サイクルの最初のアドレスサイクルのみ‘１’が供給さ
れ、これがアドレスサイクルに同期してシフトされる。
シフトレジスタ２３１のビット２３１（１）〜（４）の
値により、ドライバ２３２（１）〜（６）内の不図示の
スイッチがオン／オフ制御され、選択電圧−Ｖｙ又は非
選択電圧−Ｖｃが電極Ｙ１〜Ｙ４に印加される。すなわ
ち、シフトレジスタ２３１のシフトにより電極Ｙ１〜Ｙ
４が順に選択され、選択された電極Ｙに選択電圧−Ｖｙ
が印加され、非選択の電極Ｙに非選択電圧−Ｖｃが印加
される。これら電圧−Ｖｙ及び−Ｖｃは、奇数Ｙサステ
イン回路２４及び偶数Ｙサステイン回路２５から供給さ
れる。サステイン期間では、奇数Ｙサステイン回路２４
からドライバ２３２（１）及び（３）を介してＹ電極の
うち奇数番目の電極Ｙ１及びＹ３に、第１の維持パルス
列が供給され、偶数Ｙサステイン回路２５からドライバ
２３２（２）及び（４）を介してＹ電極のうち偶数番目
の電極Ｙ２及びＹ４に、第１の維持パルス列と位相が１
８０゜ずれた第２の維持パルス列が供給される。
【００４３】電極Ｘの回路では、サステイン期間におい
て、奇数Ｘサステイン回路２６からドライバ２８１を介
し、Ｘ電極のうち奇数番目の電極Ｘ１、Ｘ３及びＸ５
に、上記第２の維持パルス列が供給され、偶数Ｘサステ
イン回路２７から、Ｘ電極のうち偶数番目の電極Ｘ２及
びＸ４に、上記第１の維持パルス列が供給される。リセ
ット期間においては、Ｘサステイン回路２６及び２７か
らそれぞれ、電極Ｘ１〜Ｘ５に共通に全面書き込みパル
スが供給される。アドレス期間においては、走査パルス
に対応して、図７及び図８に示すように、２アドレスサ
イクルのパルス列が奇数Ｘサステイン回路２６から、Ｘ
電極のうち奇数番目の電極Ｘ１、Ｘ３及びＸ５に供給さ
れ、該パルス列の位相を１８０゜ずらしたパルス列が、
偶数Ｘサステイン回路２７から、Ｘ電極のうち偶数番目
の電極Ｘ２及びＸ４に供給される。
て、奇数Ｘサステイン回路２６からドライバ２８１を介
し、Ｘ電極のうち奇数番目の電極Ｘ１、Ｘ３及びＸ５
に、上記第２の維持パルス列が供給され、偶数Ｘサステ
イン回路２７から、Ｘ電極のうち偶数番目の電極Ｘ２及
びＸ４に、上記第１の維持パルス列が供給される。リセ
ット期間においては、Ｘサステイン回路２６及び２７か
らそれぞれ、電極Ｘ１〜Ｘ５に共通に全面書き込みパル
スが供給される。アドレス期間においては、走査パルス
に対応して、図７及び図８に示すように、２アドレスサ
イクルのパルス列が奇数Ｘサステイン回路２６から、Ｘ
電極のうち奇数番目の電極Ｘ１、Ｘ３及びＸ５に供給さ
れ、該パルス列の位相を１８０゜ずらしたパルス列が、
偶数Ｘサステイン回路２７から、Ｘ電極のうち偶数番目
の電極Ｘ２及びＸ４に供給される。
【００４４】上記回路２２３、２３２、２４、２５、２
６及び２７は、電源回路２９から供給される電圧をオン
／オフするスイッチング回路である。図５は、表示画像
の１フレームの構成を示す。このフレームは、奇数フィ
ールドと偶数フィールドとに２分割され、いずれのフィ
ールドも第１〜３サブフィールドからなる。各サブフィ
ールドにつき、奇数フィールドではＰＤＰ１０の各電極
に図７に示す波形の電圧を供給して図１の行Ｌ１、Ｌ
３、Ｌ５及びＬ７を表示させ、偶数フィールドではＰＤ
Ｐ１０の各電極に図８に示す波形の電圧を供給して図１
の行Ｌ２、Ｌ４、Ｌ６及びＬ８を表示させる。第１〜３
サブフィールドでのサステイン期間はそれぞれＴ１、２
Ｔ１及び４Ｔ１となっており、各サブフィールドではそ
の期間の長さに比例した回数だけ維持放電が行われる。
これにより、輝度が８階調となる。同様に、サブフィー
ルド数を８にし、サステイン期間の比を１：２：４：
８：１６：３２：６４：１２８とすれば、輝度が２５６
階調となる。
６及び２７は、電源回路２９から供給される電圧をオン
／オフするスイッチング回路である。図５は、表示画像
の１フレームの構成を示す。このフレームは、奇数フィ
ールドと偶数フィールドとに２分割され、いずれのフィ
ールドも第１〜３サブフィールドからなる。各サブフィ
ールドにつき、奇数フィールドではＰＤＰ１０の各電極
に図７に示す波形の電圧を供給して図１の行Ｌ１、Ｌ
３、Ｌ５及びＬ７を表示させ、偶数フィールドではＰＤ
Ｐ１０の各電極に図８に示す波形の電圧を供給して図１
の行Ｌ２、Ｌ４、Ｌ６及びＬ８を表示させる。第１〜３
サブフィールドでのサステイン期間はそれぞれＴ１、２
Ｔ１及び４Ｔ１となっており、各サブフィールドではそ
の期間の長さに比例した回数だけ維持放電が行われる。
これにより、輝度が８階調となる。同様に、サブフィー
ルド数を８にし、サステイン期間の比を１：２：４：
８：１６：３２：６４：１２８とすれば、輝度が２５６
階調となる。
【００４５】アドレス期間での表示行の走査は、図６
（Ａ）の○内の番号順に行われる。すなわち、奇数フィ
ールドでは表示行Ｌ１、Ｌ３、Ｌ５及びＬ７の順に走査
され、偶数フィールドでは表示行Ｌ２、Ｌ４、Ｌ６及び
Ｌ８の順に走査される。次に、奇数フィールドでの動作
を図７に基づいて説明する。図７中のＷ、Ｅ、Ａ及びＳ
はそれぞれ全面書き込み放電、全面自己消去放電、アド
レス放電及び維持放電が生ずる時点を示している。以
下、簡単化のために次のように総称する。
（Ａ）の○内の番号順に行われる。すなわち、奇数フィ
ールドでは表示行Ｌ１、Ｌ３、Ｌ５及びＬ７の順に走査
され、偶数フィールドでは表示行Ｌ２、Ｌ４、Ｌ６及び
Ｌ８の順に走査される。次に、奇数フィールドでの動作
を図７に基づいて説明する。図７中のＷ、Ｅ、Ａ及びＳ
はそれぞれ全面書き込み放電、全面自己消去放電、アド
レス放電及び維持放電が生ずる時点を示している。以
下、簡単化のために次のように総称する。
【００４６】Ｘ電極：電極Ｘ１〜Ｘ５ 奇数Ｘ電極：電極Ｘ１、Ｘ３及びＸ５ 偶数Ｘ電極：電極Ｘ２及びＸ４ Ｙ電極：電極Ｙ１〜Ｙ４ 奇数Ｙ電極：電極Ｙ１及びＹ３ 偶数Ｙ電極：電極Ｙ２及びＹ４ アドレス電極：アドレス電極Ａ１〜Ａ６ また、 Ｖｆｘｙ：隣合うＸ電極とＹ電極との間の放電開始電圧 Ｖｆａｙ：対向するアドレス電極とＹ電極との間の放電
開始電圧 Ｖwall：隣合うＸ電極とＹ電極との間の放電により生じ
た壁電荷による、正の壁電荷と負の壁電荷との間の電圧
（壁電圧） とする。例えば、Ｖｆｘｙ＝２９０Ｖ、Ｖｆａｙ＝１８
０Ｖである。また、アドレス電極とＹ電極との間をＡ−
Ｙ電極間と称し、他の電極間についても同様に称す。
開始電圧 Ｖwall：隣合うＸ電極とＹ電極との間の放電により生じ
た壁電荷による、正の壁電荷と負の壁電荷との間の電圧
（壁電圧） とする。例えば、Ｖｆｘｙ＝２９０Ｖ、Ｖｆａｙ＝１８
０Ｖである。また、アドレス電極とＹ電極との間をＡ−
Ｙ電極間と称し、他の電極間についても同様に称す。
【００４７】（１）リセット期間 リセット期間では、Ｘ電極に供給される電圧波形は全面
書き込みパルスで互いに同一であり、Ｙ電極に供給され
る電圧波形は０Ｖで互いに同一であり、アドレス電極に
供給される電圧波形は中間電圧パルスで互いに同一であ
る。最初、各電極の印加電圧は０Ｖとなっている。リセ
ット期間の前のサステイン期間の最後の維持パルスによ
り、点灯画素のＭｇＯ保護膜１５上には、Ｘ電極側に正
の壁電荷が存在しＹ電極側に負の壁電荷が存在する。消
灯画素のＸ電極側及びＹ電極側には壁電荷が殆ど存在し
ない。
書き込みパルスで互いに同一であり、Ｙ電極に供給され
る電圧波形は０Ｖで互いに同一であり、アドレス電極に
供給される電圧波形は中間電圧パルスで互いに同一であ
る。最初、各電極の印加電圧は０Ｖとなっている。リセ
ット期間の前のサステイン期間の最後の維持パルスによ
り、点灯画素のＭｇＯ保護膜１５上には、Ｘ電極側に正
の壁電荷が存在しＹ電極側に負の壁電荷が存在する。消
灯画素のＸ電極側及びＹ電極側には壁電荷が殆ど存在し
ない。
【００４８】ａ≦ｔ≦ｂにおいて、Ｘ電極に電圧Ｖｗの
リセットパルスが供給され、アドレス電極に電圧Ｖａｗ
の中間電圧パルスが供給される。例えばＶｗ＝３１０Ｖ
であって、Ｖｗ＞Ｖｆｘｙであり、壁電荷の有無に係わ
らず隣り合うＸ−Ｙ電極間、すなわち表示行Ｌ１〜Ｌ８
のＸ−Ｙ電極間で全面書き込み放電Ｗが生じ、生じた電
子及び正イオンがＸ−Ｙ電極間電圧Ｖｗによる電界で引
かれて逆極性の壁電荷が生じ、これにより放電空間の電
界強度が低減し、１〜数μｓで放電が終結する。電圧Ｖ
ａｗはＶｗ／２程度であり、リセットパルス印加時には
Ａ−Ｘ電極間の電圧とＡ−Ｙ電極間の電圧とが互いに逆
相で絶対値がほぼ等しくなるので、放電により蛍光体に
付着する壁電荷の平均はほぼ０になる。
リセットパルスが供給され、アドレス電極に電圧Ｖａｗ
の中間電圧パルスが供給される。例えばＶｗ＝３１０Ｖ
であって、Ｖｗ＞Ｖｆｘｙであり、壁電荷の有無に係わ
らず隣り合うＸ−Ｙ電極間、すなわち表示行Ｌ１〜Ｌ８
のＸ−Ｙ電極間で全面書き込み放電Ｗが生じ、生じた電
子及び正イオンがＸ−Ｙ電極間電圧Ｖｗによる電界で引
かれて逆極性の壁電荷が生じ、これにより放電空間の電
界強度が低減し、１〜数μｓで放電が終結する。電圧Ｖ
ａｗはＶｗ／２程度であり、リセットパルス印加時には
Ａ−Ｘ電極間の電圧とＡ−Ｙ電極間の電圧とが互いに逆
相で絶対値がほぼ等しくなるので、放電により蛍光体に
付着する壁電荷の平均はほぼ０になる。
【００４９】ｔ＝ｂでリセットパルスが立ち下がると、
すなわち壁電圧と逆極性の印加電圧が消失すると、Ｘ−
Ｙ電極間の壁電圧Ｖwallが放電開始電圧Ｖｆｘｙより大
きくなり、全面自己消去放電Ｅが生ずる。この際、Ｘ電
極、Ｙ電極及びアドレス電極がいずれも０Ｖであるの
で、この放電により壁電荷は殆ど生ぜず、放電空間内で
イオンと電子が再結合して殆ど完全に中和される。空間
には、再結合しきれない多少の電荷が漂っているが、こ
の空間電荷は、次のアドレス放電において、放電を起こ
しやすくする種火の役割を果たす。これは、プライミン
グ効果として知られている。
すなわち壁電圧と逆極性の印加電圧が消失すると、Ｘ−
Ｙ電極間の壁電圧Ｖwallが放電開始電圧Ｖｆｘｙより大
きくなり、全面自己消去放電Ｅが生ずる。この際、Ｘ電
極、Ｙ電極及びアドレス電極がいずれも０Ｖであるの
で、この放電により壁電荷は殆ど生ぜず、放電空間内で
イオンと電子が再結合して殆ど完全に中和される。空間
には、再結合しきれない多少の電荷が漂っているが、こ
の空間電荷は、次のアドレス放電において、放電を起こ
しやすくする種火の役割を果たす。これは、プライミン
グ効果として知られている。
【００５０】（２）アドレス放電期間 アドレス期間では、奇数Ｘ電極に供給される電圧波形は
互いに同一であり、偶数Ｘ電極に供給される電圧波形は
互いに同一であり、非選択のＹ電極に供給される電圧波
形は電圧−Ｖｃで互いに同一である。Ｙ電極はＹ１〜Ｙ
４の順に選択され、選択された電極に電圧−Ｖｙの走査
パルスが供給され、非選択の電極は電圧−Ｖｃにされ
る。例えば、 Ｖｃ＝Ｖａ＝５０Ｖ、Ｖｙ＝１５０Ｖ である。
互いに同一であり、偶数Ｘ電極に供給される電圧波形は
互いに同一であり、非選択のＹ電極に供給される電圧波
形は電圧−Ｖｃで互いに同一である。Ｙ電極はＹ１〜Ｙ
４の順に選択され、選択された電極に電圧−Ｖｙの走査
パルスが供給され、非選択の電極は電圧−Ｖｃにされ
る。例えば、 Ｖｃ＝Ｖａ＝５０Ｖ、Ｖｙ＝１５０Ｖ である。
【００５１】（ｃ≦ｔ≦ｄ）電極Ｙ１に電圧−Ｖｙの走
査パルスが供給され、アドレス電極には点灯させようと
する画素について電圧Ｖａの書き込みパルスが供給され
る。次の関係、 Ｖａ＋Ｖｙ＞Ｖｆａｙ が成立しており、点灯させようとする画素についてのみ
アドレス放電が生じ、逆極性の壁電荷が生じて放電が終
結する。このアドレス放電の際、電極Ｙ１と隣合う電極
Ｘ１及びＸ２のうち、電極Ｘ１のみに電圧Ｖｘのパルス
が供給されている。このアドレス放電でトリガされる場
合のＸ−Ｙ電極間放電開始電圧をＶｘｙｔとすると、次
の関係、 Ｖｘ＋Ｖｃ＜Ｖｘｙｔ＜Ｖｘ＋Ｖｙ＜Ｖｆｘｙ が成立しており、表示行Ｌ１のＸ１−Ｙ１電極間で書き
込み放電が生じ、自己放電しない程度の逆極性の壁電荷
がＸ１−Ｙ１電極間に生成されて放電が終結する。他
方、表示行Ｌ２のＸ２−Ｙ１電極間では放電が生じな
い。
査パルスが供給され、アドレス電極には点灯させようと
する画素について電圧Ｖａの書き込みパルスが供給され
る。次の関係、 Ｖａ＋Ｖｙ＞Ｖｆａｙ が成立しており、点灯させようとする画素についてのみ
アドレス放電が生じ、逆極性の壁電荷が生じて放電が終
結する。このアドレス放電の際、電極Ｙ１と隣合う電極
Ｘ１及びＸ２のうち、電極Ｘ１のみに電圧Ｖｘのパルス
が供給されている。このアドレス放電でトリガされる場
合のＸ−Ｙ電極間放電開始電圧をＶｘｙｔとすると、次
の関係、 Ｖｘ＋Ｖｃ＜Ｖｘｙｔ＜Ｖｘ＋Ｖｙ＜Ｖｆｘｙ が成立しており、表示行Ｌ１のＸ１−Ｙ１電極間で書き
込み放電が生じ、自己放電しない程度の逆極性の壁電荷
がＸ１−Ｙ１電極間に生成されて放電が終結する。他
方、表示行Ｌ２のＸ２−Ｙ１電極間では放電が生じな
い。
【００５２】（ｄ≦ｔ≦ｅ）電極Ｙ２に電圧−Ｖｙの走
査パルスが供給され、偶数Ｘ電極に電圧Ｖｘのパルスが
供給され、アドレス電極には点灯させようとする画素に
ついて電圧Ｖａの書き込みパルスが供給され、上記同様
にして、表示行Ｌ３のＸ２−Ｙ２電極間で書き込み放電
が生じ、逆極性の壁電荷が生成され、他方、表示行Ｌ４
のＸ３−Ｙ２電極間では放電が生じない。
査パルスが供給され、偶数Ｘ電極に電圧Ｖｘのパルスが
供給され、アドレス電極には点灯させようとする画素に
ついて電圧Ｖａの書き込みパルスが供給され、上記同様
にして、表示行Ｌ３のＸ２−Ｙ２電極間で書き込み放電
が生じ、逆極性の壁電荷が生成され、他方、表示行Ｌ４
のＸ３−Ｙ２電極間では放電が生じない。
【００５３】以下、ｅ≦ｔ≦ｇにおいて上記同様の動作
が行われる。このようにして、表示行Ｌ１、Ｌ３、Ｌ５
及びＬ７の順に、点灯しようとする画素について、表示
データの書き込み放電が生じ、そのＹ電極側に正の壁電
荷が生成され、そのＸ電極側に負の壁電荷が生成され
る。 （３）サステイン期間 サステイン期間では、奇数Ｘ電極及び偶数Ｙ電極に同位
相かつ同電圧Ｖｓの維持パルス列が供給され、この維持
パルス列の位相を１８０゜（１／２周期）ずらした維持
パルス列が偶数Ｘ電極及び奇数Ｙ電極に供給される。ま
た、最初の維持パルスの立ち上がりに同期して、アドレ
ス電極に電圧Ｖｅが供給され、サステイン期間が終了す
るまで維持される。
が行われる。このようにして、表示行Ｌ１、Ｌ３、Ｌ５
及びＬ７の順に、点灯しようとする画素について、表示
データの書き込み放電が生じ、そのＹ電極側に正の壁電
荷が生成され、そのＸ電極側に負の壁電荷が生成され
る。 （３）サステイン期間 サステイン期間では、奇数Ｘ電極及び偶数Ｙ電極に同位
相かつ同電圧Ｖｓの維持パルス列が供給され、この維持
パルス列の位相を１８０゜（１／２周期）ずらした維持
パルス列が偶数Ｘ電極及び奇数Ｙ電極に供給される。ま
た、最初の維持パルスの立ち上がりに同期して、アドレ
ス電極に電圧Ｖｅが供給され、サステイン期間が終了す
るまで維持される。
【００５４】（ｈ≦ｔ≦ｐ）奇数Ｙ電極及び偶数Ｘ電極
に電圧Ｖｓの維持パルスが供給される。奇数Ｙ−奇数Ｘ
電極間の画素の実効電圧はＶｓ＋Ｖwallとなり、偶数Ｙ
−偶数Ｘ電極間の画素の実効電圧はＶｓ−Ｖwallとな
り、奇数Ｘ−偶数Ｙ電極間及び偶数Ｘ−奇数Ｙ電極間の
画素の実効電圧は２Ｖwallとなる。次の関係、 Ｖｓ＜Ｖｆｘｙ＜Ｖｓ＋Ｖwall、２Ｖwall＜Ｖｆｘｙ が成立しており、奇数Ｙ−奇数Ｘ電極間で維持放電が生
じ、逆極性の壁電荷が生じて放電が終結する。その他の
電極間では維持放電が生じない。したがって、奇数フィ
ールド内での奇数表示行Ｌ１及びＬ５のみ表示が有効に
なる。偶数Ｙ−偶数Ｘ電極間では、この初回のみ維持放
電が生じない。
に電圧Ｖｓの維持パルスが供給される。奇数Ｙ−奇数Ｘ
電極間の画素の実効電圧はＶｓ＋Ｖwallとなり、偶数Ｙ
−偶数Ｘ電極間の画素の実効電圧はＶｓ−Ｖwallとな
り、奇数Ｘ−偶数Ｙ電極間及び偶数Ｘ−奇数Ｙ電極間の
画素の実効電圧は２Ｖwallとなる。次の関係、 Ｖｓ＜Ｖｆｘｙ＜Ｖｓ＋Ｖwall、２Ｖwall＜Ｖｆｘｙ が成立しており、奇数Ｙ−奇数Ｘ電極間で維持放電が生
じ、逆極性の壁電荷が生じて放電が終結する。その他の
電極間では維持放電が生じない。したがって、奇数フィ
ールド内での奇数表示行Ｌ１及びＬ５のみ表示が有効に
なる。偶数Ｙ−偶数Ｘ電極間では、この初回のみ維持放
電が生じない。
【００５５】（ｑ≦ｔ≦ｒ）奇数Ｘ電極及び偶数Ｙ電極
に電圧Ｖｓの維持パルスが供給される。奇数Ｘ−奇数Ｙ
電極間及び偶数Ｙ−偶数Ｘ電極間の画素の実効電圧はい
ずれもＶｓ＋Ｖwallとなり、奇数Ｙ−偶数Ｘ電極間及び
奇数Ｘ−偶数Ｙ電極間の実効電圧は０となる。これによ
り、奇数Ｘ−奇数Ｙ電極間及び偶数Ｙ−偶数Ｘ電極間で
維持放電が生じ、逆極性の壁電荷が生じて放電が終結す
る。その他の電極間では維持放電が生じない。したがっ
て、奇数フィールドの全奇数表示行Ｌ１、Ｌ３、Ｌ５及
びＬ７の表示が同時に有効になる。
に電圧Ｖｓの維持パルスが供給される。奇数Ｘ−奇数Ｙ
電極間及び偶数Ｙ−偶数Ｘ電極間の画素の実効電圧はい
ずれもＶｓ＋Ｖwallとなり、奇数Ｙ−偶数Ｘ電極間及び
奇数Ｘ−偶数Ｙ電極間の実効電圧は０となる。これによ
り、奇数Ｘ−奇数Ｙ電極間及び偶数Ｙ−偶数Ｘ電極間で
維持放電が生じ、逆極性の壁電荷が生じて放電が終結す
る。その他の電極間では維持放電が生じない。したがっ
て、奇数フィールドの全奇数表示行Ｌ１、Ｌ３、Ｌ５及
びＬ７の表示が同時に有効になる。
【００５６】以下、上記同様の維持放電が繰り返され
る。この場合、図７中に記載した壁電荷から明らかなよ
うに、非表示行の奇数Ｙ−偶数Ｘ電極間及び奇数Ｘ−偶
数Ｙ電極間の画素の実効電圧は０となる。サステイン期
間の最後の維持放電は、壁電荷の極性が上記リセット期
間の始めの状態になるようにする。次に、偶数フィール
ドでの動作を説明する。
る。この場合、図７中に記載した壁電荷から明らかなよ
うに、非表示行の奇数Ｙ−偶数Ｘ電極間及び奇数Ｘ−偶
数Ｙ電極間の画素の実効電圧は０となる。サステイン期
間の最後の維持放電は、壁電荷の極性が上記リセット期
間の始めの状態になるようにする。次に、偶数フィール
ドでの動作を説明する。
【００５７】図１において、奇数フィールドでは上記の
ように電極Ｙ１〜Ｙ４と図１の上側に隣合う電極Ｘ１〜
Ｘ４との対の行表示行Ｌ１、Ｌ３、Ｌ５及びＬ７の表示
が有効になる。偶数フィールドでは電極Ｙ１〜Ｙ４と図
１の下側に隣合う電極Ｘ２〜Ｘ５との対の行表示行Ｌ
２、Ｌ４、Ｌ６及びＬ８の表示を有効にすればよい。こ
れは、電極Ｙ１に対する電極Ｘ１と電極Ｘ２の役割を逆
にし、電極Ｙ２に対する電極Ｘ２と電極Ｘ３の役割を逆
にし、以下同様にすればよい。すなわち、グループ化さ
れた奇数Ｘ電極と偶数Ｘ電極とに供給する電圧波形を互
いに入れ替えればよい。図８は、偶数フィールドでのこ
のような電極印加電圧波形を示す。
ように電極Ｙ１〜Ｙ４と図１の上側に隣合う電極Ｘ１〜
Ｘ４との対の行表示行Ｌ１、Ｌ３、Ｌ５及びＬ７の表示
が有効になる。偶数フィールドでは電極Ｙ１〜Ｙ４と図
１の下側に隣合う電極Ｘ２〜Ｘ５との対の行表示行Ｌ
２、Ｌ４、Ｌ６及びＬ８の表示を有効にすればよい。こ
れは、電極Ｙ１に対する電極Ｘ１と電極Ｘ２の役割を逆
にし、電極Ｙ２に対する電極Ｘ２と電極Ｘ３の役割を逆
にし、以下同様にすればよい。すなわち、グループ化さ
れた奇数Ｘ電極と偶数Ｘ電極とに供給する電圧波形を互
いに入れ替えればよい。図８は、偶数フィールドでのこ
のような電極印加電圧波形を示す。
【００５８】偶数フィールドでの動作は、以上の説明及
び図８から明かであり、概説すると、リセット期間では
全面書き込み放電Ｗ及び全面自己消去放電Ｅが行われ、
アドレス期間では電極Ｙ１〜Ｙ４が順に選択されて表示
行Ｌ２、Ｌ４、Ｌ６、Ｌ８の順に表示データの書き込み
放電が行われ、サステイン期間ではこれら表示行Ｌ２、
Ｌ４、Ｌ６、Ｌ８での同時の維持放電が繰り返される。
び図８から明かであり、概説すると、リセット期間では
全面書き込み放電Ｗ及び全面自己消去放電Ｅが行われ、
アドレス期間では電極Ｙ１〜Ｙ４が順に選択されて表示
行Ｌ２、Ｌ４、Ｌ６、Ｌ８の順に表示データの書き込み
放電が行われ、サステイン期間ではこれら表示行Ｌ２、
Ｌ４、Ｌ６、Ｌ８での同時の維持放電が繰り返される。
【００５９】本第１実施形態の駆動方法によれば、奇数
フィールドの表示行と偶数フィールドの表示行とが放電
に関し互いに影響しないので、ＰＤＰを、図３１のＰＤ
Ｐ１０Ｑから隔壁１９１〜１９９を除去した図１の構成
とすることができ、ＰＤＰ１０の製造が容易になって安
価になり、かつ、画素ピッチを縮小して高精細化を達成
することができる。
フィールドの表示行と偶数フィールドの表示行とが放電
に関し互いに影響しないので、ＰＤＰを、図３１のＰＤ
Ｐ１０Ｑから隔壁１９１〜１９９を除去した図１の構成
とすることができ、ＰＤＰ１０の製造が容易になって安
価になり、かつ、画素ピッチを縮小して高精細化を達成
することができる。
【００６０】［第２実施形態］図７及び図８において、
パルスの個数を低減することができれば消費電力を低減
できる。アドレス期間において、奇数Ｘ電極及び偶数Ｘ
電極に供給されるパルスを連続させることができれば、
パルス数を低減できる。これを実現するには、走査順を
図６（Ｂ）に示すようにすればよい。すなわち、奇数フ
ィールド内の表示行Ｌ１、Ｌ３、Ｌ５及びＬ７をさらに
奇数行と偶数行にわけ、その一方を順に走査した後に他
方を順に走査すればよい。偶数フィールドについても奇
数フィールドの場合と同様である。
パルスの個数を低減することができれば消費電力を低減
できる。アドレス期間において、奇数Ｘ電極及び偶数Ｘ
電極に供給されるパルスを連続させることができれば、
パルス数を低減できる。これを実現するには、走査順を
図６（Ｂ）に示すようにすればよい。すなわち、奇数フ
ィールド内の表示行Ｌ１、Ｌ３、Ｌ５及びＬ７をさらに
奇数行と偶数行にわけ、その一方を順に走査した後に他
方を順に走査すればよい。偶数フィールドについても奇
数フィールドの場合と同様である。
【００６１】図９は、このような方法を実施するための
第２実施形態のプラズマディスプレイ装置２０Ａの概略
構成を示す。アドレス期間において、電極Ｙ１、Ｙ３、
Ｙ２、Ｙ４の順に走査するために、ドライバ２３２
（２）の出力端が電極Ｙ３に接続され、ドライバ２３２
（３）の出力端が電極Ｙ２に接続されている。走査回路
２３Ａは、奇数Ｙサステイン回路２４の出力端がドライ
バ２３２（１）及びドライバ２３２（２）の入力端に接
続され、偶数Ｙサステイン回路２５の出力端がドライバ
２３２（３）及びドライバ２３２（４）の入力端に接続
されている点で、図４の走査回路２３と異なっている。
これに応じて、奇数Ｘサステイン回路２６Ａ及び偶数Ｘ
サステイン回路２７Ａは、奇数Ｘ電極及び偶数Ｘ電極へ
の印加電圧波形が図１０及び図１１に示すようになるよ
うに信号を出力する。
第２実施形態のプラズマディスプレイ装置２０Ａの概略
構成を示す。アドレス期間において、電極Ｙ１、Ｙ３、
Ｙ２、Ｙ４の順に走査するために、ドライバ２３２
（２）の出力端が電極Ｙ３に接続され、ドライバ２３２
（３）の出力端が電極Ｙ２に接続されている。走査回路
２３Ａは、奇数Ｙサステイン回路２４の出力端がドライ
バ２３２（１）及びドライバ２３２（２）の入力端に接
続され、偶数Ｙサステイン回路２５の出力端がドライバ
２３２（３）及びドライバ２３２（４）の入力端に接続
されている点で、図４の走査回路２３と異なっている。
これに応じて、奇数Ｘサステイン回路２６Ａ及び偶数Ｘ
サステイン回路２７Ａは、奇数Ｘ電極及び偶数Ｘ電極へ
の印加電圧波形が図１０及び図１１に示すようになるよ
うに信号を出力する。
【００６２】奇数Ｘ電極及び偶数Ｘ電極にはそれぞれ、
奇数フィールド及び偶数フィールドの各々のアドレス期
間において、幅広の１個のパルスを供給すればよいの
で、図４の場合よりも消費電力を低減でき、また、奇数
Ｘサステイン回路２６Ａ及び偶数Ｘサステイン回路２７
Ａの構成が図４の奇数Ｘサステイン回路２６及び偶数Ｘ
サステイン回路２７より簡単になる。
奇数フィールド及び偶数フィールドの各々のアドレス期
間において、幅広の１個のパルスを供給すればよいの
で、図４の場合よりも消費電力を低減でき、また、奇数
Ｘサステイン回路２６Ａ及び偶数Ｘサステイン回路２７
Ａの構成が図４の奇数Ｘサステイン回路２６及び偶数Ｘ
サステイン回路２７より簡単になる。
【００６３】他の点は上記第１実施形態と同一である。 ［第３実施形態］図７において、電極Ｘ１、Ｘ３及びＸ
５に共通に電圧Ｖｘのパルスが供給され、電極Ｘ２及び
Ｘ４に共通に電圧Ｖｘのパルスが供給されるが、電極Ｙ
１〜Ｙ４を順に選択したときに電極Ｘ１〜Ｘ４を順に選
択して電圧Ｖｘのパルスを供給すれば充分である。この
ようにすれば、電極に供給されるパルス数が低減される
ので、消費電力を低減できる。
５に共通に電圧Ｖｘのパルスが供給され、電極Ｘ２及び
Ｘ４に共通に電圧Ｖｘのパルスが供給されるが、電極Ｙ
１〜Ｙ４を順に選択したときに電極Ｘ１〜Ｘ４を順に選
択して電圧Ｖｘのパルスを供給すれば充分である。この
ようにすれば、電極に供給されるパルス数が低減される
ので、消費電力を低減できる。
【００６４】そこで、第３実施形態のプラズマディスプ
レイ装置２０Ｂでは、図１２に示す如く、Ｘ電極に対し
ても走査回路３０を備えている。走査回路３０は、走査
回路２３よりも構成要素が１電極分多いだけである。ア
ドレス期間において、制御回路２１Ａからシフトレジス
タ３０１へ、奇数フィールドではビット３０１（１）の
データ入力端に‘１’が供給され、偶数フィールドでは
ビット３０１（２）のデータ入力端に‘１’が供給され
る。リセット期間及びサステイン期間では、シフトレジ
スタ３０１の出力は０にされる。
レイ装置２０Ｂでは、図１２に示す如く、Ｘ電極に対し
ても走査回路３０を備えている。走査回路３０は、走査
回路２３よりも構成要素が１電極分多いだけである。ア
ドレス期間において、制御回路２１Ａからシフトレジス
タ３０１へ、奇数フィールドではビット３０１（１）の
データ入力端に‘１’が供給され、偶数フィールドでは
ビット３０１（２）のデータ入力端に‘１’が供給され
る。リセット期間及びサステイン期間では、シフトレジ
スタ３０１の出力は０にされる。
【００６５】他の点については、上記第１実施形態と同
一である。本第３実施形態によれば、アドレス期間にお
いてＸ電極には必要なパルスのみ供給され、第１実施形
態の場合よりも消費電力が低減される。 ［第４実施形態］図７及び図８の駆動電圧波形には互い
に同一のものがあり、同一駆動電圧波形を得るための制
御信号を共通の回路から出力させるようにすれば、回路
構成が簡単になる。
一である。本第３実施形態によれば、アドレス期間にお
いてＸ電極には必要なパルスのみ供給され、第１実施形
態の場合よりも消費電力が低減される。 ［第４実施形態］図７及び図８の駆動電圧波形には互い
に同一のものがあり、同一駆動電圧波形を得るための制
御信号を共通の回路から出力させるようにすれば、回路
構成が簡単になる。
【００６６】そこで、本発明の第４実施形態では、プラ
ズマディスプレイ装置２０Ｃを図１３に示すように構成
している。この装置では、図４の奇数Ｙサステイン回路
２４、偶数Ｙサステイン回路２５、奇数Ｘサステイン回
路２６及び偶数Ｘサステイン回路２７の替わりにサステ
イン回路３１、３２及び切換回路３３を用いている。サ
ステイン回路３１及び３２の出力電圧波形Ｓ１及びＳ２
はそれぞれ、図１４に示す如く、図７の奇数Ｘ電極及び
偶数Ｘ電極の印加電圧波形に等しくなっている。図１３
において、切換回路３３は、連動する切換スイッチ３３
１及び３３２と、連動する切換スイッチ３３３及び３３
４と、連動する切換スイッチ３３５及び３３６とを備え
ている。切換スイッチは、例えばＦＥＴで構成される。
切換回路３３の切り換え制御は、制御回路２１Ｂにより
行われる。
ズマディスプレイ装置２０Ｃを図１３に示すように構成
している。この装置では、図４の奇数Ｙサステイン回路
２４、偶数Ｙサステイン回路２５、奇数Ｘサステイン回
路２６及び偶数Ｘサステイン回路２７の替わりにサステ
イン回路３１、３２及び切換回路３３を用いている。サ
ステイン回路３１及び３２の出力電圧波形Ｓ１及びＳ２
はそれぞれ、図１４に示す如く、図７の奇数Ｘ電極及び
偶数Ｘ電極の印加電圧波形に等しくなっている。図１３
において、切換回路３３は、連動する切換スイッチ３３
１及び３３２と、連動する切換スイッチ３３３及び３３
４と、連動する切換スイッチ３３５及び３３６とを備え
ている。切換スイッチは、例えばＦＥＴで構成される。
切換回路３３の切り換え制御は、制御回路２１Ｂにより
行われる。
【００６７】図示の状態では、ドライバ２３２（１）〜
２３２（４）の入力端に０Ｖが供給され、ドライバ２８
１及び２８２の入力端にはそれぞれ電圧波形Ｓ１及びＳ
２が供給される。これは図７及び図８のリセット期間及
びアドレス期間に対応している。図１３の状態から、切
換スイッチ３３１及び３３２を切り換えると、ドライバ
２３２の奇数要素及び偶数要素の入力端にそれぞれ電圧
波形Ｓ２及びＳ１が供給され、図７のサステイン期間に
対応する。
２３２（４）の入力端に０Ｖが供給され、ドライバ２８
１及び２８２の入力端にはそれぞれ電圧波形Ｓ１及びＳ
２が供給される。これは図７及び図８のリセット期間及
びアドレス期間に対応している。図１３の状態から、切
換スイッチ３３１及び３３２を切り換えると、ドライバ
２３２の奇数要素及び偶数要素の入力端にそれぞれ電圧
波形Ｓ２及びＳ１が供給され、図７のサステイン期間に
対応する。
【００６８】この状態から切換スイッチ３３５及び３３
６を切り換えると、ドライバ２８１及び２８２の入力端
にそれぞれ電圧波形Ｓ２及びＳ１が供給され、図８のサ
ステイン期間に対応する。本第４実施形態のプラズマデ
ィスプレイ装置２０Ｃによれば、図４の装置よりも簡単
な構成で図４の装置と同一動作を行うことができる。
６を切り換えると、ドライバ２８１及び２８２の入力端
にそれぞれ電圧波形Ｓ２及びＳ１が供給され、図８のサ
ステイン期間に対応する。本第４実施形態のプラズマデ
ィスプレイ装置２０Ｃによれば、図４の装置よりも簡単
な構成で図４の装置と同一動作を行うことができる。
【００６９】［第５実施形態］図１３の装置の特徴は、
図１２の装置に対しても適用できる。図１５は、これが
適用されたプラズマディスプレイ装置２０Ｄを、本発明
の第５実施形態として示す。サステイン回路３１、３２
及び切換回路３３は、制御回路２１Ｃからの制御信号に
基づいて図１３の場合と同一動作を行う。
図１２の装置に対しても適用できる。図１５は、これが
適用されたプラズマディスプレイ装置２０Ｄを、本発明
の第５実施形態として示す。サステイン回路３１、３２
及び切換回路３３は、制御回路２１Ｃからの制御信号に
基づいて図１３の場合と同一動作を行う。
【００７０】本第５実施形態のプラズマディスプレイ装
置２０Ｄによれば、図１２の装置よりも簡単な構成で図
１２の装置と同一動作を行うことができる。 ［第６実施形態］以上の各実施形態においては、図５の
奇数フィールドの各サブフィールドについて、偶数フィ
ールドを表示しないにもかかわらず、リセット期間にお
いて全面書き込み放電Ｗ及び全面自己消去放電Ｅが行わ
れ、無効発光により黒表示の表示品質が低下する原因と
なる。偶数フィールドについても同様である。第６実施
形態では、この無効発光を低減するために、図１６及び
図１７に示すような波形の電圧を電極に供給している。
置２０Ｄによれば、図１２の装置よりも簡単な構成で図
１２の装置と同一動作を行うことができる。 ［第６実施形態］以上の各実施形態においては、図５の
奇数フィールドの各サブフィールドについて、偶数フィ
ールドを表示しないにもかかわらず、リセット期間にお
いて全面書き込み放電Ｗ及び全面自己消去放電Ｅが行わ
れ、無効発光により黒表示の表示品質が低下する原因と
なる。偶数フィールドについても同様である。第６実施
形態では、この無効発光を低減するために、図１６及び
図１７に示すような波形の電圧を電極に供給している。
【００７１】図１６の第１サブフィールドは、図７の場
合と同一であり、リセット期間において非表示行につい
ても全面書き込み放電Ｗ及び全面自己消去放電Ｅによる
発光が生ずる。これは、１つ前の偶数フィールドにおい
て表示が行われ、壁電荷が存在するので、これを消滅さ
せる必要があるからである。しかし、非表示行ではアド
レス期間及びサステイン期間において放電が生じないの
で、奇数フィールドの第２サブフィールド以降における
リセット期間においては、非表示行に書き込み放電Ｗ及
び自己消去放電Ｅを生じさせる必要がない。
合と同一であり、リセット期間において非表示行につい
ても全面書き込み放電Ｗ及び全面自己消去放電Ｅによる
発光が生ずる。これは、１つ前の偶数フィールドにおい
て表示が行われ、壁電荷が存在するので、これを消滅さ
せる必要があるからである。しかし、非表示行ではアド
レス期間及びサステイン期間において放電が生じないの
で、奇数フィールドの第２サブフィールド以降における
リセット期間においては、非表示行に書き込み放電Ｗ及
び自己消去放電Ｅを生じさせる必要がない。
【００７２】そこで、奇数フィールドの第２サブフィー
ルド以降でのリセット期間において、奇数Ｘ電極と隣り
合う偶数Ｙ電極に、電圧ＶｓのキャンセルパルスＰＣを
供給することにより、奇数Ｘ−偶数Ｙ電極間の電圧をＶ
ｆｘｙ−Ｖwall未満にして、放電しないようにしてい
る。この際、偶数Ｘ電極に電圧Ｖｗの書き込みパルスを
供給すると、表示行である偶数Ｘ−偶数Ｙ電極間も放電
が生じなくなるので、この書き込みパルスの印加時間を
ｔ＝ａ〜ｂからｔ＝ｃ〜ｄへずらしている。これによ
り、非表示行である奇数Ｙ−偶数Ｘ電極間に放電が生ず
るので、さらに、奇数Ｙ電極に電圧Ｖｓのキャンセルパ
ルスＰＣを供給している。このキャンセルパルスＰＣ
は、奇数Ｘ電極に供給される書き込みパルスから時間軸
上ずれているので、奇数Ｘ−奇数Ｙ電極間の書き込み放
電に影響しない。
ルド以降でのリセット期間において、奇数Ｘ電極と隣り
合う偶数Ｙ電極に、電圧ＶｓのキャンセルパルスＰＣを
供給することにより、奇数Ｘ−偶数Ｙ電極間の電圧をＶ
ｆｘｙ−Ｖwall未満にして、放電しないようにしてい
る。この際、偶数Ｘ電極に電圧Ｖｗの書き込みパルスを
供給すると、表示行である偶数Ｘ−偶数Ｙ電極間も放電
が生じなくなるので、この書き込みパルスの印加時間を
ｔ＝ａ〜ｂからｔ＝ｃ〜ｄへずらしている。これによ
り、非表示行である奇数Ｙ−偶数Ｘ電極間に放電が生ず
るので、さらに、奇数Ｙ電極に電圧Ｖｓのキャンセルパ
ルスＰＣを供給している。このキャンセルパルスＰＣ
は、奇数Ｘ電極に供給される書き込みパルスから時間軸
上ずれているので、奇数Ｘ−奇数Ｙ電極間の書き込み放
電に影響しない。
【００７３】ｔ＝ａ〜ｂ及びｔ＝ｃ〜ｄにおいて奇数Ｘ
電極及び偶数Ｘ電極に供給する書き込み電圧に対応し
て、アドレス電極には、電圧Ｖａｗのパルスが供給され
る。ｔ＝ｄより後の動作は、キャンセルパルスＰＣを供
給しない場合と同一である。第３サブフィールド以降か
つ奇数フィールドのリセット期間についても第２サブフ
ィールドのリセット期間と同一である。
電極及び偶数Ｘ電極に供給する書き込み電圧に対応し
て、アドレス電極には、電圧Ｖａｗのパルスが供給され
る。ｔ＝ｄより後の動作は、キャンセルパルスＰＣを供
給しない場合と同一である。第３サブフィールド以降か
つ奇数フィールドのリセット期間についても第２サブフ
ィールドのリセット期間と同一である。
【００７４】偶数フィールドの場合も奇数フィールドの
場合と同様であり、これを図１７に示す。偶数フィール
ドの場合、上記第１実施形態で説明したのと同じ理由
で、図１６の奇数Ｘ電極と偶数Ｘ電極とに供給する電圧
波形を互いに入れ替えたものにすればよい。 ［第７実施形態］図１８は、本発明の第７実施形態のプ
ラズマディスプレイ装置２０Ｅを示す。
場合と同様であり、これを図１７に示す。偶数フィール
ドの場合、上記第１実施形態で説明したのと同じ理由
で、図１６の奇数Ｘ電極と偶数Ｘ電極とに供給する電圧
波形を互いに入れ替えたものにすればよい。 ［第７実施形態］図１８は、本発明の第７実施形態のプ
ラズマディスプレイ装置２０Ｅを示す。
【００７５】ＰＤＰ１０Ａの概略構成は、図１のＰＤＰ
１０と同一であるが、電極の用い方が図４の場合と異な
っている。すなわち、電極Ｙ１、Ｙ２及びＹ３を奇数と
偶数のグループに分けず、電極Ｙ１〜Ｙ３に隣り合う一
方側の電極Ｘ１、Ｘ３及びＸ５を奇数Ｘ電極とし、他方
側の電極Ｘ２、Ｘ４及びＸ６を偶数Ｘ電極として、電極
対（Ｙ１，Ｘ１）、（Ｙ２，Ｘ３）及び（Ｙ３，Ｘ５）
の奇数表示行と、電極対（Ｙ１，Ｘ２）、（Ｙ２，Ｘ
４）及び（Ｙ３，Ｘ６）の偶数表示行とでインタレース
表示を行うようにしている。
１０と同一であるが、電極の用い方が図４の場合と異な
っている。すなわち、電極Ｙ１、Ｙ２及びＹ３を奇数と
偶数のグループに分けず、電極Ｙ１〜Ｙ３に隣り合う一
方側の電極Ｘ１、Ｘ３及びＸ５を奇数Ｘ電極とし、他方
側の電極Ｘ２、Ｘ４及びＸ６を偶数Ｘ電極として、電極
対（Ｙ１，Ｘ１）、（Ｙ２，Ｘ３）及び（Ｙ３，Ｘ５）
の奇数表示行と、電極対（Ｙ１，Ｘ２）、（Ｙ２，Ｘ
４）及び（Ｙ３，Ｘ６）の偶数表示行とでインタレース
表示を行うようにしている。
【００７６】偶数Ｘ−奇数Ｘ電極間は完全な非表示行と
なるが、平行な３本の電極で２表示行を形成し且つ面放
電電極に平行な隔壁を備えていないので、図３０のよう
に平行な４本の電極で２表示行を形成しかつ面放電電極
に平行な隔壁を備えている場合よりも画素ピッチを短く
でき、高精細化が可能である。また、電極Ｙ１〜Ｙ３を
偶数と奇数とに分割していないので、第１実施形態より
も構成が簡単となる。
なるが、平行な３本の電極で２表示行を形成し且つ面放
電電極に平行な隔壁を備えていないので、図３０のよう
に平行な４本の電極で２表示行を形成しかつ面放電電極
に平行な隔壁を備えている場合よりも画素ピッチを短く
でき、高精細化が可能である。また、電極Ｙ１〜Ｙ３を
偶数と奇数とに分割していないので、第１実施形態より
も構成が簡単となる。
【００７７】図１９は、図１８のＰＤＰ１０Ａのアドレ
ス電極に沿った縦断面を示す。図２の構成と異なる点
は、電極Ｙ１の両側の電極Ｘ１及びＸ２について、金属
電極１３１及び１３３がそれぞれ透明電極１２１及び１
２３上の、電極Ｙ１から離れた側に形成されている点で
ある。他のＹ電極の両側についても同様である。このよ
うにすることにより、例えばＸ１−Ｙ１電極間に電圧を
供給した場合に、電極Ｘ１上の電界は金属電極１３１側
で強くなるので、高精細化のために電極ピッチを狭くし
ても、画素面積を、金属電極１３１を透明電極１２１の
中央線に形成した場合よりも実質的に広くすることがで
きる。電極Ｘ１及びＸ２の電極Ｙ１と反対側は非表示行
であるので、このようにしても問題はなく、かつ、非表
示行を実質的に狭くすることができるので好ましい。図
１９では、透明電極１２２の幅を透明電極１２１及び１
２３の幅と同一にしているが、走査パルスが供給される
電極Ｙ１は、その幅を狭くすることにより消費電力を低
減できる。
ス電極に沿った縦断面を示す。図２の構成と異なる点
は、電極Ｙ１の両側の電極Ｘ１及びＸ２について、金属
電極１３１及び１３３がそれぞれ透明電極１２１及び１
２３上の、電極Ｙ１から離れた側に形成されている点で
ある。他のＹ電極の両側についても同様である。このよ
うにすることにより、例えばＸ１−Ｙ１電極間に電圧を
供給した場合に、電極Ｘ１上の電界は金属電極１３１側
で強くなるので、高精細化のために電極ピッチを狭くし
ても、画素面積を、金属電極１３１を透明電極１２１の
中央線に形成した場合よりも実質的に広くすることがで
きる。電極Ｘ１及びＸ２の電極Ｙ１と反対側は非表示行
であるので、このようにしても問題はなく、かつ、非表
示行を実質的に狭くすることができるので好ましい。図
１９では、透明電極１２２の幅を透明電極１２１及び１
２３の幅と同一にしているが、走査パルスが供給される
電極Ｙ１は、その幅を狭くすることにより消費電力を低
減できる。
【００７８】図１８において、走査回路２３Ｂ、奇数サ
ステイン回路２６Ｂ及び偶数サステイン回路２７Ｂはそ
れぞれ、図４の走査回路２３、奇数Ｘサステイン回路２
６及び偶数Ｘサステイン回路２７に対応している。図４
と比較すると、奇数Ｙサステイン回路２４及び偶数Ｙサ
ステイン回路２５の替わりに１つのＹサステイン回路２
４Ａを用いればよいので、構成が簡単になっている。
ステイン回路２６Ｂ及び偶数サステイン回路２７Ｂはそ
れぞれ、図４の走査回路２３、奇数Ｘサステイン回路２
６及び偶数Ｘサステイン回路２７に対応している。図４
と比較すると、奇数Ｙサステイン回路２４及び偶数Ｙサ
ステイン回路２５の替わりに１つのＹサステイン回路２
４Ａを用いればよいので、構成が簡単になっている。
【００７９】図２０は、アドレス期間における表示行走
査順を示す。偶数Ｘ−奇数Ｘ電極間が完全非表示行とな
るので、図６（Ａ）に示すように１フレームを奇数フィ
ールドと偶数フィールドとに分割すれば、各フィールド
について表示行の割合が１／３になり、表示品質上好ま
しくない。この問題は、奇数フレームにおいて、表示行
Ｌ１、Ｌ３、Ｌ５の順に走査し奇数フィールドの表示デ
ータのみを書き込み、偶数フレームにおいて、表示行Ｌ
２、Ｌ４、Ｌ６の順に走査し偶数フィールドの表示デー
タのみを書き込むことにより解決される。この場合、図
５に対応したフレーム構成は図２１に示すようになる。
査順を示す。偶数Ｘ−奇数Ｘ電極間が完全非表示行とな
るので、図６（Ａ）に示すように１フレームを奇数フィ
ールドと偶数フィールドとに分割すれば、各フィールド
について表示行の割合が１／３になり、表示品質上好ま
しくない。この問題は、奇数フレームにおいて、表示行
Ｌ１、Ｌ３、Ｌ５の順に走査し奇数フィールドの表示デ
ータのみを書き込み、偶数フレームにおいて、表示行Ｌ
２、Ｌ４、Ｌ６の順に走査し偶数フィールドの表示デー
タのみを書き込むことにより解決される。この場合、図
５に対応したフレーム構成は図２１に示すようになる。
【００８０】図２２は、Ｙ電極が４本の場合の、奇数フ
レームでの電極印加電圧波形を示す。リセット期間で
は、図２０の表示行Ｌ１〜Ｌ６において全面書き込み放
電Ｗ及び全面自己消去放電Ｅが生ずるが、偶数Ｘ−奇数
Ｘ電極間の電圧は０になるので完全非表示行で放電が生
じない。この点が図７の場合と異なる。
レームでの電極印加電圧波形を示す。リセット期間で
は、図２０の表示行Ｌ１〜Ｌ６において全面書き込み放
電Ｗ及び全面自己消去放電Ｅが生ずるが、偶数Ｘ−奇数
Ｘ電極間の電圧は０になるので完全非表示行で放電が生
じない。この点が図７の場合と異なる。
【００８１】アドレス期間では、電極Ｙ１〜Ｙ４が順に
走査されるので、奇数Ｘ電極には幅広の１つのパルスが
供給され、図７の場合よりも消費電力を低減できる。サ
ステイン期間では、Ｙ電極に電圧Ｖｓの維持パルスが周
期的に供給され、奇数Ｘ電極にはこのパルス列の位相を
１８０゜ずらしたパルス列が供給されて、奇数Ｘ−Ｙ電
極間に交流維持パルスが供給され、第１実施形態の場合
と同様に維持放電が生ずる。偶数Ｘ電極は０Ｖにされ、
これにより、偶数Ｘ−Ｙ電極間及び偶数Ｘ−奇数Ｘ電極
間の非表示行には交流が供給されず、これらの電極間で
は放電が生じない。
走査されるので、奇数Ｘ電極には幅広の１つのパルスが
供給され、図７の場合よりも消費電力を低減できる。サ
ステイン期間では、Ｙ電極に電圧Ｖｓの維持パルスが周
期的に供給され、奇数Ｘ電極にはこのパルス列の位相を
１８０゜ずらしたパルス列が供給されて、奇数Ｘ−Ｙ電
極間に交流維持パルスが供給され、第１実施形態の場合
と同様に維持放電が生ずる。偶数Ｘ電極は０Ｖにされ、
これにより、偶数Ｘ−Ｙ電極間及び偶数Ｘ−奇数Ｘ電極
間の非表示行には交流が供給されず、これらの電極間で
は放電が生じない。
【００８２】図２３は、偶数フレームでの電極印加電圧
波形を示す。この波形は、図２２において奇数Ｘ電極と
偶数Ｘ電極とに供給する電圧波形を互いに入れ替えたも
のになっている。本第７実施形態によれば、奇数フレー
ムと偶数フレームとを交互に表示するインタレース走査
により、ノンインタレース走査の場合よりもアドレス期
間を半分に短縮することができるので、維持放電期間が
長くなり、これによりサブフレーム数を多くして多階調
化が可能となり又は維持放電回数を多くして高輝度化が
可能となる。
波形を示す。この波形は、図２２において奇数Ｘ電極と
偶数Ｘ電極とに供給する電圧波形を互いに入れ替えたも
のになっている。本第７実施形態によれば、奇数フレー
ムと偶数フレームとを交互に表示するインタレース走査
により、ノンインタレース走査の場合よりもアドレス期
間を半分に短縮することができるので、維持放電期間が
長くなり、これによりサブフレーム数を多くして多階調
化が可能となり又は維持放電回数を多くして高輝度化が
可能となる。
【００８３】［第８実施形態］図２４は、本発明の第８
実施形態のＰＤＰ１０Ｂの一部の、アドレス電極に沿っ
た縦断面を示す。図１９と異なる点は、電極Ｙ１を金属
電極１３２のみで構成して透明電極１２２を省略してい
る点である。他のＹ電極についても同様である。これに
より、上述のように、Ｙ電極に走査パルスを供給した時
の消費電力が低減される。また、画素ピッチをより狭く
することが可能となる。
実施形態のＰＤＰ１０Ｂの一部の、アドレス電極に沿っ
た縦断面を示す。図１９と異なる点は、電極Ｙ１を金属
電極１３２のみで構成して透明電極１２２を省略してい
る点である。他のＹ電極についても同様である。これに
より、上述のように、Ｙ電極に走査パルスを供給した時
の消費電力が低減される。また、画素ピッチをより狭く
することが可能となる。
【００８４】［第９実施形態］リセット期間での、壁電
荷を消去させるための放電は、プライミング効果により
アドレス放電が起こり易くなり、アドレス放電電圧を低
下させることができる。しかし、全面で放電発光が生ず
るので、黒表示の品質が低下する。そこで、この第９実
施形態では、無効発光を低減するために、図２５のよう
なＰＤＰ１０Ｃを用いている。
荷を消去させるための放電は、プライミング効果により
アドレス放電が起こり易くなり、アドレス放電電圧を低
下させることができる。しかし、全面で放電発光が生ず
るので、黒表示の品質が低下する。そこで、この第９実
施形態では、無効発光を低減するために、図２５のよう
なＰＤＰ１０Ｃを用いている。
【００８５】ＰＤＰ１０Ｃは、図１のＰＤＰ１０の電極
間の１つおきをブラインド行Ｂ１〜Ｂ３としたものであ
る。ブラインド行Ｂ１〜Ｂ３は完全非表示行であるの
で、表示行Ｌ１〜Ｌ４についてノンインタレース走査を
行う。ブラインド行Ｂ１〜Ｂ３での無効発光が観察者側
に漏れないように、ブラインド膜（遮光マスク）４１〜
４３を例えば図２の透明電極１２１と透明電極１２２と
の間又はこの部分に対応したガラス基板１１に形成して
いる。
間の１つおきをブラインド行Ｂ１〜Ｂ３としたものであ
る。ブラインド行Ｂ１〜Ｂ３は完全非表示行であるの
で、表示行Ｌ１〜Ｌ４についてノンインタレース走査を
行う。ブラインド行Ｂ１〜Ｂ３での無効発光が観察者側
に漏れないように、ブラインド膜（遮光マスク）４１〜
４３を例えば図２の透明電極１２１と透明電極１２２と
の間又はこの部分に対応したガラス基板１１に形成して
いる。
【００８６】図２６は、アドレス期間を省略したリセッ
ト期間及びサステイン期間での電極印加電圧波形を示
す。図中、ＰＥは消去パルス、ＰＷは書き込みパルス、
ＰＳは維持パルスである。リセット期間では、まず、奇
数Ｘ電極及び奇数Ｙ電極に、維持パルスより電圧が低い
消去パルスＰＥが供給されて、全ブラインド行Ｂ１〜Ｂ
３で壁電荷に対し消去放電が行われる。次いで、偶数Ｘ
電極及び偶数Ｙ電極に、互いに維持パルスより電圧が高
い書き込みパルスＰＷが供給されて、全ブラインド行Ｂ
１〜Ｂ３で書き込み放電が行われ、全ブラインド行Ｂ１
〜Ｂ３での壁電荷がほぼ均一になる。この書き込みパル
スＰＷの電圧は、放電開始電圧以上であるが図７の電圧
Ｖｗよりも低く、書き込みパルスＰＷの立ち下がり後に
自己消去放電は生じない。そこで、再度、奇数Ｘ電極及
び奇数Ｙ電極に消去パルスＰＥが供給されて、全ブライ
ンド行Ｂ１〜Ｂ３で壁電荷に対し消去放電が行われる。
リセット期間でのこのような放電により、再結合しきれ
なかった空間電荷が表示行Ｌ１〜Ｌ４に流れ込み、アド
レス期間でのアドレス放電が生じやすくなる。
ト期間及びサステイン期間での電極印加電圧波形を示
す。図中、ＰＥは消去パルス、ＰＷは書き込みパルス、
ＰＳは維持パルスである。リセット期間では、まず、奇
数Ｘ電極及び奇数Ｙ電極に、維持パルスより電圧が低い
消去パルスＰＥが供給されて、全ブラインド行Ｂ１〜Ｂ
３で壁電荷に対し消去放電が行われる。次いで、偶数Ｘ
電極及び偶数Ｙ電極に、互いに維持パルスより電圧が高
い書き込みパルスＰＷが供給されて、全ブラインド行Ｂ
１〜Ｂ３で書き込み放電が行われ、全ブラインド行Ｂ１
〜Ｂ３での壁電荷がほぼ均一になる。この書き込みパル
スＰＷの電圧は、放電開始電圧以上であるが図７の電圧
Ｖｗよりも低く、書き込みパルスＰＷの立ち下がり後に
自己消去放電は生じない。そこで、再度、奇数Ｘ電極及
び奇数Ｙ電極に消去パルスＰＥが供給されて、全ブライ
ンド行Ｂ１〜Ｂ３で壁電荷に対し消去放電が行われる。
リセット期間でのこのような放電により、再結合しきれ
なかった空間電荷が表示行Ｌ１〜Ｌ４に流れ込み、アド
レス期間でのアドレス放電が生じやすくなる。
【００８７】リセット期間では、全表示行Ｌ１〜Ｌ４の
電極Ｘ−Ｙ間が０Ｖになるので、放電は行われず、無効
発光が生じて黒表示品質が低下するのが防止される。ア
ドレス期間での電極印加電圧波形は、表示行Ｌ１〜Ｌ４
について従来と同一、又は、図７の奇数フィールドを１
フレームとみなした場合と同一である。サステイン期間
は、図７の場合と同一である。
電極Ｘ−Ｙ間が０Ｖになるので、放電は行われず、無効
発光が生じて黒表示品質が低下するのが防止される。ア
ドレス期間での電極印加電圧波形は、表示行Ｌ１〜Ｌ４
について従来と同一、又は、図７の奇数フィールドを１
フレームとみなした場合と同一である。サステイン期間
は、図７の場合と同一である。
【００８８】ブラインド行Ｂ１〜Ｂ３により、第１実施
形態の場合よりも高精細化が妨げられるが、図３０の従
来構成と比較すれば、隔壁１９１〜１９６を形成する必
要がないので、製造容易であり且つ画素ピッチをより短
くすることができる。なお、リセット期間を、図７のリ
セット期間と同一にして全面書き込み放電及び全面自己
消去放電を行ってもよい。
形態の場合よりも高精細化が妨げられるが、図３０の従
来構成と比較すれば、隔壁１９１〜１９６を形成する必
要がないので、製造容易であり且つ画素ピッチをより短
くすることができる。なお、リセット期間を、図７のリ
セット期間と同一にして全面書き込み放電及び全面自己
消去放電を行ってもよい。
【００８９】また、ブラインド行Ｂ１〜Ｂ３で放電を行
わない駆動方式のＰＤＰであっても、ブラインド膜４１
〜４３の観察者側の面を蛍光体よりも暗い色、好ましく
は黒色にすることにより、外光がブラインド膜４１〜４
３で吸収されるので、明るい場所において外光がブライ
ンド行Ｂ１〜Ｂ３の蛍光体で反射され観察者の目に入る
場合よりも、画像のコントラストが向上する。
わない駆動方式のＰＤＰであっても、ブラインド膜４１
〜４３の観察者側の面を蛍光体よりも暗い色、好ましく
は黒色にすることにより、外光がブラインド膜４１〜４
３で吸収されるので、明るい場所において外光がブライ
ンド行Ｂ１〜Ｂ３の蛍光体で反射され観察者の目に入る
場合よりも、画像のコントラストが向上する。
【００９０】［第１０実施形態］図２７（Ａ）〜（Ｅ）
は、本発明の第１０実施形態のアドレス電極を示す。図
２７（Ａ）は平面図であり、図２７（Ｂ）〜（Ｅ）はそ
れぞれ図２７（Ａ）中のＢ−Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線
及びＥ−Ｅ線に沿った断面図である。図２８（Ｂ）及び
（Ｅ）では、アドレス電極の周囲の構成も記載されてお
り、図２との関係から他の部分の構成も容易に理解する
ことができる。
は、本発明の第１０実施形態のアドレス電極を示す。図
２７（Ａ）は平面図であり、図２７（Ｂ）〜（Ｅ）はそ
れぞれ図２７（Ａ）中のＢ−Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線
及びＥ−Ｅ線に沿った断面図である。図２８（Ｂ）及び
（Ｅ）では、アドレス電極の周囲の構成も記載されてお
り、図２との関係から他の部分の構成も容易に理解する
ことができる。
【００９１】図２のアドレス電極Ａ１に対応して、すな
わち１画素列（１単色画素列）に対応して、１対のアド
レス電極Ａ１１及びＡ２１がガラス基板１６上に形成さ
れ、その上方かつ蛍光体内に、各画素（単色）に対応し
てパッドＢ１１、Ｂ２１及びＢ３１が形成されている。
アドレス電極Ａ１１はコンタクトＣ２１を介してパッド
Ｂ２１に接続され、アドレス電極Ａ２１はコンタクトＣ
１１及びＣ３１を介してそれぞれパッドＢ１１及びＢ３
１に接続されている。すなわち、１列に配置されたパッ
ドが１つおきにアドレス電極Ａ１１及びＡ２１に接続さ
れている。他のアドレス電極Ａｋｊ、パッドＢｉｊ及び
コンタクトＣｉｊ、ｋ＝１，２、ｉ＝１〜３、ｊ＝１、
２についても同様である。
わち１画素列（１単色画素列）に対応して、１対のアド
レス電極Ａ１１及びＡ２１がガラス基板１６上に形成さ
れ、その上方かつ蛍光体内に、各画素（単色）に対応し
てパッドＢ１１、Ｂ２１及びＢ３１が形成されている。
アドレス電極Ａ１１はコンタクトＣ２１を介してパッド
Ｂ２１に接続され、アドレス電極Ａ２１はコンタクトＣ
１１及びＣ３１を介してそれぞれパッドＢ１１及びＢ３
１に接続されている。すなわち、１列に配置されたパッ
ドが１つおきにアドレス電極Ａ１１及びＡ２１に接続さ
れている。他のアドレス電極Ａｋｊ、パッドＢｉｊ及び
コンタクトＣｉｊ、ｋ＝１，２、ｉ＝１〜３、ｊ＝１、
２についても同様である。
【００９２】このような構成により、任意の奇数行と偶
数行、例えばパッドＢ１１〜Ｂ１３の行とパッドＢ２１
〜Ｂ２３の行とを同時に選択し、アドレス電極Ａ１１〜
Ａ１３にパッドＢ２１〜Ｂ２３の行に対するアドレスパ
ルスを供給し、同時にアドレス電極Ａ２１〜Ａ２３にパ
ッドＢ１１〜Ｂ１３の行に対するアドレスパルスを供給
することができる。
数行、例えばパッドＢ１１〜Ｂ１３の行とパッドＢ２１
〜Ｂ２３の行とを同時に選択し、アドレス電極Ａ１１〜
Ａ１３にパッドＢ２１〜Ｂ２３の行に対するアドレスパ
ルスを供給し、同時にアドレス電極Ａ２１〜Ａ２３にパ
ッドＢ１１〜Ｂ１３の行に対するアドレスパルスを供給
することができる。
【００９３】したがって、アドレス期間が従来の半分に
短縮され、維持放電期間をその分長くすることができ、
これにより、サブフレーム数を多くして多階調化が可能
となり又は維持放電回数を多くして高輝度化が可能とな
る。本第１０実施形態は、各種タイプのＰＤＰに適用可
能である。 ［第１１実施形態］図２８は、本発明の第１１実施形態
のアドレス電極を示す。図２８（Ａ）は平面図であり、
図２８（Ｂ）〜（Ｅ）はそれぞれ図２８（Ａ）中のＢ−
Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線及びＥ−Ｅ線に沿った断面図
である。図２８（Ｂ）では、アドレス電極の周囲の構成
も記載されている。
短縮され、維持放電期間をその分長くすることができ、
これにより、サブフレーム数を多くして多階調化が可能
となり又は維持放電回数を多くして高輝度化が可能とな
る。本第１０実施形態は、各種タイプのＰＤＰに適用可
能である。 ［第１１実施形態］図２８は、本発明の第１１実施形態
のアドレス電極を示す。図２８（Ａ）は平面図であり、
図２８（Ｂ）〜（Ｅ）はそれぞれ図２８（Ａ）中のＢ−
Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線及びＥ−Ｅ線に沿った断面図
である。図２８（Ｂ）では、アドレス電極の周囲の構成
も記載されている。
【００９４】この実施形態では、各隔壁間に４本のアド
レス電極が形成され、その上方かつ蛍光体内にパッドが
形成され、１列のパッドが４本の電極線に順に接続され
ている。図２８中、Ａ１１〜Ａ４３はアドレス電極であ
り、Ｂ１１〜Ｂ４３はパッドであり、Ｃ１１〜Ｃ４３は
コンタクトである。このような構成のアドレス電極によ
れば、任意の２つの奇数行と任意の２つの偶数行とを同
時に選択してアドレスパルスを供給することができる。
レス電極が形成され、その上方かつ蛍光体内にパッドが
形成され、１列のパッドが４本の電極線に順に接続され
ている。図２８中、Ａ１１〜Ａ４３はアドレス電極であ
り、Ｂ１１〜Ｂ４３はパッドであり、Ｃ１１〜Ｃ４３は
コンタクトである。このような構成のアドレス電極によ
れば、任意の２つの奇数行と任意の２つの偶数行とを同
時に選択してアドレスパルスを供給することができる。
【００９５】［第１２実施形態］図２９は、本発明の第
１２実施形態のアドレス電極の概略構成を示す。この実
施形態では、表示面が領域５１と５２とに２分割され、
アドレス電極Ａ１１は領域５１に属するパッドに接続さ
れ、アドレス電極Ａ２１は領域５２に属するパッドに接
続されている。他のアドレス電極及びパッドについても
同様である。
１２実施形態のアドレス電極の概略構成を示す。この実
施形態では、表示面が領域５１と５２とに２分割され、
アドレス電極Ａ１１は領域５１に属するパッドに接続さ
れ、アドレス電極Ａ２１は領域５２に属するパッドに接
続されている。他のアドレス電極及びパッドについても
同様である。
【００９６】このような構成によれば、領域５１に属す
る任意の表示行と領域５２に属する任意の表示行とを同
時に選択してアドレスパルスを供給することができる。
なお、本発明には外にも種々の変形例が含まれる。例え
ば、上記実施形態ではアドレス電極とＸ電極及びＹ電極
とが放電空間を介し対向する基板上に形成されている場
合を説明したが、本発明は、これらが同一基板側に形成
されている構成に対しても適用可能である。
る任意の表示行と領域５２に属する任意の表示行とを同
時に選択してアドレスパルスを供給することができる。
なお、本発明には外にも種々の変形例が含まれる。例え
ば、上記実施形態ではアドレス電極とＸ電極及びＹ電極
とが放電空間を介し対向する基板上に形成されている場
合を説明したが、本発明は、これらが同一基板側に形成
されている構成に対しても適用可能である。
【００９７】上記実施例では、リセット期間において壁
電荷を全面消去し、アドレス期間において点灯させよう
とする画素に対し壁電荷の書き込みを行う場合を説明し
たが、本発明は、リセット期間において壁電荷を全面書
き込みし、アドレス期間において消灯させようとする画
素に対し壁電荷を消去させる構成に対しても適用可能で
ある。
電荷を全面消去し、アドレス期間において点灯させよう
とする画素に対し壁電荷の書き込みを行う場合を説明し
たが、本発明は、リセット期間において壁電荷を全面書
き込みし、アドレス期間において消灯させようとする画
素に対し壁電荷を消去させる構成に対しても適用可能で
ある。
【００９８】また、図１において、金属電極１３１は、
透明電極１２１の裏面側、透明電極１２１の表面側及び
裏面側、又は透明電極１２１内に形成されていてもよ
い。この点は、図１、１９及び図２４中の全ての金属電
極についても同様である。
透明電極１２１の裏面側、透明電極１２１の表面側及び
裏面側、又は透明電極１２１内に形成されていてもよ
い。この点は、図１、１９及び図２４中の全ての金属電
極についても同様である。
【図１】本発明の第１実施形態の面放電型ＰＤＰの概略
構成図である。
構成図である。
【図２】図１のＰＤＰのカラー画素の対向面間を広げた
状態を示す斜視図である。
状態を示す斜視図である。
【図３】図１のＰＤＰのカラー画素の、電極Ｘ１に沿っ
た縦断面図である。
た縦断面図である。
【図４】本発明の第１実施形態のプラズマディスプレイ
装置の概略構成を示すブロック図である。
装置の概略構成を示すブロック図である。
【図５】フレームの構成を示す図である。
【図６】（Ａ）及び（Ｂ）はアドレス期間における表示
行走査順を示す図である。
行走査順を示す図である。
【図７】本発明の１実施形態のＰＤＰ駆動方法を示す、
奇数フィールドでの電極印加電圧波形図である。
奇数フィールドでの電極印加電圧波形図である。
【図８】本発明の１実施形態のＰＤＰ駆動方法を示す、
偶数フィールドでの電極印加電圧波形図である。
偶数フィールドでの電極印加電圧波形図である。
【図９】本発明の第２実施形態のプラズマディスプレイ
装置の概略構成を示すブロック図である。
装置の概略構成を示すブロック図である。
【図１０】本発明の２実施形態のＰＤＰ駆動方法を示
す、奇数フィールドでの電極印加電圧波形図である。
す、奇数フィールドでの電極印加電圧波形図である。
【図１１】本発明の２実施形態のＰＤＰ駆動方法を示
す、偶数フィールドでの電極印加電圧波形図である。
す、偶数フィールドでの電極印加電圧波形図である。
【図１２】本発明の第３実施形態のプラズマディスプレ
イ装置の概略構成を示すブロック図である。
イ装置の概略構成を示すブロック図である。
【図１３】本発明の第４実施形態のプラズマディスプレ
イ装置の概略構成を示すブロック図である。
イ装置の概略構成を示すブロック図である。
【図１４】図１３のサステイン回路３１及び３２の出力
電圧波形を図７の奇数フィールドでのアドレス電極印加
電圧波形と共に示す図である。
電圧波形を図７の奇数フィールドでのアドレス電極印加
電圧波形と共に示す図である。
【図１５】本発明の第５実施形態のプラズマディスプレ
イ装置の概略構成を示すブロック図である。
イ装置の概略構成を示すブロック図である。
【図１６】本発明の６実施形態のＰＤＰ駆動方法を示
す、奇数フィールドでの電極印加電圧波形図である。
す、奇数フィールドでの電極印加電圧波形図である。
【図１７】本発明の６実施形態のＰＤＰ駆動方法を示
す、偶数フィールドでの電極印加電圧波形図である。
す、偶数フィールドでの電極印加電圧波形図である。
【図１８】本発明の第７実施形態のプラズマディスプレ
イ装置の概略構成を示すブロック図である。
イ装置の概略構成を示すブロック図である。
【図１９】図１８のＰＤＰの一部の、アドレス電極に沿
った縦断面図である。
った縦断面図である。
【図２０】アドレス期間における表示行走査順を示す図
である。
である。
【図２１】フレームの構成を示す図である。
【図２２】本発明の７実施形態のＰＤＰ駆動方法を示
す、奇数フレームでの電極印加電圧波形図である。
す、奇数フレームでの電極印加電圧波形図である。
【図２３】本発明の７実施形態のＰＤＰ駆動方法を示
す、偶数フレームでの電極印加電圧波形図である。
す、偶数フレームでの電極印加電圧波形図である。
【図２４】本発明の第８実施形態のＰＤＰの一部の、ア
ドレス電極に沿った縦断面図である。
ドレス電極に沿った縦断面図である。
【図２５】本発明の第９実施形態の面放電型ＰＤＰの概
略構成図である。
略構成図である。
【図２６】本発明の第９実施形態のＰＤＰ駆動方法を示
す概略電極印加電圧波形図である。
す概略電極印加電圧波形図である。
【図２７】（Ａ）は本発明の第１０実施形態のアドレス
電極を示す平面図であり、（Ｂ）〜（Ｅ）はそれぞれ
（Ａ）中のＢ−Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線及びＥ−Ｅ線
に沿った断面図である。
電極を示す平面図であり、（Ｂ）〜（Ｅ）はそれぞれ
（Ａ）中のＢ−Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線及びＥ−Ｅ線
に沿った断面図である。
【図２８】（Ａ）は本発明の第１１実施形態のアドレス
電極を示す平面図であり、（Ｂ）〜（Ｅ）はそれぞれ
（Ａ）中のＢ−Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線及びＥ−Ｅ線
に沿った断面図である。
電極を示す平面図であり、（Ｂ）〜（Ｅ）はそれぞれ
（Ａ）中のＢ−Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線及びＥ−Ｅ線
に沿った断面図である。
【図２９】本発明の第１２実施形態のアドレス電極の概
略構成図である。
略構成図である。
【図３０】従来の面放電型ＰＤＰの概略構成図である。
【図３１】従来の他の面放電型ＰＤＰの概略構成図であ
る。
る。
１０、１０Ａ〜１０Ｃ ＰＤＰ １１、１６ ガラス基板 １２１〜１２３ 透明電極 １３１〜１３３ 金属電極 １４ 誘電体 １５ ＭｇＯ保護膜 １７１〜１７７ 隔壁 １８１〜１８３ 蛍光体 ２０、２０Ａ〜２０Ｅ プラズマディスプレイ装置 ２１、２１Ａ〜２１Ｄ 制御回路 ２２ アドレス回路 ２２１、２３１、３０１ シフトレジスタ ２２２ ラッチ回路 ２２３、２３２、２３２Ａ、２８、３０２ ドライバ ２３、２３Ａ、２３Ｂ 走査回路 ２４ 奇数Ｙサステイン回路 ２４Ａ Ｙサステイン回路 ２５ 偶数Ｙサステイン回路 ２６、２６Ａ 奇数Ｘサステイン回路 ２７、２７Ａ 偶数Ｘサステイン回路 ３１、３２ サステイン回路 ３３ 切換回路 ３３１〜３３６ 切換スイッチ Ａ１〜Ａ６ アドレス電極 Ｘ１〜Ｘ５、Ｙ１〜Ｙ４ 電極 Ｌ１〜Ｌ５ 表示行 Ｂ１〜Ｂ３ ブラインド行
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金澤 義一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 浅見 文孝 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 上田 嘉男 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 岸 智勝 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 冨尾 重寿 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内
Claims (20)
- 【請求項１】基板に、電極Ｘ1〜Ｘn+1がこの順に互いに
平行に配置され且つｉ＝１〜ｎの各ｉにつき電極Ｘiと
電極Ｘi+1の間に電極Ｙiが配置され、該基板又は該基板
と離間し対向配置された他の基板に、該電極Ｘ1〜Ｘn+1
及び該電極Ｙ1〜Ｙnと離間して交差するように複数のア
ドレス電極が配置されたプラズマディスプレイパネル
と、 電極駆動回路とを有し、該電極駆動回路は、 ｉ＝１〜ｎについて、該電極Ｙiと１フレームの第１フ
ィールドの表示データに応じて選択した該アドレス電極
との間で第１アドレス放電を行わせ、該第１アドレス放
電をトリガとして電極Ｙi−電極Ｘi間に放電を行わせ
て、維持放電に必要な第１壁電荷を該第１フィールドの
表示データに応じて生成させる第１フィールドアドレス
手段と、 該第１壁電荷が生成された後に、１からｎまでの間の奇
数ｏ及び偶数ｅについて、電極Ｙo−電極Ｘo間に第１交
流維持パルスを供給し、電極Ｙe−電極Ｘe間に第２交流
維持パルスを供給する第１フィールド維持手段と、 ｉ＝１〜ｎについて、電極Ｙiと１フレームの第２フィ
ールドの表示データに応じて選択した該アドレス電極と
の間で第２アドレス放電を行わせ、該第２アドレス放電
をトリガとして電極Ｙi−電極Ｘi+1間に放電を行わせ
て、維持放電に必要な第２壁電荷を該第２フィールドの
表示データに応じて生成させる第２フィールドアドレス
手段と、 該第２壁電荷が生成された後に、１からｎまでの間の奇
数ｏ及び偶数ｅについて、電極Ｙo−電極Ｘo+1間に第３
交流維持パルスを供給し、電極Ｙe−電極Ｘe+1間に第４
交流維持パルスを供給する第２フィールド維持手段と、 を有することを特徴とするプラズマディスプレイ装置。 - 【請求項２】 上記第１フィールド維持手段は、上記電
極Ｙoの印加電圧波形と上記電極Ｘeの印加電圧波形とが
互いに同相になり、上記電極Ｙeの印加電圧波形と上記
電極Ｘoの印加電圧波形とが互いに同相になり、かつ、
上記第１交流維持パルスと上記第２交流維持パルスとが
互いに逆相になるように、該第１及び第２の交流維持パ
ルスを供給し、 上記第２フィールド維持手段は、該電極Ｙoの印加電圧
波形と該電極Ｘoの印加電圧波形とが同相になり、該電
極Ｙeの印加電圧波形と該電極Ｘeの印加電圧波形とが同
相になり、かつ、上記第３交流維持パルスと上記第４交
流維持パルスとが互いに逆相になるように、該第３及び
第４の交流維持パルスを供給する、 ことを特徴とする
請求項１記載の装置。 - 【請求項３】 上記第１フィールドアドレス手段は、第
１期間において、上記電極Ｘ1〜Ｘn+1のうち奇数番目の
全ての電極に直流電圧を印加し、かつ、上記電極Ｙoに
該直流電圧と反対極性の電圧のパルスを印加し、第２期
間において、該電極Ｘ1〜Ｘn+1のうち偶数番目の全ての
電極に該直流電圧を印加しておき、上記電極Ｙeに該直
流電圧と反対極性の電圧のパルスを印加し、 上記第２フィールドアドレス手段は、第３期間におい
て、該電極Ｘ1〜Ｘn+1のうち偶数番目の全ての電極に該
直流電圧を印加し、かつ、該電極Ｙoに該直流電圧と反
対極性の電圧のパルスを印加し、第４期間において、該
電極Ｘ1〜Ｘn+1のうち奇数番目の全ての電極に該直流電
圧を印加しておき、該電極Ｙeに該直流電圧と反対極性
の電圧のパルスを印加する、 ことを特徴とする請求項１又は２記載の装置。 - 【請求項４】 上記第１フィールドアドレス手段は、上
記電極Ｙi−電極Ｘi間に放電を行わせるときに上記電極
Ｙiと上記電極Ｘiとに互いに反対極性の電圧のパルスを
印加し、 上記第２フィールドアドレス手段は、上記電極Ｙi−電
極Ｘi+1間に放電を行わせるときに該電極Ｙiと上記電極
Ｘi+1とに互いに反対極性の電圧のパルスを印加する、 ことを特徴とする請求項１又は２記載の装置。 - 【請求項５】 上記第１及び第２のフィールドアドレス
手段は、 直流パルス列の第１電圧波形を生成する第１サステイン
回路と、 該第１電圧波形と位相が１８０゜ずれた第２電圧波形を
生成する第２サステイン回路と、 上記電極Ｙo、Ｙe、Ｘo及びＸeに該第１電圧波形と該第
２電圧波形との一方を選択的に供給するためのスイッチ
ング素子を備えたスイッチング回路と、 上記第１壁電荷が生成された後に、該電極Ｙo及びＸeに
該第１電圧波形を供給させ、かつ、該電極Ｙe及びＸoに
該第２電圧波形を供給させ、上記第２壁電荷が生成され
た後に、該電極Ｙo及びＸoに該第１電圧波形を供給さ
せ、かつ、該電極Ｙe及びＸeに該第２電圧波形を供給さ
せるように、該スイッチング回路のスイッチング素子を
制御する制御回路と、 を有することを特徴とする請求項１又は２記載の装置。 - 【請求項６】 上記第１フィールド及び上記第２フィー
ルドはいずれも維持放電パルス数が互いに異なる複数の
サブフィールドからなり、 上記電極駆動回路はさらに、 該第１フィールドの最初のサブフィールドにおいて上記
第１アドレス放電の前に、全画素について壁電荷を消去
させ又は全画素について壁電荷を生成させるためにｉ＝
１〜ｎについて電極Ｙi−電極Ｘi間及び電極Ｙi−電極
Ｘi+1間で放電を行わせ、該第１フィールドの２番目以
降のサブフィールドにおいて、該第１アドレス放電の前
に、該第１フィールドの画素についてのみ壁電荷を消去
させ又は壁電荷を生成させるために、１からｎまでの間
の奇数ｏ及び偶数ｅについて、電極Ｙo−電極Ｘo間に放
電Ｄ１を行わせ、該放電Ｄ１から時間的にずらして電極
Ｙe−電極Ｘe間に放電Ｄ２を行わせる第１フィールドリ
セット手段と、 該第２フィールドの最初のサブフィールドにおいて上記
第２アドレス放電の前に、全画素について壁電荷を消去
させ又は全画素について壁電荷を生成させるためにｉ＝
１〜ｎについて電極Ｙi−電極Ｘi間及び電極Ｙi−電極
Ｘi+1間で放電を行わせ、該第２フィールドの２番目以
降のサブフィールドにおいて、該第２アドレス放電の前
に、該第２フィールドの画素についてのみ壁電荷を消去
させ又は壁電荷を生成させるために、１からｎまでの間
の奇数ｏ及び偶数ｅについて、電極Ｙo−電極Ｘo+1間に
放電Ｄ３を行わせ、該放電Ｄ３から時間的にずらして電
極Ｙe−電極Ｘe+1間に放電Ｄ４を行わせる第２フィール
ドリセット手段と、 を有することを特徴とする請求項１乃至５のいずれか１
つに記載の装置。 - 【請求項７】 上記電極Ｘ1〜Ｘn+1及び電極Ｙ1〜Ｙnは
いずれも、 上記基板に形成された透明電極と、 該透明電極の中央線に沿って該透明電極に形成され、該
透明電極より幅が狭い金属電極と、 を有することを特徴とする請求項１乃至６のいずれか１
つに記載の装置。 - 【請求項８】 基板に、ｏ＝２ｉ−１、ｅ＝２ｉ、ｉ＝
１〜ｎについて電極Ｘo、電極Ｙi及び電極Ｘeがこの順
に互いに平行に配置され、該基板又は該基板と離間して
対向配置された他の基板に、該電極Ｘo、Ｙi及びＸeと
離間して交差するように複数のアドレス電極が配置され
たプラズマディスプレイパネルと、 電極駆動回路とを有し、該電極駆動回路は、 ｏ＝２ｉ−１、ｉ＝１〜ｎについて、該電極Ｙiと奇数
フレームの表示データに応じて選択した該アドレス電極
との間でアドレス放電を行わせ、該アドレス放電をトリ
ガとして電極Ｙi−電極Ｘo間に放電を行わせて、維持放
電に必要な第１壁電荷を該奇数フレームの表示データに
応じて生成させる奇数フレームアドレス手段と、 該第１壁電荷が生成された後に、ｏ＝２ｉ−１、ｉ＝１
〜ｎについて、該電極Ｙi−電極Ｘo間に第１交流維持パ
ルスを供給する奇数フレーム維持手段と、 ｅ＝２ｉ、ｉ＝１〜ｎについて、該電極Ｙiと偶数フレ
ームの表示データに応じて選択した該アドレス電極との
間でアドレス放電を行わせ、該アドレス放電をトリガと
して電極Ｙi−電極Ｘe間に放電を行わせて、維持放電に
必要な第２壁電荷を該偶数フレームの表示データに応じ
て生成させる偶数フレームアドレス手段と、 該第２壁電荷が生成された後に、ｏ＝２ｉ−１、ｉ＝１
〜ｎについて、該電極Ｙi−電極Ｘe間に第２交流維持パ
ルスを供給する偶数フレーム維持手段と、 を有することを特徴とするプラズマディスプレイ装置。 - 【請求項９】 上記電極Ｘo、電極Ｙi及び電極Ｘeは、
該電極Ｙiの中央線に関し略対称形であり、いずれも、 上記基板に形成された透明電極と、 該透明電極に形成され、該透明電極より幅が狭い金属電
極とを有し、 該電極Ｘo及びＸeの該金属電極は、該透明電極の、該電
極Ｙiから離れる側に配置されていることを特徴とする
請求項８記載の装置。 - 【請求項１０】 上記電極Ｘo、電極Ｙi及び電極Ｘe
は、該電極Ｙiの中央線に関し略対称形であり、 該電極Ｙiは上記基板に形成された金属電極であり、 該電極Ｘo及び該電極Ｘeいずれも、 該基板に形成された透明電極と、 該透明電極に形成され、該透明電極より幅が狭い金属電
極とを有し、 該電極Ｘo及びＸeの該金属電極は、該透明電極の、該電
極Ｙiから離れる側に配置されていることを特徴とする
請求項８記載の装置。 - 【請求項１１】 基板に、維持放電を行うための複数の
維持電極が互いに平行に形成され、該基板と離間し対向
配置された他の基板に、該維持電極と離間して交差する
ように複数のアドレス電極が互いに平行に形成されたプ
ラズマディスプレイパネルにおいて、 隣り合う該維持電極の間のうち非表示行である電極間に
遮光体が配置されていることを特徴とするプラズマディ
スプレイパネル。 - 【請求項１２】 上記プラズマディスプレイパネルは、
上記アドレス電極が蛍光体で被われ、 上記遮光体は、観察者側の面が該蛍光体よりも暗い色で
あることを特徴とする請求項１１記載のプラズマディス
プレイパネル。 - 【請求項１３】基板に、ｉ＝１〜ｎについて互いに平行
な電極ＸiとＹiとの組が順に配置され、該基板又は該基
板と離間し対向配置された他の基板に、該電極Ｘi及び
Ｙiと離間して交差するように複数のアドレス電極が配
置され、ｉ＝１〜ｎ−１について非表示行である電極Ｙ
i−電極Ｘi+1間の前方に遮光体が配置されたプラズマデ
ィスプレイパネルと、 電極駆動回路とを有し、該電極駆動回路は、 リセット期間において、ｉ＝１〜ｎ−１につき、該電極
Ｘiの印加電圧波形と該電極Ｙiの印加電圧波形とを同相
にし電極Ｘnの印加電圧波形と電極Ｙnの印加電圧波形と
を同相にして、該電極Ｙi−電極Ｘi+1間で放電を行わせ
るリセット手段と、 該リセット期間経過後のアドレス期間において、ｉ＝１
〜ｎにつき、該電極Ｘi又は該電極Ｙiの一方と表示デー
タに応じて選択したアドレス電極との間でアドレス放電
を行わせ、該アドレス放電をトリガとして該電極Ｘi−
電極Ｙi間に放電を行わせて、維持放電に必要な壁電荷
を該表示データに応じて生成させるアドレス手段と、 該アドレス期間経過後のサステイン期間において、ｉ＝
１〜ｎにつき、該電極Ｘi−電極Ｙi間に交流維持パルス
を供給する維持手段と、 を有することを特徴とするプラズマディスプレイ装置。 - 【請求項１４】 維持放電に必要な壁電荷を表示データ
に応じて生成させるために、対向して交差する走査電極
との間に放電させるための複数のアドレス電極束が互い
に沿って基板に形成されたプラズマディスプレイパネル
であって、各アドレス電極束は、 １単色画素列に対応して互いに沿って該基板に形成され
たｍ本（ｍ≧２）のアドレス電極と、 該基板から見て該ｍ本のアドレス電極の上方に、該アド
レス電極の長手方向に沿って各単色画素に対応して配置
されたパッドと、 該アドレス電極の長手方向に沿って規則的に各パッドを
いずれか１本の該アドレス電極と接続させるコンタクト
と、 を有することを特徴とするプラズマディスプレイパネ
ル。 - 【請求項１５】 請求項１１、１２又は１４記載のプラ
ズマディスプレイパネルと、 表示データに応じて該プラズマディスプレイパネルの電
極に駆動電圧を供給する電極駆動回路と、 を有することを特徴とするプラズマディスプレイ装置。 - 【請求項１６】 基板に、電極Ｘ1〜Ｘn+1がこの順に互
いに平行に配置され且つｉ＝１〜ｎの各ｉにつき電極Ｘ
iと電極Ｘi+1の間に電極Ｙiが配置され、該基板又は該
基板と離間し対向配置された他の基板に、該電極Ｘ1〜
Ｘn+1及び該電極Ｙ1〜Ｙnと離間して交差するように複
数のアドレス電極が配置されたプラズマディスプレイパ
ネルの駆動方法であって、 （１）ｉ＝１〜ｎについて、該電極Ｙiと１フレームの
第１フィールドの表示データに応じて選択した該アドレ
ス電極との間で第１アドレス放電を行わせ、該第１アド
レス放電をトリガとして電極Ｙi−電極Ｘi間に放電を行
わせて、維持放電に必要な第１壁電荷を該第１フィール
ドの表示データに応じて生成させ、 （２）該第１壁電荷が生成された後に、１からｎまでの
間の奇数ｏ及び偶数ｅについて、電極Ｙo−電極Ｘo間に
第１交流維持パルスを供給し、電極Ｙe−電極Ｘe間に第
２交流維持パルスを供給し、 （３）ｉ＝１〜ｎについて、電極Ｙiと１フレームの第
２フィールドの表示データに応じて選択した該アドレス
電極との間で第２アドレス放電を行わせ、該第２アドレ
ス放電をトリガとして電極Ｙi−電極Ｘi+1間に放電を行
わせて、維持放電に必要な第２壁電荷を該第２フィール
ドの表示データに応じて生成させ、 （４）該第２壁電荷が生成された後に、１からｎまでの
間の奇数ｏ及び偶数ｅについて、電極Ｙo−電極Ｘo+1間
に第３交流維持パルスを供給し、電極Ｙe−電極Ｘe+1間
に第４交流維持パルスを供給する、 ことを特徴とするプラズマディスプレイパネル駆動方法 - 【請求項１７】 上記ステップ（２）において、上記電
極Ｙoの印加電圧波形と上記電極Ｘeの印加電圧波形とが
互いに同相になり、上記電極Ｙeの印加電圧波形と上記
電極Ｘoの印加電圧波形とが互いに同相になり、かつ、
上記第１交流維持パルスと上記第２交流維持パルスとが
互いに逆相になるように、該第１及び第２の交流維持パ
ルスを供給し、 上記ステップ（４）において、該電極Ｙoの印加電圧波
形と該電極Ｘoの印加電圧波形とが同相になり、該電極
Ｙeの印加電圧波形と該電極Ｘeの印加電圧波形とが同相
になり、かつ、上記第３交流維持パルスと上記第４交流
維持パルスとが互いに逆相になるように、該第３及び第
４の交流維持パルスを供給する、 ことを特徴とする請求項１６記載の方法。 - 【請求項１８】 基板に、ｏ＝２ｉ−１、ｅ＝２ｉ、ｉ
＝１〜ｎについて電極Ｘo、電極Ｙi及び電極Ｘeがこの
順に互いに平行に配置され、該基板又は該基板と離間し
て対向配置された他の基板に、該電極Ｘo、Ｙi及びＸe
と離間して交差するように複数のアドレス電極が配置さ
れたプラズマディスプレイパネルの駆動方法であって、 ｏ＝２ｉ−１、ｉ＝１〜ｎについて、該電極Ｙiと奇数
フレームの表示データに応じて選択した該アドレス電極
との間でアドレス放電を行わせ、該アドレス放電をトリ
ガとして電極Ｙi−電極Ｘo間に放電を行わせて、維持放
電に必要な第１壁電荷を該奇数フレームの表示データに
応じて生成させ、 該第１壁電荷が生成された後に、ｏ＝２ｉ−１、ｉ＝１
〜ｎについて、該電極Ｙi−電極Ｘo間に第１交流維持パ
ルスを供給し、 ｅ＝２ｉ、ｉ＝１〜ｎについて、該電極Ｙiと偶数フレ
ームの表示データに応じて選択した該アドレス電極との
間でアドレス放電を行わせ、該アドレス放電をトリガと
して電極Ｙi−電極Ｘe間に放電を行わせて、維持放電に
必要な第２壁電荷を該偶数フレームの表示データに応じ
て生成させ、 該第２壁電荷が生成された後に、ｏ＝２ｉ−１、ｉ＝１
〜ｎについて、該電極Ｙi−電極Ｘe間に第２交流維持パ
ルスを供給する、 ことを特徴とするプラズマディスプレイパネル駆動方
法。 - 【請求項１９】基板に、ｉ＝１〜ｎについて互いに平行
な電極ＸiとＹiとの組が順に配置され、該基板又は該基
板と離間し対向配置された他の基板に、該電極Ｘi及び
Ｙiと離間して交差するように複数のアドレス電極が配
置され、ｉ＝１〜ｎ−１について非表示行である電極Ｙ
i−電極Ｘi+1間の前方に遮光体が配置されたプラズマデ
ィスプレイパネルの駆動方法であって、 リセット期間において、ｉ＝１〜ｎ−１につき、該電極
Ｘiの印加電圧波形と該電極Ｙiの印加電圧波形とを同相
にし且つ電極Ｘi+1の印加電圧波形と電極Ｙi+1の印加電
圧波形とを同相にして、該電極Ｙi−電極Ｘi+1間で放電
を行わせ、 該リセット期間経過後のアドレス期間において、ｉ＝１
〜ｎにつき、該電極Ｘi又は該電極Ｙiの一方と表示デー
タに応じて選択したアドレス電極との間でアドレス放電
を行わせ、該アドレス放電をトリガとして該電極Ｘi−
電極Ｙi間に放電を行わせて、維持放電に必要な壁電荷
を該表示データに応じて生成させ、 該アドレス期間経過後のサステイン期間において、ｉ＝
１〜ｎにつき、該電極Ｘi−電極Ｙi間に交流維持パルス
を供給する、 ことを特徴とするプラズマディスプレイパネル駆動方
法。 - 【請求項２０】 請求項１３記載のプラズマディスプレ
イパネルに対する駆動方法であって、 上記ｍ本のアドレス電極に接続されたパッドと対向する
ｍ本の上記走査電極を同時に選択し、 該ｍ本のアドレス電極に同時に、対応する行の表示デー
タに応じた電圧を印加し、 ｍ本単位で該走査電極を走査することを特徴とするプラ
ズマディスプレイパネル駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8194320A JP2801893B2 (ja) | 1995-08-03 | 1996-07-24 | プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19841795 | 1995-08-03 | ||
| JP7-284541 | 1995-10-04 | ||
| JP7-198417 | 1995-10-04 | ||
| JP28454195 | 1995-10-04 | ||
| JP8194320A JP2801893B2 (ja) | 1995-08-03 | 1996-07-24 | プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1039908A Division JP2801909B1 (ja) | 1995-08-03 | 1998-02-23 | プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09160525A true JPH09160525A (ja) | 1997-06-20 |
| JP2801893B2 JP2801893B2 (ja) | 1998-09-21 |
Family
ID=27326914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8194320A Expired - Fee Related JP2801893B2 (ja) | 1995-08-03 | 1996-07-24 | プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2801893B2 (ja) |
Cited By (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000004387A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 플라즈마 디스플레이 패널의 전면기판 |
| US6084558A (en) * | 1997-05-20 | 2000-07-04 | Fujitsu Limited | Driving method for plasma display device |
| WO2000057396A1 (fr) * | 1999-03-19 | 2000-09-28 | Hitachi, Ltd. | Afficheur et procede d'affichage d'images |
| JP2000305515A (ja) * | 1999-04-20 | 2000-11-02 | Matsushita Electric Ind Co Ltd | Ａｃ型プラズマディスプレイ装置及びａｃ型プラズマディスプレイ装置の駆動方法 |
| US6144348A (en) * | 1997-03-03 | 2000-11-07 | Fujitsu Limited | Plasma display panel having dedicated priming electrodes outside display area and driving method for same panel |
| US6169527B1 (en) | 1997-02-25 | 2001-01-02 | Fujitsu Limited | Interlace plasma display apparatus partly shading display lines |
| US6281628B1 (en) | 1998-02-13 | 2001-08-28 | Lg Electronics Inc. | Plasma display panel and a driving method thereof |
| JP2001236038A (ja) * | 1999-12-14 | 2001-08-31 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 |
| WO2001073810A1 (en) * | 2000-03-27 | 2001-10-04 | Technology Trade And Transfer Corporation | Single substrate type discharge display device, method of driving the discharge display device, and color single substrate type discharge display device |
| WO2001093297A1 (en) * | 2000-05-31 | 2001-12-06 | Nec Corporation | Ac plasma display panel and driving method therefor |
| US6380677B1 (en) | 1998-07-16 | 2002-04-30 | Lg Electronics Inc. | Plasma display panel electrode |
| US6420830B1 (en) | 1998-01-26 | 2002-07-16 | Lg Electronics Inc. | Plasma display panel having three discharge sustain electrodes per two pixels |
| US6489727B2 (en) | 2000-08-30 | 2002-12-03 | Fujitsu Hitachi Plasma Display Limited | Plasma display with improved display contrast |
| US6489939B1 (en) | 1998-05-27 | 2002-12-03 | Fujitsu Limited | Method for driving plasma display panel and apparatus for driving the same |
| US6496164B1 (en) | 1998-05-18 | 2002-12-17 | Fujitsu Limited | Plasma display device and method of driving plasma display panel, having first and second representing units |
| US6495957B2 (en) | 1998-10-09 | 2002-12-17 | Fujitsu Limited | Plasma display panel with various electrode projection configurations |
| US6498594B1 (en) | 1998-11-16 | 2002-12-24 | Nec Corporation | Plasma display panel and method of driving the same |
| US6525701B1 (en) | 1998-07-31 | 2003-02-25 | Lg Electronics Inc. | Method for driving plasma display panel |
| US6531994B1 (en) | 1999-11-18 | 2003-03-11 | Mitsubishi Denki Kabushiki Kaisha | Method of driving AC-type plasma display panel and plasma display device |
| US6538389B2 (en) | 2000-12-22 | 2003-03-25 | Hitachi, Ltd. | Plasma display apparatus having reduced voltage drops along wiring lines |
| US6559814B1 (en) | 1998-10-01 | 2003-05-06 | Fujitsu Limited | Driving plasma display panel without visible flickering |
| EP1316939A2 (en) | 2001-11-29 | 2003-06-04 | Lg Electronics Inc. | Method and apparatus for driving plasma display panel |
| US6603446B1 (en) | 1998-05-19 | 2003-08-05 | Fujitsu Limited | Plasma display device |
| US6603263B1 (en) | 1999-11-09 | 2003-08-05 | Mitsubishi Denki Kabushiki Kaisha | AC plasma display panel, plasma display device and method of driving AC plasma display panel |
| US6608609B1 (en) | 1998-06-30 | 2003-08-19 | Fujitsu Limited | Method for driving plasma display panel |
| EP1139323A3 (en) * | 2000-03-29 | 2003-09-10 | Fujitsu Hitachi Plasma Display Limited | Plasma display apparatus and manufacturing method |
| US6621234B2 (en) | 2000-07-18 | 2003-09-16 | Fujitsu Hitachi Plasma Display Limited | Plasma display device with alternately arranged sustain electrodes |
| US6630790B2 (en) | 2000-11-08 | 2003-10-07 | Fujitsu Hitachi Plasma Display Limited | Plasma display device with reduced display defects |
| JP2004054038A (ja) * | 2002-07-22 | 2004-02-19 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイの駆動回路及びプラズマディスプレイパネル |
| EP1394764A2 (en) * | 2002-08-30 | 2004-03-03 | Fujitsu Limited | Plasma display apparatus and method of driving a plasma display panel |
| US6703792B2 (en) | 1999-02-25 | 2004-03-09 | Fujitsu Limited | Module for mounting driver IC |
| US6707436B2 (en) | 1998-06-18 | 2004-03-16 | Fujitsu Limited | Method for driving plasma display panel |
| KR100482023B1 (ko) * | 2000-12-21 | 2005-04-13 | 파이오니아 플라즈마 디스플레이 가부시키가이샤 | 플라즈마 디스플레이 패널과 그 구동 방법 |
| WO2005069263A1 (ja) * | 2004-01-14 | 2005-07-28 | Matsushita Electric Industrial Co., Ltd. | プラズマディスプレイパネルの駆動方法 |
| US6924795B2 (en) | 2002-03-15 | 2005-08-02 | Fujitsu Hitachi Plasma Display Limited | Plasma display panel and method of driving the same |
| US6936966B2 (en) | 2000-09-01 | 2005-08-30 | Fujitsu Hitachi Plasma Display Limited | Plasma display device including specific shape of electrode |
| KR100511522B1 (ko) * | 2001-10-30 | 2005-08-31 | 샤프 가부시키가이샤 | 플라즈마 표시장치 및 그 구동방법 |
| WO2005086129A1 (ja) * | 2004-03-08 | 2005-09-15 | Matsushita Electric Industrial Co., Ltd. | プラズマディスプレイパネルの駆動方法 |
| WO2005101448A1 (ja) * | 2004-04-13 | 2005-10-27 | Technology Trade And Transfer Corporation | プラズマディスプレイパネル及びその駆動方法 |
| KR100515821B1 (ko) * | 1997-05-20 | 2005-12-05 | 삼성에스디아이 주식회사 | 플라즈마 방전 표시 소자 및 그 구동 방법 |
| US6982685B2 (en) | 1998-06-05 | 2006-01-03 | Fujitsu Limited | Method for driving a gas electric discharge device |
| US7050021B2 (en) | 2000-04-07 | 2006-05-23 | Fujitsu Limited | Method and apparatus to provide a high definition display with a display line pitch smaller than a cell arrangement pitch in the column direction |
| EP1696462A2 (en) | 2005-02-14 | 2006-08-30 | Fujitsu Hitachi Plasma Display Limited | Plasma display panel |
| JP2007500928A (ja) * | 2003-05-26 | 2007-01-18 | トムソン プラズマ エス アー エス | 縮小された区分の放電広がりゾーンを有するプラズマディスプレイパネル |
| US7173581B2 (en) | 2003-05-30 | 2007-02-06 | Fujitsu Hitachi Plasma Display Limited | Plasma display apparatus |
| US7183720B2 (en) | 2003-07-22 | 2007-02-27 | Pioneer Corporation | Plasma display panel, plasma display apparatus and method of driving the same |
| KR100691682B1 (ko) * | 2000-10-04 | 2007-03-09 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | 플라즈마 디스플레이 패널의 구동 방법 및 표시 장치 |
| KR100693019B1 (ko) * | 2000-12-08 | 2007-03-12 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | 플라스마 디스플레이 패널 및 그 구동 방법 |
| CN1317687C (zh) * | 2003-06-30 | 2007-05-23 | 富士通日立等离子显示器股份有限公司 | 等离子体显示装置 |
| JP2007183657A (ja) * | 2007-02-05 | 2007-07-19 | Pioneer Electronic Corp | プラズマ表示装置 |
| KR100781011B1 (ko) * | 2005-03-24 | 2007-11-29 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치 |
| CN100430978C (zh) * | 2004-06-08 | 2008-11-05 | 友达光电股份有限公司 | 平面显示装置的驱动电路、方法和系统 |
| EP2031574A1 (en) | 2007-08-28 | 2009-03-04 | Hitachi Ltd. | Plasma display device |
| US7605779B2 (en) | 2003-10-08 | 2009-10-20 | Samsung Sdi Co., Ltd. | Panel driving method for sustain period and display panel using the same |
| USRE41817E1 (en) | 1998-11-20 | 2010-10-12 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas-discharge panel |
| CN102067201A (zh) * | 2008-06-26 | 2011-05-18 | 松下电器产业株式会社 | 等离子显示面板的驱动电路以及等离子显示装置 |
| US8264424B2 (en) | 2005-07-06 | 2012-09-11 | Hitachi, Ltd. | Plasma display module and its driving method, and plasma display |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000221939A (ja) | 1999-01-29 | 2000-08-11 | Mitsubishi Electric Corp | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 |
| JP3728471B2 (ja) | 2000-02-07 | 2005-12-21 | パイオニア株式会社 | Ａｃ型プラズマディスプレイ、その駆動装置及びその駆動方法 |
| JP2001282180A (ja) * | 2000-03-28 | 2001-10-12 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 |
| JP4422350B2 (ja) | 2001-01-17 | 2010-02-24 | 株式会社日立製作所 | プラズマディスプレイパネルおよびその駆動方法 |
| JP4902068B2 (ja) | 2001-08-08 | 2012-03-21 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置の駆動方法 |
| JP2004004513A (ja) | 2002-04-25 | 2004-01-08 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 |
| WO2006008798A1 (ja) * | 2004-07-16 | 2006-01-26 | Hitachi Plasma Patent Licensing Co., Ltd. | 表示装置の駆動方法 |
| JP2006194951A (ja) * | 2005-01-11 | 2006-07-27 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 |
| JP2006194948A (ja) * | 2005-01-11 | 2006-07-27 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 |
| JP2009294408A (ja) | 2008-06-04 | 2009-12-17 | Hitachi Ltd | プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 |
-
1996
- 1996-07-24 JP JP8194320A patent/JP2801893B2/ja not_active Expired - Fee Related
Cited By (97)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6169527B1 (en) | 1997-02-25 | 2001-01-02 | Fujitsu Limited | Interlace plasma display apparatus partly shading display lines |
| US6144348A (en) * | 1997-03-03 | 2000-11-07 | Fujitsu Limited | Plasma display panel having dedicated priming electrodes outside display area and driving method for same panel |
| US6084558A (en) * | 1997-05-20 | 2000-07-04 | Fujitsu Limited | Driving method for plasma display device |
| KR100515821B1 (ko) * | 1997-05-20 | 2005-12-05 | 삼성에스디아이 주식회사 | 플라즈마 방전 표시 소자 및 그 구동 방법 |
| US6420830B1 (en) | 1998-01-26 | 2002-07-16 | Lg Electronics Inc. | Plasma display panel having three discharge sustain electrodes per two pixels |
| US6281628B1 (en) | 1998-02-13 | 2001-08-28 | Lg Electronics Inc. | Plasma display panel and a driving method thereof |
| US6496164B1 (en) | 1998-05-18 | 2002-12-17 | Fujitsu Limited | Plasma display device and method of driving plasma display panel, having first and second representing units |
| US6603446B1 (en) | 1998-05-19 | 2003-08-05 | Fujitsu Limited | Plasma display device |
| US6489939B1 (en) | 1998-05-27 | 2002-12-03 | Fujitsu Limited | Method for driving plasma display panel and apparatus for driving the same |
| US7965261B2 (en) | 1998-06-05 | 2011-06-21 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas electric discharge device |
| US6982685B2 (en) | 1998-06-05 | 2006-01-03 | Fujitsu Limited | Method for driving a gas electric discharge device |
| US7675484B2 (en) | 1998-06-05 | 2010-03-09 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas electric discharge device |
| US7719487B2 (en) | 1998-06-05 | 2010-05-18 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas electric discharge device |
| US7817113B2 (en) | 1998-06-05 | 2010-10-19 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas electric discharge device |
| US8022897B2 (en) | 1998-06-18 | 2011-09-20 | Hitachi Plasma Licensing Co., Ltd. | Method for driving plasma display panel |
| US8018167B2 (en) | 1998-06-18 | 2011-09-13 | Hitachi Plasma Licensing Co., Ltd. | Method for driving plasma display panel |
| US7906914B2 (en) | 1998-06-18 | 2011-03-15 | Hitachi, Ltd. | Method for driving plasma display panel |
| US6707436B2 (en) | 1998-06-18 | 2004-03-16 | Fujitsu Limited | Method for driving plasma display panel |
| US8344631B2 (en) | 1998-06-18 | 2013-01-01 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving plasma display panel |
| US7345667B2 (en) | 1998-06-18 | 2008-03-18 | Hitachi, Ltd. | Method for driving plasma display panel |
| US8791933B2 (en) | 1998-06-18 | 2014-07-29 | Hitachi Maxell, Ltd. | Method for driving plasma display panel |
| US7009585B2 (en) | 1998-06-18 | 2006-03-07 | Fujitsu Limited | Method for driving plasma display panel |
| US8018168B2 (en) | 1998-06-18 | 2011-09-13 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving plasma display panel |
| US7825875B2 (en) | 1998-06-18 | 2010-11-02 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving plasma display panel |
| US8558761B2 (en) | 1998-06-18 | 2013-10-15 | Hitachi Consumer Electronics Co., Ltd. | Method for driving plasma display panel |
| US6608609B1 (en) | 1998-06-30 | 2003-08-19 | Fujitsu Limited | Method for driving plasma display panel |
| KR20000004387A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 플라즈마 디스플레이 패널의 전면기판 |
| US6380677B1 (en) | 1998-07-16 | 2002-04-30 | Lg Electronics Inc. | Plasma display panel electrode |
| US6525701B1 (en) | 1998-07-31 | 2003-02-25 | Lg Electronics Inc. | Method for driving plasma display panel |
| KR100610169B1 (ko) * | 1998-10-01 | 2006-08-09 | 가부시끼가이샤 히다치 세이사꾸쇼 | 디스플레이 구동 방법 및 그 장치 |
| US6559814B1 (en) | 1998-10-01 | 2003-05-06 | Fujitsu Limited | Driving plasma display panel without visible flickering |
| US6495957B2 (en) | 1998-10-09 | 2002-12-17 | Fujitsu Limited | Plasma display panel with various electrode projection configurations |
| US6498594B1 (en) | 1998-11-16 | 2002-12-24 | Nec Corporation | Plasma display panel and method of driving the same |
| USRE41832E1 (en) | 1998-11-20 | 2010-10-19 | Hitachi Plasma Patent Licensing Co., Ltd | Method for driving a gas-discharge panel |
| USRE41872E1 (en) | 1998-11-20 | 2010-10-26 | Hitachi Plasma Patent Licensing Co., Ltd | Method for driving a gas-discharge panel |
| USRE44003E1 (en) | 1998-11-20 | 2013-02-19 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas-discharge panel |
| USRE41817E1 (en) | 1998-11-20 | 2010-10-12 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas-discharge panel |
| USRE44757E1 (en) | 1998-11-20 | 2014-02-11 | Hitachi Consumer Electronics Co., Ltd. | Method for driving a gas-discharge panel |
| USRE43267E1 (en) | 1998-11-20 | 2012-03-27 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas-discharge panel |
| USRE43269E1 (en) | 1998-11-20 | 2012-03-27 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas-discharge panel |
| USRE43268E1 (en) | 1998-11-20 | 2012-03-27 | Hitachi Plasma Patent Licensing Co., Ltd. | Method for driving a gas-discharge panel |
| US6703792B2 (en) | 1999-02-25 | 2004-03-09 | Fujitsu Limited | Module for mounting driver IC |
| WO2000057396A1 (fr) * | 1999-03-19 | 2000-09-28 | Hitachi, Ltd. | Afficheur et procede d'affichage d'images |
| JP2000305515A (ja) * | 1999-04-20 | 2000-11-02 | Matsushita Electric Ind Co Ltd | Ａｃ型プラズマディスプレイ装置及びａｃ型プラズマディスプレイ装置の駆動方法 |
| US6603263B1 (en) | 1999-11-09 | 2003-08-05 | Mitsubishi Denki Kabushiki Kaisha | AC plasma display panel, plasma display device and method of driving AC plasma display panel |
| US6531994B1 (en) | 1999-11-18 | 2003-03-11 | Mitsubishi Denki Kabushiki Kaisha | Method of driving AC-type plasma display panel and plasma display device |
| JP2001236038A (ja) * | 1999-12-14 | 2001-08-31 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 |
| WO2001073810A1 (en) * | 2000-03-27 | 2001-10-04 | Technology Trade And Transfer Corporation | Single substrate type discharge display device, method of driving the discharge display device, and color single substrate type discharge display device |
| KR100712023B1 (ko) * | 2000-03-29 | 2007-05-02 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | 플라즈마 디스플레이 장치 및 그 제조방법 |
| EP1139323A3 (en) * | 2000-03-29 | 2003-09-10 | Fujitsu Hitachi Plasma Display Limited | Plasma display apparatus and manufacturing method |
| US7224329B1 (en) | 2000-03-29 | 2007-05-29 | Fujitsu Hitachi Plasma Display Limited | Plasma display apparatus and manufacturing method |
| US7050021B2 (en) | 2000-04-07 | 2006-05-23 | Fujitsu Limited | Method and apparatus to provide a high definition display with a display line pitch smaller than a cell arrangement pitch in the column direction |
| US7145525B2 (en) | 2000-05-31 | 2006-12-05 | Pioneer Corporation | AC plasma display panel and driving method therefor |
| WO2001093297A1 (en) * | 2000-05-31 | 2001-12-06 | Nec Corporation | Ac plasma display panel and driving method therefor |
| US6621234B2 (en) | 2000-07-18 | 2003-09-16 | Fujitsu Hitachi Plasma Display Limited | Plasma display device with alternately arranged sustain electrodes |
| US6489727B2 (en) | 2000-08-30 | 2002-12-03 | Fujitsu Hitachi Plasma Display Limited | Plasma display with improved display contrast |
| US6936966B2 (en) | 2000-09-01 | 2005-08-30 | Fujitsu Hitachi Plasma Display Limited | Plasma display device including specific shape of electrode |
| KR100691682B1 (ko) * | 2000-10-04 | 2007-03-09 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | 플라즈마 디스플레이 패널의 구동 방법 및 표시 장치 |
| US6630790B2 (en) | 2000-11-08 | 2003-10-07 | Fujitsu Hitachi Plasma Display Limited | Plasma display device with reduced display defects |
| KR100693019B1 (ko) * | 2000-12-08 | 2007-03-12 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | 플라스마 디스플레이 패널 및 그 구동 방법 |
| KR100482023B1 (ko) * | 2000-12-21 | 2005-04-13 | 파이오니아 플라즈마 디스플레이 가부시키가이샤 | 플라즈마 디스플레이 패널과 그 구동 방법 |
| US6882327B2 (en) | 2000-12-21 | 2005-04-19 | Pioneer Plasma Display Corporation | Plasma display panel with number of scanning drivers reduced by using progressive drive method |
| US6538389B2 (en) | 2000-12-22 | 2003-03-25 | Hitachi, Ltd. | Plasma display apparatus having reduced voltage drops along wiring lines |
| KR100511522B1 (ko) * | 2001-10-30 | 2005-08-31 | 샤프 가부시키가이샤 | 플라즈마 표시장치 및 그 구동방법 |
| US7068243B2 (en) | 2001-10-30 | 2006-06-27 | Sharp Kabushiki Kaisha | Plasma display device and driving method thereof |
| EP1316939A3 (en) * | 2001-11-29 | 2007-08-22 | Lg Electronics Inc. | Method and apparatus for driving plasma display panel |
| EP1316939A2 (en) | 2001-11-29 | 2003-06-04 | Lg Electronics Inc. | Method and apparatus for driving plasma display panel |
| US7061479B2 (en) | 2002-03-15 | 2006-06-13 | Fujitsu Hitachi Plasma Display Limited | Plasma display panel and method of driving the same |
| US6924795B2 (en) | 2002-03-15 | 2005-08-02 | Fujitsu Hitachi Plasma Display Limited | Plasma display panel and method of driving the same |
| JP2004054038A (ja) * | 2002-07-22 | 2004-02-19 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイの駆動回路及びプラズマディスプレイパネル |
| US7639213B2 (en) | 2002-07-22 | 2009-12-29 | Fujitsu Hitachi Plasma Display Limited | Driving circuit of plasma display panel and plasma display panel |
| JP4617052B2 (ja) * | 2002-07-22 | 2011-01-19 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイパネルの駆動方法 |
| EP1394764A2 (en) * | 2002-08-30 | 2004-03-03 | Fujitsu Limited | Plasma display apparatus and method of driving a plasma display panel |
| US7737917B2 (en) | 2002-08-30 | 2010-06-15 | Hitachi, Ltd. | Plasma display apparatus and method of driving a plasma display panel |
| EP1394764A3 (en) * | 2002-08-30 | 2009-06-03 | Hitachi Plasma Patent Licensing Co., Ltd. | Plasma display apparatus and method of driving a plasma display panel |
| CN100458891C (zh) * | 2002-08-30 | 2009-02-04 | 株式会社日立制作所 | 等离子显示装置以及驱动等离子显示板的方法 |
| JP2007500928A (ja) * | 2003-05-26 | 2007-01-18 | トムソン プラズマ エス アー エス | 縮小された区分の放電広がりゾーンを有するプラズマディスプレイパネル |
| JP4898443B2 (ja) * | 2003-05-26 | 2012-03-14 | トムソン プラズマ エス アー エス | 縮小された区分の放電広がりゾーンを有するプラズマディスプレイパネル |
| US7173581B2 (en) | 2003-05-30 | 2007-02-06 | Fujitsu Hitachi Plasma Display Limited | Plasma display apparatus |
| CN1317687C (zh) * | 2003-06-30 | 2007-05-23 | 富士通日立等离子显示器股份有限公司 | 等离子体显示装置 |
| US7183720B2 (en) | 2003-07-22 | 2007-02-27 | Pioneer Corporation | Plasma display panel, plasma display apparatus and method of driving the same |
| US7605779B2 (en) | 2003-10-08 | 2009-10-20 | Samsung Sdi Co., Ltd. | Panel driving method for sustain period and display panel using the same |
| US7345655B2 (en) | 2004-01-14 | 2008-03-18 | Matsushita Electric Industrial Co., Ltd. | Plasma display panel drive method |
| WO2005069263A1 (ja) * | 2004-01-14 | 2005-07-28 | Matsushita Electric Industrial Co., Ltd. | プラズマディスプレイパネルの駆動方法 |
| CN100440283C (zh) * | 2004-01-14 | 2008-12-03 | 松下电器产业株式会社 | 等离子体显示板的驱动方法 |
| KR100700407B1 (ko) * | 2004-03-08 | 2007-03-28 | 마쯔시다덴기산교 가부시키가이샤 | 플라즈마 디스플레이 패널의 구동 방법 |
| CN100386791C (zh) * | 2004-03-08 | 2008-05-07 | 松下电器产业株式会社 | 等离子体显示板的驱动方法 |
| US7348937B2 (en) | 2004-03-08 | 2008-03-25 | Matsushita Electric Industrial Co., Ltd. | Plasma display panel drive method |
| WO2005086129A1 (ja) * | 2004-03-08 | 2005-09-15 | Matsushita Electric Industrial Co., Ltd. | プラズマディスプレイパネルの駆動方法 |
| WO2005101448A1 (ja) * | 2004-04-13 | 2005-10-27 | Technology Trade And Transfer Corporation | プラズマディスプレイパネル及びその駆動方法 |
| CN100430978C (zh) * | 2004-06-08 | 2008-11-05 | 友达光电股份有限公司 | 平面显示装置的驱动电路、方法和系统 |
| EP1696462A2 (en) | 2005-02-14 | 2006-08-30 | Fujitsu Hitachi Plasma Display Limited | Plasma display panel |
| KR100781011B1 (ko) * | 2005-03-24 | 2007-11-29 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치 |
| US8264424B2 (en) | 2005-07-06 | 2012-09-11 | Hitachi, Ltd. | Plasma display module and its driving method, and plasma display |
| JP2007183657A (ja) * | 2007-02-05 | 2007-07-19 | Pioneer Electronic Corp | プラズマ表示装置 |
| EP2031574A1 (en) | 2007-08-28 | 2009-03-04 | Hitachi Ltd. | Plasma display device |
| CN102067201A (zh) * | 2008-06-26 | 2011-05-18 | 松下电器产业株式会社 | 等离子显示面板的驱动电路以及等离子显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2801893B2 (ja) | 1998-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2801893B2 (ja) | プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置 | |
| EP0762373B1 (en) | Plasma display panel, method of driving the same performing interlaced scanning, and plasma display apparatus | |
| KR100737194B1 (ko) | 플라즈마 디스플레이 장치 | |
| JPH10149132A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH11352925A (ja) | Ｐｄｐの駆動方法 | |
| JP4089759B2 (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| JP2006194948A (ja) | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 | |
| KR20000028597A (ko) | 디스플레이구동방법및그장치 | |
| KR100781011B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치 | |
| JP2801909B1 (ja) | プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置 | |
| KR100603297B1 (ko) | 패널 구동 방법, 패널 구동 장치 및 디스플레이 패널 | |
| EP1172793A2 (en) | Plasma display panel and method of driving the same | |
| JPH0997570A (ja) | プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置 | |
| KR100479110B1 (ko) | 2층구조ac플라즈마디스플레이패널및그구동회로 | |
| KR100267559B1 (ko) | 3전극 면방전 플라즈마 디스플레이 패널 | |
| JP2007212904A (ja) | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 | |
| JP2001184025A (ja) | プラズマディスプレイ装置 | |
| JP2006162844A (ja) | 表示装置 | |
| KR20060003440A (ko) | 중간 전극 라인에 의해 어드레싱되는 플라즈마 디스플레이장치의 구동 방법 | |
| KR20060003438A (ko) | 중간 전극 라인에 의해 어드레싱되는 플라즈마 디스플레이장치의 구동 방법 | |
| KR20010077730A (ko) | 플라즈마 디스플레이 패널의 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980630 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313131 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090710 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090710 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100710 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110710 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110710 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 15 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| SZ03 | Written request for cancellation of trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z03 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 15 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |