JP2801909B1 - プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置 - Google Patents

Abstract

【要約】 【課題】高階調化、高輝度化、黒表示品質の向上又は高
コントラスト化を図る。 【解決手段】面放電の電極において、Ｘ電極とＹ電極と
を交互に平行に配置し、面放電の電極間の１つおきに遮
光マスク４１〜４３を形成してブラインド行Ｂ１〜Ｂ３
とし、ブラインド行での放電発光を遮光する。リセット
期間では、表示行Ｌ１〜Ｌ４を構成する電極間の印加電
圧が同相になるようにブラインド行Ｂ１〜Ｂ３を構成す
る電極間に電圧を印加してプライミング放電を生じさせ
る。遮光マスク４１〜４３の観察者側の面は黒色であ
り、外光がこれで吸収される。１画素列に複数のアドレ
ス電極を配置し、その上のパッドと選択的に接続して複
数行同時選択可能にする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、面放電ＡＣ型プラ
ズマディスプレイパネル及びその駆動方法並びにこれを
用いたプラズマディスプレイ装置に関する。

【０００２】

【従来の技術】プラズマディスプレイパネル（ＰＤＰ）
は、自己発光型であるので視認性が良く、薄型で大画面
表示及び高速表示が可能であることから、ＣＲＴに替わ
る表示パネルとして注目されている。特に面放電ＡＣ型
ＰＤＰは、フルカラー表示に適しており、ハイビジョン
分野で期待され、高画質化が要求されている。高画質化
には、高精細化、高階調化、高輝度化、黒表示の低輝度
化、高コントラスト化等がある。高精細化は、画素ピッ
チを狭くすることにより達成され、高階調化は、フレー
ム内のサブフィールド数を増加させることにより達成さ
れ、高輝度化は、維持放電回数を多くすることにより達
成され、黒表示の低輝度化は、リセット期間における発
光量を低減することにより達成される。

【０００３】図３０は、従来のＡＣ型かつ面放電型のプ
ラズマディスプレイパネル（ＰＤＰ）ＰＤＰ１０Ｐの概
略構成を示す。対向するガラス基板の一方（観測者側）
には、電極Ｘ１〜Ｘ５が等ピッチで互いに平行に形成さ
れ、これらに電極Ｙ１〜Ｙ５がそれぞれ平行に対をなし
て形成されている。他方のガラス基板には、これら電極
と直交する方向にアドレス電極Ａ１〜Ａ６が形成され、
その上に全面的に蛍光体が被着されている。対向するガ
ラス基板の間には、１画素の放電が隣接画素に影響して
誤表示されないようにするために、隔壁１７１〜１７７
と隔壁１９１〜１９６とが互いに交差して格子状に配列
されている。

【０００４】面放電型は、同一面上の隣合う電極間で放
電が生ずるので、対向面に形成された蛍光体にイオンが
衝突して蛍光体が劣化するのを防止することができると
いう利点を有する。しかし、表示行Ｌ１〜Ｌ５の各々に
一対の電極が配置されているので、画素ピッチを狭くす
るのが制限され、高精細化が妨げられる。また、電極数
が多いので、駆動回路の規模が大きくなる。

【０００５】そこで、図３１に示すようなＰＤＰ１０Ｑ
が提案されている（特開平５−２９９３号公報、特開平
２−２２０３３０号公報）。ＰＤＰ１０Ｑは、面放電電
極である電極Ｘ１〜Ｘ５及びＹ１〜Ｙ４の中央線に沿っ
て隔壁１９１〜１９９が配置されており、両側の電極Ｘ
１及びＸ５を除いた電極Ｘ２〜Ｘ４及び電極Ｙ１〜Ｙ４
は、アドレス電極方向に隣り合う表示行で兼用される。
これにより、電極数がほぼ半減するので、画素ピッチを
狭くすることができ、図３０の場合よりも高精細化が可
能となる。また、駆動回路の規模を低減することができ
る。

【０００６】

【発明が解決しようとする課題】しかし、リセット期間
での全面放電発光により、黒表示の輝度が上昇して表示
品質が低下する。また、上記蛍光体が白色又は淡い灰色
であるので、明るい場所でＰＤＰの画像を見ると、外光
が非表示行の蛍光体で反射されて、画像のコントラスト
が低下する。

【０００７】さらに、同時に１行しかアドレスすること
ができないので、アドレス期間を縮小することができ
ず、サブフィールド数増加による高階調化又は維持放電
回数増加による高輝度化が妨げられる。このような問題
点に鑑み、本発明の包括的な目的は、高画質化を図るこ
とができるプラズマディスプレイパネル及びその駆動方
法並びにプラズマディスプレイ装置を提供することにあ
り、より具体的には次の通りである。

【０００８】すなわち、本発明の第１目的は、リセット
期間での全面放電発光による黒表示品質の低下を抑制す
ることができるプラズマディスプレイパネル及びその駆
動方法並びにプラズマディスプレイ装置を提供すること
にある。本発明の第２目的は、非表示行からの反射光を
低減して画像のコントラストを向上させることができる
プラズマディスプレイパネル及びその駆動方法並びにプ
ラズマディスプレイ装置を提供することにある。

【０００９】本発明の第３目的は、同時に複数行アドレ
スすることによりアドレス期間を短縮して、高階調化又
は高輝度化を図ることができるプラズマディスプレイパ
ネル及びその駆動方法並びにプラズマディスプレイ装置
を提供することにある。

【００１０】

【課題を解決するための手段及びその作用効果】請求項
１のプラズマディスプレイパネルでは、例えば図２５に
示す如く、複数のＸ電極と複数のＹ電極とが互いに平行
に且つ交互に設けられ、一対の該Ｘ電極と該Ｙ電極とで
表示行が構成され、該Ｘ電極及びＹ電極と離間して交差
するように複数のアドレス電極が配置されたプラズマデ
ィスプレイパネルにおいて、隣り合う該Ｘ電極及びＹ電
極の間のうち、非表示行である電極間に遮光体が配置さ
れている。

【００１１】このプラズマディスプレイパネルによれ
ば、遮光体により、非表示行での放電発光による黒表示
品質の低下を抑制することができるという効果を奏す
る。請求項２のプラズマディスプレイパネルでは、請求
項１において、上記アドレス電極上に蛍光体が設けられ
ており、上記遮光体は観察者側の面が該蛍光体よりも暗
い色である。

【００１２】このプラズマディスプレイパネルによれ
ば、外光が非表示行の遮光体で吸収されるので、明るい
場所に配置されたＰＤＰの画像のコントラストが、外光
が非表示行の蛍光体で反射されて観察者の目に入る場合
よりも向上するという効果を奏する。請求項３のプラズ
マディスプレイ装置では、例えば図２５及び２６に示す
如く、複数のＸ電極と複数のＹ電極とが互いに平行に且
つ交互に設けられ、一対の該Ｘ電極と該Ｙ電極とで表示
行が構成され、該Ｘ電極及びＹ電極と離間して交差する
ように複数のアドレス電極が配置され、隣り合う該Ｘ電
極及びＹ電極の間のうち、非表示行である電極間に遮光
体が配置されているプラズマディスプレイパネルと、該
Ｘ電極、Ｙ電極及びアドレス電極を駆動するための電極
駆動回路を有し、該電極駆動回路は、上記非表示行を構
成する電極間にて放電を行わせるリセット手段と、上記
表示行を構成する電極対の一方と、表示データに応じて
選択した該アドレス電極との間でアドレス放電を行わせ
て、表示セルの選択を行うアドレス手段と、該表示行を
構成する電極対に交流維持パルスを供給する維持手段と
を有する。

【００１３】このプラズマディスプレイ装置によれば、
遮光体により、プライミングのための放電の際の発光に
よる黒表示品質の低下を抑制することができるという効
果を奏する。遮光体により高精細化が妨げられるが、図
３０の従来構成と比較すれば、隔壁１９１〜１９６を形
成する必要がないので、製造容易であり且つ画素ピッチ
をより短くすることができるという効果を奏する。

【００１４】請求項４のプラズマディスプレイ装置で
は、請求項３において、上記リセット手段は、上記表示
行を構成する電極対に、同相若しくは同電圧の電圧波形
を印加するものである。このプラズマディスプレイ装置
によれば、表示行での放電が確実に防止される。

【００１５】請求項５では、例えば図２５及び２６に示
す如く、複数のＸ電極と複数のＹ電極とが互いに平行に
且つ交互に設けられ、一対の該Ｘ電極と該Ｙ電極とで表
示行を構成すると共に、該Ｘ電極及びＹ電極と離間して
交差するように複数のアドレス電極が配置され、隣り合
う該Ｘ電極及びＹ電極の間のうち、非表示行である電極
間に遮光体が配置されたプラズマディスプレイパネルの
駆動方法であって、リセット期間において、該非表示行
を構成する電極間にて放電を行わせ、該リセット期間経
過後のアドレス期間において、該表示行を構成する電極
対の一方の電極と、表示データに応じて選択した該アド
レス電極との間でアドレス放電を行わせて表示セルの選
択を行い、該アドレス期間経過後のサスティン期間にお
いて、該表示行を構成する電極対に交流維持パルスを供
給する。

【００１６】請求項６では、請求項５において、上記リ
セット期間において、上記表示行を構成する電極対に、
同相若しくは同電圧の電圧波形を印加する。請求項７の
プラズマディスプレイパネルでは、例えば図２７に示す
如く、表示セルの選択を行うために、対向して交差する
走査電極との間に放電させるための複数のアドレス電極
束が互いに沿って基板に形成されたプラズマディスプレ
イパネルであって、各アドレス電極束は、１単色画素列
に対応して互いに沿って該基板に形成されたｍ本（ｍ≧
２）のアドレス電極と、該基板から見て該ｍ本のアドレ
ス電極の上方に、該アドレス電極の長手方向に沿って各
単色画素に対応して配置されたパッドと、該アドレス電
極の長手方向に沿って規則的に各パッドをいずれか１本
の該アドレス電極と接続させるコンタクトとを有する。

【００１７】このプラズマディスプレイパネルによれ
ば、同時に複数行アドレスすることができ、アドレス期
間が短縮されるので、その分、サブフレーム数を多くし
て多階調化が可能となり又は維持放電回数を多くして高
輝度化が可能になるという効果を奏する。請求項８で
は、例えば図２７に示す如く、表示セルを選択するため
に、対向して交差する走査電極との間に放電させるため
の複数のアドレス電極束が互いに沿って基板に形成され
ており、各アドレス電極束は、１単色画素列に対応して
互いに沿って該基板に形成されたｍ本（ｍ≧２）のアド
レス電極と、該基板から見て該ｍ本のアドレス電極の上
方に、該アドレス電極の長手方向に沿って各単色画素に
対応して配置されたパッドと、該アドレス電極の長手方
向に沿って規則的に各パッドをいずれか１本の該アドレ
ス電極と接続させるコンタクトとを有するプラズマディ
スプレイパネルの駆動方法であって、上記ｍ本のアドレ
ス電極に接続されたパッドと対向するｍ本の上記走査電
極を同時に選択し、該ｍ本のアドレス電極に同時に、対
応する行の表示データに応じた電圧を印加し、ｍ本単位
で該走査電極を走査する。

【００１８】

【発明の実施の形態】以下、図面に基づいて本発明の実
施形態を説明する。 ［第１実施形態］図１は、本発明の第１実施形態のＰＤ
Ｐ１０を示す。図１では、表示行Ｌ１のみについて画素
を点線で示している。説明の簡単化のために、ＰＤＰ１
０の画素数を、モノクロ画素換算で６×８＝４８として
いる。本発明は、カラー又はモノクロのいずれにも適用
でき、カラーの１画素はモノクロの３画素に相当する。

【００１９】ＰＤＰ１０は、製造を容易にしかつ画素ピ
ッチを縮小して高精細化を図るために、図３１のＰＤＰ
１０Ｑから隔壁１９１〜１９９を除去した構成となって
いる。この除去により隣合う表示行間の影響で誤放電が
生じないように、後述の如く面放電の電極間Ｌ１〜Ｌ８
の奇数行と偶数行とで維持パルス電圧波形が互いに逆相
になるようにインタレース走査する（従来のインタレー
ス走査では、Ｌ２、Ｌ４、Ｌ６、Ｌ８が完全非表示行で
あったので、奇数フィールドで行Ｌ１、Ｌ５を走査し偶
数フィールドで行Ｌ３、Ｌ７を走査していた）。

【００２０】図２は、カラー画素１０ａの対向面間を広
げた状態を示す。図３は、カラー画素１０ａの、電極Ｘ
１に沿った縦断面を示す。ガラス基板１１の一面には、
ＩＴ０膜等の透明電極１２１及び１２２が互いに平行に
配置され、透明電極１２１及び１２２の長手方向に沿っ
た電圧低下を低減するために、銅等の金属電極１３１及
び１３２がそれぞれ透明電極１２１及び１２２上の中央
線に沿って形成されている。透明電極１２１と金属電極
１３１とで電極Ｘ１が構成され、透明電極１２２と金属
電極１３２とで電極Ｙ１が構成されている。ガラス基板
１１、電極Ｘ１及び電極Ｙ１上には、壁電荷保持用の誘
電体１４が被着され、さらにその上にＭｇＯ保護膜１５
が被着されている。

【００２１】一方、ガラス基板１６の、ＭｇＯ保護膜１
５と対向する面には、電極Ｘ１及びＹ１と直交する方向
に、アドレス電極Ａ１、Ａ２、Ａ３及びこれらの間を仕
切る隔壁１７１〜１７３が形成されている。隔壁１７１
と隔壁１７２との間、隔壁１７２と隔壁１７３との間及
び隔壁１７３と隔壁１７４との間にはそれぞれ、放電に
より生じた紫外線が入射して赤色光を発する蛍光体１８
１、緑色光を発する蛍光体１８２及び青色光を発する蛍
光体１８３が被着されている。蛍光体１８１〜１８３と
ＭｇＯ保護膜１５との間の放電空間には、例えばＮｅ＋
Ｘeペニング混合ガスが封入されている。

【００２２】隔壁１７１〜１７４は、放電により生じた
紫外線が隣接画素に入射するのを防止し、また、放電空
間を形成するためのスペーサとして機能する。蛍光体１
８１〜１８３を同一物質にすれば、ＰＤＰ１０はモノク
ロ表示用となる。図４は、上記構成のＰＤＰ１０を用い
たプラズマディスプレイ装置２０の概略構成を示す。

【００２３】制御回路２１は、外部から供給される表示
データＤＡＴＡをＰＤＰ１０用のデータに変換して、ア
ドレス回路２２のシフトレジスタ２２１に供給し、ま
た、外部から供給されるクロックＣＬＫ、垂直同期信号
ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣに基づき、各種
制御信号を生成して、構成要素２２〜２７、２８１及び
２８２へ供給する。

【００２４】図７及び図８に示すような電圧波形を電極
に印加するために、電源回路２９から、アドレス回路２
２へ電圧Ｖaw、Ｖa及びＶｅが供給され、奇数Ｙサステ
イン回路２４及び偶数Ｙサステイン回路２５の各々へ電
圧−Ｖc、−Ｖy及びＶsが供給され、奇数Ｘサステイン
回路２６及び偶数Ｘサステイン回路２７の各々へ電圧Ｖ
w、Ｖx及びＶsが供給される。

【００２５】ボックス２２１中の数値は、互いに同一構
成の要素を識別するためのものであり、例えば２２１
（３）はシフトレジスタ２２１の第３ビットである。他
の構成要素についても同様である。アドレス回路２２で
は、アドレス期間において、制御回路２１から１行分の
表示データがシフトレジスタ２２１に供給されると、ビ
ット２２１（１）〜（６）がそれぞれラッチ回路２２２
のビット２２２（１）〜（６）に保持され、その値に応
じて、ドライバ２２３（１）〜（６）内の不図示のスイ
ッチがオン／オフ制御され、電圧Ｖa又は０Ｖの２値電
圧パターンがアドレス電極Ａ１〜Ａ６に供給される。

【００２６】走査回路２３は、シフトレジスタ２３１と
ドライバ２３２とを備えている。アドレス期間では、シ
フトレジスタ２３１の直列データ入力端に各ＶＳＹＮＣ
サイクルの最初のアドレスサイクルのみ‘１’が供給さ
れ、これがアドレスサイクルに同期してシフトされる。
シフトレジスタ２３１のビット２３１（１）〜（４）の
値により、ドライバ２３２（１）〜（６）内の不図示の
スイッチがオン／オフ制御され、選択電圧−Ｖy又は非
選択電圧−Ｖcが電極Ｙ１〜Ｙ４に印加される。すなわ
ち、シフトレジスタ２３１のシフトにより電極Ｙ１〜Ｙ
４が順に選択され、選択された電極Ｙに選択電圧−Ｖy
が印加され、非選択の電極Ｙに非選択電圧−Ｖcが印加
される。これら電圧−Ｖy及び−Ｖcは、奇数Ｙサステイ
ン回路２４及び偶数Ｙサステイン回路２５から供給され
る。サスティン期間では、奇数Ｙサステイン回路２４か
らドライバ２３２（１）及び（３）を介してＹ電極のう
ち奇数番目の電極Ｙ１及びＹ３に、第１の維持パルス列
が供給され、偶数Ｙサステイン回路２５からドライバ２
３２（２）及び（４）を介してＹ電極のうち偶数番目の
電極Ｙ２及びＹ４に、第１の維持パルス列と位相が１８
０゜ずれた第２の維持パルス列が供給される。

【００２７】電極Ｘの回路では、サスティン期間におい
て、奇数Ｘサステイン回路２６からドライバ２８１を介
し、Ｘ電極のうち奇数番目の電極Ｘ１、Ｘ３及びＸ５
に、上記第２の維持パルス列が供給され、偶数Ｘサステ
イン回路２７から、Ｘ電極のうち偶数番目の電極Ｘ２及
びＸ４に、上記第１の維持パルス列が供給される。リセ
ット期間においては、Ｘサステイン回路２６及び２７か
らそれぞれ、電極Ｘ１〜Ｘ５に共通に全面書き込みパル
スが供給される。アドレス期間においては、走査パルス
に対応して、図７及び図８に示すように、２アドレスサ
イクルのパルス列が奇数Ｘサステイン回路２６から、Ｘ
電極のうち奇数番目の電極Ｘ１、Ｘ３及びＸ５に供給さ
れ、該パルス列の位相を１８０゜ずらしたパルス列が、
偶数Ｘサステイン回路２７から、Ｘ電極のうち偶数番目
の電極Ｘ２及びＸ４に供給される。

【００２８】上記回路２２３、２３２、２４、２５、２
６及び２７は、電源回路２９から供給される電圧をオン
／オフするスイッチング回路である。図５は、表示画像
の１フレームの構成を示す。このフレームは、奇数フィ
ールドと偶数フィールドとに２分割され、いずれのフィ
ールドも第１〜３サブフィールドからなる。各サブフィ
ールドにつき、奇数フィールドではＰＤＰ１０の各電極
に図７に示す波形の電圧を供給して図１の行Ｌ１、Ｌ
３、Ｌ５及びＬ７を表示させ、偶数フィールドではＰＤ
Ｐ１０の各電極に図８に示す波形の電圧を供給して図１
の行Ｌ２、Ｌ４、Ｌ６及びＬ８を表示させる。第１〜３
サブフィールドでのサスティン期間はそれぞれＴ１、２
Ｔ１及び４Ｔ１となっており、各サブフィールドではそ
の期間の長さに比例した回数だけ維持放電が行われる。
これにより、輝度が８階調となる。同様に、サブフィー
ルド数を８にし、サスティン期間の比を１：２：４：
８：１６：３２：６４：１２８とすれば、輝度が２５６
階調となる。

【００２９】アドレス期間での表示行の走査は、図６
（Ａ）の○内の番号順に行われる。すなわち、奇数フィ
ールドでは表示行Ｌ１、Ｌ３、Ｌ５及びＬ７の順に走査
され、偶数フィールドでは表示行Ｌ２、Ｌ４、Ｌ６及び
Ｌ８の順に走査される。次に、奇数フィールドでの動作
を図７に基づいて説明する。図７中のＷ、Ｅ、Ａ及びＳ
はそれぞれ全面書き込み放電、全面自己消去放電、アド
レス放電及び維持放電が生ずる時点を示している。以
下、簡単化のために次のように総称する。

【００３０】Ｘ電極：電極Ｘ１〜Ｘ５ 奇数Ｘ電極：電極Ｘ１、Ｘ３及びＸ５ 偶数Ｘ電極：電極Ｘ２及びＸ４ Ｙ電極：電極Ｙ１〜Ｙ４ 奇数Ｙ電極：電極Ｙ１及びＹ３ 偶数Ｙ電極：電極Ｙ２及びＹ４ アドレス電極：アドレス電極Ａ１〜Ａ６ また、 Ｖfxy：隣合うＸ電極とＹ電極との間の放電開始電圧 Ｖfay：対向するアドレス電極とＹ電極との間の放電開
始電圧 Ｖwall：隣合うＸ電極とＹ電極との間の放電により生じ
た壁電荷による、正の壁電荷と負の壁電荷との間の電圧
（壁電圧） とする。例えば、Ｖfxy＝２９０Ｖ、Ｖfay＝１８０Ｖで
ある。また、アドレス電極とＹ電極との間をＡ−Ｙ電極
間と称し、他の電極間についても同様に称す。 （１）リセット期間 リセット期間では、Ｘ電極に供給される電圧波形は全面
書き込みパルスで互いに同一であり、Ｙ電極に供給され
る電圧波形は０Ｖで互いに同一であり、アドレス電極に
供給される電圧波形は中間電圧パルスで互いに同一であ
る。

【００３１】最初、各電極の印加電圧は０Ｖとなってい
る。リセット期間の前のサスティン期間の最後の維持パ
ルスにより、点灯画素のＭｇＯ保護膜１５上には、Ｘ電
極側に正の壁電荷が存在しＹ電極側に負の壁電荷が存在
する。消灯画素のＸ電極側及びＹ電極側には壁電荷が殆
ど存在しない。ａ≦ｔ≦ｂにおいて、Ｘ電極に電圧Ｖw
のリセットパルスが供給され、アドレス電極に電圧Ｖaw
の中間電圧パルスが供給される。例えばＶw＝３１０Ｖ
であって、Ｖw＞Ｖfxyであり、壁電荷の有無に係わらず
隣り合うＸ−Ｙ電極間、すなわち表示行Ｌ１〜Ｌ８のＸ
−Ｙ電極間で全面書き込み放電Ｗが生じ、生じた電子及
び正イオンがＸ−Ｙ電極間電圧Ｖwによる電界で引かれ
て逆極性の壁電荷が生じ、これにより放電空間の電界強
度が低減し、１〜数μｓで放電が終結する。電圧Ｖawは
Ｖw／２程度であり、リセットパルス印加時にはＡ−Ｘ
電極間の電圧とＡ−Ｙ電極間の電圧とが互いに逆相で絶
対値がほぼ等しくなるので、放電により蛍光体に付着す
る壁電荷の平均はほぼ０になる。

【００３２】ｔ＝ｂでリセットパルスが立ち下がると、
すなわち壁電圧と逆極性の印加電圧が消失すると、Ｘ−
Ｙ電極間の壁電圧Ｖwallが放電開始電圧Ｖfxyより大き
くなり、全面自己消去放電Ｅが生ずる。この際、Ｘ電
極、Ｙ電極及びアドレス電極がいずれも０Ｖであるの
で、この放電により壁電荷は殆ど生ぜず、放電空間内で
イオンと電子が再結合して殆ど完全に中和される。空間
には、再結合しきれない多少の電荷が漂っているが、こ
の空間電荷は、次のアドレス放電において、放電を起こ
しやすくする種火の役割を果たす。これは、プライミン
グ効果として知られている。

【００３３】（２）アドレス放電期間 アドレス期間では、奇数Ｘ電極に供給される電圧波形は
互いに同一であり、偶数Ｘ電極に供給される電圧波形は
互いに同一であり、非選択のＹ電極に供給される電圧波
形は電圧−Ｖcで互いに同一である。Ｙ電極はＹ１〜Ｙ
４の順に選択され、選択された電極に電圧−Ｖyの走査
パルスが供給され、非選択の電極は電圧−Ｖcにされ
る。例えば、 Ｖc＝Ｖa＝５０Ｖ、Ｖy＝１５０Ｖ である。

【００３４】（ｃ≦ｔ≦ｄ）電極Ｙ１に電圧−Ｖyの走
査パルスが供給され、アドレス電極には点灯させようと
する画素について電圧Ｖaの書き込みパルスが供給され
る。次の関係、 Ｖa＋Ｖy＞Ｖfay が成立しており、点灯させようとする画素についてのみ
アドレス放電が生じ、逆極性の壁電荷が生じて放電が終
結する。このアドレス放電の際、電極Ｙ１と隣合う電極
Ｘ１及びＸ２のうち、電極Ｘ１のみに電圧Ｖxのパルス
が供給されている。このアドレス放電でトリガされる場
合のＸ−Ｙ電極間放電開始電圧をＶxytとすると、次の
関係、 Ｖx＋Ｖc＜Ｖxyt＜Ｖx＋Ｖy＜Ｖfxy が成立しており、表示行Ｌ１のＸ１−Ｙ１電極間で書き
込み放電が生じ、自己放電しない程度の逆極性の壁電荷
がＸ１−Ｙ１電極間に生成されて放電が終結する。他
方、表示行Ｌ２のＸ２−Ｙ１電極間では放電が生じな
い。

【００３５】（ｄ≦ｔ≦ｅ）電極Ｙ２に電圧−Ｖyの走
査パルスが供給され、偶数Ｘ電極に電圧Ｖxのパルスが
供給され、アドレス電極には点灯させようとする画素に
ついて電圧Ｖaの書き込みパルスが供給され、上記同様
にして、表示行Ｌ３のＸ２−Ｙ２電極間で書き込み放電
が生じ、逆極性の壁電荷が生成され、他方、表示行Ｌ４
のＸ３−Ｙ２電極間では放電が生じない。

【００３６】以下、ｅ≦ｔ≦ｇにおいて上記同様の動作
が行われる。このようにして、表示行Ｌ１、Ｌ３、Ｌ５
及びＬ７の順に、点灯しようとする画素について、表示
データの書き込み放電が生じ、そのＹ電極側に正の壁電
荷が生成され、そのＸ電極側に負の壁電荷が生成され
る。 （３）サスティン期間 サスティン期間では、奇数Ｘ電極及び偶数Ｙ電極に同位
相かつ同電圧Ｖsの維持パルス列が供給され、この維持
パルス列の位相を１８０゜（１／２周期）ずらした維持
パルス列が偶数Ｘ電極及び奇数Ｙ電極に供給される。ま
た、最初の維持パルスの立ち上がりに同期して、アドレ
ス電極に電圧Ｖｅが供給され、サスティン期間が終了す
るまで維持される。

【００３７】（ｈ≦ｔ≦ｐ）奇数Ｙ電極及び偶数Ｘ電極
に電圧Ｖsの維持パルスが供給される。奇数Ｙ−奇数Ｘ
電極間の画素の実効電圧はＶs＋Ｖwallとなり、偶数Ｙ
−偶数Ｘ電極間の画素の実効電圧はＶs−Ｖwallとな
り、奇数Ｘ−偶数Ｙ電極間及び偶数Ｘ−奇数Ｙ電極間の
画素の実効電圧は２Ｖwallとなる。次の関係、 Ｖs＜Ｖfxy＜Ｖs＋Ｖwall、２Ｖwall＜Ｖfxy が成立しており、奇数Ｙ−奇数Ｘ電極間で維持放電が生
じ、逆極性の壁電荷が生じて放電が終結する。その他の
電極間では維持放電が生じない。したがって、奇数フィ
ールド内での奇数表示行Ｌ１及びＬ５のみ表示が有効に
なる。偶数Ｙ−偶数Ｘ電極間では、この初回のみ維持放
電が生じない。

【００３８】（ｑ≦ｔ≦ｒ）奇数Ｘ電極及び偶数Ｙ電極
に電圧Ｖsの維持パルスが供給される。奇数Ｘ−奇数Ｙ
電極間及び偶数Ｙ−偶数Ｘ電極間の画素の実効電圧はい
ずれもＶs＋Ｖwallとなり、奇数Ｙ−偶数Ｘ電極間及び
奇数Ｘ−偶数Ｙ電極間の実効電圧は０となる。これによ
り、奇数Ｘ−奇数Ｙ電極間及び偶数Ｙ−偶数Ｘ電極間で
維持放電が生じ、逆極性の壁電荷が生じて放電が終結す
る。その他の電極間では維持放電が生じない。したがっ
て、奇数フィールドの全奇数表示行Ｌ１、Ｌ３、Ｌ５及
びＬ７の表示が同時に有効になる。

【００３９】以下、上記同様の維持放電が繰り返され
る。この場合、図７中に記載した壁電荷から明らかなよ
うに、非表示行の奇数Ｙ−偶数Ｘ電極間及び奇数Ｘ−偶
数Ｙ電極間の画素の実効電圧は０となる。サスティン期
間の最後の維持放電は、壁電荷の極性が上記リセット期
間の始めの状態になるようにする。次に、偶数フィール
ドでの動作を説明する。

【００４０】図１において、奇数フィールドでは上記の
ように電極Ｙ１〜Ｙ４と図１の上側に隣合う電極Ｘ１〜
Ｘ４との対の行表示行Ｌ１、Ｌ３、Ｌ５及びＬ７の表示
が有効になる。偶数フィールドでは電極Ｙ１〜Ｙ４と図
１の下側に隣合う電極Ｘ２〜Ｘ５との対の行表示行Ｌ
２、Ｌ４、Ｌ６及びＬ８の表示を有効にすればよい。こ
れは、電極Ｙ１に対する電極Ｘ１と電極Ｘ２の役割を逆
にし、電極Ｙ２に対する電極Ｘ２と電極Ｘ３の役割を逆
にし、以下同様にすればよい。すなわち、グループ化さ
れた奇数Ｘ電極と偶数Ｘ電極とに供給する電圧波形を互
いに入れ替えればよい。図８は、偶数フィールドでのこ
のような電極印加電圧波形を示す。

【００４１】偶数フィールドでの動作は、以上の説明及
び図８から明かであり、概説すると、リセット期間では
全面書き込み放電Ｗ及び全面自己消去放電Ｅが行われ、
アドレス期間では電極Ｙ１〜Ｙ４が順に選択されて表示
行Ｌ２、Ｌ４、Ｌ６、Ｌ８の順に表示データの書き込み
放電が行われ、サスティン期間ではこれら表示行Ｌ２、
Ｌ４、Ｌ６、Ｌ８での同時の維持放電が繰り返される。

【００４２】本第１実施形態の駆動方法によれば、奇数
フィールドの表示行と偶数フィールドの表示行とが放電
に関し互いに影響しないので、ＰＤＰを、図３１のＰＤ
Ｐ１０Ｑから隔壁１９１〜１９９を除去した図１の構成
とすることができ、ＰＤＰ１０の製造が容易になって安
価になり、かつ、画素ピッチを縮小して高精細化を達成
することができる。

【００４３】［第２実施形態］図７及び図８において、
パルスの個数を低減することができれば消費電力を低減
できる。アドレス期間において、奇数Ｘ電極及び偶数Ｘ
電極に供給されるパルスを連続させることができれば、
パルス数を低減できる。これを実現するには、走査順を
図６（Ｂ）に示すようにすればよい。すなわち、奇数フ
ィールド内の表示行Ｌ１、Ｌ３、Ｌ５及びＬ７をさらに
奇数行と偶数行にわけ、その一方を順に走査した後に他
方を順に走査すればよい。偶数フィールドについても奇
数フィールドの場合と同様である。

【００４４】図９は、このような方法を実施するための
第２実施形態のプラズマディスプレイ装置２０Ａの概略
構成を示す。アドレス期間において、電極Ｙ１、Ｙ３、
Ｙ２、Ｙ４の順に走査するために、ドライバ２３２
（２）の出力端が電極Ｙ３に接続され、ドライバ２３２
（３）の出力端が電極Ｙ２に接続されている。走査回路
２３Ａは、奇数Ｙサステイン回路２４の出力端がドライ
バ２３２（１）及びドライバ２３２（２）の入力端に接
続され、偶数Ｙサステイン回路２５の出力端がドライバ
２３２（３）及びドライバ２３２（４）の入力端に接続
されている点で、図４の走査回路２３と異なっている。
これに応じて、奇数Ｘサステイン回路２６Ａ及び偶数Ｘ
サステイン回路２７Ａは、奇数Ｘ電極及び偶数Ｘ電極へ
の印加電圧波形が図１０及び図１１に示すようになるよ
うに信号を出力する。

【００４５】奇数Ｘ電極及び偶数Ｘ電極にはそれぞれ、
奇数フィールド及び偶数フィールドの各々のアドレス期
間において、幅広の１個のパルスを供給すればよいの
で、図４の場合よりも消費電力を低減でき、また、奇数
Ｘサステイン回路２６Ａ及び偶数Ｘサステイン回路２７
Ａの構成が図４の奇数Ｘサステイン回路２６及び偶数Ｘ
サステイン回路２７より簡単になる。

【００４６】他の点は上記第１実施形態と同一である。 ［第３実施形態］図７において、電極Ｘ１、Ｘ３及びＸ
５に共通に電圧Ｖxのパルスが供給され、電極Ｘ２及び
Ｘ４に共通に電圧Ｖxのパルスが供給されるが、電極Ｙ
１〜Ｙ４を順に選択したときに電極Ｘ１〜Ｘ４を順に選
択して電圧Ｖxのパルスを供給すれば充分である。この
ようにすれば、電極に供給されるパルス数が低減される
ので、消費電力を低減できる。

【００４７】そこで、第３実施形態のプラズマディスプ
レイ装置２０Ｂでは、図１２に示す如く、Ｘ電極に対し
ても走査回路３０を備えている。走査回路３０は、走査
回路２３よりも構成要素が１電極分多いだけである。ア
ドレス期間において、制御回路２１Ａからシフトレジス
タ３０１へ、奇数フィールドではビット３０１（１）の
データ入力端に‘１’が供給され、偶数フィールドでは
ビット３０１（２）のデータ入力端に‘１’が供給され
る。リセット期間及びサスティン期間では、シフトレジ
スタ３０１の出力は０にされる。

【００４８】他の点については、上記第１実施形態と同
一である。本第３実施形態によれば、アドレス期間にお
いてＸ電極には必要なパルスのみ供給され、第１実施形
態の場合よりも消費電力が低減される。 ［第４実施形態］図７及び図８の駆動電圧波形には互い
に同一のものがあり、同一駆動電圧波形を得るための制
御信号を共通の回路から出力させるようにすれば、回路
構成が簡単になる。

【００４９】そこで、本発明の第４実施形態では、プラ
ズマディスプレイ装置２０Ｃを図１３に示すように構成
している。この装置では、図４の奇数Ｙサステイン回路
２４、偶数Ｙサステイン回路２５、奇数Ｘサステイン回
路２６及び偶数Ｘサステイン回路２７の替わりにサステ
イン回路３１、３２及び切換回路３３を用いている。サ
ステイン回路３１及び３２の出力電圧波形Ｓ１及びＳ２
はそれぞれ、図１４に示す如く、図７の奇数Ｘ電極及び
偶数Ｘ電極の印加電圧波形に等しくなっている。図１３
において、切換回路３３は、連動する切換スイッチ３３
１及び３３２と、連動する切換スイッチ３３３及び３３
４と、連動する切換スイッチ３３５及び３３６とを備え
ている。切換スイッチは、例えばＦＥＴで構成される。
切換回路３３の切り換え制御は、制御回路２１Ｂにより
行われる。

【００５０】図示の状態では、ドライバ２３２（１）〜
２３２（４）の入力端に０Ｖが供給され、ドライバ２８
１及び２８２の入力端にはそれぞれ電圧波形Ｓ１及びＳ
２が供給される。これは図７及び図８のリセット期間及
びアドレス期間に対応している。図１３の状態から、切
換スイッチ３３１及び３３２を切り換えると、ドライバ
２３２の奇数要素及び偶数要素の入力端にそれぞれ電圧
波形Ｓ２及びＳ１が供給され、図７のサスティン期間に
対応する。

【００５１】この状態から切換スイッチ３３５及び３３
６を切り換えると、ドライバ２８１及び２８２の入力端
にそれぞれ電圧波形Ｓ２及びＳ１が供給され、図８のサ
スティン期間に対応する。本第４実施形態のプラズマデ
ィスプレイ装置２０Ｃによれば、図４の装置よりも簡単
な構成で図４の装置と同一動作を行うことができる。

【００５２】［第５実施形態］図１３の装置の特徴は、
図１２の装置に対しても適用できる。図１５は、これが
適用されたプラズマディスプレイ装置２０Ｄを、本発明
の第５実施形態として示す。サステイン回路３１、３２
及び切換回路３３は、制御回路２１Ｃからの制御信号に
基づいて図１３の場合と同一動作を行う。

【００５３】本第５実施形態のプラズマディスプレイ装
置２０Ｄによれば、図１２の装置よりも簡単な構成で図
１２の装置と同一動作を行うことができる。 ［第６実施形態］以上の各実施形態においては、図５の
奇数フィールドの各サブフィールドについて、偶数フィ
ールドを表示しないにもかかわらず、リセット期間にお
いて全面書き込み放電Ｗ及び全面自己消去放電Ｅが行わ
れ、無効発光により黒表示の表示品質が低下する原因と
なる。偶数フィールドについても同様である。第６実施
形態では、この無効発光を低減するために、図１６及び
図１７に示すような波形の電圧を電極に供給している。

【００５４】図１６の第１サブフィールドは、図７の場
合と同一であり、リセット期間において非表示行につい
ても全面書き込み放電Ｗ及び全面自己消去放電Ｅによる
発光が生ずる。これは、１つ前の偶数フィールドにおい
て表示が行われ、壁電荷が存在するので、これを消滅さ
せる必要があるからである。しかし、非表示行ではアド
レス期間及びサスティン期間において放電が生じないの
で、奇数フィールドの第２サブフィールド以降における
リセット期間においては、非表示行に書き込み放電Ｗ及
び自己消去放電Ｅを生じさせる必要がない。

【００５５】そこで、奇数フィールドの第２サブフィー
ルド以降でのリセット期間において、奇数Ｘ電極と隣り
合う偶数Ｙ電極に、電圧ＶsのキャンセルパルスＰＣを
供給することにより、奇数Ｘ−偶数Ｙ電極間の電圧をＶ
fxy−Ｖwall未満にして、放電しないようにしている。
この際、偶数Ｘ電極に電圧Ｖwの書き込みパルスを供給
すると、表示行である偶数Ｘ−偶数Ｙ電極間も放電が生
じなくなるので、この書き込みパルスの印加時間をｔ＝
ａ〜ｂからｔ＝ｃ〜ｄへずらしている。これにより、非
表示行である奇数Ｙ−偶数Ｘ電極間に放電が生ずるの
で、さらに、奇数Ｙ電極に電圧Ｖsのキャンセルパルス
ＰＣを供給している。このキャンセルパルスＰＣは、奇
数Ｘ電極に供給される書き込みパルスから時間軸上ずれ
ているので、奇数Ｘ−奇数Ｙ電極間の書き込み放電に影
響しない。

【００５６】ｔ＝ａ〜ｂ及びｔ＝ｃ〜ｄにおいて奇数Ｘ
電極及び偶数Ｘ電極に供給する書き込み電圧に対応し
て、アドレス電極には、電圧Ｖawのパルスが供給され
る。ｔ＝ｄより後の動作は、キャンセルパルスＰＣを供
給しない場合と同一である。第３サブフィールド以降か
つ奇数フィールドのリセット期間についても第２サブフ
ィールドのリセット期間と同一である。

【００５７】偶数フィールドの場合も奇数フィールドの
場合と同様であり、これを図１７に示す。偶数フィール
ドの場合、上記第１実施形態で説明したのと同じ理由
で、図１６の奇数Ｘ電極と偶数Ｘ電極とに供給する電圧
波形を互いに入れ替えたものにすればよい。 ［第７実施形態］図１８は、本発明の第７実施形態のプ
ラズマディスプレイ装置２０Ｅを示す。

【００５８】ＰＤＰ１０Ａの概略構成は、図１のＰＤＰ
１０と同一であるが、電極の用い方が図４の場合と異な
っている。すなわち、電極Ｙ１、Ｙ２及びＹ３を奇数と
偶数のグループに分けず、電極Ｙ１〜Ｙ３に隣り合う一
方側の電極Ｘ１、Ｘ３及びＸ５を奇数Ｘ電極とし、他方
側の電極Ｘ２、Ｘ４及びＸ６を偶数Ｘ電極として、電極
対（Ｙ１，Ｘ１）、（Ｙ２，Ｘ３）及び（Ｙ３，Ｘ５）
の奇数表示行と、電極対（Ｙ１，Ｘ２）、（Ｙ２，Ｘ
４）及び（Ｙ３，Ｘ６）の偶数表示行とでインタレース
表示を行うようにしている。

【００５９】偶数Ｘ−奇数Ｘ電極間は完全な非表示行と
なるが、平行な３本の電極で２表示行を形成し且つ面放
電電極に平行な隔壁を備えていないので、図３０のよう
に平行な４本の電極で２表示行を形成しかつ面放電電極
に平行な隔壁を備えている場合よりも画素ピッチを短く
でき、高精細化が可能である。また、電極Ｙ１〜Ｙ３を
偶数と奇数とに分割していないので、第１実施形態より
も構成が簡単となる。

【００６０】図１９は、図１８のＰＤＰ１０Ａのアドレ
ス電極に沿った縦断面を示す。図２の構成と異なる点
は、電極Ｙ１の両側の電極Ｘ１及びＸ２について、金属
電極１３１及び１３３がそれぞれ透明電極１２１及び１
２３上の、電極Ｙ１から離れた側に形成されている点で
ある。他のＹ電極の両側についても同様である。このよ
うにすることにより、例えばＸ１−Ｙ１電極間に電圧を
供給した場合に、電極Ｘ１上の電界は金属電極１３１側
で強くなるので、高精細化のために電極ピッチを狭くし
ても、画素面積を、金属電極１３１を透明電極１２１の
中央線に形成した場合よりも実質的に広くすることがで
きる。電極Ｘ１及びＸ２の電極Ｙ１と反対側は非表示行
であるので、このようにしても問題はなく、かつ、非表
示行を実質的に狭くすることができるので好ましい。図
１９では、透明電極１２２の幅を透明電極１２１及び１
２３の幅と同一にしているが、走査パルスが供給される
電極Ｙ１は、その幅を狭くすることにより消費電力を低
減できる。

【００６１】図１８において、走査回路２３Ｂ、奇数サ
ステイン回路２６Ｂ及び偶数サステイン回路２７Ｂはそ
れぞれ、図４の走査回路２３、奇数Ｘサステイン回路２
６及び偶数Ｘサステイン回路２７に対応している。図４
と比較すると、奇数Ｙサステイン回路２４及び偶数Ｙサ
ステイン回路２５の替わりに１つのＹサステイン回路２
４Ａを用いればよいので、構成が簡単になっている。

【００６２】図２０は、アドレス期間における表示行走
査順を示す。偶数Ｘ−奇数Ｘ電極間が完全非表示行とな
るので、図６（Ａ）に示すように１フレームを奇数フィ
ールドと偶数フィールドとに分割すれば、各フィールド
について表示行の割合が１／３になり、表示品質上好ま
しくない。この問題は、奇数フレームにおいて、表示行
Ｌ１、Ｌ３、Ｌ５の順に走査し奇数フィールドの表示デ
ータのみを書き込み、偶数フレームにおいて、表示行Ｌ
２、Ｌ４、Ｌ６の順に走査し偶数フィールドの表示デー
タのみを書き込むことにより解決される。この場合、図
５に対応したフレーム構成は図２１に示すようになる。

【００６３】図２２は、Ｙ電極が４本の場合の、奇数フ
レームでの電極印加電圧波形を示す。リセット期間で
は、図２０の表示行Ｌ１〜Ｌ６において全面書き込み放
電Ｗ及び全面自己消去放電Ｅが生ずるが、偶数Ｘ−奇数
Ｘ電極間の電圧は０になるので完全非表示行で放電が生
じない。この点が図７の場合と異なる。

【００６４】アドレス期間では、電極Ｙ１〜Ｙ４が順に
走査されるので、奇数Ｘ電極には幅広の１つのパルスが
供給され、図７の場合よりも消費電力を低減できる。サ
スティン期間では、Ｙ電極に電圧Ｖsの維持パルスが周
期的に供給され、奇数Ｘ電極にはこのパルス列の位相を
１８０゜ずらしたパルス列が供給されて、奇数Ｘ−Ｙ電
極間に交流維持パルスが供給され、第１実施形態の場合
と同様に維持放電が生ずる。偶数Ｘ電極は０Ｖにされ、
これにより、偶数Ｘ−Ｙ電極間及び偶数Ｘ−奇数Ｘ電極
間の非表示行には交流が供給されず、これらの電極間で
は放電が生じない。

【００６５】図２３は、偶数フレームでの電極印加電圧
波形を示す。この波形は、図２２において奇数Ｘ電極と
偶数Ｘ電極とに供給する電圧波形を互いに入れ替えたも
のになっている。本第７実施形態によれば、奇数フレー
ムと偶数フレームとを交互に表示するインタレース走査
により、ノンインタレース走査の場合よりもアドレス期
間を半分に短縮することができるので、維持放電期間が
長くなり、これによりサブフレーム数を多くして多階調
化が可能となり又は維持放電回数を多くして高輝度化が
可能となる。

【００６６】［第８実施形態］図２４は、本発明の第８
実施形態のＰＤＰ１０Ｂの一部の、アドレス電極に沿っ
た縦断面を示す。図１９と異なる点は、電極Ｙ１を金属
電極１３２のみで構成して透明電極１２２を省略してい
る点である。他のＹ電極についても同様である。これに
より、上述のように、Ｙ電極に走査パルスを供給した時
の消費電力が低減される。また、画素ピッチをより狭く
することが可能となる。

【００６７】［第９実施形態］リセット期間での、壁電
荷を消去させるための放電は、プライミング効果により
アドレス放電が起こり易くなり、アドレス放電電圧を低
下させることができる。しかし、全面で放電発光が生ず
るので、黒表示の品質が低下する。そこで、この第９実
施形態では、無効発光を低減するために、図２５のよう
なＰＤＰ１０Ｃを用いている。

【００６８】ＰＤＰ１０Ｃは、図１のＰＤＰ１０の電極
間の１つおきをブラインド行Ｂ１〜Ｂ３としたものであ
る。ブラインド行Ｂ１〜Ｂ３は完全非表示行であるの
で、表示行Ｌ１〜Ｌ４についてノンインタレース走査を
行う。ブラインド行Ｂ１〜Ｂ３での無効発光が観察者側
に漏れないように、ブラインド膜（遮光マスク）４１〜
４３を例えば図２の透明電極１２１と透明電極１２２と
の間又はこの部分に対応したガラス基板１１に形成して
いる。

【００６９】図２６は、アドレス期間を省略したリセッ
ト期間及びサスティン期間での電極印加電圧波形を示
す。図中、ＰＥは消去パルス、ＰＷは書き込みパルス、
ＰＳは維持パルスである。リセット期間では、まず、奇
数Ｘ電極及び奇数Ｙ電極に、維持パルスより電圧が低い
消去パルスＰＥが供給されて、全ブラインド行Ｂ１〜Ｂ
３で壁電荷に対し消去放電が行われる。次いで、偶数Ｘ
電極及び偶数Ｙ電極に、互いに維持パルスより電圧が高
い書き込みパルスＰＷが供給されて、全ブラインド行Ｂ
１〜Ｂ３で書き込み放電が行われ、全ブラインド行Ｂ１
〜Ｂ３での壁電荷がほぼ均一になる。この書き込みパル
スＰＷの電圧は、放電開始電圧以上であるが図７の電圧
Ｖwよりも低く、書き込みパルスＰＷの立ち下がり後に
自己消去放電は生じない。そこで、再度、奇数Ｘ電極及
び奇数Ｙ電極に消去パルスＰＥが供給されて、全ブライ
ンド行Ｂ１〜Ｂ３で壁電荷に対し消去放電が行われる。
リセット期間でのこのような放電により、再結合しきれ
なかった空間電荷が表示行Ｌ１〜Ｌ４に流れ込み、アド
レス期間でのアドレス放電が生じやすくなる。

【００７０】リセット期間では、全表示行Ｌ１〜Ｌ４の
電極Ｘ−Ｙ間が０Ｖになるので、放電は行われず、無効
発光が生じて黒表示品質が低下するのが防止される。ア
ドレス期間での電極印加電圧波形は、表示行Ｌ１〜Ｌ４
について従来と同一、又は、図７の奇数フィールドを１
フレームとみなした場合と同一である。サスティン期間
は、図７の場合と同一である。

【００７１】ブラインド行Ｂ１〜Ｂ３により、第１実施
形態の場合よりも高精細化が妨げられるが、図３０の従
来構成と比較すれば、隔壁１９１〜１９６を形成する必
要がないので、製造容易であり且つ画素ピッチをより短
くすることができる。なお、リセット期間を、図７のリ
セット期間と同一にして全面書き込み放電及び全面自己
消去放電を行ってもよい。

【００７２】また、ブラインド行Ｂ１〜Ｂ３で放電を行
わない駆動方式のＰＤＰであっても、ブラインド膜４１
〜４３の観察者側の面を蛍光体よりも暗い色、好ましく
は黒色にすることにより、外光がブラインド膜４１〜４
３で吸収されるので、明るい場所において外光がブライ
ンド行Ｂ１〜Ｂ３の蛍光体で反射され観察者の目に入る
場合よりも、画像のコントラストが向上する。

【００７３】［第１０実施形態］図２７（Ａ）〜（Ｅ）
は、本発明の第１０実施形態のアドレス電極を示す。図
２７（Ａ）は平面図であり、図２７（Ｂ）〜（Ｅ）はそ
れぞれ図２７（Ａ）中のＢ−Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線
及びＥ−Ｅ線に沿った断面図である。図２８（Ｂ）及び
（Ｅ）では、アドレス電極の周囲の構成も記載されてお
り、図２との関係から他の部分の構成も容易に理解する
ことができる。

【００７４】図２のアドレス電極Ａ１に対応して、すな
わち１画素列（１単色画素列）に対応して、１対のアド
レス電極Ａ１１及びＡ２１がガラス基板１６上に形成さ
れ、その上方かつ蛍光体内に、各画素（単色）に対応し
てパッドＢ１１、Ｂ２１及びＢ３１が形成されている。
アドレス電極Ａ１１はコンタクトＣ２１を介してパッド
Ｂ２１に接続され、アドレス電極Ａ２１はコンタクトＣ
１１及びＣ３１を介してそれぞれパッドＢ１１及びＢ３
１に接続されている。すなわち、１列に配置されたパッ
ドが１つおきにアドレス電極Ａ１１及びＡ２１に接続さ
れている。他のアドレス電極Ａｋｊ、パッドＢｉｊ及び
コンタクトＣｉｊ、ｋ＝１，２、ｉ＝１〜３、ｊ＝１、
２についても同様である。

【００７５】このような構成により、任意の奇数行と偶
数行、例えばパッドＢ１１〜Ｂ１３の行とパッドＢ２１
〜Ｂ２３の行とを同時に選択し、アドレス電極Ａ１１〜
Ａ１３にパッドＢ２１〜Ｂ２３の行に対するアドレスパ
ルスを供給し、同時にアドレス電極Ａ２１〜Ａ２３にパ
ッドＢ１１〜Ｂ１３の行に対するアドレスパルスを供給
することができる。

【００７６】したがって、アドレス期間が従来の半分に
短縮され、維持放電期間をその分長くすることができ、
これにより、サブフレーム数を多くして多階調化が可能
となり又は維持放電回数を多くして高輝度化が可能とな
る。本第１０実施形態は、各種タイプのＰＤＰに適用可
能である。 ［第１１実施形態］図２８は、本発明の第１１実施形態
のアドレス電極を示す。図２８（Ａ）は平面図であり、
図２８（Ｂ）〜（Ｅ）はそれぞれ図２８（Ａ）中のＢ−
Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線及びＥ−Ｅ線に沿った断面図
である。図２８（Ｂ）では、アドレス電極の周囲の構成
も記載されている。

【００７７】この実施形態では、各隔壁間に４本のアド
レス電極が形成され、その上方かつ蛍光体内にパッドが
形成され、１列のパッドが４本の電極線に順に接続され
ている。図２８中、Ａ１１〜Ａ４３はアドレス電極であ
り、Ｂ１１〜Ｂ４３はパッドであり、Ｃ１１〜Ｃ４３は
コンタクトである。このような構成のアドレス電極によ
れば、任意の２つの奇数行と任意の２つの偶数行とを同
時に選択してアドレスパルスを供給することができる。

【００７８】［第１２実施形態］図２９は、本発明の第
１２実施形態のアドレス電極の概略構成を示す。この実
施形態では、表示面が領域５１と５２とに２分割され、
アドレス電極Ａ１１は領域５１に属するパッドに接続さ
れ、アドレス電極Ａ２１は領域５２に属するパッドに接
続されている。他のアドレス電極及びパッドについても
同様である。

【００７９】このような構成によれば、領域５１に属す
る任意の表示行と領域５２に属する任意の表示行とを同
時に選択してアドレスパルスを供給することができる。
なお、本発明には外にも種々の変形例が含まれる。例え
ば、上記実施形態ではアドレス電極とＸ電極及びＹ電極
とが放電空間を介し対向する基板上に形成されている場
合を説明したが、本発明は、これらが同一基板側に形成
されている構成に対しても適用可能である。

【００８０】上記実施例では、リセット期間において壁
電荷を全面消去し、アドレス期間において点灯させよう
とする画素に対し壁電荷の書き込みを行う場合を説明し
たが、本発明は、リセット期間において壁電荷を全面書
き込みし、アドレス期間において消灯させようとする画
素に対し壁電荷を消去させる構成に対しても適用可能で
ある。

【００８１】また、図１において、金属電極１３１は、
透明電極１２１の裏面側、透明電極１２１の表面側及び
裏面側、又は透明電極１２１内に形成されていてもよ
い。この点は、図１、１９及び図２４中の全ての金属電
極についても同様である。

【図面の簡単な説明】

【図１】本発明の第１実施形態の面放電型ＰＤＰの概略
構成図である。

【図２】図１のＰＤＰのカラー画素の対向面間を広げた
状態を示す斜視図である。

【図３】図１のＰＤＰのカラー画素の、電極Ｘ１に沿っ
た縦断面図である。

【図４】本発明の第１実施形態のプラズマディスプレイ
装置の概略構成を示すブロック図である。

【図５】フレームの構成を示す図である。

【図６】（Ａ）及び（Ｂ）はアドレス期間における表示
行走査順を示す図である。

【図７】本発明の１実施形態のＰＤＰ駆動方法を示す、
奇数フィールドでの電極印加電圧波形図である。

【図８】本発明の１実施形態のＰＤＰ駆動方法を示す、
偶数フィールドでの電極印加電圧波形図である。

【図９】本発明の第２実施形態のプラズマディスプレイ
装置の概略構成を示すブロック図である。

【図１０】本発明の２実施形態のＰＤＰ駆動方法を示
す、奇数フィールドでの電極印加電圧波形図である。

【図１１】本発明の２実施形態のＰＤＰ駆動方法を示
す、偶数フィールドでの電極印加電圧波形図である。

【図１２】本発明の第３実施形態のプラズマディスプレ
イ装置の概略構成を示すブロック図である。

【図１３】本発明の第４実施形態のプラズマディスプレ
イ装置の概略構成を示すブロック図である。

【図１４】図１３のサステイン回路３１及び３２の出力
電圧波形を図７の奇数フィールドでのアドレス電極印加
電圧波形と共に示す図である。

【図１５】本発明の第５実施形態のプラズマディスプレ
イ装置の概略構成を示すブロック図である。

【図１６】本発明の６実施形態のＰＤＰ駆動方法を示
す、奇数フィールドでの電極印加電圧波形図である。

【図１７】本発明の６実施形態のＰＤＰ駆動方法を示
す、偶数フィールドでの電極印加電圧波形図である。

【図１８】本発明の第７実施形態のプラズマディスプレ
イ装置の概略構成を示すブロック図である。

【図１９】図１８のＰＤＰの一部の、アドレス電極に沿
った縦断面図である。

【図２０】アドレス期間における表示行走査順を示す図
である。

【図２１】フレームの構成を示す図である。

【図２２】本発明の７実施形態のＰＤＰ駆動方法を示
す、奇数フレームでの電極印加電圧波形図である。

【図２３】本発明の７実施形態のＰＤＰ駆動方法を示
す、偶数フレームでの電極印加電圧波形図である。

【図２４】本発明の第８実施形態のＰＤＰの一部の、ア
ドレス電極に沿った縦断面図である。

【図２５】本発明の第９実施形態の面放電型ＰＤＰの概
略構成図である。

【図２６】本発明の第９実施形態のＰＤＰ駆動方法を示
す概略電極印加電圧波形図である。

【図２７】（Ａ）は本発明の第１０実施形態のアドレス
電極を示す平面図であり、（Ｂ）〜（Ｅ）はそれぞれ
（Ａ）中のＢ−Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線及びＥ−Ｅ線
に沿った断面図である。

【図２８】（Ａ）は本発明の第１１実施形態のアドレス
電極を示す平面図であり、（Ｂ）〜（Ｅ）はそれぞれ
（Ａ）中のＢ−Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線及びＥ−Ｅ線
に沿った断面図である。

【図２９】本発明の第１２実施形態のアドレス電極の概
略構成図である。

【図３０】従来の面放電型ＰＤＰの概略構成図である。

【図３１】従来の他の面放電型ＰＤＰの概略構成図であ
る。

【符号の説明】

１０、１０Ａ〜１０Ｃ ＰＤＰ １１、１６ ガラス基板 １２１〜１２３ 透明電極 １３１〜１３３ 金属電極 １４ 誘電体 １５ ＭｇＯ保護膜 １７１〜１７７ 隔壁 １８１〜１８３ 蛍光体 ２０、２０Ａ〜２０Ｅ プラズマディスプレイ装置 ２１、２１Ａ〜２１Ｄ 制御回路 ２２ アドレス回路 ２２１、２３１、３０１ シフトレジスタ ２２２ ラッチ回路 ２２３、２３２、２３２Ａ、２８、３０２ ドライバ ２３、２３Ａ、２３Ｂ 走査回路 ２４ 奇数Ｙサステイン回路 ２４Ａ Ｙサステイン回路 ２５ 偶数Ｙサステイン回路 ２６、２６Ａ 奇数Ｘサステイン回路 ２７、２７Ａ 偶数Ｘサステイン回路 ３１、３２ サステイン回路 ３３ 切換回路 ３３１〜３３６ 切換スイッチ Ａ１〜Ａ６ アドレス電極 Ｘ１〜Ｘ５、Ｙ１〜Ｙ４ 電極 Ｌ１〜Ｌ５ 表示行 Ｂ１〜Ｂ３ ブラインド行

───────────────────────────────────────────────────── フロントページの続き (72)発明者 浅見 文孝 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (72)発明者 上田 嘉男 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (72)発明者 岸 智勝 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (72)発明者 冨尾 重寿 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (56)参考文献 特開 平９−129142（ＪＰ，Ａ) 特開 平８−162026（ＪＰ，Ａ) 実開 昭59−93054（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G09G 3/00 - 3/38 G09F 9/00 - 9/46 H01J 11/00 - 17/64

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 複数のＸ電極と複数のＹ電極とが互いに
   平行に且つ交互に設けられ、一対の該Ｘ電極と該Ｙ電極
   とで表示行が構成され、該Ｘ電極及びＹ電極と離間して
   交差するように複数のアドレス電極が配置されたプラズ
   マディスプレイパネルにおいて、 隣り合う該Ｘ電極及びＹ電極の間のうち、非表示行であ
   る電極間に遮光体が配置されていることを特徴とするプ
   ラズマディスプレイパネル。
2. 【請求項２】 上記アドレス電極上に蛍光体が設けられ
   ており、上記遮光体は観察者側の面が該蛍光体よりも暗
   い色であることを特徴とする請求項１記載のプラズマデ
   ィスプレイパネル。
3. 【請求項３】 複数のＸ電極と複数のＹ電極とが互いに
   平行に且つ交互に設けられ、一対の該Ｘ電極と該Ｙ電極
   とで表示行が構成され、該Ｘ電極及びＹ電極と離間して
   交差するように複数のアドレス電極が配置され、隣り合
   う該Ｘ電極及びＹ電極の間のうち、非表示行である電極
   間に遮光体が配置されているプラズマディスプレイパネ
   ルと、 該Ｘ電極、Ｙ電極及びアドレス電極を駆動するための電
   極駆動回路を有し、該電極駆動回路は、 上記非表示行を構成する電極間にて放電を行わせるリセ
   ット手段と、 上記表示行を構成する電極対の一方と、表示データに応
   じて選択した該アドレス電極との間でアドレス放電を行
   わせて、表示セルの選択を行うアドレス手段と、 該表示行を構成する電極対に交流維持パルスを供給する
   維持手段と、 を有することを特徴とするプラズマディスプレイ装置。
4. 【請求項４】 上記リセット手段は、上記表示行を構成
   する電極対に、同相若しくは同電圧の電圧波形を印加す
   るものであることを特徴とする請求項３記載のプラズマ
   ディスプレイ装置。
5. 【請求項５】 複数のＸ電極と複数のＹ電極とが互いに
   平行に且つ交互に設けられ、一対の該Ｘ電極と該Ｙ電極
   とで表示行が構成され、該Ｘ電極及びＹ電極と離間して
   交差するように複数のアドレス電極が配置され、隣り合
   う該Ｘ電極及びＹ電極の間のうち、非表示行である電極
   間に遮光体が配置されたプラズマディスプレイパネルの
   駆動方法であって、 リセット期間において、該非表示行を構成する電極間に
   て放電を行わせ、 該リセット期間経過後のアドレス期間において、該表示
   行を構成する電極対の一方の電極と、表示データに応じ
   て選択した該アドレス電極との間でアドレス放電を行わ
   せて表示セルの選択を行い、 該アドレス期間経過後のサスティン期間において、該表
   示行を構成する電極対に交流維持パルスを供給する、 ことを特徴とするプラズマディスプレイパネルの駆動方
   法。
6. 【請求項６】 上記リセット期間において、上記表示行
   を構成する電極対に、同相若しくは同電圧の電圧波形を
   印加することを特徴とする請求項５記載のプラズマディ
   スプレイパネルの駆動方法。
7. 【請求項７】 表示セルの選択を行うために、対向して
   交差する走査電極との間に放電させるための複数のアド
   レス電極束が互いに沿って基板に形成されたプラズマデ
   ィスプレイパネルであって、各アドレス電極束は、 １単色画素列に対応して互いに沿って該基板に形成され
   たｍ本（ｍ≧２）のアドレス電極と、 該基板から見て該ｍ本のアドレス電極の上方に、該アド
   レス電極の長手方向に沿って各単色画素に対応して配置
   されたパッドと、 該アドレス電極の長手方向に沿って規則的に各パッドを
   いずれか１本の該アドレス電極と接続させるコンタクト
   と、 を有することを特徴とするプラズマディスプレイパネ
   ル。
8. 【請求項８】 表示セルを選択するために、対向して交
   差する走査電極との間に放電させるための複数のアドレ
   ス電極束が互いに沿って基板に形成されており、各アド
   レス電極束は、１単色画素列に対応して互いに沿って該
   基板に形成されたｍ本（ｍ≧２）のアドレス電極と、該
   基板から見て該ｍ本のアドレス電極の上方に、該アドレ
   ス電極の長手方向に沿って各単色画素に対応して配置さ
   れたパッドと、該アドレス電極の長手方向に沿って規則
   的に各パッドをいずれか１本の該アドレス電極と接続さ
   せるコンタクトとを有するプラズマディスプレイパネル
   の駆動方法であって、 上記ｍ本のアドレス電極に接続されたパッドと対向する
   ｍ本の上記走査電極を同時に選択し、 該ｍ本のアドレス電極に同時に、対応する行の表示デー
   タに応じた電圧を印加し、 ｍ本単位で該走査電極を走査する、 ことを特徴とするプラズマディスプレイパネルの駆動方
   法。