KR100267559B1 - 3전극 면방전 플라즈마 디스플레이 패널 - Google Patents

3전극 면방전 플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100267559B1
KR100267559B1 KR1019970033122A KR19970033122A KR100267559B1 KR 100267559 B1 KR100267559 B1 KR 100267559B1 KR 1019970033122 A KR1019970033122 A KR 1019970033122A KR 19970033122 A KR19970033122 A KR 19970033122A KR 100267559 B1 KR100267559 B1 KR 100267559B1
Authority
KR
South Korea
Prior art keywords
electrode
sustain
electrodes
discharge
address
Prior art date
Application number
KR1019970033122A
Other languages
English (en)
Other versions
KR19990010334A (ko
Inventor
전우곤
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019970033122A priority Critical patent/KR100267559B1/ko
Publication of KR19990010334A publication Critical patent/KR19990010334A/ko
Application granted granted Critical
Publication of KR100267559B1 publication Critical patent/KR100267559B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 소정 공간을 사이에 두고 대향되게 위치한 전면 기판 및 배면 기판과; 상기 전면 기판 및 배면 기판 사이에 배열 형성되어 셀간 혼색을 방지하고 방전공간을 확보하는 M+1개의 격벽과; 상기 각 격벽 사이의 배면 기판 위에 하나씩 형성된 M개의 어드레스 전극과; 상기 전면 기판 중 상기 배면 기판과의 대향면에 상기 어드레스 전극들과 직교하도록 상호 평행하게 배열 형성되고, 각각의 중앙부를 경계로 한 일측과 타측이 서로 다른 셀에 대응되어 상기 M개의 어드레스 전극과 함께 전체 화면을 Mx N개의 셀로 구분하는 N+1개의 유지 전극과; 상기 각 유지 전극의 일측보다 타측 위에 더 두꺼운 두께로 형성되어 상기 어드레스 전극과 유지 전극 사이에 소정 전압의 어드레스 펄스가 인가되는 경우 상기 어드레스 전극과 유지 전극의 일측 사이에서만 방전이 일어나도록 하는 유전체층이 구비된 3전극 면방전 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것으로서, 1개 유지 전극이 인접한 2개 셀에 공통으로 사용되어 종래 기술에 비해 각 유지 전극의 폭이 넓어지기 때문에 제조 공정상 큰 어려움이 없어 고해상도 패널의 제조가 쉬워지고, 전체 유지 전극의 개수가 종래 기술보다 거의 1/2로 줄어들기 때문에 제조 비용이 크게 절감되는 효과가 있다.

Description

3전극 면방전 플라즈마 디스플레이 패널
본 발명은 3전극 면방전 플라즈마 디스플레이 패널(이하, 3전극 면방전 PDP라 함)에 관한 것으로서, 특히 ADS 서브필드 방식(Addressing and Display System sub-field method)에 따라 계조(gray scale)가 구현되는 3전극 면방전 PDP에 관한 것이다.
현대는 정보화 사회라고 불려지고 있는 만큼 정보 처리 시스템의 발전과 보급증가에 따라 디스플레이의 중요성이 증대되고, 그 종류도 점차 다양화 되고 있다.
이전부터 디스플레이로 가장 많이 이용되어 오던 CRT(Cathode Ray Tube)는 사이즈가 크고, 동작 전압이 높으며, 표시 일그러짐이 발생하는 등 여러 가지 문제점을 가지고 있어 화면의 대형화, 평면화를 목표로 하는 최근의 추세에 적합하지 않아 최근에는 매트릭스 구조를 가지는 각종 평면 디스플레이의 연구 개발이 활발히 진행되고 있다.
상기 평면 디스플레이 중 차세대 대화면 평면 디스플레이로 각광받고 있는 것이 PDP(Plasma Display Panel)이다. 상기 PDP는 화면이 크고 두께가 얇아 벽걸이 텔레비전, 가정 극장용(home theater) 디스플레이, 각종 모니터 등에 응용되고 있다.
상기 PDP 중 가장 많이 사용되고 있는 것이 3전극 면방전 PDP로서, 제1도에는 종래 기술에 의한 16×12 해상도 3전극 면방전 PDP의 전체 전극 구조도가 도시되어 있고, 제2도에는 종래 기술에 의한 3전극 면방전 PDP 중 1개 셀의 단면도가 도시되어 있으며, 제3도에는 제2도에 도시된 A-A'선 단면도가 도시되어 있다.
종래 기술에 의한 16×12 해상도 3전극 면방전 PDP는 제1도에 도시된 바와 같이 교대로 하나씩 상호 평행하게 배열된 12개의 제 1 유지 전극(Y1∼Y12) 및 제 2 유지 전극(X1∼X12)과, 상기 제 1 유지 전극들(Y1∼Y12) 및 제 2 유지 전극들(X1∼X12)과 소정 공간을 사이에 두고 직교하도록 상호 평행하게 배열된 48개의 어드레스 전극(A1∼A48)의 각 교차점마다 셀이 형성되어 전체 화면이 매트릭스 형태의 48×12개 셀로 구성되어 있다.
상기에서 제 1 유지 전극들(Y1∼Y12) 과 제 2 유지 전극들(X1∼X12)은 각각 투명 전극과 금속 전극으로 구성되어 실제로 각 셀의 해당 제 1 및 제 2 투명 전극 사이에서 면방전이 일어나고, 상기 금속 전극은 해당 투명 전극의 저항에 의한 전압 강하를 방지한다.
상기한 3전극 면방전 PDP의 각 셀의 구성을 제 2도 및 제3도에 도시된 2번째 행과 2번째 열의 셀을 예로 들어 설명하면 다음과 같다.
먼저, 제 1 유지 전극(Y2: Y2', Y2'')제 2 유지 전극(X2: X2', X2'')이 화상의 표시면인 전면 기판(51)의 일면에 상호 평행하게 배열 형성되어 있고, 상기 제 1 유지 전극(Y2: Y2', Y2'')과 제 2 유지 전극(X2: X2', X2'') 위에 방전시 방전 전류를 제한하고 벽전하의 생성을 용이하게 하는 제1 유전체층(52)이 균일한 두께로 형성되어 있고, 상기 제 1 유전체층(52) 위에 방전시 일어나는 스퍼터링(Sputtering)으로부터 상기 제 1 유지 전극(Y2: Y2', Y2'')과 제 2 유지 전극(X2: X2', X2'') 과 제 1 유전체층(52)을 보호하는 산화마그네슘(MgO) 보호막(53)이 형성되어 있다.
상기에서 제 1 유지 전극(Y2)과 제 2 유지 전극(X2)은 각각 투명 전극(Y2', X2')과 해당 투명 전극(Y2', X2') 위 소정 위치에 각각 형성된 금속 전극(Y2'', X2'')으로 구성되어 있다.
또한, 어드레스 전극(A2)이 전면 기판(51)과 소정 거리를 사이에 두고 평행하게 위치한 배면 기판(54) 중 상기 전면 기판(51)과의 대향면에 형성되어 있고, 상기 어드레스 전극(A2) 위에 방전시 방전 전류를 제한하고 벽전하의 생성을 용이하게 하는 제 2 유전체층(55)이 형성되어 있고, 상기 전면 기판(51)과 배면 기판(54) 사이에는 셀간 혼색을 방지하고 방전공간을 확보하는 제 1, 2 격벽(56a, 56b)이 배열 형성되어 있고, 상기 제 2 유전체층(55) 위와 제 1, 2 격벽(56a, 56b)의 일부에 형광체(57)가 도포되어 있으며, 방전공간 내부에는 방전가스가 주입되어 있다.
상기와 같이 구성된 3전극 면방전 PDP의 각 셀의 기본 구동 원리는 제 1 유지 전극(Y2)과 어드레스 전극(A2) 간에 방전을 일으켜 제 1 유지 전극(Y2)에 벽전하를 형성시킨 다음 상기 제 1 유지전극(Y2)과 제 2 유지 전극(X2) 간에 연속적인 방전을 일으켜 진공 자외선을 발생시키고 그 자외선이 형광체(57)를 여기시켜 가시광을 발생시키게 된다.
한편, 상기와 같이 구성된 3전극 면방전 PDP의 각 셀의 계조 구형은 방전의 강약 조정이 난이한 관계로 단위 시간당 방전횟수를 통해 구현하고, 매 프레임(frame)마다 각 셀의 방전횟수를 0∼2X-1회로 나누어 방전시키면 1 프레임 동안의 방전횟수에 따라 각 셀의 밝기가 달라져서 결국 전체 화면에 2X계조의 화상 즉, 각 셀마다 0∼2X-1 레벨(lovel)중 한가지 레벨의 화상이 표시된다.
상기와 같은 개념을 토대로 한 계조 구현 방법 중 하나가 ADS 서브필드 방식으로서, 상기 ADS 서브필드 방식은 각 셀이 온(on), 오프(off)의 두 가지 상태로 작동하는 것과 2X계조를 구현하는 것에 근거를 둔 2진수 X 비트 체계를 이용하여 1 프레임을 방전 횟수(즉, 방전 유지 기간)가 서로 다른 X개의 서브필드로 분할 구동한다.
다음에서는 일반적인 ADS 서브필드 방식 중 하나를 예로 들어 그에 따른 계조 화상의 표시과정을 보다 구체적으로 설명한다.
제4도에는 일반적인 ADS 서브필드 방식에 따른 256(28) 계조 구현시 1 프레임의 세부 구성도가 도시되어 있고, 제5도에는 종래 기술의 구동방법에 따라 제1도에 도시된 16×12 해상도 3전극 면방전 플라즈마 디스플레이 패널의 각 전극에 인가되는 일부 구동 전압 파형들의 타이밍도가 도시되어 있다.
먼저, 28계조 구현을 위하여 1 프레임은 제4도에 도시된 바와 같이 8개의 서브필드(SF1∼SF8)로 분할 구동되고, 각 서브필드(SF1∼SF8)는 리셋 기간과 어드레스 기간과 방전 유지 기간으로 분할 구동된다.
상기에서 각 서브필드(SF1∼SF8)의 리셋 기간에는 제5도에 도시된 바와 같이 전체 어드레스 전극들(A1∼A48)과 제 1 유지 전극들(Y1∼Y12)에 OV를 인가한 상태에서 전체 제 2 유지 전극들(X1∼X12)에 VW전압의 써넣기 펄스(writing pulse)를 인가하여 전체 제 1 유지 전극들(Y1∼Y12) 과 제 2 유지 전극들(X1∼X12) 간에 써넣기 방전을 일으킴으로써 전체 셀의 내부에 벽전하가 생성되도록 한다.
그 후, 소정 시간 동안 전체 어드레스 전극들(A1∼A48)과 제 1 유지 전극들(Y1∼Y12)에 계속 OV를 인가하는 동시에 전체 제 2 유지 전극들(X1∼X12)에 OV를 인가하여 써넣기 방전에 의해 생성된 전체 셀의 내부 벽전하가 자체 소거되도록 한다.
각 서브필드(SF1∼SF8)의 어드레스 기간에는 12개의 제 1 유지 전극들(Y1∼Y12)에 순차적으로 하나씩 -VS의 스캔 펄스(scan pulse)를 인가하는 동시에 각 셀에 해당되는 디지털 화상 신호에 따라 상기 스캔 펄스와 동기화된 VA전압의 화상 펄스(image pulse)를 전체 어드레스 전극들(A1∼A48)에 선택적으로 인가하여 VS+VA전압이 인가된 제 1 유지 전극과 어드레스 전극 사이에서 어드레스 방전이 일어나도록 함으로써 어드레스 방전이 일어난 해당 셀이 온되어 그 내부에 벽전하가 생성되도록 한다.
각 서브필드(SF1∼SF8)의 방전 유지 기간에는 전체 어드레스 전극들(A1∼A48)에 VA1전압을 인가하고, 전체 제 1 유지 전극들(Y1∼Y12)과 제 2 유지 전극들(X1∼X12)에 OV를 인가한 상태에서 전체 제 1 유지 전극들(Y1∼Y12)과 제 2 유지 전극들(X1∼X12)에 서로 180°의 위상차를 가지고 교번하는 VS전압의 서스테인 펄스(sustain pulse)를 각각 인가하여 바로 전의 어드레스 기간에서 온된 셀의 방전 및 발광을 유지시킨다.
상기 방전 유지 기간동안 전체 어드레스 전극들(A1∼A48)에 VA1전압을 인가하는 것은 어드레스 전극들(A1∼A48)과 제 1 유지 전극들(Y1∼Y12) 및 제 2 유지 전극들(X1∼X12)간에 방전이 일어나는 것을 방지하기 위함이다.
상기에서 각 전극에 인가되는 전압 펄스들 VW, VF(방전개시전압), VS, VA, VA1은 각각 VW>>VF>VS와 VA>VA1와 VA+VS>VF를 만족하는 전압값들로 설정한다.
또한, 각 서브필드(SF1∼SF8)의 어드레스 기간동안 어드레스 전극들(A1∼A48)에 인가되는 화상 펄스는 각 셀에 해당되는 8 비트의 디지털 화상 신호(최하위 비트 B1∼최상위 비트 B8)중 1개 비트값에 해당되며, 보다 구체적으로는 제 1 서브필드(SF1)의 어드레스 기간동안 B1이, 제 2 서브필드(SF2)의 어드레스 기간동안 B2가, …,제 8 서브필드(SF8)의 어드레스 기간동안 B8이 각각 인가된다.
아울러, 각 서브필드(SF1∼SF8)의 방전 유지 기간동안 전체 제 1 유지 전극들(Y1∼Y12)과 제 2 유지 전극들(X1∼X12)에 인가되는 서스테인 펄스 개수는 보통 SF1: SF2: SF3: SF4: SF5: SF6: SF7: SF8 = 1: 2: 4: 8: 16: 32: 64: 128 로 설정되어 256 계조 구현을 가능하게 한다.
결과적으로 상기에서 설명된 세부 과정을 거쳐 1 프레임 구동시간 동안 제 1 내지 8 서브필드(SF1∼SF8)의 화면을 차례대로 구성하면 3전극 면방전 PDP 상에 1 프레임의 256 계조 화상이 표시된다.
그러나, 제1도에 도시된 바와 같이 종래 기술에 의한 3전극 면방전 PDP는 각 셀의 구성을 위하여 각각 2개의 유지 전극을 필요로 하기 때문에 패널의 크기가 정해진 상태에서 화소 -R(Red), G(Green), B(Blue) 3개 셀로 구성됨 - 의 개수가 증가되면 증가될수록 유지 전극(투명 전극)의 폭이 줄어들어 제조 공정상 큰 어려움이 따르게 되고, 결국 고해상도 패널의 제조가 어려워지는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 1개 유지 전극이 인접한 2개 셀에 공통으로 사용되어 각 유지 전극의 폭이 넓어지고, 전체 유지 전극의 개수가 크게 줄어든 3전극 면방전 PDP을 제공함에 그 목적이 있다.
또한, 본 발명은 1개 유지 전극이 인접한 2개 셀에 공통으로 사용되는 3전극 면방전 PDP 상에 종래 기술과 같은 정확한 계조 구현을 가능하게 하는 3전극 면방전 PDP를 제공함에 그 목적이 있다.
제 1도는 종래 기술에 의한 16×12 해상도 3전극 면방전 플라즈마 디스플레이 패널(이하, 3전극 면방전 PDP라 함)의 전체 전극 구조도.
제2도는 종래 기술에 의한 3전극 면방전 PDP 중 1개 셀의 단면도.
제3도는 제2도에 도시된 A-A'선 단면도.
제4도는 일반적인 ADS 서브필드 방식에 따른 256 계조(gray scale) 구현시 1프레임의 세부 구성도.
제5도는 종래 기술의 구동방법에 따라 제1도에 도시된 3전극 면방전 PDP의 각 전극에 인가되는 일부 구동 전압 파형들의 타이밍도.
제6도는 본 발명의 일 실시예에 의한 16×12 해상도 3전극 면방전 PDP의 전체 전극 구조도.
제7도는 본 발명의 일 실시예에 의한 3전극 면방전 PDP 중 인접한 2개 셀의 단면도.
제8도는 제7도에 도시된 B-B'선 단면도.
제9도는 제7도에 도시된 각 셀의 제 1 유전체층이 다른 형상으로 형성된 것을 나타내는 도면.
제10도는 본 발명의 구동방법에 따라 제6도에 도시된 3전극 면방전 PDP의 각 전극에 인가되는 일부 구동 전압 파형들의 타이밍도.
*도면의 주요부분에 대한 부호의 설명
S1∼S13: 유지 전극 A1∼A48: 어드레스 전극
11 : 전면 기판 12 : 유전체층
14 : 배면 기판 16A, 16B : 격벽
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 3전극 면방전 PDP는 48개의 어드레스 전극라인이 형성된 하부기판과, 격벽에 의해 상기 하부기판과 소정 간격을 두고 배치된 상부기판과, 상기 상부기판 위에 어드레스 전극라인과 교차하는 13개의 제1 및 제2 유지 전극라인을 포함하는 48×12개의 셀로 이루어진 3전극 면방전 플라즈마 디스플레이 패널에 있어서,
상기 제1 및 제2 유지 전극라인은 격벽을 중심으로 이웃한 셀에 걸쳐서 형성되며, 1번째 유지전극을 제외한 각 셀의 상부측에 제2 유지전극이 위치되고, 13번째 유지전극을 제외한 각 셀의 하부측에 제1 유지전극들이 위치되며, 상기 제1 유지전극과 제2 유지전극 위에는 한쪽에서 방전이 일어나면 다른 한쪽에서는 방전이 일어나지 않도록 각각에 도포되는 두께가 달라지도록 제1 유전체층이 형성되고, 상기 어드레스 전극 위에는 방전 전류를 제한하고 벽전하의 생성을 위해 제2 유전체층이 형성되는 것을 특징으로 한다.
상기 제1 및 제2 유전체층은 제1 및 제2 유지전극 라인의 중심부를 기준으로 좌측과 우측의 두께가 서로 다르도록 도포되어 특정 셀 내부에는 서로 다른 두께를 갖는 유전층을 포함하는 것이 바람직하다.
상기 유전층은 제1 및 제2 유지전극 라인의 중심부에서 가장 큰 두께를 갖으며, 그 중심부에서 우측으로 갈수록 두께가 점차 작아지고, 상기 기판 위의 나머지 전극의 좌측 상부는 가장 작은 두께를 갖도록 도포된 삼각형의 돌출부를 갖거나, 또는 상기 유전층은 제1 및 제2 유지전극 라인의 중심부에서 우측으로 갈수록 점점 두께가 커졌다가 다시 작아지며, 상기 기판 위의 나머지 전극의 좌측 상부에서는 가장 작은 두께를 갖도록 도포된 타원형 돌출부를 갖는 것을 특징으로 한다.
이하, 본 발명의 일 실시예를 펌부한 도면을 참조하여 상세하게 설명한다.
제6도에는 본 발명의 일 실시예에 의한 16×12 해상도 3전극 면방전 PDP의 전체 전극 구조도가 도시되어 있고, 제7도에는 본 발명의 일 실시예에 의한 3전극 면방전 PDP 중 인접한 2개 셀의 단면도가 도시되어 있으며, 제8도에는 제7도에 도시된 B-B'선 단면도가 도시되어 있다.
본 발명의 일 실시예에 의한 16×12 해상도 3전극 면방전 PDP는 제6도에 도시된 바와 같이 상호 평행하게 배역된 13개의 유지 전극(S1∼S13)과 상기 유지 전극들(S1∼S13)과 소정 공간을 사이에 두고 직교하도록 상호 평행하게 배열된 48개의 어드레스 전극(A1∼A48)에 의해 전체 화면이 매트릭스 형태의 48×12개 셀로 구성되어 있다.
즉, 상기 13개 유지 전극(S1∼S13) 중 1번째 유지 전극(S1)을 제외한 나머지 유지 전극들(S2∼S13)의 점선 위부분(S2-1∼S13-1)이 종래 기술의 제 2 유지 전극들에 대응되고 13번째 유지 전극(S13)을 제외한 나머지 유지 전극들(S1∼S12)의 점선 아랫부분(S1-2∼S12-2)이 종래 기술의 제 1 유지 전극들에 대응된다.
즉, 상기 유지 전극들(S1∼S13)은 종래 기술과 달리 1개의 유지 전극이 2개 셀에 공통으로 사용되어야 하므로 그 폭이 종래 기술의 제 1 또는 제 2 유지 전극에 비해 넓어야 한다.
또한, 상기 각 유지 전극(S1∼S13)은 투명 전극과 금속 전극으로 구성되어 실제로 투명 전극들 사이에 면방전이 일어나고, 상기 금속 전극은 해당 투명 전극의 저항에 의한 전압 강하를 방지한다.
상기한 3전극 면방전 PDP의 각 셀의 구성을 제7도 및 제8도에 도시된 2, 3, 4번째 행과 2번째 열의 2개 셀을 예로 들어 설명하면 다음과 같다.
먼저, 2번째 유지 전극(S2: S2', S2'')과 3번째 유지 전극(S3: S3', S3'')과 4번째 유지 전극(S4: S4', S4'')이 화상의 표시면인 전면 기판(11)의 일면에 상호 평행하게 배열 형성되어 있고, 상기 유지 전극들(S2, S3, S4) 위에 방전시 방전 전류를 제한하고 벽전하의 생성을 용이하게 하는 제 1 유전체층(12)이 상기 유지 전극들(S2, S3, S4) 각각의 중앙부를 경계로 한 일측보다 타측 위에 더 두꺼운 두께로 형성되어 있고, 상기 제 1 유전체층(12) 위에 방전시 일어나는 스퍼터링으로부터 상기 유지 전극들(S2, S3, S4)과 제 1 유전체층(12)을 보호하는 산화마그네슘 보호막(13)이 형성되어 있다.
상기에서 유지 전극들(S2, S3, S4)은 각각 투명 전극(S2', S3', S4')과, 상기 각 투명 전극(S2', S3', S4')의 중심부 위에 각각 형성된 금속 전극(S2'', S3'', S4'')으로 구성되어 있다.
또한, 2번째 어드레스 전극(A2)이 전면 기판(11)과 소정 거리를 사이에 두고 평행하게 위치한 배면 기판(14) 중 상기 전면 기판(11)과의 대향면에 형성되어 있고, 상기 어드레스 전극(A2) 위에 방전시 방전 전류를 제한하고 벽전하의 생성을 용이하게 하는 제 2 유전체층(15)이 형성되어 있고, 상기 전면 기판(11)과 배면 기판(14) 사이에는 셀간 혼색을 방지하고 방전공간을 확보하는 제 1, 2 격벽(16a, 16b)이 배열 형성 되어 있고, 상기 제 2 유전체층(15) 위와 제 1, 2 격벽(16a, 16b)의 일부에 형광체(17)가 도포되어 있으며, 방전공간 내부에는 방전가스가 주입되어 있다.
따라서 상기 제6도에서 각 유지전극(S1∼S13)의 점선 윗부분(S1-1∼S13-1)이 아랫부분(S1-2∼S13-2)보다 더 얇은 두께의 제 1 유전체층(12)이 형성되어 있다.
여기서, 상기 각 유지 전극(S1∼S13) 위에 형성되는 제 1 유전체층(12)의 두께를 서로 다르게 하는 것은 1번째 유지전극(S1)을 제외한 나머지 유지 전극들(S2∼S13)의 점선 윗부분(S2-1, S3-1, …, S13-1)이 어드레스 전극들(A1∼A48)과 함께 어드레스 방전을 일으키는 동안 13번째 유지 전극(S13)을 제외한 나머지 유지 전극들(S1∼S12)의 점선 아랫부분(S1-2, S2-2, …, S12-1)과 어드레스 전극들(A1∼A48) 간에는 방전이 일어나지 않도록 하기 위함이다.
아울러, 상기 제 1 유전체층(12)은 다른 부분보다 두껍게 형성되는 부분의 단면 형상이 제7도에 도시된 삼각형이나, 제9도에 도시된 타원형이나, 그 외에 다른 형태가 될 수 있다.
상기와 같이 구성된 본 발명의 일 실시예에 의한 3전극 면방전 PDP의 각 셀의 기본 구동 원리를 제7도에 도시된 A 셀을 예로 들어 설명하면 다음과 같다.
먼저, A 셀을 온시키기 위하여 제 2 유전체층(12)이 얇게 형성되어 있는 투명전극(S4')에 + 전압을 어드레스 전극(A2)에 - 전압을 인가하면 상기 투명전극(S4')과 어드레스 전극(A2)간에 어드레스 방전이 일어나 제 1 유전체층(12)이 얇은 두께로 형성되어 있는 투명전극(S4')측에 - 벽전하가 어드레스 전극(A2)측에 + 벽전하가 각각 생성된다.
그 후, A 셀의 온 상태를 표시하기 위하여 - 벽전하가 생성되어 있는 투명전극(S4')에 - 전압을 인가하여 벽전하의 전압과 더해지도록 하는 동시에 나머지 투명전극(S3')에 + 전압을 인가하여 2개 투명전극(S3', S4') 간에 서스테인 방전이 일어나도록 한다.
상기 A 셀의 방전공간 내부에서 서스테인 방전이 일어나면 방전공간의 전계가 발생하여 방전가스 중의 미량 전자들이 가속되고, 상기 가속된 전자들이 방전가스의 중성입자들과 충돌하면 상기 중성입자가 전자와 이온으로 전리되며, 상기 전리된 전자들 또한 상기 전계에 의해 가속되어 상기 중성입자와의 충돌에 참여하면 상기 중성입자가 점차 빠른 속도로 전자와 이온으로 전리되어 방전가스가 플라즈마 상태로 되는 동시에 진공 자외선이 발생된다.
상기에서 발생된 진공 자외선은 형광체(17)를 여기시켜 가시광을 발생시키고, 상기 가시광이 전면 기판(11)을 통해 외부로 방출됨으로써 외부에서 화상 인식이 가능해진다.
하지만, 상기 A 셀의 방전공간 내부에서 어드레스 방전이 일어난 후 - 벽전하가 생성되어 있는 투명전극(S4')에 - 전압을 인가되는 대신 + 전압을 인가하고 나머지 투명전극(S3')에 - 전압을 인가하면 2개 투명전극(S3', S4') 간에 서스테인 방전이 일어나지 않아 A 셀의 온 상태는 표시되지 않는다.
한편, 상기와 같은 원리로 각 셀이 구동되는 본 발명의 일 실시예에 의한 16×12 해상도 3전극 면방전 PDP를 종래 기술에서 설명된 방법에 따라 구동시키면 문제점이 발생하게 된다.
예를 들여, 전체 셀을 모두 온시키는 경우 각 서브필드의 어드레스 기간동안 2번째∼13번째 위치한 유지 전극들(S2∼S13)에 순차적으로 -VS전압의 스캔 펄스를 인가하면서 전체 어드레스 전극(A1∼A48) 에 +VA전압의 화상 펄스를 인가하면 전체 셀의 방전공간 내부에서 어드레스 일전이 일어나 2번째∼13번째 유지 전극들(S2∼S13)의 점선 윗부분(S2-1∼S13-1)측에 + 벽전하가 어드레스전극(A1∼A48)측에 - 벽전하가 각각 생성된다.
그 후, 가 셀의 온 상태를 유지시키기 위하여 홀수번째 위치한 유지 전극들(S1, S3, S5, …, S13) 에 - 전압(OV)을 짝수번째 위치한 유지 전극들(S2, S4, S6, …, S12)에 + 전압(Vs전압)을 인가하면 이전의 어드레스 방전에 의해 + 벽전하가 생성되어 있고 + 전압이 인가되는 짝수번째 유지 전극들(S2, S4, S6, …, S12)의 점선 윗부분(S2-1, S4-1, S6-1, …, S12-1)을 포함하는 셀들 내부에서만 서스테인 방전이 일어나고, 이전에 생성된 벽전하와 반대 극성의 전압이 인가되는 홀수번째 유지 전극들(S3, S5, …, S13, 1번째 유지 전극(S1) 제외)의 점선 윗부분(S3-1, S5-1, …, S13-1)을 포함하는 셀들 내부에서는 서스테인 방전이 일어나지 않는다.
그 후, 상기와 반대로 홀수번째 위치한 유지 전극들(S1, S3, S5, …, S13) 에 + 전압을 짝수번째 위치한 유지 전극들(S2, S4, S6, …, S12)에 - 전압을 인가하면 전체유지 전극들(S1∼S13)의 점선 윗부분(S1-1∼S13-1)에 이미 생성되어 있는 벽전하의 극성과 동일한 극성의 전압이 인가되는 결과를 초래하여 전체 셀의 방전공간 내부에서 서스테인 방전이 일어나게 된다.
즉, 각 서브필드의 방전 유지 기간에서 첫 번째 서스테인 펄스가 인가될 때 서스테인 방전이 일어나지 않는 셀이 존재하게 되어 종래 기술과 같이 정확한 계조가 구현되지 않는 문제점이 있었다.
따라서, 본발명의 일 실시예에 의한 3전극 면방전 PDP의 구동방법은 각 유지 전극들(S1∼S13)을 짝수번째 위치한 유지 전극들(S2, S4, S6, …, S12)과 홀수번째 위치한 유지 전극들(S1, S3, S5, …, S13)로 분리하여 제 1 어드레스 기간에는 짝수번째 유지 전극들(S2, S4, S6, …, S12)만 제 2 어드레스 기간에는 1번째 유지 전극(S1)을 제외한 나머지 홀수번째 유지 전극들(S3, S5, …, S13)만 순차적으로 스캐닝하여 짝수번째 유지 전극들(S2, S4, S6, …, S12)의 점선 윗부분(S2-1, S4-1, S6-1, …, S12-1)이 포함되는 셀들과 나머지 셀들에 서로 극성이 반대인 벽전하가 생성되도록 하여, 그 후 방전 유지 기간동안 짝수번째 유지 전극들(S2, S4, S6, …, S12)과 홀수번째 유지 전극들(S1, S3, S5, …, S13)에 교번하는 서스테인 펄스가 인가될 때마다 전체 셀의 방전공간 내부에서 서스테인 방전이 일어날 수 있도록 함으로써 제 6도에 도시된 본 발명의 일 실시예에 의한 3전극 면방전 PDP 상에 정확한 계조가 구현되도록 한다.
제10도에는 본 발명의 일 실시예에 의한 구동방법에 따라 제6도에 도시된 16×12 해상도 3전극 면방전 PDP 의 각 전극에 인가되는 구동 전압 파형들의 일부 타이밍도가 도시되어 있다.
먼저, 각 서브필드의 리셋 기간에는 제10도에 도시된 바와 같이 전체 어드레스 전극들(A1∼A48)과 유지 전극들(S1∼S13)에 OV를 인가한 상태에서 홀수번째 유지 전극들(S1, S3, S5, …, S13)에 VW전압의 써넣기 펄스를 인가하여 전체 셀의 방전공간 내부에 벽전하가 생성되도록 한 다음 소정 시간 동안 전체 어드레스 전극들(A1∼A48)과 유지 전극들(S1∼S13)에 OV를 인가하여 전체 셀의 내부 벽전하가 자체 소거되도록 한다.
그 후, 제 1 어드레스 기간에는 각 셀에 해당되는 디지털 화상 신호에 따라 짝수번째 유지 전극들(S2, S4, S6, …, S12)에 순차적으로 하나씩 +VS의 스캔 펄스를 인가하는 동시에 상기 스캔 펄스와 동기화된 -VA전압의 화상 펄스를 전체 어드레스 전극들(A1∼A48)에 선택적으로 인가하여 상기 스캔 펄스와 화상 펄스가 동시에 인가된 즉, VS+VA전압이 인가된 유지 전극과 어드레스 전극 사이에서 어드레스 방전이 일어나도록 함으로써 어드레스 방전이 일어난 해당 셀이 온되어 그 내부에 벽전하가 생성되도록 하고,
제 2 어드레스 기간에는 각 셀에 해당되는 디지털 화상 신호에 따라 1번째 유지 전극(S1)을 제외한 홀수번째 유지 전극들(S3, S5, …, S13)에 순차적으로 하나씩 -VS의 스캔 펄스를 인가하는 동시에 상기 스캔 펄스와 동기화된 +VA전압의 화상 펄스를 전체 어드레스 전극들(A1∼A48)에 선택적으로 인가하여 VS+VA전압이 인가된 유지 전극과 어드레스 전극 사이에서 어드레스 방전이 일어나도록 함으로써 어드레스 방전이 일어난 해당 셀이 온되어 그 내부에 상기 제 1 어드레스 기간에서 생성된 벽전하와 반대 극성의 벽전하가 생성되도록 한다.
이 때, 각 셀의 어드레스 방전은 보다 구체적으로 짝수번째 유지 전극들(S2, S4, S6, …, S12)의 점선 윗부분(S2-1, S4-1, S6-1, …, S12-1)과 어드레스 전극들(A1∼A48)사이 또는 홀수번째 유지 전극들(S3, S5, …, S13) 의 점선 윗부분(S3-1, S5-1, …, S13-1)과 어드레스 전극들(A1∼A48) 사이에서 일어난다.
아울러, 상기 제 1 및 제 2 어드레스 기간 후 전체 짝수번째 유지 전극들(S2, S4, S6, …, S12)의 점선 윗부분(S2-1, S4-1, S6-1, …, S12-1)에는 - 벽전하가 홀수번째 유지 전극들(S3, S5, …, S13) 의 점선 윗부분(S3-1, S5-1, …, S13-1)에는 + 벽전하가 각각 생성되어 있으며, 해당 어드레스 전극들(A1∼A48)에는 각각 반대 극성의 벽전하가 생성되어 있다.
그 후, 방전 유지 기간에는 전체 어드레스 전극들(A1∼A48)에 +VA1전압을 인가하고, 전체 유지 전극들(S1∼S13)에 OV를 인가한 상태에서 상기 홀수번째 유지 전극들(S1, S3, S5, …, S13)과 짝수번째 유지 전극들(S2, S4, S6, …, S12)에 서로 180°의 위상차를 가지고 교번하는 +VS전압의 서스테인 펄스를 각각 인가하여 바로 전의 어드레스 기간에서 온된 모든 셀의 방전 및 발광이 유지되도록 한다.
이 때, 1번째 유지 전극(S1)을 제외한 나머지 유지 전극들(S2∼S13)의 점선 윗부분(S2-1∼S13-1)에 생성된 벽전하와 동일 극성의 전압이 해당 유지 전극에 인가되도록 홀수번째 유지 전극들(S1, S3, S5, …, S13)에 인가되는 서스테인 펄스의 위상을 짝수번째 유지 전극들(S2, S4, S6, …, S12)에 인가되는 서스테인 펄스보다 빠르게 설정한다.
아울러, 상기 방전 유지 기간동안 전체 어드레스 전극들(A1∼A48)에 +VA1전압을 인가하는 것은 어드레스 전극들(A1∼A48)과 유지 전극들(S1∼S13) 간에 방전이 일어나는 것을 방지하기 위함이다.
상기와 같이 전체 홀수번째 유지 전극들(S1, S3, S5, …, S13)에 +전압(+VS전압)이 전체 짝수번째 유지 전극들(S2, S4, S6, …, S12)에 -전압(OV)이 각각 인가되면 즉, 1번째 유지 전극(S1)을 제외한 나머지 유지 전극들(S2∼S13)의 점선 윗부분(S2-1∼S13-1)에 생성된 벽전하와 동일 극성의 전압이 해당 유지 전극에 각각 인가되면 각각의 유지 전극(S2∼S13)에 인가되는 전압과 이미 생성되어 있는 벽전하의 전압이 더해져서 전체 셀의 방전공간 내부에서 서스테인 방전이 일어날 수 있게 되고, 그로 인해 정확한 계조 구현도 가능하게 된다.
아울러, 상기 각 전극이 인가되는 전압 펄스들 VW, VF(방전개시전압), VS, VA, VA1은 종래 기술과 마찬가지로 각각 VW>>VF>VS와 VA>VA1와 VA+VS>VF를 만족하는 전압값들로 설정한다.
또한, 제 1 및 제 2 어드레스 기간동안 어드레스 전극들(A1∼A48)에 인가되는 화상 펄스 역시 각 셀에 해당되는 8 비트의 디지털 화상 신호(최하위 비트 B1∼최상위 비트 B8) 중 1개 비트값에 해당되고, 방전 유지 기간동안 전체 유지 전극들(S1∼S13)에 각각 인가되는 서스테인 펄스 개수 역시 구현하고자 하는 계조에 따라 1: 2: 4: 8: 16: 32: 64: 128 …의 비율이 되도록 설정한다.
이와 같이 본 발명에 의한 3전극 면방전 PDP는 1개 유지 전극이 인접한 2개 셀에 공통으로 사용되어 종래 기술에 비해 각 유지 전극의 폭이 넓어지기 때문에 제조 공정상 큰 어려움이 없어 고해상도 패널의 제조가 쉬워지고, 전체 유지 전극의 개수가 종래 기술보다 거의 1/2로 줄어들기 때문에 제조 비용이 크게 절감되는 효과가 있다.

Claims (4)

  1. M개의 어드레스 전극라인이 형성된 하부기판과, 격벽에 의해 상기 하부기판과 소정 간격을 두고 배치된 상부기판과, 상기 상부기판 위에 어드레스 전극 라인과 교차하는 N+1개의 제1 및 제2 유지 전극라인을 포함하는 MxN개의 셀로 이루어진 3전극 면방전 플라즈마 디스플레이 패널에 있어서,
    상기 제1 및 제2 유지 전극라인은 격벽을 중심으로 이웃한 셀에 걸쳐서 형성되며, 첫 번째 유지전극을 제외한 각 셀의 상부측에 제2 유지전극이 위치되고, N+1번째 유지전극을 제외한 각 셀의 하부측에 제1 유지전극들이 위치되며, 상기 제1 유지전극과 제2 유지전극 위에는 한쪽에서 방전이 일어나면 다른 한쪽에서는 방전이 일어나지 않도록 각각에 도포되는 두께가 달라지도록 제1 유전체층이 형성되고, 상기 어드레스 전극 위에는 방전 전류를 제한하고 벽전하의 생성을 위해 제2 유전체층이 형성되는 것을 특징으로 하는 3전극 면방전 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 유전체층은 유지 및 주사 전극라인의 중심부를 기준으로 좌측과 우측의 두께가 서로 다르도록 도포되어 특정 셀 내부에는 서로 다른 두께를 갖는 유전층을 포함하는 것을 특징으로 하는 3전극 면방전 플라즈마 디스플레이 패널.
  3. 제 2 항에 있어서,
    상기 유전층은 제1 및 제2 유지전극 라인의 중심부에서 가장 큰 두께를 갖으며, 그 중심부에서 우측으로 갈수록 두께가 점차 작아지고, 상기 기판 위의 나머지 전극의 좌측 상부는 가장 작은 두께를 갖도록 도포된 삼각형의 돌출부를 갖는 것을 특징으로 하는 3전극 면방전 플라즈마 디스플레이 패널.
  4. 제 2 항에 있어서,
    상기 유전층은 제1 및 제2 유지전극 라인의 중심부에서 우측으로 갈수록 점점 두께가 커졌다가 다시 작아지며, 상기 기판 위의 나머지 전극의 좌측 상부에서는 가장 작은 두께를 갖도록 도포된 타원형 돌출부를 갖는 것을 특징으로 하는 3전극 면방전 플라즈마 디스플레이 패널.
KR1019970033122A 1997-07-16 1997-07-16 3전극 면방전 플라즈마 디스플레이 패널 KR100267559B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970033122A KR100267559B1 (ko) 1997-07-16 1997-07-16 3전극 면방전 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970033122A KR100267559B1 (ko) 1997-07-16 1997-07-16 3전극 면방전 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR19990010334A KR19990010334A (ko) 1999-02-18
KR100267559B1 true KR100267559B1 (ko) 2000-10-16

Family

ID=19514653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970033122A KR100267559B1 (ko) 1997-07-16 1997-07-16 3전극 면방전 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR100267559B1 (ko)

Also Published As

Publication number Publication date
KR19990010334A (ko) 1999-02-18

Similar Documents

Publication Publication Date Title
KR100264462B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 및 그 구동장치
JPH09160525A (ja) プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置
KR100337882B1 (ko) 플라즈마 표시 패널의 구동방법
JP2801909B1 (ja) プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置
JP2001272949A (ja) プラズマディスプレイパネルの駆動方法
KR100484113B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100267559B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널
KR20040018496A (ko) 플라즈마 디스플레이 패널 표시장치와 그 구동방법
KR100251148B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널의 구동방법
KR100260943B1 (ko) 4전극 플라즈마 디스플레이 장치와 그 구동방법
KR20030079244A (ko) 교류형 플라즈마 디스플레이 패널 구동 방법
KR100267545B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널의 구동방법
KR100647689B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100237213B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널
KR100441105B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널의 구동방법
US20080129764A1 (en) Method of driving a discharge display panel for effective addressing, driver therefor and display panel using the same
KR100287730B1 (ko) 3전극면방전플라즈마디스플레이패널의구동방법
KR100251150B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR19990031734A (ko) 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 및 그구동회로
KR100421476B1 (ko) 플라즈마 디스플레이 패널의 전극구조
KR100523868B1 (ko) 플라즈마 디스플레이 패널
KR19990017530A (ko) 교류 플라즈마 표시장치 및 그 패널 구동방법
KR100573169B1 (ko) 홀짝 교대로 어드레싱을 수행하는 플라즈마 디스플레이패널의 구동 방법
KR100260944B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널의 구동회로
KR100647679B1 (ko) 플라즈마 디스플레이 패널 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070629

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee