KR100267559B1 - Three-electrode surface-discharge plasma display panel device and method of driving the same - Google Patents

Three-electrode surface-discharge plasma display panel device and method of driving the same Download PDF

Info

Publication number
KR100267559B1
KR100267559B1 KR1019970033122A KR19970033122A KR100267559B1 KR 100267559 B1 KR100267559 B1 KR 100267559B1 KR 1019970033122 A KR1019970033122 A KR 1019970033122A KR 19970033122 A KR19970033122 A KR 19970033122A KR 100267559 B1 KR100267559 B1 KR 100267559B1
Authority
KR
South Korea
Prior art keywords
electrode
sustain
electrodes
discharge
address
Prior art date
Application number
KR1019970033122A
Other languages
Korean (ko)
Other versions
KR19990010334A (en
Inventor
전우곤
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019970033122A priority Critical patent/KR100267559B1/en
Publication of KR19990010334A publication Critical patent/KR19990010334A/en
Application granted granted Critical
Publication of KR100267559B1 publication Critical patent/KR100267559B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38Dielectric or insulating layers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

PURPOSE: A 3-electrode surface discharge PDP(Plasma Display Panel) is provided to be capable of widening the width of respective sustain electrode and remarkably reducing the number of total sustain electrodes by commonly using one sustain electrode in adjacent two sustain electrodes. CONSTITUTION: Second sustain electrodes(S2:S2',S2"), third sustain electrodes(S3:S3',S3") and fourth sustain electrodes(S4:S4',S4") are arrayed in parallel to each other on one side of a front substrate(11). A first dielectric layer(12) for limiting a discharge current and promoting the generation of wall charges is formed on the sustain electrodes(S2,S3,S4) so that the thickness of the dielectric layer on one side about a center of respective sections becomes thicker than that of the layer on the other side. A magnesium oxide protect film(13) for protecting the dielectric layer(12) is formed on the first dielectric layer(12).

Description

3전극 면방전 플라즈마 디스플레이 패널3-electrode surface discharge plasma display panel

본 발명은 3전극 면방전 플라즈마 디스플레이 패널(이하, 3전극 면방전 PDP라 함)에 관한 것으로서, 특히 ADS 서브필드 방식(Addressing and Display System sub-field method)에 따라 계조(gray scale)가 구현되는 3전극 면방전 PDP에 관한 것이다.The present invention relates to a three-electrode surface discharge plasma display panel (hereinafter, referred to as a three-electrode surface discharge PDP), and in particular, gray scale is implemented according to the ADS subfield method (Addressing and Display System sub-field method). A three-electrode surface discharge PDP.

현대는 정보화 사회라고 불려지고 있는 만큼 정보 처리 시스템의 발전과 보급증가에 따라 디스플레이의 중요성이 증대되고, 그 종류도 점차 다양화 되고 있다.As the modern society is called the information society, the importance of display increases with the development and increase of information processing system, and its kind is gradually diversified.

이전부터 디스플레이로 가장 많이 이용되어 오던 CRT(Cathode Ray Tube)는 사이즈가 크고, 동작 전압이 높으며, 표시 일그러짐이 발생하는 등 여러 가지 문제점을 가지고 있어 화면의 대형화, 평면화를 목표로 하는 최근의 추세에 적합하지 않아 최근에는 매트릭스 구조를 가지는 각종 평면 디스플레이의 연구 개발이 활발히 진행되고 있다.CRT (Cathode Ray Tube), which has been the most used display for a long time, has various problems such as large size, high operating voltage, and distortion of display. Recently, research and development of various flat displays having a matrix structure have been actively progressed since they are not suitable.

상기 평면 디스플레이 중 차세대 대화면 평면 디스플레이로 각광받고 있는 것이 PDP(Plasma Display Panel)이다. 상기 PDP는 화면이 크고 두께가 얇아 벽걸이 텔레비전, 가정 극장용(home theater) 디스플레이, 각종 모니터 등에 응용되고 있다.Among the flat panel displays, PDP (Plasma Display Panel) is in the spotlight as the next generation large screen flat panel display. The PDP is applied to a wall-mounted television, a home theater display, various monitors, etc. due to its large screen and thin thickness.

상기 PDP 중 가장 많이 사용되고 있는 것이 3전극 면방전 PDP로서, 제1도에는 종래 기술에 의한 16×12 해상도 3전극 면방전 PDP의 전체 전극 구조도가 도시되어 있고, 제2도에는 종래 기술에 의한 3전극 면방전 PDP 중 1개 셀의 단면도가 도시되어 있으며, 제3도에는 제2도에 도시된 A-A'선 단면도가 도시되어 있다.The most widely used PDP is a three-electrode surface discharge PDP, and FIG. 1 shows an overall electrode structure diagram of a 16 × 12 resolution three-electrode surface discharge PDP according to the prior art, and FIG. A cross-sectional view of one cell of the electrode surface discharge PDP is shown, and a cross-sectional view taken along the line AA ′ of FIG. 2 is shown in FIG. 3.

종래 기술에 의한 16×12 해상도 3전극 면방전 PDP는 제1도에 도시된 바와 같이 교대로 하나씩 상호 평행하게 배열된 12개의 제 1 유지 전극(Y1∼Y12) 및 제 2 유지 전극(X1∼X12)과, 상기 제 1 유지 전극들(Y1∼Y12) 및 제 2 유지 전극들(X1∼X12)과 소정 공간을 사이에 두고 직교하도록 상호 평행하게 배열된 48개의 어드레스 전극(A1∼A48)의 각 교차점마다 셀이 형성되어 전체 화면이 매트릭스 형태의 48×12개 셀로 구성되어 있다.According to the prior art, the 16 × 12 resolution three-electrode surface discharge PDP has twelve first sustain electrodes Y 1 to Y 12 and a second sustain electrode X arranged in parallel with each other alternately as shown in FIG. 1 ~X 12) and the first sustain electrodes (Y 1 ~Y 12) and the second sustain electrodes (X 1 ~X 12) and the 48 address mutually arranged in parallel so as to be perpendicular across the predetermined space, Cells are formed at each intersection of the electrodes A 1 to A 48 , and the entire screen is composed of 48 × 12 cells in a matrix form.

상기에서 제 1 유지 전극들(Y1∼Y12) 과 제 2 유지 전극들(X1∼X12)은 각각 투명 전극과 금속 전극으로 구성되어 실제로 각 셀의 해당 제 1 및 제 2 투명 전극 사이에서 면방전이 일어나고, 상기 금속 전극은 해당 투명 전극의 저항에 의한 전압 강하를 방지한다.In the above, the first sustain electrodes Y 1 to Y 12 and the second sustain electrodes X 1 to X 12 are composed of a transparent electrode and a metal electrode, respectively, so as to actually between the corresponding first and second transparent electrodes of each cell. Surface discharge occurs, and the metal electrode prevents the voltage drop caused by the resistance of the transparent electrode.

상기한 3전극 면방전 PDP의 각 셀의 구성을 제 2도 및 제3도에 도시된 2번째 행과 2번째 열의 셀을 예로 들어 설명하면 다음과 같다.The configuration of each cell of the three-electrode surface discharge PDP will be described by taking the cells of the second row and the second column shown in FIGS. 2 and 3 as an example.

먼저, 제 1 유지 전극(Y2: Y2', Y2'')제 2 유지 전극(X2: X2', X2'')이 화상의 표시면인 전면 기판(51)의 일면에 상호 평행하게 배열 형성되어 있고, 상기 제 1 유지 전극(Y2: Y2', Y2'')과 제 2 유지 전극(X2: X2', X2'') 위에 방전시 방전 전류를 제한하고 벽전하의 생성을 용이하게 하는 제1 유전체층(52)이 균일한 두께로 형성되어 있고, 상기 제 1 유전체층(52) 위에 방전시 일어나는 스퍼터링(Sputtering)으로부터 상기 제 1 유지 전극(Y2: Y2', Y2'')과 제 2 유지 전극(X2: X2', X2'') 과 제 1 유전체층(52)을 보호하는 산화마그네슘(MgO) 보호막(53)이 형성되어 있다.First, the first sustain electrode (Y 2 : Y 2 ′, Y 2 ″) and the second sustain electrode (X 2 : X 2 ′, X 2 ″) are formed on one surface of the front substrate 51 which is the display surface of the image. They are arranged in parallel to each other, and discharge current is discharged on the first sustain electrode (Y 2 : Y 2 ′, Y 2 ″) and the second sustain electrode (X 2 : X 2 ′, X 2 ″). The first dielectric layer 52 is formed to have a uniform thickness to limit and facilitate the generation of wall charges, and the first sustain electrode Y 2 may be formed from sputtering occurring during discharge on the first dielectric layer 52. Y 2 ', Y 2'' ) and the second sustain electrodes (X 2: is X 2', X 2 '' ) and the magnesium oxide to protect the first dielectric layer (52), (MgO) protective film 53 is formed .

상기에서 제 1 유지 전극(Y2)과 제 2 유지 전극(X2)은 각각 투명 전극(Y2', X2')과 해당 투명 전극(Y2', X2') 위 소정 위치에 각각 형성된 금속 전극(Y2'', X2'')으로 구성되어 있다.The first sustain electrode in the (Y 2) and the second sustain electrodes (X 2) are each in the respective transparent electrodes (Y 2 ', X 2' ) and the transparent electrode (Y 2 ', X 2' ) above a predetermined location It is composed of the formed metal electrodes (Y 2 ″, X 2 ″).

또한, 어드레스 전극(A2)이 전면 기판(51)과 소정 거리를 사이에 두고 평행하게 위치한 배면 기판(54) 중 상기 전면 기판(51)과의 대향면에 형성되어 있고, 상기 어드레스 전극(A2) 위에 방전시 방전 전류를 제한하고 벽전하의 생성을 용이하게 하는 제 2 유전체층(55)이 형성되어 있고, 상기 전면 기판(51)과 배면 기판(54) 사이에는 셀간 혼색을 방지하고 방전공간을 확보하는 제 1, 2 격벽(56a, 56b)이 배열 형성되어 있고, 상기 제 2 유전체층(55) 위와 제 1, 2 격벽(56a, 56b)의 일부에 형광체(57)가 도포되어 있으며, 방전공간 내부에는 방전가스가 주입되어 있다.Further, the address electrode A 2 is formed on the opposite surface to the front substrate 51 among the back substrates 54 disposed in parallel with the front substrate 51 at a predetermined distance therebetween. 2 ) a second dielectric layer 55 is formed on the discharge substrate to limit the discharge current and facilitate the generation of wall charges, and prevents inter-cell mixing and discharge space between the front substrate 51 and the rear substrate 54. First and second partitions 56a and 56b are formed to form an array, and phosphors 57 are coated on the second dielectric layer 55 and a part of the first and second partitions 56a and 56b. Discharge gas is injected into the space.

상기와 같이 구성된 3전극 면방전 PDP의 각 셀의 기본 구동 원리는 제 1 유지 전극(Y2)과 어드레스 전극(A2) 간에 방전을 일으켜 제 1 유지 전극(Y2)에 벽전하를 형성시킨 다음 상기 제 1 유지전극(Y2)과 제 2 유지 전극(X2) 간에 연속적인 방전을 일으켜 진공 자외선을 발생시키고 그 자외선이 형광체(57)를 여기시켜 가시광을 발생시키게 된다.The basic driving principle of each cell of the three-electrode surface discharge PDP configured as described above is to discharge a discharge between the first sustain electrode Y 2 and the address electrode A 2 to form a wall charge on the first sustain electrode Y 2 . Next, a continuous discharge is generated between the first sustain electrode Y 2 and the second sustain electrode X 2 to generate vacuum ultraviolet rays, and the ultraviolet rays excite the phosphor 57 to generate visible light.

한편, 상기와 같이 구성된 3전극 면방전 PDP의 각 셀의 계조 구형은 방전의 강약 조정이 난이한 관계로 단위 시간당 방전횟수를 통해 구현하고, 매 프레임(frame)마다 각 셀의 방전횟수를 0∼2X-1회로 나누어 방전시키면 1 프레임 동안의 방전횟수에 따라 각 셀의 밝기가 달라져서 결국 전체 화면에 2X계조의 화상 즉, 각 셀마다 0∼2X-1 레벨(lovel)중 한가지 레벨의 화상이 표시된다.On the other hand, the gray scale sphere of each cell of the three-electrode surface discharge PDP configured as described above is implemented through the number of discharges per unit time because the intensity of the discharge is difficult to adjust, and the number of discharges of each cell is 0 to every frame. When the discharge is divided into 2 X -1 cycles, the brightness of each cell changes according to the number of discharges during one frame, so that the entire screen has a 2 X gradation image, that is, one level of 0 to 2 X -1 levels (love) for each cell. The image is displayed.

상기와 같은 개념을 토대로 한 계조 구현 방법 중 하나가 ADS 서브필드 방식으로서, 상기 ADS 서브필드 방식은 각 셀이 온(on), 오프(off)의 두 가지 상태로 작동하는 것과 2X계조를 구현하는 것에 근거를 둔 2진수 X 비트 체계를 이용하여 1 프레임을 방전 횟수(즉, 방전 유지 기간)가 서로 다른 X개의 서브필드로 분할 구동한다.One of the gradation implementation methods based on the above concept is the ADS subfield method, in which each cell operates in two states of on and off and implements 2 X gradations. By using a binary X bit system based on the above, one frame is divided and driven into X subfields having different discharge counts (ie, discharge sustain periods).

다음에서는 일반적인 ADS 서브필드 방식 중 하나를 예로 들어 그에 따른 계조 화상의 표시과정을 보다 구체적으로 설명한다.Next, the display process of the grayscale image according to one of the general ADS subfield methods will be described in more detail.

제4도에는 일반적인 ADS 서브필드 방식에 따른 256(28) 계조 구현시 1 프레임의 세부 구성도가 도시되어 있고, 제5도에는 종래 기술의 구동방법에 따라 제1도에 도시된 16×12 해상도 3전극 면방전 플라즈마 디스플레이 패널의 각 전극에 인가되는 일부 구동 전압 파형들의 타이밍도가 도시되어 있다.4 is a detailed configuration diagram of one frame when implementing 256 (2 8 ) grayscale according to a general ADS subfield method, and FIG. 5 is a 16 × 12 shown in FIG. 1 according to a conventional driving method. A timing diagram of some driving voltage waveforms applied to each electrode of a three-electrode surface discharge plasma display panel is shown.

먼저, 28계조 구현을 위하여 1 프레임은 제4도에 도시된 바와 같이 8개의 서브필드(SF1∼SF8)로 분할 구동되고, 각 서브필드(SF1∼SF8)는 리셋 기간과 어드레스 기간과 방전 유지 기간으로 분할 구동된다.First, one frame is dividedly driven into eight subfields SF1 to SF8 as shown in FIG. 4 to implement 2 8 gray scales, and each subfield SF1 to SF8 maintains a reset period, an address period, and discharge sustain. The drive is divided into periods.

상기에서 각 서브필드(SF1∼SF8)의 리셋 기간에는 제5도에 도시된 바와 같이 전체 어드레스 전극들(A1∼A48)과 제 1 유지 전극들(Y1∼Y12)에 OV를 인가한 상태에서 전체 제 2 유지 전극들(X1∼X12)에 VW전압의 써넣기 펄스(writing pulse)를 인가하여 전체 제 1 유지 전극들(Y1∼Y12) 과 제 2 유지 전극들(X1∼X12) 간에 써넣기 방전을 일으킴으로써 전체 셀의 내부에 벽전하가 생성되도록 한다.In the above-described reset period of each subfield SF1 to SF8, OV is applied to all the address electrodes A 1 to A 48 and the first sustain electrodes Y 1 to Y 12 as shown in FIG. 5. In one state, a writing pulse of the voltage V W is applied to all of the second sustain electrodes X 1 to X 12 to provide the total first sustain electrodes Y 1 to Y 12 and the second sustain electrodes ( By causing a write discharge between X 1 to X 12 ), wall charges are generated inside the entire cell.

그 후, 소정 시간 동안 전체 어드레스 전극들(A1∼A48)과 제 1 유지 전극들(Y1∼Y12)에 계속 OV를 인가하는 동시에 전체 제 2 유지 전극들(X1∼X12)에 OV를 인가하여 써넣기 방전에 의해 생성된 전체 셀의 내부 벽전하가 자체 소거되도록 한다.Thereafter, OV is continuously applied to all of the address electrodes A 1 to A 48 and the first sustain electrodes Y 1 to Y 12 for a predetermined time, and at the same time, the entire second sustain electrodes X 1 to X 12 . OV is applied to cause the internal wall charges of the entire cells generated by the write discharge to self erase.

각 서브필드(SF1∼SF8)의 어드레스 기간에는 12개의 제 1 유지 전극들(Y1∼Y12)에 순차적으로 하나씩 -VS의 스캔 펄스(scan pulse)를 인가하는 동시에 각 셀에 해당되는 디지털 화상 신호에 따라 상기 스캔 펄스와 동기화된 VA전압의 화상 펄스(image pulse)를 전체 어드레스 전극들(A1∼A48)에 선택적으로 인가하여 VS+VA전압이 인가된 제 1 유지 전극과 어드레스 전극 사이에서 어드레스 방전이 일어나도록 함으로써 어드레스 방전이 일어난 해당 셀이 온되어 그 내부에 벽전하가 생성되도록 한다.In the address period of each subfield SF1 to SF8, one scan pulse of -V S is sequentially applied to the twelve first sustain electrodes Y 1 to Y 12 , and the digital corresponding to each cell is applied. A first sustain electrode to which a V S + V A voltage is applied by selectively applying an image pulse of a V A voltage synchronized with the scan pulse to all address electrodes A 1 to A 48 according to an image signal By causing the address discharge to occur between the and the address electrode, the corresponding cell in which the address discharge has occurred is turned on to generate wall charge therein.

각 서브필드(SF1∼SF8)의 방전 유지 기간에는 전체 어드레스 전극들(A1∼A48)에 VA1전압을 인가하고, 전체 제 1 유지 전극들(Y1∼Y12)과 제 2 유지 전극들(X1∼X12)에 OV를 인가한 상태에서 전체 제 1 유지 전극들(Y1∼Y12)과 제 2 유지 전극들(X1∼X12)에 서로 180°의 위상차를 가지고 교번하는 VS전압의 서스테인 펄스(sustain pulse)를 각각 인가하여 바로 전의 어드레스 기간에서 온된 셀의 방전 및 발광을 유지시킨다.In the discharge sustain period of each of the subfields SF1 to SF8, the voltage V A1 is applied to all the address electrodes A 1 to A 48 , and the first and second sustain electrodes Y 1 to Y 12 and the second sustain electrode are applied. In the state where OV is applied to the fields X 1 to X 12 , the first and second sustain electrodes Y 1 to Y 12 and the second sustain electrodes X 1 to X 12 are alternately disposed with a phase difference of 180 °. Sustain pulses of the voltage V S are respectively applied to maintain discharge and light emission of the cells turned on in the immediately preceding address period.

상기 방전 유지 기간동안 전체 어드레스 전극들(A1∼A48)에 VA1전압을 인가하는 것은 어드레스 전극들(A1∼A48)과 제 1 유지 전극들(Y1∼Y12) 및 제 2 유지 전극들(X1∼X12)간에 방전이 일어나는 것을 방지하기 위함이다.The application of the voltage V A1 to the entire address electrodes A 1 to A 48 during the discharge sustain period is performed by the address electrodes A 1 to A 48 , the first sustain electrodes Y 1 to Y 12 , and the second voltage. This is to prevent discharge from occurring between the sustain electrodes X 1 to X 12 .

상기에서 각 전극에 인가되는 전압 펄스들 VW, VF(방전개시전압), VS, VA, VA1은 각각 VW>>VF>VS와 VA>VA1와 VA+VS>VF를 만족하는 전압값들로 설정한다.The voltage pulses V W , V F (discharge starting voltage), V S , V A , and V A1 applied to the electrodes are V W >> V F > V S and V A > V A1 and V A +, respectively. Set to voltage values satisfying V S > V F.

또한, 각 서브필드(SF1∼SF8)의 어드레스 기간동안 어드레스 전극들(A1∼A48)에 인가되는 화상 펄스는 각 셀에 해당되는 8 비트의 디지털 화상 신호(최하위 비트 B1∼최상위 비트 B8)중 1개 비트값에 해당되며, 보다 구체적으로는 제 1 서브필드(SF1)의 어드레스 기간동안 B1이, 제 2 서브필드(SF2)의 어드레스 기간동안 B2가, …,제 8 서브필드(SF8)의 어드레스 기간동안 B8이 각각 인가된다.Further, an image pulse applied to the address electrodes A 1 to A 48 during the address period of each subfield SF1 to SF8 is an 8-bit digital image signal (lowest bit B 1 to highest bit B corresponding to each cell). 8 corresponds to one bit value, more specifically, B 1 during the address period of the first subfield SF1, B 2 during the address period of the second subfield SF2,. During the address period of the eighth subfield SF8, B 8 is applied respectively.

아울러, 각 서브필드(SF1∼SF8)의 방전 유지 기간동안 전체 제 1 유지 전극들(Y1∼Y12)과 제 2 유지 전극들(X1∼X12)에 인가되는 서스테인 펄스 개수는 보통 SF1: SF2: SF3: SF4: SF5: SF6: SF7: SF8 = 1: 2: 4: 8: 16: 32: 64: 128 로 설정되어 256 계조 구현을 가능하게 한다.In addition, the entire first sustain electrode during the discharge sustain period of each subfield (SF1~SF8) (Y 1 ~Y 12 ) and the number of sustain pulses applied to the first of the two sustain electrodes (X 1 ~X 12) is usually SF1 : SF2: SF3: SF4: SF5: SF6: SF7: SF8 = 1: 2: 4: 8: 16: 32: 64: 128 is set to enable 256 gray scale implementation.

결과적으로 상기에서 설명된 세부 과정을 거쳐 1 프레임 구동시간 동안 제 1 내지 8 서브필드(SF1∼SF8)의 화면을 차례대로 구성하면 3전극 면방전 PDP 상에 1 프레임의 256 계조 화상이 표시된다.As a result, when the screens of the first to eighth subfields SF1 to SF8 are sequentially configured during the one frame driving time through the detailed process described above, 256 grayscale images of one frame are displayed on the three-electrode surface discharge PDP.

그러나, 제1도에 도시된 바와 같이 종래 기술에 의한 3전극 면방전 PDP는 각 셀의 구성을 위하여 각각 2개의 유지 전극을 필요로 하기 때문에 패널의 크기가 정해진 상태에서 화소 -R(Red), G(Green), B(Blue) 3개 셀로 구성됨 - 의 개수가 증가되면 증가될수록 유지 전극(투명 전극)의 폭이 줄어들어 제조 공정상 큰 어려움이 따르게 되고, 결국 고해상도 패널의 제조가 어려워지는 문제점이 있었다.However, as shown in FIG. 1, since the three-electrode surface discharge PDP according to the prior art requires two sustain electrodes for each cell configuration, the pixel -R (Red), G (Green), B (Blue) consists of 3 cells-As the number of cells increases, the width of the sustain electrode (transparent electrode) decreases, which leads to great difficulty in the manufacturing process, which makes it difficult to manufacture high-resolution panels. there was.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 1개 유지 전극이 인접한 2개 셀에 공통으로 사용되어 각 유지 전극의 폭이 넓어지고, 전체 유지 전극의 개수가 크게 줄어든 3전극 면방전 PDP을 제공함에 그 목적이 있다.The present invention has been made to solve the above problems, a three-electrode surface discharge in which one sustain electrode is commonly used in two adjacent cells, the width of each sustain electrode is wider, the number of total sustain electrodes is greatly reduced The purpose is to provide a PDP.

또한, 본 발명은 1개 유지 전극이 인접한 2개 셀에 공통으로 사용되는 3전극 면방전 PDP 상에 종래 기술과 같은 정확한 계조 구현을 가능하게 하는 3전극 면방전 PDP를 제공함에 그 목적이 있다.It is also an object of the present invention to provide a three-electrode surface discharge PDP that enables accurate gray scale implementation as in the prior art on a three-electrode surface discharge PDP in which one sustain electrode is commonly used for two adjacent cells.

제 1도는 종래 기술에 의한 16×12 해상도 3전극 면방전 플라즈마 디스플레이 패널(이하, 3전극 면방전 PDP라 함)의 전체 전극 구조도.1 is an overall electrode structure diagram of a 16 x 12 resolution three-electrode surface discharge plasma display panel (hereinafter referred to as a three-electrode surface discharge PDP) according to the prior art.

제2도는 종래 기술에 의한 3전극 면방전 PDP 중 1개 셀의 단면도.2 is a cross-sectional view of one cell of a three-electrode surface discharge PDP according to the prior art.

제3도는 제2도에 도시된 A-A'선 단면도.3 is a cross-sectional view taken along the line AA ′ of FIG. 2.

제4도는 일반적인 ADS 서브필드 방식에 따른 256 계조(gray scale) 구현시 1프레임의 세부 구성도.4 is a detailed configuration diagram of one frame when implementing 256 gray scales according to a general ADS subfield method.

제5도는 종래 기술의 구동방법에 따라 제1도에 도시된 3전극 면방전 PDP의 각 전극에 인가되는 일부 구동 전압 파형들의 타이밍도.FIG. 5 is a timing diagram of some driving voltage waveforms applied to each electrode of the three-electrode surface discharge PDP shown in FIG. 1 according to the prior art driving method.

제6도는 본 발명의 일 실시예에 의한 16×12 해상도 3전극 면방전 PDP의 전체 전극 구조도.6 is a schematic view of the entire electrode structure of a 16 × 12 resolution three-electrode surface discharge PDP according to an embodiment of the present invention.

제7도는 본 발명의 일 실시예에 의한 3전극 면방전 PDP 중 인접한 2개 셀의 단면도.7 is a cross-sectional view of two adjacent cells of a three-electrode surface discharge PDP according to an embodiment of the present invention.

제8도는 제7도에 도시된 B-B'선 단면도.8 is a cross-sectional view taken along the line B-B 'shown in FIG.

제9도는 제7도에 도시된 각 셀의 제 1 유전체층이 다른 형상으로 형성된 것을 나타내는 도면.9 is a view showing that the first dielectric layer of each cell shown in FIG. 7 is formed in a different shape.

제10도는 본 발명의 구동방법에 따라 제6도에 도시된 3전극 면방전 PDP의 각 전극에 인가되는 일부 구동 전압 파형들의 타이밍도.10 is a timing diagram of some driving voltage waveforms applied to each electrode of the 3-electrode surface discharge PDP shown in FIG. 6 according to the driving method of the present invention.

*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

S1∼S13: 유지 전극 A1∼A48: 어드레스 전극S 1 to S 13 : sustain electrode A 1 to A 48 : address electrode

11 : 전면 기판 12 : 유전체층11 front substrate 12 dielectric layer

14 : 배면 기판 16A, 16B : 격벽14 back substrate 16A, 16B partition wall

상기와 같은 목적을 달성하기 위하여 본 발명에 의한 3전극 면방전 PDP는 48개의 어드레스 전극라인이 형성된 하부기판과, 격벽에 의해 상기 하부기판과 소정 간격을 두고 배치된 상부기판과, 상기 상부기판 위에 어드레스 전극라인과 교차하는 13개의 제1 및 제2 유지 전극라인을 포함하는 48×12개의 셀로 이루어진 3전극 면방전 플라즈마 디스플레이 패널에 있어서,In order to achieve the above object, the three-electrode surface discharge PDP according to the present invention includes a lower substrate having 48 address electrode lines formed thereon, an upper substrate arranged at a predetermined distance from the lower substrate by a partition wall, and on the upper substrate. A three-electrode surface discharge plasma display panel comprising 48 x 12 cells including thirteen first and second sustain electrode lines intersecting an address electrode line.

상기 제1 및 제2 유지 전극라인은 격벽을 중심으로 이웃한 셀에 걸쳐서 형성되며, 1번째 유지전극을 제외한 각 셀의 상부측에 제2 유지전극이 위치되고, 13번째 유지전극을 제외한 각 셀의 하부측에 제1 유지전극들이 위치되며, 상기 제1 유지전극과 제2 유지전극 위에는 한쪽에서 방전이 일어나면 다른 한쪽에서는 방전이 일어나지 않도록 각각에 도포되는 두께가 달라지도록 제1 유전체층이 형성되고, 상기 어드레스 전극 위에는 방전 전류를 제한하고 벽전하의 생성을 위해 제2 유전체층이 형성되는 것을 특징으로 한다.The first and second storage electrode lines are formed over the neighboring cells around the partition wall, and the second storage electrode is positioned on the upper side of each cell except the first storage electrode, and each cell except the thirteenth storage electrode. First dielectric electrodes are positioned on a lower side of the first dielectric layer, and a first dielectric layer is formed on the first and second sustain electrodes so that the thickness applied to each of the first and second sustain electrodes is different so that no discharge occurs on the other side. The second dielectric layer is formed on the address electrode to limit the discharge current and to generate wall charges.

상기 제1 및 제2 유전체층은 제1 및 제2 유지전극 라인의 중심부를 기준으로 좌측과 우측의 두께가 서로 다르도록 도포되어 특정 셀 내부에는 서로 다른 두께를 갖는 유전층을 포함하는 것이 바람직하다.The first and second dielectric layers may be coated such that the thicknesses of the left and right sides of the first and second sustain electrode lines are different from each other so as to include dielectric layers having different thicknesses in specific cells.

상기 유전층은 제1 및 제2 유지전극 라인의 중심부에서 가장 큰 두께를 갖으며, 그 중심부에서 우측으로 갈수록 두께가 점차 작아지고, 상기 기판 위의 나머지 전극의 좌측 상부는 가장 작은 두께를 갖도록 도포된 삼각형의 돌출부를 갖거나, 또는 상기 유전층은 제1 및 제2 유지전극 라인의 중심부에서 우측으로 갈수록 점점 두께가 커졌다가 다시 작아지며, 상기 기판 위의 나머지 전극의 좌측 상부에서는 가장 작은 두께를 갖도록 도포된 타원형 돌출부를 갖는 것을 특징으로 한다.The dielectric layer has the largest thickness at the center of the first and second sustain electrode lines, the thickness gradually decreases toward the right side from the center, and the upper left side of the remaining electrodes on the substrate have the smallest thickness. The dielectric layer has a triangular protrusion, or the dielectric layer becomes thicker and smaller again from the center of the first and second sustain electrode lines to the right side, and is applied to have the smallest thickness on the upper left side of the remaining electrodes on the substrate. It is characterized by having an elliptical protrusion.

이하, 본 발명의 일 실시예를 펌부한 도면을 참조하여 상세하게 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

제6도에는 본 발명의 일 실시예에 의한 16×12 해상도 3전극 면방전 PDP의 전체 전극 구조도가 도시되어 있고, 제7도에는 본 발명의 일 실시예에 의한 3전극 면방전 PDP 중 인접한 2개 셀의 단면도가 도시되어 있으며, 제8도에는 제7도에 도시된 B-B'선 단면도가 도시되어 있다.FIG. 6 shows an overall electrode structure diagram of a 16 × 12 resolution three-electrode surface discharge PDP according to an embodiment of the present invention, and FIG. 7 shows adjacent two of the three electrode surface discharge PDPs according to an embodiment of the present invention. A cross-sectional view of the dog cells is shown, and FIG. 8 shows a cross-sectional view along the line B-B 'shown in FIG.

본 발명의 일 실시예에 의한 16×12 해상도 3전극 면방전 PDP는 제6도에 도시된 바와 같이 상호 평행하게 배역된 13개의 유지 전극(S1∼S13)과 상기 유지 전극들(S1∼S13)과 소정 공간을 사이에 두고 직교하도록 상호 평행하게 배열된 48개의 어드레스 전극(A1∼A48)에 의해 전체 화면이 매트릭스 형태의 48×12개 셀로 구성되어 있다.The 16 × 12-resolution three-electrode surface discharge PDP is also the sixth of the 13 parallel to each other as shown in the role as keeping the electrodes (S 1 ~S 13) and the sustain electrode according to an embodiment of the present invention (1 S ~S 13) and has a full-screen consists of 48 × 12 gae cell in matrix form, by mutual parallel to address electrodes arranged in 48 (a 1 ~A 48) so as to be perpendicular across the predetermined space.

즉, 상기 13개 유지 전극(S1∼S13) 중 1번째 유지 전극(S1)을 제외한 나머지 유지 전극들(S2∼S13)의 점선 위부분(S2-1∼S13-1)이 종래 기술의 제 2 유지 전극들에 대응되고 13번째 유지 전극(S13)을 제외한 나머지 유지 전극들(S1∼S12)의 점선 아랫부분(S1-2∼S12-2)이 종래 기술의 제 1 유지 전극들에 대응된다.That is, the sustain electrode 13 (S 1 ~S 13) 1 part of a dotted line above the other sustain electrode other than the second sustain electrodes (S 1) (S 2 ~S 13) of the (S 2-1 ~S 13-1 ) Corresponds to the second storage electrodes of the prior art, and the lower portions S 1-2 to S 12-2 of the remaining storage electrodes S 1 to S 12 except for the thirteenth storage electrode S 13 are Corresponds to the first sustain electrodes of the prior art.

즉, 상기 유지 전극들(S1∼S13)은 종래 기술과 달리 1개의 유지 전극이 2개 셀에 공통으로 사용되어야 하므로 그 폭이 종래 기술의 제 1 또는 제 2 유지 전극에 비해 넓어야 한다.That is, the storage electrodes S 1 to S 13 have to be wider than the first or second storage electrodes of the prior art because one storage electrode must be commonly used for two cells, unlike the prior art.

또한, 상기 각 유지 전극(S1∼S13)은 투명 전극과 금속 전극으로 구성되어 실제로 투명 전극들 사이에 면방전이 일어나고, 상기 금속 전극은 해당 투명 전극의 저항에 의한 전압 강하를 방지한다.In addition, each of the sustain electrodes S 1 to S 13 is composed of a transparent electrode and a metal electrode, so that surface discharge is actually generated between the transparent electrodes, and the metal electrode prevents a voltage drop due to the resistance of the transparent electrode.

상기한 3전극 면방전 PDP의 각 셀의 구성을 제7도 및 제8도에 도시된 2, 3, 4번째 행과 2번째 열의 2개 셀을 예로 들어 설명하면 다음과 같다.The configuration of each cell of the three-electrode surface discharge PDP is described with reference to two cells of the second, third, fourth, and second columns shown in FIGS. 7 and 8 as an example.

먼저, 2번째 유지 전극(S2: S2', S2'')과 3번째 유지 전극(S3: S3', S3'')과 4번째 유지 전극(S4: S4', S4'')이 화상의 표시면인 전면 기판(11)의 일면에 상호 평행하게 배열 형성되어 있고, 상기 유지 전극들(S2, S3, S4) 위에 방전시 방전 전류를 제한하고 벽전하의 생성을 용이하게 하는 제 1 유전체층(12)이 상기 유지 전극들(S2, S3, S4) 각각의 중앙부를 경계로 한 일측보다 타측 위에 더 두꺼운 두께로 형성되어 있고, 상기 제 1 유전체층(12) 위에 방전시 일어나는 스퍼터링으로부터 상기 유지 전극들(S2, S3, S4)과 제 1 유전체층(12)을 보호하는 산화마그네슘 보호막(13)이 형성되어 있다.First, the second sustain electrode (S 2: S 2 ', S 2'') and the third holding electrode (S 3: S 3', S 3 '') and the fourth holding electrode (S 4: S 4 ', S 4 ″) are arranged on one surface of the front substrate 11, which is the display surface of the image, in parallel with each other, and the discharge current is restricted and discharged on the sustain electrodes S 2 , S 3 , and S 4 . The first dielectric layer 12 which facilitates the generation of electric charges is formed to have a thicker thickness on the other side than one side bordering the central portion of each of the sustain electrodes S 2 , S 3 , and S 4 . A magnesium oxide protective film 13 is formed on the dielectric layer 12 to protect the sustain electrodes S 2 , S 3 , and S 4 and the first dielectric layer 12 from sputtering occurring during discharge.

상기에서 유지 전극들(S2, S3, S4)은 각각 투명 전극(S2', S3', S4')과, 상기 각 투명 전극(S2', S3', S4')의 중심부 위에 각각 형성된 금속 전극(S2'', S3'', S4'')으로 구성되어 있다.The sustain electrodes S 2 , S 3 , and S 4 are transparent electrodes S 2 ′, S 3 ′, and S 4 ′, and the transparent electrodes S 2 ′, S 3 ′, and S 4 ′, respectively. ) metal electrode (S 2 '', S 3 '', respectively, formed on the center of the is composed of S 4 '').

또한, 2번째 어드레스 전극(A2)이 전면 기판(11)과 소정 거리를 사이에 두고 평행하게 위치한 배면 기판(14) 중 상기 전면 기판(11)과의 대향면에 형성되어 있고, 상기 어드레스 전극(A2) 위에 방전시 방전 전류를 제한하고 벽전하의 생성을 용이하게 하는 제 2 유전체층(15)이 형성되어 있고, 상기 전면 기판(11)과 배면 기판(14) 사이에는 셀간 혼색을 방지하고 방전공간을 확보하는 제 1, 2 격벽(16a, 16b)이 배열 형성 되어 있고, 상기 제 2 유전체층(15) 위와 제 1, 2 격벽(16a, 16b)의 일부에 형광체(17)가 도포되어 있으며, 방전공간 내부에는 방전가스가 주입되어 있다.Further, a second address electrode A 2 is formed on the opposite surface to the front substrate 11 among the back substrates 14 positioned in parallel with the front substrate 11 at a predetermined distance therebetween, and the address electrode A second dielectric layer 15 is formed on (A 2 ) to limit the discharge current during discharge and to facilitate the generation of wall charges, and to prevent inter-cell mixing between the front substrate 11 and the rear substrate 14. First and second partitions 16a and 16b are disposed to secure a discharge space, and phosphors 17 are coated on the second dielectric layer 15 and a part of the first and second partitions 16a and 16b. The discharge gas is injected into the discharge space.

따라서 상기 제6도에서 각 유지전극(S1∼S13)의 점선 윗부분(S1-1∼S13-1)이 아랫부분(S1-2∼S13-2)보다 더 얇은 두께의 제 1 유전체층(12)이 형성되어 있다.Therefore, in FIG. 6, the upper portions S 1-1 to S 13-1 of the dotted lines of the sustain electrodes S 1 to S 13 are thinner than the lower portions S 1-2 to S 13-2 . One dielectric layer 12 is formed.

여기서, 상기 각 유지 전극(S1∼S13) 위에 형성되는 제 1 유전체층(12)의 두께를 서로 다르게 하는 것은 1번째 유지전극(S1)을 제외한 나머지 유지 전극들(S2∼S13)의 점선 윗부분(S2-1, S3-1, …, S13-1)이 어드레스 전극들(A1∼A48)과 함께 어드레스 방전을 일으키는 동안 13번째 유지 전극(S13)을 제외한 나머지 유지 전극들(S1∼S12)의 점선 아랫부분(S1-2, S2-2, …, S12-1)과 어드레스 전극들(A1∼A48) 간에는 방전이 일어나지 않도록 하기 위함이다.Here, each of the sustain electrodes (S 1 ~S 13) which is different to the thickness of the first dielectric layer 12 formed on the other sustain electrode, except for the first sustain electrodes (S 1) (S 2 ~S 13) The remaining portions except for the 13th sustain electrode S 13 while the upper portion S 2-1 , S 3-1 ,..., S 13-1 of the dotted line cause the address discharge together with the address electrodes A 1 to A 48 . To prevent discharge from occurring between the lower portions S 1-2 , S 2-2 ,..., S 12-1 of the sustain electrodes S 1 to S 12 and the address electrodes A 1 to A 48 . to be.

아울러, 상기 제 1 유전체층(12)은 다른 부분보다 두껍게 형성되는 부분의 단면 형상이 제7도에 도시된 삼각형이나, 제9도에 도시된 타원형이나, 그 외에 다른 형태가 될 수 있다.In addition, the first dielectric layer 12 may have a cross-sectional shape of a portion formed thicker than other portions of a triangle shown in FIG. 7, an ellipse shown in FIG. 9, or other shapes.

상기와 같이 구성된 본 발명의 일 실시예에 의한 3전극 면방전 PDP의 각 셀의 기본 구동 원리를 제7도에 도시된 A 셀을 예로 들어 설명하면 다음과 같다.A basic driving principle of each cell of the three-electrode surface discharge PDP according to the embodiment of the present invention configured as described above will be described with reference to the A cell shown in FIG. 7 as an example.

먼저, A 셀을 온시키기 위하여 제 2 유전체층(12)이 얇게 형성되어 있는 투명전극(S4')에 + 전압을 어드레스 전극(A2)에 - 전압을 인가하면 상기 투명전극(S4')과 어드레스 전극(A2)간에 어드레스 방전이 일어나 제 1 유전체층(12)이 얇은 두께로 형성되어 있는 투명전극(S4')측에 - 벽전하가 어드레스 전극(A2)측에 + 벽전하가 각각 생성된다.First, the second dielectric layer 12 is thin is a transparent electrode (S 4 ') + voltage to the address electrode (A 2) to - When a voltage is applied to the transparent electrodes (S 4' that is formed in order to turn on the A cell) on the address electrode (a 2) in which an address discharge is formed in up and thin first dielectric layer 12 thick transparent electrode (S 4 ') side in the liver - the wall charges + of wall charges on the side of the address electrode (a 2) Each is generated.

그 후, A 셀의 온 상태를 표시하기 위하여 - 벽전하가 생성되어 있는 투명전극(S4')에 - 전압을 인가하여 벽전하의 전압과 더해지도록 하는 동시에 나머지 투명전극(S3')에 + 전압을 인가하여 2개 투명전극(S3', S4') 간에 서스테인 방전이 일어나도록 한다.After that, in order to indicate the ON state of the A cell-to the transparent electrode (S 4 ′) in which the wall charges are generated, a voltage is applied to add to the voltage of the wall charges and to the remaining transparent electrodes (S 3 ′). A positive voltage is applied to cause the sustain discharge to occur between the two transparent electrodes S 3 ′ and S 4 ′.

상기 A 셀의 방전공간 내부에서 서스테인 방전이 일어나면 방전공간의 전계가 발생하여 방전가스 중의 미량 전자들이 가속되고, 상기 가속된 전자들이 방전가스의 중성입자들과 충돌하면 상기 중성입자가 전자와 이온으로 전리되며, 상기 전리된 전자들 또한 상기 전계에 의해 가속되어 상기 중성입자와의 충돌에 참여하면 상기 중성입자가 점차 빠른 속도로 전자와 이온으로 전리되어 방전가스가 플라즈마 상태로 되는 동시에 진공 자외선이 발생된다.When a sustain discharge occurs in the discharge space of the A cell, an electric field of the discharge space is generated, and the trace electrons in the discharge gas are accelerated. When the accelerated electrons collide with the neutral particles of the discharge gas, the neutral particles are converted into electrons and ions. When the ionized electrons are also accelerated by the electric field and participate in collisions with the neutral particles, the neutral particles are ionized to electrons and ions at a rapid rate so that the discharge gas becomes a plasma and vacuum ultraviolet rays are generated. do.

상기에서 발생된 진공 자외선은 형광체(17)를 여기시켜 가시광을 발생시키고, 상기 가시광이 전면 기판(11)을 통해 외부로 방출됨으로써 외부에서 화상 인식이 가능해진다.The generated vacuum ultraviolet rays excite the phosphor 17 to generate visible light, and the visible light is emitted to the outside through the front substrate 11, thereby enabling image recognition from the outside.

하지만, 상기 A 셀의 방전공간 내부에서 어드레스 방전이 일어난 후 - 벽전하가 생성되어 있는 투명전극(S4')에 - 전압을 인가되는 대신 + 전압을 인가하고 나머지 투명전극(S3')에 - 전압을 인가하면 2개 투명전극(S3', S4') 간에 서스테인 방전이 일어나지 않아 A 셀의 온 상태는 표시되지 않는다.However, after an address discharge occurs in the discharge space of the cell A, a voltage is applied to the transparent electrode S 4 ′ where wall charges are generated, instead of a voltage, and a voltage is applied to the remaining transparent electrode S 3 ′. When the voltage is applied, sustain discharge does not occur between the two transparent electrodes S 3 ′ and S 4 ′, so the ON state of the A cell is not displayed.

한편, 상기와 같은 원리로 각 셀이 구동되는 본 발명의 일 실시예에 의한 16×12 해상도 3전극 면방전 PDP를 종래 기술에서 설명된 방법에 따라 구동시키면 문제점이 발생하게 된다.On the other hand, if the 16 x 12 resolution three-electrode surface discharge PDP according to the method described in the prior art according to the embodiment of the present invention in which each cell is driven on the same principle, a problem occurs.

예를 들여, 전체 셀을 모두 온시키는 경우 각 서브필드의 어드레스 기간동안 2번째∼13번째 위치한 유지 전극들(S2∼S13)에 순차적으로 -VS전압의 스캔 펄스를 인가하면서 전체 어드레스 전극(A1∼A48) 에 +VA전압의 화상 펄스를 인가하면 전체 셀의 방전공간 내부에서 어드레스 일전이 일어나 2번째∼13번째 유지 전극들(S2∼S13)의 점선 윗부분(S2-1∼S13-1)측에 + 벽전하가 어드레스전극(A1∼A48)측에 - 벽전하가 각각 생성된다.For example, when all the cells are turned on, all of the address electrodes are sequentially applied with scan pulses of the -V S voltage sequentially applied to the sustain electrodes S 2 to S 13 located in the second to thirteenth address periods of each subfield. When an image pulse having a voltage of + V A is applied to (A 1 to A 48 ), an address shift occurs within the discharge space of all cells, and the upper part of the dotted line S 2 of the second to thirteenth sustain electrodes S 2 to S 13 . + Wall charges are generated on the side of -1 to S 13-1 ) and-wall charges are respectively generated on the address electrodes A 1 to A 48 .

그 후, 가 셀의 온 상태를 유지시키기 위하여 홀수번째 위치한 유지 전극들(S1, S3, S5, …, S13) 에 - 전압(OV)을 짝수번째 위치한 유지 전극들(S2, S4, S6, …, S12)에 + 전압(Vs전압)을 인가하면 이전의 어드레스 방전에 의해 + 벽전하가 생성되어 있고 + 전압이 인가되는 짝수번째 유지 전극들(S2, S4, S6, …, S12)의 점선 윗부분(S2-1, S4-1, S6-1, …, S12-1)을 포함하는 셀들 내부에서만 서스테인 방전이 일어나고, 이전에 생성된 벽전하와 반대 극성의 전압이 인가되는 홀수번째 유지 전극들(S3, S5, …, S13, 1번째 유지 전극(S1) 제외)의 점선 윗부분(S3-1, S5-1, …, S13-1)을 포함하는 셀들 내부에서는 서스테인 방전이 일어나지 않는다.Then, to maintain the ON state of the cell, the odd-numbered sustain electrodes S 1 , S 3 , S 5 ,..., S 13 are supplied with an even-numbered sustain electrode S 2 , When + voltage (V s voltage) is applied to S 4 , S 6 ,..., S 12 , the even-numbered sustain electrodes S 2 , S to which + wall charge is generated by the previous address discharge and to which + voltage is applied are applied. 4 , S 6 ,…, S 12 , sustain discharge occurs only inside cells containing the upper dotted lines S 2-1 , S 4-1 , S 6-1 ,…, S 12-1 , and previously generated The upper dotted line (S 3-1 , S 5- ) of the odd-numbered sustain electrodes S 3 , S 5 ,..., S 13 , and the first sustain electrode S 1 to which voltages of opposite polarities are applied. Sustain discharge does not occur inside the cells including 1 ,..., S 13-1 ).

그 후, 상기와 반대로 홀수번째 위치한 유지 전극들(S1, S3, S5, …, S13) 에 + 전압을 짝수번째 위치한 유지 전극들(S2, S4, S6, …, S12)에 - 전압을 인가하면 전체유지 전극들(S1∼S13)의 점선 윗부분(S1-1∼S13-1)에 이미 생성되어 있는 벽전하의 극성과 동일한 극성의 전압이 인가되는 결과를 초래하여 전체 셀의 방전공간 내부에서 서스테인 방전이 일어나게 된다.Subsequently, the odd-numbered sustain electrodes S 1 , S 3 , S 5 ,..., And S 13 have positive voltages and the even-numbered sustain electrodes S 2 , S 4 , S 6 ,. 12 ) When the voltage is applied to the voltage of the same polarity as the polarity of the wall charges already generated in the upper portions S 1-1 to S 13-1 of the dotted lines of the entire holding electrodes S 1 to S 13 . As a result, sustain discharge occurs in the discharge space of the entire cell.

즉, 각 서브필드의 방전 유지 기간에서 첫 번째 서스테인 펄스가 인가될 때 서스테인 방전이 일어나지 않는 셀이 존재하게 되어 종래 기술과 같이 정확한 계조가 구현되지 않는 문제점이 있었다.That is, when the first sustain pulse is applied in the discharge sustain period of each subfield, there is a cell in which sustain discharge does not occur, and thus there is a problem in that accurate gradation is not realized as in the prior art.

따라서, 본발명의 일 실시예에 의한 3전극 면방전 PDP의 구동방법은 각 유지 전극들(S1∼S13)을 짝수번째 위치한 유지 전극들(S2, S4, S6, …, S12)과 홀수번째 위치한 유지 전극들(S1, S3, S5, …, S13)로 분리하여 제 1 어드레스 기간에는 짝수번째 유지 전극들(S2, S4, S6, …, S12)만 제 2 어드레스 기간에는 1번째 유지 전극(S1)을 제외한 나머지 홀수번째 유지 전극들(S3, S5, …, S13)만 순차적으로 스캐닝하여 짝수번째 유지 전극들(S2, S4, S6, …, S12)의 점선 윗부분(S2-1, S4-1, S6-1, …, S12-1)이 포함되는 셀들과 나머지 셀들에 서로 극성이 반대인 벽전하가 생성되도록 하여, 그 후 방전 유지 기간동안 짝수번째 유지 전극들(S2, S4, S6, …, S12)과 홀수번째 유지 전극들(S1, S3, S5, …, S13)에 교번하는 서스테인 펄스가 인가될 때마다 전체 셀의 방전공간 내부에서 서스테인 방전이 일어날 수 있도록 함으로써 제 6도에 도시된 본 발명의 일 실시예에 의한 3전극 면방전 PDP 상에 정확한 계조가 구현되도록 한다.Thus, one embodiment of a three-electrode surface discharge PDP driving method according to the present invention, the sustain electrode to each of the sustain electrodes (S 1 ~S 13) in the even-numbered (S 2, S 4, S 6, ..., S 12 ) and the odd-numbered sustain electrodes S 1 , S 3 , S 5 ,..., S 13 , and the even-numbered sustain electrodes S 2 , S 4 , S 6 ,..., S in the first address period. 12 ) only the odd-numbered sustain electrodes S 3 , S 5 ,..., S 13 are sequentially scanned except for the first sustain electrode S 1 in the second address period so that the even-numbered sustain electrodes S 2 ,. S 4 , S 6 ,..., S 12 ) cells containing the upper dotted lines (S 2-1 , S 4-1 , S 6-1 ,…, S 12-1 ) and the remaining cells of opposite polarity The wall charges are generated so that even-numbered sustain electrodes S 2 , S 4 , S 6 ,..., S 12 and odd-numbered sustain electrodes S 1 , S 3 , S 5 ,. , each time a sustain pulse is applied alternately to the S 13) So that the correct gray scale in one embodiment the three-electrode surface discharge PDP according to the present invention shown in Figure 6 implemented by making the discharge space in the cell body may occur a sustain discharge.

제10도에는 본 발명의 일 실시예에 의한 구동방법에 따라 제6도에 도시된 16×12 해상도 3전극 면방전 PDP 의 각 전극에 인가되는 구동 전압 파형들의 일부 타이밍도가 도시되어 있다.FIG. 10 is a partial timing diagram of driving voltage waveforms applied to each electrode of the 16 × 12 resolution three-electrode surface discharge PDP shown in FIG. 6 according to a driving method according to an embodiment of the present invention.

먼저, 각 서브필드의 리셋 기간에는 제10도에 도시된 바와 같이 전체 어드레스 전극들(A1∼A48)과 유지 전극들(S1∼S13)에 OV를 인가한 상태에서 홀수번째 유지 전극들(S1, S3, S5, …, S13)에 VW전압의 써넣기 펄스를 인가하여 전체 셀의 방전공간 내부에 벽전하가 생성되도록 한 다음 소정 시간 동안 전체 어드레스 전극들(A1∼A48)과 유지 전극들(S1∼S13)에 OV를 인가하여 전체 셀의 내부 벽전하가 자체 소거되도록 한다.First, during the reset period of each subfield, as shown in FIG. 10, the odd-numbered sustain electrodes are applied with OV applied to all the address electrodes A 1 to A 48 and the sustain electrodes S 1 to S 13 . (S 1 , S 3 , S 5 ,..., S 13 ) by applying a write pulse of the voltage V W to generate wall charges in the discharge space of the entire cell, and then the entire address electrodes A 1 for a predetermined time. OV is applied to ˜A 48 ) and sustain electrodes S 1 ˜ S 13 so that internal wall charges of the entire cell are self-erased.

그 후, 제 1 어드레스 기간에는 각 셀에 해당되는 디지털 화상 신호에 따라 짝수번째 유지 전극들(S2, S4, S6, …, S12)에 순차적으로 하나씩 +VS의 스캔 펄스를 인가하는 동시에 상기 스캔 펄스와 동기화된 -VA전압의 화상 펄스를 전체 어드레스 전극들(A1∼A48)에 선택적으로 인가하여 상기 스캔 펄스와 화상 펄스가 동시에 인가된 즉, VS+VA전압이 인가된 유지 전극과 어드레스 전극 사이에서 어드레스 방전이 일어나도록 함으로써 어드레스 방전이 일어난 해당 셀이 온되어 그 내부에 벽전하가 생성되도록 하고,Thereafter, in the first address period, scan pulses of + V S are sequentially applied to the even-numbered sustain electrodes S 2 , S 4 , S 6 ,..., S 12 according to the digital image signal corresponding to each cell. At the same time, the image pulse of the -V A voltage synchronized with the scan pulse is selectively applied to all the address electrodes A 1 to A 48 to simultaneously apply the scan pulse and the image pulse, that is, the V S + V A voltage. By causing the address discharge to occur between the applied sustain electrode and the address electrode, the corresponding cell on which the address discharge has occurred is turned on to generate wall charge therein,

제 2 어드레스 기간에는 각 셀에 해당되는 디지털 화상 신호에 따라 1번째 유지 전극(S1)을 제외한 홀수번째 유지 전극들(S3, S5, …, S13)에 순차적으로 하나씩 -VS의 스캔 펄스를 인가하는 동시에 상기 스캔 펄스와 동기화된 +VA전압의 화상 펄스를 전체 어드레스 전극들(A1∼A48)에 선택적으로 인가하여 VS+VA전압이 인가된 유지 전극과 어드레스 전극 사이에서 어드레스 방전이 일어나도록 함으로써 어드레스 방전이 일어난 해당 셀이 온되어 그 내부에 상기 제 1 어드레스 기간에서 생성된 벽전하와 반대 극성의 벽전하가 생성되도록 한다.In the second address period, one-by-one sequence of -V S is applied to the odd sustain electrodes S 3 , S 5 ,..., S 13 except for the first sustain electrode S 1 according to the digital image signal corresponding to each cell. The sustain electrode and the address electrode to which the V S + V A voltage is applied by applying a scan pulse and selectively applying an image pulse of a + V A voltage synchronized with the scan pulse to all the address electrodes A 1 to A 48 . By causing the address discharge therebetween, the corresponding cell in which the address discharge has occurred is turned on to generate wall charges of opposite polarity to the wall charge generated in the first address period therein.

이 때, 각 셀의 어드레스 방전은 보다 구체적으로 짝수번째 유지 전극들(S2, S4, S6, …, S12)의 점선 윗부분(S2-1, S4-1, S6-1, …, S12-1)과 어드레스 전극들(A1∼A48)사이 또는 홀수번째 유지 전극들(S3, S5, …, S13) 의 점선 윗부분(S3-1, S5-1, …, S13-1)과 어드레스 전극들(A1∼A48) 사이에서 일어난다.At this time, the address discharge of each cell and more particularly even-numbered sustain electrode in the upper part of the broken line (S 2, S 4, S 6, ..., S 12) (S 2-1, S 4-1, S 6-1 ,..., S 12-1 and the dotted upper portions S 3-1 and S 5- between the address electrodes A 1 to A 48 or odd-numbered sustain electrodes S 3 , S 5 ,..., S 13 . 1 ,..., S 13-1 ) and address electrodes A 1 to A 48 .

아울러, 상기 제 1 및 제 2 어드레스 기간 후 전체 짝수번째 유지 전극들(S2, S4, S6, …, S12)의 점선 윗부분(S2-1, S4-1, S6-1, …, S12-1)에는 - 벽전하가 홀수번째 유지 전극들(S3, S5, …, S13) 의 점선 윗부분(S3-1, S5-1, …, S13-1)에는 + 벽전하가 각각 생성되어 있으며, 해당 어드레스 전극들(A1∼A48)에는 각각 반대 극성의 벽전하가 생성되어 있다.In addition, the upper part of the dotted lines S 2-1 , S 4-1 , and S 6-1 of the even-numbered sustain electrodes S 2 , S 4 , S 6 ,..., S 12 after the first and second address periods. , ..., s 12-1) is - s 3, the odd-numbered sustain electrodes, wall charges (s 5, ..., s 13 ) upper part of dotted line (s 3-1, s 5-1, a ..., s 13-1 + Wall charges are generated respectively, and wall charges of opposite polarities are generated in the address electrodes A 1 to A 48 , respectively.

그 후, 방전 유지 기간에는 전체 어드레스 전극들(A1∼A48)에 +VA1전압을 인가하고, 전체 유지 전극들(S1∼S13)에 OV를 인가한 상태에서 상기 홀수번째 유지 전극들(S1, S3, S5, …, S13)과 짝수번째 유지 전극들(S2, S4, S6, …, S12)에 서로 180°의 위상차를 가지고 교번하는 +VS전압의 서스테인 펄스를 각각 인가하여 바로 전의 어드레스 기간에서 온된 모든 셀의 방전 및 발광이 유지되도록 한다.Thereafter, in the discharge sustain period, the + V A1 voltage is applied to all the address electrodes A 1 to A 48 , and the odd-numbered sustain electrode is applied while OV is applied to the entire sustain electrodes S 1 to S 13 . the (s 1, s 3, s 5, ..., s 13) and even the second sustain electrode + which alternately have a phase difference of 180 ° from each other in the (s 2, s 4, s 6, ..., s 12) V s Sustain pulses of voltage are respectively applied to maintain the discharge and light emission of all the cells turned on in the immediately preceding address period.

이 때, 1번째 유지 전극(S1)을 제외한 나머지 유지 전극들(S2∼S13)의 점선 윗부분(S2-1∼S13-1)에 생성된 벽전하와 동일 극성의 전압이 해당 유지 전극에 인가되도록 홀수번째 유지 전극들(S1, S3, S5, …, S13)에 인가되는 서스테인 펄스의 위상을 짝수번째 유지 전극들(S2, S4, S6, …, S12)에 인가되는 서스테인 펄스보다 빠르게 설정한다.At this time, the voltage having the same polarity as the wall charge generated in the upper portions S 2-1 to S 13-1 of the dotted lines of the remaining storage electrodes S 2 to S 13 except for the first sustain electrode S 1 is corresponding. The phases of the sustain pulses applied to the odd sustain electrodes S 1 , S 3 , S 5 ,..., S 13 are applied to the even sustain electrodes S 2 , S 4 , S 6 ,. S 12 ) is set faster than the sustain pulse applied.

아울러, 상기 방전 유지 기간동안 전체 어드레스 전극들(A1∼A48)에 +VA1전압을 인가하는 것은 어드레스 전극들(A1∼A48)과 유지 전극들(S1∼S13) 간에 방전이 일어나는 것을 방지하기 위함이다.In addition, applying the + V A1 voltage to all the address electrodes A 1 to A 48 during the discharge sustain period discharges between the address electrodes A 1 to A 48 and the sustain electrodes S 1 to S 13 . This is to prevent this from happening.

상기와 같이 전체 홀수번째 유지 전극들(S1, S3, S5, …, S13)에 +전압(+VS전압)이 전체 짝수번째 유지 전극들(S2, S4, S6, …, S12)에 -전압(OV)이 각각 인가되면 즉, 1번째 유지 전극(S1)을 제외한 나머지 유지 전극들(S2∼S13)의 점선 윗부분(S2-1∼S13-1)에 생성된 벽전하와 동일 극성의 전압이 해당 유지 전극에 각각 인가되면 각각의 유지 전극(S2∼S13)에 인가되는 전압과 이미 생성되어 있는 벽전하의 전압이 더해져서 전체 셀의 방전공간 내부에서 서스테인 방전이 일어날 수 있게 되고, 그로 인해 정확한 계조 구현도 가능하게 된다.As described above, a positive voltage (+ V S voltage) is applied to all odd-numbered sustain electrodes S 1 , S 3 , S 5 ,..., S 13 , and the even-numbered sustain electrodes S 2 , S 4 , S 6 , ..., s 12) on-voltage (OV) is applied to each when that is, the other sustaining electrode other than the first sustain electrodes (s 1) (s 2 the upper part of dotted line ~S 13) (s 2-1 ~S 13- When a voltage having the same polarity as the wall charges generated in 1 ) is applied to the corresponding storage electrodes, the voltages applied to the respective storage electrodes S 2 to S 13 and the voltages of the wall charges already generated are added to each other. Sustain discharge can occur within the discharge space, thereby enabling accurate gray scale implementation.

아울러, 상기 각 전극이 인가되는 전압 펄스들 VW, VF(방전개시전압), VS, VA, VA1은 종래 기술과 마찬가지로 각각 VW>>VF>VS와 VA>VA1와 VA+VS>VF를 만족하는 전압값들로 설정한다.In addition, the voltage pulses V W , V F (discharge start voltage), V S , V A , and V A1 to which each electrode is applied are V W >> V F > V S and V A > V as in the prior art, respectively. Set the voltage values to satisfy A1 and V A + V S > V F.

또한, 제 1 및 제 2 어드레스 기간동안 어드레스 전극들(A1∼A48)에 인가되는 화상 펄스 역시 각 셀에 해당되는 8 비트의 디지털 화상 신호(최하위 비트 B1∼최상위 비트 B8) 중 1개 비트값에 해당되고, 방전 유지 기간동안 전체 유지 전극들(S1∼S13)에 각각 인가되는 서스테인 펄스 개수 역시 구현하고자 하는 계조에 따라 1: 2: 4: 8: 16: 32: 64: 128 …의 비율이 되도록 설정한다.In addition, an image pulse applied to the address electrodes A 1 to A 48 during the first and second address periods is also one of the eight bit digital image signals (least significant bit B 1 to most significant bit B 8 ) corresponding to each cell. The number of sustain pulses corresponding to the number of bits and applied to all the sustain electrodes S 1 to S 13 during the discharge sustain period also depend on the gray scale to be implemented: 1: 2: 4: 8: 16: 32: 64: 128... Set the ratio to.

이와 같이 본 발명에 의한 3전극 면방전 PDP는 1개 유지 전극이 인접한 2개 셀에 공통으로 사용되어 종래 기술에 비해 각 유지 전극의 폭이 넓어지기 때문에 제조 공정상 큰 어려움이 없어 고해상도 패널의 제조가 쉬워지고, 전체 유지 전극의 개수가 종래 기술보다 거의 1/2로 줄어들기 때문에 제조 비용이 크게 절감되는 효과가 있다.As described above, since the three-electrode surface discharge PDP according to the present invention has one storage electrode commonly used in two adjacent cells, the width of each storage electrode is wider than in the prior art, and thus there is no great difficulty in the manufacturing process. It becomes easier, and since the number of total holding electrodes is reduced by almost 1/2 compared with the prior art, there is an effect that the manufacturing cost is greatly reduced.

Claims (4)

M개의 어드레스 전극라인이 형성된 하부기판과, 격벽에 의해 상기 하부기판과 소정 간격을 두고 배치된 상부기판과, 상기 상부기판 위에 어드레스 전극 라인과 교차하는 N+1개의 제1 및 제2 유지 전극라인을 포함하는 MxN개의 셀로 이루어진 3전극 면방전 플라즈마 디스플레이 패널에 있어서,A lower substrate having M address electrode lines formed thereon, an upper substrate arranged at a predetermined distance from the lower substrate by partition walls, and N + 1 first and second sustain electrode lines crossing the address electrode lines on the upper substrate; In the three-electrode surface discharge plasma display panel consisting of MxN cells comprising: 상기 제1 및 제2 유지 전극라인은 격벽을 중심으로 이웃한 셀에 걸쳐서 형성되며, 첫 번째 유지전극을 제외한 각 셀의 상부측에 제2 유지전극이 위치되고, N+1번째 유지전극을 제외한 각 셀의 하부측에 제1 유지전극들이 위치되며, 상기 제1 유지전극과 제2 유지전극 위에는 한쪽에서 방전이 일어나면 다른 한쪽에서는 방전이 일어나지 않도록 각각에 도포되는 두께가 달라지도록 제1 유전체층이 형성되고, 상기 어드레스 전극 위에는 방전 전류를 제한하고 벽전하의 생성을 위해 제2 유전체층이 형성되는 것을 특징으로 하는 3전극 면방전 플라즈마 디스플레이 패널.The first and second storage electrode lines are formed over the neighboring cells around the partition wall, and the second storage electrode is positioned on the upper side of each cell except the first storage electrode, except for the N + 1th storage electrode. First sustain electrodes are positioned on the lower side of each cell, and a first dielectric layer is formed on the first sustain electrode and the second sustain electrode so that the thickness applied to each of the first sustain electrode and the second sustain electrode is different so that a discharge is not generated on the other. And a second dielectric layer is formed on the address electrode to limit the discharge current and to generate wall charges. 제 1 항에 있어서,The method of claim 1, 상기 제1 및 제2 유전체층은 유지 및 주사 전극라인의 중심부를 기준으로 좌측과 우측의 두께가 서로 다르도록 도포되어 특정 셀 내부에는 서로 다른 두께를 갖는 유전층을 포함하는 것을 특징으로 하는 3전극 면방전 플라즈마 디스플레이 패널.The first and second dielectric layers may be coated such that the thicknesses of the left and right sides of the sustain and scan electrode lines are different from each other, and include dielectric layers having different thicknesses in specific cells. Plasma display panel. 제 2 항에 있어서,The method of claim 2, 상기 유전층은 제1 및 제2 유지전극 라인의 중심부에서 가장 큰 두께를 갖으며, 그 중심부에서 우측으로 갈수록 두께가 점차 작아지고, 상기 기판 위의 나머지 전극의 좌측 상부는 가장 작은 두께를 갖도록 도포된 삼각형의 돌출부를 갖는 것을 특징으로 하는 3전극 면방전 플라즈마 디스플레이 패널.The dielectric layer has the largest thickness at the center of the first and second sustain electrode lines, the thickness gradually decreases toward the right side from the center, and the upper left side of the remaining electrodes on the substrate have the smallest thickness. A three-electrode surface discharge plasma display panel having a triangular protrusion. 제 2 항에 있어서,The method of claim 2, 상기 유전층은 제1 및 제2 유지전극 라인의 중심부에서 우측으로 갈수록 점점 두께가 커졌다가 다시 작아지며, 상기 기판 위의 나머지 전극의 좌측 상부에서는 가장 작은 두께를 갖도록 도포된 타원형 돌출부를 갖는 것을 특징으로 하는 3전극 면방전 플라즈마 디스플레이 패널.The dielectric layer gradually increases in thickness from the center of the first and second sustain electrode lines to the right side and then decreases again, and has an elliptical protrusion coated to have the smallest thickness on the upper left side of the remaining electrodes on the substrate. 3-electrode surface discharge plasma display panel.
KR1019970033122A 1997-07-16 1997-07-16 Three-electrode surface-discharge plasma display panel device and method of driving the same KR100267559B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970033122A KR100267559B1 (en) 1997-07-16 1997-07-16 Three-electrode surface-discharge plasma display panel device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970033122A KR100267559B1 (en) 1997-07-16 1997-07-16 Three-electrode surface-discharge plasma display panel device and method of driving the same

Publications (2)

Publication Number Publication Date
KR19990010334A KR19990010334A (en) 1999-02-18
KR100267559B1 true KR100267559B1 (en) 2000-10-16

Family

ID=19514653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970033122A KR100267559B1 (en) 1997-07-16 1997-07-16 Three-electrode surface-discharge plasma display panel device and method of driving the same

Country Status (1)

Country Link
KR (1) KR100267559B1 (en)

Also Published As

Publication number Publication date
KR19990010334A (en) 1999-02-18

Similar Documents

Publication Publication Date Title
KR100264462B1 (en) Method and apparatus for driving three-electrodes surface-discharge plasma display panel
JPH09160525A (en) Plasma display panel, its driving method, and plasma display device
KR100337882B1 (en) Method for driving plasma display panel
JP2801909B1 (en) Plasma display panel, driving method thereof, and plasma display device
JP2001272949A (en) Driving method for plasma display panel
KR100484113B1 (en) Method of driving a plasma display panel
KR100267559B1 (en) Three-electrode surface-discharge plasma display panel device and method of driving the same
KR20040018496A (en) Plasma display panel apparatus and drive method thereof
KR100251148B1 (en) Method for driving three electrodes surface discharge plasma display panel
KR100260943B1 (en) Quad-electrode plasma display device and its driving method
KR20030079244A (en) Method of Driving AC Type Plasma Display Panel
KR100267545B1 (en) Method of driving three-electrode surface-discharge plasma display panel
KR100647689B1 (en) Method for driving plasma display panel
KR100237213B1 (en) Triple-electrode surface discharge plasma display panel
KR100441105B1 (en) Method for driving three electrodes surface discharge plasma display panel, in which discharge sustain period is allocated to each sub field
US20080129764A1 (en) Method of driving a discharge display panel for effective addressing, driver therefor and display panel using the same
KR100287730B1 (en) Method for driving three-electrodes surface discharge plasma display panel
KR100251150B1 (en) Driving method of plasma display panel
KR19990031734A (en) Driving method and driving circuit of 3-electrode surface discharge plasma display panel
KR100421476B1 (en) Electrode Structure in Plasma Display Panel
KR100523868B1 (en) Plasma Display Panel
KR19990017530A (en) AC plasma display device and panel driving method
KR100573169B1 (en) Plasma display panel driving method for taking turns with odd and even numbers to apply addressing signals
KR100260944B1 (en) Method and circuit for driving three-electrodes surface discharge plasma display panel
KR100647679B1 (en) Method of driving plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070629

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee