KR100523868B1

KR100523868B1 - Plasma Display Panel

Info

Publication number: KR100523868B1
Application number: KR10-2004-0026492A
Authority: KR
Inventors: 최정필
Original assignee: 엘지전자 주식회사
Priority date: 2004-04-19
Filing date: 2004-04-19
Publication date: 2005-10-26
Also published as: KR20050101580A

Abstract

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 더욱 자세하게는 고해상도 및 고온 조건에서도 안정적인 동작이 가능하도록 패널의 전극 구조를 개선한 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel, and more particularly, to a plasma display panel in which an electrode structure of the panel is improved to enable stable operation even at high resolution and high temperature conditions.

본 발명은 스캔 펄스와 서스테인 펄스를 인가하기 위한 Y전극부와 상기 Y전극부와 교번되게 서스테인 펄스를 인가하기 위한 Z전극부를 포함하는 플라즈마 디스플레이 패널에 있어서, 상기 Z 전극부는 복수개의 Z 전극을 포함하며, 상기 복수개의 Z 전극은 소정개씩 n개의 그룹으로 나뉘어 진다.The present invention provides a plasma display panel including a Y electrode portion for applying scan pulses and a sustain pulse, and a Z electrode portion for applying a sustain pulse alternately with the Y electrode portion, wherein the Z electrode portion includes a plurality of Z electrodes. Each of the plurality of Z electrodes is divided into n groups.

스캔구간에서 상기 n개의 그룹중 선택된 x(1≤x≤n, x는 자연수)번째 그룹내의 Z전극에 전압이 인가될 때, 첫번째 그룹부터 x-1번째 그룹내의 Z전극에는 전압이 인가되고, x+1번째 그룹부터 n번째 그룹내의 Z전극은 그라운드 레벨인 것을 특징으로 한다.When a voltage is applied to the Z electrode in the selected x (1≤x≤n, x is a natural number) group among the n groups in the scan interval, the voltage is applied to the Z electrode in the x-1th group from the first group, The Z electrodes in the x + 1th to nth groups are at ground level.

이와 같이 본 발명은 플라즈마 디스플레이 패널의 Z 전극의 구조를 개선하여 고해상도 및 고온 조건에서도 Z 전극의 벽전하 손실을 방지하여 구동 효율을 증가 시킴으로써 안정된 화질을 구현할 수 있다. As described above, the present invention improves the structure of the Z electrode of the plasma display panel, thereby preventing the wall charge loss of the Z electrode even in high resolution and high temperature conditions, thereby increasing driving efficiency, thereby achieving stable image quality.

Description

Plasma Display Panel {Plasma Display Panel}

일반적으로, 플라즈마 디스플레이 패널(Plasma Display Panel: 이하, 'PDP'라 함.)은 소다라임(Soda-lime) 글라스로 된 전면 글라스와 배면 글라스 사이에 형성된 격벽이 하나의 단위 셀을 이루고, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)을 주 방전 기체로 사용하여 소량의 크세논(Xe)을 첨가한 불활성 가스가 고주파 전압에 의해 방전이 될 때, 진공자외선(Vacuum Ultraviolet rays)이 발생되어 격벽 사이에 형성된 형광체를 발광시켜 화상을 구현하는 장치이다. In general, a plasma display panel (hereinafter, referred to as a 'PDP') includes a partition wall formed between a front glass and a back glass of soda-lime glass, each unit cell. When an inert gas to which a small amount of xenon (Xe) is added is discharged by a high frequency voltage, using neon (Ne), helium (He), or a mixture of neon and helium (Ne + He) as the main discharge gas. In addition, vacuum ultraviolet rays (Vacuum Ultraviolet rays) are generated to emit the phosphor formed between the partition wall to implement the image.

이와 같은 PDP는 종래 표시수단의 주종을 이루어왔던 음극선관(CRT)에 비하여 단순구조에 의해 제작이 용이하고, 외형이 박형인 특징을 가지고 있어 차세대 디스플레이 장치로 현재 각광을 받고 있다.Such a PDP is easy to manufacture due to its simple structure and thin in shape compared to the cathode ray tube (CRT) which has been the mainstream of the conventional display means, and is currently attracting attention as a next generation display device.

도 1은 일반적인 PDP의 장치 구조를 개략적으로 나타낸 사시도 이다. 도 1에 도시된 바와 같이 PDP는 화상이 디스플레이되는 전면패널(10)과 후면을 이루는 후면 패널(20)이 미세한 간격을 두고 평행하게 결합된다. 1 is a perspective view schematically showing a device structure of a general PDP. As shown in FIG. 1, the PDP is coupled to the front panel 10 on which an image is displayed and the rear panel 20 forming the rear surface in parallel at a minute interval.

전면 패널(10)은 아래쪽에 각각의 화소에서 스캔 전극인 Y전극과 서스테인 전극인 Z전극의 상호 면방전에 의해 셀의 발광을 유지하기 위한 유지전극(11)이 형성된다. 유지전극(11)은 투명한 ITO 물질로 형성된 투명전극(11a)과 투명전극의 저항 값을 낮추기 위해 금속재질로 제작된 버스전극(11b)으로 구비되며, 쌍을 이뤄 형성된다. The front panel 10 has a sustain electrode 11 for maintaining light emission of the cell by mutual surface discharge of the Y electrode, which is the scan electrode, and the Z electrode, which is the sustain electrode, in each pixel. The sustain electrode 11 is provided with a transparent electrode 11a formed of a transparent ITO material and a bus electrode 11b made of a metal material to lower the resistance value of the transparent electrode, and are formed in pairs.

상기 유지전극(11)은 유전층(12) 내부에 존재한다.The sustain electrode 11 is present in the dielectric layer 12.

상기 유전층은 방전전류를 제한하며 전극 쌍 간을 절연시켜주는 역할을 한다.The dielectric layer limits discharge current and insulates electrode pairs.

유전층(12) 아래면에는 방전에 따른 이온의 스퍼터링(sputtering)으로부터 유전층을 보호하고, 이차 전자의 용이한 발생을 위해 산화마그네슘(MgO)을 증착한 보호막(13)이 형성된다.On the lower surface of the dielectric layer 12, a protective layer 13 is formed to protect the dielectric layer from sputtering of ions due to discharge and to deposit magnesium oxide (MgO) for easy generation of secondary electrons.

후면 패널(20)의 유전층 상에는 복수개의 방전공간 즉, 셀을 형성시키기 위한 격벽(21)이 평행하게 배열된다. 도1에 도시된 격벽(21)은 스트라이프 타입(stripe type)이다. 다른 격벽의 형태로 가로 격벽과 세로 격벽이 있는 격자 형상의 웰 타입(well type) 격벽 형태가 있다.On the dielectric layer of the rear panel 20, a plurality of discharge spaces, that is, partitions 21 for forming cells are arranged in parallel. The partition wall 21 shown in Fig. 1 is a stripe type. Another type of partition is a grid type well type partition with a horizontal partition and a vertical partition.

격벽(21)사이에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광층(23)이 도포된다.Between the partitions 21, R, G, and B fluorescent layers 23 which emit visible light for image display during address discharge are coated.

격벽(21)사이의 공간에서는 상기 유지전극(11)과 교차되는 후면 패널(20)의 어드레스 전극(22)인 X전극에 의해 어드레스 방전이 수행되어 진공자외선이 발생된다.In the space between the partitions 21, the address discharge is performed by the X electrode which is the address electrode 22 of the rear panel 20 intersecting the sustain electrode 11 to generate vacuum ultraviolet rays.

도 2는 일반적인 PDP의 구동 파형을 나타낸 도 이다. 도 2에 도시된 바와 같이 구동 파형 중 셋업(set up), 셋다운(set down) 및 어드레싱(addressing) 파형은 구간 별로 다음과 같은 역할을 한다.2 is a diagram illustrating a driving waveform of a general PDP. As shown in FIG. 2, the set up, set down, and addressing waveforms among the driving waveforms play the following roles for each section.

먼저, 셋업(set up) 구간에서는 Y전극에 고압의 램프(ramp)파형이 공급되어 Z, X 전극에는 (+)벽전하가 쌓이고, Y 전극에는 (-)벽전하가 쌓인다. First, in the set-up period, a high voltage ramp waveform is supplied to the Y electrode, so that positive wall charges are accumulated on the Z and X electrodes, and negative wall charges are accumulated on the Y electrode.

다음으로, 셋다운(set down) 구간에서는 상기 셋업(set up)펄스에 의해 과도하게 쌓인 벽전하가 서서히 줄어들어 어드레싱(addressing) 구간동안 방전이 잘 일어날 수 있는 상태를 만든다.Next, in the set down period, the wall charges accumulated excessively by the set up pulse are gradually reduced to create a state in which discharge can occur during the addressing period.

다음으로, 어드레싱(addressing) 구간에서는 Y전극의 스캔 펄스(scan pulse)와 X전극의 데이타 펄스(data pulse)에 의해 어드레싱(addressing) 방전이 발생하며 이때 Z 전극에는 Vs 전압이 유지된다. Z전극의 Vs 전압은 Y 전극의 스캔 펄스와는 방전을 일으키지 않을 정도의 전압을 유지한다.Next, in the addressing period, addressing discharge is generated by a scan pulse of the Y electrode and a data pulse of the X electrode, and the Vs voltage is maintained at the Z electrode. The Vs voltage of the Z electrode maintains a voltage that does not cause discharge with the scan pulse of the Y electrode.

상기와 같은 구동 과정을 통해 PDP를 구동시키는 종래의 구동 방식의 경우 높은 해상도를 구현하거나, 고온에서 구동할 경우 다음과 같은 문제가 발생한다.In the case of the conventional driving method of driving the PDP through the driving process as described above, when the high resolution is implemented or the driving is performed at a high temperature, the following problems occur.

도 3은 종래 구동 방식에 따라 PDP를 구동할 경우, 고해상도의 구현이나 고온에서의 구동시 발생하는 문제를 나타낸 도이다.3 is a diagram illustrating a problem occurring when the PDP is driven according to the conventional driving method, when high resolution is realized or when the PDP is driven at a high temperature.

상기 도 3에서 t1, t2, t3 구간은 패널의 어드레싱 전반기 과정으로 같은 셀내부의 방전 과정을 나타낸 것이고, t4의 구간은 패널의 어드레싱 후반기 과정으로 t1, t2, t3 구간의 셀과는 다른 셀내부의 방전을 나타낸 것이다.In FIG. 3, the t1, t2 and t3 sections represent the discharge process inside the same cell as the first half of the panel addressing process, and the t4 section is the second half of the addressing process of the panel and is different from the cells of the t1, t2 and t3 sections. It shows discharge of.

도 3에 도시된 바에 의하면, 도 3의 t1 구간은 셋업방전에 의해 Y전극에 (-)벽전하가 쌓이고, Z전극에 (+)전하가 쌓이고, X전극에 (+)전하가 형성되는 과정을 나타낸 것이다. 다음으로 도 3의 t2 구간은 셋업 펄스에 의해 과도하게 쌓인 벽전하가 셋다운 방전을 통해 셀 내부에 균일하게 존재하는 것을 나타낸다. 다음으로 도 3의 t3 구간은 어드레싱 초기 과정을 나타낸 것으로서 정상적인 방전이 발생하고 있음을 나타내고 있다. As shown in FIG. 3, in the t1 section of FIG. 3, negative wall charges are accumulated on the Y electrode, positive charges are accumulated on the Z electrode, and positive charges are formed on the X electrode. It is shown. Next, the section t2 of FIG. 3 indicates that wall charges accumulated excessively by the setup pulse are uniformly present in the cell through the setdown discharge. Next, the section t3 of FIG. 3 illustrates an initial addressing process, indicating that normal discharge is occurring.

그러나 도 3의 t4 구간은 어드레싱 후반기 과정으로 셀 내부에 어드레싱 방전이 발생하지 않고 있는 것을 나타내고 있다. However, the period t4 in FIG. 3 indicates that addressing discharge is not generated in the cell during the second half of the addressing process.

일반적인 PDP의 구동방법에서 스캔(scan)순서는 패널의 위에서 아래 방향이라고 설정할때, In the normal PDP driving method, the scan order is set from top to bottom of the panel.

어드레싱 방전이 발생하지 않는 이유, 즉 오방전이 발생하는 이유는 여러가지가 있으나 고해상도 구현의 경우, PDP의 해상도가 높아질수록 어드레싱 기간이 길어지게 되므로 후반 스캔라인(scan line)은 리셋펄스(reset pulse)로 부터 많은 시간이 경과한 후 어드레싱 방전을 하게 되어, 전반 스캔라인에 비해 벽전하를 오래 유지하고 있어 양이온과 음이온이 자연결합하는 불리한 조건을 지니게 된다. There are many reasons why addressing discharges do not occur, that is, mis-discharges occur. However, in the case of high resolution implementations, the higher the resolution of the PDP, the longer the addressing period, so the second scan line is referred to as a reset pulse. After a long time, the addressing discharge is performed, and the wall charge is maintained longer than that of the first half scan line.

따라서, 후반 스캔라인의 경우 리셋펄스에 의해 형성된 벽전하가 시간이 경과하면서 손실되는 문제가 발생하고, 도3의 t4구간에서 볼 수 있듯이 결국 벽전하가 부족해지기 때문에 스캔 초기와 같은 구동 전압으로는 방전이 발생하지 않는 문제가 발생한다. Therefore, in the case of the latter scan line, a problem occurs in that the wall charges formed by the reset pulses are lost as time passes, and as shown in the section t4 of FIG. There arises a problem that no discharge occurs.

이러한 벽전하 손실의 문제는 고해상도 뿐 아니라 고온 환경에서 PDP가 동작할 경우에도 쉽게 발생할 수 있다.The problem of wall charge loss can easily occur even when the PDP is operated in a high temperature environment as well as high resolution.

본 발명은 상기와 같은 종래 문제점을 해결하기 위한 것으로, 고해상도 및 고온 조건에서도 안정적인 동작이 가능하도록 패널의 전극 구조를 개선하여 구동 효율을 증가 시키기 위한 것이다.The present invention is to solve the conventional problems as described above, and to increase the driving efficiency by improving the electrode structure of the panel to enable a stable operation even in high resolution and high temperature conditions.

본 발명은 상기의 목적을 달성하기 위하여, 스캔 펄스와 서스테인 펄스를 인가하기 위한 Y전극부와 상기 Y전극부와 교번되게 서스테인 펄스를 인가하기 위한 Z전극부를 포함하는 플라즈마 디스플레이 패널에 있어서, 상기 Z 전극부는 복수개의 Z 전극을 포함하며, 상기 복수개의 Z 전극은 소정개씩 n개의 그룹으로 나뉘어 지는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a plasma display panel including a Y electrode portion for applying scan pulses and a sustain pulse, and a Z electrode portion for applying sustain pulses alternately with the Y electrode portion. The electrode unit may include a plurality of Z electrodes, and the plurality of Z electrodes may be divided into n groups.

또한, 스캔구간에서 상기 n개의 그룹중 선택된 x(1≤x≤n, x는 자연수)번째 그룹내의 Z전극에 전압이 인가될 때, 첫번째 그룹부터 x-1번째 그룹내의 Z전극에는 전압이 인가되고, x+1번째 그룹부터 n번째 그룹내의 Z전극은 그라운드 레벨인 것을 특징으로 한다.Further, when a voltage is applied to the Z electrode in the selected x (1≤x≤n, x is a natural number) group among the n groups in the scan interval, the voltage is applied to the Z electrode in the x-1th group from the first group. And the Z electrodes in the x + 1th to nth groups are at the ground level.

이하에서는 본 발명에 따른 구체적인 실시예를 첨부된 도면을 참조하여 설명한다.Hereinafter, with reference to the accompanying drawings, a specific embodiment according to the present invention will be described.

<실시예><Example>

도 4는 본 발명에 의한 전극 구조를 나타낸 것이다. 싱글스캔(single scan)의 경우를 나타낸 것이며, 스캔(scan)의 방향은 위에서 아래방향이라고 설정한다.4 shows an electrode structure according to the present invention. The case of a single scan is shown, and the direction of a scan is set from top to bottom.

도 4의 경우 PDP에서 Z전극을 n개의 그룹으로 분할하여 구성한다. 즉, 첫번째 그룹부터 n번째 그룹이 있으며, 상기 그룹들 사이에 화상 구현을 위해 선택된 x그룹이 있다.In FIG. 4, the Z electrode is divided into n groups in the PDP. That is, there is the first group to the nth group, and there is an x group selected for image realization among the groups.

도 5는 본 발명의 제1실시예에 따른 Z 전극 구조를 개선한 플라즈마 디스플레이 패널의 구동 방식을 나타낸 도이다.5 is a view showing a driving method of a plasma display panel having an improved Z electrode structure according to a first embodiment of the present invention.

x번째 그룹의 Z 전극은 종래 방식과 같은 구동파형을 유지하는 반면에, x+1번째 그룹에서 n번째 그룹의 Z 전극은 상기 x번째 그룹의 Z 전극이 어드레싱 기간(t3) 동안 그라운드레벨(ground level)을 유지하는 것을 특징으로 한다.The Z electrode of the x-th group maintains the driving waveform as in the conventional method, whereas the Z-electrode of the n-th group in the x + 1-th group has the ground level (ground) during the addressing period t3. level).

셋업(t1), 셋다운(t2)구간을 거친 후 x번째 그룹은 곧바로 어드레싱 방전구간(t3)을 맞게 되므로, 이 경우 리셋 펄스후 벽전하의 손실이 적어 종래와 같은 파형으로 동작을 한다.After the setup (t1) and set-down (t2) sections, the x-th group immediately meets the addressing discharge section (t3). In this case, the wall charges are reduced after the reset pulse, and thus the waveform is operated as in the conventional waveform.

하지만, x+1번째 그룹에서 n번째 그룹은 스캔의 순서에 의하면 상측 그룹들의 어드레싱 기간(t3) 후 어드레싱 방전(t4)기간을 맞게 되므로, 상측 그룹들의 어드레싱 기간(t3) 동안 동작하지 않고 대기하게 된다. 상측 그룹이란 첫번째 그룹부터 x번째 그룹까지를 의미한다. 이 기간(t3) 동안 셀내부의 양이온과 음이온이 자연결합하여 벽전하가 손실되는 문제가 발생하게 된다.However, since the nth group in the x + 1th group meets the addressing discharge t4 period after the addressing period t3 of the upper groups according to the scanning order, the nth group waits without operating during the addressing period t3 of the upper groups. do. The upper group means the first group to the x-th group. During this period (t3), the cation and anion inside the cell are naturally bonded, resulting in a loss of wall charge.

따라서, 셋다운 과정 후 x+1번째 그룹에서 n번째 그룹의 Z 전극에 그라운드 레벨의 전압을 유지하여 Z 전극에 쌓여 있는 (+) 벽전하의 손실을 방지한다.Therefore, after the set-down process, the ground level voltage is maintained at the Z electrode of the nth group in the x + 1th group to prevent the loss of the positive wall charges accumulated on the Z electrode.

이후, x+1번째 그룹에서 n번째 그룹이 어드레싱 방전 구간(t4)을 맞게 될 경우 서스테인 전압을 x+1번째 그룹에서 n번째 그룹의 Z 전극에 인가하여 패널을 구동시키게 된다. Subsequently, when the nth group in the x + 1th group meets the addressing discharge period t4, the sustain voltage is applied to the Z electrodes of the nth group in the x + 1th group to drive the panel.

즉, 상기 x+1번째 그룹부터 n번째 그룹의 Z전극의 전압은, 벽전하의 손실을 방지하기 위해 그라운드 레벨을 유지하다가, x+1번째 그룹부터 n번째 그룹이 해당하는 어드레스 구간(t4)에는 서스테인 전압이 인가되는 것을 특징으로 한다.That is, the voltages of the Z electrodes of the x + 1 th group to the n th group maintain the ground level to prevent loss of wall charges, and the address period t4 corresponding to the n th group from the x + 1 th group It is characterized in that the sustain voltage is applied to.

도 6는 본 발명의 제2실시예에 따른 Z 전극 구조를 개선한 플라즈마 디스플레이 패널의 구동 방식을 나타낸 도이다.6 is a view showing a driving method of a plasma display panel having an improved Z electrode structure according to a second embodiment of the present invention.

도 6에 도시된 바에 의하면, 상기 x+1번째 그룹부터 n번째 그룹의 Z 전극의 전압은, 상기 x번째 그룹의 어드레스 구간(t3) 동안, 그라운드 레벨에서부터 서스테인 전압 사이의 임의의 전압인 것을 특징으로 한다.As shown in FIG. 6, the voltages of the Z electrodes of the x + 1 th group to the n th group are arbitrary voltages between the ground level and the sustain voltage during the address period t3 of the x th group. It is done.

즉, 서스테인 전압에 비해 상대적으로 낮은 전압에 의해서도 Z전극의 (+)벽전하를 유지시킬 수 있다.That is, the positive wall charge of the Z electrode can be maintained even at a voltage lower than that of the sustain voltage.

도 7은 본 발명의 제3실시예에 따른 Z 전극 구조를 개선한 플라즈마 디스플레이 패널의 구동 방식을 나타낸 도이다.7 is a diagram illustrating a driving method of a plasma display panel having an improved Z electrode structure according to a third exemplary embodiment of the present invention.

도 7에 도시된 바에 의하면, 상기 도 5의 구동 방식과 같이 상기 x+1번째 그룹과 n번째 그룹의 경우 x+1번째 그룹의 어드레싱 구간(t4)동안 n번째 그룹의 Z 전극의 전압은 그라운드 레벨에서 서스테인 전압 사이의 임의의 전압을 유지하고, 상기 n번째 그룹의 어드레싱 구간(t5)에서는 상측의 모든 그룹의 Z 전극이 서스테인 전압을 유지하고 상기 n번째 그룹의 Z 전극도 서스테인 전압을 유지하는 것을 특징으로 한다.As shown in FIG. 7, the voltage of the Z electrode of the nth group is grounded during the addressing period t4 of the x + 1th group in the x + 1th group and the nth group as in the driving method of FIG. 5. At the level, any voltage between sustain voltages is maintained, and in the addressing period t5 of the nth group, the Z electrodes of all the upper groups maintain the sustain voltage and the Z electrodes of the nth group also maintain the sustain voltage. It is characterized by.

도 8은 본 발명의 제4실시예에 따른 Z 전극 구조를 개선한 플라즈마 디스플레이 패널의 구동 방식을 나타낸 도이다.8 is a diagram illustrating a driving method of a plasma display panel having an improved Z electrode structure according to a fourth exemplary embodiment of the present invention.

도 8에 도시된 바에 의하면, 상기 x+1번째 그룹부터 n번째 그룹내의 Z전극의 전압은, 셋다운 구간(t2)과 상기 x번째 그룹의 어드레스 구간(t3)동안, 동일한 전압인 것을 특징으로 한다. 따라서 어드레싱 기간이 x번째 그룹보다 늦게 실행되므로 인해 발생하는 벽전하의 손실을 예방할 수 있게 된다.As shown in FIG. 8, the voltages of the Z electrodes in the x + 1 th group to the n th group are the same voltage during the set-down period t2 and the address period t3 of the x-th group. . Therefore, since the addressing period is executed later than the x-th group, the loss of wall charges caused can be prevented.

Z 전극 구조를 개선한 상기의 플라즈마 디스플레이 패널의 스캔 방식은 싱글 스캔 방식으로 가정하였으나, 본 발명은 듀얼 스캔 방식의 플라즈마 디스플레이 패널에도 적용이 가능한 것을 특징으로 한다.The scan method of the plasma display panel having an improved Z electrode structure is assumed to be a single scan method, but the present invention is applicable to a dual scan plasma display panel.

따라서, 듀얼 스캔 방식의 플라즈마 디스플레이 패널에서도 Z 전극 구조의 개선을 통해 벽전하 손실을 방지하고, 구동 효율을 높일 수 있는 효과를 얻을 수 있다.Therefore, even in the dual scan type plasma display panel, the Z electrode structure can be improved to prevent wall charge loss and to increase driving efficiency.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the above-described embodiments are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the detailed description, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

도 1은 일반적인 AC형 플라즈마 디스플레이 패널의 장치 구조를 개략적으로 나타낸 사시도.1 is a perspective view schematically showing a device structure of a typical AC plasma display panel.

도 2는 종래의 AC형 플라즈마 디스플레이 패널의 구동 파형을 나타낸 도.2 is a view showing a drive waveform of a conventional AC plasma display panel.

도 3은 종래의 AC형 플라즈마 디스플레이 패널의 구동 방식의 문제를 나타낸 도.3 is a view showing a problem of a driving method of a conventional AC plasma display panel.

도 4는 본 발명에 의한 플라즈마 디스플레이 패널의 전극 구조를 나타낸 도.4 is a view showing an electrode structure of a plasma display panel according to the present invention;

도 5는 본 발명의 제1실시예에 따른 Z 전극 구조를 개선한 플라즈마 디스플레이 패널의 구동 방식을 나타낸 도.5 is a view showing a driving method of a plasma display panel having an improved Z electrode structure according to a first embodiment of the present invention;

도 6은 본 발명의 제2실시예에 따른 Z 전극 구조를 개선한 플라즈마 디스플레이 패널의 구동 방식을 나타낸 도.6 is a view showing a driving method of a plasma display panel with an improved Z electrode structure according to a second embodiment of the present invention;

도 7은 본 발명의 제3실시예에 따른 Z 전극 구조를 개선한 플라즈마 디스플레이 패널의 구동 방식을 나타낸 도.7 is a view showing a driving method of a plasma display panel having an improved Z electrode structure according to a third embodiment of the present invention.

도 8은 본 발명의 제4실시예에 따른 Z 전극 구조를 개선한 플라즈마 디스플레이 패널의 구동 방식을 나타낸 도.8 is a view showing a driving method of a plasma display panel having an improved Z electrode structure according to a fourth embodiment of the present invention;

***** 도면의 주요 부분에 대한 부호의 설명 ********** Explanation of symbols for the main parts of the drawing *****

10: 전면 패널 11: 제 1전극, 유지전극10: front panel 11: first electrode, sustain electrode

12: 유전층 13: 보호막12: dielectric layer 13: protective film

20: 후면 패널 21: 격벽20: rear panel 21: bulkhead

22: 제 2전극, 어드레스전극 23: R, G, B 형광층22: second electrode, address electrode 23: R, G, B fluorescent layer

Claims

A plasma display panel comprising a Y electrode portion for applying scan pulses and a sustain pulse and a Z electrode portion for applying sustain pulses alternately with the Y electrode portion.

The Z electrode part includes a plurality of Z electrodes,

The plurality of Z electrodes are divided into n groups by a predetermined number,

When a voltage is applied to the Z electrode in the selected x (1≤x≤n, x is a natural number) group among the n groups in the scan interval,

Voltage is applied to the Z electrodes in the x-1th group from the first group,

and the Z electrode in the x + 1th group to the nth group is at the ground level.

The method of claim 1,

The voltages of the Z electrodes in the x + 1 th group to the n th group are

The plasma display panel of claim 1, wherein the plasma display panel maintains a ground level and has a sustain voltage in an address section corresponding to the x + 1th group to the nth group.

The method of claim 1,

The voltages of the Z electrodes in the x + 1 th group to the n th group are

And any voltage between the ground level and the sustain voltage during the address period of the x-th group.

The method of claim 1,

The voltages of the Z electrodes in the x + 1 th group to the n th group are

And a voltage between the ground level and the sustain voltage during the set down period.

The method of claim 1,

The voltages of the Z electrodes in the x + 1 th group to the n th group are

And the same voltage during the set down period and the address period of the x-th group.

The method of claim 1,

And the scanning method of the plasma display panel is one of single scan and dual scan.