KR20060094311A - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR20060094311A
KR20060094311A KR1020050015366A KR20050015366A KR20060094311A KR 20060094311 A KR20060094311 A KR 20060094311A KR 1020050015366 A KR1020050015366 A KR 1020050015366A KR 20050015366 A KR20050015366 A KR 20050015366A KR 20060094311 A KR20060094311 A KR 20060094311A
Authority
KR
South Korea
Prior art keywords
electrode
discharge
height
electrodes
phosphor layer
Prior art date
Application number
KR1020050015366A
Other languages
Korean (ko)
Other versions
KR100670297B1 (en
Inventor
홍종기
강태경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050015366A priority Critical patent/KR100670297B1/en
Publication of KR20060094311A publication Critical patent/KR20060094311A/en
Application granted granted Critical
Publication of KR100670297B1 publication Critical patent/KR100670297B1/en

Links

Images

Classifications

    • AHUMAN NECESSITIES
    • A01AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01KANIMAL HUSBANDRY; CARE OF BIRDS, FISHES, INSECTS; FISHING; REARING OR BREEDING ANIMALS, NOT OTHERWISE PROVIDED FOR; NEW BREEDS OF ANIMALS
    • A01K93/00Floats for angling, with or without signalling devices

Abstract

플라즈마 디스플레이 패널을 개시한다. 본 발명은 다수의 제 1 방전 전극이 배치된 제 1 패널;과, 이와 교차하는 방향으로 배치되어서 어드레싱되는 제 2 방전 전극이 배치된 제 2 패널;과, 제 1 및 제 2 패널 사이에 배치된 격벽;과, 방전 셀내에 도포된 적,녹,청색의 형광체층;을 포함하고, 격벽의 높이(H1)와 형광체층의 도포된 높이(H2)는 0.78 ≤ H2/H1 ≤ 0.97를 만족하는 것으로서, 격벽의 높이와 형광체층이 도포된 높이와, M 전극과 어드레스 전극간의 간격과, 형광체층이 도포된 높이를 특정한 수식으로 한정하여서 오방전이 발생하지 않는다.A plasma display panel is disclosed. The present invention provides a display device comprising: a first panel including a plurality of first discharge electrodes; a second panel disposed in a direction crossing the second discharge electrode; and a second panel disposed between the first and second panels; And a red, green, and blue phosphor layer applied in the discharge cell, wherein the height H 1 of the barrier layer and the applied height H 2 of the phosphor layer are 0.78 ≦ H 2 / H 1 ≦ 0.97. In order to satisfy the above, erroneous discharge is not generated by limiting the height of the partition wall, the height to which the phosphor layer is coated, the distance between the M electrode and the address electrode, and the height to which the phosphor layer is coated by a specific formula.

Description

플라즈마 디스플레이 패널{Plasma display panel}Plasma display panel {Plasma display panel}

도 1은 종래의 플라즈마 디스플레이 패널을 도시한 단면도,1 is a cross-sectional view showing a conventional plasma display panel;

도 2는 본 발명의 일 실시예에 따른 플라즈마 표시장치의 구성도,2 is a block diagram of a plasma display device according to an embodiment of the present invention;

도 3은 도 2의 플라즈마 디스플레이 패널을 일부 절제하여 도시한 분리 사시도,FIG. 3 is an exploded perspective view illustrating a portion of the plasma display panel of FIG. 2;

도 4는 도 3의 Ⅰ-Ⅰ선을 따라 절개 도시한 단면도,4 is a cross-sectional view taken along the line II of FIG. 3;

도 5는 도 3의 전극 라인에 인가되는 신호들의 파형도, 5 is a waveform diagram of signals applied to the electrode line of FIG. 3;

도 6 내지 도 8은 도 5의 벽전하 분포 변화를 도시한 것으로서,6 to 8 illustrate changes in the wall charge distribution of FIG. 5.

도 6은 벽전하 소거 시간동안의 벽전하 분포를 도시한 단면도,6 is a cross-sectional view showing the wall charge distribution during the wall charge erase time;

도 7은 리셋후 어드레스 방전 전의 벽전하 분포를 도시한 단면도,7 is a cross-sectional view showing the wall charge distribution before address discharge after reset;

도 8은 어드레스 방전시의 벽전하 분포를 도시한 단면도.Fig. 8 is a sectional view showing the wall charge distribution at the time of address discharge.

<도면의 주요 부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>

300...플라즈마 디스플레이 패널 310...전면 패널300 ... plasma display panel 310 ... front panel

311...전면 기판 312...X 전극311 ... Front board 312 ... X electrode

313...Y 전극 314...M 전극313 ... Y electrode 314 ... M electrode

315...전면 유전체층 316...보호막층315 ... Front dielectric layer 316 ... Protective layer

360...배면 패널 361...배면 기판360 ... back panel 361 ... back board

362...어드레스 전극 363...배면 유전체층362 ... address electrode 363 ... backside dielectric layer

364...격벽 365...형광체층364 Bulkhead 365 Phosphor Layer

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 다전극 구조에서 어드레싱시의 오방전을 방지하기 위하여 방전 전극간의 간격과, 격벽과, 형광체층의 높이를 특정한 수식으로 한정한 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel. The present invention relates to a plasma display panel in which the distance between the discharge electrodes, the partition walls, and the height of the phosphor layer are defined by a specific formula in order to prevent erroneous discharge during addressing in the multi-electrode structure.

통상적으로, 플라즈마 디스플레이 패널(plasma display panel)은 복수의 방전 전극이 형성된 두 기판 사이에 방전 가스를 주입하여 방전시키고, 이로 인하여 발생되는 자외선에 의하여 형광체층의 형광 물질을 여기시켜 소망하는 숫자, 문자 또는 그래픽을 구현하는 평판 표시 장치(flat display device)를 말한다.In general, a plasma display panel injects and discharges a discharge gas between two substrates on which a plurality of discharge electrodes are formed, and excites the fluorescent material of the phosphor layer by the generated ultraviolet rays, thereby causing desired numbers and letters. Or a flat display device for implementing graphics.

이러한 플라즈마 디스플레이 패널은 방전 셀에 인가하는 구동 전압의 형식, 예컨대, 방전 형식에 따라 직류형과 교류형으로 분류하고, 전극들의 구성 형태에 따라서 대향 방전형 및 면 방전형으로 구분할 수 있다.Such a plasma display panel may be classified into a direct current type and an alternating current type according to a type of driving voltage applied to a discharge cell, for example, a discharge type, and may be classified into a counter discharge type and a surface discharge type according to the configuration of the electrodes.

도 1을 참조하면, 종래의 3전극 면방전형 플라즈마 디스플레이 패널(100)은 전면 기판(110)과, 이와 평행하게 배치된 배면 기판(120)과, 상기 전면 기판(110)의 내면에 교대로 배치된 X 및 Y 전극(131)(132)과, 상기 X 및 Y 전극(131)(132)을 매립하는 전면 유전체층(140)과, 상기 전면 유전체층(140)의 표면에 증착된 보호막층(150)과, 상기 배면 기판(120)의 내면에 형성되며, 상기 X 및 Y 전극 (131)(132) 과 교차하는 방향으로 배치된 어드레스 전극(160)과, 상기 어드레스 전극(160)을 매립하는 배면 유전체층(170)과, 상기 배면 유전체층(170) 상에 배치된 격벽(180)과, 상기 격벽(180)의 내측으로 도포된 적,녹,청색의 형광체층(190)을 포함하고 있다.Referring to FIG. 1, the conventional three-electrode surface discharge plasma display panel 100 is alternately disposed on the front substrate 110, a rear substrate 120 disposed in parallel with the front substrate 110, and an inner surface of the front substrate 110. The X and Y electrodes 131 and 132, the front dielectric layer 140 filling the X and Y electrodes 131 and 132, and the protective layer 150 deposited on the surface of the front dielectric layer 140. And an address electrode 160 formed on an inner surface of the back substrate 120 and disposed in a direction crossing the X and Y electrodes 131 and 132, and a back dielectric layer filling the address electrode 160. And a partition wall 180 disposed on the rear dielectric layer 170, and a red, green, and blue phosphor layer 190 applied to the inner side of the partition wall 180.

상기와 같은 구조의 플라즈마 디스플레이 패널(100)의 작용을 간략하게 살펴보면, Y 전극(132)과 어드레스 전극(160)에 전기적 신호를 인가하여 방전 셀을 선택한 다음에, X 및 Y 전극(131)(132)에 교대로 전기적 신호를 인가하여 전면 기판(110)의 표면으로부터 면방전이 일어나서 자외선이 발생되고, 선택된 방전 셀의 형광체층(190)으로부터 가시광이 방출되어서 정지 화상 또는 동 영상을 구현할 수가 있다.The operation of the plasma display panel 100 having the above structure will be briefly described. After applying an electrical signal to the Y electrode 132 and the address electrode 160 to select a discharge cell, the X and Y electrodes 131 ( By alternately applying an electrical signal to the surface 132, surface discharge occurs from the surface of the front substrate 110 to generate ultraviolet rays, and visible light is emitted from the phosphor layer 190 of the selected discharge cell, thereby realizing a still image or a moving image. .

최근 들어서는, 평판 표시 장치가 대형화됨에 따라서, 플라즈마 디스플레이 패널은 디스플레이 방전 유지 전극 사이의 방전 갭에 별도의 전압이 인가되는 방전 전극을 개재시켜서 다전극 구조를 채용하여서, 방전 유지 전극쌍 사이에 롱갭 방전(long gap discharge)을 발생시켜서 휘도를 향상시킬 수 있는 구조가 연구 개발중이다. 이때, 방전 전극간의 간격과, 격벽과 형광체층과의 높이가 특정한 수치를 가지도록 설계하여서 어드레싱시의 방전이 제대로 발생하는 것이 요구된다. In recent years, as the flat panel display becomes larger, a plasma display panel adopts a multi-electrode structure with a discharge electrode to which a separate voltage is applied to the discharge gap between the display discharge sustain electrodes, thereby providing a long gap discharge between the discharge sustain electrode pairs. A structure that can improve luminance by generating long gap discharge is under research and development. At this time, it is required to design the gap between the discharge electrodes and the height of the partition wall and the phosphor layer to have a specific numerical value so that discharge at the time of addressing is properly generated.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 다전극 구조에서 격벽의 높이와 형광체층의 높이를 특정한 수식으로 한정하여서 어드레스의 오방전을 방지한 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다. An object of the present invention is to provide a plasma display panel which prevents mis-discharge of an address by limiting the height of a partition and the height of a phosphor layer in a multi-electrode structure to a specific formula.

본 발명의 다른 목적은 디스플레이 유지 방전 전극인 X 및 Y 전극 사이에 M 전극을 설치하고, M 전극과 어드레스 전극간의 간격과, 형광체층의 높이를 특정한 수식으로 한정하여서 어드레스 오방전을 방지한 플라즈마 디스플레이 패널을 제공하는 것이다. Another object of the present invention is to provide an M electrode between the X and Y electrodes which are display sustain discharge electrodes, and to limit the distance between the M electrode and the address electrode and the height of the phosphor layer by a specific formula to prevent address mis-discharge. To provide a panel.

상기와 같은 목적을 달성하기 위하여 본 발명의 일 측면에 따른 플라즈마 디스플레이 패널은,In order to achieve the above object, the plasma display panel according to an aspect of the present invention,

다수의 제 1 방전 전극이 배치된 제 1 패널;과,A first panel on which a plurality of first discharge electrodes are disposed;

상기 제 1 방전 전극과 교차하는 방향으로 배치되어서 어드레싱되는 제 2 방전 전극이 배치된 제 2 패널;과,A second panel disposed in a direction crossing the first discharge electrode and having a second discharge electrode disposed therein;

상기 제 1 및 제 2 패널 사이에 배치되어서, 방전 셀을 한정하는 격벽;과,A partition wall disposed between the first and second panels to define a discharge cell;

상기 방전 셀내에 도포된 적,녹,청색의 형광체층;을 포함하고,And a red, green, and blue phosphor layer coated in the discharge cell.

상기 격벽의 높이와 형광체층의 도포된 높이는 하기 수학식 1을 만족하는 것을 특징으로 한다. The height of the barrier rib and the coated height of the phosphor layer satisfy the following Equation 1.

<수학식 1> <Equation 1>

0.78 ≤ H2/H1 ≤ 0.970.78 ≤ H 2 / H 1 ≤ 0.97

여기서, H1는 상기 격벽의 높이이고, H2는 형광체층의 높이이다.Here, H 1 is the height of the partition wall, H 2 is the height of the phosphor layer.

또한, 상기 제 1 방전 전극은 상기 전면 패널의 일방향을 따라서 교대로 배치된 X 전극과, Y 전극과, 상기 X 및 Y 전극 사이의 방전 갭에 배치된 M 전극으로 이루어지고, 상기 제 2 방전 전극은 상기 Y 전극과 어드레싱되는 어드레스 전극으로 이루어진 것을 특징으로 한다.The first discharge electrode may include an X electrode disposed alternately along one direction of the front panel, a Y electrode, and an M electrode disposed in a discharge gap between the X and Y electrodes, and the second discharge electrode. Is an address electrode addressed to the Y electrode.

게다가, 상기 격벽의 높이와, M 전극과 Y 전극의 간격은 하기 수학식 2를 만족하는 것을 특징으로 한다.In addition, the height of the partition and the distance between the M electrode and the Y electrode is characterized by satisfying the following equation (2).

<수학식 2><Equation 2>

1.25 ≤ H2/G ≤ 1.551.25 ≤ H 2 / G ≤ 1.55

여기서, H2는 상기 격벽의 높이이고, G는 M 전극과 Y 전극의 간격이다. Here, H 2 is the height of the partition wall, G is the gap between the M electrode and the Y electrode.

더욱이, 상기 M 전극은 투명한 전극 라인과, 상기 투명한 전극 라인상에 중첩된 버스 전극 라인으로 이루어진 것을 특징으로 한다.Further, the M electrode is characterized by consisting of a transparent electrode line and a bus electrode line superimposed on the transparent electrode line.

아울러, 상기 투명 전극 라인은 상기 버스 전극 라인보다 상대적으로 폭이 넓게 형성된 것을 특징으로 한다.In addition, the transparent electrode line is characterized in that the width is formed relatively wider than the bus electrode line.

나아가, 상기 M 전극의 폭은 상기 X 및 Y 전극의 폭보다 상대적으로 좁게 형성된 것을 특징으로 한다.Further, the width of the M electrode is characterized in that formed relatively narrower than the width of the X and Y electrodes.

또한, 상기 X 및 M 전극간에는 트리거 방전 전압이 인가되고, X 및 Y 전극 간에는 유지 방전 전압이 인가되는 것을 특징으로 한다.In addition, a trigger discharge voltage is applied between the X and M electrodes, and a sustain discharge voltage is applied between the X and Y electrodes.

이하에서, 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예에 따른 플라즈마 디스플레이 패널을 상세하게 설명하고자 한다.Hereinafter, a plasma display panel according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일 실시예에 따른 4전극 면방전형 플라즈마 디스플레이 패널(300)을 채용한 플라즈마 표시장치 조립체(200)의 구성도이다. 2 is a block diagram of a plasma display assembly 200 employing a four-electrode surface discharge plasma display panel 300 according to an embodiment of the present invention.

도면을 참조하면, 상기 플라즈마 표시장치 조립체(200)는 플라즈마 디스플레이 패널(300)과, 영상 처리부(201)와, 논리 제어부(202)와, 어드레스 구동부(203)와, X 구동부(204)와, Y 구동부(205)와, M 구동부(206)를 포함하고 있다.Referring to the drawings, the plasma display assembly 200 includes a plasma display panel 300, an image processor 201, a logic controller 202, an address driver 203, an X driver 204, The Y driver 205 and the M driver 206 are included.

상기 영상 처리부(201)는 외부 영상 신호를 처리하여 적,녹,청색의 디지털 영상 데이터와, 클럭 신호와, 수직 및 수평 동기 신호들을 포함하는 내부 영상 신호를 발생시킨다. 논리 제어부(202)는 영상 처리부(201)로부터의 내부 영상 신호에 따라 구동-제어 신호들(SM, SA, SX, SY)을 발생시킨다.The image processor 201 processes an external image signal to generate an internal image signal including red, green, and blue digital image data, a clock signal, and vertical and horizontal synchronization signals. The logic controller 202 generates drive-control signals S M , S A , S X , S Y in accordance with an internal image signal from the image processor 201.

상기 어드레스 구동부(203)는 논리 제어부(202)로부터의 어드레스 신호들(SA)을 처리하여 디스플레이 데이터 신호들을 발생시키고, 발생된 디스플레이 데이터 신호들을 어드레스 전극 라인(A1, ... ,Am)에 인가한다.The address driver 203 processes the address signals S A from the logic controller 202 to generate display data signals, and generates the display data signals to the address electrode lines A 1 ,. To apply.

상기 X 구동부(204)는 논리 제어부(202)로부터 X 구동-제어 신호(SX)에 따라 동작하여 X 전극 라인(X1, ... ,Xm)을 구동한다. 상기 Y 구동부(205)는 논리 제어부(202)로부터 Y 구동-제어 신호(SY)에 따라 동작하여 Y 전극 라인(Y1, ... ,Yn)을 구동한다. 상기 M 구동부(206)는 논리 제어부(202)로부터 M 구동-제어 신호(SM)에 따라 동작하여 M 전극 라인(M1, ... ,Mn)을 구동한다. 이때, M 전극 라인(M1, ... ,Mn) 각각에 주사 펄스가 순차적으로 인가됨과 동시에 어드레스 전극 라인(A1, ... ,Am) 중에서 선택된 어드레스 전극 라인에 데이터 펄스가 인가되는 어드레싱이 수 행된다.The X driver 204 operates from the logic controller 202 according to the X drive-control signal S X to drive the X electrode lines X 1 ,..., Xm. The Y driver 205 operates from the logic controller 202 according to the Y drive-control signal S Y to drive the Y electrode lines Y 1 ,..., Y n. The M driver 206 operates from the logic controller 202 according to the M drive-control signal S M to drive the M electrode lines M 1 ,..., Mn. Wherein, M electrode lines (M 1, ..., Mn) is applied to the scan pulse in each sequence as soon at the same time the address electrode lines (A 1, ..., Am) are addressed in the data pulses to the selected address electrode lines This is done.

다음에, 어드레싱에 의하여 선택된 방전 셀들이 디스플레이-유지 방전을 일으키도록 모든 X 전극 라인(X1, ... ,Xm)과 모든 Y 전극 라인(Y1, ... ,Yn) 사이에 교류 전압이 인가된다. Then, the discharge cell selected by addressing to display - to cause a sustain discharge all X electrode lines (X 1, ..., Xm) and the AC voltage is applied between all the Y electrode lines (Y 1, ..., Yn) Is applied.

이에 따라, 모든 X 및 Y 전극 라인쌍에 의하여 방전 셀들이 설정될 수가 있다. Accordingly, the discharge cells can be set by all X and Y electrode line pairs.

또한, 상기 어드레싱에 의하여 선택된 방전 셀의 X 및 Y 전극 공히 디스플레이-유지 방전에 필요한 벽전하 상태가 형성되고, 선택되지 않은 방전 셀의 X 및 Y 전극중 적어도 어느 하나에 디스플레이-유지 방전에 필요한 벽전하 상태가 형성되지 않는다.In addition, a wall charge state necessary for display-holding discharge is formed for both the X and Y electrodes of the discharge cells selected by the addressing, and at least one of the X and Y electrodes of the unselected discharge cells is required for display-holding discharge. No charge state is formed.

예컨대, 연속적으로 배열된 4개의 M 전극 라인에 있어서, 선택된 두 방전 셀들 사이에 선택되지 않은 두 방전 셀들이 있는 경우, 선택되지 않은 두 방전 셀 각각의 X 및 Y 전극중 어느 하나에 디스플레이-유지 방전에 필요한 벽전하 상태가 형성되지 않는다. 따라서, 모든 X 및 Y 전극 라인에 의하여 방전 셀들이 설정되면서도 순차적(progressive) 구동 방식이 적용될 수가 있다.For example, in four M electrode lines arranged in series, if there are two unselected discharge cells between two selected discharge cells, display-maintained discharge at either of the X and Y electrodes of each of the two unselected discharge cells. The wall charge state necessary for Therefore, while the discharge cells are set by all the X and Y electrode lines, a progressive driving method can be applied.

도 3은 도 2의 4전극 면방전형 플라즈마 디스플레이 패널(300)을 도시한 것이다. FIG. 3 illustrates the four-electrode surface discharge plasma display panel 300 of FIG. 2.

도면을 참조하면, 상기 플라즈마 디스플레이 패널(300)은 전면 패널(310)과, 상기 전면 패널(310)과 결합되는 배면 패널(360)을 포함하고 있다. 상기 전면 및 배면 패널(310)(360)의 대향되는 내면 가장자리에는 이들을 밀폐시켜서 방전 공간을 형성하도록 프릿트 글래스(frit glass)가 도포되어진다. Referring to the drawings, the plasma display panel 300 includes a front panel 310 and a back panel 360 coupled to the front panel 310. On the opposite inner edges of the front and rear panels 310 and 360, frit glass is applied to seal them to form a discharge space.

상기 전면 패널(310)에는 투명한 기판, 이를테면 소다 라임 글래스(soda lime glss)와 같은 전면 기판(311)이 마련되어 있다. 상기 전면 기판(311)의 내표면에는 X 및 Y 전극(312)(313)이 배치되어 있다. The front panel 310 is provided with a transparent substrate, such as a front substrate 311 such as soda lime glass. X and Y electrodes 312 and 313 are disposed on the inner surface of the front substrate 311.

상기 X 및 Y 전극(312)(313)은 패널(300)의 X 방향을 따라서 스트립형으로 배치되어 있으며, 단위 방전 셀내에 서로 대향되게 한 쌍씩 위치하고 있다. 상기 X 전극(312)은 제 1 투명 전극 라인(312a)과, 상기 제 1 투명 전극 라인(312a)의 표면의 일 가장자리를 따라서 배치된 제 1 버스 전극 라인(312b)으로 이루어지며, 상기 Y 전극(313)은 제 2 투명 전극 라인(313a)과, 상기 제 2 투명 전극 라인(313a)의 표면의 일 가장자리를 따라서 배치된 제 2 버스 전극 라인(313b)으로 이루어져 있다.The X and Y electrodes 312 and 313 are arranged in a strip shape along the X direction of the panel 300, and are arranged in pairs to face each other in the unit discharge cell. The X electrode 312 is composed of a first transparent electrode line 312a and a first bus electrode line 312b disposed along one edge of the surface of the first transparent electrode line 312a, and the Y electrode 313 includes a second transparent electrode line 313a and a second bus electrode line 313b disposed along one edge of the surface of the second transparent electrode line 313a.

이때, 한 쌍의 X 및 Y 전극(312)(313) 사이에는 이들의 롱갭 방전(long gap discharge)을 유도하기 위하여 또 다른 방전 전극인 M 전극(314)이 배치되어 있다. 상기 M 전극(314)은 상기 X 및 Y 전극(312)(313)과 나란한 방향으로 배치되어 있다. 상기 M 전극(314)은 제 3 투명 전극 라인(314a)과, 상기 제 3 투명 전극 라인(314a)의 표면의 중앙을 따라서 배치된 제 3 버스 전극 라인(314b)으로 이루어져 있다. 상기 M 전극(314)은 상기 X 및 Y 전극(312)(313)과 마찬가지로 스트립형이며, 상기 X 및 Y 전극(312)(313)과는 다른 방전 전압이 인가된다.At this time, an M electrode 314, which is another discharge electrode, is disposed between the pair of X and Y electrodes 312 and 313 to induce their long gap discharge. The M electrode 314 is disposed in parallel with the X and Y electrodes 312 and 313. The M electrode 314 includes a third transparent electrode line 314a and a third bus electrode line 314b disposed along the center of the surface of the third transparent electrode line 314a. The M electrode 314 is strip-like like the X and Y electrodes 312 and 313, and a discharge voltage different from that of the X and Y electrodes 312 and 313 is applied.

상기 X 및 Y 전극(312)(313)과, 그 사이에 배치된 M 전극(314)은 이들이 각 단위 방전 셀내에 배치되어서 방전 갭으로부터 방전을 개시할 수 있는 구조라면 어느 하나의 형상이나 구조에 한정되는 것은 아니다.The X and Y electrodes 312 and 313, and the M electrodes 314 disposed therebetween, are in any shape or structure as long as they are arranged in each unit discharge cell to start discharge from the discharge gap. It is not limited.

이러한 제 1 내지 제 3 투명 전극 라인(312a 내지 314a)은 투명한 도전막, 예컨대 ITO막(Indium Tin Oxide Film)으로 이루어지고, 상기 제 1 내지 제 3 버스 전극 라인(312b 내지 314b)은 도전성이 우수한 금속재, 이를테면 은 페이스트(Ag paste)로 이루어지는 것이 바람직하다.The first to third transparent electrode lines 312a to 314a are made of a transparent conductive film, for example, an indium tin oxide film (ITO), and the first to third bus electrode lines 312b to 314b have excellent conductivity. It is preferably made of a metal material, for example silver paste.

또한, 상기 제 1 내지 제 3 투명 전극 라인(312a 내지 314a)은 상기 제 1 내지 제 3 버스 전극 라인(312b 내지 314b)보다 상대적으로 폭이 넓게 형성되는 것이 바람직하다. 상기 제 1 내지 제 3 버스 전극 라인(312b 내지 314b)은 제 1 내지 제 3 투명 전극(312a 내지 314a)의 라인 저항을 줄이기 위하여 형성되는 것으로서, 전면 패널(310)의 개구율을 향상시키기 위해서 상기 제 1 내지 제 3 투명 전극(312a 내지 314a)보다 상대적으로 폭을 좁게 하여 형성되어 있다. 게다가, 상기 M 전극(314)의 전체 폭은 상기 X 및 Y 전극(312)(313)의 폭보다 상대적으로 좁게 형성되어 있다.In addition, the first to third transparent electrode lines 312a to 314a may be formed to have a relatively wider width than the first to third bus electrode lines 312b to 314b. The first to third bus electrode lines 312b to 314b are formed to reduce the line resistance of the first to third transparent electrodes 312a to 314a. The first to third bus electrode lines 312b to 314b may be formed to reduce the line resistance of the front panel 310. It is formed by making the width relatively narrower than the 1st-3rd transparent electrodes 312a-314a. In addition, the overall width of the M electrode 314 is formed to be relatively narrower than the width of the X and Y electrodes (312) (313).

이러한 X 및 Y 전극(312)(313)과, M 전극(314)은 전면 유전체층(315)에 의하여 매립되어 있다. 상기 전면 유전체층(315)은 투명한 유전체, 이를테면, PbO-B2O3-SiO2와 같은 고유전성의 소재를 이용하여서 전면 기판(311)상에 전면 인쇄되어 있다. 대안으로는, 상기 전면 유전체층(315)은 X 및 Y 전극(312)(313)과, M 전극(314)이 패턴화된 부분에만 선택적으로 도포될 수도 있을 것이다. The X and Y electrodes 312 and 313 and the M electrode 314 are embedded by the front dielectric layer 315. The front dielectric layer 315 is printed on the front substrate 311 using a transparent dielectric such as high dielectric material such as PbO-B 2 O 3 -SiO 2 . Alternatively, the front dielectric layer 315 may be selectively applied only to portions where the X and Y electrodes 312 and 313 and the M electrode 314 are patterned.

상기 전면 유전체층(315)의 표면에는 2차 전자 방출량을 증대시키기 위하여 마그네슘 옥사이드(MgO)로 이루어진 보호막층(316)이 형성되어 있다. 상기 보호막층(316)은 전면 유전체층(315)의 표면에 전체적으로 증착되어 있다.A passivation layer 316 made of magnesium oxide (MgO) is formed on the surface of the front dielectric layer 315 to increase secondary electron emission. The passivation layer 316 is entirely deposited on the surface of the front dielectric layer 315.

상기 배면 패널(360)에는 투명한 유리 기판, 예컨대 소다 라임 글래스로 된 배면 기판(361)이 마련되어 있다. 상기 배면 기판(361)은 상기 전면 기판(311)과 대향되게 배치되어 있다.The back panel 360 is provided with a back substrate 361 made of a transparent glass substrate, for example, soda lime glass. The rear substrate 361 is disposed to face the front substrate 311.

상기 배면 기판(361)의 내표면에는 어드레스 전극(362)이 형성되어 있다. 상기 어드레스 전극(362)은 스트립형이고, 상기 X 및 Y 전극(312)(313)과 교차하는 방향으로 배치되어 있다. 상기 어드레스 전극(362)은 패널(300)의 Y 방향으로 인접하게 배치된 방전 셀을 가로질러 연장되어 있다. 상기 어드레스 전극(362)은 도전성이 우수한 금속재, 예컨대 은 페이스트로 이루어져 있다.An address electrode 362 is formed on the inner surface of the back substrate 361. The address electrode 362 has a strip shape and is disposed in a direction crossing the X and Y electrodes 312 and 313. The address electrode 362 extends across discharge cells disposed adjacent to the Y direction of the panel 300. The address electrode 362 is made of a metal material having excellent conductivity, such as silver paste.

상기 어드레스 전극(362)은 배면 유전체층(363)에 의하여 매립되어 있다. 상기 배면 유전체층(363)은 상기 전면 유전체층(316)처럼 고유전성 소재로 이루어져 있다.The address electrode 362 is embedded by the back dielectric layer 363. The back dielectric layer 363 is made of a highly dielectric material like the front dielectric layer 316.

상기 전면 및 배면 패널(310)(360) 사이에는 격벽(364)이 배치되어 있다. 상기 격벽(364)은 어드레스 전극(362)이 배치된 방향과 직교하는 방향으로 배치된 제 1 격벽(364a)과, 상기 어드레스 전극(362)이 배치된 방향과 나란한 방향으로 배치된 제 2 격벽(364b)을 포함하고 있다. 상기 제 2 격벽(364b)은 인접한 한 쌍의 제 1 격벽(364a)의 내측벽으로부터 대향되는 방향으로 연장되어서 방전 셀을 한정하고 있다. A partition 364 is disposed between the front and rear panels 310 and 360. The partition 364 may include a first partition 364a disposed in a direction orthogonal to a direction in which the address electrode 362 is disposed, and a second partition wall disposed in a direction parallel to the direction in which the address electrode 362 is disposed ( 364b). The second partition 364b extends in a direction opposite from the inner side walls of the pair of adjacent first partitions 364a to define a discharge cell.

상기 제 1 및 제 2 격벽(364a)(364b)은 일체로 결합되어 있으며, 구획된 방전 셀은 매트릭스형(matrix type)이다. 대안으로는, 상기 격벽(364)은 와플형(waffle type)이나, 미앤더형(meander type)이나, 델타형(delta type)이나, 스트라이프형(stripe type)등 다양한 형상으로 제조가능하며, 이에 따른 단위 방전 셀도 원형, 사각형, 삼각형, 타원형, 육각형등 다양한 실시예가 존재한다고 할 것이다.The first and second barrier ribs 364a and 364b are integrally coupled, and the divided discharge cells are matrix type. Alternatively, the partition 364 may be manufactured in various shapes such as a waffle type, meander type, delta type, or stripe type. Unit discharge cells may also be described in various embodiments, such as circular, square, triangular, elliptical, hexagonal.

한편, 상기 격벽(364)의 내측벽과 배면 유전체층(363)의 윗면에는 방전 셀별로 적,녹,청색의 형광체층(365)이 코팅되어 있다. 또한, 상기 전면 및 배면 패널(310)(360)과 격벽(364)에 의하여 한정된 방전 공간에는 네온(Ne)-크세논(Xe)의 방전 가스를 주입되어 있다. On the other hand, red, green, and blue phosphor layers 365 are coated on the inner wall of the partition 364 and the upper surface of the back dielectric layer 363 for each discharge cell. In addition, a discharge gas of neon (Ne) -xenon (Xe) is injected into the discharge space defined by the front and rear panels 310 and 360 and the partition 364.

여기서, 상기 격벽(364)의 높이와, 형광체층(365)의 도포 높이와, M 전극(314)과 어드레스 전극(362)간의 간격은 특정한 관계식에 의하여 한정되어진다.Here, the height of the partition 364, the coating height of the phosphor layer 365, and the interval between the M electrode 314 and the address electrode 362 are defined by a specific relational expression.

보다 상세하게는 도 4를 참조하여 설명하는 바와 같다.In more detail, as described with reference to FIG.

도 4는 도 3의 Ⅰ-Ⅰ선을 따라 절개도시한 것이다.4 is a cutaway view taken along the line II of FIG. 3.

도면을 참조하면, 상기 플라즈마 디스플레이 패널(300)은 전면 패널(310)과 배면 패널(360) 사이에 격벽(364)이 배치되어서 방전 셀을 한정한다. 하나의 방전 셀 내에는 전면 기판(311)의 내면에 X 전극(312)과, Y 전극(313)과, 상기 X 전극(312)과 Y 전극(313) 사이에 배치된 M 전극(314)이 배치되어 있고, 배면 기판(361)의 내면에 이들과 교차하는 방향으로 어드레스 전극(362)이 배치되어 있다.Referring to the drawing, in the plasma display panel 300, a partition 364 is disposed between the front panel 310 and the rear panel 360 to define a discharge cell. In one discharge cell, an X electrode 312, a Y electrode 313, and an M electrode 314 disposed between the X electrode 312 and the Y electrode 313 are disposed on an inner surface of the front substrate 311. The address electrodes 362 are arranged on the inner surface of the back substrate 361 in the direction crossing them.

또한, 상기 격벽(364) 내에는 방전 가스로부터 발생된 자외선에 의하여 여기되어서 가시광선을 방출하는 적,녹,청색의 형광체층(365)이 도포되어 있다. 상기 형광체층(365)은 격벽(364)의 측벽과, 배면 유전체층(363)의 윗면에 다같이 도포되어 있다. 이때, 적색의 형광체층은 (Y,Gd)BO3;Eu+3 으로 이루어지고, 녹색의 형광체층은 Zn2SiO4:Mn2+ 으로 이루어지고, 청색의 형광체층은 BaMgAl10O17:Eu2+ 으로 이루어지는 것이 바람직하다.Further, in the partition 364, red, green, and blue phosphor layers 365 that are excited by ultraviolet rays generated from the discharge gas and emit visible light are coated. The phosphor layer 365 is coated on both the sidewall of the partition 364 and the top surface of the back dielectric layer 363. At this time, the red phosphor layer is made of (Y, Gd) BO 3 ; Eu +3 , the green phosphor layer is made of Zn 2 SiO 4 : Mn 2+ , and the blue phosphor layer is BaMgAl 10 O 17 : Eu It is preferable that it consists of 2+ .

이때, 상기 격벽(364)의 높이(H1)와 형광체층(365)의 도포된 높이(H2)는 하기 수학식 1을 만족하고 있다.In this case, the height H 1 of the partition 364 and the applied height H 2 of the phosphor layer 365 satisfy the following Equation 1.

<수학식 1><Equation 1>

0.78 ≤ H2/H1 ≤ 0.970.78 ≤ H 2 / H 1 ≤ 0.97

여기서, H1는 상기 격벽(364)의 높이이고, H2는 형광체층(365)의 높이이다.Here, H 1 is the height of the partition 364, H 2 is the height of the phosphor layer 365.

또한, 상기 격벽(364)의 높이(H1)와, Y 전극(313)와 M 전극(314)의 간격(G)은 하기 수학식 2를 만족하고 있다.In addition, the height H 1 of the partition 364 and the gap G between the Y electrode 313 and the M electrode 314 satisfy the following equation (2).

<수학식 2> <Equation 2>

1.25 ≤ H2/G ≤ 1.551.25 ≤ H 2 / G ≤ 1.55

여기서, H1는 상기 격벽(364)의 높이이고, G는 Y 전극(313)과 M 전극(314)의 간격이다.Here, H 1 is the height of the partition 364, G is the interval between the Y electrode 313 and the M electrode 314.

이하, 본 발명의 일 실시예에 따른 4전극형 면방전 플라즈마 디스플레이 패널(300)의 작용을 살펴보면 다음과 같다.Hereinafter, the operation of the 4-electrode surface discharge plasma display panel 300 according to an embodiment of the present invention will be described.

도 5는 도 4의 플라즈마 디스플레이 패널(300)의 전극 라인에 인가되는 신호를 나타내는 것이고, 도 6 내지 도 8은 시간의 변화에 따른 단위 방전 셀의 벽전하 분포 변화를 나타낸 것이다.5 illustrates a signal applied to an electrode line of the plasma display panel 300 of FIG. 4, and FIGS. 6 to 8 illustrate changes in wall charge distribution of unit discharge cells with time.

도 5 및 도 6을 참조하면, 단위 서브 필드의 리셋팅 시간에는 모든 방전 셀들의 전극들 사이에 약한 방전들이 일어나면서 모든 방전 셀들의 벽전하들이 소거된다. 5 and 6, at the resetting time of the unit subfield, weak discharges are generated between the electrodes of all the discharge cells, and wall charges of all the discharge cells are erased.

도 5 및 도 7을 참조하면, 리셋후에 어드레스 방전 이전의 벽전하 상태는 모든 방전 셀들의 전극들 사이에 약한 방전이 일어나면서, M 전극(314) 주위에 부극성 벽전하(-)들이 많아지고, 어드레스 전극(362) 주위에 정극성 벽전하(+)들이 형성된다. 또한, X 전극(312) 주위에 부극성 벽전하(-)들이 축적되고, Y 전극(313) 주위에 정극성 벽전하(+)들이 많아지게 된다.5 and 7, the wall charge state before the address discharge after reset causes a weak discharge between the electrodes of all the discharge cells, and increases the negative wall charges (−) around the M electrode 314. Positive wall charges (+) are formed around the address electrode 362. In addition, negative wall charges (−) accumulate around the X electrode 312, and positive wall charges (+) increase around the Y electrode 313.

도 5 및 도 8을 참조하면, 어드레스 방전시의 벽전하 상태는 어드레싱 방전으로 인하여 선택된 방전 셀의 M 전극(314) 주위에는 정극성 벽전하(+)가 형성되고, 선택된 방전 셀의 어드레스 전극(362) 주위에는 부극성 벽전하(-)가 형성된다. 또한, 선택된 방전 셀의 X 전극(312) 주위에는 부극성 벽전하(-)가 형성되고, Y 전극(313) 주위에는 정극성 벽전하(+)가 형성된다. 5 and 8, in the wall charge state during address discharge, a positive wall charge (+) is formed around the M electrode 314 of the selected discharge cell due to the addressing discharge, and the address electrode ( A negative wall charge (-) is formed around the 362. In addition, a negative wall charge (-) is formed around the X electrode 312 of the selected discharge cell, and a positive wall charge (+) is formed around the Y electrode 313.

이어서, 어드레스 방전에 의하여 선택된 방전 셀의 X 전극(312)과 M 전극(313)간에 트리거 방전 이후에 X 전극(312)과 Y 전극(313)에 롱갭 방전이 일어나게 된다.Subsequently, a long gap discharge occurs in the X electrode 312 and the Y electrode 313 after the trigger discharge between the X electrode 312 and the M electrode 313 of the discharge cell selected by the address discharge.

이때, 어드레스 방전시에, 어드레스 전극(362)과 M 전극(314)간의 벽전하가 바뀔 때 어드레스 전극(362)으로 이동한 부극성 벽전하(-)가 격벽(364, 도 4 참조)내에 도포된 형광체층(365)에도 영향을 주어서, 상기 형광체층(365)의 표면에도 부극성 벽전하(-)가 형성된다. At this time, when the wall charge between the address electrode 362 and the M electrode 314 changes at the time of address discharge, the negative wall charge (−) moved to the address electrode 362 is applied to the partition 364 (see FIG. 4). The formed phosphor layer 365 is also affected, and a negative wall charge (−) is formed on the surface of the phosphor layer 365.

만약, 종래의 경우처럼, 형광체층(365)이 도포된 높이가 격벽(364)의 높이와 실질적으로 동일시에는 Y 전극(313)간의 거리가 가까워지면서 부극성 벽전하(-)가 형성된 형광체층(365)은 정극성 벽전하(+)가 형성된 Y 전극(313)과 방전을 쉽게 일으켜서 2차 Y 전극(313)과 어드레스 전극(362) 방전이 일어나게 된다. 이에 따라, Y 전극(313)에 쌓여야할 정극성 벽전하(+)이 많이 소거된다. If the height of the phosphor layer 365 is applied is substantially the same as the height of the partition 364, the phosphor layer having the negative wall charge (−) is formed while the distance between the Y electrodes 313 is close to each other. 365 easily causes a discharge with the Y electrode 313 on which the positive wall charge (+) is formed, so that the secondary Y electrode 313 and the address electrode 362 are discharged. As a result, much of the positive wall charge (+) to be accumulated on the Y electrode 313 is erased.

이러한 결과로, 디스플레이 유지 방전시에 X 전극(312)과 M 전극(313)간의 트리거 방전 이후에 X 및 Y 전극(312)(313)에 롱갭 방전이 일어나야 하나, Y 전극(313)에 정극성 벽전하(+)가 충분하지 않아서 X 및 Y 전극(312)(313)간의 롱갭 방전이 일어나지 않는다.As a result, a long gap discharge should occur at the X and Y electrodes 312 and 313 after the trigger discharge between the X electrode 312 and the M electrode 313 during display sustain discharge, but the positive polarity at the Y electrode 313 The wall charge (+) is not sufficient, so no long gap discharge occurs between the X and Y electrodes 312 and 313.

반면에, 본 발명의 특징에 따른 격벽(364)의 높이(H1)와, 형광체층(365)이 도포된 높이(H2)는 <수학식 1>을 만족하고, 상기 격벽(364)의 높이(H1)와, Y 전극(313)와 M 전극(314)의 간격(G)은 <수학식 2>를 만족하고 있을 경우에는 종래의 경우보다, 형광체층(365)과 Y 전극(313)간의 거리가 멀어지므로, Y 전극(313)에 쌓여야할 정극성 벽전하(+)가 거의 소거되지 않는다. 이에 따라, 오방전이 발생하지 않게 된다. On the other hand, the height (H 1), and a phosphor layer 365, the height of the coating (H 2) of the partition wall 364 in accordance with aspects of the present invention satisfy the <Equation 1>, and of the partition (364) The height H 1 and the distance G between the Y electrode 313 and the M electrode 314 satisfy the expression (2), than the conventional case, the phosphor layer 365 and the Y electrode 313. Since the distance between the two electrodes increases, the positive wall charges (+) to be accumulated on the Y electrode 313 are hardly erased. As a result, no erroneous discharge occurs.

이하, 본 출원인의 실험에 따른 격벽과, 형광체층의 상대적인 높이 변화와, 어드레스 전극과 M 전극의 간격과 형광체층의 상대적인 높이 변화에 따른 결과를 나타내면 표 1에 도시된 바와 같다.Hereinafter, the results of the partition wall, the relative height change of the phosphor layer, the distance between the address electrode and the M electrode, and the relative height change of the phosphor layer according to the applicant's experiment are shown in Table 1.

<표 1>TABLE 1

MY전극간 간격MY electrode spacing 격벽의 높이Height of bulkhead 형광체층의 높이Height of phosphor layer 오방전셀수Number of false discharge cells 비교예1Comparative Example 1 7575 120120 120120 99 비교예2Comparative Example 2 118118 55 실시예1Example 1 116116 00 실시예2Example 2 114114 00 실시예3Example 3 112112 00 실시예4Example 4 110110 00 실시예5Example 5 108108 00 실시예6Example 6 106106 00 실시예7Example 7 104104 00 실시예8Example 8 102102 00 실시예9Example 9 100100 00 실시예10Example 10 9898 00 실시예11Example 11 9696 00 실시예12Example 12 9494 00

(단위:㎛)(Unit: μm)

표 1을 참조하면, 격벽의 높이를 120 마이크로미터로 고정하고, M 전극과 어드레스 전극간의 간격을 75 마이크로미터로 각각 고정하고, 형광체층의 높이를 120 마이크로미터로부터 94 마이크로미터까지 2 마이크로미터씩 줄여서 오방전 방전 셀수를 측정하였다.Referring to Table 1, the height of the partition wall is fixed at 120 micrometers, the distance between the M electrode and the address electrode is fixed at 75 micrometers, respectively, and the height of the phosphor layer is 2 micrometers from 120 micrometers to 94 micrometers. In short, the number of false positive discharge cells was measured.

비교예 1과 비교예 2의 경우, 격벽의 높이가 120 마이크로미터일 때, 형광체층의 높이를 각각 120, 118 마이크로미터로 변화시킬시에 오방전 방전 셀수는 각각 9개, 5개였다.In the case of the comparative example 1 and the comparative example 2, when the height of a partition was 120 micrometers, when the height of the fluorescent substance layer was changed to 120 and 118 micrometers, the number of erroneous discharge discharge cells was 9 and 5, respectively.

반면에, 실시예 1 내지 실시예 12의 경우, 격벽의 높이가 120 마이크로미터 일 때, 형광체층의 높이를 각각 116, 114, 112, 110, 108, 106, 104, 102, 100, 98, 96, 94 마이크로미터로 변화시킬시에 오방전 방전 셀수는 모두 0였다.On the other hand, in Examples 1 to 12, when the height of the partition wall is 120 micrometers, the height of the phosphor layer is 116, 114, 112, 110, 108, 106, 104, 102, 100, 98, 96, respectively. , The number of false-discharge discharge cells was 0 when changing to 94 micrometers.

도시되어 있지 않지만, 격벽의 높이가 120 마이크로미터일 때, 형광체층의 높이가 94 마이크로미터 미만으로 변화시킬 시에는 M 전극과 어드레스 전극간에 방전이 되지 않았다.Although not shown, when the height of the partition wall is 120 micrometers, no discharge is generated between the M electrode and the address electrode when the height of the phosphor layer is changed to less than 94 micrometers.

따라서, 이를 정리하면, 격벽의 높이와 형광체층의 높이가 상술한 바 있는 <수학식 1>을 만족하고, 격벽의 높이와, Y 및 M 전극간의 간격이 <수학식 2>를 만족하게 되면, 오방전이 발생하지 않음을 알 수 있다.Therefore, in summary, when the height of the partition wall and the height of the phosphor layer satisfy the above-described <Equation 1>, and the height of the partition wall and the interval between the Y and M electrodes satisfy the <Equation 2>, It can be seen that no erroneous discharge occurs.

이상의 설명에서와 같이 본 발명의 플라즈마 디스플레이 패널은 다음과 같은 효과를 얻을 수 있다.As described above, the plasma display panel of the present invention can obtain the following effects.

첫째, 격벽의 높이와 형광체층이 도포된 높이를 특정한 수식으로 한정하여서 오방전이 발생하지 않는다.First, by limiting the height of the partition and the height of the phosphor layer is applied to a specific formula does not cause an erroneous discharge.

둘째, M 전극과 어드레스 전극간의 간격과, 형광체층이 도포된 높이를 특정한 수식으로 한정하여서 오방전이 발생하지 않는다.Second, the misdischarge does not occur by limiting the distance between the M electrode and the address electrode and the height of the phosphor layer applied to a specific formula.

셋째, 모든 X 및 Y 전극 사이에 형성된 M 전극이 주사되면서 어드레싱이 수행됨에 따라서, 모든 X 및 Y 전극에 의한 방전 셀을 설정할 수가 있다.Third, as addressing is performed while the M electrodes formed between all the X and Y electrodes are scanned, the discharge cells by all the X and Y electrodes can be set.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (7)

다수의 제 1 방전 전극이 배치된 제 1 패널;과,A first panel on which a plurality of first discharge electrodes are disposed; 상기 제 1 방전 전극과 교차하는 방향으로 배치되어서 어드레싱되는 제 2 방전 전극이 배치된 제 2 패널;과,A second panel disposed in a direction crossing the first discharge electrode and having a second discharge electrode disposed therein; 상기 제 1 및 제 2 패널 사이에 배치되어서, 방전 셀을 한정하는 격벽;과,A partition wall disposed between the first and second panels to define a discharge cell; 상기 방전 셀내에 도포된 적,녹,청색의 형광체층;을 포함하고,And a red, green, and blue phosphor layer coated in the discharge cell. 상기 격벽의 높이와 형광체층의 도포된 높이는 하기 수학식 1을 만족하는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a height of the barrier rib and a coated height of the phosphor layer satisfy Equation 1 below. <수학식 1> <Equation 1> 0.78 ≤ H2/H1 ≤ 0.970.78 ≤ H 2 / H 1 ≤ 0.97 여기서, H1는 상기 격벽의 높이이고, H2는 형광체층의 높이이다. Here, H 1 is the height of the partition wall, H 2 is the height of the phosphor layer. 제 1 항에 있어서,The method of claim 1, 상기 제 1 방전 전극은 상기 전면 패널의 일방향을 따라서 교대로 배치된 X 전극과, Y 전극과, 상기 X 및 Y 전극 사이의 방전 갭에 배치된 M 전극으로 이루어지고, 상기 제 2 방전 전극은 상기 Y 전극과 어드레싱되는 어드레스 전극으로 이루어진 것을 특징으로 하는 플라즈마 디스플레이 패널.The first discharge electrode is composed of X electrodes alternately disposed along one direction of the front panel, a Y electrode, and an M electrode disposed in a discharge gap between the X and Y electrodes, and the second discharge electrode A plasma display panel comprising an address electrode addressed to a Y electrode. 제 2 항에 있어서,The method of claim 2, 상기 격벽의 높이와, M 전극과 Y 전극의 간격은 하기 수학식 2를 만족하는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the height of the barrier rib and the gap between the M electrode and the Y electrode satisfy the following Equation 2. <수학식 2><Equation 2> 1.25 ≤ H2/G ≤ 1.551.25 ≤ H 2 / G ≤ 1.55 여기서, H2는 상기 격벽의 높이이고, G는 M 전극과 Y 전극의 간격이다. Here, H 2 is the height of the partition wall, G is the gap between the M electrode and the Y electrode. 제 2 항에 있어서,The method of claim 2, 상기 M 전극은 투명한 전극 라인과, 상기 투명한 전극 라인상에 중첩된 버스 전극 라인으로 이루어진 것을 특징으로 하는 플라즈마 디스플레이 패널.And the M electrode comprises a transparent electrode line and a bus electrode line superimposed on the transparent electrode line. 제 4 항에 있어서,The method of claim 4, wherein 상기 투명 전극 라인은 상기 버스 전극 라인보다 상대적으로 폭이 넓게 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the transparent electrode line is formed to be relatively wider than the bus electrode line. 제 2 항에 있어서,The method of claim 2, 상기 M 전극의 폭은 상기 X 및 Y 전극의 폭보다 상대적으로 좁게 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the width of the M electrode is relatively narrower than the width of the X and Y electrodes. 제 2 항에 있어서,The method of claim 2, 상기 X 및 M 전극간에는 트리거 방전 전압이 인가되고, X 및 Y 전극 간에는 유지 방전 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널.A trigger discharge voltage is applied between the X and M electrodes, and a sustain discharge voltage is applied between the X and Y electrodes.
KR1020050015366A 2005-02-24 2005-02-24 Plasma display panel KR100670297B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050015366A KR100670297B1 (en) 2005-02-24 2005-02-24 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050015366A KR100670297B1 (en) 2005-02-24 2005-02-24 Plasma display panel

Publications (2)

Publication Number Publication Date
KR20060094311A true KR20060094311A (en) 2006-08-29
KR100670297B1 KR100670297B1 (en) 2007-01-17

Family

ID=37602170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050015366A KR100670297B1 (en) 2005-02-24 2005-02-24 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100670297B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850901B1 (en) * 2006-12-08 2008-08-07 엘지전자 주식회사 Plasma Display Panel and Plasma Display Apparatus equip with the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850901B1 (en) * 2006-12-08 2008-08-07 엘지전자 주식회사 Plasma Display Panel and Plasma Display Apparatus equip with the same

Also Published As

Publication number Publication date
KR100670297B1 (en) 2007-01-17

Similar Documents

Publication Publication Date Title
KR100670297B1 (en) Plasma display panel
KR100759449B1 (en) Plasma display panel
KR100581921B1 (en) Plasma display panel
KR100719545B1 (en) Plasma display panel
KR100581932B1 (en) Plasma display panel
KR100647632B1 (en) Plasma display panel
KR100669723B1 (en) Plasma display panel
KR100615269B1 (en) Plasma display panel
KR100581938B1 (en) Plasma display panel
KR100647649B1 (en) Plasma display panel
KR100647650B1 (en) Plasma display panel
KR100648716B1 (en) Plasma display panel and driving method thereof
KR20090005805A (en) Plasma display panel
KR100730184B1 (en) Plasma display panel
KR100615308B1 (en) Plasma display panel and flat display device comprising the same
KR100581931B1 (en) Plasma display panel
KR100578807B1 (en) Plasma display panel
KR100637236B1 (en) Plasma display panel
KR100600891B1 (en) Plasma Display Panel
JP2007073526A (en) Plasma display panel and its driving method
KR20060087635A (en) Plasma display panel
KR20060068260A (en) Plasma display panel
KR20060003640A (en) Plasma display panel with multi-electrodes having different distance
KR20060019151A (en) Plasma display panel
KR20070009516A (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee