KR100315125B1 - Plasma Display Panel - Google Patents

Plasma Display Panel Download PDF

Info

Publication number
KR100315125B1
KR100315125B1 KR1020000003518A KR20000003518A KR100315125B1 KR 100315125 B1 KR100315125 B1 KR 100315125B1 KR 1020000003518 A KR1020000003518 A KR 1020000003518A KR 20000003518 A KR20000003518 A KR 20000003518A KR 100315125 B1 KR100315125 B1 KR 100315125B1
Authority
KR
South Korea
Prior art keywords
sustain electrode
scan
electrode
discharge
trigger
Prior art date
Application number
KR1020000003518A
Other languages
Korean (ko)
Other versions
KR20010076097A (en
Inventor
안성용
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1020000003518A priority Critical patent/KR100315125B1/en
Priority to US09/768,005 priority patent/US6603265B2/en
Priority to JP2001017183A priority patent/JP3977598B2/en
Publication of KR20010076097A publication Critical patent/KR20010076097A/en
Application granted granted Critical
Publication of KR100315125B1 publication Critical patent/KR100315125B1/en
Priority to JP2004212193A priority patent/JP2004296451A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/28Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38Dielectric or insulating layers

Abstract

본 발명은 높은 발광효율을 얻을 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel capable of obtaining a high luminous efficiency.

본 발명의 플라즈마 디스플레이 패널은 방전셀의 가장자리에 배치되게끔 상부기판 상에 형성된 주사/서스테인전극 및 공통서스테인전극과, 주사/서스테인전극과 공통서스테인전극 사이에 배치되게끔 상부기판 상에 형성된 제 1 및 제 2 트리거전극과, 주사/서스테인전극, 공통서스테인전극, 제 1 및 제 2 트리거전극을 덮게끔 상부기판 상에 형성되며 주사/서스테인전극 및 공통서스테인전극측 보다 제 1 및 제 2 트리거전극측의 두께가 얇게 설정되는 유전체층을 구비한다.The plasma display panel of the present invention includes a scan / sustain electrode and a common sustain electrode formed on the upper substrate so as to be disposed at an edge of the discharge cell, and a first substrate formed on the upper substrate so as to be disposed between the scan / sustain electrode and the common sustain electrode. And formed on the upper substrate to cover the second trigger electrode, the scan / sustain electrode, the common sustain electrode, the first and second trigger electrodes, and the first and second trigger electrode sides than the scan / sustain electrode and the common sustain electrode side. The dielectric layer is set to have a thin thickness.

본 발명에 의하면, 상부기판의 중앙부에 트리거전극을 형성하고, 상부기판의 가장자리에 주사/서스테인전극 및 공통서스테인전극을 형성하여 발광셀의 가장자리에서 방전을 일으킴으로써 발광효율을 향상시킴은 물론 트리거 전극들이 형성되는 상부 유전체층의 중앙부와 가장자리의 두께를 다르게 설정하거나 유전율을 상이하게 하여 유전체층에 의한 전압강하를 저하시킨다. 이에 따라, 소비전력을 낮출 뿐 아니라 트리거 방전을 안정화시킬 수 있다.According to the present invention, the trigger electrode is formed at the center of the upper substrate, and the scan / sustain electrode and the common sustain electrode are formed at the edge of the upper substrate to generate discharge at the edge of the light emitting cell, thereby improving the luminous efficiency as well as the trigger electrode. The thickness of the center portion and the edge of the upper dielectric layer in which they are formed is set differently or the dielectric constant is different to lower the voltage drop caused by the dielectric layer. As a result, power consumption can be reduced, and trigger discharge can be stabilized.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}Plasma Display Panel

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 높은 발광효율을 얻을 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly to a plasma display panel capable of obtaining high luminous efficiency.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 'PDP'라 함)은 가스방전에 의해 발생되는 진공 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.Plasma Display Panel (hereinafter referred to as 'PDP') is a display device using visible light generated from a phosphor when vacuum ultraviolet rays generated by gas discharge excite the phosphor. PDP is thinner and lighter than Cathode Ray Tube (CRT), which has been the mainstay of display means, and has the advantage of being able to realize high definition large screen. PDP is composed of a plurality of discharge cells arranged in a matrix form, one discharge cell constitutes a pixel of the screen.

도 1은 종래의 교류 면방전 PDP의 방전셀 구조를 도시한 사시도이다.1 is a perspective view showing a discharge cell structure of a conventional AC surface discharge PDP.

도 1을 참조하면, 종래의 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스 전극(20X)을 구비한다. 주사/서스테인전극(12Y)과 공통서스테인전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(10)/하부기판(18)과 격벽(24) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.Referring to FIG. 1, a discharge cell of a conventional AC surface discharge type PDP is formed on a scan / sustain electrode 12Y and a common sustain electrode 12Z formed on an upper substrate 10, and a lower substrate 18. The address electrode 20X is provided. The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 having the scan / sustain electrode 12Y and the common sustain electrode 12Z side by side. In the upper dielectric layer 14, wall charges generated during plasma discharge are accumulated. The protective layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used. The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode 20X is formed, and the phosphor layer 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24. The address electrode 20X is formed in the direction crossing the scan / sustain electrode 12Y and the common sustain electrode 12Z. The partition wall 24 is formed in parallel with the address electrode 20X to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert gas for gas discharge is injected into the discharge space provided between the upper substrate 10 / lower substrate 18 and the partition wall 24.

이러한 교류 면방전형 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 표현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67㎳)은 8개의 서브필드들로 나누어지게 된다. 아울러, 8개의 서브필드들 각각은 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 표현할 수 있게 된다.The AC surface discharge type PDP is driven by dividing one frame into several subfields having different discharge times in order to express gray level of an image. Each subfield is further divided into a reset period for uniformly generating discharge, an address period for selecting a discharge cell, and a sustain period for expressing gray scale according to the number of discharges. For example, when the image is to be displayed with 256 gray levels, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields. Each of the eight subfields is further divided into an address period and a sustain period. Here, the reset period and the address period of each subfield are the same for each subfield, while the sustain period is 2 n (n = 0,1,2,3,4,5,6,7) in each subfield. Is increased. In this way, since the sustain period is changed in each subfield, the gray level of the image can be expressed.

여기서, 리셋기간에는 주사/서스테인전극(12Y)에 리셋 펄스가 공급되어 리셋방전이 일어난다. 어드레스 기간에는 주사/서스테인전극(12Y)에 주사펄스가 공급됨과 아울러 어드레스전극(20X)에 데이터 펄스가 공급되어 두 전극(12Y,20X) 간에 어드레스 방전이 일어난다. 어드레스 방전시에는 상/하부 유전체층(14,22)에 벽전하가 형성된다. 서스테인 기간에는 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)에 교번적으로 공급되는 교류신호에 의해 두 전극(12Y,12Z) 간에 서스테인 방전이 일어난다.Here, in the reset period, a reset pulse is supplied to the scan / sustain electrode 12Y to cause a reset discharge. In the address period, scan pulses are supplied to the scan / sustain electrodes 12Y, and data pulses are supplied to the address electrodes 20X to generate address discharges between the two electrodes 12Y and 20X. During the address discharge, wall charges are formed in the upper and lower dielectric layers 14 and 22. In the sustain period, sustain discharge is generated between the two electrodes 12Y and 12Z by an alternating current signal alternately supplied to the scan / sustain electrode 12Y and the common sustain electrode 12Z.

하지만, 이와 같은 종래의 교류 면방전 PDP는 서스테인 방전공간이 상부기판(10)의 중앙에 집중되어 방전공간의 활용도가 떨어진다. 이에 따라 방전면적이 축소되어 발광효율이 저하되는 문제점이 있다.However, in the conventional AC surface discharge PDP, the sustain discharge space is concentrated in the center of the upper substrate 10, thereby decreasing the utilization of the discharge space. Accordingly, there is a problem that the discharge area is reduced and the luminous efficiency is reduced.

따라서, 본 발명의 목적은 발광효율을 향상시킬 수 있도록 한 플라즈마 디스플레이 패널을 제공하는데 있다.Accordingly, an object of the present invention is to provide a plasma display panel capable of improving luminous efficiency.

도 1은 종래의 교류 면방전 PDP의 방전셀 구조를 도시한 사시도.1 is a perspective view showing a discharge cell structure of a conventional AC surface discharge PDP.

도 2는 본 발명의 제 1 실시예에 의한 교류 면방전 PDP의 방전셀 구조를 도시한 사시도.2 is a perspective view showing a discharge cell structure of an AC surface discharge PDP according to a first embodiment of the present invention;

도 3은 도 2도 에 도시된 교류 면방전 PDP의 측면도.3 is a side view of the AC surface discharge PDP shown in FIG. 2;

도 4는 본 발명의 제 2 실시예에 의한 교류 면방전 PDP를 나타낸 도면.4 is a diagram showing an AC surface discharge PDP according to a second embodiment of the present invention.

도 5는 본 발명의 제 3 실시예에 의한 교류 면방전 PDP를 나타낸 도면.5 is a diagram showing an AC surface discharge PDP according to a third embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10,30 : 상부기판 12Y,32Y : 주사/서스테인전극10,30: upper substrate 12Y, 32Y: scan / sustain electrode

12Z,32Z : 공통서스테인전극 14,36,22,44,50,52,54,56 : 유전체층12Z, 32Z: common sustain electrode 14,36,22,44,50,52,54,56: dielectric layer

16,38 : 보호막 18,40 : 하부기판16,38: protective film 18,40: lower substrate

20X,42X : 어드레스전극 24,46 : 격벽20X, 42X: address electrode 24, 46: partition wall

26,48 : 형광체 34Y,34Z : 트리거전극26,48: phosphor 34Y, 34Z: trigger electrode

상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널은 방전셀의 가장자리에 배치되게끔 상부기판 상에 형성된 주사/서스테인전극 및 공통서스테인전극과, 주사/서스테인전극과 공통서스테인전극 사이에 배치되게끔 상부기판 상에 형성된 제 1 및 제 2 트리거전극과, 주사/서스테인전극, 공통서스테인전극, 제 1 및 제 2 트리거전극을 덮게끔 상부기판 상에 형성되며 주사/서스테인전극 및 공통서스테인전극측 보다 제 1 및 제 2 트리거전극측의 두께가 얇게 설정되는 유전체층을 구비한다.In order to achieve the above object, the plasma display panel according to the present invention has a scan / sustain electrode and a common sustain electrode formed on an upper substrate so as to be disposed at an edge of a discharge cell, and an upper portion of the plasma display panel to be disposed between a scan / sustain electrode and a common sustain electrode. The first and second trigger electrodes formed on the substrate, and the scan / sustain electrode, the common sustain electrode, and the first and second trigger electrodes formed on the upper substrate so as to cover the first and second trigger electrodes and the first and second trigger electrodes. And a dielectric layer having a thin thickness on the second trigger electrode side.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 2 내지 도 5를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 2 to 5.

도 2는 본 발명의 제 1 실시예에 의한 교류 면방전 PDP의 방전셀 구조를 도시한 사시도이다.2 is a perspective view showing the discharge cell structure of the AC surface discharge PDP according to the first embodiment of the present invention.

도 2를 참조하면, 본 발명 제 1 실시예의 교류 면방전형 PDP는 방전셀의 중앙부에 위치하게끔 상부기판(30) 상에 형성된 제 1 및 제 2 트리거전극(34Y,34Z)과, 방전셀의 가장자리에 위치하게끔 상부기판(30) 상에 형성된 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)과, 트리거전극(34Y,34Z)들과 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)들과 직교되는 방향으로 하부기판(40)의 중앙부에 형성된 어드레스 전극(42X)을 구비한다. 주사/서스테인전극(32Y), 제 1 트리거전극(34Y), 제 2 트리거전극(34Z) 및 공통서스테인전극(32Z)이 나란하게 형성된 상부기판(30)에는 상부 유전체층(36)과 보호막(38)이 적층된다. 어드레스전극(42X)이 형성된 하부기판(40) 상에는 하부 유전체층(44) 및 격벽(46)이 형성되며, 하부 유전체층(44)과 격벽(46) 표면에는 형광체층(48)이 도포된다. 방전셀 중앙부에 좁은간격(Ni)으로 형성된 트리거 전극들(34Y,34Z)은 서스테인 기간 중 교류펄스를 공급받아 서스테인 방전을 개시하기 위해 사용된다. 방전셀 가장자리에 넓은간격(Wi)으로 형성된 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)은 서스테인 기간중 교류펄스를 공급받아 트리거 전극들(34Y,34Z) 간에 방전이 개시된 다음 플라즈마 방전을 유지시키기 위해 사용된다.Referring to FIG. 2, the AC surface discharge type PDP according to the first embodiment of the present invention includes first and second trigger electrodes 34Y and 34Z formed on the upper substrate 30 so as to be positioned at the center of the discharge cell, and edges of the discharge cell. The scan / sustain electrode 32Y and the common sustain electrode 32Z, the trigger electrodes 34Y and 34Z, the scan / sustain electrode 32Y and the common sustain electrode 32Z formed on the upper substrate 30 so as to be positioned at And an address electrode 42X formed in the center portion of the lower substrate 40 in a direction perpendicular to each other. The upper dielectric layer 36 and the protective film 38 are formed on the upper substrate 30 having the scan / sustain electrode 32Y, the first trigger electrode 34Y, the second trigger electrode 34Z, and the common sustain electrode 32Z side by side. This is laminated. The lower dielectric layer 44 and the barrier rib 46 are formed on the lower substrate 40 on which the address electrode 42X is formed, and the phosphor layer 48 is coated on the surfaces of the lower dielectric layer 44 and the barrier rib 46. The trigger electrodes 34Y and 34Z formed at a narrow interval Ni in the center of the discharge cell are used to start sustain discharge by receiving an AC pulse during the sustain period. The scan / sustain electrode 32Y and the common sustain electrode 32Z formed at a wide interval Wi at the edge of the discharge cell are supplied with alternating current pulses during the sustain period, and then discharge is started between the trigger electrodes 34Y and 34Z. Used to maintain.

도 3 내지 도 5는 한 방전셀내의 모든 전극구조를 보여주기 위하여 하부기판에 대하여 상부기판을 90。 회전시켜 도시한다.3 to 5 show that the upper substrate is rotated 90 ° with respect to the lower substrate to show all the electrode structures in one discharge cell.

도 3을 참조하여 동작과정을 상세히 설명하면 다음과 같다.The operation process will be described in detail with reference to FIG. 3 as follows.

본 발명의 제 1 실시예의 교류 면방전형 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 표현하는 서스테인 기간으로 나뉘어진다. 리셋 기간에는 방전셀의 제 2 트리거전극(34Z)에 리셋 펄스가 공급되어 방전셀 초기화를 위한 리셋 방전이 일어난다. 어드레스 기간에는 제 1 트리거전극(34Y)에 주사펄스를 순차적으로 공급함과 아울러 주사펄스에 동기된 데이터 펄스를 어드레스전극(42X)에 공급한다. 이때, 데이터가 공급된 방전셀에서는 어드레스 방전이 일어난다. 서스테인 기간에는 제 1 및 제 2 트리거전극(34Y,34Z)과 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)에 서로 다른 레벨의 교류 펄스를 교번적으로 인가한다. 먼저, 제 1 및 제 2 트리거전극(34Y,34Z) 사이에 방전이 개시되면, 이때 발생된 하전입자들의 프라이밍(Priming) 효과에 의해 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)간의 2차 방전이 유도된다. 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z) 간의 간격(Wi)이 크더라도 제 1 및 제 2 트리거전극(34Y,34Z) 간의 프라이밍 방전으로 인해 비교적 낮은 전압레벨의 서스테인 펄스로도 방전을 일으킬 수 있게 된다. 이러한 방법에 의해 좁은 간격(Ni)으로 형성된 트리거 전극들(34Y,34Z)을 이용하여 1차적으로 방전을 개시시킴으로써 방전 개시 전압의 상승을 억제하면서도 프라이밍 효과에 의해 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z) 간에 방전 경로가 긴 서스테인 방전을 일으킬 수 있다. 그리하여 자외선의 발생량을 증가시킴과 아울러 발광 면적을 넓혀 발광효율을 향상시키게 된다.The AC surface discharge type PDP according to the first embodiment of the present invention is driven by dividing one frame into several subfields having different discharge times in order to express gray levels of an image. Each subfield is further divided into a reset period for uniformly generating discharge, an address period for selecting a discharge cell, and a sustain period for expressing gray scale according to the number of discharges. In the reset period, a reset pulse is supplied to the second trigger electrode 34Z of the discharge cell to generate reset discharge for initializing the discharge cell. In the address period, scan pulses are sequentially supplied to the first trigger electrode 34Y, and data pulses synchronized with the scan pulses are supplied to the address electrodes 42X. At this time, an address discharge occurs in the discharge cell supplied with data. In the sustain period, alternating pulses of different levels are alternately applied to the first and second trigger electrodes 34Y and 34Z, the scan / sustain electrodes 32Y, and the common sustain electrode 32Z. First, when a discharge is started between the first and second trigger electrodes 34Y and 34Z, two between the scan / sustain electrode 32Y and the common sustain electrode 32Z due to the priming effect of the charged particles generated at this time. Differential discharges are induced. Even if the distance Wi between the scan / sustain electrode 32Y and the common sustain electrode 32Z is large, the discharge can be performed even with sustain pulses having a relatively low voltage level due to the priming discharge between the first and second trigger electrodes 34Y and 34Z. It can be raised. By using this method, the discharge is primarily initiated using the trigger electrodes 34Y and 34Z formed at a narrow interval Ni, thereby suppressing the rise of the discharge start voltage, while the scan / sustain electrode 32Y and the common electrode are controlled by the priming effect. A long sustain discharge path may occur between the sustain electrodes 32Z. Thus, the amount of ultraviolet rays is increased, and the light emitting area is increased to improve the light emitting efficiency.

본 발명의 제 1 실시예에 의한 교류 면방전 PDP는 발광을 수반하지 않고 방전효율을 높일 수 있도록 트리거 전극들 사이에 가능한 한 낮은 전압을 인가하여 트리거 전극에서의 불필요한 전력소모를 최소화 할 필요가 있다. 하지만, 상부 유전체층(36)의 두께로 인하여 트리거 전극들(34Y,34Z) 사이에 높은 전압을 인가해야 한다. 이에 따라, 상부 유전체층(36)의 전압강하에 의하여 방전효율이 저하되는 문제점이 있다.In the AC surface discharge PDP according to the first embodiment of the present invention, it is necessary to apply a voltage as low as possible between trigger electrodes so as to increase discharge efficiency without light emission, thereby minimizing unnecessary power consumption at the trigger electrode. . However, due to the thickness of the upper dielectric layer 36, a high voltage must be applied between the trigger electrodes 34Y and 34Z. Accordingly, there is a problem that the discharge efficiency is lowered by the voltage drop of the upper dielectric layer 36.

도 4는 본 발명의 제 2 실시예에 의한 교류 면방전 PDP를 나타낸다.4 shows an AC surface discharge PDP according to a second embodiment of the present invention.

도 4를 참조하면, 본 발명의 제 2 실시예에 의한 교류 면방전 PDP는 가장자리와 단차가 있는 상부 유전체층(50)을 구비한다. 상부 유전체층(50)은 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)이 형성되는 부분과 트리거 전극들(34Y,34Z)이 형성되는 부분으로 나누어진다. 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z) 위에 형성되는 상부 유전체층(50)은 본 발명의 제 1 실시예와같이 기준두께(Tthick)를 유지한다. 하지만, 트리거 전극들(34Y,34Z) 위에 형성되는 상부 유전체층(50)의 두께(Tthin)는 기준두께(Tthick) 보다 작게 설정된다.Referring to FIG. 4, the AC surface discharge PDP according to the second embodiment of the present invention includes an upper dielectric layer 50 having an edge and a step. The upper dielectric layer 50 is divided into a portion where the scan / sustain electrode 32Y and the common sustain electrode 32Z are formed, and a portion where the trigger electrodes 34Y and 34Z are formed. The upper dielectric layer 50 formed on the scan / sustain electrode 32Y and the common sustain electrode 32Z maintains the thickness as in the first embodiment of the present invention. However, the thickness Tthin of the upper dielectric layer 50 formed on the trigger electrodes 34Y and 34Z is set smaller than the reference thickness Tthick.

본 발명의 제 2 실시예에 의한 상세한 동작과정은 다음과 같다. 먼저, 리셋 기간에는 방전셀의 제 2 트리거전극(34Z)에 리셋 펄스가 공급되어 방전셀 초기화를 위한 리셋 방전이 일어난다. 이때, 제 2 트리거전극(34Y) 위에 형성되는 상부 유전체층(50)의 두께(Tthin)가 기준두께(Tthick) 보다 작게 설정되었기 때문에 낮은 전압으로 리셋 방전을 할 수 있다. 어드레스 기간에는 제 1 트리거전극(34Y)에 주사펄스를 순차적으로 공급함과 아울러 주사펄스에 동기된 데이터 펄스를 어드레스전극(42X)에 공급한다. 이때, 데이터가 공급된 방전셀에서는 어드레스 방전이 일어난다. 서스테인 기간에는 제 1 및 제 2 트리거전극(34Y,34Z)과 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)에 서로 다른 레벨의 교류 펄스를 교번적으로 인가한다. 먼저, 제 1 및 제 2 트리거전극(34Y,34Z) 간에 1차 방전이 일어나 하전입자들을 생성한다. 이때, 제 1 및 제 2 트리거전극(34Y,34Z) 위에 형성된 상부 유전체층(50)의 두께(Tthin)가 기준두께(Tthick) 이하로 형성되었으므로 상부 유전체층(50)에 의한 전압강하가 작아진다. 즉, 상부 유전체층(50)의 전압강하가 작아지기 때문에 그만큼 작은 전압으로 제 1 및 제 2 트리거전극(34Y,34Z) 간에 1차 방전을 할 수 있다. 제 1 및 제 2 트리거전극(34Y,34Z) 사이에 방전이 개시되면, 이때 발생된 하전입자들의 프라이밍 효과에 의해 방전셀의 가장자리에 형성된 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z) 간의 2차 방전이 유도된다. 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z) 간의 간격이 길더라도 제 1 및 제 2 트리거전극(34Y,34Z) 간의 프라이밍 방전으로 인해 비교적 낮은 전압레벨의 서스테인 펄스로 장거리 방전을 일으킬 수 있게 된다. 이러한 방법에 의해 낮은 전압을 트리거 전극들(34Y,34Z)에 인가하여 1차 방전을 함으로써, 방전 개시 전압의 상승을 억제하면서도 프라이밍 효과에 의해 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z) 간에 방전 경로가 긴 서스테인 방전을 일으킬 수 있다. 그리하여 발광 면적을 넓혀 발광효율을 향상시키게 된다.The detailed operation process according to the second embodiment of the present invention is as follows. First, in the reset period, a reset pulse is supplied to the second trigger electrode 34Z of the discharge cell to generate reset discharge for initializing the discharge cell. At this time, since the thickness Tthin of the upper dielectric layer 50 formed on the second trigger electrode 34Y is set smaller than the reference thickness Tthick, reset discharge may be performed at a low voltage. In the address period, scan pulses are sequentially supplied to the first trigger electrode 34Y, and data pulses synchronized with the scan pulses are supplied to the address electrodes 42X. At this time, an address discharge occurs in the discharge cell supplied with data. In the sustain period, alternating pulses of different levels are alternately applied to the first and second trigger electrodes 34Y and 34Z, the scan / sustain electrodes 32Y, and the common sustain electrode 32Z. First, primary discharge occurs between the first and second trigger electrodes 34Y and 34Z to generate charged particles. At this time, since the thickness of the upper dielectric layer 50 formed on the first and second trigger electrodes 34Y and 34Z is less than or equal to the reference thickness, the voltage drop by the upper dielectric layer 50 is reduced. That is, since the voltage drop of the upper dielectric layer 50 is small, the primary discharge can be performed between the first and second trigger electrodes 34Y and 34Z with the small voltage. When the discharge is started between the first and second trigger electrodes 34Y and 34Z, between the scan / sustain electrode 32Y and the common sustain electrode 32Z formed at the edge of the discharge cell due to the priming effect of the charged particles generated at this time. Secondary discharge is induced. Even if the interval between the scan / sustain electrode 32Y and the common sustain electrode 32Z is long, a long distance discharge can be caused by a sustain pulse of a relatively low voltage level due to the priming discharge between the first and second trigger electrodes 34Y and 34Z. . By applying a low voltage to the trigger electrodes 34Y and 34Z in this manner to perform primary discharge, the scan / sustain electrode 32Y and the common sustain electrode 32Z are prevented by the priming effect while suppressing an increase in the discharge start voltage. A long discharge path can cause sustain discharge in the liver. Thus, the luminous area is increased to improve luminous efficiency.

도 5는 본 발명의 제 3 실시예에 의한 교류 면방전 PDP를 나타낸다.5 shows an AC surface discharge PDP according to a third embodiment of the present invention.

도 5를 참조하면, 본 발명의 제 3 실시예에 의한 교류 면방전 PDP는 가장자리와 중앙부가 상이한 유전율 가지는 상부 유전체층(52,54,56)을 구비한다. 상부 유전체층(52,54,56)은 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)이 형성되는 부분과 트리거 전극들(34Y,34Z)이 형성되는 부분으로 나뉘어진다. 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z) 위에 형성되는 상부 유전체층(52,54)은 본 발명의 제 1 실시예와 같이 기준 유전율을 유지한다. 하지만, 트리거 전극들(34Y,34Z) 위에 형성되는 상부 유전체층(56)의 유절율은 기준 유전율 보다 낮게 설정된다. 이에 따라 트리거 전극들(34Y,34Z)의 주사펄스 및 서스테인 펄스의 전압레벨을 낮게 하여도 어드레스 방전 및 서스테인 방전을 일으킬 수 있다.Referring to FIG. 5, the AC surface discharge PDP according to the third embodiment of the present invention includes upper dielectric layers 52, 54, and 56 having dielectric constants different from edges and centers thereof. The upper dielectric layers 52, 54, and 56 are divided into a portion where the scan / sustain electrode 32Y and the common sustain electrode 32Z are formed and a portion where the trigger electrodes 34Y and 34Z are formed. The upper dielectric layers 52 and 54 formed on the scan / sustain electrode 32Y and the common sustain electrode 32Z maintain the reference dielectric constant as in the first embodiment of the present invention. However, the dielectric constant of the upper dielectric layer 56 formed on the trigger electrodes 34Y and 34Z is set lower than the reference dielectric constant. Accordingly, even when the voltage levels of the scan pulses and the sustain pulses of the trigger electrodes 34Y and 34Z are lowered, address discharge and sustain discharge can be caused.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널에 의하면 상부기판의 중앙부에 트리거전극을 형성하고, 상부기판의 가장자리에 주사/서스테인전극 및 공통서스테인전극을 형성하여 발광셀의 가장자리에서 방전을 일으킴으로써 발광효율이 향상된다. 특히, 본 발명에 따른 플라즈마 디스플레이 패널에 의하면 트리거 전극들이 형성되는 상부 유전체층의 중앙부와 가장자리의 두께를 다르게 설정하거나 유전율을 상이하게 하여 유전체층에 의한 전압강하를 저하시킨다. 이에 따라, 소비전력을 낮출 뿐 아니라 트리거 방전을 안정화시킬 수 있다.As described above, according to the plasma display panel according to the present invention, the trigger electrode is formed at the center of the upper substrate, and the scan / sustain electrode and the common sustain electrode are formed at the edge of the upper substrate to generate a discharge at the edge of the light emitting cell. The luminous efficiency is improved. In particular, according to the plasma display panel according to the present invention, the thickness of the center portion and the edge of the upper dielectric layer in which the trigger electrodes are formed are set differently or the dielectric constant is different to reduce the voltage drop caused by the dielectric layer. As a result, power consumption can be reduced, and trigger discharge can be stabilized.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (5)

방전셀의 가장자리에 배치되게끔 상부기판 상에 형성된 주사/서스테인전극 및 공통서스테인전극과,A scan / sustain electrode and a common sustain electrode formed on the upper substrate to be disposed at an edge of the discharge cell; 상기 주사/서스테인전극과 공통서스테인전극 사이에 배치되게끔 상기 상부기판 상에 형성된 제 1 및 제 2 트리거전극과,First and second trigger electrodes formed on the upper substrate to be disposed between the scan / sustain electrode and the common sustain electrode; 상기 주사/서스테인전극, 공통서스테인전극, 제 1 및 제 2 트리거전극을 덮게끔 상기 상부기판 상에 형성되며 상기 주사/서스테인전극 및 공통서스테인전극측 보다 상기 제 1 및 제 2 트리거전극측의 두께가 얇게 설정되는 유전체층을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.It is formed on the upper substrate to cover the scan / sustain electrode, the common sustain electrode, the first and the second trigger electrode, and the thickness of the first and second trigger electrode sides is greater than that of the scan / sustain electrode and the common sustain electrode side. And a dielectric layer set thinly. 제 1 항에 있어서,The method of claim 1, 상기 제 1 및 제 2 트리거전극중 어느 하나와 어드레스 방전을 일으키기 위해 하부기판상에 어드레스전극을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.And an address electrode on the lower substrate to cause an address discharge with any one of the first and second trigger electrodes. 방전셀의 가장자리에 배치되게끔 상부기판 상에 형성된 주사/서스테인전극 및 공통서스테인전극과,A scan / sustain electrode and a common sustain electrode formed on the upper substrate to be disposed at an edge of the discharge cell; 상기 주사/서스테인전극과 공통서스테인전극 사이에 배치되게끔 상기 상부기판 상에 형성된 제 1 및 제 2 트리거전극과,First and second trigger electrodes formed on the upper substrate to be disposed between the scan / sustain electrode and the common sustain electrode; 상기 주사/서스테인전극, 공통서스테인전극, 제 1 및 제 2 트리거전극을 덮게끔 상기 상부기판 상에 형성되며 상기 주사/서스테인전극 및 공통서스테인전극측 보다 상기 제 1 및 제 2 트리거전극측의 유전율이 낮게 설정되는 유전체층을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.It is formed on the upper substrate to cover the scan / sustain electrode, the common sustain electrode, the first and the second trigger electrode, and the dielectric constant of the first and second trigger electrode sides is greater than that of the scan / sustain electrode and the common sustain electrode side. And a dielectric layer set low. 제 3 항에 있어서,The method of claim 3, wherein 상기 제 1 및 제 2 트리거전극중 어느 하나와 어드레스 방전을 일으키기 위해 하부기판상에 어드레스전극을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.And an address electrode on the lower substrate to cause an address discharge with any one of the first and second trigger electrodes. 방전셀의 가장자리에 배치되게끔 상부기판 상에 형성된 주사/서스테인전극 및 공통서스테인전극과,A scan / sustain electrode and a common sustain electrode formed on the upper substrate to be disposed at an edge of the discharge cell; 상기 주사/서스테인전극과 공통서스테인전극 사이에 배치되게끔 상기 상부기판 상에 형성된 제 1 및 제 2 트리거전극과,First and second trigger electrodes formed on the upper substrate to be disposed between the scan / sustain electrode and the common sustain electrode; 상기 주사/서스테인전극, 공통서스테인전극, 제 1 및 제 2 트리거전극을 덮게끔 상기 상부기판 상에 형성되며 상기 주사/서스테인전극 및 공통서스테인전극측 보다 상기 제 1 및 제 2 트리거전극측의 두께와 유전율이 낮게 설정되는 유전체층을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.It is formed on the upper substrate to cover the scan / sustain electrode, the common sustain electrode, the first and the second trigger electrode, and the thickness of the first and second trigger electrode side than the scan / sustain electrode and the common sustain electrode side. A plasma display panel comprising a dielectric layer having a low dielectric constant.
KR1020000003518A 2000-01-25 2000-01-25 Plasma Display Panel KR100315125B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020000003518A KR100315125B1 (en) 2000-01-25 2000-01-25 Plasma Display Panel
US09/768,005 US6603265B2 (en) 2000-01-25 2001-01-24 Plasma display panel having trigger electrodes
JP2001017183A JP3977598B2 (en) 2000-01-25 2001-01-25 Plasma display panel
JP2004212193A JP2004296451A (en) 2000-01-25 2004-07-20 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000003518A KR100315125B1 (en) 2000-01-25 2000-01-25 Plasma Display Panel

Publications (2)

Publication Number Publication Date
KR20010076097A KR20010076097A (en) 2001-08-11
KR100315125B1 true KR100315125B1 (en) 2001-11-24

Family

ID=19641367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000003518A KR100315125B1 (en) 2000-01-25 2000-01-25 Plasma Display Panel

Country Status (1)

Country Link
KR (1) KR100315125B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030040720A (en) * 2001-11-15 2003-05-23 엘지전자 주식회사 Plasma display panel
JP2003271089A (en) 2002-03-15 2003-09-25 Fujitsu Hitachi Plasma Display Ltd Plasma display panel and its driving method
KR100856979B1 (en) * 2002-12-10 2008-09-04 오리온피디피주식회사 Plasma Display Device for Multi-screen
KR100553760B1 (en) * 2004-04-29 2006-02-20 삼성에스디아이 주식회사 Plasma display panel

Also Published As

Publication number Publication date
KR20010076097A (en) 2001-08-11

Similar Documents

Publication Publication Date Title
KR100426186B1 (en) Plasma display Panel and Driving Method Thereof
KR100315125B1 (en) Plasma Display Panel
KR100538323B1 (en) Plasma Display Panel
KR100378619B1 (en) Driving Method of Plasma Display Panel
KR100397431B1 (en) Plasma Display Panel and Driving Method thereof
KR20030027436A (en) Plasma display panel
KR100348964B1 (en) Plasma Display Panel inserted Floating Electrode
KR100400377B1 (en) Plasma Display Panel
KR100366939B1 (en) Electrodes in Plasma Display Panel
KR100392955B1 (en) Electrode Structure in Plasma Display Panel
KR100353925B1 (en) Plasma Display Panel With Floating Electrode
KR20020001181A (en) Plasma Display Panel With electrode of Ladder Pattern Form
KR100340439B1 (en) Electrode Structure in Plasma Display Panel
KR100404847B1 (en) Plasma Display Panel
KR100456142B1 (en) Plasma display panel and fabricating mehtod thereof
KR100365506B1 (en) Plasma Display Panel and Driving Method Thereof
KR100373532B1 (en) Driving Method of Plasma Display Panel
KR100365504B1 (en) Plasma Display Panel and Method of fabricating the Same
KR100400378B1 (en) Plasma Display Panel
KR100373530B1 (en) Electrode Structure in Plasma Display Panel
KR100400373B1 (en) Plasma Display Panel
KR100421483B1 (en) Driving Method of Plasma Display Panel
KR100364668B1 (en) Driving Method of Plasma Display Panel
KR100421488B1 (en) Plasma Display Panel
KR100366946B1 (en) Plasma Display Panel

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091029

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee