KR100340439B1 - Electrode Structure in Plasma Display Panel - Google Patents

Electrode Structure in Plasma Display Panel Download PDF

Info

Publication number
KR100340439B1
KR100340439B1 KR1020000036647A KR20000036647A KR100340439B1 KR 100340439 B1 KR100340439 B1 KR 100340439B1 KR 1020000036647 A KR1020000036647 A KR 1020000036647A KR 20000036647 A KR20000036647 A KR 20000036647A KR 100340439 B1 KR100340439 B1 KR 100340439B1
Authority
KR
South Korea
Prior art keywords
electrode
discharge
sustain
display panel
plasma display
Prior art date
Application number
KR1020000036647A
Other languages
Korean (ko)
Other versions
KR20020002162A (en
Inventor
안영준
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1020000036647A priority Critical patent/KR100340439B1/en
Publication of KR20020002162A publication Critical patent/KR20020002162A/en
Application granted granted Critical
Publication of KR100340439B1 publication Critical patent/KR100340439B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/28Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge

Abstract

본 발명은 전극의 단선을 방지함과 아울러 소비전력을 감소시킬 수 있도록 한 플라즈마 디스플레이 패널의 전극구조에 관한 것이다.The present invention relates to an electrode structure of a plasma display panel which can prevent the disconnection of electrodes and reduce power consumption.

본 발명의 플라즈마 디스플레이 패널의 전극구조는 트리거전극에 다수의 홀이 형성되는 것을 특징으로 한다.The electrode structure of the plasma display panel of the present invention is characterized in that a plurality of holes are formed in the trigger electrode.

본 발명에 의하면, 트리거 전극의 주변부와 중심부를 상이하게 형성하여 트리거 전극을 세폭으로 형성함과 아울러 단선을 방지할 수 있다.According to the present invention, the peripheral portion and the central portion of the trigger electrode can be formed differently to form the trigger electrode in a narrow width and to prevent disconnection.

Description

플라즈마 디스플레이 패널의 전극구조{Electrode Structure in Plasma Display Panel}Electrode Structure in Plasma Display Panel

본 발명은 플라즈마 디스플레이 패널의 전극구조에 관한 것으로 특히, 전극의 단선을 방지함과 아울러 소비전력을 감소시킬 수 있도록 한 플라즈마 디스플레이 패널의 전극구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electrode structure of a plasma display panel, and more particularly, to an electrode structure of a plasma display panel capable of preventing disconnection of electrodes and reducing power consumption.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 진공 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.Plasma Display Panel (hereinafter referred to as "PDP") is a display device using visible light generated from a phosphor when vacuum ultraviolet rays generated by gas discharge excite the phosphor. PDP is thinner and lighter than Cathode Ray Tube (CRT), which has been the mainstay of display means, and has the advantage of being able to realize high definition large screen. PDP is composed of a plurality of discharge cells arranged in a matrix form, one discharge cell constitutes a pixel of the screen.

도 1은 종래의 3 전극 교류 면방전형 PDP의 방전셀 구조를 도시한 사시도이다.1 is a perspective view showing a discharge cell structure of a conventional three-electrode AC surface discharge type PDP.

도 1을 참조하면, 종래의 3 전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스 전극(20X)을 구비한다. 주사/서스테인전극(12Y)과 공통서스테인전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(10)/하부기판(18)과 격벽(24) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.Referring to FIG. 1, a discharge cell of a conventional three-electrode AC surface discharge type PDP includes a scan / sustain electrode 12Y and a common sustain electrode 12Z formed on an upper substrate 10, and a lower substrate 18. The formed address electrode 20X is provided. The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 having the scan / sustain electrode 12Y and the common sustain electrode 12Z side by side. In the upper dielectric layer 14, wall charges generated during plasma discharge are accumulated. The protective layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used. The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode 20X is formed, and the phosphor layer 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24. The address electrode 20X is formed in the direction crossing the scan / sustain electrode 12Y and the common sustain electrode 12Z. The partition wall 24 is formed in parallel with the address electrode 20X to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert gas for gas discharge is injected into the discharge space provided between the upper substrate 10 / lower substrate 18 and the partition wall 24.

이러한 교류 면방전형 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스기간 및 방전횟수에 따라 계조를 표현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67㎳)은 8개의 서브필드들로 나누어지게 된다. 아울러, 8개의 서브필드들 각각은 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 표현할 수 있게 된다.The AC surface discharge type PDP is driven by dividing one frame into several subfields having different discharge times in order to express gray level of an image. Each subfield is further divided into a reset period for uniformly causing discharge, an address period for selecting a discharge cell, and a sustain period for expressing gray scale according to the number of discharges. For example, when the image is to be displayed with 256 gray levels, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields. Each of the eight subfields is further divided into an address period and a sustain period. Here, the reset period and the address period of each subfield are the same for each subfield, while the sustain period is 2 n (n = 0,1,2,3,4,5,6,7) in each subfield. Is increased. In this way, since the sustain period is changed in each subfield, the gray level of the image can be expressed.

여기서, 리셋기간에는 주사/서스테인전극(12Y)에 리셋 펄스가 공급되어 리셋 방전이 일어난다. 어드레스 기간에는 주사/서스테인전극(12Y)에 주사펄스가 공급됨과 아울러 어드레스전극(20X)에 데이터 펄스가 공급되어 두 전극(12Y,20X) 간에 어드레스 방전이 일어난다. 어드레스 방전시에는 상/하부 유전체층(14,22)에 벽전하가 형성된다. 서스테인 기간에는 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)에 교번적으로 공급되는 교류신호에 의해 두 전극(12Y,12Z) 간에 서스테인 방전이 일어난다.Here, in the reset period, a reset pulse is supplied to the scan / sustain electrode 12Y to generate a reset discharge. In the address period, scan pulses are supplied to the scan / sustain electrodes 12Y, and data pulses are supplied to the address electrodes 20X to generate address discharges between the two electrodes 12Y and 20X. During the address discharge, wall charges are formed in the upper and lower dielectric layers 14 and 22. In the sustain period, sustain discharge is generated between the two electrodes 12Y and 12Z by an alternating current signal alternately supplied to the scan / sustain electrode 12Y and the common sustain electrode 12Z.

하지만, 이와 같은 종래의 교류 면방전 PDP는 서스테인 방전공간이 상부기판(10)의 중앙에 집중되어 방전공간의 활용도가 떨어진다. 이에 따라 방전면적이 축소되어 발광효율이 저하되는 문제점이 있다. 이와 같은 문제점을 해결하기 위하여 도 2에 도시된 바와 같은 5 전극 교류 면방전형 PDP가 제안되었다.However, in the conventional AC surface discharge PDP, the sustain discharge space is concentrated in the center of the upper substrate 10, thereby decreasing the utilization of the discharge space. Accordingly, there is a problem that the discharge area is reduced and the luminous efficiency is reduced. In order to solve this problem, a 5-electrode AC surface discharge type PDP as shown in FIG. 2 has been proposed.

도 2는 종래의 5 전극 교류 면방전형 PDP의 방전셀 구조를 도시한 사시도이다.2 is a perspective view showing a discharge cell structure of a conventional 5-electrode AC surface discharge type PDP.

도 2를 참조하면, 종래의 5 전극 교류 면방전형 PDP는 방전셀의 중앙부에 위치하게끔 상부기판(30) 상에 형성된 제 1 및 제 2 트리거전극(34Y,34Z)과, 방전셀의 가장자리에 위치하게끔 상부기판(30) 상에 형성된 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)과, 트리거전극(34Y,34Z)들과 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)들과 직교되는 방향으로 하부기판(40)의 중앙부에 형성된 어드레스 전극(42X)을 구비한다. 주사/서스테인전극(32Y), 제 1 트리거전극(34Y), 제 2 트리거전극(34Z) 및 공통서스테인전극(32Z)이 나란하게 형성된 상부기판(30)에는 상부 유전체층(36)과 보호막(38)이 적층된다. 어드레스전극(42X)이 형성된 하부기판(40) 상에는 하부 유전체층(44) 및 격벽(46)이 형성되며, 하부 유전체층(44)과 격벽(46) 표면에는 형광체층(48)이 도포된다. 방전셀 중앙부에 좁은 간격(Ni)으로 형성된 트리거 전극들(34Y,34Z)은 서스테인 기간 중 교류펄스를 공급받아 서스테인 방전을 개시하기 위해 사용된다. 방전셀 가장자리에 넓은 간격(Wi)으로 형성된 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)은 서스테인 기간 중 교류펄스를 공급받아 트리거 전극들(34Y,34Z) 간에 방전이 개시된 다음 플라즈마 방전을 유지시키기 위해 사용된다.Referring to FIG. 2, the conventional 5-electrode AC surface discharge type PDP is positioned at the edges of the discharge cells and the first and second trigger electrodes 34Y and 34Z formed on the upper substrate 30 to be positioned at the center of the discharge cells. The scan / sustain electrode 32Y and the common sustain electrode 32Z, the trigger electrodes 34Y and 34Z, the scan / sustain electrode 32Y and the common sustain electrode 32Z formed on the upper substrate 30 The address electrode 42X is formed in the center of the lower substrate 40 in the direction perpendicular to each other. The upper dielectric layer 36 and the protective film 38 are formed on the upper substrate 30 having the scan / sustain electrode 32Y, the first trigger electrode 34Y, the second trigger electrode 34Z, and the common sustain electrode 32Z side by side. This is laminated. The lower dielectric layer 44 and the barrier rib 46 are formed on the lower substrate 40 on which the address electrode 42X is formed, and the phosphor layer 48 is coated on the surfaces of the lower dielectric layer 44 and the barrier rib 46. The trigger electrodes 34Y and 34Z formed at a narrow interval Ni at the center of the discharge cell are used to start sustain discharge by receiving an AC pulse during the sustain period. The scan / sustain electrode 32Y and the common sustain electrode 32Z formed at a wide interval Wi at the edge of the discharge cell are supplied with an alternating pulse during the sustain period, and then discharge is started between the trigger electrodes 34Y and 34Z. Used to maintain.

도 3 은 한 방전셀내의 모든 전극구조를 보여주기 위하여 하부기판에 대하여 상부기판을 90。 회전시켜 도시한다.3 shows the upper substrate rotated 90 degrees relative to the lower substrate to show all the electrode structures in one discharge cell.

도 3을 참조하여 동작과정을 상세히 설명하면 다음과 같다.The operation process will be described in detail with reference to FIG. 3 as follows.

종래의 5전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 표현하는 서스테인 기간으로 나뉘어진다. 리셋 기간에는 방전셀의 제 2 트리거전극(34Z)에 리셋 펄스가 공급되어 방전셀 초기화를 위한 리셋 방전이 일어난다. 어드레스 기간에는 제 1 트리거전극(34Y)에 주사펄스를 순차적으로 공급함과 아울러 주사펄스에 동기된 데이터 펄스를 어드레스전극(42X)에 공급한다. 이때, 데이터가 공급된 방전셀에서는 어드레스 방전이 일어난다. 서스테인 기간에는 제 1 및 제 2 트리거전극(34Y,34Z)과 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)에 서로 다른 레벨의 교류 펄스를 교번적으로 인가한다. 먼저, 제 1 및 제 2 트리거전극(34Y,34Z) 사이에 방전이 개시되면, 이때 발생된 하전입자들의 프라이밍(Priming) 효과에 의해 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)간의 2차 방전이 유도된다. 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z) 간의 간격(Wi)이 크더라도 제 1 및 제 2 트리거전극(34Y,34Z) 간의 프라이밍 방전으로 인해 비교적 낮은 전압레벨의 서스테인 펄스로도 방전을 일으킬 수 있게 된다. 이러한 방법에 의해 좁은 간격(Ni)으로 형성된 트리거 전극들(34Y,34Z)을 이용하여 1차적으로 방전을 개시시킴으로써 방전 개시 전압의 상승을 억제하면서도 프라이밍 효과에 의해 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z) 간에 방전 경로가 긴 서스테인 방전을 일으킬 수 있다. 그리하여 자외선의 발생량을 증가시킴과 아울러 발광 면적을 넓혀 발광효율을 향상시키게 된다.In the conventional 5-electrode AC surface discharge type PDP, one frame is driven by dividing one frame into several subfields having different discharge times in order to express gray levels of an image. Each subfield is further divided into a reset period for uniformly generating discharge, an address period for selecting a discharge cell, and a sustain period for expressing gray scale according to the number of discharges. In the reset period, a reset pulse is supplied to the second trigger electrode 34Z of the discharge cell to generate reset discharge for initializing the discharge cell. In the address period, scan pulses are sequentially supplied to the first trigger electrode 34Y, and data pulses synchronized with the scan pulses are supplied to the address electrodes 42X. At this time, an address discharge occurs in the discharge cell supplied with data. In the sustain period, alternating pulses of different levels are alternately applied to the first and second trigger electrodes 34Y and 34Z, the scan / sustain electrodes 32Y, and the common sustain electrode 32Z. First, when a discharge is started between the first and second trigger electrodes 34Y and 34Z, two between the scan / sustain electrode 32Y and the common sustain electrode 32Z due to the priming effect of the charged particles generated at this time. Differential discharges are induced. Even if the distance Wi between the scan / sustain electrode 32Y and the common sustain electrode 32Z is large, the discharge can be performed even with sustain pulses having a relatively low voltage level due to the priming discharge between the first and second trigger electrodes 34Y and 34Z. It can be raised. By using this method, the discharge is primarily initiated using the trigger electrodes 34Y and 34Z formed at a narrow interval Ni, thereby suppressing the rise of the discharge start voltage, while the scan / sustain electrode 32Y and the common electrode are controlled by the priming effect. A long sustain discharge path may occur between the sustain electrodes 32Z. Thus, the amount of ultraviolet rays is increased, and the light emitting area is increased to improve the light emitting efficiency.

이와 같은 종래의 5전극 PDP는 발광을 수반하지 않고 방전효율 만을 높을 수 있도록 트리거 전극들(34Y,34Z)에 가능한 한 낮은 전압을 인가하여 불필요한 전력소모를 최소화 할 필요가 있다. 즉, 트리거 전극들(34Y,34Z)의 폭 방향 넓이를 가능한 한 세폭으로 해야 한다. 하지만, 트리거 전극들(34Y,34Z)은 도 4와 같이 일자 형태로 형성되기 때문에 트리거 전극들(34Y,34Z)의 폭 방향 넓이를 세폭으로 하면 트리거 전극들(34Y,34Z)이 단선 될 수 있다. 따라서, 트리거 전극들(34Y,34Z)의 폭 방향 넓이를 세폭으로 할 수 없기 때문에 PDP의 구동시 많은 소비전력이 소모되어 발광효율이 저하된다.The conventional five-electrode PDP needs to minimize the unnecessary power consumption by applying a voltage as low as possible to the trigger electrodes 34Y and 34Z so as to increase the discharge efficiency without involving light emission. That is, the width direction widths of the trigger electrodes 34Y and 34Z should be as narrow as possible. However, since the trigger electrodes 34Y and 34Z are formed to have a straight shape as shown in FIG. 4, when the width direction widths of the trigger electrodes 34Y and 34Z are narrow, the trigger electrodes 34Y and 34Z may be disconnected. . Therefore, since the width in the width direction of the trigger electrodes 34Y and 34Z cannot be narrowed, a large amount of power is consumed when the PDP is driven, thereby lowering the luminous efficiency.

따라서, 본 발명의 목적은 전극의 단선을 방지함과 아울러 소비전력을 감소시킬 수 있도록 한 플라즈마 디스플레이 패널의 전극구조에 관한 것이다.Accordingly, an object of the present invention relates to an electrode structure of a plasma display panel which can prevent the disconnection of electrodes and reduce power consumption.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.1 is a perspective view showing a discharge cell structure of a conventional three-electrode AC surface discharge type plasma display panel.

도 2는 종래의 5전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.2 is a perspective view showing a discharge cell structure of a conventional 5-electrode AC surface discharge type plasma display panel.

도 3은 도 2에 도시된 5전극 교류 면방전형 플라즈마 디스플레이 패널을 나타내는 단면도.3 is a cross-sectional view of a five-electrode alternating surface discharge plasma display panel shown in FIG. 2;

도 4는 도 2에 도시된 5전극 교류 면방전형 플라즈마 디스플레이 패널의 전극구조를 나타내는 도면.4 is a view showing an electrode structure of the five-electrode alternating surface discharge plasma display panel shown in FIG.

도 5는 본 발명의 실시예에 의한 교류 면방전형 플라즈마 디스플레이 패널의 전극구조를 나타내는 도면.5 is a view showing an electrode structure of an AC surface discharge plasma display panel according to an embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10,30 : 상부기판10,30: Upper board

12Y,32Y,50Y : 주사/서스테인 전극12Y, 32Y, 50Y: Scan / Sustain Electrode

12Z,32Z,50Z : 공통서스테인전극 14,22,36,44 : 유전체층12Z, 32Z, 50Z: common sustain electrode 14, 22, 36, 44: dielectric layer

16,38 : 보호막 18,40 : 하부기판16,38: protective film 18,40: lower substrate

20X,42X,66X : 어드레스전극 24,46 : 격벽20X, 42X, 66X: Address electrode 24, 46: bulkhead

26,48 : 형광체층 34Y,34Z,52Y,52Z : 트리거전극26,48: phosphor layer 34Y, 34Z, 52Y, 52Z: trigger electrode

54 : 주변부 56 : 중심부54: peripheral 56: central

58 : 홀58: hall

상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널의 전극구조는 트리거전극에 다수의 홀이 형성되는 것을 특징으로 한다.In order to achieve the above object, the electrode structure of the plasma display panel of the present invention is characterized in that a plurality of holes are formed in the trigger electrode.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 5를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIG. 5.

도 5는 본 발명의 전극구조를 나타내는 도면이다.5 is a view showing an electrode structure of the present invention.

도 5를 참조하면, 본 발명의 전극들은 주사/서스테인전극(50Y)과, 주사/서스테인전극(50Y)과 소정간격 만큼 떨어져 나란하게 형성되어 있는 공통서스테인전극(50Z)과, 주사/서스테인전극(50Y) 및 공통서스테인전극(50Z)의 사이에 형성되어 있는 트리거전극들(52Y,52Z)과, 주사/서스테인전극(50Y), 공통서스테인전극(50Z) 및 트리거전극들(52Y,52Z)과 교차되는 방향으로 형성되어 있는 어드레스전극(66X)으로 구성된다. 주사/서스테인전극(50Y) 및 공통서스테인전극(50Z)은 서스테인 기간에 서스테인 방전을 일으킨다. 제 1 트리거전극(52Y)은 어드레스 기간에 주사펄스를 공급받고, 어드레스전극(66X)은 제 1 트리거전극(52Y)에 공급되는 주사펄스에 동기된 데이터 펄스를 공급받는다. 이때, 데이터 펄스가 공급되는 방전셀에서는 어드레스 방전이 일어난다. 서스테인 기간에는 제 1 및 제 2 트리거전극(52Y,52Z)과 주사/서스테인전극(50Y) 및 공통서스테인전극(50Z)에 서로 다른 레벨의 교류펄스가 인가된다. 먼저, 제 1 및 제 2 트리거전극(52Y,52Z) 사이에 방전이 개시되면, 이때 발생된 하전입자들의 프라이밍 효과에 의해 주사/서스테인전극(50Y) 및 공통서스테인전극(50Z) 간에 2차 방전이 유도된다. 본 발명에서 트리거전극들(52Y,52Z)은 트리거전극들(52Y,52Z)에 의해 소비되는 전력을 최소화하기 위하여 세폭으로 형성된다. 이를 위하여 본 발명에 의한 트리거 전극들(52Y,52Z)은 일자 형태로 길게 형성되어 있는 주변부들(54)과, 주변부들(54) 사이에 마름모 형태로 형성되어 있는 중심부들(56)로 구성된다. 또한 주변부들(54) 사이에는 다수의 홀들(58)이 형성된다. 즉, 홀들(58)이 형성되는 부분만큼 소비되는 전력을감소시킬 수 있다. 또한, 트리거전극들(52Y,52Z)은 주변부들(54)과 중심부들(56)로 구성되기 때문에 트리거전극들(52Y,52Z)의 단선을 방지할 수 있다. 즉, 주변부(54)가 단선 되더라도 중심부(56)에 의해 구동파형이 공급된다. 또한, 중심부(56)가 단선 되더라도 주변부(54)에 의해 구동파형이 공급된다.Referring to FIG. 5, the electrodes of the present invention are the scan / sustain electrode 50Y, the common sustain electrode 50Z formed parallel to the scan / sustain electrode 50Y by a predetermined interval, and the scan / sustain electrode ( 50Y) and the trigger electrodes 52Y and 52Z formed between the common sustain electrode 50Z and the scan / sustain electrode 50Y, the common sustain electrode 50Z, and the trigger electrodes 52Y and 52Z. It consists of an address electrode 66X formed in the direction shown. The scan / sustain electrode 50Y and the common sustain electrode 50Z cause sustain discharge in the sustain period. The first trigger electrode 52Y is supplied with the scan pulse in the address period, and the address electrode 66X is supplied with the data pulse synchronized with the scan pulse supplied to the first trigger electrode 52Y. At this time, address discharge occurs in the discharge cells to which the data pulses are supplied. In the sustain period, different levels of AC pulses are applied to the first and second trigger electrodes 52Y and 52Z, the scan / sustain electrode 50Y, and the common sustain electrode 50Z. First, when discharge is initiated between the first and second trigger electrodes 52Y and 52Z, secondary discharge is generated between the scan / sustain electrode 50Y and the common sustain electrode 50Z due to the priming effect of the charged particles generated at this time. Induced. In the present invention, the trigger electrodes 52Y and 52Z are narrowly formed to minimize the power consumed by the trigger electrodes 52Y and 52Z. To this end, the trigger electrodes 52Y and 52Z according to the present invention are composed of periphery portions 54 formed to have a long shape and center portions 56 formed in a rhombus shape between the periphery portions 54. . In addition, a plurality of holes 58 are formed between the peripheral portions 54. That is, the power consumed by the portion where the holes 58 are formed can be reduced. In addition, since the trigger electrodes 52Y and 52Z are formed of the peripheral parts 54 and the central parts 56, disconnection of the trigger electrodes 52Y and 52Z can be prevented. That is, even when the peripheral portion 54 is disconnected, the driving waveform is supplied by the central portion 56. In addition, even when the central portion 56 is disconnected, the driving waveform is supplied by the peripheral portion 54.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 전극구조에 의하면 트리거 전극의 주변부와 중심부를 상이하게 형성하여 트리거 전극을 세폭으로 형성함과 아울러 단선을 방지할 수 있다.As described above, according to the electrode structure of the plasma display panel according to the present invention, the peripheral portion and the center portion of the trigger electrode may be formed differently to form the trigger electrode in a narrow width and to prevent disconnection.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (3)

상부기판에 유지전극쌍을 구비하고, 상기 유지전극쌍의 사이에 적어도 하나 이상의 트리거전극을 구비하는 플라즈마 디스플레이 패널에 있어서,A plasma display panel comprising a sustain electrode pair on an upper substrate, and at least one trigger electrode between the sustain electrode pairs. 상기 트리거전극에 다수의 홀이 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극구조.The electrode structure of the plasma display panel, characterized in that a plurality of holes are formed in the trigger electrode. 제 1 항에 있어서,The method of claim 1, 상기 트리거전극은,The trigger electrode, 직선라인 형태로 패터닝된 제 1 및 제 2 직선전극과,First and second linear electrodes patterned in the form of straight lines, 상기 제 1 및 제 2 직선전극 사이에 마름모꼴 패턴이 규칙적으로 반복되는 중심부 전극을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극구조.And a central electrode in which a rhombic pattern is regularly repeated between the first and second linear electrodes. 제 1 항에 있어서,The method of claim 1, 하부기판에 상기 유지전극쌍과 교차되는 방향으로 어드레스 전극이 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극구조.The electrode structure of the plasma display panel, characterized in that the address electrode is formed on the lower substrate in the direction crossing the sustain electrode pair.
KR1020000036647A 2000-06-29 2000-06-29 Electrode Structure in Plasma Display Panel KR100340439B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036647A KR100340439B1 (en) 2000-06-29 2000-06-29 Electrode Structure in Plasma Display Panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036647A KR100340439B1 (en) 2000-06-29 2000-06-29 Electrode Structure in Plasma Display Panel

Publications (2)

Publication Number Publication Date
KR20020002162A KR20020002162A (en) 2002-01-09
KR100340439B1 true KR100340439B1 (en) 2002-06-15

Family

ID=19674965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036647A KR100340439B1 (en) 2000-06-29 2000-06-29 Electrode Structure in Plasma Display Panel

Country Status (1)

Country Link
KR (1) KR100340439B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448481B1 (en) * 2002-09-12 2004-09-13 엘지전자 주식회사 Plasma display panel
KR100646768B1 (en) * 2004-12-30 2006-11-23 안상수 A Auto Opening Valve For Gas Fire Extinguisher

Also Published As

Publication number Publication date
KR20020002162A (en) 2002-01-09

Similar Documents

Publication Publication Date Title
KR100426186B1 (en) Plasma display Panel and Driving Method Thereof
KR100340439B1 (en) Electrode Structure in Plasma Display Panel
KR100315125B1 (en) Plasma Display Panel
KR20020001181A (en) Plasma Display Panel With electrode of Ladder Pattern Form
KR100366939B1 (en) Electrodes in Plasma Display Panel
KR100378619B1 (en) Driving Method of Plasma Display Panel
KR100538323B1 (en) Plasma Display Panel
KR100397431B1 (en) Plasma Display Panel and Driving Method thereof
KR100348964B1 (en) Plasma Display Panel inserted Floating Electrode
KR100404847B1 (en) Plasma Display Panel
KR100400377B1 (en) Plasma Display Panel
KR100365506B1 (en) Plasma Display Panel and Driving Method Thereof
KR100400378B1 (en) Plasma Display Panel
KR100392955B1 (en) Electrode Structure in Plasma Display Panel
KR100353925B1 (en) Plasma Display Panel With Floating Electrode
KR100456142B1 (en) Plasma display panel and fabricating mehtod thereof
KR100373530B1 (en) Electrode Structure in Plasma Display Panel
KR100400373B1 (en) Plasma Display Panel
KR100335460B1 (en) Plasma Display Panel
KR100421483B1 (en) Driving Method of Plasma Display Panel
KR100351465B1 (en) Plasma Display Panel and Method Of Driving The Same
KR100421488B1 (en) Plasma Display Panel
KR100373532B1 (en) Driving Method of Plasma Display Panel
KR100364668B1 (en) Driving Method of Plasma Display Panel
KR100365504B1 (en) Plasma Display Panel and Method of fabricating the Same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050427

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee