KR100397431B1 - Plasma Display Panel and Driving Method thereof - Google Patents

Plasma Display Panel and Driving Method thereof Download PDF

Info

Publication number
KR100397431B1
KR100397431B1 KR10-2001-0020614A KR20010020614A KR100397431B1 KR 100397431 B1 KR100397431 B1 KR 100397431B1 KR 20010020614 A KR20010020614 A KR 20010020614A KR 100397431 B1 KR100397431 B1 KR 100397431B1
Authority
KR
South Korea
Prior art keywords
auxiliary
electrode
sustain
pulse
sustain electrode
Prior art date
Application number
KR10-2001-0020614A
Other languages
Korean (ko)
Other versions
KR20020080818A (en
Inventor
신영교
양성수
이재구
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0020614A priority Critical patent/KR100397431B1/en
Priority to US10/121,617 priority patent/US6906689B2/en
Publication of KR20020080818A publication Critical patent/KR20020080818A/en
Application granted granted Critical
Publication of KR100397431B1 publication Critical patent/KR100397431B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/28Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge

Abstract

본 발명은 방전효율을 향상시킬 수 있도록 한 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것이다.The present invention relates to a plasma display panel and a driving method thereof for improving the discharge efficiency.

본 발명의 플라즈마 디스플레이 패널은 주사/서스테인전극 및 공통서스테인전극을 포함한 서스테인전극쌍과; 상기 서스테인전극쌍 사이에 상기 서스테인전극쌍과 나란하게 형성됨과 아울러 그 폭이 60㎛ 내지 140㎛의 사이에서 설정되는 보조전극을 구비한다. 상기 보조전극에는 벽전하를 형성하기 위한 보조펄스가 공급된다.The plasma display panel of the present invention comprises: a sustain electrode pair including a scan / sustain electrode and a common sustain electrode; An auxiliary electrode is formed between the sustain electrode pairs in parallel with the sustain electrode pair and has a width of between 60 μm and 140 μm. An auxiliary pulse for supplying wall charges is supplied to the auxiliary electrode.

Description

플라즈마 디스플레이 패널 및 그 구동방법{Plasma Display Panel and Driving Method thereof}Plasma Display Panel and Driving Method

본 발명은 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것으로 특히, 방전효율을 향상시킬 수 있도록 한 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel and a driving method thereof, and more particularly, to a plasma display panel and a driving method thereof for improving discharge efficiency.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 진공 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다.Plasma Display Panel (hereinafter referred to as "PDP") is a display device using visible light generated from a phosphor when vacuum ultraviolet rays generated by gas discharge excite the phosphor.

PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.PDP is thinner and lighter than Cathode Ray Tube (CRT), which has been the mainstay of display means, and has the advantage of being able to realize high definition large screen. PDP is composed of a plurality of discharge cells arranged in a matrix form, one discharge cell constitutes a pixel of the screen.

도 1은 종래의 3전극 교류 면방전형 PDP의 방전셀 구조를 나타내는 도면이다.1 is a view showing a discharge cell structure of a conventional three-electrode AC surface discharge type PDP.

도 1을 참조하면, 종래의 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다.Referring to FIG. 1, a discharge cell of a conventional three-electrode AC surface discharge type PDP includes a scan / sustain electrode 12Y and a common sustain electrode 12Z formed on an upper substrate 10, and a lower substrate 18. The formed address electrode 20X is provided.

주사/서스테인전극(12Y)과 공통서스테인전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다.The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 having the scan / sustain electrode 12Y and the common sustain electrode 12Z side by side. In the upper dielectric layer 14, wall charges generated during plasma discharge are accumulated.

보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방전 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.The protective layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge and increases discharge efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used.

어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22) 및 도시되지 않은 격벽이 형성되며, 하부 유전체층(22)과 격벽의 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과 교차되는 방향으로 형성된다.The lower dielectric layer 22 and the partition wall (not shown) are formed on the lower substrate 18 on which the address electrode 20X is formed, and the phosphor layer 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall. The address electrode 20X is formed in the direction crossing the scan / sustain electrode 12Y and the common sustain electrode 12Z.

격벽은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(10)/하부기판(18)과 격벽 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.The partition wall is formed in parallel with the address electrode 20X to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert gas for gas discharge is injected into the discharge space provided between the upper substrate 10 and the lower substrate 18 and the partition wall.

이러한 교류 면방전형 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 표현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67㎳)은 8개의 서브필드들로 나누어지게 된다. 아울러, 8개의 서브필드들 각각은 어드레스기간과 서스테인기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인기간이 달라지게 되므로 화상의 계조를 표현할 수 있게 된다.The AC surface discharge type PDP is driven by dividing one frame into several subfields having different discharge times in order to express gray level of an image. Each subfield is further divided into a reset period for uniformly causing discharge, an address period for selecting a discharge cell, and a sustain period for expressing gray scale according to the number of discharges. For example, when the image is to be displayed with 256 gray levels, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields. Each of the eight subfields is further divided into an address period and a sustain period. Here, the reset period and the address period of each subfield are the same for each subfield, while the sustain period is 2 n (n = 0,1,2,3,4,5,6,7) in each subfield. Is increased. In this way, since the sustain period is different in each subfield, the gray level of the image can be expressed.

여기서, 리셋기간에는 공통서스테인전극(12Z)에 리셋 펄스가 공급되어 리셋방전이 일어난다. 어드레스 기간에는 주사/서스테인전극(12Y)에 주사펄스가 공급됨과 아울러 어드레스전극(20X)에 데이터 펄스가 공급되어 두 전극(12Y,20X) 간에 어드레스 방전이 일어난다. 어드레스 방전시에는 상/하부 유전체층(14,22)에 벽전하가 형성된다. 서스테인기간에는 도 2와 같이 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)에 교번적으로 공급되는 펄스신호에 의해 두 전극(12Y,12Z) 간에 서스테인 방전이 일어난다.Here, in the reset period, a reset pulse is supplied to the common sustain electrode 12Z to cause a reset discharge. In the address period, scan pulses are supplied to the scan / sustain electrodes 12Y, and data pulses are supplied to the address electrodes 20X to generate address discharges between the two electrodes 12Y and 20X. During the address discharge, wall charges are formed in the upper and lower dielectric layers 14 and 22. In the sustain period, sustain discharge occurs between the two electrodes 12Y and 12Z by a pulse signal alternately supplied to the scan / sustain electrode 12Y and the common sustain electrode 12Z as shown in FIG.

이를 상세히 설명하면, 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)에 펄스신호가 공급되면 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)이 음극 및 양극을 반복하면서 서스테인 방전이 발생한다. 이때, 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)은 방전셀의 중심부에 좁은 간격으로 형성되어 있기 때문에 방전공간의 활용도가 떨어진다.In detail, when a pulse signal is supplied to the scan / sustain electrode 12Y and the common sustain electrode 12Z, a sustain discharge occurs while the scan / sustain electrode 12Y and the common sustain electrode 12Z repeat the cathode and the anode. do. At this time, since the scan / sustain electrode 12Y and the common sustain electrode 12Z are formed at the center of the discharge cell at narrow intervals, the utilization of the discharge space is low.

다시 말하여, 서스테인 방전은 인접되게 형성되어 있는 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)간에 발생되고, 서스테인 방전에 의해 생성된 플라즈마는 전극들(12Y,12Z)을 따라 수평적으로 형성된다. 즉, 인접되게 형성되어 있는 전극들(12Y,12Z)간에 방전이 발생하기 때문에 방전경로가 짧아지고, 이에 따라 방전면적이 축소되어 방전효율이 저하되는 문제점이 있다.In other words, the sustain discharge is generated between the scan / sustain electrode 12Y and the common sustain electrode 12Z which are formed adjacent to each other, and the plasma generated by the sustain discharge is horizontally along the electrodes 12Y and 12Z. Is formed. That is, since discharge occurs between the electrodes 12Y and 12Z that are formed adjacent to each other, the discharge path is shortened, and thus the discharge area is reduced, thereby reducing the discharge efficiency.

이와 같은 문제점을 해결하기 위하여 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)을 넓은 간격으로 형성할 수 있다. 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)간의 간격이 넓어지면 방전경로가 길어지고, 이에 따라 방전면적이 증가하여 방전효율이 향상된다. 하지만, 이와 같이 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)간의 간격이 넓어지면 방전개시전압 및 방전유지전압이 상승하여 전체적인 구동전압이 증가하는 문제점이 발생한다.In order to solve such a problem, the scan / sustain electrode 12Y and the common sustain electrode 12Z may be formed at wide intervals. As the distance between the scan / sustain electrode 12Y and the common sustain electrode 12Z becomes wider, the discharge path becomes longer, and as a result, the discharge area increases, thereby improving the discharge efficiency. However, when the interval between the scan / sustain electrode 12Y and the common sustain electrode 12Z is widened, a problem arises in that the discharge start voltage and the discharge sustain voltage increase to increase the overall driving voltage.

따라서, 본 발명의 목적은 방전효율을 향상시킬 수 있도록 한 플라즈마 디스플레이 패널 및 그 구동방법을 제공하는데 있다.Accordingly, it is an object of the present invention to provide a plasma display panel and a driving method thereof which can improve discharge efficiency.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 도면.1 is a view showing a discharge cell structure of a conventional three-electrode AC surface discharge type plasma display panel.

도 2는 서스테인기간에 도 1에 도시된 플라즈마 디스플레이 패널의 주사/서스테인전극 및 공통서스테인전극에 인가되는 구동펄스를 나타내는 도면.FIG. 2 is a view showing driving pulses applied to a scan / sustain electrode and a common sustain electrode of the plasma display panel shown in FIG. 1 during a sustain period; FIG.

도 3은 본 발명의 실시예에 의한 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 도면.3 is a view showing a discharge cell structure of a plasma display panel according to an embodiment of the present invention.

도 4는 서스테인기간에 도 3에 도시된 전극들에 공급되는 구동펄스를 나타내는 파형도.FIG. 4 is a waveform diagram showing driving pulses supplied to the electrodes shown in FIG. 3 in the sustain period. FIG.

도 5a 및 5c는 도 4의 구동펄스에 의한 구동과정을 나타내는 도면.5a and 5c are views showing a driving process by the driving pulse of FIG.

도 6은 도 3에 도시된 보조전극의 폭에 따른 플라즈마 디스플레이 패널의 효율값을 나타내는 그래프.FIG. 6 is a graph illustrating an efficiency value of the plasma display panel according to the width of the auxiliary electrode illustrated in FIG. 3.

도 7은 도 3에 도시된 보조전극과 서스테인전극들의 간격에 따른 플라즈마 디플레이 패널의 효율값을 나타내는 그래프.FIG. 7 is a graph illustrating an efficiency value of the plasma display panel according to a distance between the auxiliary electrode and the sustain electrodes shown in FIG. 3.

도 8은 도 3에 도시된 서스테인전극들의 폭에 따른 플라즈마 디스플레이 패널의 효율값을 나타내는 그래프.FIG. 8 is a graph illustrating efficiency values of a plasma display panel according to widths of the sustain electrodes shown in FIG. 3.

도 9는 종래의 플라즈마 디스플레이 패널과 본 발명의 실시예에 의한 플라즈마 디스플레이 패널의 휘도값을 나타내는 그래프.9 is a graph showing luminance values of a conventional plasma display panel and a plasma display panel according to an embodiment of the present invention;

도 10은 종래의 플라즈마 디스플레이 패널과 본 발명의 실시예에 의한 플라즈마 디스플레이 패널의 소비전력을 나타내는 그래프.10 is a graph showing the power consumption of the conventional plasma display panel and the plasma display panel according to an embodiment of the present invention.

도 11은 종래의 플라즈마 디스플레이 패널과 본 발명의 실시예에 의한 플라즈마 디스플레이 패널의 효율을 나타내는 그래프.11 is a graph showing the efficiency of the conventional plasma display panel and the plasma display panel according to an embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10,30 : 상부기판 12Y,32Y : 주사/서스테인전극10,30: upper substrate 12Y, 32Y: scan / sustain electrode

12Z,32Z : 공통서스테인전극 14,22,34,42 : 유전체층12Z, 32Z: common sustain electrode 14,22,34,42: dielectric layer

16,36 : 보호막 18,38 : 하부기판16,36: protective film 18,38: lower substrate

20X,40X : 어드레스전극 26,46 : 형광체20X, 40X: address electrode 26, 46: phosphor

44 : 보조전극44: auxiliary electrode

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널은 주사/서스테인전극 및 공통서스테인전극과; 상기 주사/서스테인전극과 상기 공통서스테인전극 사이에 형성되며 60㎛ 내지 140㎛의 사이의 폭을 가지는 보조전극을 구비한다.상기 보조전극에는 벽전하를 형성하기 위한 보조펄스가 공급되는 것을 특징으로 한다.본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법은 상기 주사/서스테인전극과 상기 공통서스테인전극에 서스테인펄스들을 교번적으로 공급하여 서스테인방전을 일으키는 단계와, 상기 보조전극에 상기 서스테인펄스와 상이한 펄스폭을 가지는 제 1 보조펄스를 공급하여 상기 보조전극 상에 벽전하를 형성하는 단계와, 상기 주사/서스테인전극에 공급되는 서스테인펄스들 사이에 상기 제 1 보조펄스에 동기되는 제 2 보조펄스를 공급하는 단계와, 상기 공통서스테인전극에 공급되는 서스테인펄스들 사이에 상기 제 1 보조펄스에 동기되는 제 3 보조펄스를 공급하는 단계를 포함한다.In order to achieve the above object, a plasma display panel according to an embodiment of the present invention comprises a scan / sustain electrode and a common sustain electrode; And an auxiliary electrode formed between the scan / sustain electrode and the common sustain electrode and having a width of between 60 μm and 140 μm. The auxiliary electrode is supplied with an auxiliary pulse for forming wall charge. In the method of driving a plasma display panel according to an embodiment of the present invention, a sustain discharge is generated by alternately supplying sustain pulses to the scan / sustain electrode and the common sustain electrode, and different from the sustain pulse to the auxiliary electrode. Supplying a first auxiliary pulse having a pulse width to form wall charges on the auxiliary electrode, and a second auxiliary pulse synchronized with the first auxiliary pulse between the sustain pulses supplied to the scan / sustain electrode. And supplying the first auxiliary pulse between the sustain pulses supplied to the common sustain electrode. Supplying a third auxiliary pulse synchronized with the pulse.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하 도 3 내지 도 11을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 3 to 11.

도 3은 본 발명의 실시예에 의한 플라즈마 디스플레이 패널의 방전셀 구조를나타내는 도면이다.3 is a view showing a discharge cell structure of a plasma display panel according to an embodiment of the present invention.

도 3을 참조하면, 본 발명의 실시예에 의한 PDP는 상부기판(30) 상에 형성되어진 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)과, 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)의 사이에 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)과 나란하게 형성되는 보조전극(44)과, 하부기판(38) 상에 형성되어진 어드레스전극(40X)을 구비한다.Referring to FIG. 3, the PDP according to the embodiment of the present invention is a scan / sustain electrode 32Y and a common sustain electrode 32Z, a scan / sustain electrode 32Y and a common sustain formed on the upper substrate 30. An auxiliary electrode 44 formed in parallel with the scan / sustain electrode 32Y and the common sustain electrode 32Z between the electrodes 32Z, and an address electrode 40X formed on the lower substrate 38; .

주사/서스테인전극(32Y)과 공통서스테인전극(32Z)이 나란하게 형성된 상부기판(30)에는 상부 유전체층(34)과 보호막(36)이 적층된다. 상부 유전체층(34)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(36)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(34)의 손상을 방지함과 아울러 2차 전자의 방전 효율을 높이게 된다.The upper dielectric layer 34 and the passivation layer 36 are stacked on the upper substrate 30 having the scan / sustain electrode 32Y and the common sustain electrode 32Z side by side. Wall charges generated during plasma discharge are accumulated in the upper dielectric layer 34. The protective layer 36 prevents damage to the upper dielectric layer 34 due to sputtering generated during plasma discharge and increases discharge efficiency of secondary electrons.

주사/서스테인전극(32Y)과 공통서스테인전극(32Z)의 사이에는 보조전극(44)이 형성된다. 이때, 주사/서스테인전극(32Y)과 공통서스테인전극(32Z)간의 간격은 종래에 비해서 넓게 형성된다.An auxiliary electrode 44 is formed between the scan / sustain electrode 32Y and the common sustain electrode 32Z. At this time, the interval between the scan / sustain electrode 32Y and the common sustain electrode 32Z is wider than in the prior art.

어드레스전극(40X)이 형성된 하부기판(38) 상에는 하부 유전체층(42) 및 도시되지 않은 격벽이 형성되며, 하부 유전체층(42)과 격벽의 표면에는 형광체층(46)이 도포된다. 어드레스전극(40X)은 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)과 교차되는 방향으로 형성된다.The lower dielectric layer 42 and the partition wall (not shown) are formed on the lower substrate 38 on which the address electrode 40X is formed, and the phosphor layer 46 is coated on the surfaces of the lower dielectric layer 42 and the partition wall. The address electrode 40X is formed in the direction crossing the scan / sustain electrode 32Y and the common sustain electrode 32Z.

도 4는 본 발명의 실시예에 의한 서스테인기간에 보조전극, 주사/서스테인전극 및 공통서스테인전극에 공급되는 구동파형을 나타내는 도면이다.4 is a diagram illustrating driving waveforms supplied to the auxiliary electrode, the scan / sustain electrode, and the common sustain electrode during the sustain period according to the embodiment of the present invention.

도 4를 참조하면, 본 발명의 서스테인 기간에 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)에 교번적으로 서스테인펄스(SUSP1,SUSP2)가 공급된다. 보조전극(44)에는 주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)에 서스테인 펄스(SUSP1,SUSP2)가 공급될때마다 제 1 보조펄스(A1)가 공급된다.4, sustain pulses SUSP1 and SUSP2 are alternately supplied to the scan / sustain electrode 32Y and the common sustain electrode 32Z during the sustain period of the present invention. The first auxiliary pulse A1 is supplied to the auxiliary electrode 44 whenever the sustain pulses SUSP1 and SUSP2 are supplied to the scan / sustain electrode 32Y and the common sustain electrode 32Z.

또한, 주사/서스테인전극(32Y)에 공급되는 서스테인펄스(SUSP1)의 사이에는 제 2 보조펄스(A2)가 공급됨과 아울러 공통서스테인전극(32Z)에 공급되는 서스테인펄스(SUSP2)의 사이에는 제 3 보조펄스(A3)가 공급된다. 이와 같은, 제 2 보조펄스(A2) 및 제 3 보조펄스(A3)는 교번적으로 공급됨과 아울러 제 1 보조펄스(A1)와 동기되도록 공급된다.Further, the second auxiliary pulse A2 is supplied between the sustain pulse SSUS1 supplied to the scan / sustain electrode 32Y, and the third sustain pulse SSUS2 is supplied between the sustain pulse SSUS2 supplied to the common sustain electrode 32Z. The auxiliary pulse A3 is supplied. As described above, the second auxiliary pulse A2 and the third auxiliary pulse A3 are alternately supplied and supplied in synchronization with the first auxiliary pulse A1.

제 1 보조펄스(A1), 제 2 보조펄스(A2) 및 제 3 보조펄스(A3)는 동일한 펄스 폭(T2)을 갖는다. 이와 같은, 제 1 보조펄스(A1), 제 2 보조펄스(A2) 및 제 3 보조펄스(A3)는 대략 0.5 ~ 1.5㎛의 펄스 폭을 가지며, 바람직하게는 0.6~1.0㎛의 펄스 폭을 갖는다. 서스테인펄스(SUSP1,SUSP2)는 제 1 내지 제 3 보조펄스(A1내지A3)의 펄스 폭(T2)보다 넓은 펄스 폭(T1)을 갖는다. 이와 같은 서스테인펄스(SUSP1,SUSP2)의 펄스 폭(T1)은 대략 3㎛로 설정된다.The first auxiliary pulse A1, the second auxiliary pulse A2 and the third auxiliary pulse A3 have the same pulse width T2. As such, the first auxiliary pulse A1, the second auxiliary pulse A2 and the third auxiliary pulse A3 have a pulse width of approximately 0.5 to 1.5 mu m, and preferably a pulse width of 0.6 to 1.0 mu m. . The sustain pulses SUSP1 and SUSP2 have a pulse width T1 that is wider than the pulse width T2 of the first to third auxiliary pulses A1 to A3. The pulse widths T1 of the sustain pulses SSUS1 and SSUS2 are set to approximately 3 mu m.

한편, 제 1 보조펄스(A1)의 전압은 -150V~-170V 범위에서 설정되며, 제 2 보조펄스(A2) 및 제 3 보조펄스(A3)의 전압은 50 내지 60V의 사이에서 설정된다.On the other hand, the voltage of the first auxiliary pulse A1 is set in the range of -150V to -170V, and the voltage of the second auxiliary pulse A2 and the third auxiliary pulse A3 is set between 50 to 60V.

도 5a 내지 도 5c를 참조하여 동작과정을 상세히 설명하면, 먼저 도 5a와 같이 주사/서스테인전극(32Y)에는 양의 벽전하가 형성되고, 공통서스테인전극(32Z)에는 부의 벽전하가 형성됨과 아울러 보조전극(44)에는 부의 벽전하가 형성되어 있다고 가정한다. 이후, 보조전극(44)에 음극성의 제 1 보조펄스(A1)가 공급된다.Referring to FIGS. 5A to 5C, an operation process will be described in detail. First, as shown in FIG. 5A, a positive wall charge is formed on the scan / sustain electrode 32Y, and a negative wall charge is formed on the common sustain electrode 32Z. It is assumed that negative wall charges are formed in the auxiliary electrode 44. Thereafter, the negative first auxiliary pulse A1 is supplied to the auxiliary electrode 44.

보조전극(44)에 음극성의 제 1 보조펄스(A1)가 공급되면 도 5b와 같이 보조전극(44)에 양의 벽전하가 형성된다. 이때, 공통서스테인전극(32Z)에는 양극성의 제 3 보조펄스(A3)가 공급된다. 따라서, 공통서스테인전극(32Z)은 이전에 형성된 부의 벽전하들을 유지 또는 강화한다.When the negative first auxiliary pulse A1 is supplied to the auxiliary electrode 44, positive wall charges are formed on the auxiliary electrode 44 as shown in FIG. 5B. At this time, the bipolar third auxiliary pulse A3 is supplied to the common sustain electrode 32Z. Thus, the common sustain electrode 32Z holds or strengthens negative wall charges previously formed.

이후, 공통서스테인전극(32Z)에 부극성의 서스테인펄스(SUSP2)가 공급된다. 공통서스테인전극(32Z)에 부극성의 서스테인펄스(SUSP2)가 공급되면 서스테인 방전이 발생한다. 이때, 보조전극(44)에는 주사/서스테인전극(32Y)과 동일한 극성의 벽전하들이 형성되어 있기 때문에 보조전극(44)과 공통서스테인전극(32Z)간에 방전이 개시된다. 이후, 주사/서스테인전극(32Y)과 공통서스테인전극(32Z)간에 서스테인 방전이 일어난다. 즉, 본 발명에서는 보조전극(44)에 양의 벽전하를 형성하여 넓은 간격으로 형성되어 있는 주사/서스테인전극(32Y)과 공통서스테인전극(32Z)간에 서스테인방전을 일으킬 수 있다. 다시말하여, 본 발명에서는 보조전극(44)에 양의 벽전하를 형성하여 낮은 전압으로 주사/서스테인전극(32Y)과 공통서스테인전극(32Z)간에 서스테인방전을 일으킬 수 있다.Thereafter, the negative sustain pulse SUSP2 is supplied to the common sustain electrode 32Z. When the negative sustain pulse SUSP2 is supplied to the common sustain electrode 32Z, sustain discharge occurs. At this time, since wall charges having the same polarity as that of the scan / sustain electrode 32Y are formed in the auxiliary electrode 44, the discharge is started between the auxiliary electrode 44 and the common sustain electrode 32Z. Thereafter, a sustain discharge occurs between the scan / sustain electrode 32Y and the common sustain electrode 32Z. That is, in the present invention, a positive wall charge is formed on the auxiliary electrode 44 to cause a sustain discharge between the scan / sustain electrode 32Y and the common sustain electrode 32Z formed at a wide interval. In other words, in the present invention, a positive wall charge is formed on the auxiliary electrode 44 to cause a sustain discharge between the scan / sustain electrode 32Y and the common sustain electrode 32Z at a low voltage.

주사/서스테인전극(32Y) 및 공통서스테인전극(32Z)간에 서스테인 방전이 일어나면 도 5c와 같이 주사/서스테인전극(32Y)에는 음의 벽전하가 형성되고, 공통서스테인전극(32Z)에는 양의 벽전하가 형성됨과 아울러 보조전극(44)에는 부의 벽전하가 형성된다. 이후, 보조전극(44)에 음극성의 제 1 보조펄스(A1)가 공급되어 양의 벽전하를 형성하게 된다. 본 발명에서는 이와 같은 과정을 반복하며 서스테인방전을 하게 된다.When a sustain discharge occurs between the scan / sustain electrode 32Y and the common sustain electrode 32Z, negative wall charges are formed on the scan / sustain electrode 32Y, and positive wall charges are formed on the common sustain electrode 32Z, as shown in FIG. 5C. And negative wall charges are formed on the auxiliary electrode 44. Thereafter, the negative first auxiliary pulse A1 is supplied to the auxiliary electrode 44 to form positive wall charges. In the present invention, such a process is repeated and sustain discharge is performed.

도 6은 보조전극의 폭에 따른 효율값을 나타내는 그래프이다.6 is a graph showing efficiency values according to widths of auxiliary electrodes.

도 6을 참조하면, 보조전극(44)의 폭이 넓어질수록 효율이 증가함을 알 수 있다. 여기서, X축은 보조전극의 폭을 나타내며, Y축은 휘도를 소비전력으로 나눈 효율값을 나타낸다. 이때, 보조전극(44)과 서스테인전극들(32Y,32Z) 사이의 간격은 60㎛로 고정되고, 서스테인전극들(32Y,32Z)과 방전셀의 경계부까지의 거리는 220㎛로 고정된다. 따라서, 보조전극(44)의 폭이 넓어질수록 서스테인전극들(32Y,32Z)의 폭이 줄어들게 된다. 도 6에 도시된 바와 같이 보조전극(44)의 폭이 60㎛에서 100㎛로 증가할때 효율이 급격이 증가하며, 100㎛에서 140㎛로 증가할때 효율이 서서히 증가함을 알 수 있다. 따라서, 본 발명에서 보조전극(44)의 폭은 60㎛ 내지 140㎛에서 설정되며, 바람직하게는 100㎛의 폭으로 설정된다.Referring to FIG. 6, it can be seen that the efficiency increases as the width of the auxiliary electrode 44 becomes wider. Here, the X axis represents the width of the auxiliary electrode, and the Y axis represents the efficiency value obtained by dividing the luminance by the power consumption. At this time, the distance between the auxiliary electrode 44 and the sustain electrodes 32Y and 32Z is fixed at 60 μm, and the distance to the boundary between the sustain electrodes 32Y and 32Z and the discharge cell is fixed at 220 μm. Therefore, as the width of the auxiliary electrode 44 increases, the width of the sustain electrodes 32Y and 32Z decreases. As shown in FIG. 6, the efficiency rapidly increases when the width of the auxiliary electrode 44 increases from 60 μm to 100 μm, and gradually increases when the width of the auxiliary electrode 44 increases from 100 μm to 140 μm. Therefore, in the present invention, the width of the auxiliary electrode 44 is set to 60 μm to 140 μm, preferably 100 μm.

도 7은 보조전극과 서스테인전극들의 간격에 따른 효율값을 나타내는 그래프이다.7 is a graph showing efficiency values according to the interval between the auxiliary electrodes and the sustain electrodes.

도 7을 참조하면, 보조전극(44)과 서스테인전극들(32Y,32Z) 간의 간격이 넓어질수록 효율이 증가함을 알 수 있다. 여기서, Y축은 PDP의 효율을 나타내며, X축은 보조전극(44)과 서스테인전극들(32Y,32Z)간의 간격을 나타낸다. 이때, 보조전극(44)의 폭은 100㎛로 고정되고, 서스테인전극들(32Y,32Z)과 방전셀의 경계부까지의 거리는 220㎛로 고정된다. 따라서, 보조전극(44)과 서스테인전극들(32Y,32Z) 간의 간격이 넓어질수록 서스테인전극들(32Y,32Z)의 폭은 줄어들게 된다. 도 7에 도시된 바와 같이 보조전극(44)과 서스테인전극들(32Y,32Z)간의 간격이 40㎛에서60㎛로 증가할 때 효율이 급격이 증가하며, 60㎛에서 100㎛로 증가할때 효율이 서서히 증가함을 알 수 있다. 따라서, 본 발명에서 보조전극(44)과 서스테인전극들(32Y,32Z)간의 간격은 60㎛ 내지 100㎛에서 설정된다.Referring to FIG. 7, it can be seen that the efficiency increases as the distance between the auxiliary electrode 44 and the sustain electrodes 32Y and 32Z increases. Here, the Y axis represents the efficiency of the PDP, and the X axis represents the distance between the auxiliary electrode 44 and the sustain electrodes 32Y and 32Z. In this case, the width of the auxiliary electrode 44 is fixed to 100 μm, and the distance between the sustain electrodes 32Y and 32Z and the boundary of the discharge cell is fixed to 220 μm. Therefore, as the distance between the auxiliary electrode 44 and the sustain electrodes 32Y and 32Z increases, the width of the sustain electrodes 32Y and 32Z decreases. As shown in FIG. 7, the efficiency rapidly increases when the distance between the auxiliary electrode 44 and the sustain electrodes 32Y and 32Z increases from 40 μm to 60 μm, and increases from 60 μm to 100 μm. It can be seen that this gradually increases. Therefore, in the present invention, the interval between the auxiliary electrode 44 and the sustain electrodes 32Y and 32Z is set at 60 µm to 100 µm.

도 8은 서스테인전극들의 폭에 따른 효율값을 나타내는 그래프이다.8 is a graph showing efficiency values according to widths of the sustain electrodes.

도 8을 참조하면, 효율은 서스테인전극들(32Y,32Z)의 폭에 관계없이 거의 일정함을 알 수 있다. 여기서, X축은 서스테인전극들(32Y,32Z)의 폭을 나타내며, Y축은 효율을 나타낸다. 이때, 보조전극(44)의 폭은 100㎛로 고정되고, 보조전극(44)과 서스테인전극들(32Y,32Z)간의 간격은 60㎛로 고정된다.Referring to FIG. 8, it can be seen that the efficiency is almost constant regardless of the widths of the sustain electrodes 32Y and 32Z. Here, the X axis represents the width of the sustain electrodes 32Y and 32Z, and the Y axis represents the efficiency. At this time, the width of the auxiliary electrode 44 is fixed to 100 μm, and the distance between the auxiliary electrode 44 and the sustain electrodes 32Y and 32Z is fixed to 60 μm.

도 9 내지 도 11은 종래의 PDP와 본 발명의 실시예에 의한 PDP의 휘도, 소비전력 및 효율을 나타내는 그래프이다.9 to 11 are graphs showing luminance, power consumption, and efficiency of a conventional PDP and a PDP according to an embodiment of the present invention.

이때, 본 발명의 실시예에 의한 PDP는 보조전극(44)의 폭을 100㎛로 고정하고, 보조전극(44)과 서스테인전극들(32Y,32Z)의 간격을 60㎛(제 1 PDP), 80㎛(제 2 PDP) 및 100㎛(제 3 PDP)로 설정하여 측정한다. 서스테인전극들(32Y,32Z)과 방전셀의 경계부까지의 거리는 220㎛로 고정된다.At this time, in the PDP according to the embodiment of the present invention, the width of the auxiliary electrode 44 is fixed to 100 μm, and the distance between the auxiliary electrode 44 and the sustain electrodes 32Y and 32Z is 60 μm (first PDP), It measures by setting to 80 micrometers (2nd PDP) and 100 micrometers (3rd PDP). The distance between the sustain electrodes 32Y and 32Z and the boundary of the discharge cell is fixed at 220 탆.

제 1 PDP에서 제 1 보조펄스(A1)의 전압은 -150V이고, 제 2 보조펄스(A2) 및 제 3 보조펄스(A3)의 전압은 50V로 설정된다. 제 2 PDP에서 제 1 보조펄스(A1)의 전압은 -150V이고, 제 2 보조펄스(A2) 및 제 3 보조펄스(A3)의 전압은 60V로 설정된다. 제 3 PDP에서 제 1 보조펄스(A1)의 전압은 -160V이고, 제 2 보조펄스(A2) 및 제 3 보조펄스(A3)의 전압은 60V로 설정된다.In the first PDP, the voltage of the first auxiliary pulse A1 is -150V, and the voltages of the second auxiliary pulse A2 and the third auxiliary pulse A3 are set to 50V. In the second PDP, the voltage of the first auxiliary pulse A1 is -150V, and the voltages of the second auxiliary pulse A2 and the third auxiliary pulse A3 are set to 60V. In the third PDP, the voltage of the first auxiliary pulse A1 is -160V, and the voltages of the second auxiliary pulse A2 and the third auxiliary pulse A3 are set to 60V.

도 9는 서스테인전압의 변화에 따른 휘도값을 나타내는 그래프이다.9 is a graph showing luminance values according to changes in the sustain voltage.

도 9를 참조하면, 본 발명의 실시예에 의한 PDP들은 종래에 비해서 높은 휘도값을 갖는다. 예를 들어, 서스테인전극들(32Y,32Z)에 -200V의 전압이 인가되었을때 제 2 PDP가 가장 높은 휘도값을 가지며, 종래 PDP가 가장 낮은 휘도값을 갖는다. 다시말하여, 서스테인전극들(32Y,32Z)에 -200V의 전압이 인가되었을때 제 2 PDP는 767cd/㎡의 휘도를 가지며, 제 3 PDP는 765cd/㎡의 휘도를 갖는다. 또한, 제 1 PDP는 688cd/㎡의 휘도를 가지며, 종래 PDP는 348cd/㎡의 휘도를 갖는다. 즉, 본 발명의 실시예에 의한 PDP들은 종래의 PDP에 비하여 대략 80~100%정도 향상된 휘도값을 갖는다.Referring to FIG. 9, PDPs according to an embodiment of the present invention have a higher luminance value than in the related art. For example, when a voltage of -200 V is applied to the sustain electrodes 32Y and 32Z, the second PDP has the highest luminance value, and the conventional PDP has the lowest luminance value. In other words, when a voltage of −200 V is applied to the sustain electrodes 32Y and 32Z, the second PDP has a luminance of 767 cd / m 2 and the third PDP has a luminance of 765 cd / m 2. Further, the first PDP has a brightness of 688 cd / m 2 and the conventional PDP has a brightness of 348 cd / m 2. That is, PDPs according to an embodiment of the present invention have a luminance value improved by about 80 to 100% compared to a conventional PDP.

도 10은 서스테인전압의 변화에 따른 소비전력값을 나타내는 그래프이다.10 is a graph showing power consumption values according to changes in the sustain voltage.

도 10을 참조하면, 본 발명의 실시예에 의한 PDP들은 종래의 PDP에 비해서 많은 소비전력이 소모된다. 예를 들어, 서스테인전극들(32Y,32Z)에 -200V의 전압이 인가되었을때 종래 PDP는 약 0.000642W의 소비전력을 소모하며, 제 3 PDP는 0.000657W의 소비전력을 소모한다. 또한, 제 2 PDP는 0.000686W의 소비전력을 소모하며, 제 1 PDP는 0.000693W의 소비전력을 소모한다. 즉, 본 발명의 실시예에 의한 PDP들은 종래의 PDP에 비하여 대략 10%정도 많은 소비전력을 소모한다.Referring to FIG. 10, PDPs according to an embodiment of the present invention consume more power than conventional PDPs. For example, when a voltage of −200 V is applied to the sustain electrodes 32Y and 32Z, the conventional PDP consumes about 0.000642W of power consumption, and the third PDP consumes 0.000657W of power. In addition, the second PDP consumes 0.000686W of power, and the first PDP consumes 0.000693W of power. That is, the PDPs according to the embodiment of the present invention consume about 10% more power than the conventional PDP.

도 11은 서스테인전압의 변화에 따른 효율을 나타내는 그래프이다.11 is a graph showing the efficiency according to the change of the sustain voltage.

도 11을 참조하면, 본 발명의 실시예에 의한 PDP들은 종래의 PDP에 비해서 높은 효율을 갖는다. 예를 들어, 서스테인전극들(32Y,32Z)에 -200V의 전압이 인가되었을때 제 3 PDP는 1.82lm/W의 효율을 가지며, 제 2 PDP는 1.73lm/W의 효율을 갖는다. 또한, 제 1 PDP는 1.52lm/W의 효율을 가지며, 종래의 PDP는 0.88lm/W의 효율을 갖는다. 즉, 본 발명의 실시예에 의한 PDP들은 종래의 PDP에 비하여 대략 80~100%정도 향상된 효율을 갖는다.Referring to FIG. 11, PDPs according to an embodiment of the present invention have higher efficiency than conventional PDPs. For example, when a voltage of −200 V is applied to the sustain electrodes 32Y and 32Z, the third PDP has an efficiency of 1.82 lm / W, and the second PDP has an efficiency of 1.73 lm / W. In addition, the first PDP has an efficiency of 1.52 lm / W, and the conventional PDP has an efficiency of 0.88 lm / W. That is, PDPs according to the embodiment of the present invention have an efficiency improved by about 80 to 100% compared to conventional PDPs.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널 및 그 구동방법에 의하면 주사/서스테인전극 및 공통서스테인전극을 넓은 간격으로 형성하고, 주사/서스테인전극 및 공통서스테인전극의 사이에 보조전극을 형성한다. 이와 같이 주사/서스테인전극 및 공통서스테인전극이 넓은 간격으로 형성되면 방전경로가 길어지고, 이에 따라 방전면적이 증가하여 방전효율이 향상된다. 또한, 서스테인방전시에 보조전극을 양극으로 이용하여 저전압 구동이 가능하다.As described above, according to the plasma display panel and the driving method thereof, the scan / sustain electrode and the common sustain electrode are formed at wide intervals, and the auxiliary electrode is formed between the scan / sustain electrode and the common sustain electrode. As such, when the scan / sustain electrode and the common sustain electrode are formed at wide intervals, the discharge path is long, and thus the discharge area is increased to improve the discharge efficiency. In addition, low voltage driving is possible by using an auxiliary electrode as an anode during sustain discharge.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (13)

주사/서스테인전극 및 공통서스테인전극과;A scan / sustain electrode and a common sustain electrode; 상기 주사/서스테인전극과 상기 공통서스테인전극 사이에 형성되며 60㎛ 내지 140㎛의 사이의 폭을 가지는 보조전극을 구비하며,An auxiliary electrode formed between the scan / sustain electrode and the common sustain electrode and having a width of between 60 μm and 140 μm, 상기 보조전극에는 벽전하를 형성하기 위한 보조펄스가 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And an auxiliary pulse for supplying wall charges to the auxiliary electrode. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 보조전극의 폭은 100㎛인 것을 특징으로 하는 플라즈마 디스플레이 패널.The width of the auxiliary electrode is a plasma display panel, characterized in that 100㎛. 제 1 항에 있어서,The method of claim 1, 상기 보조전극과 상기 서스테인전극쌍과의 간격은 60㎛ 내지 100㎛의 사이인 것을 특징으로 하는 플라즈마 디스플레이 패널.And a distance between the auxiliary electrode and the sustain electrode pair is between 60 μm and 100 μm. 주사/서스테인전극과 공통서스테인전극 사이에 보조전극이 형성된 플라즈마 디스플레이 패널을 구동하기 위한 방법에 있어서,A method for driving a plasma display panel having an auxiliary electrode formed between a scan / sustain electrode and a common sustain electrode, the method comprising: 상기 주사/서스테인전극과 상기 공통서스테인전극에 서스테인펄스들을 교번적으로 공급하여 서스테인방전을 일으키는 단계와,Alternately supplying sustain pulses to the scan / sustain electrode and the common sustain electrode to cause sustain discharge; 상기 보조전극에 상기 서스테인펄스와 상이한 펄스폭을 가지는 제 1 보조펄스를 공급하여 상기 보조전극 상에 벽전하를 형성하는 단계와,Supplying a first auxiliary pulse having a pulse width different from that of the sustain pulse to the auxiliary electrode to form wall charges on the auxiliary electrode; 상기 주사/서스테인전극에 공급되는 서스테인펄스들 사이에 상기 제 1 보조펄스에 동기되는 제 2 보조펄스를 공급하는 단계와,Supplying a second auxiliary pulse synchronized with the first auxiliary pulse between the sustain pulses supplied to the scan / sustain electrode; 상기 공통서스테인전극에 공급되는 서스테인펄스들 사이에 상기 제 1 보조펄스에 동기되는 제 3 보조펄스를 공급하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And supplying a third auxiliary pulse synchronized with the first auxiliary pulse between the sustain pulses supplied to the common sustain electrode. 제 5 항에 있어서,The method of claim 5, 상기 제 1 보조펄스는 상기 보조전극에 형성된 벽전하의 극성을 변환시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the first auxiliary pulse converts the polarity of the wall charges formed in the auxiliary electrode. 삭제delete 삭제delete 제 5 항에 있어서,The method of claim 5, 상기 제 1 보조펄스, 제 2 보조펄스 및 제 3 보조펄스의 펄스 폭은 상기 서스테인펄스의 펄스 폭보다 좁게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And a pulse width of the first auxiliary pulse, the second auxiliary pulse and the third auxiliary pulse is set to be smaller than the pulse width of the sustain pulse. 제 5 항에 있어서,The method of claim 5, 상기 제 1 보조펄스, 제 2 보조펄스 및 제 3 보조펄스의 펄스 폭은 0.5 내지 1.5㎛의 사이에서 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And a pulse width of the first auxiliary pulse, the second auxiliary pulse and the third auxiliary pulse is set between 0.5 to 1.5 mu m. 제 5 항에 있어서,The method of claim 5, 상기 제 1 보조펄스의 펄스 폭은 0.6~1.0㎛인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.The pulse width of the first auxiliary pulses is 0.6 ~ 1.0㎛ drive method of the plasma display panel. 제 5 항에 있어서,The method of claim 5, 상기 제 1 보조펄스는 -150V ~ -170V 범위의 전압값을 가지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the first auxiliary pulse has a voltage value in the range of -150V to -170V. 제 5 항에 있어서,The method of claim 5, 상기 제 2 및 제 3 보조펄스의 전압값은 50 내지 60V의 사이에서 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the voltage values of the second and third auxiliary pulses are set between 50 and 60 volts.
KR10-2001-0020614A 2001-04-18 2001-04-18 Plasma Display Panel and Driving Method thereof KR100397431B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0020614A KR100397431B1 (en) 2001-04-18 2001-04-18 Plasma Display Panel and Driving Method thereof
US10/121,617 US6906689B2 (en) 2001-04-18 2002-04-15 Plasma display panel and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0020614A KR100397431B1 (en) 2001-04-18 2001-04-18 Plasma Display Panel and Driving Method thereof

Publications (2)

Publication Number Publication Date
KR20020080818A KR20020080818A (en) 2002-10-26
KR100397431B1 true KR100397431B1 (en) 2003-09-17

Family

ID=27701457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0020614A KR100397431B1 (en) 2001-04-18 2001-04-18 Plasma Display Panel and Driving Method thereof

Country Status (1)

Country Link
KR (1) KR100397431B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006091742A (en) * 2004-09-27 2006-04-06 Fujitsu Hitachi Plasma Display Ltd Driving method of plasma display panel and plasma display device
JP2006194948A (en) * 2005-01-11 2006-07-27 Fujitsu Hitachi Plasma Display Ltd Driving method for plasma display panel and plasma display apparatus
KR100684858B1 (en) 2005-11-29 2007-02-20 삼성에스디아이 주식회사 Plasma display and driving method thereof
KR100862563B1 (en) * 2006-12-29 2008-10-09 엘지전자 주식회사 Plasma Display Panel

Also Published As

Publication number Publication date
KR20020080818A (en) 2002-10-26

Similar Documents

Publication Publication Date Title
US6906689B2 (en) Plasma display panel and driving method thereof
KR100426186B1 (en) Plasma display Panel and Driving Method Thereof
KR100397431B1 (en) Plasma Display Panel and Driving Method thereof
KR100389025B1 (en) Plasma Display Panel
KR100315125B1 (en) Plasma Display Panel
KR100538323B1 (en) Plasma Display Panel
KR100438912B1 (en) Driving method of plasma display panel
KR100378619B1 (en) Driving Method of Plasma Display Panel
KR100326882B1 (en) Plasma Display Panel and Discharging Method of The Same
KR100493919B1 (en) Method of driving plasma display panel
KR100348964B1 (en) Plasma Display Panel inserted Floating Electrode
KR20020001181A (en) Plasma Display Panel With electrode of Ladder Pattern Form
KR100456139B1 (en) Plasma display panel
KR100340439B1 (en) Electrode Structure in Plasma Display Panel
KR100404847B1 (en) Plasma Display Panel
KR100400373B1 (en) Plasma Display Panel
KR100366939B1 (en) Electrodes in Plasma Display Panel
KR100365506B1 (en) Plasma Display Panel and Driving Method Thereof
KR100400377B1 (en) Plasma Display Panel
KR100421488B1 (en) Plasma Display Panel
KR100421483B1 (en) Driving Method of Plasma Display Panel
KR20030041054A (en) Plasma display panel
KR100351465B1 (en) Plasma Display Panel and Method Of Driving The Same
KR100373532B1 (en) Driving Method of Plasma Display Panel
KR100400378B1 (en) Plasma Display Panel

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100630

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee