KR100421476B1 - Electrode Structure in Plasma Display Panel - Google Patents

Electrode Structure in Plasma Display Panel Download PDF

Info

Publication number
KR100421476B1
KR100421476B1 KR10-2000-0087060A KR20000087060A KR100421476B1 KR 100421476 B1 KR100421476 B1 KR 100421476B1 KR 20000087060 A KR20000087060 A KR 20000087060A KR 100421476 B1 KR100421476 B1 KR 100421476B1
Authority
KR
South Korea
Prior art keywords
electrode
sustain
scan
discharge
discharge cell
Prior art date
Application number
KR10-2000-0087060A
Other languages
Korean (ko)
Other versions
KR20020056965A (en
Inventor
김재성
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2000-0087060A priority Critical patent/KR100421476B1/en
Priority to US09/897,404 priority patent/US7133005B2/en
Priority to JP2001204761A priority patent/JP3727868B2/en
Priority to CNB01142401XA priority patent/CN100466148C/en
Priority to EP01305827A priority patent/EP1174851A3/en
Publication of KR20020056965A publication Critical patent/KR20020056965A/en
Application granted granted Critical
Publication of KR100421476B1 publication Critical patent/KR100421476B1/en
Priority to US11/581,076 priority patent/US7514870B2/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40Layers for protecting or enhancing the electron emission, e.g. MgO layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 콘트라스트를 향상시킬 수 있도록 한 플라즈마 디스플레이 패널의 전극구조에 관한 것이다.The present invention relates to an electrode structure of a plasma display panel capable of improving contrast.

본 발명의 플라즈마 디스플레이 패널은 상부기판과, 방전셀의 일측 주변부에 형성되어 방전셀을 선택하기 위한 스캔펄스를 공급받는 주사전극과, 주사전극과 상부기판 사이에 주사전극의 폭과 대응되는 폭으로 형성되는 블랙층과, 방전셀의 다른측 주변부에 형성되는 제 1 유지전극과, 제 1 유지전극 및 주사전극의 사이에 형성되어 선택된 방전셀에서 제 1 유지전극과 서스테인 방전을 일으키기 위한 제 2 유지전극을 구비한다.The plasma display panel according to the present invention has a scan electrode formed on an upper substrate, a periphery of one side of the discharge cell, and receives a scan pulse for selecting the discharge cell, and a width corresponding to the width of the scan electrode between the scan electrode and the upper substrate. A second holding layer formed between the black layer to be formed, the first sustaining electrode formed on the other side of the discharge cell, and the first sustaining electrode and the scanning electrode to generate the first sustaining electrode and the sustain discharge in the selected discharge cell; An electrode is provided.

Description

플라즈마 디스플레이 패널의 전극구조{Electrode Structure in Plasma Display Panel}Electrode Structure in Plasma Display Panel

본 발명은 플라즈마 디스플레이 패널의 전극구조에 관한 것으로 특히, 콘트라스트를 향상시킬 수 있도록 한 플라즈마 디스플레이 패널의 전극구조에 관한 것이다.The present invention relates to an electrode structure of a plasma display panel, and more particularly, to an electrode structure of a plasma display panel capable of improving contrast.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 진공 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.Plasma Display Panel (hereinafter referred to as "PDP") is a display device using visible light generated from a phosphor when vacuum ultraviolet rays generated by gas discharge excite the phosphor. PDP is thinner and lighter than Cathode Ray Tube (CRT), which has been the mainstay of display means, and has the advantage of being able to realize high definition large screen. PDP is composed of a plurality of discharge cells arranged in a matrix form, one discharge cell constitutes a pixel of the screen.

도 1은 종래의 3전극 교류 면방전형 PDP의 방전셀 구조를 도시한 사시도이다.1 is a perspective view showing a discharge cell structure of a conventional three-electrode AC surface discharge type PDP.

도 1을 참조하면, 종래의 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다.주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)은 ITO(Indium Tin Oxide)로 형성된 투명전극이다. 이와 같은 ITO는 높은 저항값을 가지기 때문에 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)의 배면에는 버스전극들(13Y,13Z)이 나란하게 형성된다. 버스전극들(13Y,13Z)은 외부로부터 구동신호를 공급받고, 공급받은 구동신호를 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)에 공급함으로써 방전셀 각각에 균일한 전압이 인가되도록 한다. 버스전극들(13Y,13Z)과 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)의 사이에는 콘트라스트를 향상시키기 위해 도 2와 같이 블랙층(30)이 형성되기도 한다. 이와 같은 블랙층(30)은 전기 전도물질로 형성된다. 주사/서스테인전극(12Y)과 공통서스테인전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방전 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.Referring to FIG. 1, a discharge cell of a conventional three-electrode AC surface discharge type PDP includes a scan / sustain electrode 12Y and a common sustain electrode 12Z formed on an upper substrate 10, and a lower substrate 18. The address electrode 20X is formed. The scan / sustain electrode 12Y and the common sustain electrode 12Z are transparent electrodes formed of indium tin oxide (ITO). Since ITO has a high resistance value, bus electrodes 13Y and 13Z are formed side by side on the back surface of the scan / sustain electrode 12Y and the common sustain electrode 12Z. The bus electrodes 13Y and 13Z receive a driving signal from the outside and supply the supplied driving signal to the scan / sustain electrode 12Y and the common sustain electrode 12Z so that a uniform voltage is applied to each of the discharge cells. . The black layer 30 may be formed between the bus electrodes 13Y and 13Z, the scan / sustain electrode 12Y, and the common sustain electrode 12Z as shown in FIG. 2 to improve contrast. The black layer 30 is formed of an electrically conductive material. The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 having the scan / sustain electrode 12Y and the common sustain electrode 12Z side by side. In the upper dielectric layer 14, wall charges generated during plasma discharge are accumulated. The protective layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge and increases discharge efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used.

어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(10)/하부기판(18)과 격벽(24) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode 20X is formed, and the phosphor layer 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24. The address electrode 20X is formed in the direction crossing the scan / sustain electrode 12Y and the common sustain electrode 12Z. The partition wall 24 is formed in parallel with the address electrode 20X to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert gas for gas discharge is injected into the discharge space provided between the upper substrate 10 / lower substrate 18 and the partition wall 24.

이러한 교류 면방전형 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 표현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67㎳)은 8개의 서브필드들로 나누어지게 된다. 아울러, 8개의 서브필드들 각각은 어드레스기간과 서스테인기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인기간이 달라지게 되므로 화상의 계조를 표현할 수 있게 된다.The AC surface discharge type PDP is driven by dividing one frame into several subfields having different discharge times in order to express gray level of an image. Each subfield is further divided into a reset period for uniformly causing discharge, an address period for selecting a discharge cell, and a sustain period for expressing gray scale according to the number of discharges. For example, when the image is to be displayed with 256 gray levels, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields. Each of the eight subfields is further divided into an address period and a sustain period. Here, the reset period and the address period of each subfield are the same for each subfield, while the sustain period is 2 n (n = 0,1,2,3,4,5,6,7) in each subfield. Is increased. In this way, since the sustain period is different in each subfield, the gray level of the image can be expressed.

도 3은 종래의 PDP의 구동방법에 따른 파형도를 나타내는 도면이다.3 is a view showing a waveform diagram according to a conventional method for driving a PDP.

도 3을 참조하면, 리셋기간에는 공통서스테인전극(12Z)에 공급되는 리셋펄스(Vr)에 의해 방전셀을 초기화하기 위한 리셋방전이 발생된다. 이와 같은 리셋펄스(Vr)는 주사/서스테인전극(12Y)에 공급될 수도 있다. 어드레스 기간에는 주사서스테인전극(12Y)에 순차적으로 스캔펄스(-Vs)가 공급됨과 아울러 스캔펄스(-Vs)에 동기되는 데이터펄스(Vd)가 어드레스전극(20X)에 공급된다. 이때, 데이터펄스(Vd)가 공급된 방전셀에서는 어드레스 방전이 일어난다. 서스테인 기간에는 주사/서스테인전극(12Y)과 공통서스테인전극(12Z)에 교번적으로 서스테인 펄스(Vsus)가 공급되어 어드레스 방전에 의해 선택된 방전셀들에서 서스테인 방전을 일으킨다.Referring to FIG. 3, in the reset period, a reset discharge for initializing the discharge cells is generated by the reset pulse Vr supplied to the common sustain electrode 12Z. The reset pulse Vr may be supplied to the scan / sustain electrode 12Y. In the address period, the scan pulse (-Vs) is sequentially supplied to the scan sustain electrode 12Y, and the data pulse Vd synchronized with the scan pulse (-Vs) is supplied to the address electrode 20X. At this time, an address discharge occurs in the discharge cell supplied with the data pulse Vd. In the sustain period, the sustain pulse Vsus is alternately supplied to the scan / sustain electrode 12Y and the common sustain electrode 12Z to generate sustain discharge in the discharge cells selected by the address discharge.

하지만, 이와 같은 종래의 PDP는 버스전극(13Y,13Z)에만 블랙층(30)이 형성된다. 따라서, PDP에서 블랙의 화상을 표시할 때 외부로부터 입사되는 광을 상부기판에서 차단하지 못해 콘트라스트 저하된다. 또한, 리셋기간에 발생되는 리셋방전에 의해 광이 발생되고, 이 광에 의해 콘트라스트가 저하되는 문제점이 있다. 한편, 이러한 문제점을 해결하기 위하여 블랙층(30)의 크기를 크게할 수 있지만, 블랙층(30)의 크기가 커지면 휘도가 감소하게 된다.However, in the conventional PDP, the black layer 30 is formed only on the bus electrodes 13Y and 13Z. Therefore, when the black image is displayed on the PDP, the light incident from the outside cannot be blocked by the upper substrate, thereby reducing the contrast. In addition, there is a problem that light is generated by a reset discharge generated in the reset period, and the contrast is reduced by this light. On the other hand, in order to solve this problem, the size of the black layer 30 can be increased, but as the size of the black layer 30 becomes larger, the luminance decreases.

따라서, 본 발명의 목적은 콘트라스트를 향상시킬 수 있도록 한 플라즈마 디스플레이 패널의 전극구조에 관한 것이다.Accordingly, an object of the present invention relates to an electrode structure of a plasma display panel capable of improving contrast.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널을 나타내는 사시도.1 is a perspective view showing a conventional three-electrode AC surface discharge type plasma display panel.

도 2는 도 1에 도시된 투명전극과 버스전극의 사이에 형성되는 블랙층을 나타내는 도면.FIG. 2 is a diagram illustrating a black layer formed between the transparent electrode and the bus electrode illustrated in FIG. 1.

도 3은 도 1에 도시된 전극들에 공급되는 구동파형을 나타내는 파형도.3 is a waveform diagram illustrating a driving waveform supplied to the electrodes illustrated in FIG. 1.

도 4는 본 발명의 실시예에 의한 플라즈마 디스플레이 패널을 나타내는 단면도.4 is a cross-sectional view showing a plasma display panel according to an embodiment of the present invention.

도 5는 도 4에 도시된 전극들에 공급되는 구동파형을 나타내는 파형도.FIG. 5 is a waveform diagram illustrating driving waveforms supplied to electrodes illustrated in FIG. 4. FIG.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10,40 : 상부기판 12Y,42Y : 주사/서스테인전극10,40: upper substrate 12Y, 42Y: scan / sustain electrode

12Z,42Z : 공통서스테인전극 13Y,13Z,48Y,48Z : 버스전극12Z, 42Z: Common sustain electrode 13Y, 13Z, 48Y, 48Z: Bus electrode

14,22,54 : 유전층 16 : 보호막14,22,54 dielectric layer 16: protective film

18,53 : 하부기판 20X,52X : 어드레스전극18,53: lower substrate 20X, 52X: address electrode

24 : 격벽 26 : 형광체층24: partition 26: phosphor layer

30,44,46 : 블랙층 42S : 주사전극30, 44, 46: black layer 42S: scanning electrode

상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널은 상부기판과, 방전셀의 일측 주변부에 형성되어 방전셀을 선택하기 위한 스캔펄스를 공급받는 주사전극과, 주사전극과 상부기판 사이에 주사전극의 폭과 대응되는 폭으로 형성되는 블랙층과, 방전셀의 다른측 주변부에 형성되는 제 1 유지전극과, 제 1 유지전극 및 주사전극의 사이에 형성되어 선택된 방전셀에서 제 1 유지전극과 서스테인 방전을 일으키기 위한 제 2 유지전극을 구비한다.In order to achieve the above object, the plasma display panel of the present invention includes a scan electrode formed on an upper substrate, a periphery of one side of the discharge cell, receiving scan pulses for selecting a discharge cell, and a scan electrode between the scan electrode and the upper substrate. The first sustain electrode and the sustain discharge in the selected discharge cell formed between the black layer formed with the width corresponding to the width, the first sustain electrode formed at the periphery of the other side of the discharge cell, and the first sustain electrode and the scan electrode. And a second sustaining electrode for generating the same.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하 도 4 내지 5를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 4 to 5.

도 4는 본 발명의 실시예에 의한 플라즈마 디스플레이 패널을 나타내는 단면도이다.4 is a cross-sectional view illustrating a plasma display panel according to an embodiment of the present invention.

도 4를 참조하면, 본 발명의 실시예에 의한 PDP는 상부기판(40) 상에 형성된 주사전극(42S), 제 1 유지전극(42Y) 및 제 2 유지전극(42Z)과, 하부기판(53) 상에 형성된 어드레스전극(52X)을 구비한다. 제 1 유지전극(42Y) 및 제 2 유지전극(42Z)은 ITO로 형성된 투명전극이다. 제 1 유지전극(42Y) 및 제 2 유지전극(42Z)의 배면에는 버스전극들(48Y,48Z)이 형성된다. 버스전극들(48Y,48Z)은 외부로부터 구동신호를 공급받고, 공급받은 구동신호를 제 1 및 제 2 유지전극(42Y,42Z)에 공급한다. 제 1 및 제 2 유지전극(42Y,42Z)과 버스전극들(48Y,48Z)의 사이에는 콘트라스트를 향상시키기 위하여 전도성 물질로 형성된 제 1 블랙층(46)이 형성된다. 이와 같은 제 1 및 제 2 유지전극(42Y,42Z)은 서스테인 기간에 서스테인 방전을 일으킨다. 한편, 제 1 및 제 2 유지전극(42Y,42Z)과 버스전극들(48Y,48Z) 사이에 형성되는 제 1 블랙층(46)은 생략될 수 있다. 방전셀의 일측 주변부에 형성되는 주사전극(42S)은 어드레스 기간에 스캔펄스를 공급받는다. 주사전극(42S)은 전도성 물질, 예를 들면 은(Ag)으로 형성된다. 주사전극(42S)과 상부기판(40) 사이에는 제 2 블랙층(44)이 형성된다.제 2 블랙층(44)은 외부로부터 입사되는 광을 차단하여 PDP의 콘트라스트를 향상시키게 된다. 한편, 주사전극(42S)과 제 1 유지전극(42Y)은 100㎛ 이내의 간격으로 형성되고, 제 1 유지전극(42Y)과 제 2 유지전극(42Z)은 100㎛ 이상의 간격으로 형성된다. 즉, 제 1 유지전극(42Y)과 제 2 유지전극(42Z)간의 간격이 넓게 설정되기 때문에 서스테인 방전시 방전효율을 향상시킬 수 있다. 또한, 외부로부터 입사되는 광을 효율적으로 차단하기 위하여 주사전극(42S)의 폭은 제 1 및 제 2 유지전극(42Y,42Z)보다 넓은 폭으로 형성된다. 주사전극(42S), 제 1 유지전극(42Y) 및 제 2 유지전극(42Z)이 나란하게 형성된 상부기판(40)에는 상부 유전체층(50) 및 보호막(51)이 적층된다. 상부 유전체층(50)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(51)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(50)의 손상을 방지함과 아울러 2차 전자의 방전 효율을 높이게 된다. 보호막(51)으로는 통상 산화마그네슘(MgO)이 이용된다.Referring to FIG. 4, the PDP according to the embodiment of the present invention includes the scan electrode 42S, the first sustain electrode 42Y, the second sustain electrode 42Z, and the lower substrate 53 formed on the upper substrate 40. Is provided on the address electrode 52X. The first sustain electrode 42Y and the second sustain electrode 42Z are transparent electrodes formed of ITO. Bus electrodes 48Y and 48Z are formed on the rear surfaces of the first sustain electrode 42Y and the second sustain electrode 42Z. The bus electrodes 48Y and 48Z receive a driving signal from the outside, and supply the supplied driving signals to the first and second sustain electrodes 42Y and 42Z. A first black layer 46 made of a conductive material is formed between the first and second sustain electrodes 42Y and 42Z and the bus electrodes 48Y and 48Z to improve contrast. The first and second sustain electrodes 42Y and 42Z generate sustain discharge in the sustain period. Meanwhile, the first black layer 46 formed between the first and second sustain electrodes 42Y and 42Z and the bus electrodes 48Y and 48Z may be omitted. The scan electrode 42S formed at one peripheral portion of the discharge cell receives the scan pulse in the address period. The scan electrode 42S is formed of a conductive material, for example, silver (Ag). A second black layer 44 is formed between the scan electrode 42S and the upper substrate 40. The second black layer 44 blocks light incident from the outside to improve the contrast of the PDP. On the other hand, the scan electrodes 42S and the first sustain electrodes 42Y are formed at intervals within 100 μm, and the first sustain electrodes 42Y and the second sustain electrodes 42Z are formed at intervals of 100 μm or more. That is, since the interval between the first sustain electrode 42Y and the second sustain electrode 42Z is set wide, the discharge efficiency during the sustain discharge can be improved. In addition, the width of the scan electrode 42S is formed to be wider than that of the first and second sustain electrodes 42Y and 42Z in order to effectively block light incident from the outside. An upper dielectric layer 50 and a passivation layer 51 are stacked on the upper substrate 40 on which the scan electrode 42S, the first sustain electrode 42Y, and the second sustain electrode 42Z are formed side by side. Wall charges generated during plasma discharge are accumulated in the upper dielectric layer 50. The passivation layer 51 prevents damage to the upper dielectric layer 50 due to sputtering generated during plasma discharge and increases discharge efficiency of secondary electrons. As the protective film 51, magnesium oxide (MgO) is usually used.

어드레스전극(52X)이 형성된 하부기판(53) 상에는 하부 유전체층(54) 및 도시되지 않은 격벽이 형성되며, 하부 유전체층(54)과 격벽 표면에는 도시되지 않은 형광체층이 도포된다. 어드레스전극(52X)은 주사전극(42S), 제 1 유지전극(42Y) 및 제 2 유지전극(42Z)과 교차되는 방향으로 형성된다. 격벽은 어드레스전극(52X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(40)/하부기판(53)과 격벽 사이에 마련된 방전공간에는 가스방전을 위한불활성 가스가 주입된다.The lower dielectric layer 54 and the partition wall (not shown) are formed on the lower substrate 53 on which the address electrode 52X is formed, and the phosphor layer (not shown) is applied to the lower dielectric layer 54 and the partition wall surface. The address electrode 52X is formed in the direction crossing the scan electrode 42S, the first sustain electrode 42Y, and the second sustain electrode 42Z. The partition wall is formed in parallel with the address electrode 52X to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert gas for gas discharge is injected into the discharge space provided between the upper substrate 40 and the lower substrate 53 and the partition wall.

도 5는 도 4에 도시된 PDP의 구동방법을 나타내는 파형도이다.FIG. 5 is a waveform diagram illustrating a method of driving the PDP shown in FIG. 4.

도 5를 참조하면, 본 발명의 실시예에 의한 구동방법에서는 화상의 계조를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 표현하는 서스테인기간으로 나뉘어진다. 리셋기간에는 주사전극(42S)에 리셋펄스(Vr)가 공급되어 방전셀을 초기화하기 위한 리셋방전을 일으킨다. 이때, 리셋방전에 의해 발생되는 대부분의 광은 제 2 블랙층(44)에 의해 차단된다. 어드레스 기간에는 주사전극(42S)에 순차적으로 스캔펄스(-Vs)가 공급됨과 아울러 스캔펄스(-Vs)에 동기되는 데이터펄스(Vd)가 어드레스전극(52X)에 공급된다. 이때, 데이터펄스(Vd)가 공급된 방전셀에서는 어드레스 방전이 일어난다. 서스테인 기간에는 제 1 및 제 2 유지전극(42Y,42Z)에 교번적으로 서스테인 펄스(Vsus)가 공급되어 어드레스 방전에 의해 선택된 방전셀들에서 서스테인 방전을 일으킨다. 이때, 주사전극(42S)은 제 1 및 제 2 유지전극(42Y,42Z)의 사이에 형성되지 않기 때문에 주사전극(42S)에 의한 휘도의 저하를 방지할 수 있다.Referring to FIG. 5, in the driving method according to an exemplary embodiment of the present invention, one frame is driven by dividing a frame into several subfields having different discharge times. Each subfield is further divided into a reset period for uniformly causing discharge, an address period for selecting a discharge cell, and a sustain period for expressing gray scale according to the number of discharges. In the reset period, the reset pulse Vr is supplied to the scan electrode 42S to cause a reset discharge for initializing the discharge cells. At this time, most of the light generated by the reset discharge is blocked by the second black layer 44. In the address period, the scan pulse (-Vs) is sequentially supplied to the scan electrode 42S, and the data pulse Vd synchronized with the scan pulse (-Vs) is supplied to the address electrode 52X. At this time, an address discharge occurs in the discharge cell supplied with the data pulse Vd. In the sustain period, sustain pulses Vsus are alternately supplied to the first and second sustain electrodes 42Y and 42Z to cause sustain discharge in discharge cells selected by the address discharge. At this time, since the scan electrode 42S is not formed between the first and second sustain electrodes 42Y and 42Z, it is possible to prevent a decrease in luminance caused by the scan electrode 42S.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 전극구조에 의하면, 방전셀의 일측 주변부에 넓은 폭을 가지는 주사전극을 형성하고, 주사전극과 상부기판 사이에 주사전극의 폭에 대응되는 폭을 가지는 블랙층을 형성함으로써 외부로부터 입사되는 광 및 리셋방전에 의해 발생된 광을 차단할 수 있어 콘트라스트를 향상시킬 수 있다.As described above, according to the electrode structure of the plasma display panel according to the present invention, a scan electrode having a wide width is formed on one side periphery of the discharge cell, and a width corresponding to the width of the scan electrode is formed between the scan electrode and the upper substrate. By forming the black layer, the branch can block light incident from the outside and light generated by the reset discharge, thereby improving contrast.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (5)

상부기판과,Upper substrate, 방전셀의 일측 주변부에 형성되어 상기 방전셀을 선택하기 위한 스캔펄스를 공급받는 주사전극과,A scan electrode formed at one periphery of the discharge cell and receiving a scan pulse for selecting the discharge cell; 상기 주사전극과 상기 상부기판 사이에 상기 주사전극의 폭과 대응되는 폭으로 형성되는 블랙층과,A black layer formed between the scan electrode and the upper substrate to have a width corresponding to the width of the scan electrode; 상기 방전셀의 다른측 주변부에 형성되는 제 1 유지전극과,A first sustain electrode formed at a peripheral portion of the other side of the discharge cell; 상기 제 1 유지전극 및 주사전극의 사이에 형성되어 상기 선택된 방전셀에서 상기 제 1 유지전극과 서스테인 방전을 일으키기 위한 제 2 유지전극을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극구조.And a second sustain electrode formed between the first sustain electrode and the scan electrode to generate a sustain discharge with the first sustain electrode in the selected discharge cell. 제 1 항에 있어서,The method of claim 1, 상기 주사전극과 제 2 유지전극은 100㎛이내의 간격으로 형성되고, 상기 제 2 유지전극과 제 1 유지전극은 100㎛이상의 간격으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극구조.Wherein the scan electrode and the second sustain electrode are formed at intervals of 100 μm or less, and the second sustain electrode and the first sustain electrode are formed at intervals of 100 μm or more. 제 1 항에 있어서,The method of claim 1, 상기 주사전극은 상기 제 1 및 제 2 유지전극 보다 넓은 폭으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극구조.And the scan electrodes have a width wider than that of the first and second sustain electrodes. 제 1 항에 있어서,The method of claim 1, 상기 주사전극은 방전셀을 초기화하기 위한 리셋기간에 리셋펄스를 공급받는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극구조.And the scan electrode is supplied with a reset pulse in a reset period for initializing a discharge cell. 제 1 항에 있어서,The method of claim 1, 상기 제 1 및 제 2 유지전극에는 상기 선택된 방전셀들을 방전시키는 서스테인 기간동안 교번적으로 서스테인 펄스가 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극구조.And sustain pulses are alternately applied to the first and second sustain electrodes during a sustain period for discharging the selected discharge cells.
KR10-2000-0087060A 2000-07-05 2000-12-30 Electrode Structure in Plasma Display Panel KR100421476B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2000-0087060A KR100421476B1 (en) 2000-12-30 2000-12-30 Electrode Structure in Plasma Display Panel
US09/897,404 US7133005B2 (en) 2000-07-05 2001-07-03 Plasma display panel and method and apparatus for driving the same
JP2001204761A JP3727868B2 (en) 2000-07-05 2001-07-05 Plasma display panel and driving method and apparatus thereof
CNB01142401XA CN100466148C (en) 2000-07-05 2001-07-05 Plasma display panel, method and device for driving same
EP01305827A EP1174851A3 (en) 2000-07-05 2001-07-05 Plasma display panel and method and apparatus for driving the same
US11/581,076 US7514870B2 (en) 2000-07-05 2006-10-16 Plasma display panel having first and second electrode groups

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0087060A KR100421476B1 (en) 2000-12-30 2000-12-30 Electrode Structure in Plasma Display Panel

Publications (2)

Publication Number Publication Date
KR20020056965A KR20020056965A (en) 2002-07-11
KR100421476B1 true KR100421476B1 (en) 2004-03-10

Family

ID=27689982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0087060A KR100421476B1 (en) 2000-07-05 2000-12-30 Electrode Structure in Plasma Display Panel

Country Status (1)

Country Link
KR (1) KR100421476B1 (en)

Also Published As

Publication number Publication date
KR20020056965A (en) 2002-07-11

Similar Documents

Publication Publication Date Title
US7227513B2 (en) Plasma display and driving method thereof
US6906689B2 (en) Plasma display panel and driving method thereof
KR100421489B1 (en) Plasma Display Panel
KR100538323B1 (en) Plasma Display Panel
KR100421476B1 (en) Electrode Structure in Plasma Display Panel
KR100323973B1 (en) Plasma Display Panel and Method of Driving the same
KR100378619B1 (en) Driving Method of Plasma Display Panel
KR100365506B1 (en) Plasma Display Panel and Driving Method Thereof
KR100392955B1 (en) Electrode Structure in Plasma Display Panel
KR100348964B1 (en) Plasma Display Panel inserted Floating Electrode
KR100400377B1 (en) Plasma Display Panel
KR100884801B1 (en) Apparatus for driving plasma display panel and method thereof
KR100366939B1 (en) Electrodes in Plasma Display Panel
KR100400373B1 (en) Plasma Display Panel
KR100373529B1 (en) Plasma Display Panel and Driving Method Thereof
KR100667109B1 (en) Plasma Display Panel and Driving Method thereof
KR100421488B1 (en) Plasma Display Panel
KR100523868B1 (en) Plasma Display Panel
KR100364668B1 (en) Driving Method of Plasma Display Panel
KR20010087719A (en) Plasma display panel and driving method thereof
KR100373532B1 (en) Driving Method of Plasma Display Panel
KR100421483B1 (en) Driving Method of Plasma Display Panel
KR100365504B1 (en) Plasma Display Panel and Method of fabricating the Same
KR100364398B1 (en) Plasma Display Panel and Driving Method Thereof
KR20010104080A (en) Plasma display panel and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091230

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee