KR20010104080A - Plasma display panel and driving method thereof - Google Patents

Plasma display panel and driving method thereof Download PDF

Info

Publication number
KR20010104080A
KR20010104080A KR1020000025487A KR20000025487A KR20010104080A KR 20010104080 A KR20010104080 A KR 20010104080A KR 1020000025487 A KR1020000025487 A KR 1020000025487A KR 20000025487 A KR20000025487 A KR 20000025487A KR 20010104080 A KR20010104080 A KR 20010104080A
Authority
KR
South Korea
Prior art keywords
auxiliary
discharge
address
electrode
sustain
Prior art date
Application number
KR1020000025487A
Other languages
Korean (ko)
Inventor
최정필
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1020000025487A priority Critical patent/KR20010104080A/en
Publication of KR20010104080A publication Critical patent/KR20010104080A/en

Links

Abstract

본 발명은 고속 구동이 가능하도록 한 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel that enables high speed driving.

본 발명의 플라즈마 디스플레이 패널은 방전셀의 상부기판 상에 형성되는 서스테인전극쌍과, 서스테인전극쌍과 교차되는 방향으로 방전셀의 하부기판 상에 형성되어 서스테인전극쌍 중 주사/서스테인전극라인과 어드레스 방전을 일으키는 어드레스전극과, 서스테인전극쌍 중 주사/서스테인전극라인과 전기적으로 접속되어 서스테인전극쌍과 나란하게 형성되는 제 1 보조전극과, 서스테인전극쌍과 나란하게 형성되며 제 1 보조전극과 보조방전을 일으키기 위한 제 2 보조전극과, 어드레스 방전시 제 1 보조전극과 어드레스전극간의 오방전을 방지하기 위하여 제 1 및 제 2 보조전극과 대항되게 하부기판 상에 형성되는 절연체를 구비한다.The plasma display panel of the present invention is formed on the lower substrate of the discharge cell in a direction crossing the sustain electrode pair and the sustain electrode pair formed on the upper substrate of the discharge cell, so that the scan / sustain electrode line and the address discharge of the sustain electrode pair are A first auxiliary electrode electrically connected to the scan / sustain electrode line of the sustain electrode pairs to be formed in parallel with the sustain electrode pair, and formed in parallel with the sustain electrode pair. And an insulator formed on the lower substrate so as to be opposed to the first and second auxiliary electrodes to prevent erroneous discharge between the first auxiliary electrode and the address electrode during address discharge.

본 발명에 의하면, 어드레스 기간에 기수 번째 또는 우수 번째 제 2 보조전극라인으로 보조방전을 일으킴과 아울러 보조방전에 의해 생성된 공간전하들을 다음 주사라인의 방전셀에 공급함으로써 고속 어드레싱을 할 수 있다.According to the present invention, high-speed addressing can be achieved by causing an auxiliary discharge to the odd or even second auxiliary electrode line in the address period and supplying the space charges generated by the auxiliary discharge to the discharge cells of the next scan line.

Description

플라즈마 디스플레이 패널 및 그 구동방법{Plasma Display Panel And Driving Method Thereof}Plasma Display Panel And Driving Method Thereof

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 고속 구동이 가능하도록 한 플라즈마 디스플레이 패널 및 그의 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel and a driving method thereof for enabling high speed driving.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.Plasma Display Panel (hereinafter referred to as "PDP") is a display device using visible light generated from a phosphor when ultraviolet light generated by gas discharge excites the phosphor. PDP is thinner and lighter than Cathode Ray Tube (CRT), which has been the mainstay of display means, and has the advantage of being able to realize high definition large screen. PDP is composed of a plurality of discharge cells arranged in a matrix form, one discharge cell constitutes a pixel of the screen.

도 1은 종래의 교류 면방전 PDP를 나타내는 사시도이다.1 is a perspective view showing a conventional AC surface discharge PDP.

도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다. 주사/서스테인전극(12Y)과 공통서스테인전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체(26)가 도포된다. 어드레스전극(20X)은 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체(26)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.Referring to FIG. 1, a discharge cell of a three-electrode alternating surface discharge type PDP is formed on a scan / sustain electrode 12Y and a common sustain electrode 12Z formed on an upper substrate 10, and a lower substrate 18. An address electrode 20X is provided. The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 having the scan / sustain electrode 12Y and the common sustain electrode 12Z side by side. In the upper dielectric layer 14, wall charges generated during plasma discharge are accumulated. The protective layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used. The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode 20X is formed, and the phosphor 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24. The address electrode 20X is formed in the direction crossing the scan / sustain electrode 12Y and the common sustain electrode 12Z. The partition wall 24 is formed in parallel with the address electrode 20X to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert gas for gas discharge is injected into the discharge space provided between the upper and lower substrates 10 and 18 and the partition wall 24.

도 2는 종래의 교류 면방전형 PDP의 구동장치를 나타내는 도면이다.2 is a view showing a driving apparatus of a conventional AC surface discharge type PDP.

도 2를 참조하면, 종래의 교류 면방전형 PDP의 구동장치는 m×n 개의 방전셀들(1)이 주사/서스테인전극라인들(Y1내지Ym), 공통서스테인전극라인들(Z1내지Zm)및 어드레스전극라인들(X1내지Xn)과 접속되게끔 매트릭스 형태로 배치된 PDP(30)와, 주사/서스테인전극라인들(Y1내지Ym)을 구동하기 위한 주사/서스테인 구동부(32)와, 공통서스테인전극라인들(Z1내지Zm)을 구동하기 위한 공통서스테인 구동부(34)와, 기수 번째 어드레스전극라인들(X1,X3,…,Xn-3,Xn-1)과 우수 번째 어드레스전극라인들(X2,X4,…,Xn-2,Xn)을 분할 구동하기 위한 제 1 및 제 2 어드레스 구동부(36A,36B)를 구비한다. 주사/서스테인 구동부(32)는 주사/서스테인전극라인들(Y1내지Ym)에 스캔펄스와 서스테인펄스를 순차적으로 공급하여 방전셀들(1)이 라인 단위로 순차적으로 주사되게 함과 아울러 m×n 개의 방전셀들(1) 각각에서의 방전이 지속되게 한다. 공통서스테인 구동부(34)는 공통서스테인전극라인들(Z1내지Zm) 모두에 서스테인 펄스를 공급하게 된다. 제 1 및 제 2 어드레스 구동부(36A,36B)는 스캔펄스에 동기되게끔 영상 데이터를 어드레스전극라인들(X1내지Xn)에 공급하게 된다. 제 1 어드레스 구동부(36A)는 기수 번째 어드레스전극라인들(X1,X3,…,Xn-3,Xn-1)에 영상데이터를 공급하고 제 2 어드레스 구동부(36B)는 우수 번째 어드레스전극라인들(X2,X4,…,Xn-2,Xn)에 영상데이터를 공급한다.Referring to FIG. 2, a conventional AC surface discharge type PDP driving apparatus includes a scan / sustain electrode line (Y1 to Ym), common sustain electrode lines (Z1 to Zm), and m × n discharge cells 1. A PDP 30 arranged in a matrix so as to be connected to the address electrode lines X1 to Xn, a scan / sustain driver 32 for driving the scan / sustain electrode lines Y1 to Ym, and a common sustain; The common sustain driver 34 for driving the electrode lines Z1 to Zm, the odd-numbered address electrode lines X1, X3, ..., Xn-3, Xn-1 and the even-numbered address electrode lines X2. First and second address drivers 36A and 36B for dividing and driving .X4, ..., Xn-2, Xn are provided. The scan / sustain driver 32 sequentially supplies scan pulses and sustain pulses to the scan / sustain electrode lines Y1 to Ym so that the discharge cells 1 are sequentially scanned in line units, and m × n The discharge in each of the four discharge cells 1 is continued. The common sustain driver 34 supplies a sustain pulse to all of the common sustain electrode lines Z1 to Zm. The first and second address drivers 36A and 36B supply image data to the address electrode lines X1 through Xn in synchronization with the scan pulse. The first address driver 36A supplies image data to the odd-numbered address electrode lines X1, X3, ..., Xn-3, Xn-1, and the second address driver 36B supplies the even-numbered address electrode lines ( Image data is supplied to X2, X4, ..., Xn-2, Xn).

이러한 3전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 표현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는프레임 기간(16.67㎳)은 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 아울러, 8개의 서브 필드별(SF1내지SF8) 각각은 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이러한 서브필드 구동방법에서 서스테인 기간은 화상을 표시하는 기간으로 적절한 휘도를 내기 위해서는 어느 정도의 시간을 확보하여야 한다. 그런데, 휘도에 기여하지 않는 리셋기간과 어드레스 기간이 차지하는 시간에 의해 방전유지기간이 그 만큼 줄어들게 되므로 고해상도에 적절히 대응 할 수 없는 문제점이 있다. 예를 들어, 480 개의 주사/서스테인전극라인(Y)을 싱글스캔(Single Scan) 하는 경우 한 프레임 내에서 필요한 어드레스 기간은 어드레스 펄스 폭 × 480 주사/서스테인전극라인 × 8 서브필드를 필요로 하게 된다. 여기서, 확실한 어드레스 방전을 위해 3㎲ 정도의 펄스폭을 가지는 어드레스 펄스를 사용하는 경우 총 11.52㎳가 소요되고 리셋기간까지 포함한다면 13㎳ 이상의 시간이 소요되므로 한 프레임 내에서 방전 유지기간에 할당될 수 있는 시간은 3.67㎳이다. 따라서, 표시하고자 하는 영상신호의 해상도가 높아지면서 더 많은 주사/서스테인전극라인(Y)을 어드레싱하기 위해서는 고속 어드레싱 방법이 요구되어 진다. 만약 어드레스 펄스폭이 1㎲로 줄어든다면 1024개의 주사/서스테인전극라인에 10개의 서브필드를 할당하여도 어드레스 기간을 10㎳로 충분히 줄일 수 있으므로 상대적으로 많은 시간을 서스테인 기간에 할애할 수 있다. 하지만, 어드레스 펄스폭을 1㎲로 줄인다면 어드레스 방전이 불안정하게 된다.The three-electrode AC surface discharge type PDP is driven by dividing one frame into several subfields having different discharge times in order to express gray levels of an image. Each subfield is further divided into a reset period for uniformly discharging the discharge, an address period for selecting the discharge cells, and a sustain period for expressing the gray scale according to the number of discharges. For example, when the image is to be displayed with 256 gray levels, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8. In addition, each of the eight subfields SF1 to SF8 is divided into an address period and a sustain period. Here, the reset period and the address period of each subfield are the same for each subfield, while the sustain period is 2 n (n = 0,1,2,3,4,5,6,7) in each subfield. Is increased. In such a subfield driving method, the sustain period is a period for displaying an image, and a certain amount of time must be secured in order to achieve appropriate luminance. However, since the discharge sustain period is reduced by the time occupied by the reset period and the address period which do not contribute to the brightness, there is a problem in that it cannot cope with high resolution properly. For example, when single scan of 480 scan / sustain electrode lines Y is required, an address period required in one frame requires an address pulse width × 480 scan / sustain electrode lines × 8 subfields. . In this case, when using an address pulse having a pulse width of about 3 ms for a certain address discharge, a total of 11.52 ms is required, and if it includes a reset period, it takes 13 ms or more, so it can be allocated to the discharge sustain period within one frame. The time to stay is 3.67㎳. Therefore, in order to address more scan / sustain electrode lines Y as the resolution of the video signal to be displayed increases, a high speed addressing method is required. If the address pulse width is reduced to 1 ms, the address period can be sufficiently reduced to 10 ms even if 10 subfields are allocated to the 1024 scan / sustain electrode lines, so that a relatively large amount of time can be spent in the sustain period. However, if the address pulse width is reduced to 1 ms, the address discharge becomes unstable.

상세히 설명하면, 도 3에 도시된 바와 같이 3㎲ 정도의 어드레스 펄스 즉, 스캔펄스 및 데이터 펄스를 공급하는 경우 방전은 실험상으로 약 500㎱에서 3㎲ 까지의 범위에서 불규칙하게 발생한다. 따라서, 어드레스 펄스폭을 1㎲로 줄이는 경우 방전 실패율이 높아지게 되므로 어드레스 방전이 불안정해진다. 하지만, 어드레스 방전 전에 도 4에 도시된 바와 같이 보조방전펄스를 인가하여 프라이밍 입자를 생성시키면, 어드레스 방전은 1㎲ 어드레스 펄스폭 안에서 균일하게 발생한다.Specifically, as shown in FIG. 3, when supplying an address pulse of about 3 ms, that is, a scan pulse and a data pulse, discharge occurs irregularly in a range of about 500 ms to 3 ms experimentally. Therefore, when the address pulse width is reduced to 1 [mu] s, the discharge failure rate becomes high, so that the address discharge becomes unstable. However, if priming particles are generated by applying an auxiliary discharge pulse as shown in Fig. 4 before the address discharge, the address discharge occurs uniformly within the 1 ms address pulse width.

이에 따라, 최근에는 도 5에 도시된 바와 같이 보조전극을 추가로 구비하여 어드레스 방전 전에 보조방전을 일으키는 방법에 제안되었다.Accordingly, recently, a method of generating an auxiliary discharge before address discharge by further providing an auxiliary electrode as shown in FIG. 5 has been proposed.

도 5를 참조하면, 종래의 보조전극을 추가로 구비한 PDP는 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)과, 주사/서스테인전극라인(Y) 각각에서 연장된 제 1 보조전극라인(AY)과, 공통서스테인전극라인(Z)과 제 1 보조전극라인(AY) 사이에 배치된 제 2 보조전극라인(AZ)과, 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)과 직교하는 방향으로 형성된 도시되지 않은 어드레스 전극라인을 구비한다. 먼저, 리셋 기간에는 도 6과 같이 제 2 보조전극라인(AZ)과 주사/서스테인전극라인(Y)에 상반된 극성을 가지는 리셋펄스가 인가되어 리셋 방전이 발생한다. 어드레스 기간에는 제 2 보조전극라인(AZ)에 보조전압이 일정하게 인가되고, 제 1 보조 전극라인(AY)에 주사/서스테인전극라인(Y)에 인가되는 주사펄스가 동일하게 인가된다. 이에 따라, 제 2 보조 전극라인(AZ)과 제 1 보조 전극라인(AY) 사이에서 보조방전이 일어난다. 이러한 보조방전에 의해 생성된 공간전하는 다음 주사라인에 공급된다. 이에 따라, 어드레스 방전시 보조방전에 의해 생성된 공간전하를 이용하므로 주사펄스의 폭을 1㎲ 정도로 줄일 수 있게 되었다. 또한, 보조방전에 의해 발생되는 가시광은 블랙 매트릭스(38)에 의해 차단된다.Referring to FIG. 5, a PDP further including a conventional auxiliary electrode includes a first auxiliary line extending from each of the scan / sustain electrode line Y and the common sustain electrode line Z, and the scan / sustain electrode line Y. The electrode line AY, the second auxiliary electrode line AZ disposed between the common sustain electrode line Z and the first auxiliary electrode line AY, the scan / sustain electrode line Y and the common sustain electrode line. An address electrode line (not shown) formed in a direction orthogonal to (Z) is provided. First, in the reset period, as shown in FIG. 6, a reset pulse having a polarity opposite to that of the second auxiliary electrode line AZ and the scan / sustain electrode line Y is applied to generate a reset discharge. In the address period, an auxiliary voltage is constantly applied to the second auxiliary electrode line AZ, and a scanning pulse applied to the scan / sustain electrode line Y is equally applied to the first auxiliary electrode line AY. Accordingly, an auxiliary discharge occurs between the second auxiliary electrode line AZ and the first auxiliary electrode line AY. The space charge generated by this secondary discharge is supplied to the next scan line. Accordingly, since the space charge generated by the auxiliary discharge during address discharge is used, the width of the scanning pulse can be reduced to about 1 ms. In addition, visible light generated by the secondary discharge is blocked by the black matrix 38.

하지만, 종래의 보조전극을 구비한 PDP는 어드레스 기간에 제 2 보조 전극라인(AZ)과 어드레스 전극라인(X)과 오방전이 발생할 수 있다. 또한, 블랙 매트릭스(38)가 제 1 보조전극라인(AY)과 제 2 보조전극라인(AZ)의 간격보다 넓게 형성되므로 발광면적이 줄어들어 PDP의 휘도가 저하된다. 더불어, 보조방전이 모든 방전셀에서 일어나므로 많은 소비전력을 소모하게 된다.However, in the conventional PDP having the auxiliary electrode, mis-discharge may occur with the second auxiliary electrode line AZ and the address electrode line X in the address period. In addition, since the black matrix 38 is formed to be wider than the distance between the first auxiliary electrode line AY and the second auxiliary electrode line AZ, the light emitting area is reduced, so that the luminance of the PDP is reduced. In addition, since the secondary discharge occurs in all discharge cells, it consumes a lot of power consumption.

따라서, 본 발명의 목적은 고속 어드레싱이 가능함과 아울러 오방전을 방지할 수 있는 플라즈마 디스플레이 패널 및 그 구동방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide a plasma display panel and a driving method thereof capable of high speed addressing and preventing erroneous discharge.

도 1은 종래의 3전극 교류 면방전 PDP를 나타내는 사시도.1 is a perspective view showing a conventional three-electrode AC surface discharge PDP.

도 2는 도 1에 도시된 PDP의 전극라인 및 구동부를 나타내는 도면.FIG. 2 is a diagram illustrating an electrode line and a driving unit of the PDP shown in FIG. 1.

도 3은 스캔펄스 및 데이터 펄스가 공급되었을 때 어드레스 타이밍을 나타내는 파형도.Fig. 3 is a waveform diagram showing address timing when scan pulses and data pulses are supplied.

도 4는 스캔펄스 및 데이터 펄스가 공급되기전에 보조방전이 일어났을때의 어드레스 타이밍을 나타내는 파형도.4 is a waveform diagram showing address timing when an auxiliary discharge occurs before a scan pulse and a data pulse are supplied.

도 5는 종래의 5전극 교류 면방전 PDP를 나타내는 도면.5 is a diagram showing a conventional 5-electrode AC surface discharge PDP.

도 6은 도 5에 도시된 PDP의 구동파형을 나타내는 파형도.FIG. 6 is a waveform diagram showing a driving waveform of the PDP shown in FIG. 5; FIG.

도 7은 본 발명의 실시예에 의한 5전극 교류 면방전 PDP를 나타내는 도면.7 shows a five-electrode alternating surface discharge PDP according to an embodiment of the present invention.

도 8은 본 발명의 실시예에 의한 5전극 교류 면방전 PDP를 나타내는 단면도.8 is a cross-sectional view showing a 5-electrode AC surface discharge PDP according to an embodiment of the present invention.

도 9는 도 7에 도시된 PDP의 구동파형을 나타내는 파형도.9 is a waveform diagram showing a driving waveform of the PDP shown in FIG. 7;

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

1 : 방전셀 10,42 : 상부기판1: discharge cell 10,42: upper substrate

12Y : 주사/서스테인전극 12Z : 공통서스테인전극12Y: scan / sustain electrode 12Z: common sustain electrode

14,22 : 유전체층 16 : 보호막14,22 dielectric layer 16: protective film

18,44 : 하부기판 20X : 어드레스전극18,44: lower substrate 20X: address electrode

24 : 격벽 26 : 형광체24: partition 26: phosphor

30 : PDP 32 : 주사/서스테인 구동부30: PDP 32: scan / sustain drive unit

34 : 공통서스테인 구동부 36A : 제 1 어드레스 구동부34: common sustain driver 36A: first address driver

36B : 제 2 어드레스 구동부 38,40 : 블랙 매트릭스36B: second address driver 38, 40: black matrix

46 : 절연체46: insulator

상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널은 방전셀의 상부기판 상에 형성되는 서스테인전극쌍과, 서스테인전극쌍과 교차되는 방향으로 방전셀의 하부기판 상에 형성되어 서스테인전극쌍 중 주사/서스테인전극라인과 어드레스 방전을 일으키는 어드레스전극과, 서스테인전극쌍 중 주사/서스테인전극라인과 전기적으로 접속되어 서스테인전극쌍과 나란하게 형성되는 제 1 보조전극과, 서스테인전극쌍과 나란하게 형성되며 제 1 보조전극과 보조방전을 일으키기 위한 제 2 보조전극과, 어드레스 방전시 제 1 보조전극과 어드레스전극간의 오방전을 방지하기 위하여 제 1 및 제 2 보조전극과 대항되게 하부기판 상에 형성되는 절연체를 구비한다.In order to achieve the above object, the plasma display panel of the present invention is formed on the lower substrate of the discharge cell in a direction intersecting with the sustain electrode pair and the sustain electrode pair formed on the upper substrate of the discharge cell. An address electrode causing the sustain electrode line and the address discharge, a first auxiliary electrode electrically connected to the scan / sustain electrode line among the sustain electrode pairs to be parallel to the sustain electrode pair, and formed parallel to the sustain electrode pair And an insulator formed on the lower substrate so as to be opposed to the first and second auxiliary electrodes in order to prevent mis-discharge between the first auxiliary electrode and the address electrode during address discharge. do.

본 발명의 플라즈마 디스플레이 패널의 구동방법은 어드레스 기간동안 공간전하를 생성하는 보조방전을 일으키기 위하여 제 1 보조전극에 스캔펄스를 공급하는 단계와, 제 2 보조전극에 보조펄스를 공급하는 단계를 포함한다.A method of driving a plasma display panel of the present invention includes supplying scan pulses to a first auxiliary electrode and supplying auxiliary pulses to a second auxiliary electrode in order to cause auxiliary discharges that generate space charges during an address period. .

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 7내지 도 9를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 7 to 9.

도 7 및 도 8은 본 발명의 실시예에 의한 PDP의 평면도 및 단면도이다.7 and 8 are a plan view and a cross-sectional view of a PDP according to an embodiment of the present invention.

도 7 및 도 8을 참조하면, 상부기판(42) 상에 나란하게 형성된 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)과, 주사/서스테인전극라인(Y) 각각에서 연장된 제 1 보조전극라인(AY)과, 공통서스테인전극라인(Z)과 제 1 보조전극라인(AY) 사이에 배치된 제 2 보조전극라인(AZ)과, 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)과 직교하는 방향으로 하부기판(44) 상에 형성된 어드레스 전극라인(X)과, 제 1 보조전극라인(AY)과 제 2 보조전극라인(AZ) 사이에 형성되는 블랙 매트릭스(40)와, 제 1 보조전극라인(AY) 및 제 2 보조전극라인(AZ)과 대향하는 방향으로 하부기판(44) 상에 형성되는 절연체(46)를 구비한다. 블랙 매트릭스는 제 1 보조전극라인(AY)과 제 2 보조전극라인(AZ)간의 보조방전에 의해 생성되는 가시광을 차단한다. 절연체(46)는 어드레스전극라인(X)상에 형성되어 제 1 보조전극라인(AY)과 어드레스전극라인(X)의 오방전을 방지한다. 발광 면적을 최대화하기 위하여 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)의 간격은 제 1 보조전극라인(AY) 및 제 2 보조전극라인(AZ)의 간격보다 넓게 형성된다.7 and 8, the scan / sustain electrode line Y and the common sustain electrode line Z formed side by side on the upper substrate 42 and the scan / sustain electrode line Y extending from the scan / sustain electrode line Y, respectively. 1 auxiliary electrode line (AY), second sustain electrode line (AZ) disposed between common sustain electrode line (Z) and first auxiliary electrode line (AY), scan / sustain electrode line (Y) and common sustain A black matrix formed between the address electrode line X formed on the lower substrate 44 in a direction orthogonal to the electrode line Z, and between the first auxiliary electrode line AY and the second auxiliary electrode line AZ. 40 and an insulator 46 formed on the lower substrate 44 in a direction facing the first auxiliary electrode line AY and the second auxiliary electrode line AZ. The black matrix blocks visible light generated by an auxiliary discharge between the first auxiliary electrode line AY and the second auxiliary electrode line AZ. The insulator 46 is formed on the address electrode line X to prevent erroneous discharge of the first auxiliary electrode line AY and the address electrode line X. In order to maximize the light emitting area, the distance between the scan / sustain electrode line Y and the common sustain electrode line Z is wider than the distance between the first auxiliary electrode line AY and the second auxiliary electrode line AZ.

이러한 구성을 가지는 PDP의 구동방법을 도 9에 도시된 구동파형을 참조하여 살펴보면 다음과 같다. 하나의 서브필드는 전 화면을 초기화하는 리셋 기간, 전 화면을 선순차 방식으로 스캔하면서 데이터를 기입하는 어드레스 기간, 데이터가 기입된 셀들의 발광 상태를 유지시키는 서스테인 기간으로 나뉘어진다. 먼저 리셋 기간에는 방전셀들을 초기화하고, 어드레스 방전을 돕기 위해 공통서스테인전극라인(Z) 및 제 2 보조전극라인(AZ)에 공급되는 리셋펄스로 리셋방전을 일으켜 각 방전셀들에 프라이밍 공간전하 및 벽전하를 형성시킨다. 어드레스 기간에는 PDP의 각 주사/서스테인전극라인(Y)들에 스캔펄스가 순차적으로 인가되고, 스캔펄스에 동기되어 데이터펄스가 각 어드레스전극라인(X)에 공급된다. 이때, 공통서스테인전극라인(Z)들에는 소정레벨의 직류전압이 공급되며, 이 직류전압은 어드레스전극라인(X)과 주사/서스테인전극라인(Y) 사이의 어드레스 방전이 안정적으로 일어날 수 있게 한다. 어드레스 기간에 제 2 보조전극라인(AZ)에는 보조펄스가 공급되어 스캔펄스가 공급되는 제 1 보조전극라인(AY)과 보조방전을 일으킨다. 이 보조방전에 의해 생성된 공간전하들은 다음 주사라인의 방전셀들에 공급된다. 제 1 필드에서 보조펄스는 기수 번째 제 2 보조전극라인(AZ)에만 되므로 보조방전은 주사/서스테인전극라인(Y)에 2개의 스캔펄스가 공급될 때 한 번 일어나게 된다. 또한, 이러한 보조방전은 어드레스 데이터의 유/무에 상관없이 항상 일어나므로 어드레스 방전에 필요한 충분한 공간전하를 모든 방전셀에 공급할 수 있다. 서스테인 기간에는 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)에 서스테인 펄스가 공급되어 어드레스 기간에 선택된 방전셀들을 발광시킨다. 이때, 제 2 보조전극라인(AZ)에는 소정레벨의 직류전압이 공급되며, 이 직류전압은 제 2 보조전극라인(AZ)과 제 1 보조전극라인(AY)간에 서스테인 방전이 일어나는 것을 방지한다. 즉, 제 1 보조전극라인(AY)과 제 2 보조전극라인(AZ) 사이에 형성된 블랙 매트릭스(40) 때문에 제 1 및 제 2 보조전극라인(AY,AZ) 간의 서스테인 방전은 휘도에 영향을 미치지 못한다. 제 2 필드의 리셋 기간에는 방전셀들을 초기화하고, 어드레스 방전을 돕기 위해 공통서스테인전극라인(Z) 및 제 2 보조전극라인(AZ)에 공급되는 리셋펄스로 리셋방전을 일으켜 각 방전셀들에 프라이밍 공간전하 및 벽전하를 형성시킨다. 어드레스 기간에는 PDP의 각 주사/서스테인전극라인(Y)들에 스캔펄스가 순차적으로 인가되고, 스캔펄스에 동기되어 데이터펄스가 각 어드레스전극라인(X)에 공급된다. 이때, 제 2 보조전극라인(AZ)에는 보조펄스가 공급되어 스캔펄스가 공급되는 제 1 보조전극라인(AY)과 보조방전을 일으킨다. 이 보조방전에 의해 생성된 공간전하들은 다음 주사라인의 방전셀들에 공급된다. 제 2 필드에서 보조펄스는 우수 번째 제 2 보조전극라인(AZ)에 공급된다. 즉, 보조펄스는 각각의 필드별로 우수 번째 제 2 보조전극라인(AZ)과 기수 번째 제 2 보조전극라인(AZ)에 교번적으로 공급된다. 따라서 방전의 균형을 이룸과 아울러 보조방전에 의해 소비되는 전력량을 최소화 할 수 있다.A driving method of the PDP having such a configuration will now be described with reference to the driving waveform shown in FIG. 9. One subfield is divided into a reset period for initializing the entire screen, an address period for writing data while scanning the entire screen in a line-sequential manner, and a sustain period for maintaining the light emission state of the cells in which the data is written. First, during the reset period, the discharge cells are initialized and reset discharges are generated by the reset pulses supplied to the common sustain electrode line Z and the second auxiliary electrode line AZ to assist the address discharge. Form wall charges. In the address period, scan pulses are sequentially applied to the scan / sustain electrode lines Y of the PDP, and data pulses are supplied to each address electrode line X in synchronization with the scan pulses. At this time, a common level DC voltage is supplied to the common sustain electrode lines Z, and the DC voltage enables stable address discharge between the address electrode line X and the scan / sustain electrode line Y. . In the address period, an auxiliary pulse is supplied to the second auxiliary electrode line AZ to generate an auxiliary discharge with the first auxiliary electrode line AY supplied with the scan pulse. The space charges generated by this secondary discharge are supplied to the discharge cells of the next scan line. In the first field, the auxiliary pulse occurs only in the second odd auxiliary electrode line AZ, so that the auxiliary discharge occurs once when two scan pulses are supplied to the scan / sustain electrode line Y. In addition, since such auxiliary discharge always occurs regardless of the presence / absence of address data, sufficient space charge necessary for address discharge can be supplied to all discharge cells. In the sustain period, a sustain pulse is supplied to the scan / sustain electrode line Y and the common sustain electrode line Z to emit light of the selected discharge cells in the address period. In this case, a DC voltage having a predetermined level is supplied to the second auxiliary electrode line AZ, and the DC voltage prevents sustain discharge between the second auxiliary electrode line AZ and the first auxiliary electrode line AY. That is, the sustain discharge between the first and second auxiliary electrode lines AY and AZ does not affect the luminance due to the black matrix 40 formed between the first auxiliary electrode line AY and the second auxiliary electrode line AZ. can not do it. During the reset period of the second field, the discharge cells are initialized, and a reset discharge is generated by the reset pulses supplied to the common sustain electrode line Z and the second auxiliary electrode line AZ to help address discharge. Space charges and wall charges are formed. In the address period, scan pulses are sequentially applied to the scan / sustain electrode lines Y of the PDP, and data pulses are supplied to each address electrode line X in synchronization with the scan pulses. At this time, an auxiliary pulse is supplied to the second auxiliary electrode line AZ to cause an auxiliary discharge with the first auxiliary electrode line AY supplied with the scan pulse. The space charges generated by this secondary discharge are supplied to the discharge cells of the next scan line. In the second field, the auxiliary pulse is supplied to the even-numbered second auxiliary electrode line AZ. That is, the auxiliary pulses are alternately supplied to the even-numbered second auxiliary electrode line AZ and the odd-numbered second auxiliary electrode line AZ for each field. Therefore, the discharge can be balanced and the amount of power consumed by the secondary discharge can be minimized.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널 및 그 구동방법에 의하면 어드레스 기간에 기수 번째 또는 우수 번째 제 2 보조전극라인으로 보조방전을 일으킴과 아울러 보조방전에 의해 생성된 공간전하들을 다음 주사라인의 방전셀에 공급함으로써 고속 어드레싱을 할 수 있다. 또한, 주사/서스테인전극라인 및 공통서스테인전극라인의 폭을 넓게 형성함과 아울러 제 1 보조전극라인과 제 2 보조전극라인사이에 블랙 매트릭스를 형성함으로써 발광면적을 최대화 할 수 있다. 나아가, 절연체를 제 1 및 제 2 보조전극라인과 대향하는 위치에 형성함으로써 오방전을 방지하였다.As described above, according to the plasma display panel and the driving method thereof according to the present invention, the auxiliary discharge is caused to the odd or even second auxiliary electrode line in the address period and the space charges generated by the auxiliary discharge are transferred to the next scan line. The high speed addressing can be performed by supplying the discharge cells. In addition, the width of the scan / sustain electrode line and the common sustain electrode line may be widened, and a black matrix may be formed between the first auxiliary electrode line and the second auxiliary electrode line to maximize the emission area. Furthermore, the insulator was prevented by forming an insulator at a position opposite to the first and second auxiliary electrode lines.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (9)

방전셀의 상부기판 상에 형성되는 서스테인전극쌍과,A pair of sustain electrodes formed on the upper substrate of the discharge cell, 상기 서스테인전극쌍과 교차되는 방향으로 상기 방전셀의 하부기판 상에 형성되어 상기 서스테인전극쌍 중 주사/서스테인전극라인과 어드레스 방전을 일으키는 어드레스전극과,An address electrode formed on the lower substrate of the discharge cell in a direction crossing the sustain electrode pair to cause a scan / sustain electrode line and an address discharge of the sustain electrode pair; 상기 서스테인전극쌍 중 주사/서스테인전극라인과 전기적으로 접속되어 상기 서스테인전극쌍과 나란하게 형성되는 제 1 보조전극과,A first auxiliary electrode electrically connected to a scan / sustain electrode line among the sustain electrode pairs and formed in parallel with the sustain electrode pairs; 상기 서스테인전극쌍과 나란하게 형성되며 상기 제 1 보조전극과 보조방전을 일으키기 위한 제 2 보조전극과,A second auxiliary electrode formed to be parallel to the sustain electrode pair and causing auxiliary discharge with the first auxiliary electrode; 상기 어드레스 방전시 상기 제 1 보조전극과 상기 어드레스전극간의 오방전을 방지하기 위하여 상기 제 1 및 제 2 보조전극과 대항되게 상기 하부기판 상에 형성되는 절연체를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.And an insulator formed on the lower substrate so as to prevent mis-discharge between the first auxiliary electrode and the address electrode during the address discharge. 제 1 항에 있어서,The method of claim 1, 상기 제 1 보조전극과 상기 제 2 보조전극 사이에 형성되어 상기 보조방전에 의해 발생되는 가시광을 흡수하기 위한 블랙매트릭스를 추가로 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a black matrix formed between the first auxiliary electrode and the second auxiliary electrode to absorb visible light generated by the auxiliary discharge. 제 1 항에 있어서,The method of claim 1, 상기 서스테인전극쌍의 간격은 상기 제 1 및 제 2 보조전극의 간격보다 넓게 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the gap between the sustain electrode pairs is wider than the gap between the first and second auxiliary electrodes. 제 1 항에 있어서,The method of claim 1, 상기 절연체는 상기 어드레스전극 상에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the insulator is formed on the address electrode. 제 1 항에 있어서,The method of claim 1, 상기 보조방전에 의해 생성되는 공간전하는 다음 주사라인의 방전셀에 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the space charge generated by the auxiliary discharge is supplied to discharge cells of a next scan line. 방전셀의 상부기판에 형성되는 서스테인전극쌍과, 상기 서스테인전극쌍과 나란한 방향으로 형성되는 제 1 및 제 2 보조전극을 구비함과 아울러 리셋 기간, 어드레스 기간, 서스테인 기간으로 나누어 구동되는 플라즈마 디스플레이 패널의 구동방법에 있어서,A plasma display panel which includes a sustain electrode pair formed on an upper substrate of a discharge cell, first and second auxiliary electrodes formed in a direction parallel to the sustain electrode pair, and is divided into a reset period, an address period, and a sustain period. In the driving method of, 상기 어드레스 기간동안 공간전하를 생성하는 보조방전을 일으키기 위하여 상기 제 1 보조전극에 스캔펄스를 공급하는 단계와,Supplying a scan pulse to the first auxiliary electrode to cause an auxiliary discharge to generate space charges during the address period; 상기 제 2 보조전극에 보조펄스를 공급하는 단계를 포함하는 플라즈마 디스플레이 패널의 구동방법.And supplying an auxiliary pulse to the second auxiliary electrode. 제 6 항에 있어서,The method of claim 6, 상기 제 1 보조전극에 2개의 스캔펄스가 공급될 때 상기 보조펄스는 상기 2개의 스캔펄스 중 어느 하나에 동기되어 상기 제 2 보조전극의 우수 번째 라인 및 기수 번째 라인 중 어느 하나에 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.When two scan pulses are supplied to the first auxiliary electrode, the auxiliary pulses are supplied to any one of the even and odd lines of the second auxiliary electrode in synchronization with any one of the two scan pulses. A method of driving a plasma display panel. 제 7 항에 있어서,The method of claim 7, wherein 상기 어드레스 기간에 상기 보조펄스가 제 2 보조전극라인의 우수 번째 라인에 공급되면 다음 어드레스 기간에 상기 보조펄스가 제 2 보조전극라인의 기수 번째 라인에 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And when the auxiliary pulse is supplied to the even-numbered line of the second auxiliary electrode line in the address period, the auxiliary pulse is supplied to the odd-numbered line of the second auxiliary electrode line in the next address period. . 제 6 항에 있어서,The method of claim 6, 상기 서스테인기간에 상기 제 2 보조전극에 소정레벨의 직류전압이 공급되는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And supplying a DC voltage having a predetermined level to the second auxiliary electrode during the sustain period.
KR1020000025487A 2000-05-12 2000-05-12 Plasma display panel and driving method thereof KR20010104080A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000025487A KR20010104080A (en) 2000-05-12 2000-05-12 Plasma display panel and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000025487A KR20010104080A (en) 2000-05-12 2000-05-12 Plasma display panel and driving method thereof

Publications (1)

Publication Number Publication Date
KR20010104080A true KR20010104080A (en) 2001-11-24

Family

ID=45811874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000025487A KR20010104080A (en) 2000-05-12 2000-05-12 Plasma display panel and driving method thereof

Country Status (1)

Country Link
KR (1) KR20010104080A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187347B2 (en) 2002-12-10 2007-03-06 Pioneer Corporation Plasma display panel and method of driving the same
KR100788024B1 (en) 2002-06-28 2007-12-21 마쓰시타 일렉트릭 인더스트리얼 코우.,엘티디. Plasma display with split electrodes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788024B1 (en) 2002-06-28 2007-12-21 마쓰시타 일렉트릭 인더스트리얼 코우.,엘티디. Plasma display with split electrodes
US7187347B2 (en) 2002-12-10 2007-03-06 Pioneer Corporation Plasma display panel and method of driving the same

Similar Documents

Publication Publication Date Title
US7227513B2 (en) Plasma display and driving method thereof
KR20010060783A (en) Plasma Display Panel and Method of Driving the Same
KR100472367B1 (en) Plasma display panel and method of driving the same
KR20020064099A (en) Driving Method of Plasma Display Panel
KR100336606B1 (en) Plasma Display Panel and Method of Driving the Same
JP3604357B2 (en) Plasma display panel and driving method thereof
KR100323973B1 (en) Plasma Display Panel and Method of Driving the same
KR100359016B1 (en) Plasma Display Panel and Method of Driving the same
KR20010104080A (en) Plasma display panel and driving method thereof
KR100667109B1 (en) Plasma Display Panel and Driving Method thereof
KR20010083409A (en) Method of Driving Plasma Display Panel
KR100481215B1 (en) Plasma display panel and driving method thereof
KR100365506B1 (en) Plasma Display Panel and Driving Method Thereof
KR100359570B1 (en) Plasma Display Panel
KR20010087719A (en) Plasma display panel and driving method thereof
KR100373529B1 (en) Plasma Display Panel and Driving Method Thereof
KR100364398B1 (en) Plasma Display Panel and Driving Method Thereof
KR100323972B1 (en) Plasma Display Panel And Driving Method Thereof
KR100359572B1 (en) Plasma Display Panel
KR100336609B1 (en) Method of Driving Plasma Display Panel
KR20010073683A (en) Apparatus and method for driving plasma display panel
KR100764760B1 (en) Plasma Display Panel and Driving Method Thereof
KR100364668B1 (en) Driving Method of Plasma Display Panel
KR100421476B1 (en) Electrode Structure in Plasma Display Panel
KR20020004767A (en) Method of Driving Plasma Display Panel with Five Electrodes

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E601 Decision to refuse application