JPH0997570A - プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置 - Google Patents
プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置Info
- Publication number
- JPH0997570A JPH0997570A JP7279661A JP27966195A JPH0997570A JP H0997570 A JPH0997570 A JP H0997570A JP 7279661 A JP7279661 A JP 7279661A JP 27966195 A JP27966195 A JP 27966195A JP H0997570 A JPH0997570 A JP H0997570A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- substrate
- discharge
- display area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
(57)【要約】
【課題】より効果的に有効表示領域境界付近の偶発的な
誤放電を防止する。 【解決手段】誤放電が生ずる電荷の転送先である、アド
レス電極方向に存在する有効表示領域外に設けたダミー
電極で放電させて、転送先に蓄積される壁電荷を中和さ
せる。アドレス期間において、ダミー電極の走査を行わ
ない。ダミー電極を用いずに、走査の方向をサブフィー
ルド毎に逆にすることにより、転送先に蓄積される電荷
の極性を逆にして中和させる。アドレス電極Ａの、有効
表示領域境界付近外側部分を、放電空間内に露出させる
ことにより、アドレス電極方向に転送されて有効表示領
域境界付近に蓄積しようとした電荷を、アドレス電極を
通って排出させる。この露出の替わりに、この付近の誘
電体上に導電性膜を被着してもよい。
誤放電を防止する。 【解決手段】誤放電が生ずる電荷の転送先である、アド
レス電極方向に存在する有効表示領域外に設けたダミー
電極で放電させて、転送先に蓄積される壁電荷を中和さ
せる。アドレス期間において、ダミー電極の走査を行わ
ない。ダミー電極を用いずに、走査の方向をサブフィー
ルド毎に逆にすることにより、転送先に蓄積される電荷
の極性を逆にして中和させる。アドレス電極Ａの、有効
表示領域境界付近外側部分を、放電空間内に露出させる
ことにより、アドレス電極方向に転送されて有効表示領
域境界付近に蓄積しようとした電荷を、アドレス電極を
通って排出させる。この露出の替わりに、この付近の誘
電体上に導電性膜を被着してもよい。
Description
【０００１】
【発明の属する技術分野】本発明は、プラズマディスプ
レイパネル及びその駆動方法並びにプラズマディスプレ
イ装置に関する。
レイパネル及びその駆動方法並びにプラズマディスプレ
イ装置に関する。
【０００２】
【従来の技術】プラズマディスプレイパネル（ＰＤＰ）
は、自己発光型であるので視認性が良く、薄型で大画面
表示及び高速表示が可能であることから、ＣＲＴに替わ
る表示パネルとして注目されている。特に面放電ＡＣ型
ＰＤＰは、フルカラー表示に適しており、ハイビジョン
分野で期待され、高画質化が要求されている。
は、自己発光型であるので視認性が良く、薄型で大画面
表示及び高速表示が可能であることから、ＣＲＴに替わ
る表示パネルとして注目されている。特に面放電ＡＣ型
ＰＤＰは、フルカラー表示に適しており、ハイビジョン
分野で期待され、高画質化が要求されている。
【０００３】図１０は、ＰＤＰのカラー画素１０の対向
面間を広げた状態を示す。図１１は、カラー画素１０
の、電極Ｘ１に沿った縦断面を示す。ガラス基板１１の
一面には、ＩＴ０膜等の透明電極１２１及び１２２が互
いに平行に配置され、銅等の金属電極１３１及び１３２
がそれぞれ透明電極１２１及び１２２上に形成されてい
る。透明電極１２１と金属電極１３１とで電極Ｘ１が構
成され、透明電極１２２と金属電極１３２とで電極Ｙ１
が構成されている。電極Ｘ１及び電極Ｙ１上には、壁電
荷保持用の誘電体１４が被着され、さらにその上にＭｇ
Ｏ保護膜１５が被着されている。
面間を広げた状態を示す。図１１は、カラー画素１０
の、電極Ｘ１に沿った縦断面を示す。ガラス基板１１の
一面には、ＩＴ０膜等の透明電極１２１及び１２２が互
いに平行に配置され、銅等の金属電極１３１及び１３２
がそれぞれ透明電極１２１及び１２２上に形成されてい
る。透明電極１２１と金属電極１３１とで電極Ｘ１が構
成され、透明電極１２２と金属電極１３２とで電極Ｙ１
が構成されている。電極Ｘ１及び電極Ｙ１上には、壁電
荷保持用の誘電体１４が被着され、さらにその上にＭｇ
Ｏ保護膜１５が被着されている。
【０００４】一方、ガラス基板１６の、ＭｇＯ保護膜１
５と対向する面には、電極Ｘ１及び電極Ｙ１と離間して
直交する方向に、アドレス電極Ａ１、Ａ２、Ａ３及びこ
れらの間を仕切る隔壁１７１〜１７３が形成されてい
る。隔壁１７１、１７２、１７２及び１７３の隣合う間
にはそれぞれ、放電により生じた紫外線が入射して３原
色の赤Ｒ、緑Ｇ及び青Ｂを発光する蛍光体１８１、１８
２及び１８３が被着されている。蛍光体１８１〜１８３
とＭｇＯ保護膜１５との間の放電空間には、例えばＮｅ
＋電極Ｘｅペニング混合ガスが封入されている。図１０
中、一点鎖線で示す領域ＲＡ、ＧＡ及びＢＡはそれぞ
れ、赤色、緑色及び青色の単色画素領域を示す。
５と対向する面には、電極Ｘ１及び電極Ｙ１と離間して
直交する方向に、アドレス電極Ａ１、Ａ２、Ａ３及びこ
れらの間を仕切る隔壁１７１〜１７３が形成されてい
る。隔壁１７１、１７２、１７２及び１７３の隣合う間
にはそれぞれ、放電により生じた紫外線が入射して３原
色の赤Ｒ、緑Ｇ及び青Ｂを発光する蛍光体１８１、１８
２及び１８３が被着されている。蛍光体１８１〜１８３
とＭｇＯ保護膜１５との間の放電空間には、例えばＮｅ
＋電極Ｘｅペニング混合ガスが封入されている。図１０
中、一点鎖線で示す領域ＲＡ、ＧＡ及びＢＡはそれぞ
れ、赤色、緑色及び青色の単色画素領域を示す。
【０００５】図９は、このような単色画素をマトリック
ス状に備えたＰＤＰの概略構成を示す。ＰＤＰは、有効
表示領域を形式的に拡張することにより、有効表示領域
内の電極Ｙ１〜Ｙ１０、電極Ｘ１〜Ｘ１０及びアドレス
電極Ａ１〜Ａ１４の外側に、ダミーの電極ＸＤ１、ＹＤ
１、ＸＤ２、ＹＤ２及びダミーのアドレス電極ＡＤ１及
びＡＤ２が形成されている。ＰＤＰは、放電空間内にガ
スが封入されているので、端部が封止されている。ダミ
ー電極を形成するのは、形成しないと周部と内側とで寸
法や特性が異なって画質が低下するので、これを防止す
るためである。図９では簡単化のために、有効表示領域
外の各辺に沿った電極を、１ライン分のみ示している
が、実際には数十ライン形成されている。
ス状に備えたＰＤＰの概略構成を示す。ＰＤＰは、有効
表示領域を形式的に拡張することにより、有効表示領域
内の電極Ｙ１〜Ｙ１０、電極Ｘ１〜Ｘ１０及びアドレス
電極Ａ１〜Ａ１４の外側に、ダミーの電極ＸＤ１、ＹＤ
１、ＸＤ２、ＹＤ２及びダミーのアドレス電極ＡＤ１及
びＡＤ２が形成されている。ＰＤＰは、放電空間内にガ
スが封入されているので、端部が封止されている。ダミ
ー電極を形成するのは、形成しないと周部と内側とで寸
法や特性が異なって画質が低下するので、これを防止す
るためである。図９では簡単化のために、有効表示領域
外の各辺に沿った電極を、１ライン分のみ示している
が、実際には数十ライン形成されている。
【０００６】ダミー画素は表示画素と同一構成であり、
有効表示領域内の放電に影響されて誤放電が生じ、画質
が低下する原因となる。そこで、従来では、有効表示領
域外のガラス基板１１上に遮光層を形成したり、有効表
示領域外の誘電体１４を厚くし（特開平４−２２３０２
５号）又は隣接する電極で制限される範囲で放電ギャッ
プを広げて（特開平５−１１４３６２号）、誤放電を抑
制する手段が提案されている。
有効表示領域内の放電に影響されて誤放電が生じ、画質
が低下する原因となる。そこで、従来では、有効表示領
域外のガラス基板１１上に遮光層を形成したり、有効表
示領域外の誘電体１４を厚くし（特開平４−２２３０２
５号）又は隣接する電極で制限される範囲で放電ギャッ
プを広げて（特開平５−１１４３６２号）、誤放電を抑
制する手段が提案されている。
【０００７】
【発明が解決しようとする課題】しかし、これらの手段
は、誤放電が生ずる原因に適切に対処したものではない
ので、誤放電による発光を充分に低減することができな
い。本発明の目的は、このような問題点に鑑み、誤放電
が生ずる原因に着目して、より効果的に有効表示領域境
界付近の偶発的な誤放電を防止することができるプラズ
マディスプレイパネル及びその駆動方法並びにプラズマ
ディスプレイ装置を提供することにある。
は、誤放電が生ずる原因に適切に対処したものではない
ので、誤放電による発光を充分に低減することができな
い。本発明の目的は、このような問題点に鑑み、誤放電
が生ずる原因に着目して、より効果的に有効表示領域境
界付近の偶発的な誤放電を防止することができるプラズ
マディスプレイパネル及びその駆動方法並びにプラズマ
ディスプレイ装置を提供することにある。
【０００８】
【課題を解決するための手段及びその作用効果】本発明
は、有効表示領域境界付近で誤放電が生ずる原因を考察
して案出されたものであり、まず、図１２に基づいてこ
の誤放電が生ずると考えられる原因を説明する。アドレ
ス放電は、第１表示行から順に行われる。すなわち、ア
ドレス放電は、まずアドレス電極Ａ１と電極Ｙ１との間
で行われ、次にアドレス電極Ａ１と電極Ｙ２との間で行
われ、次にアドレス電極Ａ１と電極Ｙ３との間で行わ
れ、以下同様に行われる。走査開始前に、例えば電極Ｘ
に５０Ｖが印加され、電極Ｙに−５０Ｖが印加され、ア
ドレス電極Ａに０Ｖが印加される。電極Ａ−Ｙ間の放電
開始電圧は、例えば１９０Ｖである。
は、有効表示領域境界付近で誤放電が生ずる原因を考察
して案出されたものであり、まず、図１２に基づいてこ
の誤放電が生ずると考えられる原因を説明する。アドレ
ス放電は、第１表示行から順に行われる。すなわち、ア
ドレス放電は、まずアドレス電極Ａ１と電極Ｙ１との間
で行われ、次にアドレス電極Ａ１と電極Ｙ２との間で行
われ、次にアドレス電極Ａ１と電極Ｙ３との間で行わ
れ、以下同様に行われる。走査開始前に、例えば電極Ｘ
に５０Ｖが印加され、電極Ｙに−５０Ｖが印加され、ア
ドレス電極Ａに０Ｖが印加される。電極Ａ−Ｙ間の放電
開始電圧は、例えば１９０Ｖである。
【０００９】次に、電極Ｙ１に例えば−１５０Ｖの走査
パルスが印加され、同時にアドレス電極Ａ１に例えば５
０Ｖのアドレスパルスが印加される。これにより、電極
Ａ１−Ｙ１間で放電され、この放電にトリガされて電極
Ｘ１−Ｙ１間で放電する。このようなアドレス放電によ
り生じた空間電荷のうち、電子はアドレス電極Ａ１側及
び電極Ｘ１側に引かれ、正イオンは電極Ｙ１側に引か
れ、アドレス電極Ａ１側の蛍光体１８１上及び電極Ｘ１
側のＭｇＯ保護膜１５上に負の壁電荷が蓄積され、電極
Ｙ１側のＭｇＯ保護膜１５上に正の壁電荷が蓄積され
て、（Ａ）に示すような状態になる。
パルスが印加され、同時にアドレス電極Ａ１に例えば５
０Ｖのアドレスパルスが印加される。これにより、電極
Ａ１−Ｙ１間で放電され、この放電にトリガされて電極
Ｘ１−Ｙ１間で放電する。このようなアドレス放電によ
り生じた空間電荷のうち、電子はアドレス電極Ａ１側及
び電極Ｘ１側に引かれ、正イオンは電極Ｙ１側に引か
れ、アドレス電極Ａ１側の蛍光体１８１上及び電極Ｘ１
側のＭｇＯ保護膜１５上に負の壁電荷が蓄積され、電極
Ｙ１側のＭｇＯ保護膜１５上に正の壁電荷が蓄積され
て、（Ａ）に示すような状態になる。
【００１０】次に、第２表示ラインで同様のアドレス放
電が生じ、（Ｂ）に示すような状態になる。この放電の
際、第１表示行の空間に、再結合されずに残った正イオ
ンが、比較的高い電極Ｘ１−Ｙ２間の電圧により電極Ｙ
２側に引き込まれる。このような動作が第３表示行以下
においても、点灯しようとする画素について行われ、正
イオンがアドレス電極Ａ１に沿って最終表示ライン方向
へ転送されることになる。その結果、電極Ｙ１付近に
は、平均として、負の過剰な壁電荷が蓄積（負電荷の実
質的な逆方向転送による蓄積）されることになる。特に
蛍光体１８１上の電極ＸＤ１側の壁電荷は、電極Ｙ１−
Ｘ１間の維持放電又は全面書き込み放電／全面自己消去
放電によって電荷が中和される領域から外れるため、負
の電荷が蓄積された状態を維持する。その蓄積量が、Ｐ
ＤＰの特性によって定まる値を越えた時点で、蛍光体１
８１上の電極ＸＤ１側と、隣接する最も高い電圧の電極
との間で、放電が開始される。
電が生じ、（Ｂ）に示すような状態になる。この放電の
際、第１表示行の空間に、再結合されずに残った正イオ
ンが、比較的高い電極Ｘ１−Ｙ２間の電圧により電極Ｙ
２側に引き込まれる。このような動作が第３表示行以下
においても、点灯しようとする画素について行われ、正
イオンがアドレス電極Ａ１に沿って最終表示ライン方向
へ転送されることになる。その結果、電極Ｙ１付近に
は、平均として、負の過剰な壁電荷が蓄積（負電荷の実
質的な逆方向転送による蓄積）されることになる。特に
蛍光体１８１上の電極ＸＤ１側の壁電荷は、電極Ｙ１−
Ｘ１間の維持放電又は全面書き込み放電／全面自己消去
放電によって電荷が中和される領域から外れるため、負
の電荷が蓄積された状態を維持する。その蓄積量が、Ｐ
ＤＰの特性によって定まる値を越えた時点で、蛍光体１
８１上の電極ＸＤ１側と、隣接する最も高い電圧の電極
との間で、放電が開始される。
【００１１】例えば、アドレス期間において、アドレス
電極Ａ１に１００Ｖが印加され、電極Ｙ１に１８０Ｖの
維持パルスが印加されたとき、（Ｃ）に示すように、ア
ドレス電極Ａ１を陽極とし電極Ｙ１を陰極とする放電が
開始され、これを種火として、（Ｄ）に示すように電極
Ｘ１−Ｙ１間の放電に移行する。このような誤放電は、
全ての電極間の印加電圧が０Ｖになるタイミングであっ
ても、壁電圧の蓄積により生じ得る。また、この誤放電
は、電極Ｘと電極Ｙとを逆に配置した場合でも同様に生
ずる。
電極Ａ１に１００Ｖが印加され、電極Ｙ１に１８０Ｖの
維持パルスが印加されたとき、（Ｃ）に示すように、ア
ドレス電極Ａ１を陽極とし電極Ｙ１を陰極とする放電が
開始され、これを種火として、（Ｄ）に示すように電極
Ｘ１−Ｙ１間の放電に移行する。このような誤放電は、
全ての電極間の印加電圧が０Ｖになるタイミングであっ
ても、壁電圧の蓄積により生じ得る。また、この誤放電
は、電極Ｘと電極Ｙとを逆に配置した場合でも同様に生
ずる。
【００１２】以下の本発明は、以上のような誤放電が生
ずる原因に着目して、誤放電が効果的に防止されるよう
に案出されたものである。第１発明に係るプラズマディ
スプレイ装置では、第１基板に電極Ｘ及び電極Ｙが、表
示ライン毎及び該表示ラインと直角な方向に存在する有
効表示領域外に、互いに平行に配置され、該第１基板又
は該第１基板と対向する第２基板に電極Ａが該電極Ｘ及
び該電極Ｙと離間して交差するように配置され、該電極
Ｘ及び該電極Ｙの表面が誘電体で被われたプラズマディ
スプレイパネルと、該有効表示領域外の電極Ｘ−電極Ｙ
間で、壁電荷を消去させるための放電を行わせる駆動回
路とを有する。
ずる原因に着目して、誤放電が効果的に防止されるよう
に案出されたものである。第１発明に係るプラズマディ
スプレイ装置では、第１基板に電極Ｘ及び電極Ｙが、表
示ライン毎及び該表示ラインと直角な方向に存在する有
効表示領域外に、互いに平行に配置され、該第１基板又
は該第１基板と対向する第２基板に電極Ａが該電極Ｘ及
び該電極Ｙと離間して交差するように配置され、該電極
Ｘ及び該電極Ｙの表面が誘電体で被われたプラズマディ
スプレイパネルと、該有効表示領域外の電極Ｘ−電極Ｙ
間で、壁電荷を消去させるための放電を行わせる駆動回
路とを有する。
【００１３】この第１発明によれば、誤放電の原因とな
る電荷の転送先である、表示ラインと直角な方向に存在
する有効表示領域外のダミー電極について、壁電荷を消
去させるための放電、例えば、書込放電及びこれに続く
消去放電又は維持パルスの印加による放電が行われるの
で、この転送先に蓄積される壁電荷が中和されて、偶発
的な誤放電が防止されるという効果を奏する。
る電荷の転送先である、表示ラインと直角な方向に存在
する有効表示領域外のダミー電極について、壁電荷を消
去させるための放電、例えば、書込放電及びこれに続く
消去放電又は維持パルスの印加による放電が行われるの
で、この転送先に蓄積される壁電荷が中和されて、偶発
的な誤放電が防止されるという効果を奏する。
【００１４】第１発明の第１態様では、上記駆動回路
は、全ての電極Ｘ−電極Ｙ間で壁電荷を消去させるため
の消去放電を行わせ、該消去放電の後で、有効表示領域
内についてのみ該電極Ｙを順に走査して選択電圧を該電
極Ｙに印加し、非選択及び該有効表示領域外の電極Ｙに
非選択電圧を印加し、該選択毎に、表示データに応じて
選択的に書き込み電圧を該電極Ａに印加して放電させる
ことにより、維持放電に必要な壁電荷を生成させ、該書
き込み放電の後で、該有効表示領域外の電極Ｘ及び電極
Ｙも含めて、電極Ｘ−電極Ｙ間に交流維持パルスを印加
する。
は、全ての電極Ｘ−電極Ｙ間で壁電荷を消去させるため
の消去放電を行わせ、該消去放電の後で、有効表示領域
内についてのみ該電極Ｙを順に走査して選択電圧を該電
極Ｙに印加し、非選択及び該有効表示領域外の電極Ｙに
非選択電圧を印加し、該選択毎に、表示データに応じて
選択的に書き込み電圧を該電極Ａに印加して放電させる
ことにより、維持放電に必要な壁電荷を生成させ、該書
き込み放電の後で、該有効表示領域外の電極Ｘ及び電極
Ｙも含めて、電極Ｘ−電極Ｙ間に交流維持パルスを印加
する。
【００１５】この第１態様によれば、ダミー電極につい
てはアドレス電極方向の電荷転送の原因となる走査が行
われないので、誤放電の原因となる電荷の転送がダミー
電極付近で止められ、この転送先に蓄積される壁電荷が
放電により効果的に中和されて、偶発的な誤放電が防止
されるという効果を奏する。また、駆動回路は、ダミー
電極についてアドレス期間で非選択になるように簡略化
するだけでよいので、特別な構成の回路を付加したり特
別なデータを供給する必要がないという効果を奏する。
てはアドレス電極方向の電荷転送の原因となる走査が行
われないので、誤放電の原因となる電荷の転送がダミー
電極付近で止められ、この転送先に蓄積される壁電荷が
放電により効果的に中和されて、偶発的な誤放電が防止
されるという効果を奏する。また、駆動回路は、ダミー
電極についてアドレス期間で非選択になるように簡略化
するだけでよいので、特別な構成の回路を付加したり特
別なデータを供給する必要がないという効果を奏する。
【００１６】さらに、プラズマディスプレイパネルの製
造においては、アドレス電極の有効表示領域境界付近の
誤放電を防止するための特別な工程を必要とせず、量産
性に適している。第２発明に係るプラズマディスプレイ
装置では、第１基板に電極Ｘ及び電極Ｙが、表示ライン
毎に互いに平行に配置され、該第１基板又は該第１基板
と対向する第２基板に電極Ａが該電極Ｘ及び該電極Ｙと
離間して交差するように配置され、該電極Ｘ及び該電極
Ｙの表面が誘電体で被われたプラズマディスプレイパネ
ルと、駆動回路とを有し、該駆動回路は、選択及び非選
択の該電極Ｙにそれぞれ選択電圧及び非選択電圧を印加
し、該電極Ｙの選択を順に走査し、該選択毎に、表示デ
ータに応じて選択的に該電極Ａに書き込み電圧を印加し
て放電させることにより、維持放電に必要な壁電荷を生
成させ、該走査の方向をサブフィールド数の整数倍毎に
前回と逆にし、該書き込み放電の後で、電極Ｘ−電極Ｙ
間に交流維持パルスを印加し、この第２発明によれば、
走査方向を逆転させることにより、互いに反対方向の正
イオンと電子の電荷転送方向が逆転するので、アドレス
電極に沿って転送され有効表示領域境界付近で留まった
壁電荷が異常に蓄積される前に中和され、偶発的な誤放
電が生ずるのを効果的に防止することができるという効
果を奏する。
造においては、アドレス電極の有効表示領域境界付近の
誤放電を防止するための特別な工程を必要とせず、量産
性に適している。第２発明に係るプラズマディスプレイ
装置では、第１基板に電極Ｘ及び電極Ｙが、表示ライン
毎に互いに平行に配置され、該第１基板又は該第１基板
と対向する第２基板に電極Ａが該電極Ｘ及び該電極Ｙと
離間して交差するように配置され、該電極Ｘ及び該電極
Ｙの表面が誘電体で被われたプラズマディスプレイパネ
ルと、駆動回路とを有し、該駆動回路は、選択及び非選
択の該電極Ｙにそれぞれ選択電圧及び非選択電圧を印加
し、該電極Ｙの選択を順に走査し、該選択毎に、表示デ
ータに応じて選択的に該電極Ａに書き込み電圧を印加し
て放電させることにより、維持放電に必要な壁電荷を生
成させ、該走査の方向をサブフィールド数の整数倍毎に
前回と逆にし、該書き込み放電の後で、電極Ｘ−電極Ｙ
間に交流維持パルスを印加し、この第２発明によれば、
走査方向を逆転させることにより、互いに反対方向の正
イオンと電子の電荷転送方向が逆転するので、アドレス
電極に沿って転送され有効表示領域境界付近で留まった
壁電荷が異常に蓄積される前に中和され、偶発的な誤放
電が生ずるのを効果的に防止することができるという効
果を奏する。
【００１７】また、ダミー電極に対するパワー駆動回路
を備える必要がないので、第１発明よりも製造コスト及
び消費電力を低減できる。第２発明の第１態様では、上
記駆動回路は、上記走査の方向をサブフィールド毎に逆
にする。第２発明の第２態様では、第１シフトレジスタ
と、第２シフトレジスタと、選択信号に応じて、該第１
シフトレジスタの並列出力と該第２シフトレジスタの並
列出力との一方を選択するセレクタと、該セレクタの出
力に応じて上記電極Ｙに上記選択電圧及び上記非選択電
圧を印加するＹドライバとを有し、該セレクタの出力の
シフト方向が該選択信号に応じて逆方向になるように、
該第１シフトレジスタ及び該第２シフトレジスタの並列
出力端が該セレクタのデータ入力端に接続されている。
を備える必要がないので、第１発明よりも製造コスト及
び消費電力を低減できる。第２発明の第１態様では、上
記駆動回路は、上記走査の方向をサブフィールド毎に逆
にする。第２発明の第２態様では、第１シフトレジスタ
と、第２シフトレジスタと、選択信号に応じて、該第１
シフトレジスタの並列出力と該第２シフトレジスタの並
列出力との一方を選択するセレクタと、該セレクタの出
力に応じて上記電極Ｙに上記選択電圧及び上記非選択電
圧を印加するＹドライバとを有し、該セレクタの出力の
シフト方向が該選択信号に応じて逆方向になるように、
該第１シフトレジスタ及び該第２シフトレジスタの並列
出力端が該セレクタのデータ入力端に接続されている。
【００１８】この第２態様によれば、表示ラインの走査
方向を容易に変えることができるという効果を奏する。
第３発明に係るプラズマディスプレイ装置では、第１基
板に電極Ｘ及び電極Ｙが、表示ライン毎及び該表示ライ
ンと直角な方向に存在する有効表示領域外に、互いに平
行に配置され、該第１基板又は該第１基板と対向する第
２基板に電極Ａが該電極Ｘ及び該電極Ｙと離間して交差
するように配置され、該電極Ｘ及び該電極Ｙの表面が誘
電体で被われたプラズマディスプレイパネルと、該有効
表示領域外の電極Ｘ−電極Ｙ間で維持パルスを供給する
駆動回路とを有する。
方向を容易に変えることができるという効果を奏する。
第３発明に係るプラズマディスプレイ装置では、第１基
板に電極Ｘ及び電極Ｙが、表示ライン毎及び該表示ライ
ンと直角な方向に存在する有効表示領域外に、互いに平
行に配置され、該第１基板又は該第１基板と対向する第
２基板に電極Ａが該電極Ｘ及び該電極Ｙと離間して交差
するように配置され、該電極Ｘ及び該電極Ｙの表面が誘
電体で被われたプラズマディスプレイパネルと、該有効
表示領域外の電極Ｘ−電極Ｙ間で維持パルスを供給する
駆動回路とを有する。
【００１９】この第３発明によれば、誤放電の原因とな
る電荷の転送先である、表示ラインと直角な方向に存在
する有効表示領域外のダミー電極について、アドレス電
極上に蓄積された壁電荷が所定量以上になると維持放電
が行われて、該壁電荷が中和され、偶発的な誤放電が防
止されるという効果を奏する。第４発明に係るプラズマ
ディスプレイパネルでは、第１基板に電極Ｘ及び電極Ｙ
が、表示ライン毎に存在する有効表示領域外に、互いに
平行に配置され、該第１基板又は該第１基板と対向する
第２基板に電極Ａが該電極Ｘ及び該電極Ｙと離間して交
差するように配置され、有効表示領域内の該電極Ｘ及び
該電極Ｙの表面が誘電体で被われたプラズマディスプレ
イパネルであって、該電極Ａの、有効表示領域外の有効
表示領域内側部分が、放電空間内に露出している。
る電荷の転送先である、表示ラインと直角な方向に存在
する有効表示領域外のダミー電極について、アドレス電
極上に蓄積された壁電荷が所定量以上になると維持放電
が行われて、該壁電荷が中和され、偶発的な誤放電が防
止されるという効果を奏する。第４発明に係るプラズマ
ディスプレイパネルでは、第１基板に電極Ｘ及び電極Ｙ
が、表示ライン毎に存在する有効表示領域外に、互いに
平行に配置され、該第１基板又は該第１基板と対向する
第２基板に電極Ａが該電極Ｘ及び該電極Ｙと離間して交
差するように配置され、有効表示領域内の該電極Ｘ及び
該電極Ｙの表面が誘電体で被われたプラズマディスプレ
イパネルであって、該電極Ａの、有効表示領域外の有効
表示領域内側部分が、放電空間内に露出している。
【００２０】この第４発明によれば、アドレス電極方向
に転送されて有効表示領域境界付近に蓄積しようとした
電荷が、アドレス電極露出部を通ってアドレス電極内に
逃げるので、壁電荷の異常な蓄積による偶発的な誤放電
が効果的に防止される。また、従来と同じ駆動回路を用
いることができる。第５発明に係るプラズマディスプレ
イパネルでは、第１基板に電極Ｘ及び電極Ｙが、表示ラ
イン毎に存在する有効表示領域外に、互いに平行に配置
され、該第１基板又は該第１基板と対向する第２基板に
電極Ａが該電極Ｘ及び該電極Ｙと離間して交差するよう
に配置され、有効表示領域内の該電極Ｘ及び該電極Ｙの
表面が誘電体で被われたプラズマディスプレイパネルで
あって、該電極Ａの上方の該誘電体上かつ有効表示領域
外の有効表示領域内側部分に、導電性膜が被着されてい
る。
に転送されて有効表示領域境界付近に蓄積しようとした
電荷が、アドレス電極露出部を通ってアドレス電極内に
逃げるので、壁電荷の異常な蓄積による偶発的な誤放電
が効果的に防止される。また、従来と同じ駆動回路を用
いることができる。第５発明に係るプラズマディスプレ
イパネルでは、第１基板に電極Ｘ及び電極Ｙが、表示ラ
イン毎に存在する有効表示領域外に、互いに平行に配置
され、該第１基板又は該第１基板と対向する第２基板に
電極Ａが該電極Ｘ及び該電極Ｙと離間して交差するよう
に配置され、有効表示領域内の該電極Ｘ及び該電極Ｙの
表面が誘電体で被われたプラズマディスプレイパネルで
あって、該電極Ａの上方の該誘電体上かつ有効表示領域
外の有効表示領域内側部分に、導電性膜が被着されてい
る。
【００２１】この第５発明によれば、アドレス電極方向
に転送されて有効表示領域境界付近に蓄積しようとした
電荷が、導電性膜を通って逃げるので、壁電荷の異常な
蓄積による偶発的な誤放電が効果的に防止される。第５
発明の第１態様では、上記プラズマディスプレイパネル
と、駆動回路とを有し、該駆動回路は、選択及び非選択
の該電極Ｙにそれぞれ選択電圧及び非選択電圧を印加
し、該電極Ｙの選択を順に走査し、該選択毎に、表示デ
ータに応じて選択的に該電極Ａに書き込み電圧を印加し
て放電させることにより、維持放電に必要な壁電荷を生
成させ、該書き込み放電の後で、電極Ｘ−電極Ｙ間に交
流維持パルスを印加する。
に転送されて有効表示領域境界付近に蓄積しようとした
電荷が、導電性膜を通って逃げるので、壁電荷の異常な
蓄積による偶発的な誤放電が効果的に防止される。第５
発明の第１態様では、上記プラズマディスプレイパネル
と、駆動回路とを有し、該駆動回路は、選択及び非選択
の該電極Ｙにそれぞれ選択電圧及び非選択電圧を印加
し、該電極Ｙの選択を順に走査し、該選択毎に、表示デ
ータに応じて選択的に該電極Ａに書き込み電圧を印加し
て放電させることにより、維持放電に必要な壁電荷を生
成させ、該書き込み放電の後で、電極Ｘ−電極Ｙ間に交
流維持パルスを印加する。
【００２２】第６発明に係るプラズマディスプレイパネ
ル駆動方法では、第１基板に電極Ｘ及び電極Ｙが、表示
ライン毎及び該表示ラインと直角な方向に存在する有効
表示領域外に、互いに平行に配置され、該第１基板又は
該第１基板と対向する第２基板に電極Ａが該電極Ｘ及び
該電極Ｙと離間して交差するように配置され、該電極Ｘ
及び該電極Ｙの表面が誘電体で被われたプラズマディス
プレイパネルに対する駆動方法において、該有効表示領
域外の電極Ｘ−電極Ｙ間で、壁電荷を消去させるための
放電を行わせる。
ル駆動方法では、第１基板に電極Ｘ及び電極Ｙが、表示
ライン毎及び該表示ラインと直角な方向に存在する有効
表示領域外に、互いに平行に配置され、該第１基板又は
該第１基板と対向する第２基板に電極Ａが該電極Ｘ及び
該電極Ｙと離間して交差するように配置され、該電極Ｘ
及び該電極Ｙの表面が誘電体で被われたプラズマディス
プレイパネルに対する駆動方法において、該有効表示領
域外の電極Ｘ−電極Ｙ間で、壁電荷を消去させるための
放電を行わせる。
【００２３】第７発明に係るプラズマディスプレイパネ
ル駆動方法では、第１基板に電極Ｘ及び電極Ｙが、表示
ライン毎に互いに平行に配置され、該第１基板又は該第
１基板と対向する第２基板に電極Ａが該電極Ｘ及び該電
極Ｙと離間して交差するように配置され、該電極Ｘ及び
該電極Ｙの表面が誘電体で被われたプラズマディスプレ
イパネルに対する駆動方法において、選択及び非選択の
該電極Ｙにそれぞれ選択電圧及び非選択電圧を印加し、
該電極Ｙの選択を順に走査し、該選択毎に、表示データ
に応じて選択的に該電極Ａに書き込み電圧を印加して放
電させることにより、維持放電に必要な壁電荷を生成さ
せ、該走査の方向をサブフィールド単位で一方向又は他
方向とし該書き込み放電の後で、電極Ｘ−電極Ｙ間に交
流維持パルスを印加する。
ル駆動方法では、第１基板に電極Ｘ及び電極Ｙが、表示
ライン毎に互いに平行に配置され、該第１基板又は該第
１基板と対向する第２基板に電極Ａが該電極Ｘ及び該電
極Ｙと離間して交差するように配置され、該電極Ｘ及び
該電極Ｙの表面が誘電体で被われたプラズマディスプレ
イパネルに対する駆動方法において、選択及び非選択の
該電極Ｙにそれぞれ選択電圧及び非選択電圧を印加し、
該電極Ｙの選択を順に走査し、該選択毎に、表示データ
に応じて選択的に該電極Ａに書き込み電圧を印加して放
電させることにより、維持放電に必要な壁電荷を生成さ
せ、該走査の方向をサブフィールド単位で一方向又は他
方向とし該書き込み放電の後で、電極Ｘ−電極Ｙ間に交
流維持パルスを印加する。
【００２４】
【発明の実施の形態】以下、図面に基づいて本発明の実
施形態を説明する。 ［第１実施形態］図１は、本発明の第１実施形態のプラ
ズマディスプレイ装置２０のブロック図である。
施形態を説明する。 ［第１実施形態］図１は、本発明の第１実施形態のプラ
ズマディスプレイ装置２０のブロック図である。
【００２５】ＰＤＰ２１は、上述のように有効表示領域
外に非表示ラインが形成されており、そのうち、ダミー
電極ＸＤ１、ＸＤ２、ＹＤ１及びＹＤ２のみが用いら
れ、これらに対する駆動回路は後述のように、有効表示
領域内の電極Ｘ１〜Ｘｎ及び電極Ｙ１〜Ｙｎに対するも
のとほぼ同様になっている。以下、簡単化のために、次
のように総称する。
外に非表示ラインが形成されており、そのうち、ダミー
電極ＸＤ１、ＸＤ２、ＹＤ１及びＹＤ２のみが用いら
れ、これらに対する駆動回路は後述のように、有効表示
領域内の電極Ｘ１〜Ｘｎ及び電極Ｙ１〜Ｙｎに対するも
のとほぼ同様になっている。以下、簡単化のために、次
のように総称する。
【００２６】電極Ｘ：電極Ｘ１〜Ｘｎ 電極Ｙ：電極Ｙ１〜Ｙｎ ダミーを含む電極Ｙ：電極Ｙ１〜Ｙｎ、ＹＤ１及びＹＤ
２ アドレス電極Ａ：アドレス電極Ａ１〜Ａｍ これら電極に印加される電圧は、電源回路２２で生成さ
れ、アドレスドライバ２３、Ｙ共通ドライバ２４、走査
ドライバ２５及びＸ共通ドライバ２６を介して該電極に
供給される。電極に印加される電圧は、例えば、 Ｖｗ＝１３０Ｖ、Ｖｓ＝１８０Ｖ、Ｖａ＝５０Ｖ −Ｖｓｃ＝−５０Ｖ、−Ｖｙ＝−１５０Ｖ である。アドレスドライバ２３、Ｙ共通ドライバ２４、
走査ドライバ２５及びＸ共通ドライバ２６は、制御回路
２７からの信号により制御される。制御回路２７はこの
信号を、外部から供給されるドットクロックＣＬＫ、垂
直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣに基
づいて生成し、また、外部から供給される表示データＤ
ＡＴＡをＰＤＰ２１用に変換してアドレスドライバ２３
に供給する。
２ アドレス電極Ａ：アドレス電極Ａ１〜Ａｍ これら電極に印加される電圧は、電源回路２２で生成さ
れ、アドレスドライバ２３、Ｙ共通ドライバ２４、走査
ドライバ２５及びＸ共通ドライバ２６を介して該電極に
供給される。電極に印加される電圧は、例えば、 Ｖｗ＝１３０Ｖ、Ｖｓ＝１８０Ｖ、Ｖａ＝５０Ｖ −Ｖｓｃ＝−５０Ｖ、−Ｖｙ＝−１５０Ｖ である。アドレスドライバ２３、Ｙ共通ドライバ２４、
走査ドライバ２５及びＸ共通ドライバ２６は、制御回路
２７からの信号により制御される。制御回路２７はこの
信号を、外部から供給されるドットクロックＣＬＫ、垂
直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣに基
づいて生成し、また、外部から供給される表示データＤ
ＡＴＡをＰＤＰ２１用に変換してアドレスドライバ２３
に供給する。
【００２７】アドレスドライバ２３は、シフトレジスタ
２２１、ラッチ回路２２２及び２２３を備えている。ア
ドレスドライバ２３では、制御回路２７から１行分の表
示データがシフトレジスタ２３１に供給されると、これ
がラッチ回路２３２に保持され、表示データに応じた２
値電圧パターンがアドレス電極Ａに供給される。走査ド
ライバ２５は、ｎビットのシフトレジスタ２５１と、図
２に示すドライバ（構成単位）２５２１をｎ＋２個備え
たドライバ２５２とを有する。シフトレジスタ２５１
は、サブフィールド内のアドレス期間の始端に同期して
直列データ入力端に‘１’が供給され、アドレスサイク
ルに同期したシフトパルスがクロック入力端に供給され
る。シフトレジスタ２５１のｎビット並列出力はそれぞ
れ、出力端が電極Ｙ１〜Ｙｎに接続されたドライバ２５
２の構成単位のデータ入力端に供給される。出力端が電
極ＹＤ１及び電極ＹＤ２に接続されたドライバ２５２の
構成単位のデータ入力端には、シフトレジスタ２５１と
独立に‘０’が供給されている。
２２１、ラッチ回路２２２及び２２３を備えている。ア
ドレスドライバ２３では、制御回路２７から１行分の表
示データがシフトレジスタ２３１に供給されると、これ
がラッチ回路２３２に保持され、表示データに応じた２
値電圧パターンがアドレス電極Ａに供給される。走査ド
ライバ２５は、ｎビットのシフトレジスタ２５１と、図
２に示すドライバ（構成単位）２５２１をｎ＋２個備え
たドライバ２５２とを有する。シフトレジスタ２５１
は、サブフィールド内のアドレス期間の始端に同期して
直列データ入力端に‘１’が供給され、アドレスサイク
ルに同期したシフトパルスがクロック入力端に供給され
る。シフトレジスタ２５１のｎビット並列出力はそれぞ
れ、出力端が電極Ｙ１〜Ｙｎに接続されたドライバ２５
２の構成単位のデータ入力端に供給される。出力端が電
極ＹＤ１及び電極ＹＤ２に接続されたドライバ２５２の
構成単位のデータ入力端には、シフトレジスタ２５１と
独立に‘０’が供給されている。
【００２８】ドライバ２５２の構成単位であるドライバ
２５２１の構成を、図２に示す。配線Ｌ３は、ダミーを
含む電極Ｙの１つに接続され、共通配線Ｌ１及びＬ２は
それぞれ、ｎ＋２個のドライバ２５２１について共通に
接続されている。信号ＳＣは制御回路２７から供給さ
れ、信号Ｓ１は上記シフトレジスタ２５１の１ビット又
は上記‘０’である。
２５２１の構成を、図２に示す。配線Ｌ３は、ダミーを
含む電極Ｙの１つに接続され、共通配線Ｌ１及びＬ２は
それぞれ、ｎ＋２個のドライバ２５２１について共通に
接続されている。信号ＳＣは制御回路２７から供給さ
れ、信号Ｓ１は上記シフトレジスタ２５１の１ビット又
は上記‘０’である。
【００２９】維持放電期間では、信号ＳＣによりスイッ
チＳＷ１及びＳＷ２がオフにされている。この状態で、
配線Ｌ３が０Ｖの状態で共通配線Ｌ２がフローティング
状態にされ、共通配線Ｌ１に維持電圧Ｖｓが印加される
と、ダイオードＤ１を通って配線Ｌ３が維持電圧Ｖｓに
引き上げられる。共通配線Ｌ１をフロ−ティング状態に
し、共通配線Ｌ２を０Ｖにすると、配線Ｌ３からダイオ
ードＤ２を通って電流が流れ、配線Ｌ３が０Ｖに引き下
げられる。
チＳＷ１及びＳＷ２がオフにされている。この状態で、
配線Ｌ３が０Ｖの状態で共通配線Ｌ２がフローティング
状態にされ、共通配線Ｌ１に維持電圧Ｖｓが印加される
と、ダイオードＤ１を通って配線Ｌ３が維持電圧Ｖｓに
引き上げられる。共通配線Ｌ１をフロ−ティング状態に
し、共通配線Ｌ２を０Ｖにすると、配線Ｌ３からダイオ
ードＤ２を通って電流が流れ、配線Ｌ３が０Ｖに引き下
げられる。
【００３０】アドレス期間では、信号ＳＣによりスイッ
チＳＷ１及びＳＷ２が共にオフにされ、この状態で、共
通配線Ｌ１に選択電圧−Ｖｙが印加され、共通配線Ｌ２
に非選択電圧−Ｖｓｃが印加される。スイッチＳＷ１及
びＳＷ２は、信号Ｓ１及ＳＣに基づいて論理回路２５２
ａにより制御される。信号Ｓ１が‘０’のとき、スイッ
チＳＷ１をオフにした状態でスイッチＳＷ２がオンにさ
れて、共通配線Ｌ２が非選択電圧−Ｖｓｃになり、信号
Ｓ１が‘１’のとき、スイッチＳＷ２をオフにした状態
でスイッチＳＷ１がオンにされて配線Ｌ３が選択電圧−
Ｖｙになる。
チＳＷ１及びＳＷ２が共にオフにされ、この状態で、共
通配線Ｌ１に選択電圧−Ｖｙが印加され、共通配線Ｌ２
に非選択電圧−Ｖｓｃが印加される。スイッチＳＷ１及
びＳＷ２は、信号Ｓ１及ＳＣに基づいて論理回路２５２
ａにより制御される。信号Ｓ１が‘０’のとき、スイッ
チＳＷ１をオフにした状態でスイッチＳＷ２がオンにさ
れて、共通配線Ｌ２が非選択電圧−Ｖｓｃになり、信号
Ｓ１が‘１’のとき、スイッチＳＷ２をオフにした状態
でスイッチＳＷ１がオンにされて配線Ｌ３が選択電圧−
Ｖｙになる。
【００３１】Ｙ共通ドライバ２４は、制御回路２７から
の制御信号に応じて、上記のように共通配線Ｌ１若しく
は共通配線Ｌ２に駆動電圧を印加し又は共通配線Ｌ１若
しくは共通配線Ｌ２をフローティング状態にする。Ｘ共
通ドライバ２６の出力電圧は制御回路１７により制御さ
れ、Ｘ共通ドライバ２６の出力端は、電極Ｘ１〜Ｘｎ、
電極ＸＤ１及び電極ＸＤ２に共通に接続されている。
の制御信号に応じて、上記のように共通配線Ｌ１若しく
は共通配線Ｌ２に駆動電圧を印加し又は共通配線Ｌ１若
しくは共通配線Ｌ２をフローティング状態にする。Ｘ共
通ドライバ２６の出力電圧は制御回路１７により制御さ
れ、Ｘ共通ドライバ２６の出力端は、電極Ｘ１〜Ｘｎ、
電極ＸＤ１及び電極ＸＤ２に共通に接続されている。
【００３２】次に、上記の如く構成されたプラズマディ
スプレイ装置２０の動作を、図３に基づいて説明する。
この駆動方法は、アドレス／維持放電分離型・書き込み
アドレス方式であり、１サブフィールドは、全セルの壁
電荷を殆ど完全に消去するためのリセット期間と、点灯
させる画素に対し後の維持放電に必要な壁電荷をアドレ
ス放電により蓄積させるためのアドレス期間と、壁電荷
に維持パルスを上乗せして、アドレス放電が生じたセル
に対してのみ維持放電を生じさせるための維持放電期間
とに分けられる。
スプレイ装置２０の動作を、図３に基づいて説明する。
この駆動方法は、アドレス／維持放電分離型・書き込み
アドレス方式であり、１サブフィールドは、全セルの壁
電荷を殆ど完全に消去するためのリセット期間と、点灯
させる画素に対し後の維持放電に必要な壁電荷をアドレ
ス放電により蓄積させるためのアドレス期間と、壁電荷
に維持パルスを上乗せして、アドレス放電が生じたセル
に対してのみ維持放電を生じさせるための維持放電期間
とに分けられる。
【００３３】ｉ）．リセット期間 （ａ〜ｂ）消去放電を確実に行うために、消去放電の前
に、表示状態に依存する壁電荷を均一にするための全面
書込放電が行われる。前回の電全電極を０Ｖにした状態
で、電極Ｘに電圧Ｖｓ＋Ｖｗの書き込みパルスが印加さ
れ、同時に、アドレス電極Ａに電圧Ｖａｗのパルスが印
加される。
に、表示状態に依存する壁電荷を均一にするための全面
書込放電が行われる。前回の電全電極を０Ｖにした状態
で、電極Ｘに電圧Ｖｓ＋Ｖｗの書き込みパルスが印加さ
れ、同時に、アドレス電極Ａに電圧Ｖａｗのパルスが印
加される。
【００３４】電圧Ｖｓ＋Ｖｗは、電極Ｘ−Ｙ間放電開始
電圧より高く、壁電荷の有無に係わらず、ダミー行を含
む隣り合う電極Ｘ−Ｙ間で全面書き込み放電Ｗが生じ、
生じた電子及び正イオンが電極Ｘ−Ｙ間印加電圧による
電界で引かれて印加電圧と逆極性の壁電荷が生じ、これ
により放電空間の電界強度が低減し、１〜数μｓで放電
が終結する。電圧Ｖａｗは（Ｖｓ＋Ｖｗ）／２程度であ
り、電極Ａ−Ｘ間印加電圧と電極Ａ−Ｙ間印加電圧とが
互いに逆極性で絶対値がほぼ等しくなるので、放電によ
り蛍光体に付着する壁電荷の平均はほぼ０になる。
電圧より高く、壁電荷の有無に係わらず、ダミー行を含
む隣り合う電極Ｘ−Ｙ間で全面書き込み放電Ｗが生じ、
生じた電子及び正イオンが電極Ｘ−Ｙ間印加電圧による
電界で引かれて印加電圧と逆極性の壁電荷が生じ、これ
により放電空間の電界強度が低減し、１〜数μｓで放電
が終結する。電圧Ｖａｗは（Ｖｓ＋Ｖｗ）／２程度であ
り、電極Ａ−Ｘ間印加電圧と電極Ａ−Ｙ間印加電圧とが
互いに逆極性で絶対値がほぼ等しくなるので、放電によ
り蛍光体に付着する壁電荷の平均はほぼ０になる。
【００３５】（ｂ〜ｃ）アドレス電極Ａと電極Ｘとが同
時に０Ｖに戻されて、壁電圧と逆極性の印加電圧が消失
し、電極Ｘ−Ｙ間の壁電圧が放電開始電圧より大きくな
って（大きくなるように電圧Ｖｓ＋Ｖｗが決定されてい
る）、ダミー行を含む全面自己消去放電Ｃが生ずる。こ
の際、全電極の印加電圧が０Ｖであるので、この放電に
より壁電荷は殆ど生ぜず、放電空間内でイオンと電子が
再結合して殆ど完全に中和される。
時に０Ｖに戻されて、壁電圧と逆極性の印加電圧が消失
し、電極Ｘ−Ｙ間の壁電圧が放電開始電圧より大きくな
って（大きくなるように電圧Ｖｓ＋Ｖｗが決定されてい
る）、ダミー行を含む全面自己消去放電Ｃが生ずる。こ
の際、全電極の印加電圧が０Ｖであるので、この放電に
より壁電荷は殆ど生ぜず、放電空間内でイオンと電子が
再結合して殆ど完全に中和される。
【００３６】ｉｉ）．アドレス期間 （ｃ〜ｄ）電極Ｘを電圧Ｖａｘにし、非選択の電極Ｙ２
〜Ｙｎ、電極ＹＤ１及び電極ＹＤ２を非選択電圧−Ｖｓ
ｃにした状態で、選択する電極Ｙ１に選択電圧−Ｖｙの
スキャンパルスが印加され、同時に、点灯させようとす
る画素に対応したアドレス電極Ａに書込電圧Ｖａのアド
レスパルスが印加される。非選択の電極Ｙ２〜Ｙｎを負
電圧にする理由は、パルス数の多い書込電圧Ｖａを低く
して消費電力を低減するためである。電極ＹＤ１及び電
極ＹＤ２を負電圧にする理由は、構成を簡単にするため
である。
〜Ｙｎ、電極ＹＤ１及び電極ＹＤ２を非選択電圧−Ｖｓ
ｃにした状態で、選択する電極Ｙ１に選択電圧−Ｖｙの
スキャンパルスが印加され、同時に、点灯させようとす
る画素に対応したアドレス電極Ａに書込電圧Ｖａのアド
レスパルスが印加される。非選択の電極Ｙ２〜Ｙｎを負
電圧にする理由は、パルス数の多い書込電圧Ｖａを低く
して消費電力を低減するためである。電極ＹＤ１及び電
極ＹＤ２を負電圧にする理由は、構成を簡単にするため
である。
【００３７】これにより、第１選択ラインの点灯させる
セルについてのみ、電極Ａ−Ｙ１間でアドレス放電が生
じ、これにトリガされて電極Ｘ１−Ｙ１間で放電が生
じ、電極Ｘ側及び電極Ｙ１側にそれぞれ、後に維持放電
を行うことが可能な量の負及び正の壁電荷が生成され
る。以降、電極Ｙ２〜Ｙｎについて上記同様の動作が順
に行われる。
セルについてのみ、電極Ａ−Ｙ１間でアドレス放電が生
じ、これにトリガされて電極Ｘ１−Ｙ１間で放電が生
じ、電極Ｘ側及び電極Ｙ１側にそれぞれ、後に維持放電
を行うことが可能な量の負及び正の壁電荷が生成され
る。以降、電極Ｙ２〜Ｙｎについて上記同様の動作が順
に行われる。
【００３８】電極ＹＤ１及び電極ＹＤ２は選択されない
ので、維持放電に必要な壁電荷は、ダミー行には蓄積さ
れない。 ｉｉｉ）．維持放電期間 （ｄ〜ｅ）アドレス電極ＡをＶｅ＝Ｖｓ／２にし、電極
Ｘを０Ｖにした状態で、電極Ｙ、ＹＤ１及びＹＤ２に維
持電圧Ｖｓの維持パルスが印加される。アドレス電極Ａ
をＶｅ＝Ｖｓ／２にする理由は、アドレス放電によりア
ドレス電極側に生じた負の壁電荷による電界を打ち消し
て、維持放電の際にイオンがアドレス電極側へ飛来する
のを少なくすることにより、蛍光体の劣化を防止するた
めである。電極ＹＤ１及びＹＤ２にも維持電圧Ｖｓのパ
ルスを印加する理由は、構成を簡単にするためである。
ので、維持放電に必要な壁電荷は、ダミー行には蓄積さ
れない。 ｉｉｉ）．維持放電期間 （ｄ〜ｅ）アドレス電極ＡをＶｅ＝Ｖｓ／２にし、電極
Ｘを０Ｖにした状態で、電極Ｙ、ＹＤ１及びＹＤ２に維
持電圧Ｖｓの維持パルスが印加される。アドレス電極Ａ
をＶｅ＝Ｖｓ／２にする理由は、アドレス放電によりア
ドレス電極側に生じた負の壁電荷による電界を打ち消し
て、維持放電の際にイオンがアドレス電極側へ飛来する
のを少なくすることにより、蛍光体の劣化を防止するた
めである。電極ＹＤ１及びＹＤ２にも維持電圧Ｖｓのパ
ルスを印加する理由は、構成を簡単にするためである。
【００３９】アドレス期間で書き込まれた画素について
のみ、電極Ｙ−Ｘ間印加電圧と壁電圧との和が維持放電
開始電圧以上となり、維持放電が生じて発光し、逆極性
の壁電荷が生じて放電が終結する。 （ｅ〜）電極Ｙ、ＹＤ１及びＹＤ２を０Ｖにした状態
で、電極Ｘに維持電圧Ｖｓの維持パルスが印加される。
のみ、電極Ｙ−Ｘ間印加電圧と壁電圧との和が維持放電
開始電圧以上となり、維持放電が生じて発光し、逆極性
の壁電荷が生じて放電が終結する。 （ｅ〜）電極Ｙ、ＹＤ１及びＹＤ２を０Ｖにした状態
で、電極Ｘに維持電圧Ｖｓの維持パルスが印加される。
【００４０】以降、上記同様の維持放電が周期的に繰り
返される。維持放電期間の最後では、壁電圧が、次のリ
セット期間の最初で全面書き込みパルスと同一極性にな
るようにされる。本第１実施形態によれば、誤放電の原
因となる電荷の転送先である有効表示領域外のダミー電
極についても、全面書込放電及びこれに続く消去放電が
行われ、かつ、ダミー電極についてはアドレス電極方向
の電荷転送の原因となる走査が行われないので、アドレ
ス電極の有効表示領域境界付近に蓄積される壁電荷が効
果的に中和されて、偶発的な誤放電が防止される。
返される。維持放電期間の最後では、壁電圧が、次のリ
セット期間の最初で全面書き込みパルスと同一極性にな
るようにされる。本第１実施形態によれば、誤放電の原
因となる電荷の転送先である有効表示領域外のダミー電
極についても、全面書込放電及びこれに続く消去放電が
行われ、かつ、ダミー電極についてはアドレス電極方向
の電荷転送の原因となる走査が行われないので、アドレ
ス電極の有効表示領域境界付近に蓄積される壁電荷が効
果的に中和されて、偶発的な誤放電が防止される。
【００４１】また、全面書込放電の際には、アドレス電
極Ａが陰極となり電極Ｘが陽極となるので、正イオンが
アドレス電極に引き寄せられて、アドレス電極の有効表
示領域境界付近に蓄積された負の壁電荷が効果的に中和
される。また、電極ＹＤ１及び電極ＹＤ２の駆動回路
は、電極Ｙ１〜Ｙｎの駆動回路と同じものを、アドレス
期間で非選択になるように簡略化しているだけなので、
特別な構成の回路を付加したり特別なデータを供給する
必要がない。ダミー電極ＹＤ１及びＹＤ２に対するドラ
イバ２５２１を付加し、ダミー電極ＹＤ１及びＹＤ２を
電極Ｙ１〜Ｙｎと同様に接続し、ダミー電極ＸＤ１及び
ＸＤ２を電極Ｘ１〜Ｘｎと同様に接続すればよいので、
ＰＤＰ２１の製造においては、アドレス電極の有効表示
領域境界付近の誤放電を防止するための特別な工程を必
要とせず、量産性に適している。
極Ａが陰極となり電極Ｘが陽極となるので、正イオンが
アドレス電極に引き寄せられて、アドレス電極の有効表
示領域境界付近に蓄積された負の壁電荷が効果的に中和
される。また、電極ＹＤ１及び電極ＹＤ２の駆動回路
は、電極Ｙ１〜Ｙｎの駆動回路と同じものを、アドレス
期間で非選択になるように簡略化しているだけなので、
特別な構成の回路を付加したり特別なデータを供給する
必要がない。ダミー電極ＹＤ１及びＹＤ２に対するドラ
イバ２５２１を付加し、ダミー電極ＹＤ１及びＹＤ２を
電極Ｙ１〜Ｙｎと同様に接続し、ダミー電極ＸＤ１及び
ＸＤ２を電極Ｘ１〜Ｘｎと同様に接続すればよいので、
ＰＤＰ２１の製造においては、アドレス電極の有効表示
領域境界付近の誤放電を防止するための特別な工程を必
要とせず、量産性に適している。
【００４２】［第２実施形態］本発明の第２実施形態で
は、図１の表示領域外の電極を駆動回路に接続しておら
ず、その替わりに、アドレス期間において電極Ｙ１〜Ｙ
ｎの走査順をフィールド毎に逆にしている。図５は、フ
レーム構成及び表示ライン１〜ｎ（電極Ｙ１〜Ｙｎ）の
走査順を示す。
は、図１の表示領域外の電極を駆動回路に接続しておら
ず、その替わりに、アドレス期間において電極Ｙ１〜Ｙ
ｎの走査順をフィールド毎に逆にしている。図５は、フ
レーム構成及び表示ライン１〜ｎ（電極Ｙ１〜Ｙｎ）の
走査順を示す。
【００４３】輝度は、維持放電期間での維持パルスの回
数によって決定されるので、図１８に示す如く、１フレ
ームが例えば８個のサブフィールドＳＦ１〜ＳＦ８に分
割され、サブフィールドＳＦ１〜ＳＦ８の維持放電期間
の比が１：２：４：８：１６：３２：６４：１２８とさ
れる。これにより、２５６階調表示を行うことができ
る。画面の書換えを６０Ｈｚとすると、１フレームは１
６．７ｍｓとなる。
数によって決定されるので、図１８に示す如く、１フレ
ームが例えば８個のサブフィールドＳＦ１〜ＳＦ８に分
割され、サブフィールドＳＦ１〜ＳＦ８の維持放電期間
の比が１：２：４：８：１６：３２：６４：１２８とさ
れる。これにより、２５６階調表示を行うことができ
る。画面の書換えを６０Ｈｚとすると、１フレームは１
６．７ｍｓとなる。
【００４４】アドレス期間において、奇数のサブフィー
ルドＳＦ１、ＳＦ３、ＳＦ５及びＳＦ７では表示ライン
１〜ｎの順に電極Ｙが走査され、偶数のサブフィールド
ＳＦ２、ＳＦ４、ＳＦ６及びＳＦ８では逆に表示ライン
ｎ〜１の順に電極Ｙが走査される。奇数サブフィールド
の電極印加電圧波形は図３と同一になる。ただし、ダミ
ー電極ＹＤ１及びＹＤ２には電圧が印加されない。図６
は、偶数サブフィールドでの電極印加電圧波形を示す。
この波形は、図１のシフトレジスタ２５１を逆方向にシ
フトさせることにより得られる。
ルドＳＦ１、ＳＦ３、ＳＦ５及びＳＦ７では表示ライン
１〜ｎの順に電極Ｙが走査され、偶数のサブフィールド
ＳＦ２、ＳＦ４、ＳＦ６及びＳＦ８では逆に表示ライン
ｎ〜１の順に電極Ｙが走査される。奇数サブフィールド
の電極印加電圧波形は図３と同一になる。ただし、ダミ
ー電極ＹＤ１及びＹＤ２には電圧が印加されない。図６
は、偶数サブフィールドでの電極印加電圧波形を示す。
この波形は、図１のシフトレジスタ２５１を逆方向にシ
フトさせることにより得られる。
【００４５】図４は、図１の走査ドライバ２５に対応し
た、第２実施形態の走査ドライバ２５Ａを示す。走査ド
ライバ２５Ａは、互いに同一構成のｎビットのシフトレ
ジスタ２５１Ａ及び２５１Ｂと、ｎ個の２入力セレクタ
を備えたセレクタ２５３と、電極Ｙ１〜Ｙｎに対するド
ライバ２５２とを備えている。セレクタ２５３の第１〜
ｎセレクタの一方の入力端にはそれぞれシフトレジスタ
２５１Ａの第１〜ｎ出力ビットが供給され、セレクタ２
５３の第１〜ｎセレクタの他方の入力端にはそれぞれシ
フトレジスタ２５１Ｂの第ｎ〜１出力ビットが供給され
る。
た、第２実施形態の走査ドライバ２５Ａを示す。走査ド
ライバ２５Ａは、互いに同一構成のｎビットのシフトレ
ジスタ２５１Ａ及び２５１Ｂと、ｎ個の２入力セレクタ
を備えたセレクタ２５３と、電極Ｙ１〜Ｙｎに対するド
ライバ２５２とを備えている。セレクタ２５３の第１〜
ｎセレクタの一方の入力端にはそれぞれシフトレジスタ
２５１Ａの第１〜ｎ出力ビットが供給され、セレクタ２
５３の第１〜ｎセレクタの他方の入力端にはそれぞれシ
フトレジスタ２５１Ｂの第ｎ〜１出力ビットが供給され
る。
【００４６】第１表示ラインから最終表示ラインへ（正
方向）走査する場合には、制御回路２７からの選択信号
により、セレクタ２５３がシフトレジスタ２５１Ａの出
力を選択し、セレクタ２５３からシフトレジスタ２５１
Ａの並列出力が取り出される。シフトレジスタ２５１Ａ
では、直列データ入力端に‘１’が供給され、これがシ
フトパルスによりシフトされる。最終表示ラインから第
１表示ラインへ（逆方向）走査する場合には、制御回路
２７からの選択信号により、セレクタ２５３がシフトレ
ジスタ２５１Ｂの出力を選択し、セレクタ２５３からシ
フトレジスタ２５１Ｂの並列出力が取り出される。シフ
トレジスタ２５１Ｂでは、直列データ入力端に‘１’が
供給され、これがシフトパルスによりシフトされる。
方向）走査する場合には、制御回路２７からの選択信号
により、セレクタ２５３がシフトレジスタ２５１Ａの出
力を選択し、セレクタ２５３からシフトレジスタ２５１
Ａの並列出力が取り出される。シフトレジスタ２５１Ａ
では、直列データ入力端に‘１’が供給され、これがシ
フトパルスによりシフトされる。最終表示ラインから第
１表示ラインへ（逆方向）走査する場合には、制御回路
２７からの選択信号により、セレクタ２５３がシフトレ
ジスタ２５１Ｂの出力を選択し、セレクタ２５３からシ
フトレジスタ２５１Ｂの並列出力が取り出される。シフ
トレジスタ２５１Ｂでは、直列データ入力端に‘１’が
供給され、これがシフトパルスによりシフトされる。
【００４７】セレクタ２５３のｎ個の出力はそれぞれド
ライバ２５２のｎ個の構成単位のデータ入力端に供給さ
れる。これにより、電極Ｙ１〜Ｙｎが１つずつ、選択信
号に応じた方向へ順に選択される。本第２実施形態によ
れば、走査方向を逆転させることにより、図１２に示す
互いに反対方向の正イオンと電子の転送方向が逆転する
ので、アドレス電極に沿って転送され有効表示領域境界
付近で留まった壁電荷が異常に蓄積される前に中和さ
れ、偶発的な誤放電が生ずるのを防止することができ
る。
ライバ２５２のｎ個の構成単位のデータ入力端に供給さ
れる。これにより、電極Ｙ１〜Ｙｎが１つずつ、選択信
号に応じた方向へ順に選択される。本第２実施形態によ
れば、走査方向を逆転させることにより、図１２に示す
互いに反対方向の正イオンと電子の転送方向が逆転する
ので、アドレス電極に沿って転送され有効表示領域境界
付近で留まった壁電荷が異常に蓄積される前に中和さ
れ、偶発的な誤放電が生ずるのを防止することができ
る。
【００４８】また、ダミー電極に対するパワー駆動回路
を備える必要がないので、第１実施形態の場合よりも製
造コスト及び消費電力を低減できる。 ［第３実施形態］図１２の誤放電が生ずる原因に着目
し、ＰＤＰのみの構成を工夫することにより、従来と同
じ駆動回路を用いて誤放電を効果的に防止することも可
能であり、図７は、このようなＰＤＰのアドレス電極に
沿った部分断面を、本発明の第３実施形態として示す。
を備える必要がないので、第１実施形態の場合よりも製
造コスト及び消費電力を低減できる。 ［第３実施形態］図１２の誤放電が生ずる原因に着目
し、ＰＤＰのみの構成を工夫することにより、従来と同
じ駆動回路を用いて誤放電を効果的に防止することも可
能であり、図７は、このようなＰＤＰのアドレス電極に
沿った部分断面を、本発明の第３実施形態として示す。
【００４９】このＰＤＰでは、第１表示ライン側の有効
表示領域境界付近、すなわち電極Ｙ１−Ｘ１間付近かつ
有効表示領域外の、アドレス電極Ａ１上の蛍光体が、図
１０の蛍光体１８１から部分的に除去されて、アドレス
電極露出部１９が形成されている。この構成によれば、
アドレス電極方向に転送されて有効表示領域境界付近に
蓄積しようとした電荷が、アドレス電極露出部１９を通
ってアドレス電極内に逃げるので、壁電荷の異常な蓄積
による偶発的な誤放電が防止される。また、従来と同じ
駆動回路を用いることができる。
表示領域境界付近、すなわち電極Ｙ１−Ｘ１間付近かつ
有効表示領域外の、アドレス電極Ａ１上の蛍光体が、図
１０の蛍光体１８１から部分的に除去されて、アドレス
電極露出部１９が形成されている。この構成によれば、
アドレス電極方向に転送されて有効表示領域境界付近に
蓄積しようとした電荷が、アドレス電極露出部１９を通
ってアドレス電極内に逃げるので、壁電荷の異常な蓄積
による偶発的な誤放電が防止される。また、従来と同じ
駆動回路を用いることができる。
【００５０】上述のように、偶発的誤放電はダミー画素
の有無によらず生ずるので、この第３実施形態は、有効
表示領域外にダミー画素が存在するかどうかによらず適
用可能である。 ［第４実施形態］図８は、本発明の第４実施形態のＰＤ
Ｐの部分断面を示しており、図７に対応している。
の有無によらず生ずるので、この第３実施形態は、有効
表示領域外にダミー画素が存在するかどうかによらず適
用可能である。 ［第４実施形態］図８は、本発明の第４実施形態のＰＤ
Ｐの部分断面を示しており、図７に対応している。
【００５１】このＰＤＰでは、アドレス電極露出部１９
を形成する替わりに、蛍光体１８１上の有効表示領域外
の、少なくとも有効表示領域境界付近の部分に、金属膜
３０を被着している。金属膜３０は、蛍光体１８１にコ
ンタクトホールを形成してアドレス電極Ａ１と接続さ
れ、又は、グランド線に接続されている。この構成によ
っても、図７の場合と同じ効果が得られる。
を形成する替わりに、蛍光体１８１上の有効表示領域外
の、少なくとも有効表示領域境界付近の部分に、金属膜
３０を被着している。金属膜３０は、蛍光体１８１にコ
ンタクトホールを形成してアドレス電極Ａ１と接続さ
れ、又は、グランド線に接続されている。この構成によ
っても、図７の場合と同じ効果が得られる。
【００５２】なお、本発明には外にも種々の変形例が含
まれる。例えば、図１の駆動回路２５及び２６に接続さ
れるダミー電極は、１対以上であればよい。
まれる。例えば、図１の駆動回路２５及び２６に接続さ
れるダミー電極は、１対以上であればよい。
【図１】本発明の第１実施形態のプラズマディスプレイ
装置の概略構成を示すブロック図である。
装置の概略構成を示すブロック図である。
【図２】図１中の電極Ｙドライバの構成単位の回路図で
ある。
ある。
【図３】図１のＰＤＰの駆動方法を示す電極印加電圧波
形図である。
形図である。
【図４】本発明の第２実施形態の走査ドライバのブロッ
ク図である。
ク図である。
【図５】本発明の第２実施形態のフレーム構成及び走査
順を示す図である。
順を示す図である。
【図６】逆方向に走査した場合の電極印加電圧波形図で
ある。
ある。
【図７】本発明の第３実施形態のＰＤＰの、アドレス電
極に沿った部分断面図である。
極に沿った部分断面図である。
【図８】本発明の第４実施形態のＰＤＰの、アドレス電
極に沿った部分断面図である。
極に沿った部分断面図である。
【図９】面放電ＡＣ型ＰＤＰの概略平面図である。
【図１０】図９のＰＤＰのカラー画素の対向面間を広げ
た状態を示す斜視図である。
た状態を示す斜視図である。
【図１１】図９のＰＤＰのカラー画素の、電極Ｘ１に沿
った断面図である。
った断面図である。
【図１２】偶発的な誤放電が生ずる原因と考えられる工
程の説明図である。
程の説明図である。
１８１Ａ、１８１Ｂ 蛍光体 １９ アドレス電極露出部 ２０ プラズマディスプレイ装置 ２１ ＰＤＰ ２３ アドレスドライバ ２３１、２５１Ａ、２５１Ｂ、２５１ シフトレジスタ ２３２ ラッチ回路 ２３３、２５２、２５２１ ドライバ ２５３ セレクタ ２４ Ｙ共通ドライバ ２５、２５Ａ 走査ドライバ ２６ Ｘ共通ドライバ ３０ 金属膜
フロントページの続き (72)発明者 高森 孝宏 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 苅谷 教治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 広瀬 忠継 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (11)
- 【請求項１】 第１基板に電極Ｘ及び電極Ｙが、表示ラ
イン毎及び該表示ラインと直角な方向に存在する有効表
示領域外に、互いに平行に配置され、該第１基板又は該
第１基板と対向する第２基板に電極Ａが該電極Ｘ及び該
電極Ｙと離間して交差するように配置され、該電極Ｘ及
び該電極Ｙの表面が誘電体で被われたプラズマディスプ
レイパネルと、 該有効表示領域外の電極Ｘ−電極Ｙ間で、壁電荷を消去
させるための放電を行わせる駆動回路とを有することを
特徴とするプラズマディスプレイ装置。 - 【請求項２】 上記駆動回路は、 全ての電極Ｘ−電極Ｙ間で壁電荷を消去させるための消
去放電を行わせ、 該消去放電の後で、有効表示領域内についてのみ該電極
Ｙを順に走査して選択電圧を該電極Ｙに印加し、非選択
及び該有効表示領域外の電極Ｙに非選択電圧を印加し、
該選択毎に、表示データに応じて選択的に書き込み電圧
を該電極Ａに印加して放電させることにより、維持放電
に必要な壁電荷を生成させ、 該書き込み放電の後で、該有効表示領域外の電極Ｘ及び
電極Ｙも含めて、電極Ｘ−電極Ｙ間に交流維持パルスを
印加することを特徴とする請求項１記載のプラズマディ
スプレイ装置。 - 【請求項３】 第１基板に電極Ｘ及び電極Ｙが、表示ラ
イン毎に互いに平行に配置され、該第１基板又は該第１
基板と対向する第２基板に電極Ａが該電極Ｘ及び該電極
Ｙと離間して交差するように配置され、該電極Ｘ及び該
電極Ｙの表面が誘電体で被われたプラズマディスプレイ
パネルと、 駆動回路とを有し、該駆動回路は、 選択及び非選択の該電極Ｙにそれぞれ選択電圧及び非選
択電圧を印加し、該電極Ｙの選択を順に走査し、該選択
毎に、表示データに応じて選択的に該電極Ａに書き込み
電圧を印加して放電させることにより、維持放電に必要
な壁電荷を生成させ、該走査の方向をサブフィールド単
位で一方向又は他方向とし、 該書き込み放電の後で、電極Ｘ−電極Ｙ間に交流維持パ
ルスを印加することを特徴とするプラズマディスプレイ
装置。 - 【請求項４】上記駆動回路は、上記走査の方向をサブフ
ィールド毎に逆にすることを特徴とする請求項３記載の
プラズマディスプレイ装置。 - 【請求項５】 第１シフトレジスタと、 第２シフトレジスタと、 選択信号に応じて、該第１シフトレジスタの並列出力と
該第２シフトレジスタの並列出力との一方を選択するセ
レクタと、 該セレクタの出力に応じて上記電極Ｙに上記選択電圧及
び上記非選択電圧を印加するＹドライバとを有し、該セ
レクタの出力のシフト方向が該選択信号に応じて逆方向
になるように、該第１シフトレジスタ及び該第２シフト
レジスタの並列出力端が該セレクタのデータ入力端に接
続されていることを特徴とする請求項３又は４記載のプ
ラズマディスプレイ装置。 - 【請求項６】 第１基板に電極Ｘ及び電極Ｙが、表示ラ
イン毎及び該表示ラインと直角な方向に存在する有効表
示領域外に、互いに平行に配置され、該第１基板又は該
第１基板と対向する第２基板に電極Ａが該電極Ｘ及び該
電極Ｙと離間して交差するように配置され、該電極Ｘ及
び該電極Ｙの表面が誘電体で被われたプラズマディスプ
レイパネルと、 該有効表示領域外の電極Ｘ−電極Ｙ間で維持パルスを供
給する駆動回路とを有することを特徴とするプラズマデ
ィスプレイ装置。 - 【請求項７】 第１基板に電極Ｘ及び電極Ｙが、表示ラ
イン毎に存在する有効表示領域外に、互いに平行に配置
され、該第１基板又は該第１基板と対向する第２基板に
電極Ａが該電極Ｘ及び該電極Ｙと離間して交差するよう
に配置され、有効表示領域内の該電極Ｘ及び該電極Ｙの
表面が誘電体で被われたプラズマディスプレイパネルで
あって、 該電極Ａの、有効表示領域外の有効表示領域内側部分
が、放電空間内に露出していることを特徴とするプラズ
マディスプレイパネル。 - 【請求項８】 第１基板に電極Ｘ及び電極Ｙが、表示ラ
イン毎に存在する有効表示領域外に、互いに平行に配置
され、該第１基板又は該第１基板と対向する第２基板に
電極Ａが該電極Ｘ及び該電極Ｙと離間して交差するよう
に配置され、有効表示領域内の該電極Ｘ及び該電極Ｙの
表面が誘電体で被われたプラズマディスプレイパネルで
あって、 該電極Ａの上方の該誘電体上かつ有効表示領域外の有効
表示領域内側部分に、導電性膜が被着されていることを
特徴とするプラズマディスプレイパネル。 - 【請求項９】 請求項７又は８記載のプラズマディスプ
レイパネルと、 駆動回路とを有し、該駆動回路は、 選択及び非選択の該電極Ｙにそれぞれ選択電圧及び非選
択電圧を印加し、該電極Ｙの選択を順に走査し、該選択
毎に、表示データに応じて選択的に該電極Ａに書き込み
電圧を印加して放電させることにより、維持放電に必要
な壁電荷を生成させ、 該書き込み放電の後で、電極Ｘ−電極Ｙ間に交流維持パ
ルスを印加することを特徴とするプラズマディスプレイ
装置。 - 【請求項１０】 第１基板に電極Ｘ及び電極Ｙが、表示
ライン毎及び該表示ラインと直角な方向に存在する有効
表示領域外に、互いに平行に配置され、該第１基板又は
該第１基板と対向する第２基板に電極Ａが該電極Ｘ及び
該電極Ｙと離間して交差するように配置され、該電極Ｘ
及び該電極Ｙの表面が誘電体で被われたプラズマディス
プレイパネルに対する駆動方法において、 該有効表示領域外の電極Ｘ−電極Ｙ間で、壁電荷を消去
させるための放電を行わせることを特徴とするプラズマ
ディスプレイパネル駆動方法。 - 【請求項１１】 第１基板に電極Ｘ及び電極Ｙが、表示
ライン毎に互いに平行に配置され、該第１基板又は該第
１基板と対向する第２基板に電極Ａが該電極Ｘ及び該電
極Ｙと離間して交差するように配置され、該電極Ｘ及び
該電極Ｙの表面が誘電体で被われたプラズマディスプレ
イパネルに対する駆動方法において、 選択及び非選択の該電極Ｙにそれぞれ選択電圧及び非選
択電圧を印加し、該電極Ｙの選択を順に走査し、該選択
毎に、表示データに応じて選択的に該電極Ａに書き込み
電圧を印加して放電させることにより、維持放電に必要
な壁電荷を生成させ、該走査の方向をサブフィールド単
位で一方向又は他方向とし、 該書き込み放電の後で、電極Ｘ−電極Ｙ間に交流維持パ
ルスを印加することを特徴とするプラズマディスプレイ
パネル駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7279661A JPH0997570A (ja) | 1995-10-02 | 1995-10-02 | プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7279661A JPH0997570A (ja) | 1995-10-02 | 1995-10-02 | プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0997570A true JPH0997570A (ja) | 1997-04-08 |
Family
ID=17614103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7279661A Withdrawn JPH0997570A (ja) | 1995-10-02 | 1995-10-02 | プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0997570A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1383102A2 (en) * | 2002-07-16 | 2004-01-21 | Lg Electronics Inc. | Method and apparatus for a driving plasma display panel having a non-display area |
| KR100484644B1 (ko) * | 2002-09-18 | 2005-04-20 | 삼성에스디아이 주식회사 | 더미 전극을 갖는 플라즈마 디스플레이 패널 |
| KR100488449B1 (ko) * | 2002-09-12 | 2005-05-11 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 |
| KR100495486B1 (ko) * | 2002-09-12 | 2005-06-16 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
| JP2006065120A (ja) * | 2004-08-27 | 2006-03-09 | Pioneer Electronic Corp | フラットパネル型表示装置 |
| US7102595B2 (en) | 2001-01-19 | 2006-09-05 | Lg Electronics Inc. | Driving method of plasma display panel |
| US7612739B2 (en) | 2002-04-22 | 2009-11-03 | Lg Electronics Inc. | Device and method for operating plasma display panel |
-
1995
- 1995-10-02 JP JP7279661A patent/JPH0997570A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7102595B2 (en) | 2001-01-19 | 2006-09-05 | Lg Electronics Inc. | Driving method of plasma display panel |
| US7612739B2 (en) | 2002-04-22 | 2009-11-03 | Lg Electronics Inc. | Device and method for operating plasma display panel |
| EP1383102A2 (en) * | 2002-07-16 | 2004-01-21 | Lg Electronics Inc. | Method and apparatus for a driving plasma display panel having a non-display area |
| KR100480172B1 (ko) * | 2002-07-16 | 2005-04-06 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
| EP1383102A3 (en) * | 2002-07-16 | 2005-12-28 | Lg Electronics Inc. | Method and apparatus for a driving plasma display panel having a non-display area |
| US7053559B2 (en) | 2002-07-16 | 2006-05-30 | Lg Electronics Inc. | Method and apparatus for driving plasma display panel |
| KR100488449B1 (ko) * | 2002-09-12 | 2005-05-11 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 |
| KR100495486B1 (ko) * | 2002-09-12 | 2005-06-16 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
| KR100484644B1 (ko) * | 2002-09-18 | 2005-04-20 | 삼성에스디아이 주식회사 | 더미 전극을 갖는 플라즈마 디스플레이 패널 |
| JP2006065120A (ja) * | 2004-08-27 | 2006-03-09 | Pioneer Electronic Corp | フラットパネル型表示装置 |
| JP4599117B2 (ja) * | 2004-08-27 | 2010-12-15 | パナソニック株式会社 | プラズマディスプレイ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3573968B2 (ja) | プラズマディスプレイの駆動方法及び駆動装置 | |
| JP3263310B2 (ja) | プラズマディスプレイパネル駆動方法及びこの駆動方法を用いたプラズマディスプレイ装置 | |
| KR100322788B1 (ko) | 플라즈마디스플레이장치및그구동방법 | |
| KR100381270B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| JP3429438B2 (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| JPH09160525A (ja) | プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置 | |
| JPH10247456A (ja) | プラズマディスプレイパネル、プラズマディスプレイ装置、及びプラズマディスプレイパネルの駆動方法 | |
| US7129912B2 (en) | Display device, and display panel driving method | |
| JP2001013910A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3457173B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4089759B2 (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| JPH11316571A (ja) | Ａｃ形ｐｄｐの駆動方法 | |
| KR100781011B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치 | |
| JPH11272232A (ja) | プラズマディスプレイパネル及びそれを利用した装置 | |
| JP2004177825A (ja) | 表示装置 | |
| JPH0997570A (ja) | プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置 | |
| JP3594953B2 (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| JP2801909B1 (ja) | プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置 | |
| JP3638106B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100476149B1 (ko) | 플라즈마디스플레이패널 및 그 구동방법 | |
| JP4240160B2 (ja) | Ａｃ型ｐｄｐの駆動方法及びプラズマ表示装置 | |
| KR100643747B1 (ko) | 표시장치 및 표시패널의 구동방법 | |
| EP1406237A2 (en) | Plamsa display panel having double discharge cells and display panel driving method | |
| JP2004133061A (ja) | 表示パネルの駆動方法 | |
| JPH09251279A (ja) | プラズマディスプレイ装置の駆動方法及びプラズマディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |