JP3728471B2 - Ａｃ型プラズマディスプレイ、その駆動装置及びその駆動方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は平面型テレビジョン及び情報表示ディスプレイ等に利用されるＡＣ型プラズマディスプレイ、その駆動装置及びその駆動方法に関し、特に、誤放電の抑制を図ったＡＣ型プラズマディスプレイ、その駆動装置及びその駆動方法に関する。
【０００２】
【従来の技術】
一般に、プラズマディスプレイパネル（以下、ＰＤＰと略称する）は、薄型構造でちらつきがなく表示コントラスト比が大きいという特徴、比較的に大画面にすることが可能であり、応答速度が速く、自発光型で蛍光体の利用により多色発光が可能であるという特徴等数多くの特徴を備えている。このため、近時、コンピュータ関連の表示装置の分野及びカラー画像表示の分野等において、ＰＤＰは広く利用されるようになりつつある。このＰＤＰには、その動作方式により、電極が誘電体で被覆されて間接的に交流放電の状態で動作させるＡＣ型のものと、電極が放電空間に露出して直流放電の状態で動作させるＤＣ型のものとがある。更に、ＡＣ型には、駆動方式として放電セルのメモリを利用するメモリ動作型と、それを利用しないリフレッシュ動作型とがある。なお、ＰＤＰの輝度は、放電回数、即ちパルス電圧の繰り返し数に比例する。上記のリフレッシュ型の場合は、表示容量が大きくなると輝度が低下するため、主として小表示容量のＰＤＰとして使用されている。
【０００３】
図１０３は従来のＡＣメモリ動作型のＰＤＰの１つの表示セルの構成を示す模式的斜視図である。
【０００４】
従来のＡＣメモリ動作型のＰＤＰには、ガラスからなる２つの絶縁基板１及び２が設けられている。絶縁基板１は背面基板となり、絶縁基板２は前面基板となる。
【０００５】
絶縁基板２における絶縁基板１との対向面側には、透明な走査電極３及び透明な維持電極４が設けられている。走査電極３及び維持電極４は、パネルの水平方向（横方向）に延びている。また、夫々走査電極３及び維持電極４に重なるようにトレース電極５及び６が配置されている。トレース電極５及び６は、例えば金属製であり、各電極と外部の駆動装置との間の電極抵抗値を小さくするために設けられている。更に、走査電極３及び維持電極４を覆う誘電体層１２並びにこの誘電体層１２を放電から保護する酸化マグネシウム等からなる保護層１３が設けられている。
【０００６】
絶縁基板１における絶縁基板２との対向面側には、走査電極３及び維持電極４と直交するデータ電極７が設けられている。従って、データ電極７は、パネルの垂直方向（縦方向）に延びる。また、水平方向で表示セルを区切る隔壁９が設けられている。また、データ電極７を覆う誘電体層１４が設けられ、隔壁９の側面及び誘電体層１４の表面上に放電ガスの放電により発生する紫外線を可視光１０に変換する蛍光体層１１が形成されている。そして、絶縁基板１及び２の空間に隔壁９により放電ガス空間８が確保され、この放電ガス空間８内に、ヘリウム、ネオン若しくはキセノン等又はこれらの混合ガスからなる放電ガスが充填される。
【０００７】
図１０４は従来のＡＣメモリ動作型ＰＤＰにおける駆動回路を示すブロック図である。また、図１０５（ａ）は走査電極３側の駆動回路を示す回路図、（ｂ）は維持電極４側の駆動回路を示す回路図、（ｃ）はデータドライバ２８を示す回路図である。
【０００８】
平行に設けられた走査電極３及び維持電極４と、これらに直交するデータ電極７との交点に発光する表示セルが設けられている。従って、１個の表示セルには、１本の走査電極、１本の維持電極及び１本のデータ電極が設けられている。このため、１画面全体の表示セル数は、走査電極及び維持電極の数がｎ本、データ電極の数がｍ本であれば、（ｎ×ｍ）個となる。
【０００９】
また、従来のＰＤＰにおける表示パネルの水平方向の端部には、夫々走査電極３及び維持電極４の取り出し部があり、この取り出し部に駆動回路が接続される。
【００１０】
走査電極３側の駆動回路として、走査電極３の１本ずつに走査パルスを出力する走査パルスドライバ２１が設けられている。また、走査電極３の全てに共通したリセットパルスを出力するリセットドライバ３０、維持パルスを出力する維持ドライバ２３、消去パルスを印加する消去ドライバ２４、走査ベースパルスを出力する走査ベースドライバ２５並びに走査電圧を出力する走査電圧ドライバ２６が走査パルスドライバ２１に接続されている。
【００１１】
一方、維持電極４側の駆動回路としては、維持電極４全体に維持パルスを印加する維持ドライバ２７が設けられている。
【００１２】
更に、従来のＰＤＰにおける表示パネルの垂直方向の端部には、データ電極７の取り出し部があり、この取り出し部に駆動回路としてデータドライバ２８が接続されている。
【００１３】
そして、各ドライバの動作を映像信号に応じて切り替えるコントローラ２９が設けられている。
【００１４】
次に、上述のように構成された従来のＰＤＰの動作について説明する。図１０６は従来のＰＤＰを駆動する駆動方法を示すタイミングチャートである。
【００１５】
図１０６における期間１−ｆ及び１−（ｆ＋１）は夫々フレームｆ及びｆ＋１のサブフィールドのリセット期間である。これらのリセット期間では、先ず、走査電極Ｓ全体及び維持電極Ｃ全体に夫々矩形波のリセットパルスＰｐｒ−ｓ及びＰｐｒ−ｃを印加する。
【００１６】
リセット期間１−ｆ及び１−（ｆ＋１）では、走査電極に印加される正極性の矩形波と維持電極に印加される負極性の矩形波によって、全表示セルの走査電極と維持電極の電極間ギャップ近傍の放電空間においてリセット放電が発生する。これにより、表示セルの放電を発生させやすくする活性粒子の生成が行われると同時に、走査電極Ｓ上に負極性の壁電荷が蓄積され、維持電極Ｃ上に正極性の壁電荷が蓄積される。しかし、これらの壁電荷は、その後のパルスの立ち下がりにおいて自己消去放電によりほとんど消滅する。
【００１７】
次いで、走査電極Ｓ全体に消去パルスＰｅ−ｓを印加することにより、自己消去放電によって消去しきれなかった壁電荷を完全に消去する。
【００１８】
図１０６における期間２−ｆ及び２−（ｆ＋１）は夫々フレームｆ及びｆ＋１のサブフィールドのアドレス期間である。このアドレス期間２−ｆ及び２−（ｆ＋１）では、維持電極Ｃ全体をＧＮＤレベルに保持する。また、書き込みが行われる行の走査電極Ｓｉに負極性の走査パルスＰｓｃ−ｓを印加し、データ電極Ｄに正極性のデータパルスＰｄを印加する。この結果、これらの両パルスが印加され選択された表示セル内で対向放電が発生し、この放電をトリガとして維持電極Ｃｉと走査電極Ｓｉとの間で書込放電として面放電が発生する。このため、走査電極Ｓｉに負電荷が蓄積され、維持電極Ｃｉには正電荷が蓄積される。
【００１９】
一方、走査電極Ｓｉの上側に位置する他の表示セル中の維持電極Ｃｉ−１と走査電極Ｓｉとの間では、電極間ギャップが広いため、面放電は発生しない。このように、書込放電は走査パルスＰｓｃ−ｓが印加された走査電極ＳｉとデータパルスＰｄが印加されたデータ電極Ｄとの交点でのみ発生する。
【００２０】
図１０６における期間３−ｆ及び３−（ｆ＋１）は夫々フレームｆ及び（ｆ＋１）のサブフィールドの維持期間である。この維持期間３−ｆ及び３−（ｆ＋１）では、先ず、維持電極Ｃに維持パルスＰｓｕｓ−ｃを印加し、続いて走査電極Ｓ及び維持電極Ｃに交互に夫々負極性の維持パルスＰｓｕｓ−ｓ及びＰｓｕｓ−ｃを印加する。
【００２１】
アドレス期間２−ｆ又は２−（ｆ＋１）で選択的に書き込まれた表示セルにおいては、走査電極Ｓに負電荷が蓄積され、維持電極Ｃに正電荷が蓄積されているので、最初の維持パルスＰｓｕｓ−ｃの印加により、維持電極Ｃへの負極性の維持パルス電圧と壁電荷電圧とが互いに重畳され、電極間の電位差が最小放電電圧を越えて放電が発生する。放電が発生すると、各電極に印加されている電圧を打ち消すように壁電荷が配置される。従って、維持電極Ｃには負電荷が蓄積され、走査電極Ｓには正電荷が蓄積される。
【００２２】
次の維持パルスでは、走査電極Ｓ側が負電圧のパルスであるため、走査電極Ｓにおいて壁電荷との重畳が生じ、電極間の電位差が最小放電電圧を越えて放電が発生する。その後、維持期間３−ｆ及び３−（ｆ＋１）では、維持パルスＰｓｕｓ−ｃの印加と維持パルスＰｓｕｓ−ｓの印加とを繰り返すことにより、選択された表示セルの発光を維持する。
【００２３】
そして、期間１−ｆ乃至３−ｆまでの工程によりフレームｆの１つのサブフィールドを構成し、これを必要な回数繰り返してフレームｆを構成する。また、期間１−（ｆ＋１）乃至３−（ｆ＋１）までの工程によりフレームｆ＋１の１つのサブフィールドを構成し、これを必要な回数繰り返してフレームｆ＋１を構成する。
【００２４】
この従来のＰＤＰの駆動方法では、走査電極及び維持電極は常に一対として使用されている。このため、例えば第ｎ行目の表示セルの書込を行う場合、隣接する第ｎ−１行目及び第ｎ＋１行目の表示セルへの放電の広がりを抑制するために、通常放電を行わない電極間（第ｎ行目の走査電極と第ｎ−１行目の維持電極との間等）のギャップを放電を行う電極間ギャップに比較して広く設定する必要がある。例えば、放電電極間ギャップを５０〜１００μｍとすると、非放電電極間ギャップは２５０〜４００μｍとする必要がある。この場合、表示の精細度を上げるために画素ピッチを小さくしようとしても、非放電電極間ギャップを狭くすることができないため、電極面積自体を減少させる必要があり、発光輝度が低下するという問題点があった。また、走査ドライバの数は走査線と同数必要となるため、縦方向の精細度を上げると、それだけ必要とされるドライバの数が増加し、回路のコストアップを招いていた。以下、このようなＰＤＰを第１の従来例という。
【００２５】
そこで、フレーム毎に維持発光を行う箇所を切り替えるプラズマディスプレイ及びその駆動方法が提案されている（特許２８０１８９３号）。以下、この従来のプラズマディスプレイを第２の従来例という。図１０７は第２の従来例におけるフレームｆの走査期間の発光箇所を示す模式図、図１０８は第２の従来例におけるフレームｆの維持期間の発光箇所を示す模式図、図１０９は第２の従来例におけるフレームｆ＋１の走査期間の発光箇所を示す模式図、図１１０は第２の従来例におけるフレームｆ＋１の維持期間の発光箇所を示す模式図である。
【００２６】
第２の従来例においては、フレームｆでは、図１０７に示すように、アドレス期間に、例えば走査電極Ｓｉ−１とデータ電極Ｄとの間で発生した対向放電をトリガとする走査電極Ｓｉ−１と維持電極Ｃｉ−１との間の面放電によって書込みを行い、図１０８に示すように、以降の維持期間に走査電極Ｓｉ−１と維持電極Ｃｉ−１との間で交互に維持電圧を印加して維持発光を行うことにより、表示する。
【００２７】
また、フレームｆ＋１では、図１０９に示すように、アドレス期間に、例えば走査電極Ｓｉとデータ電極Ｄとの間で発生した対向放電をトリガとする走査電極Ｓｉと維持電極Ｃｉ−１との間の面放電によって書込みを行い、図１１０に示すように、以降の維持期間に走査電極Ｓｉと維持電極Ｃｉ−１との間で交互に維持電圧を印加して維持発光を行うことにより、表示する。
【００２８】
なお、第２の従来例では、全ての電極間ギャップが放電ギャップとなるため、放電を行う予定の電極間ギャップ（例えばフレームｆにおける走査電極Ｓｉ−１と維持電極Ｃｉ−１との間のギャップ）で安定した面放電を発生させるために、維持電極Ｃを奇数維持電極群Ｃoddと偶数維持電極群Ｃevenとに区分し、フレームｆの表示では、図１０７に示すように、奇数維持電極群Ｃoddに正パルスを印加することにより、走査電極Ｓとの電位差を大きくし、偶数維持電極群Ｃevenには負パルスを印加することにより、走査電極Ｓとの電位差を小さくしている。また、フレームｆ＋１の表示では、図１０９に示すように、フレーム１とは逆極性のパルスを各維持電極群に印加している。第２の従来例では、このようにして面放電を行う電極間ギャップを選択している。
【００２９】
また、維持期間においても、図１０８及び図１１０に示すように、維持放電を行わない電極間ギャップの電位が同じになるように印加する維持パルスの位相を変えている。
【００３０】
このような第２の従来例によれば、全ての電極間ギャップが放電ギャップとなるため、即ち全ての電極間ギャップが等しくなるため、精細度が上げた場合の電極面積の減少が少なくなり、発光輝度の減少が小さくなる。また、１フレーム毎に発光する箇所が入れ替わるインタレース表示のため、走査ドライバの数を増やすことなく縦方向の表示容量を増加させることができる。
【００３１】
【発明が解決しようとする課題】
しかしながら、第２の従来例によると、全ての電極間ギャップが放電電極間ギャップとなっており、維持期間においては放電しない電極は同一の維持波形となっているため、図１０７及び図１０８に示すように、例えばフレームｆの表示で走査電極Ｓｉ−１と維持電極Ｃｉ−１との間で放電を行い、走査電極Ｓｉと維持電極Ｃｉとの間では放電を行わない場合において、維持放電を繰り返すと、維持電極Ｃｉ−１上の電荷が徐々に走査電極Ｓｉ側に広がってゆき、走査電極Ｓｉと維持電極Ｃｉとの間に誤放電が発生することがある。また、図１１０に示すように、フレームｆ＋１の表示でも、同様の誤放電が発生することがある。
【００３２】
このような誤放電は維持電圧が高くなると発生しやすくなるため、維持電圧の設定範囲を狭くする必要があるという問題点がある。また、走査電極及び維持電極に互いに位相が異なる２種類の維持パルスを印加する必要があるため、回路のコストアップを招くという不具合がある。
【００３３】
本発明はかかる問題点に鑑みてなされたものであって、縦方向の解像度を向上することができ、背景輝度が低くて暗所コントラストが良好で動作電圧範囲を拡大することができるＡＣ型プラズマディスプレイ、その駆動方法及びその駆動装置を提供することを目的とする。
【００３４】
【課題を解決するための手段】
本発明に係るＡＣ型プラズマディスプレイは、対向して配置された第１及び第２の基板と、前記第１の基板における前記第２の基板との対向面側に互いに平行して１番目の走査電極、１番目の維持電極、・・・、第（ｎ−１）番目（ｎは２以上の整数）の走査電極、第（ｎ−１）番目の維持電極、第ｎ番目の走査電極、第ｎ番目の維持電極、・・・の順に配置された複数の走査電極及び維持電極と、それらの間で維持放電を行う前記第１番目の走査電極と前記第１番目の維持電極との間、・・・、それらの間で維持放電を行う前記第（ｎ−１）番目の走査電極と前記第（ｎ−１）番目の維持電極との間、それらの間で維持放電を行う前記第（ｎ−１）番目の維持電極と前記第ｎ番目の走査電極との間、それらの間で維持放電を行う前記第ｎ番目の走査電極と前記第ｎ番目の維持電極との間、・・・に前記複数の走査電極及び維持電極と平行して夫々配置された複数の補助電極と、前記第２の基板における前記第１の基板との対向面側に前記走査電極と交差するように設置され、交差する前記走査電極との間で書込放電を行う複数のデータ電極と、を有し、前記補助電極の電位が、この補助電極に夫々隣接する前記走査電極及び維持電極の電位とは独立して制御可能であることを特徴とする。
【００３５】
本発明においては、全ての走査電極と維持電極との間に行方向に延びる複数本の補助電極が設けられているので、補助電極に印加する信号を適切に変化させることにより、インタレース表示で誤放電を防止することができる。
【００３６】
本発明に係る他のＡＣ型プラズマディスプレイは、対向して配置された第１及び第２の基板と、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ行方向に延びる複数本の走査電極及び維持電極と、前記第２の基板における前記第１の基板との対向面側に設けられ列方向に延びる複数本のデータ電極と、を有するＡＣ型プラズマディスプレイにおいて、前記走査電極と前記維持電極との間に設けられ行方向に延びる複数本の補助電極と、第１のフレームを構成する各サブフィールドでは、上から奇数番目に配置された補助電極の電位を維持放電時に印加する維持電圧と接地電位との間の任意のバイアス電位に少なくともアドレス期間中は保持し、上から偶数番目に配置された補助電極に前記維持電極及び走査電極からなる群から選択された一の電極に印加する駆動信号と同一のものを印加し、第２のフレームを構成する各サブフィールドでは、前記偶数番目に配置された補助電極の電位を前記維持電圧と接地電位との間の任意のバイアス電位に少なくともアドレス期間中は保持し、前記奇数番目に配置された補助電極に前記一の電極に印加する駆動信号と同一のものを印加する駆動装置と、を有することを特徴とする。また、本発明に係る更に他のＡＣ型プラズマディスプレイは、相互に対向して配置された第１及び第２の基板と、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ行方向に延びる複数本の走査電極及び維持電極と、前記第２の基板における前記第１の基板との対向面側に設けられ列方向に延びる複数本のデータ電極と、前記走査電極と維持電極との間に設けられ行方向に延びる複数本の補助電極と、を具備し、奇数番目に配置された前記補助電極に印加する信号と偶数番目に配置された前記補助電極に印加する信号とを、第１フレームのアドレス期間中とこの第１フレームに続く第２フレームのアドレス期間中との間で交互に切り換えることを特徴とする。
【００３７】
補助電極に印加される信号（バイアス電位及び駆動信号）が、駆動装置により、第１及び第２のフレーム間でアドレス期間中に奇数番目のものと偶数番目のものとで切り替えられるので、アドレス放電が発生する箇所がフレーム毎に切替わり、インタレース表示が行われる。また、アドレスが行われない補助電極には、バイアス電位が印加されるので、誤放電が防止され、動作電圧のマージンの拡大が可能となる。
【００３８】
本発明に係るＡＣ型プラズマディスプレイの駆動装置は、対向して配置された第１及び第２の基板と、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ行方向に延びる複数本の走査電極及び維持電極と、前記第２の基板における前記第１の基板との対向面側に設けられ列方向に延びる複数本のデータ電極と、前記走査電極と前記維持電極との間に設けられ行方向に延びる複数本の補助電極と、を有するＡＣ型プラズマディスプレイを駆動する駆動装置において、第１のフレームを構成する各サブフィールドでは、上から奇数番目に配置された補助電極の電位を維持放電時に印加する維持電圧と接地電位との間の任意のバイアス電位に少なくともアドレス期間中は保持し、上から偶数番目に配置された補助電極に前記維持電極及び走査電極からなる群から選択された一の電極に印加する駆動信号と同一のものを印加し、第２のフレームを構成する各サブフィールドでは、前記偶数番目に配置された補助電極の電位を前記維持電圧と接地電位との間の任意のバイアス電位に少なくともアドレス期間中は保持し、前記奇数番目に配置された補助電極に前記一の電極に印加する駆動信号と同一のものを印加することを特徴とする。
【００３９】
本発明に係るＡＣ型プラズマディスプレイの駆動方法は、対向して配置された第１及び第２の基板と、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ行方向に延びる複数本の走査電極及び維持電極と、前記第２の基板における前記第１の基板との対向面側に設けられ列方向に延びる複数本のデータ電極と、前記走査電極と前記維持電極との間に設けられ行方向に延びる複数本の補助電極と、を有するＡＣ型プラズマディスプレイを駆動する駆動方法において、第１のフレームを構成する各サブフィールドで、上から奇数番目に配置された補助電極の電位を維持放電時に印加する維持電圧と接地電位との間の任意のバイアス電位に少なくともアドレス期間中は保持し、上から偶数番目に配置された補助電極に前記維持電極及び走査電極からなる群から選択された一の電極に印加する駆動信号と同一のものを印加する工程と、第２のフレームを構成する各サブフィールドで、前記偶数番目に配置された補助電極の電位を前記維持電圧と接地電位との間の任意のバイアス電位に少なくともアドレス期間中は保持し、前記奇数番目に配置された補助電極に前記一の電極に印加する駆動信号と同一のものを印加する工程と、を有することを特徴とする。
【００４０】
なお、前記駆動装置は、前記第１のフレームを構成する各サブフィールドでは、前記奇数番目に配置された補助電極の電位を維持期間中も前記バイアス電位に保持し、前記偶数番目に配置された補助電極に前記維持電極に印加する駆動信号と同一のものを印加し、前記第２のフレームを構成する各サブフィールドでは、前記偶数番目に配置された補助電極の電位を維持期間中も前記バイアス電位に保持し、前記奇数番目に配置された補助電極に前記維持電極に印加する駆動信号と同一のものを印加するものであることが好ましい。
【００４１】
アドレス期間中の補助電極に供給される信号をバイアス電位と維持電極に印加される駆動信号との間で切り替えるので、補助電極に走査パルスを印加する必要がなく、駆動装置を簡素化により低コスト化することができる。また、バイアス電位を独立して制御できるので、その最適化が容易になり、動作電圧マージンがより一層拡大される。
【００４２】
このとき、前記駆動装置は、前記各サブフィールドのリセット期間では、前記走査電極に正極性のリセットパルスを印加し前記補助電極及び前記維持電極に負極性のリセットパルスを印加するものであってもよい。
【００４３】
また、前記駆動装置は、前記第１のフレームを構成する各サブフィールドでは、前記奇数番目に配置された補助電極の電位をリセット期間中も前記バイアス電位に保持し、前記偶数番目に配置された補助電極に前記維持電極に印加する駆動信号と同一のものを印加し、前記第２のフレームを構成する各サブフィールドでは、前記偶数番目に配置された補助電極の電位をリセット期間中も前記バイアス電位に保持し、前記奇数番目に配置された補助電極に前記維持電極に印加する駆動信号と同一のものを印加するものであることが好ましい。
【００４４】
維持期間において一方の補助電極の電位をバイアス電位に保持することにより、その補助電極とそれに隣接する走査電極及び維持電極との間の電位差が小さくなる。このため、これらの電極間の誤放電がより一層発生しにくくなる。
【００４５】
このとき、前記駆動装置は、前記第１のフレームを構成する各サブフィールドのリセット期間において、前記走査電極に正極性のリセットパルスを印加し前記偶数番目に配置された補助電極及び前記維持電極に負極性のリセットパルスを印加し、前記第２のフレームを構成する各サブフィールドのリセット期間において、前記走査電極に正極性のリセットパルスを印加し前記奇数番目に配置された補助電極及び前記維持電極に負極性のリセットパルスを印加するものであってもよい。
【００４６】
更に、前記維持電極及び走査電極は透明電極からなり、ＡＣ型プラズマディスプレイは、前記維持電極に重なり抵抗が前記透明電極のものよりも低い第１のトレース電極と、前記走査電極に重なり抵抗が前記透明電極のものよりも低い第２のトレース電極と、を有することができ、更にまた、前記補助電極は透明電極からなり、前記補助電極に重なり抵抗が前記透明電極のものよりも低い第３のトレース電極を有することができる。
【００４７】
【発明の実施の形態】
以下、本発明の実施例に係るＡＣ型プラズマディスプレイ、その駆動装置及びその駆動方法について、添付の図面を参照して具体的に説明する。図１は本発明の第１の実施例に係るＡＣ型プラズマディスプレイの表示セルの構成を示す模式的斜視図である。
【００４８】
第１の実施例には、ガラスからなる２つの絶縁基板１及び２が設けられている。絶縁基板１は背面基板となり、絶縁基板２は前面基板となる。
【００４９】
絶縁基板２における絶縁基板１との対向面側には、透明な走査電極３及び透明な維持電極４が設けられ、各走査電極３及び維持電極４間に透明な補助電極１５が設けられている。走査電極３、維持電極４及び補助電極１５は、パネルの水平方向（横方向）に延びている。また、夫々走査電極３、維持電極４及び補助電極１５に重なるようにトレース電極５、６及び１６が配置されている。トレース電極５、６及び１６は、例えば金属製であり、各電極と外部の駆動装置との間の電極抵抗値を小さくするために設けられている。更に、走査電極３、維持電極４及び補助電極１５を覆う誘電体層１２並びにこの誘電体層１２を放電から保護する酸化マグネシウム等からなる保護層１３が設けられている。
【００５０】
絶縁基板１における絶縁基板２との対向面側には、走査電極３及び維持電極４と直交するデータ電極７が設けられている。従って、データ電極７は、パネルの垂直方向（縦方向）に延びる。また、水平方向で表示セルを区切る隔壁９が設けられている。また、データ電極７を覆う誘電体層１４が設けられ、隔壁９の側面及び誘電体層１４の表面上に放電ガスの放電により発生する紫外線を可視光１０に変換する蛍光体層１１が形成されている。そして、絶縁基板１及び２の空間に隔壁９により放電ガス空間８が確保され、この放電ガス空間８内に、ヘリウム、ネオン若しくはキセノン等又はこれらの混合ガスからなる放電ガスが充填される。
【００５１】
図２は第１の実施例に係るＡＣ型プラズマディスプレイにおける駆動回路を示すブロック図である。また、図３（ａ）は走査電極３及び補助電極１５側の駆動回路を示す回路図、（ｂ）は維持電極４側の駆動回路を示す回路図、（ｃ）はデータドライバ２８を示す回路図である。
【００５２】
第１の実施例に係るＡＣ型プラズマディスプレイにおける表示パネルの水平方向の端部には、夫々走査電極３、維持電極４及び補助電極１５の取り出し部があり、この取り出し部に駆動回路が接続される。
【００５３】
走査電極３及び補助電極１５側の駆動回路として、走査電極３及び補助電極１５の１本ずつに走査パルスを出力する走査パルスドライバＩＣｓが設けられており、走査パルスドライバはそれぞれの電極をドライブするためのラインドライバＳ１〜Ｓ３ｎを内蔵している。また、走査電極３及び補助電極１５の全てに共通したリセットパルスを出力するリセットドライバＱｒ、維持電圧パルスを出力する維持電圧ドライバＱｓ、消去パルスを印加する消去ドライバＱｅ、ＧＮＤレベルへの立ち下げを行うＧＮＤ立ち下げドライバＱｄｗｎ、ＧＮＤへの立ち上げを行うＧＮＤ立ち上げドライバＱｇｕｐ、走査ベースパルスを出力する走査ベースドライバＱｂｗ並びに走査電圧を出力する走査電圧ドライバＱｗが走査パルスドライバＩＣｓに接続されている。
【００５４】
一方、維持電極４側の駆動回路としては、維持電極４全体をＧＮＤレベルとするＧＮＤドライバＱｇ及び維持パルスを印加する維持電圧ドライバＱｓｃが設けられている。
【００５５】
更に、第１の実施例に係るＡＣ型プラズマディスプレイパネルにおける表示パネルの垂直方向の端部には、データ電極７の取り出し部があり、この取り出し部に駆動回路としてデータドライバ２８が接続されている。
【００５６】
また、走査電極及び補助電極側ドライバの制御信号として、リセットドライバ制御信号ｒ−ｓ、維持電圧ドライバ制御信号ｓ−ｓ、消去ドライバ制御信号ｅ−ｓ、ＧＮＤ立ち下げドライバ制御信号ｇｄ−ｓ、ＧＮＤ立ち上げドライバ制御信号ｇｕ−ｓ、走査ベースドライバ制御信号ｂｗ−ｓ、走査電圧ドライバ制御信号ｗ−ｓ、ラインドライバＳ１〜Ｓ３ｎの制御信号ｓ１〜ｓ３ｎが設けられている。更に、維持電極側ドライバの制御信号として、ＧＮＤドライバ制御信号ｇ−ｃ、維持電圧ドライバ制御信号ｓｃ−ｃが設けられている。これらの制御信号は、各ドライバの動作を映像信号に応じて切り替えるコントローラ２９から出力される。
【００５７】
なお、図３（ａ）乃至（ｃ）では、スイッチを用いて各ドライバを表記しているが、これらは、物理的なスイッチだけでなく、バイポーラトランジスタ又は電界効果トランジスタ（ＦＥＴ）等に代表される素子で構成してもよい。
【００５８】
次に、第１の実施例の動作について説明する。図４は第１の実施例に係るＡＣ型プラズマディスプレイを駆動する駆動方法を示すタイミングチャートである。図５乃至図１６は各タイミングを特定するタイミングチャートであり、図１７乃至図２８は各タイミングにおける駆動回路の動作を示す模式図である。また、図２９乃至図４０は各タイミングにおける電荷の移動を示す図であって、（ａ）は放電中の電荷の分布を示す模式図、（ｂ）は放電後の電荷の分布を示す模式図である。なお、図１７乃至図２８には、図２及び図３（ａ）乃至（ｃ）に基づき電極Ｃｎ−１、Ａ２ｎ−２、Ｓｎ、Ａ２ｎ−１、Ｃｎ、Ａ２ｎ及びＳｎ＋１に接続されている駆動回路を示している。また、図５乃至図１６に示すタイミングチャートにおいて、太線で示した部分が該当するタイミング（駆動期間）である。
【００５９】
図４における期間１−ｆはフレームｆのサブフィールドのリセット期間である。このリセット期間１−ｆでは、先ず、図４及び図５に示すように、走査電極Ｓ全体、補助電極Ａ全体及び維持電極Ｃ全体に夫々リセットパルスＰｐｒ−ｓ、Ｐｐｒ−Ａ及びＰｐｒ−ｃを印加する。これらのリセットパルスによって、図２９（ａ）に示すように、隣り合う走査電極Ｓ及び維持電極Ｃ間でリセット放電が発生する。これにより、表示セルの放電を発生させやすくする活性粒子の生成が行われる。そして、リセット放電によって発生した空間電荷は、各電極に印加されている電圧を打ち消すように、図２９（ｂ）に示すように、走査電極Ｓ及び補助電極Ａ上に負極性の壁電荷として蓄積され、維持電極Ｃ上に正極性の壁電荷として蓄積される。この期間においては、図５及び図１７に示すように、夫々走査電極側及び補助電極側のリセットドライバＱｒ並びに維持電極側の維持電圧ドライバＱｓｃに入力される信号ｒ−ｓ及びｓｃ−ｃがハイレベルになることによって、ドライバＱｒ及びＱｓｃがオンになり、走査電極、補助電極、維持電極にリセットパルスが印加される。
【００６０】
その後、リセット期間１−ｆにおいて、図４及び図６に示すように、リセットパルスを立ち下げると、蓄積された壁電荷による電位差が放電開始電圧を超え、図３０（ａ）に示すように、放電が発生する。この放電は自己消去放電とよばれる。この際、外部から夫々走査電極Ｓ及び維持電極Ｃへ印加された電圧には、電位差がないため、図３０（ｂ）に示すように、自己消去放電によりほとんどの壁電荷が消滅する。この期間においては、図６及び図１８に示すように、夫々走査電極側及び補助電極側のＧＮＤ立ち下げドライバＱｄｗｎ並びに維持電極側のＧＮＤドライバＱｇｃに入力される信号ｇｄ−ｓ及びｇｃ−ｃがハイレベルになることによって、ドライバＱｄｗｎ及びＱｇｃがオンになり、走査電極、補助電極、維持電極はＧＮＤ電位となる。
【００６１】
更に、リセット期間１−ｆにおいて、図４及び図７に示すように、走査電極Ｓ及び補助電極Ａ全体に夫々消去パルスＰｅ−ｓ及びＰｅ−Ａを印加する。この結果、図３１（ａ）に示すように、弱い放電が発生し、図３１（ｂ）に示すように、自己消去放電によって消去しきれなかった壁電荷が完全に消去される。この期間においては、図７及び図１９に示すように、走査電極側及び補助電極側の消去ドライバＱｅに入力される信号ｅ−ｓがハイレベルになることで、ドライバＱｅがオンになり、走査電極、補助電極に消去パルスが印加される。
【００６２】
図４における期間２−ｆはフレームｆのサブフィールドのアドレス期間である。このアドレス期間２−ｆでは、図４及び図８に示すように、維持電極Ｃ全体をＧＮＤレベルに保持し、各走査電極Ｓの上側に配置されている補助電極Ａ２ｎを走査電圧Ｖｗと基準電圧ＧＮＤとの中間であるバイアス電位に保持する。このバイアス電圧は後述する走査ベースパルス電圧と同一とする。
【００６３】
また、書き込みが行われる行の走査電極Ｓｎ及びこの走査電極Ｓｎの下側に隣接している補助電極Ａ２ｎ−１には、夫々負極性の走査パルスＰｓｃ−ｓ及びＰｓｃ−Ａを印加し、データ電極Ｄには正極性のデータパルスＰｄを印加する。この結果、図３２（ａ）に示すように、選択された表示セルにおいて走査電極Ｓｎ及び補助電極Ａ２ｎ−１とデータ電極Ｄとの間で対向放電が発生し、この放電をトリガとして維持電極Ｃｎ及び補助電極Ａ２ｎ−１間で面放電が発生し、更に維持電極Ｃｎ及び走査電極Ｓｎ間で書込放電が発生する。このため、図３２（ｂ）に示すように、走査電極Ｓｎの下部及び補助電極Ａ２ｎ−１に正電荷が蓄積され、維持電極Ｃｎの上部に負電荷が蓄積される。
【００６４】
一方、走査電極Ｓｎの上側に配置された補助電極Ａ２ｎ−２は前述のようにバイアス電位に保持されているので、補助電極Ａ２ｎ−２と走査電極Ｓｎとの電位差は小さくなっている。このため、走査電極Ｓｎ及びデータ電極Ｄ間で対向放電が発生しても、走査電極Ｓｎ又は補助電極Ａ２ｎ−２と維持電極Ｃとの間に面放電は発生しない。
【００６５】
このように、書込放電は走査パルスＰｗが印加された走査電極Ｓｎ及びその下側に配置された補助電極Ａ２ｎ−１とデータパルスＰｄが印加されたデータ電極Ｄとの交点でのみ発生する。
【００６６】
なお、アドレス期間２−ｆにおいては、走査電極Ｓ全体には、走査ベースパルスＰｂｗを印加する。この走査ベースパルスＰｂｗによって走査パルスの振幅を小さくすることができるので、走査パルスＰｓｃ−ｓ及びＰｓｃ−Ａが立ち上がる際に走査パルスＰｓｃ−ｓ及びＰｓｃ−Ａでの書込放電によって形成された壁電荷が自己消去放電の発生により消滅するのが抑制される。この期間においては、図８及び図２０に示すように、夫々走査ベースドライバＱｂｗ及び走査電圧ドライバＱｗに入力される信号ｂｗ−ｓ及びｗ−ｓがハイレベルになることによって、ドライバＱｂｗ及びＱｗがオンになり、また、選択された走査電極Ｓｎ及び補助電極Ａ２ｎ−１に接続されている走査ドライバＩＣｓのドライバ信号ｓ２、ｓ３がハイレベルになることによって、ドライバＳ２及びＳ３の立ち下げ側スイッチがオンになる。このため、選択された走査電極Ｓｎ及び補助電極Ａ２ｎ−１にのみ走査パルスが印加され、それ以外の走査電極、補助電極は走査ベースパルスが印加される。
【００６７】
図４における期間３−ｆはフレームｆのサブフィールドの維持期間である。この維持期間３−ｆでは、先ず、図４及び図９に示すように、維持電極Ｃに負極性の維持パルスＰｓｕｓ−ｃを印加する。このとき、アドレス期間２−ｆで選択的に書き込まれた表示セルにおいては、走査電極Ｓ及び補助電極Ａに正電荷が蓄積され、維持電極Ｃに負電荷が蓄積されているので、維持電極Ｃへ負極性の維持パルスＰｓｕｓ−ｃが印加されると、この電圧が壁電荷による電圧に重畳され、電極間の電位差が最小放電電圧を越えて、図３３（ａ）に示すように、放電が発生する。そして、放電が発生すると、各電極に印加されている電圧を打ち消すように壁電荷が配置される。従って、図３３（ｂ）に示すように、維持電極Ｃに正電荷が蓄積され、走査電極Ｓ及び補助電極Ａに負電荷が蓄積される。この期間においては、図９及び図２１に示すように、夫々走査電極及び補助電極側のＧＮＤ立ち上げドライバＱｇｕｐ並びに維持電極側の維持電圧ドライバＱｓｃに入力される信号ｇｕ−ｓ及びｓ−ｃがハイレベルになることで、ドライバＱｇｕｐ及びＱｓｃオンになり、走査電極、補助電極はＧＮＤ電圧に保持され、維持電極に維持パルスが印加される。
【００６８】
次いで、維持期間３−ｆでは、図４及び図１０に示すように、走査電極Ｓ及び補助電極Ａに夫々負極性の維持パルスＰｓｕｓ−ｓ及びＰｓｕｓ−Ａを印加する。このとき、維持パルスＰｓｕｓ−ｃの印加により放電が発生した表示セルにおいては、走査電極Ｓ及び補助電極Ａに負電荷が蓄積され、維持電極Ｃに正電荷が蓄積されているので、負電圧のパルスが走査電極Ｓ及び補助電極Ａに印加されると、壁電荷との重畳によって、電極間の電位差が最小放電電圧を越えて、図３４（ａ）に示すように、放電が発生する。そして、放電が発生すると、各電極に印加されている電圧を打ち消すように壁電荷が配置される。従って、図３４（ｂ）に示すように、維持電極Ｃに負電荷が蓄積され、走査電極Ｓ及び補助電極Ａに正電荷が蓄積される。その後、維持期間３−ｆでは、維持パルスＰｓｕｓ−ｃの印加と維持パルスＰｓｕｓ−ｓ及びＰｓｕｓ−Ａの印加とを繰り返すことにより、選択された表示セルの発光を維持する。この期間においては、図１０及び図２２に示すように、夫々走査電極及び補助電極側の維持電圧ドライバＱｓ並びに維持電極側の維持電圧ドライバＱｇｃに入力される信号ｓ−ｓ及びｇｃ−ｃがハイレベルになることによって、ドライバＱｓ及びＱｇｃがオンになり、走査電極、補助電極に維持パルスが印加され、維持電極がＧＮＤ電圧に保持される。
【００６９】
そして、期間１−ｆ乃至３−ｆまでの工程によりフレームｆの１つのサブフィールドを構成し、これを必要な回数繰り返してフレームｆを構成する。
【００７０】
次のフレームｆ＋１でも、リセット期間１−（ｆ＋１）、アドレス期間２−（ｆ＋１）及び維持期間３−（ｆ＋１）の工程により１つのサブフィールドが構成されるが、期間２−（ｆ＋１）以降の動作がフレームｆの場合と異なっている。また、フレームｆとフレームｆ＋１とでは走査の方向を逆向きとする。
【００７１】
リセット期間１−（ｆ＋１）では、リセット期間１−ｆと同様に、先ず、図４及び図１１に示すように、走査電極Ｓ全体、補助電極Ａ及び維持電極Ｃ全体に夫々リセットパルスＰｐｒ−ｓ、Ｐｐｒ−Ａ及びＰｐｒ−ｃを印加する。リセットパルスＰｐｒ−ｓ、Ｐｐｒ−Ａ及びＰｐｒ−ｃは正極性である。これらのリセットパルスによって、図３５（ａ）に示すように、隣り合う走査電極Ｓ及び維持電極Ｃ間でリセット放電が発生する。そして、リセット放電によって発生した空間電荷は、各電極に印加されている電圧を打ち消すように、図３５（ｂ）に示すように、走査電極Ｓ及び補助電極Ａ上に負極性の壁電荷として蓄積され、維持電極Ｃ上に正極性の壁電荷として蓄積される。この期間においては、図１１及び図２３に示すように、夫々走査電極及び補助電極側のリセットドライバＱｒ並びに維持電極側の維持電圧ドライバＱｓｃに入力される信号ｒ−ｓ及びｓｃ−ｃがハイレベルになることによって、ドライバＱｒ及びＱｓｃがオンになり、走査電極、補助電極、維持電極にリセットパルスが印加される。
【００７２】
その後、図４及び図１２に示すように、リセットパルスを立ち下げると、蓄積された壁電荷による電位差が放電開始電圧を超え、図３６（ａ）に示すように、自己消去放電が発生する。この際、外部から夫々走査電極Ｓ及び維持電極Ｃへ印加された電圧には、電位差がないため、図３６（ｂ）に示すように、自己消去放電によりほとんどの壁電荷が消滅する。この期間においては、図１２及び図２４に示すように、夫々走査電極側及び補助電極側のＧＮＤ立ち下げドライバＱｄｗｎ並びに維持電極側のＧＮＤドライバＱｇｃに入力される信号ｇｄ−ｓ及びｇｃ−ｃがハイレベルになることによって、ドライバＱｄｗｎ及びＱｇｃがオンになり、走査電極、補助電極、維持電極はＧＮＤ電位となる。
【００７３】
更に、図４及び図１３に示すように、走査電極Ｓ及び補助電極Ａ全体に夫々消去パルスＰｅ−ｓ及びＰｅ−Ａを印加する。この結果、図３７（ａ）に示すように、弱い放電が発生し、図３７（ｂ）に示すように、自己消去放電によって消去しきれなかった壁電荷が完全に消去される。この期間においては、図１３及び図２５に示すように、走査電極側及び補助電極側の消去ドライバＱｅに入力される信号ｅ−ｓがハイレベルになることで、ドライバＱｅがオンになり、走査電極、補助電極に消去パルスが印加される。
【００７４】
アドレス期間２−（ｆ＋１）では、図４及び図１４に示すように、維持電極Ｃ全体をＧＮＤレベルに保持し、各走査電極Ｓの下側に配置されている補助電極Ａをバイアス電位Ｖｂｗに保持する。
【００７５】
また、書き込みが行われる行の走査電極Ｓｎ及びこの走査電極Ｓｎの上側に隣接している補助電極Ａ２ｎ−２には、夫々負極性の走査パルスＰｓｃ−ｓ及びＰｓｃ−Ａを印加し、データ電極Ｄには正極性のデータパルスＰｄを印加する。この結果、図３８（ａ）に示すように、選択された表示セルにおいて走査電極Ｓｎ及び補助電極Ａ２ｎ−２とデータ電極Ｄとの間で対向放電が発生し、この放電をトリガとして維持電極Ｃｎ−１と補助電極Ａ２ｎ−２間で面放電が発生し、更に維持電極Ｃｎ−１及び走査電極Ｓｎ間で書込放電が発生する。このため、図３８（ｂ）に示すように、走査電極Ｓｎの上部及び補助電極Ａ２ｎ−２に正電荷が蓄積され、維持電極Ｃｎ−１に負電荷が蓄積される。
【００７６】
一方、走査電極Ｓｎの下側に配置された補助電極Ａ２ｎ−１は前述のようにバイアス電位Ｖｂｗに保持されているので、走査電極Ｓｎ及びデータ電極Ｄ間で対向放電が発生しても、走査電極Ｓｎ又は補助電極Ａ２ｎ−２と維持電極Ｃとの間に面放電は発生しない。
【００７７】
このように、書込放電は走査パルスＰｗが印加された走査電極Ｓｎ及びその上側に配置された補助電極Ａ２ｎ−２とデータパルスＰｄが印加されたデータ電極Ｄとの交点でのみ発生する。この期間においては、図１４及び図２６に示すように、夫々走査ベースドライバＱｂｗ及び走査電圧ドライバＱｗに入力される信号ｂｗ−ｓ及びｗ−ｓがハイレベルになることによって、ドライバＱｂｗ及びＱｗがオンになり、また、選択された走査電極Ｓｎ及び補助電極Ａ２ｎ−２に接続されている走査ドライバＩＣｓのドライバ信号ｓ２及びｓ１がハイレベルになることによって、ドライバＳ２及びＳ１の立ち下げ側スイッチがオンになる。このため、選択された走査電極Ｓｎ及び補助電極Ａ２ｎ−２にのみ走査パルスが印加され、それ以外の走査電極、補助電極は走査ベースパルスが印加される。
【００７８】
維持期間３−（ｆ＋１）では、先ず、図４及び図１５に示すように、維持電極Ｃに負極性の維持パルスＰｓｕｓ−ｃを印加する。このとき、アドレス期間２−（ｆ＋１）で選択的に書き込まれた表示セルにおいては、走査電極Ｓ及び補助電極Ａに正電荷が蓄積され、維持電極Ｃに負電荷が蓄積されているので、維持電極Ｃへ負極性の維持パルスｓｕｓ−ｃが印加されると、この電圧が壁電荷による電圧に重畳され、電極間の電位差が最小放電電圧を越えて、図３９（ａ）に示すように、放電が発生する。そして、放電が発生すると、各電極に印加されている電圧を打ち消すように壁電荷が配置される。従って、図３９（ｂ）に示すように、維持電極Ｃに正電荷が蓄積され、走査電極Ｓ及び補助電極Ａに負電荷が蓄積される。この期間においては、図１５及び図２７に示すように、夫々走査電極及び補助電極側のＧＮＤ立ち上げドライバＱｇｕｐ並びに維持電極側の維持電圧ドライバＱｓｃに入力される信号ｇｕ−ｓ及びｓ−ｃがハイレベルになることで、ドライバＱｇｕｐ及びＱｓｃがオンになり、走査電極、補助電極はＧＮＤ電圧に保持され、維持電極に維持パルスが印加される。
【００７９】
次いで、図４及び図１６に示すように、走査電極Ｓ及び補助電極Ａに夫々負極性の維持パルスＰｓｕｓ−ｓ及びＰｓｕｓ−Ａを印加する。このとき、維持パルスＰｓｕｓ−ｃの印加により放電が発生した表示セルにおいては、走査電極Ｓ及び補助電極Ａに負電荷が蓄積され、維持電極Ｃに正電荷が蓄積されているので、負電圧のパルスが走査電極Ｓ及び補助電極Ａに印加されると、壁電荷との重畳によって、電極間の電位差が最小放電電圧を越えて、図３０（ａ）に示すように、放電が発生する。そして、放電が発生すると、各電極に印加されている電圧を打ち消すように壁電荷が配置される。従って、図３０（ｂ）に示すように、維持電極Ｃに負電荷が蓄積され、走査電極Ｓ及び補助電極Ａに正電荷が蓄積される。その後、維持期間３−（ｆ＋１）では、維持パルスＰｓｕｓ−ｃの印加と維持パルスＰｓｕｓ−ｓ及びＰｓｕｓ−Ａの印加とを繰り返すことにより、選択された表示セルの発光を維持する。この期間においては、図１６及び図２８に示すように、夫々走査電極及び補助電極側の維持電圧ドライバＱｓ並びに維持電極側の維持電圧ドライバＱｇｃに入力される信号ｓ−ｓ及びｇｃ−ｃがハイレベルになることによって、ドライバＱｓ及びＱｇｃがオンになり、走査電極、補助電極に維持パルスが印加され、維持電極がＧＮＤ電圧に保持される。
【００８０】
そして、期間１−（ｆ＋１）乃至３−（ｆ＋１）までの工程によりフレームｆ＋１の１つのサブフィールドを構成し、これを必要な回数繰り返してフレームｆ＋１を構成する。
【００８１】
このように、第１の実施例の駆動方法では、図３３及び図３４並びに図３９及び図４０に示すように、フレームｆとフレームｆ＋１とで発光する箇所が１フレーム毎に異なるインタレース表示となる。図４１はフレームｆの走査期間の発光箇所を示す模式図、図４２はフレームｆの維持期間の発光箇所を示す模式図、図４３はフレームｆ＋１の走査期間の発光箇所を示す模式図、図４４はフレームｆ＋１の維持期間の発光箇所を示す模式図である。図４５はフレームｆとフレームｆ＋１との間における維持発光の発光箇所の遷移を示す模式図である。
【００８２】
図３１及び図３３に示すように、フレームｆとフレームｆ＋１とでは走査の方向が逆向きとなっており、図３１乃至３５に示すように、フレームｆとフレームｆ＋１とではアドレス放電及び維持放電が発生する箇所がずれている。このように、本実施例では、フレームｆとフレームｆ＋１とが繰り返して表示される。
【００８３】
このように、第１の実施例では、各走査電極及び維持電極間に補助電極を設けているので、フレームｆのアドレス期間には、選択された走査電極Ｓｎの下側の補助電極Ａ２ｎ−１と走査電極Ｓｎの電位とを同一とし、走査電極Ｓｎの上側の補助電極Ａ２ｎ−２の電位を走査電極Ｓｎと維持電極Ｃｎ−１の中間のバイアス電位に保持し、維持電極ＣをＧＮＤレベルに保持し、一方、フレームｆ＋１のアドレス期間には、選択された走査電極Ｓｎの上側の補助電極Ａ２ｎ−２と走査電極Ｓｎの電位とを同一とし、走査電極Ｓｎの下側の補助電極Ａ２ｎ−１の電位を走査電極Ｓｎと維持電極Ｃｎの中間のバイアス電位に保持し、維持電極をＧＮＤレベルに保持することにより、アドレス放電が発生する箇所をフレーム毎に切り替えることができる。従って、インタレース表示を行うことができる。
【００８４】
このため、第１の従来例においては発光に寄与しない部分も１フレーム毎に発光するため、人間の視覚上、パネルの非発光部分がなくなり、高精細な表示となる。また、アドレス選択を行わない補助電極の電位を走査電極と維持電極の中間のバイアス電位とすることにより、そのフレームで維持放電を行わない電極対（例えばフレームｆでの走査電極Ｓｎ及び補助電極Ａ２ｎ−２と走査電極Ｃｎ−１とからなる電極対）での誤発光を抑制することができる。このため、第２の従来例と比して、動作電圧マージンを広げることができる。
【００８５】
なお、第１の実施例の駆動方法では、リセットパルスを矩形波とし、リセット放電を強放電形態としているが、パルスを鋸歯状波又はなまり波形としてリセット放電を弱放電形態としてもよい。また、リセット消去のための波形も矩形波だけでなく鋸歯状波又はなまり波形でもよい。更に、維持期間後に維持消去期間を設け、この期間内に各電極に維持消去パルスを印加してもよい。
【００８６】
次に、本発明の第２の実施例について説明する。第２の実施例では、表示セルの構成は第１の実施例と同様であるが、駆動回路の構成が異なっている。図４６は本発明の第２の実施例に係るＡＣ型プラズマディスプレイにおける駆動回路を示すブロック図である。また、図４７（ａ）は走査電極３側の駆動回路を示す回路図、（ｂ）は維持電極４及び補助電極１５側の駆動回路を示す回路図、（ｃ）はデータドライバ２８を示す回路図である。
【００８７】
第２の実施例においては、走査電極３及び維持電極４は、第１の実施例と同様に、夫々走査パルスドライバＩＣｓ及び維持ドライバ２７に接続されている。一方、補助電極１５は上から奇数番目のものと偶数番目のものとに区分され、夫々、例えばガラス基板上で共通接続されている。このようにして、奇数補助電極群１５ａ及び偶数補助電極群１５ｂが構成されている。また、奇数補助電極群１５ａ及び偶数補助電極群１５ｂの各取り出し部は、第１の実施例とは異なり、維持電極４側に設けられており、奇数補助電極群１５ａと接地との間に奇数補助電極群１５ａをバイアス電位に保持する奇数バイアスドライバＱｂｏが設けられ、偶数補助電極群１５ｂと接地との間に偶数補助電極群１５ｂをバイアス電位に保持する偶数バイアスドライバＱｂｅが設けられている。また、奇数補助電極群１５ａと共通接続された維持電極４との間には奇数接続ドライバＱｃｏが接続され、偶数補助電極群１５ｂと共通接続された維持電極４との間には偶数接続ドライバＱｃｅが接続されている。またこれらの制御信号として、奇数バイアスドライバＱｂｏの制御信号ｂｏ−ｃ、偶数バイアスドライバＱｂｅの制御信号ｂｅ−ｃ、奇数接続ドライバＱｃｏの制御信号ｃｏ−ｃ、偶数接続ドライバＱｃｅの制御信号ｃｅ−ｃが設けられている。
【００８８】
なお、図４７（ａ）乃至（ｃ）では、スイッチを用いて各ドライバを表記しているが、これらは、物理的なスイッチだけでなく、バイポーラトランジスタ又はＦＥＴ等に代表される素子で構成してもよい。
【００８９】
次に、第２の実施例の動作について説明する。図４８は第２の実施例に係るＡＣ型プラズマディスプレイを駆動する駆動方法を示すタイミングチャートである。図４９乃至図６０は各タイミングを特定するタイミングチャートであり、図６１乃至図７２は各タイミングにおける駆動回路の動作を示す模式図である。また、図７３乃至図８４は各タイミングにおける電荷の移動を示す図であって、（ａ）は放電中の電荷の分布を示す模式図、（ｂ）は放電後の電荷の分布を示す模式図である。なお、図４９乃至図６０に示すタイミングチャートにおいて、太線で示した部分が該当するタイミング（駆動期間）である。
【００９０】
この駆動方法では、フレームｆを構成するサブフィールドのアドレス期間においては、奇数補助電極群Ａoddの電位をバイアス電位に保持し、偶数補助電極群Ａevenの電位を維持電極群と同一電位に保持する。一方、フレームｆ＋１の各サブフィールドのアドレス期間においては、偶数補助電極群Ａevenの電位をバイアス電位に保持し、奇数補助電極群Ａoddの電位を維持電極群と同一電位に保持する。他の期間では各補助電極群の電位の波形は維持電極Ｃのそれと同じものとする。
【００９１】
リセット期間１−ｆでは、先ず、図４８及び図４９に示すように、走査電極Ｓ全体、補助電極Ａ及び維持電極Ｃ全体に夫々リセットパルスＰｐｒ−ｓ、Ｐｐｒ−Ａ及びＰｐｒ−ｃを印加する。リセットパルスＰｐｒ−ｓは正極性であるが、リセットパルスＰｐｒ−Ａ及びＰｐｒ−ｃは負極性である。これらのリセットパルスによって、図７３（ａ）に示すように、隣り合う走査電極Ｓ及び維持電極Ｃ間でリセット放電が発生する。そして、リセット放電によって発生した空間電荷は、各電極に印加されている電圧を打ち消すように、図７３（ｂ）に示すように、走査電極Ｓ上に負極性の壁電荷として蓄積され、維持電極Ｃ及び補助電極Ａ上に正極性の壁電荷として蓄積される。この期間においては、図４９及び図６１に示すように、夫々走査電極側及び補助電極側のリセットドライバＱｒ並びに維持電極側の維持電圧ドライバＱｓｃに入力される信号ｒ−ｓ及びｓｃ−ｃがハイレベルになることによって、ドライバＱｒ及びＱｓｃがオンになり、走査電極、補助電極、維持電極にリセットパルスが印加される。
【００９２】
その後、図４８及び図５０に示すように、リセットパルスを立ち下げると、蓄積された壁電荷による電位差が放電開始電圧を超え、図７４（ａ）に示すように、自己消去放電が発生する。この結果、図７４（ｂ）に示すように、自己消去放電によりほとんどの壁電荷が消滅する。この期間においては、図５０及び図６２に示すように、夫々走査電極側及び補助電極側のＧＮＤ立ち下げドライバＱｄｗｎ並びに維持電極側のＧＮＤドライバＱｇｃに入力される信号ｇｄ−ｓ及びｇｃ−ｃがハイレベルになることによって、ドライバＱｄｗｎ及びＱｇｃがオンになり、走査電極、補助電極、維持電極はＧＮＤ電位となる。
【００９３】
更に、図４８及び図５１に示すように、走査電極Ｓ全体に消去パルスＰｅ−ｓを印加する。この結果、図７５（ａ）に示すように、弱い放電が発生し、図７５（ｂ）に示すように、自己消去放電によって消去しきれなかった壁電荷が完全に消去される。この期間においては、図５１及び図６３に示すように、走査電極側及び補助電極側の消去ドライバＱｅに入力される信号ｅ−ｓがハイレベルになることで、ドライバＱｅがオンになり、走査電極、補助電極に消去パルスが印加される。
【００９４】
アドレス期間２−ｆでは、図４８及び図５２に示すように、維持電極Ｃ全体をＧＮＤレベルに保持し、奇数バイアスドライバＱｂｏにより奇数補助電極群Ａoddをバイアス電位に保持する。
【００９５】
また、書き込みが行われる行の走査電極Ｓｎには、負極性の走査パルスＰｓｃ−ｓを印加し、偶数補助電極群Ａevenの電位は、偶数接続ドライバＱｃｅにより維持電極Ｃの電位と同一のＧＮＤとする。この結果、図７６（ａ）に示すように、選択された表示セルにおいて走査電極Ｓｎ及び補助電極Ａ２ｎ−１とデータ電極Ｄとの間で対向放電が発生し、この放電をトリガとして維持電極Ｃｎと補助電極Ａ２ｎ−１間で面放電が発生し、更に維持電極Ｃｎ及び走査電極Ｓｎ間で書込放電が発生する。このため、図７６（ｂ）に示すように、走査電極Ｓｎに正電荷が蓄積され、補助電極Ａ２ｎ−１及び維持電極Ｃｎの補助電極Ａ２ｎ−１側に負電荷が蓄積される。
【００９６】
この期間においては、図５２及び図６４に示すように、夫々走査ベースドライバＱｂｗ及び走査電圧ドライバＱｗに入力される信号ｂｗ−ｓ及びｗ−ｓがハイレベルになることによって、ドライバＱｂｗ及びＱｗがオンになり、また、選択された走査電極Ｓｎ及び補助電極Ａ２ｎ−１に接続されている走査ドライバＩＣｓのドライバ信号ｓ２、ｓ３がハイレベルになることによって、ドライバＳ２及びＳ３の立ち下げ側スイッチがオンになる。このため、選択された走査電極Ｓｎ及び補助電極Ａ２ｎ−１にのみ走査パルスが印加され、それ以外の走査電極、補助電極は走査ベースパルスが印加される。
【００９７】
維持期間３−ｆでは、先ず、図４８及び図５３に示すように、維持電極Ｃ及び補助電極Ａに夫々負極性の維持パルスＰｓｕｓ−ｃ及びＰｓｕｓ−Ａを印加する。このとき、アドレス期間２−ｆで選択的に書き込まれた表示セルにおいては、走査電極Ｓに正電荷が蓄積され、奇数補助電極及び維持電極Ｃの奇数補助電極側に負電荷が蓄積されているので、維持パルスが印加されると、電極間の電位差が最小放電電圧を越えて、図７７（ａ）に示すように、放電が発生する。そして、放電が発生すると、各電極に印加されている電圧を打ち消すように壁電荷が配置される。従って、図７７ｂ（ｃ）に示すように、維持電極Ｃ及び補助電極Ａに正電荷が蓄積され、走査電極Ｓに負電荷が蓄積される。この期間においては、図５３及び図６５に示すように、夫々走査電極及び補助電極側のＧＮＤ立ち上げドライバＱｇｕｐ並びに維持電極側の維持電圧ドライバＱｓｃに入力される信号ｇｕ−ｓ及びｓ−ｃがハイレベルになることで、ドライバＱｇｕｐ及びＱｓｃオンになり、走査電極、補助電極はＧＮＤ電圧に保持され、維持電極に維持パルスが印加される。
【００９８】
次いで、図４８及び図５４に示すように、走査電極Ｓに負極性の維持パルスＰｓｕｓ−ｓを印加する。このとき、維持パルスＰｓｕｓ−ｃ及びＰｓｕｓ−Ａの印加により放電が発生した表示セルにおいては、維持電極Ｃ及び補助電極Ａに正電荷が蓄積され、走査電極Ｓに負電荷が蓄積されているので、負電圧のパルスが走査電極Ｓに印加されると、壁電荷との重畳によって、電極間の電位差が最小放電電圧を越えて、図７８（ａ）に示すように、放電が発生する。そして、放電が発生すると、各電極に印加されている電圧を打ち消すように壁電荷が配置される。従って、図７８（ｂ）に示すように、維持電極Ｃ及び補助電極Ａに負電荷が蓄積され、走査電極Ｓに正電荷が蓄積される。その後、維持期間３−ｆでは、維持パルスＰｓｕｓ−ｃ及びＰｓｕｓ−Ａの印加と維持パルスＰｓｕｓ−ｓの印加とを繰り返すことにより、選択された表示セルの発光を維持する。この期間においては、図５４及び図７６に示すように、夫々走査電極及び補助電極側の維持電圧ドライバＱｓ並びに維持電極側の維持電圧ドライバＱｇｃに入力される信号ｓ−ｓ及びｇｃ−ｃがハイレベルになることによって、ドライバＱｓ及びＱｇｃがオンになり、走査電極、補助電極に維持パルスが印加され、維持電極がＧＮＤ電圧に保持される。
【００９９】
そして、期間１−ｆ乃至３−ｆまでの工程によりフレームｆの１つのサブフィールドを構成し、これを必要な回数繰り返してフレームｆを構成する。
【０１００】
次のフレームｆ＋１のリセット期間１−（ｆ＋１）では、先ず、図４８及び図５５に示すように、走査電極Ｓ全体、補助電極Ａ及び維持電極Ｃ全体に夫々リセットパルスＰｐｒ−ｓ、Ｐｐｒ−Ａ及びＰｐｒ−ｃを印加する。リセットパルスＰｐｒ−ｓは正極性であるが、リセットパルスＰｐｒ−Ａ及びＰｐｒ−ｃは負極性である。これらのリセットパルスによって、図７９（ａ）に示すように、隣り合う走査電極Ｓ及び維持電極Ｃ間でリセット放電が発生する。そして、リセット放電によって発生した空間電荷は、各電極に印加されている電圧を打ち消すように、図７９（ｂ）に示すように、走査電極Ｓ上に負極性の壁電荷として蓄積され、維持電極Ｃ及び補助電極Ａ上に正極性の壁電荷として蓄積される。この期間においては、図５５及び図６７に示すように、夫々走査電極及び補助電極側のリセットドライバＱｒ並びに維持電極側の維持電圧ドライバＱｓｃに入力される信号ｒ−ｓ及びｓｃ−ｃがハイレベルになることによって、ドライバＱｒ及びＱｓｃがオンになり、走査電極、補助電極、維持電極にリセットパルスが印加される。
【０１０１】
その後、図４８及び図５６に示すように、リセットパルスを立ち下げると、蓄積された壁電荷による電位差が放電開始電圧を超え、図８０（ａ）に示すように、自己消去放電が発生する。この結果、図８０（ｂ）に示すように、自己消去放電によりほとんどの壁電荷が消滅する。この期間においては、図５６及び図６８に示すように、夫々走査電極側及び補助電極側のＧＮＤ立ち下げドライバＱｄｗｎ並びに維持電極側のＧＮＤドライバＱｇｃに入力される信号ｇｄ−ｓ及びｇｃ−ｃがハイレベルになることによって、ドライバＱｄｗｎ及びＱｇｃがオンになり、走査電極、補助電極、維持電極はＧＮＤ電位となる。
【０１０２】
更に、図４８及び図５７に示すように、走査電極Ｓ全体に消去パルスＰｅ−ｓを印加する。この結果、図８１（ａ）に示すように、弱い放電が発生し、図８１（ｂ）に示すように、自己消去放電によって消去しきれなかった壁電荷が完全に消去される。この期間においては、図５７及び図６９に示すように、走査電極側及び補助電極側の消去ドライバＱｅに入力される信号ｅ−ｓがハイレベルになることで、ドライバＱｅがオンになり、走査電極、補助電極に消去パルスが印加される。
【０１０３】
アドレス期間２−（ｆ＋１）では、図４８及び図５８に示すように、維持電極Ｃ全体をＧＮＤレベルに保持し、偶数バイアスドライバＱｂｅにより偶数補助電極群Ａevenをバイアス電位に保持する。
【０１０４】
また、書き込みが行われる行の走査電極Ｓｎには、負極性の走査パルスＰｓｃ−ｓを印加し、奇数補助電極群Ａoddの電位は、奇数接続ドライバＱｃｏにより維持電極Ｃの電位と同一のＧＮＤとする。この結果、図８２（ａ）に示すように、選択された表示セルにおいて走査電極Ｓｎ及び補助電極Ａ２ｎ−２とデータ電極Ｄとの間で対向放電が発生し、この放電をトリガとして維持電極Ｃｎ−１と補助電極Ａ２ｎ−２間で面放電が発生し、更に維持電極Ｃｎ−１及び走査電極Ｓｎ間で書込放電が発生する。このため、図８２（ｂ）に示すように、走査電極Ｓｎに正電荷が蓄積され、補助電極Ａ２ｎ−２及び維持電極Ｃｎ−１の補助電極Ａ２ｎ−２側に負電荷が蓄積される。
【０１０５】
この期間においては、図５８及び図７０に示すように、夫々走査ベースドライバＱｂｗ及び走査電圧ドライバＱｗに入力される信号ｂｗ−ｓ及びｗ−ｓがハイレベルになることによって、ドライバＱｂｗ及びＱｗがオンになり、また、選択された走査電極Ｓｎ及び補助電極Ａ２ｎ−２に接続されている走査ドライバＩＣｓのドライバ信号ｓ２及びｓ１がハイレベルになることによって、ドライバＳ２及びＳ１の立ち下げ側スイッチがオンになる。このため、選択された走査電極Ｓｎ及び補助電極Ａ２ｎ−２にのみ走査パルスが印加され、それ以外の走査電極、補助電極は走査ベースパルスが印加される。
【０１０６】
維持期間３−（ｆ＋１）では、先ず、図４８及び図５９に示すように、維持電極Ｃ及び補助電極Ａに夫々負極性の維持パルスＰｓｕｓ−ｃ及びＰｓｕｓ−Ａを印加する。このとき、アドレス期間２−（ｆ＋１）で選択的に書き込まれた表示セルにおいては、走査電極Ｓに正電荷が蓄積され、偶数補助電極及び維持電極Ｃの偶数補助電極側に負電荷が蓄積されているので、維持パルスが印加されると、電極間の電位差が最小放電電圧を越えて、図８３（ａ）に示すように、放電が発生する。そして、放電が発生すると、各電極に印加されている電圧を打ち消すように壁電荷が配置される。従って、図８３（ｂ）に示すように、維持電極Ｃ及び補助電極Ａに正電荷が蓄積され、走査電極Ｓに負電荷が蓄積される。この期間においては、図５９及び図７１に示すように、夫々走査電極及び補助電極側のＧＮＤ立ち上げドライバＱｇｕｐ並びに維持電極側の維持電圧ドライバＱｓｃに入力される信号ｇｕ−ｓ及びｓ−ｃがハイレベルになることで、ドライバＱｇｕｐ及びＱｓｃがオンになり、走査電極、補助電極はＧＮＤ電圧に保持され、維持電極に維持パルスが印加される。
【０１０７】
次いで、図４８及び図６０に示すように、走査電極Ｓに負極性の維持パルスＰｓｕｓ−ｓを印加する。このとき、維持パルスＰｓｕｓ−ｃ及びＰｓｕｓ−Ａの印加により放電が発生した表示セルにおいては、維持電極Ｃ及び補助電極Ａに正電荷が蓄積され、走査電極Ｓに負電荷が蓄積されているので、負電圧のパルスが走査電極Ｓに印加されると、壁電荷との重畳によって、電極間の電位差が最小放電電圧を越えて、図８４（ａ）に示すように、放電が発生する。そして、放電が発生すると、各電極に印加されている電圧を打ち消すように壁電荷が配置される。従って、図８４（ｂ）に示すように、維持電極Ｃ及び補助電極Ａに負電荷が蓄積され、走査電極Ｓに正電荷が蓄積される。その後、維持期間３−（ｆ＋１）では、維持パルスＰｓｕｓ−ｃ及びＰｓｕｓ−Ａの印加と維持パルスＰｓｕｓ−ｓの印加とを繰り返すことにより、選択された表示セルの発光を維持する。この期間においては、図６０及び図７２に示すように、夫々走査電極及び補助電極側の維持電圧ドライバＱｓ並びに維持電極側の維持電圧ドライバＱｇｃに入力される信号ｓ−ｓ及びｇｃ−ｃがハイレベルになることによって、ドライバＱｓ及びＱｇｃがオンになり、走査電極、補助電極に維持パルスが印加され、維持電極がＧＮＤ電圧に保持される。
【０１０８】
そして、期間１−（ｆ＋１）乃至３−（ｆ＋１）までの工程によりフレーム（ｆ＋１）の１つのサブフィールドを構成し、これを必要な回数繰り返してフレームｆ＋１を構成する。
【０１０９】
このように、第２の実施例に係るプラズマディスプレイの駆動方法では、フレームｆのサブフィールドで書込を行う走査電極Ｓｎの下側の補助電極Ａ２ｎ−１を含む奇数補助電極群Ａoddの電位をアドレス期間２−ｆにおいて常に維持電極Ｃｎと同電位とし、走査電極Ｓｎの上側の補助電極Ａ２ｎ−２を含む偶数補助電極群Ａevenの電位をアドレス期間２−ｆにおいて常にバイアス電位に保持している。このバイアス電圧は維持電圧とＧＮＤ電圧の中間レベルとなっているので、第１の実施例と同様、図７６（ａ）に示すように、書込放電は走査電極Ｓｎとデータ電極Ｄとの間で発生する対向放電をトリガとする走査電極Ｓｎとこの走査電極Ｓｎの下側の補助電極Ａ２ｎ−１を含む奇数補助電極群Ａodd及び維持電極Ｃｎとの間の面放電となる。また、走査電極Ｓｎの上側の補助電極Ａ２ｎ−２を含む偶数補助電極群Ａevenの電位はバイアス電位に保持されているため、走査電極Ｓｎとの間の面放電は発生しない。
【０１１０】
更に、第２の実施例の駆動方法では、フレームｆ＋１のサブフィールドで書込を行う走査電極Ｓｎの上側の補助電極Ａ２ｎ−２を含む偶数補助電極群Ａevenの電位をアドレス期間２−（ｆ＋１）において常に維持電極Ｃｎ−１と同電位とし、走査電極Ｓｎの下側の補助電極Ａ２ｎ−１を含む奇数補助電極群Ａoddの電位をアドレス期間２−（ｆ＋１）において常にバイアス電位に保持している。前述のように、このバイアス電圧は維持電圧とＧＮＤ電圧の中間レベルとなっているので、第１の実施例と同様、図８２（ａ）に示すように、書込放電は走査電極Ｓｎとデータ電極Ｄとの間で発生する対向放電をトリガとする走査電極Ｓｎとこの走査電極Ｓｎの上側の補助電極Ａ２ｎ−２を含む偶数補助電極群Ａeven及び維持電極Ｃｎ−１との間の面放電となる。また、走査電極Ｓｎの下側の補助電極Ａ２ｎ−１を含む奇数補助電極群Ａoddの電位はバイアス電位に保持されているため、走査電極Ｓｎとの間の面放電は発生しない。
【０１１１】
この結果、１フレーム毎に走査ラインの下側を利用する場合と上側を利用する場合とが交互に入れ替わるインタレース駆動となる。図８５はフレームｆの走査期間の発光箇所を示す模式図、図８６はフレームｆの維持期間の発光箇所を示す模式図、図８７はフレームｆ＋１の走査期間の発光箇所を示す模式図、図８８はフレームｆ＋１の維持期間の発光箇所を示す模式図である。
【０１１２】
図８５乃至８８に示すように、フレームｆとフレームｆ＋１とではアドレス放電及び維持放電が発生する箇所がずれている。このように、本実施例でも、フレームｆとフレームｆ＋１とが繰り返して表示される。
【０１１３】
また、第２の実施例では、補助電極Ａを奇数補助電極群Ａoddと偶数補助電極群Ａevenとに区分し、アドレス期間中の走査期間において、奇数補助電極群Ａoddと偶数補助電極群Ａeveの各電位をバイアス電位と維持電極の電位と同一の電位とに１フレーム毎に入れ替えていることに特徴がある。
【０１１４】
このため、補助電極に走査パルス（第１の実施例におけるＰｓｃ−Ａ）を印加する必要がないので、走査ドライバの数を半減し、駆動回路のコストを削減できる。また、走査ベース電圧とバイアス電圧とが分離されるため、バイアス電圧を最適化することが可能となり、動作電圧マージンが拡大する。
【０１１５】
図８９は横軸にバイアス電圧Ｖbiasをとり、縦軸に走査電圧Ｖｗをとって駆動電圧もマージンを示すグラフ図である。
【０１１６】
図８９において、直線Ｃ１は、フレームｆのサブフィールドの走査期間で走査電極Ｓｎとデータ電極Ｄとの間で対向放電が発生した場合に走査電極Ｓｎと奇数補助電極群Ａoddとの間で面放電が発生する最低の走査電圧Ｖｗminを示している。走査電圧Ｖｗminはバイアス電圧Ｖbiasによらず一定である。
【０１１７】
曲線Ｃ２は、フレームｆのサブフィールドの走査期間で走査電極Ｓｎとデータ電極Ｄとの間で対向放電が発生した場合に走査電極Ｓｎと偶数補助電極群Ａevenとの間で誤放電の面放電が発生し始める走査電圧Ｖｗmax１を示している。バイアス電圧Ｖbiasが小さい場合、走査電圧Ｖｗとバイアス電圧Ｖbiasとの電位差が大きくなるので、走査電極Ｓｎと偶数補助電極群Ａevenとの間で誤放電の面放電が発生しやすくなり、Ｖｗmax１は低下する。これに対し、バイアス電圧Ｖbiasを大きくすると、走査電圧Ｖｗとバイアス電圧Ｖbiasとの電位差が小さくなるので、走査電極Ｓｎと偶数補助電極群Ａevenとの間での誤放電の面放電は発生しにくくなり、Ｖｗmax１は上昇する。
【０１１８】
曲線Ｃ３は、フレームｆのサブフィールドの走査期間で走査電極Ｓｎとデータ電極Ｄで対向放電が発生した場合に維持電極Ｃｎと偶数補助電極群Ａevenとの間で誤放電の面放電が発生し始める走査電圧Ｖｗmax２を示している。この期間の維持電極Ｃｎの電位はＧＮＤレベルであり、バイアス電圧Ｖbiasが小さい場合、ＧＮＤレベルとバイアス電圧Ｖbiasとの電位差が小さくなるので、維持電極Ｃｎと偶数補助電極群Ａevenとの間での誤放電の面放電が発生しにくくなり、Ｖｗmax２は上昇する。一方、バイアス電圧Ｖbiasを大きくすると、ＧＮＤレベルとバイアス電圧Ｖbiasとの電位差が大きくなるので、維持電極Ｃｎと偶数補助電極群Ａevenとの間で誤放電の面放電が発生しやすくなり、Ｖｗmax２は低下する。
【０１１９】
動作電圧マージンは線１〜３に囲まれた領域（斜線で示す領域）になり、バイアス電圧Ｖbiasは独立してコントロールできるので、動作電圧マージンが最も広い点にバイアス電圧Ｖbiasを調節することが可能となる。
【０１２０】
次に、本発明の第３の実施例について説明する。第３の実施例では、表示セルの構成が第１及び第２の実施例と相違しているが、駆動回路の構成は第２の実施例と同様である。図９０は本発明の第３の実施例に係るＡＣ型プラズマディスプレイの表示セルの構成を示す模式的斜視図である。
【０１２１】
第３の実施例においては、図９０に示すように、補助電極１５用のトレース電極が設けられていない。
【０１２２】
第１の実施例の駆動方法においては、補助電極の電位を主に走査電極の電位と同様に変化させている。従って、第１の実施例の駆動方法において、同一走査電極上の放電セル数が多い等の理由でアドレス放電時の放電ピーク電流が大きくなった場合、走査電極及び補助電極の抵抗が大きいときには、放電ピーク電流によって電圧降下が生じる。このため、安定してアドレス放電を行うための走査電圧Ｖｗが上昇してしまう。従って、補助電極Ａには低抵抗のトレース電極が必要とされている。
【０１２３】
一方、第２の実施例の駆動方法では、補助電極の電位を主に維持電極の電位と同様に変化させている。このため、放電ピーク電流によるパネルの電極抵抗の影響が現れやすいアドレス期間のアドレス放電への影響は小さいので、補助電極の電極抵抗が高い場合に、補助電極Ａodd及びＡevenにトレース電極を設けなくても、動作電圧マージンは圧迫されない。
【０１２４】
そこで、第３の実施例では、前述のようなパネル構造とすることにより、第１及び第２の実施例では発光している表示セルの中心に近い部分に存在し発光を遮るトレース電極をなくし、発光輝度及び発光効率を改善することができる。
【０１２５】
次に、第２及び第３の実施例に係るプラズマディスプレイの他の駆動方法について説明する。図９１は第２及び第３の実施例に係るＡＣ型プラズマディスプレイを駆動する第２の駆動方法を示すタイミングチャートである。図９２は第２の駆動方法における各ドライバの動作を示すタイミングチャートである。
【０１２６】
この第２の駆動方法では、フレームｆを構成するサブフィールドのアドレス期間及び維持期間においては、奇数補助電極群Ａoddの電位をバイアス電位に保持し、偶数補助電極群Ａevenの電位を維持電極群と同一電位に保持する。一方、フレームｆ＋１を構成するサブフィールドのアドレス期間及び維持期間においては、偶数補助電極群Ａevenの電位をバイアス電位に保持し、奇数補助電極群Ａoddの電位を維持電極群と同一電位に保持する。
【０１２７】
この第２の駆動方法においては、あるフレームで維持発光を行わない補助電極の電位が維持期間中もバイアス電位となっているため、維持放電を行っている走査電極及び維持電極における電荷の縦方向への広がりが抑制され、維持電圧の動作電圧マージンが拡大する。
【０１２８】
図９３乃至図９５は第２の実施例の前述の駆動方法（第１の駆動方法）での維持期間中の電荷の移動を示す図であって、図９６乃至図９８は第２の駆動方法での維持期間中の電荷の移動を示す図であって、（ａ）は各駆動期間を特定するタイミングチャート、（ｂ）は放電中の電荷の分布を示す模式図、（ｃ）は放電後の電荷の分布を示す模式図である。なお、図９３（ａ）乃至図９８（ａ）に示すタイミングチャートにおいて、太線で示した部分が該当する駆動期間である。また、図９３乃至図９８には、フレームｆ＋１において走査電極Ｓｎ＋１と補助電極Ａ２ｎ及び維持電極Ｃｎとの間で維持発光を行い、走査電極Ｓｎと補助電極Ａ２ｎ−２及び維持電極Ｃｎ−１との間では維持発光を行わない表示の場合を示している。
【０１２９】
前述の駆動方法では、維持発光を走査電極Ｓｎ＋１と補助電極Ａ２ｎ及び維持電極Ｃｎとの間で行っているが、維持期間において、補助電極Ａ２ｎ−１及びＡ２ｎには、図９３（ａ）乃至図９５（ａ）に示すように、いずれも維持電極Ｃｎと同一のパルスを印加している。従って、走査電極Ｓｎと補助電極Ａ２ｎ−１との間の電位差が大きく、かつ電極間ギャップが狭いため、図９３（ｂ）及び図９４（ｂ）に示すように、走査電極Ｓｎと補助電極Ａ２ｎ−１との間での誤放電が発生する場合がある。
【０１３０】
また、走査電極Ｓｎと補助電極Ａ２ｎ−１との間で誤放電が発生すると、図９４（ｃ）に示すように、走査電極Ｓｎ上に壁電荷が形成され、図９５（ｂ）に示すように、次の維持パルスで走査電極Ｓｎと補助電極Ａ２ｎ−２との間での誤放電が発生する場合がある。
【０１３１】
このように、前述の駆動方法では、発光を選択していない箇所においても次々と放電が発生してしまい、正しい表示が得られなくなる場合がある。この現象は、特に維持電圧を高くすると発生しやすくなるため、維持電圧の設定できる電圧が制限される。
【０１３２】
これに対し、第２の駆動方法では、維持放電を走査電極Ｓｎ＋１と補助電極Ａ２ｎ及び維持電極Ｃｎとの間で行っているが、維持期間において、図９６（ａ）乃至図９６（ａ）に示すように、補助電極Ａ２ｎ−１の電位をバイアス電圧に保持する。このように、補助電極Ａ２ｎ−１の電位をバイアス電圧に保持することにより、走査電極Ｓｎと補助電極Ａ２ｎ−１との間の電位差及び維持電極Ｃｎと補助電極Ａ２ｎ−１との間の電位差が小さくなる。従って、図９６（ｂ）乃至図９８（ｂ）に示すように、走査電極Ｓｎと補助電極Ａ２ｎ−１との間及び維持電極Ｃｎと補助電極Ａ２ｎ−１との間での誤放電は発生しない。このため、維持電圧の設定可能な電圧を拡大することができる。
【０１３３】
図９９は第２及び第３の実施例に係るＡＣ型プラズマディスプレイを駆動する第３の駆動方法を示すタイミングチャートである。図１００は第３の駆動方法における各ドライバの動作を示すタイミングチャートである。
【０１３４】
この第３の駆動方法では、フレームｆの全ての期間において、奇数補助電極群Ａoddの電位をバイアス電位に保持し、偶数補助電極群Ａevenの電位を維持電極群の電位と同一電位に保持する。一方、フレームｆ＋１の全ての期間において、偶数補助電極群Ａevenの電位をバイアス電位に保持し、奇数補助電極群Ａoddの電位を維持電極群の電位と同一電位に保持する。
【０１３５】
この第３の駆動方法においては、リセット期間を含む全ての期間において奇数補助電極群又は偶数補助電極群の電位をバイアス電位に保持しているため、バイアス電位に保持されている補助電極と走査電極との間でのリセット放電が抑制される。このため、リセット放電の放電面積が減少し、黒表示の平均輝度を低減することができる。
【０１３６】
図１０１は第２の実施例の前述の駆動方法でのリセット期間中の電荷の移動を示す図であって、図１０２は第３の駆動方法でのリセット期間中の電荷の移動を示す図であって、（ａ）は各駆動期間を特定するタイミングチャート、（ｂ）は放電中の電荷の分布を示す模式図である。なお、図１０１（ａ）及び図１０２（ａ）に示すタイミングチャートにおいて、太線で示した部分が該当する駆動期間である。
【０１３７】
前述の駆動方法では、走査電極ＳｎにリセットパルスＰｐｒ−ｓを印加する際、走査電極Ｓｎに隣接する補助電極Ａ２ｎ−１及びＡ２ｎ−２にはリセットパルスＰｐｒ−Ａを印加している。このため、図１０１（ｂ）に示すように、走査電極Ｓｎと補助電極Ａ２ｎ−１及びＡ２ｎ−２との間でリセット放電が発生する場合がある。リセット放電は走査電極の両端で発生することになる。
【０１３８】
これに対し、第３の駆動方法では、走査電極ＳｎにリセットパルスＰｐｒ−ｓを印加する際、走査電極Ｓｎに隣接する補助電極のうち下側の補助電極Ａ２ｎ−１のみにリセットパルスＰｐｒ−Ａを印加し、上側の補助電極Ａ２ｎ−２の電位はバイアス電圧に保持する。このため、走査電極Ｓｎと補助電極Ａ２ｎ−２との間の電位差が小さくなるため、リセット放電は走査電極Ｓｎと補助電極Ａ２ｎ−１との間のみで発生し、走査電極Ｓｎと補助電極Ａ２ｎ−２との間では発生しない。従って、リセット放電が発生する面積が減少するので、黒表示の平均輝度が低減される。
【０１３９】
なお、第２の駆動方法と第３の駆動方法を組合わせてもよい。
【０１４０】
【発明の効果】
以上詳述したように、本発明によれば、全ての走査電極と維持電極との間に行方向に延びる複数本の補助電極を設けているので、補助電極に印加する信号を適切に変化させることにより、インタレース表示で誤放電を防止することができる。例えば、駆動装置によりこれらの補助電極に印加される信号（バイアス電位及び駆動信号）を第１及び第２のフレーム間でアドレス期間中に奇数番目のものと偶数番目のものとで切り替えることにより、アドレス放電が発生する箇所がフレーム毎に切替わり、インタレース表示を行うことができる。このため、全ての走査電極と維持電極間の電極間ギャップが発光に寄与し、高精細な表示を行うことができる。また、アドレスが行われない補助電極には、バイアス電位を印加するので、その補助電極に隣接する維持電極及び走査電極との間の誤放電を防止することができ、動作電圧のマージンを拡大することができる。
【０１４１】
更に、アドレス期間中の補助電極に供給される信号をバイアス電位と維持電極に印加される駆動信号との間で切り替えることにより、補助電極に走査パルスを印加する必要がなくなるので、駆動装置を簡素化により低コスト化することができる。また、バイアス電位を独立して制御できるので、その最適化が容易になり、動作電圧マージンをより一層拡大することができる。
【０１４２】
更にまた、維持期間において一方の補助電極の電位をバイアス電位に保持することにより、その補助電極とそれに隣接する走査電極及び維持電極との間の電位差を小さくし、これらの電極間の誤放電をより一層発生しにくくすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るＡＣ型プラズマディスプレイの表示セルの構成を示す模式的斜視図である。
【図２】第１の実施例に係るＡＣ型プラズマディスプレイにおける駆動回路を示すブロック図である。
【図３】（ａ）は走査電極３及び補助電極１５側の駆動回路を示す回路図、（ｂ）は維持電極４側の駆動回路を示す回路図、（ｃ）はデータドライバ２８を示す回路図である。
【図４】第１の実施例に係るＡＣ型プラズマディスプレイを駆動する駆動方法を示すタイミングチャートである。
【図５】第１の実施例における各タイミングを特定するタイミングチャートである。
【図６】同じく、第１の実施例における各タイミングを特定する図であって、図５に示すタイミングの次のタイミングを示すタイミングチャートである。
【図７】同じく、第１の実施例における各タイミングを特定する図であって、図６に示すタイミングの次のタイミングを示すタイミングチャートである。
【図８】同じく、第１の実施例における各タイミングを特定する図であって、図７に示すタイミングの次のタイミングを示すタイミングチャートである。
【図９】同じく、第１の実施例における各タイミングを特定する図であって、図８に示すタイミングの次のタイミングを示すタイミングチャートである。
【図１０】同じく、第１の実施例における各タイミングを特定する図であって、図９に示すタイミングの次のタイミングを示すタイミングチャートである。
【図１１】同じく、第１の実施例における各タイミングを特定する図であって、図１０に示すタイミングの次のタイミングを示すタイミングチャートである。
【図１２】同じく、第１の実施例における各タイミングを特定する図であって、図１１に示すタイミングの次のタイミングを示すタイミングチャートである。
【図１３】同じく、第１の実施例における各タイミングを特定する図であって、図１２に示すタイミングの次のタイミングを示すタイミングチャートである。
【図１４】同じく、第１の実施例における各タイミングを特定する図であって、図１３に示すタイミングの次のタイミングを示すタイミングチャートである。
【図１５】同じく、第１の実施例における各タイミングを特定する図であって、図１４に示すタイミングの次のタイミングを示すタイミングチャートである。
【図１６】同じく、第１の実施例における各タイミングを特定する図であって、図１５に示すタイミングの次のタイミングを示すタイミングチャートである。
【図１７】第１の実施例での各タイミングにおける駆動回路の動作を示す模式図である。
【図１８】同じく、第１の実施例での各タイミングにおける駆動回路の動作を示す図であって、図１７に示すタイミングの次のタイミングを示す模式図である。
【図１９】同じく、第１の実施例での各タイミングにおける駆動回路の動作を示す図であって、図１８に示すタイミングの次のタイミングを示す模式図である。
【図２０】同じく、第１の実施例での各タイミングにおける駆動回路の動作を示す図であって、図１９に示すタイミングの次のタイミングを示す模式図である。
【図２１】同じく、第１の実施例での各タイミングにおける駆動回路の動作を示す図であって、図２０に示すタイミングの次のタイミングを示す模式図である。
【図２２】同じく、第１の実施例での各タイミングにおける駆動回路の動作を示す図であって、図２１に示すタイミングの次のタイミングを示す模式図である。
【図２３】同じく、第１の実施例での各タイミングにおける駆動回路の動作を示す図であって、図２２に示すタイミングの次のタイミングを示す模式図である。
【図２４】同じく、第１の実施例での各タイミングにおける駆動回路の動作を示す図であって、図２３に示すタイミングの次のタイミングを示す模式図である。
【図２５】同じく、第１の実施例での各タイミングにおける駆動回路の動作を示す図であって、図２４に示すタイミングの次のタイミングを示す模式図である。
【図２６】同じく、第１の実施例での各タイミングにおける駆動回路の動作を示す図であって、図２５に示すタイミングの次のタイミングを示す模式図である。
【図２７】同じく、第１の実施例での各タイミングにおける駆動回路の動作を示す図であって、図２６に示すタイミングの次のタイミングを示す模式図である。
【図２８】同じく、第１の実施例での各タイミングにおける駆動回路の動作を示す図であって、図２７に示すタイミングの次のタイミングを示す模式図である。
【図２９】第１の実施例での各タイミングにおける電荷の移動を示す図であって、（ａ）は放電中の電荷の分布を示す模式図、（ｂ）は放電後の電荷の分布を示す模式図である。
【図３０】同じく、第１の実施例での各タイミングにおける電荷の移動を示す図であって、（ａ）は図２９に示すタイミングの次のタイミングでの放電中の電荷の分布を示す模式図、（ｂ）は図２９に示すタイミングの次のタイミングでの放電後の電荷の分布を示す模式図である。
【図３１】同じく、第１の実施例での各タイミングにおける電荷の移動を示す図であって、（ａ）は図３０に示すタイミングの次のタイミングでの放電中の電荷の分布を示す模式図、（ｂ）は図３０に示すタイミングの次のタイミングでの放電後の電荷の分布を示す模式図である。
【図３２】同じく、第１の実施例での各タイミングにおける電荷の移動を示す図であって、（ａ）は図３１に示すタイミングの次のタイミングでの放電中の電荷の分布を示す模式図、（ｂ）は図３１に示すタイミングの次のタイミングでの放電後の電荷の分布を示す模式図である。
【図３３】同じく、第１の実施例での各タイミングにおける電荷の移動を示す図であって、（ａ）は図３２に示すタイミングの次のタイミングでの放電中の電荷の分布を示す模式図、（ｂ）は図３２に示すタイミングの次のタイミングでの放電後の電荷の分布を示す模式図である。
【図３４】同じく、第１の実施例での各タイミングにおける電荷の移動を示す図であって、（ａ）は図３３に示すタイミングの次のタイミングでの放電中の電荷の分布を示す模式図、（ｂ）は図３３に示すタイミングの次のタイミングでの放電後の電荷の分布を示す模式図である。
【図３５】同じく、第１の実施例での各タイミングにおける電荷の移動を示す図であって、（ａ）は図３４に示すタイミングの次のタイミングでの放電中の電荷の分布を示す模式図、（ｂ）は図３５に示すタイミングの次のタイミングでの放電後の電荷の分布を示す模式図である。
【図３６】同じく、第１の実施例での各タイミングにおける電荷の移動を示す図であって、（ａ）は図３５に示すタイミングの次のタイミングでの放電中の電荷の分布を示す模式図、（ｂ）は図３６に示すタイミングの次のタイミングでの放電後の電荷の分布を示す模式図である。
【図３７】同じく、第１の実施例での各タイミングにおける電荷の移動を示す図であって、（ａ）は図３５に示すタイミングの次のタイミングでの放電中の電荷の分布を示す模式図、（ｂ）は図３５に示すタイミングの次のタイミングでの放電後の電荷の分布を示す模式図である。
【図３８】同じく、第１の実施例での各タイミングにおける電荷の移動を示す図であって、（ａ）は図３６に示すタイミングの次のタイミングでの放電中の電荷の分布を示す模式図、（ｂ）は図３６に示すタイミングの次のタイミングでの放電後の電荷の分布を示す模式図である。
【図３９】同じく、第１の実施例での各タイミングにおける電荷の移動を示す図であって、（ａ）は図３７に示すタイミングの次のタイミングでの放電中の電荷の分布を示す模式図、（ｂ）は図３７に示すタイミングの次のタイミングでの放電後の電荷の分布を示す模式図である。
【図４０】同じく、第１の実施例での各タイミングにおける電荷の移動を示す図であって、（ａ）は図３８に示すタイミングの次のタイミングでの放電中の電荷の分布を示す模式図、（ｂ）は図３８に示すタイミングの次のタイミングでの放電後の電荷の分布を示す模式図である。
【図４１】第１の実施例におけるフレームｆの走査期間の発光箇所を示す模式図である。
【図４２】第１の実施例におけるフレームｆの維持期間の発光箇所を示す模式図である。
【図４３】第１の実施例におけるフレームｆ＋１の走査期間の発光箇所を示す模式図である。
【図４４】第１の実施例におけるフレームｆ＋１の維持期間の発光箇所を示す模式図である。
【図４５】フレームｆとフレームｆ＋１との間における維持発光の発光箇所の遷移を示す模式図である。
【図４６】本発明の第２の実施例に係るＡＣ型プラズマディスプレイにおける駆動回路を示すブロック図である。
【図４７】（ａ）は走査電極３側の駆動回路を示す回路図、（ｂ）は維持電極４及び補助電極１５側の駆動回路を示す回路図、（ｃ）はデータドライバ２８を示す回路図である。
【図４８】第２の実施例に係るＡＣ型プラズマディスプレイを駆動する駆動方法を示すタイミングチャートである。
【図４９】第２の実施例における各タイミングを特定するタイミングチャートである。
【図５０】同じく、第２の実施例における各タイミングを特定する図であって、図４９に示すタイミングの次のタイミングを示すタイミングチャートである。
【図５１】同じく、第２の実施例における各タイミングを特定する図であって、図５０に示すタイミングの次のタイミングを示すタイミングチャートである。
【図５２】同じく、第２の実施例における各タイミングを特定する図であって、図５１に示すタイミングの次のタイミングを示すタイミングチャートである。
【図５３】同じく、第２の実施例における各タイミングを特定する図であって、図５２に示すタイミングの次のタイミングを示すタイミングチャートである。
【図５４】同じく、第２の実施例における各タイミングを特定する図であって、図５３に示すタイミングの次のタイミングを示すタイミングチャートである。
【図５５】同じく、第２の実施例における各タイミングを特定する図であって、図５４に示すタイミングの次のタイミングを示すタイミングチャートである。
【図５６】同じく、第２の実施例における各タイミングを特定する図であって、図５５に示すタイミングの次のタイミングを示すタイミングチャートである。
【図５７】同じく、第２の実施例における各タイミングを特定する図であって、図５６に示すタイミングの次のタイミングを示すタイミングチャートである。
【図５８】同じく、第２の実施例における各タイミングを特定する図であって、図５７に示すタイミングの次のタイミングを示すタイミングチャートである。
【図５９】同じく、第２の実施例における各タイミングを特定する図であって、図５８に示すタイミングの次のタイミングを示すタイミングチャートである。
【図６０】同じく、第２の実施例における各タイミングを特定する図であって、図５９に示すタイミングの次のタイミングを示すタイミングチャートである。
【図６１】第２の実施例での各タイミングにおける駆動回路の動作を示す模式図である。
【図６２】同じく、第２の実施例での各タイミングにおける駆動回路の動作を示す図であって、図６１に示すタイミングの次のタイミングを示す模式図である。
【図６３】同じく、第２の実施例での各タイミングにおける駆動回路の動作を示す図であって、図６２に示すタイミングの次のタイミングを示す模式図である。
【図６４】同じく、第２の実施例での各タイミングにおける駆動回路の動作を示す図であって、図６３に示すタイミングの次のタイミングを示す模式図である。
【図６５】同じく、第２の実施例での各タイミングにおける駆動回路の動作を示す図であって、図６４に示すタイミングの次のタイミングを示す模式図である。
【図６６】同じく、第２の実施例での各タイミングにおける駆動回路の動作を示す図であって、図６５に示すタイミングの次のタイミングを示す模式図である。
【図６７】同じく、第２の実施例での各タイミングにおける駆動回路の動作を示す図であって、図６６に示すタイミングの次のタイミングを示す模式図である。
【図６８】同じく、第２の実施例での各タイミングにおける駆動回路の動作を示す図であって、図６７に示すタイミングの次のタイミングを示す模式図である。
【図６９】同じく、第２の実施例での各タイミングにおける駆動回路の動作を示す図であって、図６８に示すタイミングの次のタイミングを示す模式図である。
【図７０】同じく、第２の実施例での各タイミングにおける駆動回路の動作を示す図であって、図６９に示すタイミングの次のタイミングを示す模式図である。
【図７１】同じく、第２の実施例での各タイミングにおける駆動回路の動作を示す図であって、図７０に示すタイミングの次のタイミングを示す模式図である。
【図７２】同じく、第２の実施例での各タイミングにおける駆動回路の動作を示す図であって、図７１に示すタイミングの次のタイミングを示す模式図である。
【図７３】第２の実施例での各タイミングにおける電荷の移動を示す図であって、（ａ）は放電中の電荷の分布を示す模式図、（ｂ）は放電後の電荷の分布を示す模式図である。
【図７４】同じく、第２の実施例での各タイミングにおける電荷の移動を示す図であって、（ａ）は図７３に示すタイミングの次のタイミングでの放電中の電荷の分布を示す模式図、（ｂ）は図７３に示すタイミングの次のタイミングでの放電後の電荷の分布を示す模式図である。
【図７５】同じく、第２の実施例での各タイミングにおける電荷の移動を示す図であって、（ａ）は図７４に示すタイミングの次のタイミングでの放電中の電荷の分布を示す模式図、（ｂ）は図７４に示すタイミングの次のタイミングでの放電後の電荷の分布を示す模式図である。
【図７６】同じく、第２の実施例での各タイミングにおける電荷の移動を示す図であって、（ａ）は図７５に示すタイミングの次のタイミングでの放電中の電荷の分布を示す模式図、（ｂ）は図７５に示すタイミングの次のタイミングでの放電後の電荷の分布を示す模式図である。
【図７７】同じく、第２の実施例での各タイミングにおける電荷の移動を示す図であって、（ａ）は図７６に示すタイミングの次のタイミングでの放電中の電荷の分布を示す模式図、（ｂ）は図７６に示すタイミングの次のタイミングでの放電後の電荷の分布を示す模式図である。
【図７８】同じく、第２の実施例での各タイミングにおける電荷の移動を示す図であって、（ａ）は図７７に示すタイミングの次のタイミングでの放電中の電荷の分布を示す模式図、（ｂ）は図７７に示すタイミングの次のタイミングでの放電後の電荷の分布を示す模式図である。
【図７９】同じく、第２の実施例での各タイミングにおける電荷の移動を示す図であって、（ａ）は図７８に示すタイミングの次のタイミングでの放電中の電荷の分布を示す模式図、（ｂ）は図７８に示すタイミングの次のタイミングでの放電後の電荷の分布を示す模式図である。
【図８０】同じく、第２の実施例での各タイミングにおける電荷の移動を示す図であって、（ａ）は図７９に示すタイミングの次のタイミングでの放電中の電荷の分布を示す模式図、（ｂ）は図７９に示すタイミングの次のタイミングでの放電後の電荷の分布を示す模式図である。
【図８１】同じく、第２の実施例での各タイミングにおける電荷の移動を示す図であって、（ａ）は図８０に示すタイミングの次のタイミングでの放電中の電荷の分布を示す模式図、（ｂ）は図８０に示すタイミングの次のタイミングでの放電後の電荷の分布を示す模式図である。
【図８２】同じく、第２の実施例での各タイミングにおける電荷の移動を示す図であって、（ａ）は図８１に示すタイミングの次のタイミングでの放電中の電荷の分布を示す模式図、（ｂ）は図８１に示すタイミングの次のタイミングでの放電後の電荷の分布を示す模式図である。
【図８３】同じく、第２の実施例での各タイミングにおける電荷の移動を示す図であって、（ａ）は図８２に示すタイミングの次のタイミングでの放電中の電荷の分布を示す模式図、（ｂ）は図８２に示すタイミングの次のタイミングでの放電後の電荷の分布を示す模式図である。
【図８４】同じく、第２の実施例での各タイミングにおける電荷の移動を示す図であって、（ａ）は図８３に示すタイミングの次のタイミングでの放電中の電荷の分布を示す模式図、（ｂ）は図８３に示すタイミングの次のタイミングでの放電後の電荷の分布を示す模式図である。
【図８５】第２の実施例におけるフレームｆの走査期間の発光箇所を示す模式図である。
【図８６】第２の実施例におけるフレームｆの維持期間の発光箇所を示す模式図である。
【図８７】第２の実施例におけるフレームｆ＋１の走査期間の発光箇所を示す模式図である。
【図８８】第２の実施例におけるフレームｆ＋１の維持期間の発光箇所を示す模式図である。
【図８９】駆動電圧のマージンを示すグラフ図である。
【図９０】本発明の第３の実施例に係るＡＣ型プラズマディスプレイの表示セルの構成を示す模式的斜視図である。
【図９１】第２及び第３の実施例に係るＡＣ型プラズマディスプレイを駆動する第２の駆動方法を示すタイミングチャートである。
【図９２】第２の駆動方法における各ドライバの動作を示すタイミングチャートである。
【図９３】第１の駆動方法での維持期間中の電荷の移動を示す図であって、（ａ）は各駆動期間を特定するタイミングチャート、（ｂ）は放電中の電荷の分布を示す模式図、（ｃ）は放電後の電荷の分布を示す模式図である。
【図９４】（ａ）乃至（ｃ）は、同じく、第１の駆動方法での維持期間中の電荷の移動を示す図であって、図４４に示す工程の次工程を示す断面図である。
【図９５】（ａ）乃至（ｃ）は、同じく、第１の駆動方法での維持期間中の電荷の移動を示す図であって、図４５に示す工程の次工程を示す断面図である。
【図９６】第２の駆動方法での維持期間中の電荷の移動を示す図であって、（ａ）は各駆動期間を特定するタイミングチャート、（ｂ）は放電中の電荷の分布を示す模式図、（ｃ）は放電後の電荷の分布を示す模式図である。
【図９７】（ａ）乃至（ｃ）は、同じく、第２の駆動方法での維持期間中の電荷の移動を示す図であって、図４７に示す工程の次工程を示す断面図である。
【図９８】（ａ）乃至（ｃ）は、同じく、第２の駆動方法での維持期間中の電荷の移動を示す図であって、図４８に示す工程の次工程を示す断面図である。
【図９９】第２及び第３の実施例に係るＡＣ型プラズマディスプレイを駆動する第３の駆動方法を示すタイミングチャートである。
【図１００】第３の駆動方法における各ドライバの動作を示すタイミングチャートである。
【図１０１】第１の駆動方法でのリセット期間中の電荷の移動を示す図であって、（ａ）は各駆動期間を特定するタイミングチャート、（ｂ）は放電中の電荷の分布を示す模式図である。
【図１０２】第３の駆動方法でのリセット期間中の電荷の移動を示す図であって、（ａ）は各駆動期間を特定するタイミングチャート、（ｂ）は放電中の電荷の分布を示す模式図である。
【図１０３】従来のＡＣメモリ動作型のＰＤＰの１つの表示セルの構成を示す模式的斜視図である。
【図１０４】従来のＡＣメモリ動作型ＰＤＰにおける駆動回路を示すブロック図である。
【図１０５】（ａ）は走査電極３側の駆動回路を示す回路図、（ｂ）は維持電極４側の駆動回路を示す回路図、（ｃ）はデータドライバ２８を示す回路図である。
【図１０６】従来のＰＤＰを駆動する駆動方法を示すタイミングチャートである。
【図１０７】第２の従来例におけるフレームｆの走査期間の発光箇所を示す模式図である。
【図１０８】第２の従来例におけるフレームｆの維持期間の発光箇所を示す模式図である。
【図１０９】第２の従来例におけるフレームｆ＋１の走査期間の発光箇所を示す模式図である。
【図１１０】第２の従来例におけるフレームｆ＋１の維持期間の発光箇所を示す模式図である。
【符号の説明】
１、２；絶縁基板
３、Ｓ；走査電極
４、Ｃ；維持電極
５、６、１６；トレース電極
７；データ電極
８；放電ガス空間
９；隔壁
１０；可視光
１１；蛍光体層
１２、１４；誘電体層
１３；保護層
２１；走査パルスドライバ
２２；リセットドライバ
２３；維持ドライバ
２４；消去ドライバ
２５；走査ベースドライバ
２６；走査電圧ドライバ
２７；維持ドライバ
２８；データドライバ
２９；コントローラ
３０；リセットドライバ

Claims (20)

1. 対向して配置された第１及び第２の基板と、前記第１の基板における前記第２の基板との対向面側に互いに平行して１番目の走査電極、１番目の維持電極、・・・、第（ｎ−１）番目（ｎは２以上の整数）の走査電極、第（ｎ−１）番目の維持電極、第ｎ番目の走査電極、第ｎ番目の維持電極、・・・の順に配置された複数の走査電極及び維持電極と、それらの間で維持放電を行う前記第１番目の走査電極と前記第１番目の維持電極との間、・・・、それらの間で維持放電を行う前記第（ｎ−１）番目の走査電極と前記第（ｎ−１）番目の維持電極との間、それらの間で維持放電を行う前記第（ｎ−１）番目の維持電極と前記第ｎ番目の走査電極との間、それらの間で維持放電を行う前記第ｎ番目の走査電極と前記第ｎ番目の維持電極との間、・・・に前記複数の走査電極及び維持電極と平行して夫々配置された複数の補助電極と、前記第２の基板における前記第１の基板との対向面側に前記走査電極と交差するように設置され、交差する前記走査電極との間で書込放電を行う複数のデータ電極と、を有し、前記補助電極の電位が、この補助電極に夫々隣接する前記走査電極及び維持電極の電位とは独立して制御可能であることを特徴とするＡＣ型プラズマディスプレイ。
2. 対向して配置された第１及び第２の基板と、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ行方向に延びる複数本の走査電極及び維持電極と、前記第２の基板における前記第１の基板との対向面側に設けられ列方向に延びる複数本のデータ電極と、を有するＡＣ型プラズマディスプレイにおいて、前記走査電極と前記維持電極との間に設けられ行方向に延びる複数本の補助電極と、第１のフレームを構成する各サブフィールドでは、上から奇数番目に配置された補助電極の電位を維持放電時に印加する維持電圧と接地電位との間の任意のバイアス電位に少なくともアドレス期間中は保持し、上から偶数番目に配置された補助電極に前記維持電極及び走査電極からなる群から選択された一の電極に印加する駆動信号と同一のものを印加し、第２のフレームを構成する各サブフィールドでは、前記偶数番目に配置された補助電極の電位を前記維持電圧と接地電位との間の任意のバイアス電位に少なくともアドレス期間中は保持し、前記奇数番目に配置された補助電極に前記一の電極に印加する駆動信号と同一のものを印加する駆動装置と、を有することを特徴とするＡＣ型プラズマディスプレイ。
3. 前記駆動装置は、前記第１のフレームを構成する各サブフィールドでは、前記奇数番目に配置された補助電極の電位を維持期間中も前記バイアス電位に保持し、前記偶数番目に配置された補助電極に前記維持電極に印加する駆動信号と同一のものを印加し、前記第２のフレームを構成する各サブフィールドでは、前記偶数番目に配置された補助電極の電位を維持期間中も前記バイアス電位に保持し、前記奇数番目に配置された補助電極に前記維持電極に印加する駆動信号と同一のものを印加するものであることを特徴とする請求項２に記載のＡＣ型プラズマディスプレイ。
4. 前記駆動装置は、前記各サブフィールドのリセット期間では、前記走査電極に正極性のリセットパルスを印加し前記補助電極及び前記維持電極に負極性のリセットパルスを印加するものであることを特徴とする請求項２又は３に記載のＡＣ型プラズマディスプレイ。
5. 前記駆動装置は、前記第１のフレームを構成する各サブフィールドでは、前記奇数番目に配置された補助電極の電位をリセット期間中も前記バイアス電位に保持し、前記偶数番目に配置された補助電極に前記維持電極に印加する駆動信号と同一のものを印加し、前記第２のフレームを構成する各サブフィールドでは、前記偶数番目に配置された補助電極の電位をリセット期間中も前記バイアス電位に保持し、前記奇数番目に配置された補助電極に前記維持電極に印加する駆動信号と同一のものを印加するものであることを特徴とする請求項２又は３に記載のＡＣ型プラズマディスプレイ。
6. 前記駆動装置は、前記第１のフレームを構成する各サブフィールドのリセット期間において、前記走査電極に正極性のリセットパルスを印加し前記偶数番目に配置された補助電極及び前記維持電極に負極性のリセットパルスを印加し、前記第２のフレームを構成する各サブフィールドのリセット期間において、前記走査電極に正極性のリセットパルスを印加し前記奇数番目に配置された補助電極及び前記維持電極に負極性のリセットパルスを印加するものであることを特徴とする請求項５に記載のＡＣ型プラズマディスプレイ。
7. 前記維持電極及び走査電極は透明電極からなり、前記維持電極に重なり抵抗が前記透明電極のものよりも低い第１のトレース電極と、前記走査電極に重なり抵抗が前記透明電極のものよりも低い第２のトレース電極と、を有することを特徴とする請求項１乃至６のいずれか１項に記載のＡＣ型プラズマディスプレイ。
8. 前記補助電極は透明電極からなり、前記補助電極に重なり抵抗が前記透明電極のものよりも低い第３のトレース電極を有することを特徴とする請求項７に記載のＡＣ型プラズマディスプレイ。
9. 対向して配置された第１及び第２の基板と、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ行方向に延びる複数本の走査電極及び維持電極と、前記第２の基板における前記第１の基板との対向面側に設けられ列方向に延びる複数本のデータ電極と、前記走査電極と前記維持電極との間に設けられ行方向に延びる複数本の補助電極と、を有するＡＣ型プラズマディスプレイを駆動する駆動装置において、第１のフレームを構成する各サブフィールドでは、上から奇数番目に配置された補助電極の電位を維持放電時に印加する維持電圧と接地電位との間の任意のバイアス電位に少なくともアドレス期間中は保持し、上から偶数番目に配置された補助電極に前記維持電極及び走査電極からなる群から選択された一の電極に印加する駆動信号と同一のものを印加し、第２のフレームを構成する各サブフィールドでは、前記偶数番目に配置された補助電極の電位を前記維持電圧と接地電位との間の任意のバイアス電位に少なくともアドレス期間中は保持し、前記奇数番目に配置された補助電極に前記一の電極に印加する駆動信号と同一のものを印加することを特徴とするＡＣ型プラズマディスプレイの駆動装置。
10. 前記第１のフレームを構成する各サブフィールドでは、前記奇数番目に配置された補助電極の電位を維持期間中も前記バイアス電位に保持し、前記偶数番目に配置された補助電極に前記維持電極に印加する駆動信号と同一のものを印加し、前記第２のフレームを構成する各サブフィールドでは、前記偶数番目に配置された補助電極の電位を維持期間中も前記バイアス電位に保持し、前記奇数番目に配置された補助電極に前記維持電極に印加する駆動信号と同一のものを印加することを特徴とする請求項９に記載のＡＣ型プラズマディスプレイの駆動装置。
11. 前記各サブフィールドのリセット期間では、前記走査電極に正極性のリセットパルスを印加し前記補助電極及び前記維持電極に負極性のリセットパルスを印加することを特徴とする請求項９又は１０に記載のＡＣ型プラズマディスプレイの駆動装置。
12. 前記第１のフレームを構成する各サブフィールドでは、前記奇数番目に配置された補助電極の電位をリセット期間中も前記バイアス電位に保持し、前記偶数番目に配置された補助電極に前記維持電極に印加する駆動信号と同一のものを印加し、前記第２のフレームを構成する各サブフィールドでは、前記偶数番目に配置された補助電極の電位をリセット期間中も前記バイアス電位に保持し、前記奇数番目に配置された補助電極に前記維持電極に印加する駆動信号と同一のものを印加することを特徴とする請求項９又は１０に記載のＡＣ型プラズマディスプレイの駆動装置。
13. 前記第１のフレームを構成する各サブフィールドのリセット期間では、前記走査電極に正極性のリセットパルスを印加し前記偶数番目に配置された補助電極及び前記維持電極に負極性のリセットパルスを印加し、前記第２のフレームを構成する各サブフィールドのリセット期間では、前記走査電極に正極性のリセットパルスを印加し前記奇数番目に配置された補助電極及び前記維持電極に負極性のリセットパルスを印加することを特徴とする請求項１２に記載のＡＣ型プラズマディスプレイの駆動装置。
14. 対向して配置された第１及び第２の基板と、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ行方向に延びる複数本の走査電極及び維持電極と、前記第２の基板における前記第１の基板との対向面側に設けられ列方向に延びる複数本のデータ電極と、前記走査電極と前記維持電極との間に設けられ行方向に延びる複数本の補助電極と、を有するＡＣ型プラズマディスプレイを駆動する駆動方法において、第１のフレームを構成する各サブフィールドで、上から奇数番目に配置された補助電極の電位を維持放電時に印加する維持電圧と接地電位との間の任意のバイアス電位に少なくともアドレス期間中は保持し、上から偶数番目に配置された補助電極に前記維持電極及び走査電極からなる群から選択された一の電極に印加する駆動信号と同一のものを印加する工程と、第２のフレームを構成する各サブフィールドで、前記偶数番目に配置された補助電極の電位を前記維持電圧と接地電位との間の任意のバイアス電位に少なくともアドレス期間中は保持し、前記奇数番目に配置された補助電極に前記一の電極に印加する駆動信号と同一のものを印加する工程と、を有することを特徴とするＡＣ型プラズマディスプレイの駆動方法。
15. 前記第１のフレームを構成する各サブフィールドで、前記奇数番目に配置された補助電極の電位を維持期間中も前記バイアス電位に保持し、前記偶数番目に配置された補助電極に前記維持電極に印加する駆動信号と同一のものを印加する工程と、前記第２のフレームを構成する各サブフィールドで、前記偶数番目に配置された補助電極の電位を維持期間中も前記バイアス電位に保持し、前記奇数番目に配置された補助電極に前記維持電極に印加する駆動信号と同一のものを印加する工程と、を有することを特徴とする請求項１４に記載のＡＣ型プラズマディスプレイの駆動方法。
16. 前記各サブフィールドのリセット期間で、前記走査電極に正極性のリセットパルスを印加し前記補助電極及び前記維持電極に負極性のリセットパルスを印加する工程を有することを特徴とする請求項１５又は１６に記載のＡＣ型プラズマディスプレイの駆動方法。
17. 前記第１のフレームを構成する各サブフィールドで、前記奇数番目に配置された補助電極の電位をリセット期間中も前記バイアス電位に保持し、前記偶数番目に配置された補助電極に前記維持電極に印加する駆動信号と同一のものを印加する工程と、前記第２のフレームを構成する各サブフィールドで、前記偶数番目に配置された補助電極の電位をリセット期間中も前記バイアス電位に保持し、前記奇数番目に配置された補助電極に前記維持電極に印加する駆動信号と同一のものを印加する工程と、を有することを特徴とする請求項１４又は１５に記載のＡＣ型プラズマディスプレイの駆動方法。
18. 前記第１のフレームを構成する各サブフィールドのリセット期間で、前記走査電極に正極性のリセットパルスを印加し前記偶数番目に配置された補助電極及び前記維持電極に負極性のリセットパルスを印加する工程と、前記第２のフレームを構成する各サブフィールドのリセット期間で、前記走査電極に正極性のリセットパルスを印加し前記奇数番目に配置された補助電極及び前記維持電極に負極性のリセットパルスを印加する工程と、を有することを特徴とする請求項１７に記載のＡＣ型プラズマディスプレイの駆動方法。
19. 相互に対向して配置された第１及び第２の基板と、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ行方向に延びる複数本の走査電極及び維持電極と、前記第２の基板における前記第１の基板との対向面側に設けられ列方向に延びる複数本のデータ電極と、前記走査電極と維持電極との間に設けられ行方向に延びる複数本の補助電極と、を具備し、奇数番目に配置された前記補助電極に印加する信号と偶数番目に配置された前記補助電極に印加する信号とを、第１フレームのアドレス期間中とこの第１フレームに続く第２フレームのアドレス期間中との間で交互に切り換えることを特徴とするＡＣ型プラズマディスプレイ。
20. アドレス放電が発生する箇所をフレーム毎に切り換えてインタレース表示を行うことを特徴とする請求項１又は１９に記載のＡＣ型プラズマディスプレイ。

Images