KR100479110B1 - 2층구조ac플라즈마디스플레이패널및그구동회로 - Google Patents

2층구조ac플라즈마디스플레이패널및그구동회로 Download PDF

Info

Publication number
KR100479110B1
KR100479110B1 KR1019960080779A KR19960080779A KR100479110B1 KR 100479110 B1 KR100479110 B1 KR 100479110B1 KR 1019960080779 A KR1019960080779 A KR 1019960080779A KR 19960080779 A KR19960080779 A KR 19960080779A KR 100479110 B1 KR100479110 B1 KR 100479110B1
Authority
KR
South Korea
Prior art keywords
sustain
discharge
address
electrodes
discharge space
Prior art date
Application number
KR1019960080779A
Other languages
English (en)
Other versions
KR19980061409A (ko
Inventor
신창용
Original Assignee
주식회사 엘지이아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지이아이 filed Critical 주식회사 엘지이아이
Priority to KR1019960080779A priority Critical patent/KR100479110B1/ko
Publication of KR19980061409A publication Critical patent/KR19980061409A/ko
Application granted granted Critical
Publication of KR100479110B1 publication Critical patent/KR100479110B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36—Spacers, barriers, ribs, partitions or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/42—Fluorescent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 2층 구조 AC 플라즈마 디스플레이 패널 및 그 구동회로에 관한 것으로서, 전면 기판과 배면 기판 사이에 위치하여 각 셀을 2개의 셀로 분리하는 중간기판을 포함하여 구성되어, 분리된 각 방전공간 내에서 방전이 독립적으로 발생하며, 화상의 계조 구현시 서스테인 기간의 발광 횟수와 세기의 조합으로, 2층 구조로 형성된 각 셀에 1: 2의 발광세기를 구현하여 낮은 주파수의 서스테인 필스에 의한 고계조의 화상 표시가 가능하기 때문에 저가의 저속 구동용 요소를 이용할 수 있어 전체 구동회로의 생산비용이 감소되며, 고화질 및 대형화면을 용이하게 구현할 수 있는 효과가 있다.

Description

2층 구조 AC 플라즈마 디스플레이 패널 및 그 구동회로{AC Plasma Display Panel and operating circuit of the same}
본 발명은 2층 구조 AC 플라즈마 디스플레이 패널 및 그 구동회로에 관한 것으로서, 특히 전면기판 및 배면기판 사이에 형성되는 각 셀이 2층으로 분리되어 분리된 각 방전공간 내에서 방전이 독립적으로 발생하며, 화상의 계조 구현시 서스테인 기간의 발광 횟수와 세기의 조합으로 고계조의 구현시에도 저속 구동이 가능한 2층 구조 AC 플라즈마 디스플레이 패널 및 그 구동회로에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널은 각 방전 셀의 내부에서 일어나는 기체 방전 현상을 이용하여 화상을 표시하는 발광형 소자의 일종으로서, 제조공정이 간단하고, 화면의 대형화가 용이하며, 응답속도가 빨라 대형 화면을 가지는 직시형 화상 표시장치 특히, HDTV(High Definition TeleVision) 시대를 지향한 화상 표시장치의 표시소자로 각광받고 있다.
또한, 상기 플라즈마 디스플레이 패널은 구동전압의 형태에 따라 크게 AC(Alternating Current)형과 DC(Direct Current)형 즉, 정현파 교류 전압 또는 펄스 전압에 의해 구동되는 AC 플라즈마 디스플레이 패널과 직류 전압에 의해 구동되는 DC 플라즈마 디스플레이 패널로 구분된다.
종래 기술에 의한 AC 플라즈마 디스플레이 패널 중 하나인 3전극 면방전 플라즈마 디스플레이 패널은 도 1 및 도 2에 도시된 바와 같이 화상의 표시면인 전면 기판(51)과, 상기 전면 기판(51)과 소정 거리를 사이에 두고 평행하게 위치한 배면 기판(52)과, 상기 전면 기판(51)과 배면기판(52) 사이에 배열 형성되어 방전공간을 형성하는 복수개의 격벽(53, 편의상 7개만 도시하였음)과, 상기 전면 기판(51) 중 배면 기판(52)과의 대향면에 상기 격벽(53)과 직교하도록 배열 형성되어 상기 격벽(53)과 함께 전체 화면을 매트릭스 형태의 복수개 셀로 구분하는 복수개의 X·Y 서스테인 전극(54, 55)쌍(편의상 3쌍만 도시하였음)과, 상기 각 격벽(53) 사이의 배면 기판(52) 위에 상기 격벽(53)과 평행하게 형성되어 상기 복수개의 X·Y 서스테인 전극(54, 55)쌍과 함께 방전을 일으키는 복수개의 어드레스 전극(56)과, 상기 방전공간 내부의 배면 기판(52)과 격벽(53)과 어드레스 전극(56) 위에 각각 형성되어 각 셀의 방전시 자외선에 의해 여기되어 가시광을 방출하는 복수개의 형광체층(57)으로 구성된다.
또한, 상기 복수개의 X·Y 서스테인 전극(54, 55)쌍 위에는 각 셀의 방전시 방전전류를 제한하는 유전체층(58)이 형성되어 있고, 상기 유전체층(58) 위에는 각 셀의 방전시 일어나는 스퍼터링(sputtering)으로부터 상기 복수개의 X·Y 서스테인 전극(54, 55)쌍과 유전체층(58)을 보호하는 산화마그네슘(MgO) 보호막(59)이 형성되어 있으며, 상기 방전공간 내부에는 방전가스가 주입되어 있다.
상기와 같이 구성된 종래 기술에 의한 3전극 면방전 플라즈마 디스플레이 패널의 구동회로는 도 3에 도시된 바와 같이 구현하고자 하는 계조에 따라 아날로그 화상 데이터를 디지털화하여 Z비트의 계조 데이터를 출력하고, 상기 Z비트의 계조 데이터 및 외부 신호에 따라 서스테인 펄스와 각종 제어신호를 출력하는 마이컴(61)과; 상기 마이컴(61)의 제어신호에 따라 상기 Z비트의 계조 데이터를 패널(50)의 복수개 어드레스 전극(56)에 1 비트씩 순차적으로 공급하는 어드레스 구동부(62)와; 상기 마이컴(61)의 제어신호에 따라 상기 서스테인 펄스를 복수개의 X 서스테인 전극(54)과 Y 서스테인 전극(55)에 각각 공급하는 X 서스테인 구동부(63) 및 Y 서스테인 구동부(64)로 구성된다.
상기에서 계조 데이터가 Z비트이면 2Z의 계조가 구현되고, 복수개의 X 서스테인 전극(54)은 상호 연결되어 있어 동일한 서스테인 펄스가 동시에 공급되며, 상기 X 서스테인 전극(54)에 공급되는 서스테인 펄스와 Y 서스테인 전극(55)에 공급되는 서스테인 펄스간에는 180°의 위상차가 있다.
상기와 같이 구성된 3전극 면방전 플라즈마 디스플레이 패널의 구동회로가 ADS 서브필드 방식에 따라 패널에 화상을 표시하는 방법을 설명하면 다음과 같다.
상기 ADS 서브필드 방식은 1 프레임을 구현하고자 하는 계조 데이터의 비트수만큼의 서브필드로 분할하여 전체 화면에 화상을 표시하는 방식으로서, 각 서브필드는 어드레스 기간과 서스테인 기간으로 나뉘어 구동된다.
상기에서 모든 서브필드의 어드레스 기간은 동일한 반면 상기 계조 데이터의 최하위 비트가 공급되는 서브필드에는 가장 적은 서스테인 기간이 할당되고 최상위 비트가 공급되는 서브필드에는 가장 많은 서스테인 기간이 할당됨으로써 각 서브필드의 조합으로(눈의 적분효과를 이용함) 화상의 계조가 구현된다.
예를 들어, 256(28) 계조의 구현을 위하여 아날로그 화상 데이터는 8비트의 계조 데이터(최하위 B0 내지 최상위 B7)로 디지털화되고, 1 프레임은 도 4에 도시된 바와 같이 8개의 서브필드(SF1 내지 SF8)로 분할되며, 각 서브필드(SF1 내지 SF8)의 어드레스 기간은 동일한 반면 각각의 서스테인 기간은 1: 2: 4: 8: 16: 32: 64: 128의 비율로 할당된다.
상기 각 서브필드(SF1 내지 SF8)의 어드레스 기간에는 도 5에 도시된 바와 같이 1 단계로 X 서스테인 구동부(63)가 마이컴(61)의 제어신호에 따라 복수개의 X 서스테인 전극(54)에 소거 펄스를 공급하여 모든 셀이 이전의 방전 발광에 영향을 받지 않도록 하고, 2 단계로 Y 서스테인 구동부(64)가 마이컴(61)의 제어신호에 따라 복수개의 Y 서스테인 전극(55)에 써넣기 펄스를 공급하여 모든 셀의 방전공간 내부에 벽전하가 형성되도록 하고, 3 단계로 상기 X 서스테인 구동부(63)가 마이컴(61)의 제어신호에 따라 복수개의 X 서스테인 전극(14)에 다시 소거 펄스를 공급하여 불필요한 벽전하를 소거한다.
그 후, 4 단계로 Y 서스테인 구동부(64)가 마이컴(61)의 제어신호에 따라 복수개의 Y 서스테인 전극(55)에 순차적으로 스캔 펄스를 공급하는 동시에 어드레스 구동부(62)가 마이컴(61)의 제어신호에 따라 복수개의 어드레스 전극(56)에 어드레스 펄스(계조 데이터)를 공급하여(즉, B0→SF1, B1→SF2, B2→SF3, …, B7→SF8) 상기 어드레스 펄스로 논리 하이(high)가 공급된 각 셀의 방전공간 내부에서 어드레스 방전이 일어나도록 한다.
상기에서 각 셀의 방전공간 내부에서 어드레스 방전이 일어나면 상기 방전공간 내부에 주입되어 있던 방전가스가 전자와 이온으로 전리되어 플라즈마 상태로 되고, 상기 플라즈마 상태에서 충돌에 의해 여기된 입자들은 바닥 상태로 떨어지면서 형광체층(57)측으로 자외선을 방출하고, 상기 형광체층(57)은 자외선의 충돌에 의해 여기되어 가시광을 방출하며, 상기 가시광은 전면 기판(51)을 통해 외부로 출사된다.
한편, 상기 각 서브필드(SF1 내지 SF8)의 어드레스 기간이 완료되면 X·Y 서스테인 구동부(63, 64)는 마이컴(61)의 제어신호에 따라 각 서브필드(SF1 내지 SF8)마다 할당되어 있는 개수의 서스테인 펄스(SF1: SF2: SF3: SF4: SF5: SF6: SF7: SF8 = 20: 21: 22: 23: 24: 25: 26: 27)를 X·Y 서스테인 전극(54, 55)에 각각 공급한다.
상기에서 각 서브필드(SF1 내지 SF8)의 서스테인 기간동안 전체 X·Y 서스테인 전극(54, 55)에 도 5에 도시된 바와 같이 180°의 위상차를 가지는 서스테인 펄스가 할당된 개수만큼 공급되면 전체 X·Y 서스테인 전극(54, 55)에 교번하는 펄스 전압이 공급되는 결과를 초래하여 벽전하 효과에 의해 상기 서스테인 펄스가 상승하는 순간마다 바로 전에 어드레스 방전이 일어난 셀의 방전공간 내부에서 서스테인 방전이 일어나 각 셀의 방전 발광이 해당 서스테인 기간동안 각각 유지된다.
따라서, 상기 제 1 내지 8 서브필드(SF1 내지 SF8)의 서스테인 기간에 공급되는 서스테인 펄스의 개수는 각 셀의 발광 횟수에 해당된다.
일례로, 상기 제 1 내지 8 서브필드(SF1 내지 SF8)에 걸쳐 계조 데이터 01111111 이 공급되는 셀은 1 + 2 + 4 + 8 + 16 + 32 + 64 = 127 계조의 화상이 표시되고, 계조 데이터 00100100이 공급되는 셀은 4 + 32 = 36 계조의 화상이 표시되며, 계조 데이터 11111111이 공급되는 셀은 1 + 2 + 4 + 8 + 16 + 32 + 64 + 128 = 255 계조의 화상이 표시된다.
그러나, 종래에는 각 서브필드의 서스테인 기간동안 공급되는 서스테인 펄스의 개수에 의해 계조가 구현되는데, 주어진 일정 시간 내에서 고계조를 구현하기 위해서는 최종 서브필드로 갈수록 X·Y 서스테인 전극에 많은 개수의 서스테인 펄스가 공급되어야 하기 때문에 결국 높은 주파수의 서스테인 펄스를 공급하기 위한 요소 즉, 고속 구동이 가능한 요소가 구동회로에 포함되어야 하고, 이는 전체 구동회로의 비용 상승을 초래하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 각 셀을 형성하는 전면기판 및 배면기판 사이에 중간기판이 위치하여 2개의 방전공간으로 분리되며, 분리된 각 방전공간에서 독립적으로 방전이 일어나 2층구조의 1개 셀에 1:2의 발광세기가 구현되며, 각 셀의 발광 횟수와 발광 세기의 조합으로 화상의 계조가 구현됨으로써 고계조의 구현시에도 저속 구동을 가능하게 하는 2층 구조 AC 플라즈마 디스플레이 패널 및 그 구동회로를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 2층 구조 AC 플라즈마 디스플레이 패널은 화상이 표시되는 전면기판 및 상기 전면기판과 대향하여 위치한 배면 기판 사이에 평행하게 위치하는 중간기판과, 상기 배면기판 및 중간기판 사이에 배열 형성되어 제 1방전공간을 형성하는 다수의 제 1격벽과, 상기 중간기판 중 상기 배면기판과의 대향면에 상기 제1격벽과 직교하여 배열형성된 다수의 제 1 X, Y서스테인 전극쌍과, 상기 제 1방전공간의 배면기판 상에 상기 제 1격벽과 평행하게 형성되어 상기 제 1 X, Y서스테인 전극쌍과 함께 방전을 일으키는 다수의 제 1 어드레스 전극과, 상기 제 1 방전공간 내에 도포되어 상기 제 1 X, Y서스테인 전극쌍과 제 1어드레스 전극간의 방전시 자외선에 의해 여기되어 가시광을 방출하는 제 1형광체층과, 상기 전면기판 및 중간기판 사이에 배열형성되어 제 2방전공간을 형성하는 다수의 제 2격벽과, 상기 전면기판 중 상기 중간기판과의 대향면에 상기 제 2격벽과 직교하여 배열형성된 다수의 제 2 X, Y서스테인 전극쌍과, 상기 제 2방전 공간을 형성하는 중간기판 상에 상기 제 2격벽과 평행하게 형성되어 상기 제 2 X, Y서스테인 전극쌍과 함께 방전을 일으키는 다수의 제 2어드레스 전극과, 상기 제 2 방전공간 내에 도포되어 상기 제 2 X, Y서스테인 전극쌍과 제 2어드레스 전극간의 방전시 자외선에 의해 여기되어 가시광을 방출하는 제 2형광체층을 포함하여 구성되는 것을 특징으로 한다.
상기에서 제 1 형광체층은 상기 제 1 방전공간 내부의 배면 기판과 제 1 격벽과 제 1 어드레스 전극 위에 형성되고, 상기 제 2 형광체층은 상기 제 2 방전공간 내부의 제 2 격벽 위에 형성되며, 상기 제 2 격벽의 길이가 상기 제 1 격벽의 길이보다 길게 형성되는 것이 바람직하다.
또한, 본 발명에 의한 2층 구조 AC 플라즈마 디스플레이 패널은 상기 복수개의 제 1, 2 X·Y 서스테인 전극쌍 위에 유전체층이 형성되어 상기 제 1, 2 방전공간 내부에서 방전이 일어날 때 방전 전류가 제한되고, 상기 유전체층 위에 보호막이 형성되어 상기 제 1, 2 방전공간 내부에서 방전이 일어날 때 발생하는 스퍼터링(sputtering)으로부터 상기 복수개의 제 1, 2 X·Y 서스테인 전극쌍과 상기 유전체층을 보호한다.
아울러, 본 발명에 의한 2층 구조 AC 플라즈마 디스플레이 패널의 구동회로는 상호 교차된 복수개의 제 1, 2 X·Y 서스테인 전극쌍과 복수개의 제 1, 2 어드레스 전극에 의해 전체 화면이 매트릭스 형태의 복수개 셀로 구분되고, 각 셀이 2개의 셀로 구성되어 각 셀마다 1:2의 발광 세기가 구현되는 2층 구조 AC 플라즈마 디스플레이 패널에 2Z 계조의 화상을 표시하기 위하여 1 프레임을 Z개의 서브필드로 분할하고, 각 서브필드를 어드레스 기간과 서스테인 기간으로 나누어 구동하는 회로에 있어서,
아날로그 화상 데이터를 디지털화하여 Z비트의 계조 데이터를 출력하고, 상기 Z비트의 계조 데이터와 외부 신호에 따라 각종 제어신호와 서스테인 펄스를 각각 출력하는 마이컴과; 상기 마이컴의 제어신호에 따라 상기 제 1 내지 Z 서브필드의 어드레스 기간에 상기 Z 비트의 계조 데이터를 상기 복수개 제 1 어드레스 전극에 1 비트씩 순차적으로 공급하는 제 1 어드레스 구동부와; 상기 마이컴의 제어신호에 따라 상기 제 2 내지 Z 서브필드의 어드레스 기간에 상기 Z 비트의 계조 데이터 중 최하위 비트를 제외한 나머지 비트의 데이터를 상기 복수개 제 2 어드레스 전극에 1 비트씩 순차적으로 공급하는 제 2 어드레스 구동부와; 상기 마이컴의 제어신호에 따라 상기 제 1 서브필드의 서스테인 기간에 20×N(단, N≥1)개의 서스테인 펄스를 상기 복수개의 제 1 X·Y 서스테인 전극에 공급하고, 상기 제 2 내지 Z 서브필드의 서스테인 기간에 20×N, 21×N, 22×N, 23×N, …, 2Z-1×N개의 서스테인 펄스를 상기 복수개의 제 1 X·Y 서스테인 전극과 제 2 X·Y 서스테인 전극에 각각 공급하는 X 서스테인 구동부 및 Y 서스테인 구동부로 구성된 것을 특징으로 한다.
상기에서 복수개의 제 1 X 서스테인 전극과 제 2 X 서스테인 전극은 동일한 서스테인 펄스가 동시에 공급될 수 있도록 상호 연결되고, 상기 복수개의 제 1, 2 X 서스테인 전극에 공급되는 서스테인 펄스와 상기 복수개의 제 1, 2 Y 서스테인 전극에 공급되는 서스테인 펄스간에는 180°의 위상차가 있다.
이하, 본 발명에 의한 2층 구조 AC 플라즈마 디스플레이 패널 및 그 구동회로의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.
본 발명의 바람직한 실시예에 의한 2층 구조 AC 플라즈마 디스플레이 패널은 도 6에 도시된 바와 같이 화상의 표시면인 전면 기판(11)과, 상기 전면 기판(11)과 소정 거리를 사이에 두고 평행하게 위치한 배면 기판(12)과, 상기 전면 기판(11)과 배면 기판(12) 사이에 상기 전면 및 배면 기판(11, 12)과 평행하게 위치한 중간 기판(13)과, 상기 배면 기판(12)과 상기 중간 기판(13) 사이에 소정 간격으로 배열 형성되어 제 1 방전공간(A)을 형성하는 복수개의 제 1 격벽(14)과, 상기 전면 기판(11)과 상기 중간 기판(13) 사이에 소정 간격으로 배열 형성되어 제 2 방전공간(B)을 형성하는 복수개의 제 2 격벽(15)과, 상기 중간 기판(13) 중 상기 배면 기판(12)과의 대향면에 상기 제 1 격벽(14)과 직교하도록 소정 간격으로 배열 형성된 복수개의 제 1 X·Y 서스테인 전극(16a, Y 서스테인 전극은 도시되지 않음)쌍과, 상기 전면 기판(11) 중 상기 중간 기판(13)과의 대향면에 상기 제 2 격벽(15)과 직교하도록 소정 간격으로 배열 형성되어 전체 화면을 매트릭스 형태의 복수개 셀로 구분하는 복수개의 제 2 X·Y 서스테인 전극(17a, Y 서스테인 전극은 도시되지 않음)쌍과, 상기 복수개 제 1 격벽(14) 사이의 배면 기판(12) 위에 상기 제 1 격벽(14)과 평행하게 각각 형성되어 상기 복수개의 제 1 X·Y 서스테인 전극(16a)쌍과 함께 방전을 일으키는 복수개의 제 1 어드레스 전극(18)과, 상기 각 제 2 격벽(15) 사이의 중간 기판(13) 위에 상기 제 2 격벽(15)과 평행하게 각각 형성되어 상기 복수개의 제 2 X·Y 서스테인 전극(17a)쌍과 함께 방전을 일으키는 복수개의 제 2 어드레스 전극(19)과, 상기 제 1 방전공간(A) 내부에 형성되어 상기 제 1 X·Y 서스테인 전극(16a)쌍과 상기 제 1 어드레스 전극(18)간의 방전시 자외선에 의해 여기되어 가시광을 방출하는 복수개의 제 1 형광체층(20)과, 상기 제 2 방전공간(B) 내부에 각각 형성되어 상기 제 2 X·Y 서스테인 전극(17a)쌍과 상기 제 2 어드레스 전극(19)간의 방전시 자외선에 의해 여기되어 가시광을 방출하는 복수개의 제 2 형광체층(21)으로 구성된다.
또한, 상기 복수개의 제 1 X·Y 서스테인 전극(16a)쌍 위에는 제 1 방전공간(A) 내부에서 방전이 일어날 때 방전 전류를 제한하는 제 1 유전체층(22)이 형성되어 있고, 복수개의 제 2 X·Y 서스테인 전극(17a)쌍 위에는 제 2 방전공간(B) 내부에서 방전이 일어날 때 방전 전류를 제한하는 제 2 유전체층(23)이 형성되어 있고, 상기 제 1 유전체층(22) 위에는 상기 제 1 방전공간(A) 내부에서 방전이 일어날 때 발생하는 스퍼터링(sputtering)으로부터 상기 복수개의 제 1 X·Y 서스테인 전극(16a)쌍과 제 1 유전체층(22)을 보호하는 제 1 산화마그네슘 보호막(24)이 형성되어 있고, 상기 제 2 유전체층(23) 위에는 상기 제 2 방전공간(B) 내부에서 방전이 일어날 때 발생하는 스퍼터링으로부터 상기 복수개의 제 2 X·Y 서스테인 전극(17a)쌍과 제 2 유전체층(23)을 보호하는 제 2 산화마그네슘 보호막(25)이 형성되어 있으며, 상기 제 1, 2 방전공간(A, B) 내부에는 방전가스가 주입되어 있다.
한편, 상기와 같이 구성된 2층 구조 AC 플라즈마 디스플레이 패널의 각 셀에 1:2 의 발광 세기를 구현하기 위해서는 제 1 방전공간(A) 내부에서 방출되어 중간 기판(13)과 전면 기판(11)을 차례로 통과하여 외부로 출사되는 가시광의 세기가 제 2 방전공간(B) 내부에서 방출되어 전면 기판(11)을 통해 외부로 출사되는 가시광의 세기가 같아야 한다.
따라서, 상기 제 1 형광체층(20)은 제 1 방전공간(A) 내부의 배면 기판(12)과 제 1 격벽(14)과 제 1 어드레스 전극(18) 위에 형성되는 반면 제 2 형광체층(21)은 제 1 방전공간(A)에서 방출되는 가시광의 투과성을 고려하여 제 2 방전공간(B) 내부의 제 2 격벽(15) 위에만 형성되어 있고, 그에 따라 발생되는 상기 제 1, 2 형광체층(20, 21)의 형성면적 차이를 극복하기 위하여 제 2 격벽(15)의 길이(D2)가 제 1 격벽(14)의 길이(D1)보다 길게 형성되어 있다.
상기에서 제 1, 2 격벽(14, 15)의 길이(D1, D2)는 제 1, 2 방전공간(A, B)의 방전 조건과, 상기 제 1 방전공간(A) 내부에서 방출된 가시광이 중간 기판(13)과 전면 기판(11)을 통과하면서 소멸되는 광의 세기와, 상기 제 2 방전공간(B)에서 방출된 가시광이 전면 기판(11)을 통과하면서 소멸되는 광의 세기 등 기타 제반 조건이 고려되어 결정된다.
상기와 같이 구성된 본 발명의 바람직한 실시예에 의한 2층 구조 AC 플라즈마 디스플레이 패널의 구동회로는 도 7에 도시된 바와 같이 구현하고자 하는 계조에 따라 아날로그 화상 데이터를 디지털화하여 Z비트의 계조 데이터를 출력하고, 상기 Z비트의 계조 데이터와 외부 신호에 따라 각종 제어신호와 서스테인 펄스를 각각 출력하는 마이컴(31)과; 상기 마이컴(31)의 제어신호에 따라 제 1 내지 Z 서브필드의 어드레스 기간에 상기 Z 비트의 계조 데이터를 패널(10)의 복수개 제 1 어드레스 전극(18)에 1 비트씩 순차적으로 공급하는 제 1 어드레스 구동부(32)와; 상기 마이컴(31)의 제어신호에 따라 제 2 내지 Z 서브필드의 어드레스 기간에 상기 Z 비트의 계조 데이터 중 최하위 비트를 제외한 나머지 비트의 데이터를 상기 패널(10)의 복수개 제 2 어드레스 전극(19)에 1 비트씩 순차적으로 공급하는 제 2 어드레스 구동부(33)와; 상기 마이컴(31)의 제어신호에 따라 상기 제 1 서브필드의 서스테인 기간에 20×N(단, N≥1)개의 서스테인 펄스를 상기 패널(10)의 복수개 제 1 X·Y 서스테인 전극(16a, 16b)에 공급하고, 상기 제 2 내지 Z 서브필드의 서스테인 기간에 20×N, 21×N, 22×N, 23×N, …, 2Z-1×N개의 서스테인 펄스를 상기 패널(10)의 복수개 제 1 X·Y 서스테인 전극(16a, 16b)과 제 2 X·Y 서스테인 전극(17a, 17b)에 동시에 공급하는 X 서스테인 구동부(34) 및 Y 서스테인 구동부(35)로 구성된다.
상기에서 복수개의 제 1, 2 X 서스테인 전극(16a, 17a)은 상호 연결되어 있어 동일한 서스테인 펄스가 동시에 공급되고, 상기 제 1, 2 X 서스테인 전극(16a, 17a)에 공급되는 서스테인 펄스와 제 1, 2 Y 서스테인 전극(16b, 17b)에 공급되는 서스테인 펄스간에는 180°의 위상차가 있다.
상기와 같이 구성된 본 발명의 바람직한 실시예에 의한 2층 구조 AC 플라즈마 디스플레이 패널의 구동회로가 ADS 서브필드 방식에 따라 패널에 256(28) 계조의 화상을 표시하는 방법을 예로 들어 설명하면 다음과 같다.
상기 256 계조의 구현을 위하여 1 프레임은 8개의 서브필드(SF1 내지 SF8)로 분할되고, 각 서브필드(SF1 내지 SF8)는 어드레스 기간과 서스테인 기간으로 나뉘어 구동되며, 아날로그 화상 데이터는 마이컴(31)에 의해 8비트의 계조 데이터(최하위 B0 내지 최상위 B7)로 디지털화된다.
먼저, 제 1 서브필드(SF1)의 어드레스 기간에는 종래 기술에서 설명된 바와 같이 X·Y 서스테인 구동부(34, 35)가 마이컴(31)의 제어신호에 따라 제 1 X·Y 서스테인 전극(16a, 16b)에 소거 펄스(1 단계)와 써넣기 펄스(2 단계)와 소거 펄스(3 단계)를 차례대로 공급하여 모든 셀의 방전공간 내부에 어드레스 방전에 필요한 벽전하를 형성시킨다.
그 후, 4 단계로 Y 서스테인 구동부(35)가 마이컴(31)의 제어신호에 따라 복수개의 제 1 Y 서스테인 전극(16b)에 순차적으로 스캔 펄스를 공급하는 동시에 제 1 어드레스 구동부(32)가 마이컴(31)의 제어신호에 따라 복수개의 제 1 어드레스 전극(18)에 각 셀에 해당되는 어드레스 펄스(계조 데이터의 B0 데이터)를 공급하여 상기 어드레스 펄스로 논리 하이가 공급된 각 셀의 제 1 방전공간(A) 내부에서 어드레스 방전이 일어나도록 한다.
상기에서 제 1 방전공간(A) 내부에서 어드레스 방전이 일어나면 상기 제 1 방전공간(A) 내부에 주입되어 있던 방전가스가 전자와 이온으로 전리되어 플라즈마 상태로 되고, 상기 플라즈마 상태에서 충돌에 의해 여기된 입자들은 바닥 상태로 떨어지면서 제 1 형광체층(20)측으로 자외선을 방출하고, 상기 제 1 형광체층(20)은 자외선의 충돌에 의해 여기되어 가시광을 방출하며, 상기 가시광은 중간 기판(13)과 전면 기판(11)을 통해 외부로 출사된다.
즉, 상기 제 1 서브필드(SF1)의 어드레스 기간에는 제 1, 2 방전공간(A, B) 중 제 1 방전공간(A) 내부에서만 방전이 일어나 발광 세기 1에 해당되는 휘도가 구현된다.
그 후, 상기 제 1 서브필드(SF1)의 어드레스 기간이 완료되면 X·Y 서스테인 구동부(34, 35)가 마이컴(31)의 제어신호에 따라 도 8에 도시된 바와 같이 제 1 X·Y 서스테인 전극(16a, 16b)에 20×N(여기서 N=1)개의 서스테인 펄스를 공급한다.
상기에서 제 1 서브필드(SF1)의 서스테인 기간동안 전체 제 1 X·Y 서스테인 전극(16a, 16b)에 180°의 위상차를 가지는 1×N개의 서스테인 펄스가 각각 공급되면 전체 제 1 X·Y 서스테인 전극(16a, 16b)에 교번하는 펄스 전압이 공급되는 결과를 초래하여 벽전하 효과에 의해 상기 서스테인 펄스가 상승하는 순간마다 바로 전에 어드레스 방전이 일어난 셀의 방전 발광이 상기 서스테인 기간동안 유지된다.
즉, 상기 제 1 서브필드(SF1)의 서스테인 기간에 공급되는 서스테인 펄스의 개수 1×N은 각 셀의 발광 횟수에 해당된다.
그 후, 제 2 내지 8 서브필드(SF2 내지 SF8)의 어드레스 기간에는 X·Y 서스테인 구동부(34, 35)가 마이컴(31)의 제어신호에 따라 제 1 X·Y 서스테인 전극(16a, 16b)과 제 2 X·Y 서스테인 전극(17a, 17b)에 소거 펄스(1 단계)와 써넣기 펄스(2 단계)와 소거 펄스(3 단계)를 차례대로 공급하여 모든 셀의 제 1, 2 방전공간(A, B) 내부에 어드레스 방전에 필요한 벽전하를 형성시킨다.
상기에서 어드레스 기간의 3 단계가 완료되면 4 단계로 Y 서스테인 구동부(35)가 마이컴(31)의 제어신호에 따라 복수개의 제 1, 2 Y 서스테인 전극(16b, 17b)에 순차적으로 스캔 펄스를 공급하는 동시에 제 1, 2 어드레스 구동부(32, 33)가 마이컴(31)의 제어신호에 따라 복수개의 제 1, 2 어드레스 전극(18, 19)에 각각 어드레스 펄스(계조 데이터의 B1 내지 B7 데이터)를 각각 공급하여(B1→SF2, B2→SF3, …, B6→SF7, B7→SF8) 상기 어드레스 펄스로 논리 하이가 공급된 각 셀의 제 1, 2 방전공간(A, B) 내부에서 어드레스 방전이 일어나도록 한다.
상기에서 제 1, 2 방전공간(A, B) 내부에서 동시에 어드레스 방전이 일어나면 상기 제 1, 2 방전공간(A, B) 내부에 주입되어 있던 방전가스가 전자와 이온으로 전리되어 플라즈마 상태로 되고, 상기 플라즈마 상태에서 충돌에 의해 여기된 입자들은 바닥 상태로 떨어지면서 제 1, 2 형광체층(20, 21)측으로 자외선을 방출하고, 상기 제 1, 2 형광체층(20, 21)은 자외선의 충돌에 의해 여기되어 가시광을 방출하며, 상기 제 1 방전공간(A) 내부에서 방출된 가시광이 중간 기판(13)과 전면 기판(11)을 통해 외부로 출사되는 동시에 제 2 방전공간(B) 내부에서 방출된 가시광이 전면 기판(11)을 통해 외부로 출사된다.
따라서, 상기 제 2 내지 8 서브필드(SF2 내지 SF8)의 어드레스 기간에는 제 1 어드레스 전극(18)과 제 1 Y 서스테인 전극(16b) 사이 및 제 2 어드레스 전극(19)과 제 2 Y 서스테인 전극(17b) 사이에서 각각 독립적으로 어드레스 방전이 일어나 각 셀에는 제 1 서브필드(SF1)의 어드레스 기간에 구현되던 발광 세기 1보다 2배 더 밝은 발광 세기 2에 해당되는 휘도가 구현된다.
한편, 상기 제 2 내지 8 서브필드(SF2 내지 SF8)의 어드레스 기간이 완료되면 X·Y 서스테인 구동부(34, 35)는 마이컴(31)의 제어신호에 따라 도 8에 도시된 바와 같이 제 1 X·Y 서스테인 전극(16a, 16b)과 제 2 X·Y 서스테인 전극(17a, 17b)에 1×N(SF2), 2×N(SF3), 4×N(SF4), 8×N(SF5), 16×N(SF6), 32×N(SF7), 64×N(SF8)(여기서 N=1)개의 서스테인 펄스를 각각 공급한다.
상기에서 제 2 내지 8 서브필드(SF2 내지 SF8)의 서스테인 기간동안 전체 제 1, 2 X·Y 서스테인 전극(16a, 16b, 17a, 17b)에 180°의 위상차를 가지는 1×N, 2×N, 4×N, 8×N, 16×N, 32×N, 64×N개의 서스테인 펄스가 각각 공급되면 전체 제 1, 2 X·Y 서스테인 전극(16a, 16b, 17a, 17b)에 교번하는 펄스 전압이 공급되는 결과를 초래하여 벽전하 효과에 의해 상기 서스테인 펄스가 상승하는 순간마다 바로 전에 어드레스 방전이 일어난 셀의 방전 발광이 해당되는 서스테인 기간동안 각각 유지된다.
상기에서 설명된 본 발명의 바람직한 실시예에 따른 제 1 내지 8 서브필드(SF1 내지 SF8)의 어드레스 기간과 서스테인 기간의 각 구동조건을 종래 기술과 비교하여 아래 표 1에 나타내었다.
아래 표 1에서 알 수 있듯이 본 발명의 바람직한 실시예는 제 2 내지 8 서브필드(SF2 내지 SF8)의 서스테인 기간동안 공급되는 서스테인 펄스의 개수 즉, 발광 횟수가 동일시간 내에 종래 기술의 ½이 되어도 종래 기술과 동일한 계조를 구현할 수 있다.
따라서, 본 발명의 바람직한 실시예는 종래 기술과 동일한 계조 구현시 종래 기술보다 낮은 주파수의 서스테인 펄스에 의해 계조가 구현되므로 고가인 고속 구동용 요소대신 가격이 저렴한 저속 구동용 요소를 이용할 수 있어 전체 구동회로의 비용이 감소된다.
아울러, 본 발명의 바람직한 실시예는 각 서브필드(SF1 내지 SF8)에 종래 기술과 동일한 시간이 주어지는 동시에 종래 기술과 동일한 주파수의 서스테인 펄스에 의해 계조가 구현되는 경우 각 서브필드(SF1 내지 SF8)의 서스테인 기간이 종래 기술의 약 ½로 줄어드는데, 각 서브필드(SF1 내지 SF8)마다 줄어드는 서스테인 기간을 어드레스 기간에 할당하면 종래 기술보다 많은 개수의 서스테인 전극을 스캐닝할 수 있으므로 종래 기술과 동일한 구성요소를 이용하여 종래 기술보다 고정세 및 대형 화면을 구현할 수 있다.
이상과 같이 본 발명에 대한 2층 구조 AC 플라즈마 디스플레이 패널 및 그 구동회로를 예시된 도면을 참조로 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명은 한정되지 않고, 본 발명의 기술사상이 보호되는 범위에서 당업자에 의해 응용될 수 있다.
이와 같이 본 발명은 2층 구조로 형성된 각 셀에 1: 2의 발광세기를 구현하여 낮은 주파수의 서스테인 펄스에 의한 고계조의 화상 표시가 가능하기 때문에 저가의 저속 구동용 요소를 이용할 수 있어 전체 구동회로의 생산비용이 감소되며, 고화질 및 대형화면을 용이하게 구현할 수 있는 효과가 있다.
도 1은 종래 기술에 의한 3전극 면방전 플라즈마 디스플레이 패널의 분리 사시도,
도 2는 도 1에 도시된 3전극 면방전 플라즈마 디스플레이 패널의 일부 단면도,
도 3은 종래 기술에 의한 3전극 면방전 플라즈마 디스플레이 패널의 구동회로의 구성을 나타내는 블록도,
도 4는 종래의 ADS 서브필드(Addressing and Display System sub-field) 방식에 따른 256 계조의 구동 시퀀스를 나타내는 도면,
도 5는 종래의 1 서브필드의 각 구동파형을 나타내는 타이밍도,
도 6은 본 발명의 바람직한 실시예에 의한 2층 구조 AC 플라즈마 디스플레이 패널의 일부 단면도,
도 7은 본 발명의 바람직한 실시예에 의한 2층 구조 AC 플라즈마 디스플레이 패널의 구동회로의 구성을 나타내는 블록도,
도 8은 본 발명의 바람직한 실시예에 의한 각 서브필드의 서스테인 펄스 파형을 나타내는 타이밍도.
<도면의 주요 부분에 대한 부호의 설명>
10: 패널 11: 전면 기판
12: 배면 기판 13: 중간 기판
14, 15: 제 1, 2 격벽 16a, 16b: 제 1 X·Y 서스테인 전극
17a, 17b: 제 2 X·Y 서스테인 전극 18, 19: 제 1, 2 어드레스 전극
20, 21: 제 1, 2 형광체층 22, 23: 제 1, 2 유전체층
24, 25: 제 1, 2 산화마그네슘 보호막 31: 마이컴
32, 33: 제 1, 2 어드레스 구동부 34, 35: X·Y 서스테인 구동부

Claims (7)

  1. 화상이 표시되는 전면기판 및 상기 전면기판과 대향하여 위치한 배면기판 사이에 평행하게 위치하는 중간기판과;
    상기 배면기판 및 중간기판 사이에 배열 형성되어 제 1방전공간을 형성하는 다수의 제 1격벽과; 상기 중간기판 중 상기 배면기판과의 대향면에 상기 제 1격벽과 직교하여 배열형성된 다수의 제 1 X,Y서스테인 전극쌍과; 상기 제 1방전공간의 배면기판 상에 상기 제 1격벽과 평행하게 형성되어 상기 제 1 X, Y,서스테인 전극쌍과 함께 방전을 일으키는 다수의 제 1어드레스 전극과; 상기 제 1 방전공간 내에 도포되어 상기 제 1 X, Y서스테인 전극쌍과 제 1어드레스 전극간의 방전시 자외선에 의해 여기되어 가시광을 방출하는 제 1형광체층과;
    상기 전면기판 및 중간기판 사이에 배열형성되어 제 2방전공간을 형성하는 다수의 제 2격벽과; 상기 전면기판 중 상기 중간기판과의 대향면에 상기 제 2격벽과 직교하여 배열형성된 다수의 제 2 X, Y서스테인 전극쌍과; 상기 제 2방전공간을 형성하는 중간기판 상에 상기 제 2격벽과 평행하게 형성되어 상기 제 2 X,Y서스테인 전극쌍과 함께 방전을 일으키는 다수의 제 2어드레스 전극과; 상기 제 2방전공간 내에 도포되어 상기 제 2 X, Y서스테인 전극쌍과 제 2어드레스 전극간의 방전시자외선에 의해 여기되어 가시광을 방출하는 제 2형광체층을 포함하여 구성되는 것을 특징으로 하는 2층 구조 AC 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 제 1형광체층은 상기 제 1 방전공간을 형성하는 제 1격벽과, 제 1어드레스 전극 및 배면기판상에 도포되며, 상기 제 2형광체층은 상기 제 2방전공간을 형성하는 제 2격벽 각각에 도포되는 것을 특징으로 하는 2층 구조 AC 플라즈마 디스플레이 패널.
  3. 제 1 항에 있어서,
    상기 제 2격벽은 상기 제 1방전공간 내에서 방출되어 상기 중간기판 및 전면기판을 통해 외부로 출사되는 가시광의 세기가 상기 제 2방전공간 내에서 방출되어 상기 전면기판을 통해 외부로 출사되는 가시광의 세기와 같도록 상기 제 1격벽의 길이보다 길게 형성되는 것을 특징으로 하는 2층 구조 AC 플라즈마 디스플레이 패널.
  4. 제 3 항에 있어서,
    상기 중간기판은 상기 제 1 X, Y서스테인 전극쌍 상에 형성되어 상기 제 1방전공간 내에서 방전이 일어날 때 생성되는 방전전류를 제한하는 제 1유전체층과; 상기 제 1유전체층 상에 형성되어 상기 제 1방전공간 내에서 방전이 일어날 때 발생하는 서퍼터링(sputtering)으로부터 상기 제 1 X, Y서스테인 전극쌍 및 제 1유전체층을 보호하는 제 1보호막을 포함하여 구성되며,
    상기 전면기판은 상기 제 2 X, Y서스테인 전극쌍 상에 형성되어 상기 제 2방전공간 내에서 방전이 일어날 때 생성되는 방전전류를 제한하는 제 2유전체층과; 상기 제 2유전체층 상에 형성되어 상기 제 2방전공간 내에서 방전이 일어날 때 발생하는 스퍼터링으로부터 상기 제 2 X, Y서스테인 전극쌍 및 제 2유전체층을 보호하는 제 2보호막을 포함하여 구성되는 것을 특징으로 하는 2층 구조 AC 플라즈마 디스플레이 패널.
  5. 상호 교차된 복수개의 제 1, 2 X·Y 서스테인 전극쌍과 복수개의 제 1, 2 어드레스 전극에 의해 전체 화면이 매트릭스 형태의 복수개 셀로 구분되고, 각 셀이 2개의 셀로 구성되어 각 셀마다 1:2의 발광 세기가 구현되는 2층 구조 AC 플라즈마 디스플레이 패널에 2Z 계조의 화상을 표시하기 위하여 1 프레임을 Z개의 서브필드로 분할하고, 각 서브필드를 어드레스 기간과 서스테인 기간으로 나누어 구동하는 회로에 있어서,
    아날로그 화상 데이터를 디지털화하여 Z비트의 계조 데이터를 출력하고, 상기 Z비트의 계조 데이터와 외부 신호에 따라 각종 제어신호와 서스테인 펄스를 각각 출력하는 마이컴과;
    상기 마이컴의 제어신호에 따라 상기 제 1 내지 Z 서브필드의 어드레스 기간에 상기 Z 비트의 계조 데이터를 상기 복수개 제 1 어드레스 전극에 1 비트씩 순차적으로 공급하는 제 1 어드레스 구동부와;
    상기 마이컴의 제어신호에 따라 상기 제 2 내지 Z 서브필드의 어드레스 기간에 상기 Z 비트의 계조 데이터 중 최하위 비트를 제외한 나머지 비트의 데이터를 상기 복수개 제 2 어드레스 전극에 1 비트씩 순차적으로 공급하는 제 2 어드레스 구동부와;
    상기 마이컴의 제어신호에 따라 상기 제 1 서브필드의 서스테인 기간에 20×N(단, N≥1)개의 서스테인 펄스를 상기 복수개의 제 1 X·Y 서스테인 전극에 공급하고, 상기 제 2 내지 Z 서브필드의 서스테인 기간에 20×N, 21×N, 22×N, 23×N, …, 2Z-1×N개의 서스테인 펄스를 상기 복수개의 제 1 X·Y 서스테인 전극과 제 2 X·Y 서스테인 전극에 각각 공급하는 X 서스테인 구동부 및 Y 서스테인 구동부로 구성된 것을 특징으로 하는 2층 구조 AC 플라즈마 디스플레이 패널의 구동회로.
  6. 제 5 항에 있어서,
    상기 복수개의 제 1 X 서스테인 전극과 제 2 X 서스테인 전극은 동일한 서스테인 펄스가 동시에 공급될 수 있도록 상호 연결된 것을 특징으로 하는 2층 구조 AC 플라즈마 디스플레이 패널의 구동회로.
  7. 제 5 항에 있어서,
    상기 복수개의 제 1, 2 X 서스테인 전극에 공급되는 서스테인 펄스와 상기 복수개의 제 1, 2 Y 서스테인 전극에 공급되는 서스테인 펄스간에는 180°의 위상차가 있음을 특징으로 하는 2층 구조 AC 플라즈마 디스플레이 패널의 구동회로.
KR1019960080779A 1996-12-31 1996-12-31 2층구조ac플라즈마디스플레이패널및그구동회로 KR100479110B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960080779A KR100479110B1 (ko) 1996-12-31 1996-12-31 2층구조ac플라즈마디스플레이패널및그구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960080779A KR100479110B1 (ko) 1996-12-31 1996-12-31 2층구조ac플라즈마디스플레이패널및그구동회로

Publications (2)

Publication Number Publication Date
KR19980061409A KR19980061409A (ko) 1998-10-07
KR100479110B1 true KR100479110B1 (ko) 2005-07-18

Family

ID=37303579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960080779A KR100479110B1 (ko) 1996-12-31 1996-12-31 2층구조ac플라즈마디스플레이패널및그구동회로

Country Status (1)

Country Link
KR (1) KR100479110B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04308630A (ja) * 1991-04-08 1992-10-30 Fujitsu Ltd 面放電型プラズマディスプレイパネル
JPH06265863A (ja) * 1992-11-09 1994-09-22 Sony Corp プラズマアドレス液晶表示装置
JPH0822802A (ja) * 1994-07-05 1996-01-23 Joshin Uramoto 二重圧力勾配型ｐｉｇ放電によるプラズマプロセシング 装置
JPH0990899A (ja) * 1995-09-22 1997-04-04 Hitachi Ltd ４電極プラズマディスプレイパネルの駆動方式

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04308630A (ja) * 1991-04-08 1992-10-30 Fujitsu Ltd 面放電型プラズマディスプレイパネル
JPH06265863A (ja) * 1992-11-09 1994-09-22 Sony Corp プラズマアドレス液晶表示装置
JPH0822802A (ja) * 1994-07-05 1996-01-23 Joshin Uramoto 二重圧力勾配型ｐｉｇ放電によるプラズマプロセシング 装置
JPH0990899A (ja) * 1995-09-22 1997-04-04 Hitachi Ltd ４電極プラズマディスプレイパネルの駆動方式

Also Published As

Publication number Publication date
KR19980061409A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
KR100381270B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100737194B1 (ko) 플라즈마 디스플레이 장치
JPH09160525A (ja) プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置
KR19990029159A (ko) Ａｃ형 ｐｄｐ의 구동방법 및 플라즈마 표시장치
KR100337882B1 (ko) 플라즈마 표시 패널의 구동방법
JP4089759B2 (ja) Ａｃ型ｐｄｐの駆動方法
JP2001282180A (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
EP0923066B1 (en) Driving a plasma display panel
KR100429648B1 (ko) Ac 플라즈마 디스플레이 패널 및 그 구동회로
KR100479110B1 (ko) 2층구조ac플라즈마디스플레이패널및그구동회로
KR100237202B1 (ko) 플라즈마 디스플레이장치
KR20050033021A (ko) 표시장치 및 표시패널의 구동방법
KR100260943B1 (ko) 4전극 플라즈마 디스플레이 장치와 그 구동방법
KR100237420B1 (ko) 플라즈마 디스플레이장치 및 패널구조
KR100267545B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널의 구동방법
US20010011973A1 (en) Method and apparatus for driving plasma display panel
KR100287730B1 (ko) 3전극면방전플라즈마디스플레이패널의구동방법
KR100373534B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100237213B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널
KR100472370B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
US20080129764A1 (en) Method of driving a discharge display panel for effective addressing, driver therefor and display panel using the same
KR100509592B1 (ko) 플라즈마 표시 패널의 구동방법
KR100490529B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US20050017927A1 (en) Plasma display panel and method of driving the same
WO2008062518A1 (fr) Procédé de commande d&#39;écran à plasma et appareil d&#39;affichage à plasma

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee