KR100373534B1 - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR100373534B1
KR100373534B1 KR10-2001-0000875A KR20010000875A KR100373534B1 KR 100373534 B1 KR100373534 B1 KR 100373534B1 KR 20010000875 A KR20010000875 A KR 20010000875A KR 100373534 B1 KR100373534 B1 KR 100373534B1
Authority
KR
South Korea
Prior art keywords
scan
sustain electrode
pulse
display panel
plasma display
Prior art date
Application number
KR10-2001-0000875A
Other languages
English (en)
Other versions
KR20020059493A (ko
Inventor
김환유
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0000875A priority Critical patent/KR100373534B1/ko
Publication of KR20020059493A publication Critical patent/KR20020059493A/ko
Application granted granted Critical
Publication of KR100373534B1 publication Critical patent/KR100373534B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 미스 라이팅을 방지할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널의 구동방법은 어드레스 기간동안 주사가 시작되는 위치에 형성되는 적어도 하나 이상의 주사/서스테인전극에 제 1 주사펄스가 공급되고, 그 이외의 영역에 위치되는 주사/서스테인전극들에 제 2 주사펄스가 공급되는 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널의 구동방법{Driving Method of Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로 특히, 미스 라이팅을 방지할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 진공 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.
도 1은 종래의 3전극 교류 면방전형 PDP의 방전셀 구조를 도시한 사시도이다.
도 1을 참조하면, 종래의 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10)상에 형성되어진 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다. 주사/서스테인전극(12Y)과 공통서스테인전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방전 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(10)/하부기판(18)과 격벽(24) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
이러한 방전셀은 도 2에 도시된 바와 같이 매트릭스 형태로 배치된다. 도 2에서 방전셀(1)은 주사/서스테인전극라인(Y1 내지 Ym), 공통서스테인전극라인(Z1 내지 Zm) 및 어드레스전극라인(X1 내지 Xn)의 교차부에 마련된다. 주사/서스테인전극라인(Y1 내지 Ym)은 순차적으로 구동되고, 공통서스테인전극라인(Z1 내지 Zm)은 공통적으로 구동된다. 어드레스전극라인들(X1 내지 Xn)은 기수번째 라인들과우수번째 라인들로 분할되어 구동된다.
이러한 3전극 교류 면방전형 PDP는 다수개의 서브필드로 분리되어 구동되고, 각 서브필드기간에는 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨으로써 계조표시가 행해지게 된다. 실례로, 8비트의 비디오 데이터를 이용하여 256 계조로 화상이 표시되는 경우 각 방전셀(1)에서의 1 프레임 표시기간(예를 들면, 1/60초=약 16.7msec)은 8개의 서브필드(SF1 내지 SF8)로 분할된다. 각 서브필드(SF1 내지 SF8)는 다시 리셋 기간, 어드레스 기간 및 서스테인 기간으로 분할하고, 서스테인 기간에 1:2:4:8:…:128의 비율로 가중치를 부여하게 된다. 여기서, 리셋기간은 방전셀을 초기화하는 기간이고, 어드레스기간은 비디오데이터의 논리값에 따라 선택적인 어드레스방전이 발생하게 하는 기간이며, 서스테인 기간은 상기 어드레스방전이 발생된 방전셀에서 방전이 유지되게 하는 기간이다. 리셋 기간과 어드레스기간은 각 서브필드 기간에 동일하게 할당된다.
도 3는 종래의 PDP의 구동방법에 따른 파형도를 나타내는 도면이다.
도 3를 참조하면, 리셋기간에는 주사/서스테인전극라인들(Y1 내지 Ym)에 리셋펄스(R)가 공급된다. 이러한 리셋펄스(R)에 의해 모든 방전셀들에서 리셋방전이 발생되게 함으로써 방전셀들을 초기화한다. 어드레스기간에서는 주사/서스테인전극라인들(Y1 내지 Ym)에 순차적으로 주사펄스(SP)를 공급함과 아울러 주사펄스(SP)에 동기되는 데이터펄스(DP)를 어드레스전극라인들(X1 내지 Xn)에 공급함으로써 선택적인 어드레스방전이 발생되게 한다. 이어서, 서스테인 기간에서 주사/서스테인전극라인들(Y1 내지 Ym)과 공통서스테인전극라인들(Z1 내지 Zm)에 교번적으로 서스테인펄스(SUSPy, SUSPz)를 공급함으로써 상기 어드레스방전이 발생된 방전셀들에서 서스테인 방전이 소정의 기간동안 유지되게 한다.
하지만, 이와 같은 종래의 PDP에서는 제 1 주사/서스테인전극라인(Y1)의 어드레스 방전이 불안정하게 된다. 즉, 리셋기간에 이어서 주사펄스(SP)를 공급받는 제 1 주사/서스테인전극라인(Y1)은 리셋기간에 형성된 벽전하만을 이용하여 어드레스 방전을 하기 때문에 미스 라이팅이 발생하게 된다. 이와 같이 제 1 주사/서스테인전극라인(Y1)의 어드레스 방전이 불안정하게 되면 제 2 및 제 3 주사/서스테인전극라인(Y2,Y3)의 어드레스 방전도 불안정하게 된다. 상세히 설명하면, 제 4 주사/서스테인전극라인(Y4)은 제 1 내지 제 3 주사/서스테인전극라인(Y1 내지 Y3)의 어드레스 방전에 의해 생성된 하전입자를 이용하여 어드레스 방전을 할 수 있다. 따라서 제 4 내지 제 m 주사/서스테인전극라인들(Y4 내지 Ym)은 안정된 어드레스 방전을 할 수 있다. 하지만, 제 1 주사/서스테인전극라인(Y1)은 인접된 방전셀에서 공급되는 하전입자 없이 어드레스 방전을 하기 때문에 어드레스 방전이 불안정하게 된다. 또한, 제 1 주사/서스테인전극라인(Y1)의 어드레스 방전에 의해 충분한 하전입자를 생성할 수 없기 때문에 제 2 및 제 3 주사/서스테인전극라인(Y2,Y3)의 어드레스 방전도 불안정해진다.
한편, 종래에는 고속 어드레싱을 위하여 도 4와 같이 패널의 주사/서스테인전극라인들(Y1 내지 Yj)을 상하로 분할하여 구동하는 방법이 제안되었다. 이와 같은 PDP에서는 주사/서스테인전극라인들(Y1 내지 Yj)을 상하로 분할하고 서로 다른 두 개의 스캔 드라이버로써 상부 주사/서스테인전극라인들(Y1 내지 Yi)과 하부 주사/서스테인전극라인들(Yi+1 내지 Yj)을 별도로 동시에 주사한다. 하지만, 이와 같은 구동방법에서도 상부의 제 1 내지 제 3 주사/서스테인전극라인들(Y1 내지 Y3)의 어드레스 방전이 불안정함과 아울러 하부의 제 Yi+1 내지 Yi+3 주사/서스테인전극라인들(Yi+1 내지 Yi+3)의 어드레스 방전이 불안정하다.
따라서, 본 발명의 목적은 미스 라이팅을 방지할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법을 제공하는데 있다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널을 나타내는 사시도.
도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 전극배치를 나타나낸 평면도.
도 3은 도 1에 도시된 플라즈마 디스플레이 패널의 구동파형을 나타내는 파형도.
도 4는 종래의 분할 구동 플라즈마 디스플레이 패널을 나타내는 도면.
도 5는 본 발명의 제 1 실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 6은 본 발명의 제 2 실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 12Y : 주사/서스테인전극
12Z : 공통서스테인전극 14,22 : 유전체층
16 : 보호막 18 : 하부기판
20X : 어드레스전극 24 : 격벽
26 : 형광체
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널의 구동방법은 어드레스 기간동안 주사가 시작되는 위치에 형성되는 적어도 하나 이상의 주사/서스테인전극에 제 1 주사펄스가 공급되고, 그 이외의 영역에 위치되는 주사/서스테인전극들에 제 2 주사펄스가 공급되는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 5 내지 6을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 5는 본 발명의 실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.
도 5를 참조하면, 본 발명의 교류 면방전형 PDP는 화상의 계조를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 표현하는 서스테인 기간으로 나뉘어진다. 리셋 기간에는 주사/서스테인전극들(Y1 내지 Ym)에 리셋펄스(R)가 공급되어 방전셀 초기화를 위한 리셋 방전이 일어난다. 어드레스 기간에는 주사/서스테인전극라인들(Y1 내지 Ym)에 주사펄스(SP)가 순차적으로 공급됨과 아울러 주사펄스(SP)에 동기된 데이터펄스(DP)가 어드레스 전극라인들(X)에 공급된다. 이때, 데이터펄스(DP)가 공급된 방전셀들에서는 어드레스 방전이 일어난다. 한편, 본 발명의 PDP에서는 제 1 내지 제 3 주사/서스테인전극라인들(Y1 내지 Y3)에 공급되는 주사펄스(SP)의 펄스 폭(Tf)과 제 4 내지 제 m 주사/서스테인전극라인들(Y4 내지 Ym)에 공급되는 주사펄스(SP)의 펄스 폭(Ts)이 상이하다. 즉, 제 1 내지 제 3 주사/서스테인전극라인들(Y1 내지 Y3)의 공급되는 주사펄스(SP)의 펄스 폭(Tf)이 제 4 내지 제 m 주사/서스테인전극라인들(Y4 내지 Ym)에 공급되는 주사펄스(SP)의 펄스 폭(Ts)보다 넓게 설정된다. 따라서, 제 1 내지 제 3 주사/서스테인전극라인들(Y1 내지 Y3)의 어드레스 방전시간을 충분히 확보할 수 있어 미스-라이팅을 방지할 수 있다. 이를 위해 제 1 내지 제 3 주사/서스테인전극라인들(Y1 내지 Y3)에 공급되는 주사펄스(SP)의 펄스 폭(Tf)은 제 4 주사/서스테인전극라인(Y4)에 공급되는 주사펄스(SP)의 펄스 폭(Ts)보다 50 내지 100% 넓게 설정된다. 서스테인 기간에서 주사/서스테인전극라인들(Y1 내지 Ym)과 공통서스테인전극라인들(Z1 내지 Zm)에 교번적으로 서스테인펄스(SUSPy, SUSPz)를 공급함으로써 상기 어드레스방전이 발생된 방전셀들에서 서스테인 방전이 소정의 기간동안 유지되게 한다.
한편, 고속 어드레싱을 위하여 상하로 분할되는 PDP에서도 본 발명이 적용될 수 있다. 즉, 도 6과 같이 상하로 분할되어 구동되는 PDP의 어드레스 기간에 상부의 제 1 내지 제 3 주사/서스테인전극라인들(Y1 내지 Y3) 및 하부의 제 Yi+1 내지 Yi+3 주사/서스테인전극라인들(Yi+1 내지 Yi+3)에 공급되는 주사펄스(SP)의 펄스 폭을 다른 주사/서스테인전극라인들(Y)에 공급되는 주사펄스(SP)의 펄스 폭보다 넓게 설정한다. 따라서, 상부의 제 1 내지 제 3 주사/서스테인전극라인들(Y1 내지 Y3) 및 하부의 제 Yi+1 내지 Yi+3 주사/서스테인전극라인들(Yi+1 내지 Yi+3)의 어드레스 방전시간을 충분히 확보할 수 있어 미스-라이팅을 방지할 수 있다. 이를 위해 상부의 제 1 내지 제 3 주사/서스테인전극라인들(Y1 내지 Y3) 및 하부의 제 Yi+1 내지 Yi+3 주사/서스테인전극라인들(Yi+1 내지 Yi+3)의 펄스 폭은 다른 주사/서스테인전극라인들(Y)에 공급되는 주사펄스(SP)의 펄스 폭보다 50 내지 100% 넓게 설정된다.
한편, 본 발명의 실시예들에서는 어드레스 기간에 처음 주사펄스를 공급받는 3개의 주사/서스테인전극라인들(Y)의 펄스 폭을 넓게 설정했다. 하지만, 첫번째 주사/서스테인전극라인(Y)의 어드레스 방전이 안정되게 발생되므로 두번째 및 세번째 주사/서스테인전극라인(Y)의 펄스 폭은 다른 주사/서스테인전극라인들(Y)과 동일하게 설정될 수 있다. 이와 같이 넓은 펄스 폭의 주사펄스를 공급받는 주사/서스테인전극라인들(Y)의 라인 수는 사용자에 의해 임의로 설정될 수 있다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법에 의하면 어드레스 기간의 초기에 공급되는 주사펄스의 펄스 폭을 넓게 설정하여 미스 라이팅을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (5)

  1. 방전셀을 선택하기 위한 어드레스 기간을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 어드레스 기간동안 주사가 시작되는 위치에 형성되는 적어도 하나 이상의 주사/서스테인전극에 제 1 주사펄스가 공급되고, 그 이외의 영역에 위치되는 주사/서스테인전극들에 제 2 주사펄스가 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제 1 항에 있어서,
    상기 제 1 주사펄스가 상기 제 2 주사펄스보다 넓은 펄스폭으로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제 1 항에 있어서,
    상기 제 1 주사펄스는 상기 제 2 주사펄스의 펄스폭 보다 50 내지 100% 크게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제 1 항에 있어서,
    상기 제 1 주사펄스는 주사가 시작되는 위치에 형성되는 3개의 주사/서스테인전극라인에 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제 1 항에 있어서,
    상기 제 1 주사펄스는 상기 플라즈마 디스플레이 패널이 상/하로 분할 구동될때 상부 패널의 주사가 시작되는 위치에 형성되는 주사/서스테인전극과, 하부 패널의 주사가 시작되는 위치에 형성되는 주사/서스테인전극들에 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR10-2001-0000875A 2001-01-06 2001-01-06 플라즈마 디스플레이 패널의 구동방법 KR100373534B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0000875A KR100373534B1 (ko) 2001-01-06 2001-01-06 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0000875A KR100373534B1 (ko) 2001-01-06 2001-01-06 플라즈마 디스플레이 패널의 구동방법

Publications (2)

Publication Number Publication Date
KR20020059493A KR20020059493A (ko) 2002-07-13
KR100373534B1 true KR100373534B1 (ko) 2003-02-25

Family

ID=27691013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0000875A KR100373534B1 (ko) 2001-01-06 2001-01-06 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR100373534B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101042993B1 (ko) 2004-03-16 2011-06-21 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1083159A (ja) * 1996-09-06 1998-03-31 Pioneer Electron Corp プラズマディスプレイパネルの駆動方法
US5854540A (en) * 1996-06-18 1998-12-29 Mitsubishi Denki Kabushiki Kaisha Plasma display panel driving method and plasma display panel device therefor
KR19990031734A (ko) * 1997-10-14 1999-05-06 구자홍 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 및 그구동회로
JP2000259119A (ja) * 1999-03-05 2000-09-22 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
KR20010073287A (ko) * 2000-01-13 2001-08-01 구자홍 플라즈마 디스플레이 패널의 구동방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854540A (en) * 1996-06-18 1998-12-29 Mitsubishi Denki Kabushiki Kaisha Plasma display panel driving method and plasma display panel device therefor
JPH1083159A (ja) * 1996-09-06 1998-03-31 Pioneer Electron Corp プラズマディスプレイパネルの駆動方法
KR19990031734A (ko) * 1997-10-14 1999-05-06 구자홍 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 및 그구동회로
JP2000259119A (ja) * 1999-03-05 2000-09-22 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
KR20010073287A (ko) * 2000-01-13 2001-08-01 구자홍 플라즈마 디스플레이 패널의 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101042993B1 (ko) 2004-03-16 2011-06-21 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 방법

Also Published As

Publication number Publication date
KR20020059493A (ko) 2002-07-13

Similar Documents

Publication Publication Date Title
KR100381270B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20030014883A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100607511B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100421487B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100751931B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100330033B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100373534B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100336606B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100359021B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100330031B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100359017B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100359016B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100481215B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR20010035882A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100456146B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100746569B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100323972B1 (ko) 플라즈마 디스플레이 패널 및 그의 구동방법
KR100667109B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100764760B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100336609B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100359570B1 (ko) 플라즈마 디스플레이 패널
KR100482349B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100364398B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR20030014884A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100373529B1 (ko) 플라즈마 디스플레이 패널 및 그구동방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee