JP2007242353A - プラズマディスプレイ装置 - Google Patents
プラズマディスプレイ装置 Download PDFInfo
- Publication number
- JP2007242353A JP2007242353A JP2006061240A JP2006061240A JP2007242353A JP 2007242353 A JP2007242353 A JP 2007242353A JP 2006061240 A JP2006061240 A JP 2006061240A JP 2006061240 A JP2006061240 A JP 2006061240A JP 2007242353 A JP2007242353 A JP 2007242353A
- Authority
- JP
- Japan
- Prior art keywords
- display
- discharge
- electrode
- groove
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Gas-Filled Discharge Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
【課題】三電極(X,Y,A)及びラダー型の隔壁を持つPDPを備え、プライミング(P)放電を用いるPDP装置の技術において、P放電による表示セル(C)への入射光を低減して背景発光を抑制できる技術を提供する。
【解決手段】本PDP装置は、排気パスを兼ねた溝部を形成するラダー型の隔壁34を持つPDPを備える。走査電極(Y)間の溝部41の複数のP放電領域(rp)で、アドレス放電の動作を助けるP放電が行われる。溝部41で、C中心線(a)上ではなく、縦リブ34aの中心線(b)上の位置に、P放電ギャップ(gp)を形成する、Yバス電極22bの張り出し部29(P電極)の対が設けられた構造である。
【選択図】図6
【解決手段】本PDP装置は、排気パスを兼ねた溝部を形成するラダー型の隔壁34を持つPDPを備える。走査電極(Y)間の溝部41の複数のP放電領域(rp)で、アドレス放電の動作を助けるP放電が行われる。溝部41で、C中心線(a)上ではなく、縦リブ34aの中心線(b)上の位置に、P放電ギャップ(gp)を形成する、Yバス電極22bの張り出し部29(P電極)の対が設けられた構造である。
【選択図】図6
Description
本発明は、プラズマディスプレイパネル(Plasma Display Panel:PDP)に動画像を表示する表示装置(プラズマディスプレイ装置:PDP装置)の技術に関する。特に、三電極(X,Y,A)及びラダー(梯子)型の隔壁(リブ)を持つPDPの構造、及びプライミング放電を用いる駆動方式などに関する。
従来のPDP装置として、ラダー型の格子状リブを持ち、リブ間により排気パスを兼ねた溝部を持つ構造のPDPにおいて、溝部でプライミング放電を発生させる技術がある。プライミング放電は、アドレス動作(アドレス放電)を助ける放電であり、これにより表示セルへプライミング粒子(電荷)を供給するものである。
上記のような技術として、例えば、特許文献1(特開2002−150949号公報)に記載されている技術がある。図11にも、上記技術に対応する構成例を示している。この構成例では、走査電極(Y)間におけるプライミング放電用の空間となる溝部(941)において、プライミング放電用の領域(プライミング放電領域:Rp)及びプライミング放電用の放電ギャップ(プライミング放電ギャップ:Gp)が、各表示セルの横幅の中心線(a)上に位置するように構成されている。
非表示部である走査電極(Y)間の溝部(941)は、複数のプライミング放電領域(Rp)を含む、画面の横方向(第1方向)に伸びる溝状ないし管状の空間/領域である。溝部(941)は、画面の縦方向(第2方向)が横リブ側面で囲まれ、画面垂直方向(第3方向)が基板の絶縁層(保護層や誘電体層)で囲まれた領域である。溝部(941)は、隣接上下の表示ラインの複数の各表示セルと通じる排気パスの役割も兼ねている。
また、横リブと前面基板の絶縁層との間には、表示セル中心線(a)付近で、凹みによる隙間が設けられている。この隙間は、基板間の放電空間における排気パスの一部を構成する。プライミング放電領域(Rp)のプライミング放電ギャップ(Gp)でのプライミング放電による発光の一部は、特に隙間を経由して表示セル内に入射される。
特開2002−150949号公報
前記背景技術のPDP装置では、以下のような問題が存在する。図11にも示すように、プライミング放電領域(Rp)及びプライミング放電ギャップ(Gp)が、溝部(941)と表示セルの表示放電領域(Rd)とを分割している横リブに隣接している。特に、横リブにおける表示セル中心線(a)上、前記隙間が設けられている部分に隣接している。そのため、溝部(941)のプライミング放電領域(Rp)及びプライミング放電ギャップ(Gp)でのプライミング放電の発生によって隙間を通じて表示セル内に入射する光(特に紫外光)の強度/量が大きい。これによって、表示セルの背景発光が高くなり、コントラスト低下につながる、という問題がある。表示セルへの入射光のうち、特に、放電空間を直接に伝播することから、紫外線が問題となる。
また更には、溝部(941)における横方向で隣接する複数のプライミング放電領域(Rp)及びプライミング放電ギャップ(Gp)において、ある表示セルに最も隣接する1つのプライミング放電領域(Rp)及びプライミング放電ギャップ(Gp)でのプライミング放電が仮に失敗した場合に、その1つ隣のプライミング放電領域(Rp)及びプライミング放電ギャップ(Gp)が当該表示セルから比較的遠いため、プライミング効果が大きく低下する、という問題がある。
本発明は以上のような問題に鑑みてなされたものであり、その目的は、三電極(X,Y,A)及びラダー型の隔壁を持つPDPを備え、プライミング放電を用いるPDP装置の技術において、プライミング放電による表示セルへの入射光を低減して背景発光を抑制できる技術を提供することにある。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。前記目的を達成するために、本発明は、{表示電極(X,Y)、アドレス電極(A)}の各電極と基板間の空間を区切るラダー型の隔壁とを持つPDP及び各電極に対応する駆動回路などを備え、非表示ライン領域となる表示電極間の空間/領域でのプライミング放電による駆動方式を用いるPDP装置の技術であって、以下に示す技術的手段ないし構造を備えることを特徴とする。
本発明のPDP装置では、図11のような前提構成と比較して、隔壁間の溝部におけるプライミング放電ギャップ(gp)を含むプライミング放電領域(rp)を、表示セルの横幅の中心線(a)付近の位置ではなく、横方向にずらして、縦リブの中心線(b)付近の位置に配置した構造である。前記溝部は、非表示ライン領域、各表示セルと通じる排気パス、及びプライミング放電用に用いられる溝状の空間/領域である。
具体的には、隣り合う走査電極(Y)間の溝部における各縦リブの中心線(b)上に、プライミング放電ギャップ(gp)を形成する部位(プライミング電極)の対を設ける。例えば、横リブ上方に重なる、金属で直線状のYバス電極からの溝部側への張り出し部の対によりプライミング電極が構成される。
このような構造により、前提構成と比較して、プライミング放電領域(rp)と表示セルの表示放電領域(rd)との距離が遠くなる。従って、プライミング放電領域(rp)でのプライミング放電の発生により表示セル内に入射する光(特に紫外光)の強度/量が弱まり、それによる表示セルの背景発光があまり高くならず、背景輝度の増加を抑制できる。
また、走査電極(Y)間の溝部において隣接表示ラインの各表示セルに対応して複数のプライミング放電領域(rp)及びプライミング放電ギャップ(gp)を同様に構成することにより、表示セルの特に表示放電領域(rd)の位置から見て、同じ距離に2つのプライミング放電領域(rp)が存在する構成となる。そのため、ある表示セルに対して一方の1つのプライミング放電領域(rp)でのプライミング放電が仮に失敗した場合でも、他方の1つのプライミング放電領域(rp)でのプライミング放電を利用することができるため、プライミング効果が大きく低下することは無い。
本PDP装置は、詳しくは例えば以下の構成である。まず、PDPは、第1基板に、第1(横)方向に略平行に伸びる表示電極(X,Y)群と、表示電極群を覆う第1絶縁層(誘電体層や保護層)とを有し、第1基板に対向する第2基板に、第1方向と垂直な第2(縦)方向に略平行に伸びるアドレス電極(A)群(表示セル中心線(a)上に配置)と、アドレス電極(A)群を覆う第2絶縁層と、基板間の空間を区切る、第1方向に伸びる第1隔壁(表示ライン間を分割する横リブ)と第2方向に伸びる第2隔壁(表示セル間を分割する縦リブ)とからなるラダー状の隔壁と、隔壁で区切られる領域に付着された蛍光体とを有する。表示電極群は、表示放電(維持)に用いる第1の電極(X)と、表示放電(維持)及び走査に用いる第2の電極(Y)とを有し、(X,Y)が第2方向に反転繰り返し配列され、隣り合うXとYの対により表示ラインが構成され、表示ラインとアドレス電極(A)とが交差し第1及び第2隔壁で区切られる領域に対応して表示放電用の第1のギャップ(表示放電ギャップ:gp)及び対応する第1の領域(表示放電領域:rd)を含んだ表示セルが構成される。
本PDP装置は、上記PDPと、PDPの各電極(X,Y,A)群に駆動波形を印加する駆動回路(X,Y,Aドライバ)と、駆動回路を制御する制御回路とを備える。隣り合う第2の電極(Y)の対に対応して、隣接表示ラインに沿って第1方向に伸び基板間の第1及び第2絶縁層並びに隔壁間の第1隔壁で囲まれ非表示部及び隣接表示ラインの各表示セルと通じる排気パスとなる溝状の空間/領域(溝部)が形成される。溝部は、隣接表示ラインの各表示セルでのアドレス放電を助けるプライミング放電を発生させるために用いられ、隣接両側表示ラインの表示セルと対応した、プライミング放電用の第2のギャップ(プライミング放電ギャップ:gp)及び対応する第2の領域(プライミング放電領域:rp)を有する。PDP全体において、第2の電極(Y)間の溝部側のみに第2のギャップ及び領域が構成される。駆動回路側からのPDPの各電極(X,Y,A)群への駆動波形の印加により、表示ラインの各表示セル(第1のギャップ及び領域含む)に対するアドレス放電の動作(アドレス電極(A)にアドレスパルスを、第2の電極(Y)に走査パルスを印加することにより対象の表示セルのA−Y−X間でアドレス放電を発生させる動作)を行うと共に、当該表示ラインに隣接する溝部の第2のギャップ及び領域でプライミング放電を発生させるものである。そして、溝部において、第2のギャップ及び領域が、第2隔壁の中心線(b)付近の位置に形成されていることを特徴とする。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。本発明によれば、三電極(X,Y,A)及びラダー型の隔壁を持つPDPを備え、プライミング放電を用いるPDP装置の技術において、プライミング放電による表示セルへの入射光を低減して背景発光を抑制できる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一符号を付し、その繰り返しの説明は省略する。図1は、PDP装置100全体の構成を示す。図2は、PDP1における電極やプライミング放電位置などの配置構成を示す。図3はPDP1の分解構成を示す。図4は、駆動制御のフレーム構成を示す。図5は、駆動制御の駆動波形を示す。図6〜図9は、実施の形態1のPDP1の構造を示す。図10は、実施の形態2のPDP構造を示す。図11は、本発明の前提技術となる従来技術例におけるPDP構造を示す。以下、プライミング:P、表示ライン:L、表示セル:C、走査電極:Y、維持電極:Xと略称する。
<前提技術>
図11において、本発明との比較のために、本発明の前提技術におけるPDPのP放電キャップに係わる構造を説明する。図11の構成は、図3等の構成と対比される。前面のL1〜L3(X1〜Y3)対応の一部分を示している。
図11において、本発明との比較のために、本発明の前提技術におけるPDPのP放電キャップに係わる構造を説明する。図11の構成は、図3等の構成と対比される。前面のL1〜L3(X1〜Y3)対応の一部分を示している。
前提技術のPDP構造において、表示電極(X,Y)が反転繰り返し配列されており、隣接するX−YによるLが構成されている。各Lに対応したラダー型の隔壁934によりCが区画されている。Yは、Yバス電極922bとY透明電極922aにより成り、Xは、Xバス電極923bとX透明電極923aにより成る。各Cの表示放電領域(Rd)において、透明電極(922a,923a)の対により、表示放電ギャップ(Gd)が構成されている。
隔壁934間には、非表示部(非L領域)となる、隣接Y間の溝部941及び隣接X間の溝部942が構成されている。隔壁934の横方向部分(横リブ)は、Y間の溝部941の空間と、Cの表示放電領域(Gd)とを分割している。横リブ上に重なってYバス電極922bが設けられている。
Y間の溝部941は、P放電用の空間として用いられ、複数のP放電領域(Rp)を有する。P放電領域(Rp)では、各Yバス電極922bからの張り出し部929の対により、P放電ギャップ(Gp)が構成されている。P放電領域(Rp)で発生するP放電による発光の一部は、溝部941とCとの隙間(排気パス)を通じて、C内にも入射する。
なお、aは、Cの横幅の中心線(縦方向)であり、bは、隔壁934の縦方向部分(縦リブ)の中心線であり、dは、溝部941の中心線である。d0は、a−b間の距離である。aは、各透明電極(922a,923a)並びにアドレス電極(A)の位置とも対応する。
P放電領域(Rp)及びP放電ギャップ(Gp)は、横リブにおける、列方向の各Cの表示放電領域(Rd)及び表示放電ギャップ(Gd)と対応する位置に隣接している。即ち、Cの中心線(a)上に、P放電ギャップ(Gp)を形成する張り出し部929が設けられている。
そのため、P放電の発生によって横リブの隙間を通じてC内に入射する光(特に紫外光)が強く、Cの背景発光が高くなる、という問題がある。
また、あるCの表示放電領域(Rd)に対して、隣接しているP放電領域(Rp)でのP放電が仮に失敗した場合に、その横方向で1つ隣のP放電領域(Rp)が比較的遠いために、P効果が大きく低下する、という問題がある。
(実施の形態1)
図1〜図9等を参照して、本発明の実施の形態1について説明する。実施の形態1では、図6に示すように、Y間の溝部941において、P放電領域(rp)のP放電ギャップ(gp)を、C中心線(a)上ではなく、C間の縦リブ34a中心線(b)上に設けたものである。
図1〜図9等を参照して、本発明の実施の形態1について説明する。実施の形態1では、図6に示すように、Y間の溝部941において、P放電領域(rp)のP放電ギャップ(gp)を、C中心線(a)上ではなく、C間の縦リブ34a中心線(b)上に設けたものである。
<PDP装置>
まず、図1において、基本的なPDP装置100の構成を説明する。PDP装置100は、PDP1、駆動ユニット80等を有して構成されている。PDP1は、マトリクス形式のカラー表示デバイスであるAC型のPDPである。駆動ユニット80は、画面(スクリーン)を構成する多数のCを選択的に点灯させるための回路部ないしそのモジュールである。PDP装置100は、壁掛け式テレビジョン受像機、コンピュータシステムのモニターなどとして利用される。PDP1とシャーシ部及び回路部(駆動ユニット80)などが接続固定されてPDPモジュールが構成される。PDPモジュールが外部筐体に収容されてPDP装置(製品セット)が構成される。
まず、図1において、基本的なPDP装置100の構成を説明する。PDP装置100は、PDP1、駆動ユニット80等を有して構成されている。PDP1は、マトリクス形式のカラー表示デバイスであるAC型のPDPである。駆動ユニット80は、画面(スクリーン)を構成する多数のCを選択的に点灯させるための回路部ないしそのモジュールである。PDP装置100は、壁掛け式テレビジョン受像機、コンピュータシステムのモニターなどとして利用される。PDP1とシャーシ部及び回路部(駆動ユニット80)などが接続固定されてPDPモジュールが構成される。PDPモジュールが外部筐体に収容されてPDP装置(製品セット)が構成される。
PDP1は、画面水平方向(横方向)に表示電極(X,Y)群が平行に配置された、面放電形式のパネルである。PDP1は、画面垂直方向(縦方向)にアドレス電極(A)群が平行に配置されている。PDP1は、各Cに対し一対の表示電極(X,Y)とアドレス電極(A)とが対応する、三電極(X,Y,A)構造によるCマトリクスを有している。表示電極(X,Y)は、画面垂直方向(縦方向)に、(X,Y),(Y,X)といったように反転繰り返し配置され、各Lが構成されている。表示電極(X,Y)のうち、一方のXは維持のみに用いる電極(維持電極)、他方のYは維持と走査に用いる電極(走査電極)である。走査電極(Y)は、アドレッシング(アドレス動作)に際してCマトリクスのL(行)単位にCを選択するための電極として用いられる。アドレス電極(A)は、Cマトリクスの列単位にCを選択するためのデータ電極として用いられる。選択されたCの表示電極間(X−Y)では、表示のための維持動作が行われる。
駆動ユニット80は、コントローラ(制御回路)81、フレーム(F)メモリ82、データ処理回路83、サブフレーム(SF)メモリ84、電源回路85、各ドライバ(駆動回路)である、Xドライバ87、Yドライバ88、及びAドライバ89を有している。各回路はIC基板で実装され、例えば、PDPモジュールにおけるシャーシ部の背面側に配置される。
駆動ユニット80には、外部装置から表示データ、即ち、画素の色を特定する(R,G,B)の各色の輝度レベル(階調レベル)を示す1色当たり複数ビットのフレームデータ:Dfが、各種の同期信号や制御信号などと共に入力される。Dfは、Fメモリ82に一旦格納された後、データ処理回路83へ送られる。データ処理回路83は、Fで点灯させるSFの組合せを設定するデータ変換手段であり、Dfに応じたビット数のSFデータ:Dsfを出力する。Dsfは、SFメモリ84に格納される。Dsfの各ビットの値は、階調表示のためのSFにおけるCの発光の要否(ON/OFF)を示す情報である。
コントローラ81は、データ処理回路83や各ドライバ(87,88,89)の制御を含む装置全体の制御を担う。コントローラ81は、表示データや制御信号の入力に基づき、各制御信号を生成して各ドライバに出力する。
各ドライバは、コントローラ81からの制御信号等に従って、PDP1の対応する電極の駆動のための電圧波形を生成して出力する。各ドライバは、PDP1の対応する電極群と、例えばフレキシブル基板配線などを通じて電気的に接続されている。Xドライバ87は、PDP1の表示電極のうち維持電極(X)に駆動電圧(VX)を印加し、Yドライバ88は、表示電極のうち走査電極(Y)に駆動電圧(VY)を印加する。Aドライバ89は、Dsfに応じてPDP1のアドレス電極(A)に駆動電圧(VA)を印加する。
また、図2において、PDP1の複数(例:2n)の表示電極(X,Y)において、縦方向で、最初と最後に維持電極(X)が配置され、(X,Y)が、(X1,Y1),(Y2,X2),(X3,Y3),(Y4,X4)といったように、反転繰り返しで配置されている。i番目のYをYi、i番目のXをXi、i番目のLをLiとする。XiとYiとの対によりLiが構成される。n本のYとn本のXにより、nのLが構成される。表示セル:Cn,mは、(Xn,Yn)によるLnと、m番目のAであるAmとが交差する領域に対応する。n行m列のCマトリクスで1つの画面が構成される。複数の走査電極(Y)は、走査パルスの印加のために、Yiが個別に駆動制御可能となっている。
<PDP>
図3において、基本的なPDP1の構造を説明する。PDP1は、ガラスを主として成る前面基板21と背面基板31の組み合わせにより構成される。前面基板21と背面基板31とを張り合わせ、その間の隔壁34等により区切られる放電空間にNe,Xe等の放電ガスを封入することにより、PDP1が形成される。
図3において、基本的なPDP1の構造を説明する。PDP1は、ガラスを主として成る前面基板21と背面基板31の組み合わせにより構成される。前面基板21と背面基板31とを張り合わせ、その間の隔壁34等により区切られる放電空間にNe,Xe等の放電ガスを封入することにより、PDP1が形成される。
前面基板21側には、表示電極である走査電極(Y)22及び維持電極(X)23、誘電体層24、保護層25などを有する。背面基板31側には、アドレス電極(A)32、誘電体層33、隔壁34、蛍光体35などを有する。
前面基板21には、横方向に伸びる表示電極(22,23)が複数本形成されており、その上には、これら電極を被覆する誘電体層24と、MgO等からなる保護層25とが設けられている。表示電極(22,23)は、透明電極(22a,23a)とバス電極(22b,23b)の組で構成される。走査電極(Y)22は、Y透明電極22aとYバス電極22bで構成される。維持電極(X)23は、X透明電極23aとXバス電極23bで構成される。バス電極(22b,23b)は、金属製で直線状であり、ドライバ側と電気的に接続されている。透明電極(22a,23a)は、透明で、バス電極(22b,23b)と電気的に接続されており、バス電極(22b,23b)に重なる部分と、重ならずにC内側へ突出する部分とから構成されている。
背面基板31には、表示電極(22,23)と交差するように、縦方向に伸びる複数本のアドレス電極(A)32が、略平行に設置されている。その上には、前面基板21側と同様に誘電体層33が形成され、更にその上には、放電空間を仕切るラダー型・格子状の隔壁34が形成されている。
ラダー型の隔壁34は、アドレス電極32の両側の縦リブ34aと、バス電極(22b,23b)の下側に位置するように形成される横リブ34bとから構成される。複数の隔壁34が、縦方向に間隔を置いて配置されている。基板(21,31)間で隔壁34により区切られる空間/領域において、Cに対応した放電空間(領域)40、Y間の溝部41、X間の溝部42を有する。
隔壁34で区切られ、X(23)とY(22)の対によるLと、アドレス電極(A)32とが交差する領域が、Cに対応付けられる。C内の領域(40)には、誘電体層33上と隔壁34の各側面とを覆うように、R(赤),G(緑),B(青)の各色の蛍光体35が区別して形成されている。R,G,Bに対応したCのセットで画素が構成される。
<フレーム>
図4において、基本的な駆動制御のフレーム(F:フィールドともいう)構成を説明する。PDP1の駆動方法において、時間的な表示単位として、F及びSFが制御される。PDP1の画面に対応する1つのFは、複数(x)のサブフレーム(SF:サブフィールドともいう)である「SF1」〜「SFx」により構成される。Fは、例えば60フィールド/秒、1Fあたり16.7msで表示される。SFは、サステイン期間(TS)に関する重み付けが異なり、Fにおいて点灯させるSFを組み合わせることで階調が表現される。
図4において、基本的な駆動制御のフレーム(F:フィールドともいう)構成を説明する。PDP1の駆動方法において、時間的な表示単位として、F及びSFが制御される。PDP1の画面に対応する1つのFは、複数(x)のサブフレーム(SF:サブフィールドともいう)である「SF1」〜「SFx」により構成される。Fは、例えば60フィールド/秒、1Fあたり16.7msで表示される。SFは、サステイン期間(TS)に関する重み付けが異なり、Fにおいて点灯させるSFを組み合わせることで階調が表現される。
SFごとに、リセット(初期化)期間(TR)、アドレス期間(TA)、及びサステイン期間(TS)を有する。TRは、初期化(壁電荷の均等化)やアドレッシングの準備などのためのリセット動作に対応した期間である。TAは、点灯(発光)すべきC(点灯対象C)を選択する放電を起こして当該CをTSで放電可能(もしくは不可能)な状態となるようにするアドレッシング(アドレス動作)に対応した期間である。アドレス動作は、具体的には、Yに対し順次に走査パルスを印加し、それに対応してAにアドレスパルスを印加して、Xの電位をYとの間で放電可能な電位とし、A−Y間の放電をトリガとしてX−Y間で放電させる。これにより、所望のCの点灯(ON)/非点灯(OFF)を選択できる。TSは、前記アドレッシングにより前記点灯すべき選択されたCのみのX−Y間で表示の放電(維持放電)を発生させるサステイン動作に対応した期間である。
なお、表示電極の役割として、走査電極(Y)は、TAのアドレス動作時に走査パルスを印加するもの(アドレス選択に用いるもの)であり、維持電極(X)は、同TAのアドレス動作時に走査パルスを印加しないものである。
<駆動波形>
図5において、基本的な駆動制御の駆動波形を説明する。上から、Ai、X、Y2j(偶数番目のY)、Y2j+1(奇数番目のY)に対する各駆動波形を示している。本駆動方式に対応して、アドレス期間(TA)は、前後半の2つの期間(TA1,TA2)に分かれて成る。前半アドレス期間(TA1)では、奇数表示ライン(Lo:Y2j+1−X)の走査を行い、後半アドレス期間(TA2)では、偶数表示ライン(Le:Y2j−X)の走査を行う。
図5において、基本的な駆動制御の駆動波形を説明する。上から、Ai、X、Y2j(偶数番目のY)、Y2j+1(奇数番目のY)に対する各駆動波形を示している。本駆動方式に対応して、アドレス期間(TA)は、前後半の2つの期間(TA1,TA2)に分かれて成る。前半アドレス期間(TA1)では、奇数表示ライン(Lo:Y2j+1−X)の走査を行い、後半アドレス期間(TA2)では、偶数表示ライン(Le:Y2j−X)の走査を行う。
TRでは、X−Yに対しての所定のパルス対の印加により初期化が行われる。TA(TA1,TA2)では、Aに対するアドレスパルス(91,92)の印加、Yに対する走査パルス(93,94)の印加により、CのA−Y間及び対応するY−X間の表示放電ギャップ(gd)でアドレス放電が発生することにより、アドレッシングが行われる。非アドレス動作側のYには、方形波パルス(95,96)が印加される。TSでは、X−Yに対してのサステインパルスの印加により、維持放電が発生することにより、点灯対象Cの点灯が行われる。
また、上記TAでのYへの走査パルス(93,94)の印加と略同時に、溝部41における隣接する走査電極(Y)間の複数のP放電ギャップ(gp)でP放電が発生し、このP作用効果により、複数のCでのアドレス放電が高速化及び安定化される。
<電極構造(1)>
次に、図6〜図9において、実施の形態1における特徴(P放電ギャップ)を説明する。図6において、前面のL1〜L3(X1〜Y3)対応の一部分を示している。aは、Cの横幅の中心線(縦方向)であり、bは、縦リブ34aの中心線であり、cは、横リブ34bの中心線であり、dは、Y間の溝部41の中心線である。d0は、a−b間距離である。aは、各透明電極(22a,23a)並びにアドレス電極(A)32の位置とも対応する。
次に、図6〜図9において、実施の形態1における特徴(P放電ギャップ)を説明する。図6において、前面のL1〜L3(X1〜Y3)対応の一部分を示している。aは、Cの横幅の中心線(縦方向)であり、bは、縦リブ34aの中心線であり、cは、横リブ34bの中心線であり、dは、Y間の溝部41の中心線である。d0は、a−b間距離である。aは、各透明電極(22a,23a)並びにアドレス電極(A)32の位置とも対応する。
図6において、PDP1において、各Lに対応したラダー型の隔壁34によりCに対応した放電空間40が区画されている。各Cの表示放電領域(rd)において、透明電極(22a,23a)の対により、表示放電ギャップ(gd)が構成されている。
隔壁34間には、非表示部(非L領域)となる、隣接Y間の溝部41及び隣接X間の溝部42が構成されている。隔壁34の横方向部分である横リブ34bは、Y間の溝部41の空間と、Cの表示放電領域(gd)とを分割している。横リブ34b上に重なってYバス電極22bが設けられている。縦方向部分である縦リブ34aは、LのC間を分割している。
Y側の溝部41は、P放電用の空間として用いられ、複数の各P放電領域(rp)を有する、横方向に伸びる溝状(ないし管状)の領域である。P放電領域(rp)において、溝部41の中心線(d)上にP放電ギャップ(gp)を有する。各P放電領域(rp)のP放電ギャップ(gp)においてP放電を行わせる構成である。X側の溝部42は、P放電用の空間としては用いない。
実施の形態1では、P放電ギャップ(gp)の構成例として、Yバス電極22bからの溝部41側への張り出し部29(P電極とも称する)の対により構成されている。P電極29の横方向エッジが縦方向で対向して、P放電ギャップ(gp)が形成されている。d1は、Yバス電極22bの直線状部分から張り出し部29が溝部41側に突出している距離である。
図6に示す実施の形態1のPDP1構造では、図11に示す前提構成に対して、Y間の溝部41の複数のP放電領域(rp)及びP放電ギャップ(gp)を、表示放電領域(rd)及びC中心線(a)上から横方向にずらして配置した構造である。具体的には、溝部41における縦リブ34aの中心線(b)上に、P放電領域(rp)及びP放電ギャップ(gp)を配置した構造である。
P放電領域(rp)及びP放電ギャップ(gp)は、基板(21,31)間の空間/領域をC側と溝部41側とに分割する横リブ34bのC中心線(a)付近の位置からずれて縦リブ34aの延長上に配置されている。そのため、表示放電領域(rd)とP放電領域(rp)との距離が、前提構成よりも遠くなっている。
このような構造により、P放電領域(rp)でのP放電の発生によってC内に入射する光(特に紫外光)の強度/量が弱まり、Cにおける背景発光があまり高くならないで済む。
また、あるCの表示放電領域(rd)からみて、同じ距離に2つのP放電領域(rp)が存在するため、1つのP放電領域でのP放電が仮に失敗した場合でも、前提構成と比べてP効果が大きく低下することがない。
<電極構造(2)>
図7において、PDP1のC中心線(a)に沿った縦方向断面を示している。L1〜L2(X1〜X2)対応部分を示している。図7左右方向がPDP1の縦方向(第2方向)、図7手前・奥方向が横方向(第1方向)、図7上下方向が画面に垂直な方向(第3方向)である。例えば、X1−Y1によりL1が形成され、Y2−X2によりL2が形成されている。それらY(Y1,Y2)間に、溝部41が形成されている。
図7において、PDP1のC中心線(a)に沿った縦方向断面を示している。L1〜L2(X1〜X2)対応部分を示している。図7左右方向がPDP1の縦方向(第2方向)、図7手前・奥方向が横方向(第1方向)、図7上下方向が画面に垂直な方向(第3方向)である。例えば、X1−Y1によりL1が形成され、Y2−X2によりL2が形成されている。それらY(Y1,Y2)間に、溝部41が形成されている。
前面基板21上の透明電極(22a,23a)の幅は、バス電極(22b,23b)の幅よりも大きく、そのエッジがC内側へと突出しており、透明電極(22a,23a)同士で表示放電ギャップ(gd)を形成している。透明電極(22a,23a)上、横リブ34bの上部に重なるようにバス電極(22b,23b)が位置する。本例では、横リブ34bの上面の溝部41側の端部に、透明電極(22a,23a)及びバス電極(22b,23b)の端部が配置されているが、これはある程度ずれて配置されても構わない。
また、前面基板21上には、Y間の溝部41に対応した部分に、遮光膜28が形成されている。遮光膜28により、P放電による発光が遮光される。遮光膜28は、光吸収性の層であり、溝部41の開口面で、遮光性を持つYバス電極22b及び横リブ34b以外の部分を遮光する位置に形成される。
Y間の溝部41は、画面垂直方向上下が基板の絶縁層(保護層25や誘電体層33)で囲まれ、縦方向上下が横リブ34b側面で囲まれており、放電ガスの封入後により閉じられる領域である。溝部41は、隣接上下Lの複数の各Cと通じる排気パス(PDP1形成時の放電ガス封入時に排気パスとなる)の役割も兼ねている。
また、横リブ34bの上面と前面基板21の保護層25との間には、C中心線(a)付近で、凹みによる隙間(Q)が設けられている。d4は、C中心線(a)における隙間(Q)の間隔である。この隙間(Q)は、基板間の空間における、溝部41とCとの間での排気パスの一部を構成する。P放電領域(rp)及びP放電ギャップ(gp)でのP放電による発光の一部は、特に隙間(Q)を経由してC内に入射される。
<電極構造(3)>
図8において、図7と対応して、PDP1の縦リブ34aの中心線(b)に沿った縦方向断面を示している。Y間の溝部41のP放電領域(rp)において、隣接Y(Y1,Y2)の各Yバス電極22bの直線状部分から、溝部41側への距離d1の張り出し部29が形成されている。その上には前記遮光膜28が形成されている。
図8において、図7と対応して、PDP1の縦リブ34aの中心線(b)に沿った縦方向断面を示している。Y間の溝部41のP放電領域(rp)において、隣接Y(Y1,Y2)の各Yバス電極22bの直線状部分から、溝部41側への距離d1の張り出し部29が形成されている。その上には前記遮光膜28が形成されている。
<電極構造(4)>
図9において、図7,図8と対応して、PDP1の横リブ34bの中心線(c)に沿った横方向断面を示している。図9左右方向がPDP1の横方向(第1方向)、図9手前・奥方向が縦方向(第2方向)、図9上下方向が画面に垂直な方向(第3方向)である。d5は、C横幅(横リブ34領域を除いた開口面の横幅)である。d6は、縦リブ34aの上面部の横幅である。C中心線(a)上において、アドレス電極(A)32が配置され、また、横リブ34bの上部、保護層25との間に、前記距離d4の隙間(Q)が形成されている。
図9において、図7,図8と対応して、PDP1の横リブ34bの中心線(c)に沿った横方向断面を示している。図9左右方向がPDP1の横方向(第1方向)、図9手前・奥方向が縦方向(第2方向)、図9上下方向が画面に垂直な方向(第3方向)である。d5は、C横幅(横リブ34領域を除いた開口面の横幅)である。d6は、縦リブ34aの上面部の横幅である。C中心線(a)上において、アドレス電極(A)32が配置され、また、横リブ34bの上部、保護層25との間に、前記距離d4の隙間(Q)が形成されている。
以上のようなPDP1構造により、前記図6に示すように、Y間の溝部41に複数のP放電領域(rp)が配置されている。また、前記図2における丸印で示すように、P放電位置が配置されている。即ち、隣接2L(例:L1,L2)間の溝部41において、各C間(例:C1,1,C2,1)に対して、同じ距離での2つのP放電領域(rp)が対応して存在する。溝部41の横方向の各P放電が相互に影響して発生し、P効果により、対応する隣接2Lの各Cのアドレス放電が高速化及び安定化される。
以上の実施の形態1によれば、P放電によるCへの入射光を低減してCの背景発光を抑制でき、コントラスト低下を防ぐことができる。また、P放電失敗の場合のP効果も確保できる。
(実施の形態2)
次に、図10等を参照しながら、本発明の実施の形態2を説明する。図10は、実施の形態2のPDPの構造を、図6と同様の形式で示している。
次に、図10等を参照しながら、本発明の実施の形態2を説明する。図10は、実施の形態2のPDPの構造を、図6と同様の形式で示している。
前記実施の形態1では、P放電領域(rp)及びP放電ギャップ(gp)は、溝部41の中心線(d)上の位置に構成されている。即ち、P放電ギャップ(gp)を形成するYバス電極22bの張り出し部(P電極)29が、溝部41で両側から対称的に構成されている。
上記P放電ギャップ(gp)の配置については、縦方向上下いずれの側に寄せて配置しても構わない。実施の形態2では、Y間の溝部41の複数のP放電ギャップ(gp)において、1つずつ交互に、縦方向上下側に寄せて配置される構造である。即ち、Yバス電極22bからの複数の張り出し部(P電極)29において、短い距離d8の張り出しによる第1のP電極29−1と、長い距離d9による張り出しの第2のP電極29−2とを有し、これらが隣接2Yにおいて奇偶で互い違いに張り出した構造である。その他は実施の形態1の構造と同様である。あるCに対しては、相対的に近い一方のP放電領域(rp)と、相対的に遠い他方のP放電領域(rp)とが存在する。
以上の実施の形態2によれば、実施の形態1の効果に加え、前面基板21と背面基板31の縦方向上下の位置ずれ(特にPDP1製造時)に対しての影響が少なくなる。即ち、そのような位置ずれの発生によりすべてのP放電ギャップ(gp)が横リブ34bに近づき過ぎてP放電が起きなくなるリスクを小さくすることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
1…PDP、21…前面基板、22…走査電極(Y)、22a…Y透明電極、22b…Yバス電極、23…維持電極(X)、23a…X透明電極、23b…Xバス電極、24…誘電体層、25…保護層、28…遮光膜、29,29−1,29−2…張り出し部(P電極)、31…背面基板、32…アドレス電極(A)、33…誘電体層、34…隔壁、34a…縦リブ、34b…横リブ、35…蛍光体、40…放電空間、41,42…溝部、81…コントローラ(制御回路)、82…フレームメモリ、83…データ処理回路、84…サブフレームメモリ、85…電源回路、87…Xドライバ、88…Yドライバ、89…Aドライバ、91,92…アドレスパルス、93,94…走査パルス、95,96…方形波パルス、100…PDP装置、Df…フレームデータ、Dsf…サブフレームデータ、L…表示ライン、C…表示セル、Q…隙間、F…フレーム、SF…サブフレーム、TR…リセット期間、TA…アドレス期間、TS…サステイン期間、rd,Rd…表示放電領域、rp,Rp…プライミング放電領域、gd,Gd…表示放電ギャップ、gp,Gp…プライミング放電ギャップ。
Claims (6)
- 第1基板に、第1方向に略平行に伸びる表示電極群と、前記表示電極群を覆う第1絶縁層とを有し、前記第1基板に対向する第2基板に、前記第1方向と垂直な第2方向に略平行に伸びるアドレス電極群と、前記アドレス電極群を覆う第2絶縁層と、前記第1方向に伸びる第1隔壁と前記第2方向に伸びる第2隔壁とからなるラダー状の隔壁と、前記隔壁で区切られる領域に付着された蛍光体とを有し、前記表示電極群は、表示放電に用いる第1の電極と、表示放電及び走査に用いる第2の電極とを有し、前記第1及び第2の電極が前記第2方向に反転繰り返し配列され、隣り合う第1と第2の電極の対により表示ラインが構成され、前記表示ラインと前記アドレス電極とが交差し前記隔壁で区切られる領域に対応して前記表示放電用の第1のギャップを含んだ表示セルが構成される構造のプラズマディスプレイパネルと、
前記プラズマディスプレイパネルの各電極群に駆動波形を印加する駆動回路と、前記駆動回路を制御する制御回路とを備えるプラズマディスプレイ装置であって、
前記プラズマディスプレイパネルにおいて、隣り合う前記第2の電極の対に対応して、前記第1及び第2絶縁層並びに前記第1隔壁で囲まれ非表示部及び排気パスとなる溝状の空間が形成されており、
前記溝状の空間は、隣接する表示ラインの各表示セルでのアドレス放電を助けるプライミング放電を発生させるために用いられ、前記プライミング放電用の第2のギャップを有し、
前記駆動回路側からの前記プラズマディスプレイパネルの各電極群への駆動波形の印加により、前記表示ラインの各表示セルに対するアドレス放電の動作を行うと共に、当該表示ラインに隣接する前記溝状の空間の前記第2のギャップで前記プライミング放電を発生させるものであり、
前記第2のギャップが、前記第2隔壁の中心線付近の位置に形成されていることを特徴とするプラズマディスプレイ装置。 - 請求項1記載のプラズマディスプレイ装置において、
前記第2の電極は、前記第1隔壁の上方に重なって配置され、前記駆動回路側と接続される金属製で直線状のバス電極と、前記バス電極と接続され前記表示セル内に突出して前記第1のギャップを形成する透明電極とを有して構成され、
前記第2の電極のバス電極は、前記直線状の部分からの前記溝状の空間への張り出し部を有し、
前記隣り合う第2の電極の対に対応した前記溝状の空間において、前記第2のギャップが、前記第2方向で対向する前記張り出し部の対により形成されていることを特徴とするプラズマディスプレイ装置。 - 請求項1記載のプラズマディスプレイ装置において、
前記溝状の空間において、隣接する表示ラインの各表示セルと対応して前記第1方向に前記第2のギャップが複数形成され、
前記複数の第2のギャップは、当該溝状の空間の中心線上に形成されていることを特徴とするプラズマディスプレイ装置。 - 請求項1記載のプラズマディスプレイ装置において、
前記溝状の空間において、隣接する表示ラインの各表示セルと対応して前記第1方向に前記第2のギャップが複数形成され、
前記複数の第2のギャップは、1つずつ交互に、前記第2方向に前記溝状の空間の中心線よりも上側寄りと下側寄りとで位置がずれて形成されていることを特徴とするプラズマディスプレイ装置。 - 請求項1記載のプラズマディスプレイ装置において、
前記溝状の空間において、隣接する表示ラインの各表示セルと対応して前記第1方向に前記第2のギャップが複数形成され、
前記複数の第2のギャップは、当該溝状の空間の中心線上に、前記各表示セルの第1のギャップに対して同じ距離で2つの当該第2のギャップが位置するように形成されていることを特徴とするプラズマディスプレイ装置。 - 請求項1記載のプラズマディスプレイ装置において、
前記第1基板側には、前記溝状の空間の前面側に形成された遮光膜を有し、
前記第1隔壁の一部には、前記溝状の空間と前記表示セルとが通じるように、前記第1絶縁層との間に隙間を有することを特徴とするプラズマディスプレイ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006061240A JP2007242353A (ja) | 2006-03-07 | 2006-03-07 | プラズマディスプレイ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006061240A JP2007242353A (ja) | 2006-03-07 | 2006-03-07 | プラズマディスプレイ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007242353A true JP2007242353A (ja) | 2007-09-20 |
Family
ID=38587684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006061240A Pending JP2007242353A (ja) | 2006-03-07 | 2006-03-07 | プラズマディスプレイ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007242353A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009080954A (ja) * | 2007-09-25 | 2009-04-16 | Pioneer Electronic Corp | プラズマディスプレイパネル |
JP2009170290A (ja) * | 2008-01-17 | 2009-07-30 | Hitachi Ltd | プラズマディスプレイパネル |
JP2010027264A (ja) * | 2008-07-16 | 2010-02-04 | Hitachi Ltd | プラズマディスプレイ装置 |
-
2006
- 2006-03-07 JP JP2006061240A patent/JP2007242353A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009080954A (ja) * | 2007-09-25 | 2009-04-16 | Pioneer Electronic Corp | プラズマディスプレイパネル |
JP2009170290A (ja) * | 2008-01-17 | 2009-07-30 | Hitachi Ltd | プラズマディスプレイパネル |
JP2010027264A (ja) * | 2008-07-16 | 2010-02-04 | Hitachi Ltd | プラズマディスプレイ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0762373B1 (en) | Plasma display panel, method of driving the same performing interlaced scanning, and plasma display apparatus | |
JPH09160525A (ja) | プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置 | |
KR20030082354A (ko) | 표시 디바이스 및 플라즈마 표시 장치 | |
JP2003131615A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
JP5031952B2 (ja) | プラズマディスプレイ | |
US6169527B1 (en) | Interlace plasma display apparatus partly shading display lines | |
KR100781011B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치 | |
JP2000223034A (ja) | プラズマディスプレイパネル | |
JP2007242353A (ja) | プラズマディスプレイ装置 | |
KR20100011284A (ko) | 플라즈마 디스플레이 패널 | |
JP2005215692A (ja) | プラズマディスプレイパネル及びその駆動方法 | |
JPWO2007116437A1 (ja) | 表示装置 | |
US6278243B1 (en) | Electrode division surface discharge plasma display apparatus | |
JP2801909B1 (ja) | プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置 | |
JP4825568B2 (ja) | プラズマディスプレイ装置 | |
JP4301059B2 (ja) | プラズマディスプレイパネル | |
JP2006351259A (ja) | プラズマディスプレイパネル | |
JP2003086107A (ja) | プラズマ表示装置および駆動方法 | |
US20060113920A1 (en) | Plasma display panel and drive method thereof | |
KR100669413B1 (ko) | 플라즈마 디스플레이 장치 | |
JP2003302928A (ja) | プラズマ表示装置およびその駆動回路、並びに駆動方法 | |
JP2003109510A (ja) | プラズマディスプレイ装置 | |
JP5005255B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2001184025A (ja) | プラズマディスプレイ装置 | |
JP2007212904A (ja) | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 |