JP4301059B2 - プラズマディスプレイパネル - Google Patents

プラズマディスプレイパネル Download PDF

Info

Publication number
JP4301059B2
JP4301059B2 JP2004109805A JP2004109805A JP4301059B2 JP 4301059 B2 JP4301059 B2 JP 4301059B2 JP 2004109805 A JP2004109805 A JP 2004109805A JP 2004109805 A JP2004109805 A JP 2004109805A JP 4301059 B2 JP4301059 B2 JP 4301059B2
Authority
JP
Japan
Prior art keywords
electrode
electrodes
scan
sustain
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004109805A
Other languages
English (en)
Other versions
JP2005294138A (ja
Inventor
徹 中島
真司 増田
宣明 長尾
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2004109805A priority Critical patent/JP4301059B2/ja
Publication of JP2005294138A publication Critical patent/JP2005294138A/ja
Application granted granted Critical
Publication of JP4301059B2 publication Critical patent/JP4301059B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、大画面で、薄型、軽量のディスプレイ装置として知られているプラズマディスプレイパネル(PDP)に関するものである。
近年、PDPは、視認性に優れた表示パネルとして注目されており、高精細化および大画面化が進められている。
このPDPには、大別して、駆動的にはAC型とDC型があり、放電形式では面放電型と対向放電型の2種類があるが、高精細化、大画面化および製造の簡便性から、現状では、AC型で面放電型のPDPが主流を占めるようになってきている。
その構造は、前面側の透明且つ絶縁性の基板と、この上に形成した走査電極と維持電極とからなる表示電極を複数有する前面板と、背面側の絶縁性の基板と、この上に表示電極に対して直交するように形成した複数のデータ電極を有する背面板とを、例えば背面板側に形成した隔壁を挟んで対向させることで、表示電極とデータ電極との交差部に放電セルを形成し、且つ放電セル内に蛍光体層を備えたものである。
放電セル内には放電ガスが封入されており、表示電極とデータ電極との間に印加する周期的な電圧によって放電を発生させ、この放電による紫外線が蛍光体層に照射されることで可視光が発せられる。そしてこの放電セルが集合して画像表示領域が形成され、画像表示が行われる(例えば、非特許文献1参照)。
内池平樹、御子柴茂生共著「プラズマディスプレイのすべて」(株)工業調査会、1997年5月1日、例えばp79−p80
以上のようにPDPにおいては、放電セル内から発せられた可視光が前面側の基板を透過することで画像が表示されるという形態となる。このため、前面側の基板には高い透明性が求められるが、その反面、前面側の基板上に形成した表示電極や、対向することで前面側の基板に対峙する隔壁の頂部等が、前面側の基板を透して前面側から見えてしまうこととなっていた。
ここでPDPにおいては、画像を表示する領域とは関係のない画像表示領域外において、その内部の構成、例えば表示電極である走査電極や維持電極の配線パターンや隔壁の形成パターンを、上下、左右で非対称とすることが必要となる場合がある。このような場合、これらは、前にも述べたように、前面側から透けて見えるため、その非対称さの程度によっては、前面側から見た画像表示領域外の部分での「見た目」のバランスがくずれて不均一となる場合がある。その結果、画像表示領域において表示される画像自身は良好であっても、画像表示領域外での「見た目」の不均一の影響を受けて、表示画像全体の輝度バランスが崩れたように見えてしまい、質の悪い表示画像となってしまうという課題が発生する場合があった。
本発明はこのような課題を解決するためになされたもので、画像表示領域外での「見た目」の不均一さを抑制することで、表示画像全体の輝度バランスを保つようにし、もって、高品質な画像表示が可能なPDPを実現することを目的とする。
上記目的を達成するために本発明のPDPは、基板上に走査電極と維持電極とからなる複数の表示電極と、表示電極の間に表示電極と平行にブラックストライプを有するPDPにおいて、基板の一方の縁部には走査電極の電極引出部を有し、基板の他方の縁部には維持電極の電極引出部を有し、走査電極の電極引出部側の画像表示領域外であって、維持電極が形成された延伸方向の端部と、隣接する走査電極間に囲まれた領域において、ブラックストライプと走査電極と維持電極は互いに接触せずに、ブラックストライプの幅が広くなっていることを特徴とするものである。
本発明のPDPによれば、画像表示領域外での「見た目」の不均一さを抑制することで、表示画像全体の輝度バランスを保つようにすることができ、高品質な画像表示が可能なPDPを実現することが可能となる。
すなわち、本発明の請求項1に記載の発明は、基板上に走査電極と維持電極とからなる複数の表示電極と、表示電極の間に表示電極と平行にブラックストライプを有するPDPにおいて、基板の一方の縁部には走査電極の電極引出部を有し、基板の他方の縁部には維持電極の電極引出部を有し、走査電極の電極引出部側の画像表示領域外であって、維持電極が形成された延伸方向の端部と、隣接する走査電極間に囲まれた領域において、ブラックストライプと走査電極と維持電極は互いに接触せずに、ブラックストライプの幅が広くなっていることを特徴とするPDPである。
また、請求項2に記載の発明は、請求項1に記載の発明において、ブラックストライプの幅が広い領域は走査電極が平行に配された領域のみであることを特徴とするものである。
以下、本発明の一実施の形態によるPDPについて、図を用いて説明する。
図1は、本発明の一実施の形態によるPDPの画像表示領域における概略構成を示す断面斜視図である。また、図2は、本発明の一実施の形態によるPDPの電極の配列を模式的に示す平面図である。
PDP1は、前面板2と背面板3とを備えており、前面板2は、前面側の、ガラスなどによる透明且つ絶縁性の基板4上に、走査電極5と維持電極6とで対をなすストライプ状の表示電極7が複数形成され、その表示電極7の間に、表示電極7と平行にブラックストライプ8が設けられている。ブラックストライプ8は、画像表示においてコントラストを向上させる目的で形成されている。そしてこの複数の表示電極7を覆うように誘電体層9が形成され、さらにその誘電体層9を覆うように保護膜10が形成されている。
ここで、走査電極5と維持電極6は、透明電極5a、6aとバス電極5b、6bとを備え、バス電極5b、6bは、外光反射を抑制するため、黒色電極5c、6cと金属を主成分とする低抵抗の金属電極5d、6dとを備える。
また、背面板3は、前面板2の基板4に対向配置される基板11と、その上に、表示電極7と交差するように形成したストライプ状のアドレス電極12と、このアドレス電極12を覆うように形成したオーバーコート層13を備える。さらに、このオーバーコート層13上のアドレス電極12間に対応する位置には、アドレス電極12と平行に隔壁14が配置され、この隔壁14間の側面およびオーバーコート層13の表面には蛍光体層15が設けられている。
そして前面板2と背面板3とは、表示電極7とアドレス電極12とがほぼ直交して交差するように、微小な放電空間を挟んで対向配置されるとともに、周囲が封止され、そして前記放電空間には、ヘリウム、ネオン、アルゴン、キセノンのうちの一種、もしくは少なくとも一種を含む混合ガスが、放電ガスとして封入されている。なお図1は、構造が判りやすいように、前面板2と背面板3とは離した状態を示している。
また、放電空間の、隔壁14によって複数の区画に仕切られ、表示電極7とアドレス電極12とが交差する位置には放電セル16が形成される。そして、この放電セル16が集合して画像表示領域17が構成される。
ここで、上述の、表示電極7間のブラックストライプ8の材料は、黒色電極5c、6cと同一の材料を用いれば、同一のプロセスで形成することも可能となり、材料、プロセスの両面からコストダウンを実現できる。
このPDP1の電極の配列は、図2に模式的に示すように、行方向には、M行の走査電極5(SCN1〜SCNM)と維持電極6(SUS1〜SUSM)とが互いに平行に配列され、またこれらと直交して交差するように列方向にN列のアドレス電極12(D1〜DN)が配列されており、M行×N列のマトリックスを構成している。そして、走査電極5および維持電極6からなる表示電極7とアドレス電極12との交差する部分に放電セル16が形成される。
以上述べたような電極構成のPDP1においては、アドレス電極12と走査電極5との間でアドレス放電を発生させるように書き込みパルスを印加した後、走査電極5と維持電極6との間に、交互に反転する周期的な維持パルスを印加することにより、走査電極5と維持電極6との間で維持放電を行うことで、所定の表示を行う。
図3は、本実施の一実施の形態によるPDP1を駆動するための表示駆動回路の概略構成を示すブロック図である。図3に示すように、図1に示す構成のPDP(PDP)1に対する表示駆動回路は、アドレスドライバ回路21、スキャンドライバ回路22、サステインドライバ回路23、放電制御タイミング発生回路24、電源回路26、A/Dコンバータ(アナログ・デジタル変換器)27、走査数変換部28、及びサブフィールド変換部29を備えている。
以下に図3に示した表示駆動回路の動作を説明する。まず、映像信号VDは、A/Dコンバータ27に入力される。また、水平同期信号H及び垂直同期信号Vは放電制御タイミング発生回路24、A/Dコンバータ27、走査数変換部28、サブフィールド変換部29に与えられる。A/Dコンバータ27は、映像信号VDをデジタル信号に変換し、その画像データを走査数変換部28に与える。
走査数変換部28は、画像データをPDP1の画素数に応じたライン数の画像データに変換し、各ラインごとの画像データをサブフィールド変換部29に与える。サブフィールド変換部29は、各ラインごとの画像データの各画素データを複数のサブフィールドに対応する複数のビットに分割し、各サブフィールドごとに各画素データの各ビットをアドレスドライバ回路21にシリアルに出力する。アドレスドライバ回路21は、電源回路25に接続されており、サブフィールド変換部29から各サブフィールドごとにシリアルに与えられるデータをパラレルデータに変換し、そのパラレルデータに基づいて複数のアドレス電極12に電圧を供給する。
放電制御タイミング発生回路24は、水平同期信号Hおよび垂直同期信号Vを基準として、放電制御タイミング信号SC、SUを発生し、各々スキャンドライバ回路22およびサステインドライバ回路23に与える。スキャンドライバ回路22は、出力回路22a及びシフトレジスタ22bを有する。また、サステインドライバ回路23は、出力回路23a及びシフトレジスタ23bを有する。これらのスキャンドライバ回路22及びサステインドライバ回路23は共通の電源回路26に接続されている。
スキャンドライバ回路22のシフトレジスタ22bは、放電制御タイミング発生回路24から与えられる放電制御タイミング信号SCを垂直走査方向にシフトしつつ出力回路22aに与える。出力回路22aは、シフトレジスタ22bから与えられる放電制御タイミング信号SCに応答して複数の走査電極5に順に駆動信号電圧を供給する。
サステインドライバ回路23のシフトレジスタ23bは、放電制御タイミング発生回路24から与えられる放電制御タイミング信号SUを垂直走査方向にシフトしつつ出力回路23aに与える。出力回路23aは、シフトレジスタ23bから与えられる放電制御タイミング信号SUに応答して複数の維持電極6に順に駆動信号電圧を供給する。
図4は、上述した表示駆動回路がPDP1に対して印加する駆動信号電圧のタイミングチャートの一例を示す図である。図4に示すように、書き込み期間では、全ての維持電極6(SUS1〜SUSM)を0(V)に保持した後に、第1行目の表示する放電セル16(図2)に対応する所定のアドレス電極12(D1〜DN)に正の書き込みパルス電圧+Vw(V)を、第1行目の走査電極5(SCN1)に負の走査パルス電圧−Vs(V)をそれぞれに印加すると、所定のアドレス電極12(D1〜DN)と第1行目の走査電極5(SCN1)との交点部において、書き込み放電が起こる。
次に、第2行目の表示する放電セル16に対応する所定のアドレス電極12(D1〜DN)には正の書き込みパルス電圧+Vw(V)を、また第2行目の走査電極5(SCN2)には負の走査パルス電圧−Vs(V)を、それぞれに印加すると、所定のアドレス電極12(D1〜DN)と第2行目の走査電極5(SCN2)との交点部において書き込み放電が起こる。
同様の動作が順次に行われて、最後に第M行目の表示する放電セル16に対応する所定のアドレス電極12(D1〜DN)に正の書き込みパルス電圧+Vw(V)を、第M行目の走査電極5(SCNM)に負の走査パルス電圧−Vs(V)をそれぞれに印加すると、所定のアドレス電極12(D1〜DN)と第M行目の走査電極5(SCNM)との交点部において書き込み放電が起こる。
次の維持期間では、全ての走査電極5(SCN1〜SCNM)を一旦0(V)に保持すると共に、全ての維持電極6(SUS1〜SUSM)に負の維持パルス電圧−Vm(V)を印加すると、書き込み放電を起こした前記交点部における走査電極5(SCN1〜SCNM)と維持電極6(SUS1〜SUSM)との間に維持放電が起こる。次に全ての走査電極5(SCN1〜SCNM)と全ての維持電極6(SUS1〜SUSM)とに負の維持パルス電圧−Vm(V)を交互に印加することにより、表示する放電セル16において維持放電が継続して起こる。この維持放電の発光によりパネル表示が行われる。
次の消去期間において、全ての走査電極5(SCN1〜SCNM)を一旦0(V)に保持すると共に、全ての維持電極6(SUS1〜SUSM)に消去パルス電圧−Ve(V)を印加すると、消去放電を起こして放電が停止する。
以上の動作により、PDP1において、一画面が表示される。
図5は、上述したPDP(図示せず)と表示駆動回路とにより構成されるプラズマディスプレイ装置30を背面側から見た際の概略構成を示す図である。図5において、スキャンドライバ回路ブロック31はPDPの走査電極に所定の信号電圧を供給し、サステインドライバ回路ブロック32はPDPの維持電極に所定の信号電圧を供給し、アドレスドライバ回路ブロック33はPDPのアドレス電極に所定の信号電圧を供給するものである。スキャンドライバ回路ブロック31、サステインドライバ回路ブロック32は横方向の左右両端部のそれぞれに配置され、またアドレスドライバ回路ブロック33は高さ方向の上下両端の少なくとも一方に配置されている。
制御回路ブロック34は、テレビジョンチューナなどの外部機器に接続するための接続ケーブルが着脱可能に接続される入力端子部を備えた入力信号回路ブロック35から送られてくる映像信号に基づき、画像データをPDPの画素数に応じた画像データ信号に変換してアドレスドライバ回路ブロック33に供給すると共に、放電制御タイミング信号を発生し、各々スキャンドライバ回路ブロック31およびサステインドライバ回路ブロック32に供給し、階調制御などの表示駆動制御を行うもので、ほぼ中央部に配置されている。
電源ブロック36は、前述した各回路ブロックに電圧を供給するもので、制御回路ブロック34と同様、ほぼ中央部に配置され、電源ケーブル(図示せず)が装着されるコネクタ37を有する電源入力ブロック38を通して商用電源電圧が供給される。
ブラケット39は、その孔に、据置用のスタンドに取り付けたスタンドポールの先端部を挿入し、ビスなどにより固定することにより、プラズマディスプレイ装置を立てた状態で保持するものである。
FPC40は、走査電極の電極引出部とスキャンドライバ回路ブロック31のプリント配線板とをそれぞれ接続し、FPC41は、維持電極の電極引出部とサステインドライバ回路ブロック32のプリント配線板とをそれぞれ接続し、FPC42は、アドレス電極の電極引出部とアドレスドライバ回路ブロック33のプリント配線板とを接続するものである。FPC40〜42は、PDPの外周部を跨いで前面側より背面側に180度湾曲させるように引き回して配置している。
図6は、PDP1の外観を概略的に示す平面図であり、図6(a)、(b)はそれぞれPDP1を背面側、前面側から見た図である。
図6(a)に示すように、前面側の基板4の、PDP1に対して内側となる面の左右両方の縁部には、例えば右の縁部には表示電極7の一方である走査電極5(図2)の電極引出部5eが、また左の縁部には表示電極のもう一方である維持電極6の電極引出部6eが、それぞれ、FPC40(図5)のパターンと合致するようにブロック状に形成されている。
また、図6(b)に示すように、背面側の基板11の、PDP1に対して内側となる面の上下両端部の縁部の少なくとも一方(図6(b)では両方)には、アドレス電極12の電極引出部12aが、FPC42(図5)のパターンに合致するようにブロック状に形成されている。図7に、このPDP1にFPC40〜42が接続された状態の概略構成を示す。
次に、走査電極5と電極引出部5eとの間、維持電極6と電極引出部6eとの間、およびアドレス電極12と電極引出部12aとの間のパターンについて、走査電極5を例として図8に示す。図8に示すように、画像表示領域17における走査電極5と電極引出部5eとの間は、傾斜部5fを介して電気的につながっている。図示はしないが、維持電極6と電極引出部6eとの間、およびアドレス電極12と電極引出部12aとの間も、同様に、傾斜部を介して電気的につながっている。
そして、ブラックストライプ8は、その伸延方向の画像表示領域17外において、互いは接触せずにストライプ幅が広くなっている幅広部8aを有したものとなっている。
ここで、PDP1においては、放電セル16内から発せられた可視光が前面側の基板4を透過することで画像が表示されるという形態であることから、基板4には高い透明性が求められる。その結果、基板4上に形成した表示電極7や、対向することで基板4に対峙する隔壁14の頂部等、PDP1の内部の構造物が、基板4を透して前面側から見えることとなる。
ここで、上記のようなPDP1内部の構造物は、画像表示領域17内では、表示画像の均一性を乱さないようにとの観点に基づき決定されるパターンで形成されるが、画像表示領域17外においては、画像表示とは関係ない領域であり、従来、画像表示領域17外における内部の構造物のパターンまでには上記観点を考慮することはなかった。しかしながら、画像表示領域17外の領域においても当然、基板4上に形成した表示電極7である走査電極5、維持電極6のパターンや、基板4に対峙する隔壁14の頂部等、内部の構造物が基板4を透して前面側から見えるため、内部の構造物が見える部分と見えない部分、すなわち例えば、図8を用いて説明したような傾斜部のパターンがある部分とない部分、また、隔壁14が対峙する部分とそうでない部分とでは、光の透過および反射に対して異なる特性を示すこととなり、その結果、画像表示領域17外の巨視的な「見た目」は、この内部の構造物パターンに大きく影響を受ける。
そして、上下・左右のそれぞれの画像表示領域17外それぞれにおいて、内部の構造物のパターンがそれぞれ異なる場合、その異なり方の程度によっては、画像表示領域17外における上下・左右の「見た目」の不均一さが顕著となってしまう場合がある。このような場合、画像表示領域17において表示される画像自身は良好であっても、画像表示領域17外での「見た目」の不均一の影響を受けて、表示画像全体の輝度バランスが崩れたように見えてしまいしまい、質の悪い表示画像となってしまうという課題が発生する場合があった。
しかしながら、本発明の一実施の形態によるPDPにおいては、図8に示すようにブラックストライプ8の幅広部8aを設けている。このことにより、画像表示領域17外において、PDP1の内部の構造物の内部の構造物が見える部分と見えない部分とでの光の透過および反射に対する特性の差が小さくなるようにしており、もって、内部の構造物のパターンが異なる場合であっても巨視的な「見た目」の不均一を抑制することができる。
その結果、表示画像全体の輝度バランスが保たれることとなり、高品質な画像表示が可能なPDPを実現することができる。
図9は、画像表示領域17外における構成の他の一例を概略的に示す図である。これは、図4に示したように、維持電極6(SUS1〜SUSM)それぞれに印加する駆動電圧は同一であることから、維持電極6を、PDP1内部の画像表示領域17外で短絡部6gにて電気的に短絡した上で、電極引出部6eに対して傾斜部6fを介して電気的に接続したものである。
このような構成の場合には、その画像表示領域17外の、走査電極5側と維持電極6側とにおいて、短絡部6gの有無という大きな違いがあることから、前に述べたような課題がより顕著となってしまう。しかしながら、このような場合にも、短絡部6gに応じて幅広部8aを設けることで、表示画像全体の輝度バランスが保たれた、高品質な画像表示が可能なPDPを実現することができる。
なお、プラズマディスプレイ装置30(図5)は、図10に示すように、前面側のフロントケース部43と背面側のバックケース部44とからなるケース45の内部に収容されることで表示装置として構成される。そしてフロントケース43部の前面側にプラズマディスプレイ装置30のPDP1の前面側の周縁部を覆う枠部43aを備える構造である場合や、前面側に、例えば化粧枠体のような別部材を備える構成とすることにより、幅広部8aを形成する領域は、画像表示領域17外において、枠部43aまたは別部材の化粧枠体により覆われない領域とすればよい。
また、ブラックストライプ8の材料は、先に述べたように黒色電極5c、6cと同じ材料が用いられる場合が多く、これは例えば、黒色顔料と酸化ルテニウムもしくはルテニウムを含んだ多酸化物であり、電極として使用されることから当然ながら導電性を有する。したがって、ブラックストライプ8の幅広部8aを介して走査電極5どうしが電気的に短絡することがないよう、幅広部8aは、互いには接触しないように設けている。
また、電極引出部5e、6eおよび傾斜部5f、6fは、走査電極5および維持電極6
と同様、透明電極5a、6aとバス電極5b、6bとを備え、バス電極5b、6bは、外光反射を抑制するため、黒色電極5c、6cと金属を主成分とする低抵抗の金属電極5d、6dとを備えるという構造でも構わないし、いずれかの電極を含む構成であっても構わない。
以上説明したように本発明のPDPによれば、画像表示領域外での「見た目」の不均一さを抑制することができ、もって表示画像全体の輝度バランスが保たれた、高品質な画像表示が可能なPDPを提供することが可能となる。
本発明の一実施の形態によるプラズマディスプレイパネルの画像表示領域における概略構成を示す断面斜視図 本発明の一実施の形態によるプラズマディスプレイパネルの電極の配列を模式的に示す平面図 本実施の一実施の形態によるプラズマディスプレイパネルを駆動するための表示駆動回路の概略構成を示すブロック図 図3にしめす表示駆動回路がプラズマディスプレイパネルに対して印加する駆動信号電圧のタイミングチャートの一例を示す図 プラズマディスプレイ装置を背面側から見た際の概略構成を示す図 プラズマディスプレイパネルの外観を概略的に示す平面図 プラズマディスプレイパネルにFPCを接続した状態の概略構成を示す図 画像表示領域の走査電極の電極引出部側の概略構成を示す図 画像表示領域の走査電極の電極引出部側および維持電極の電極引出部側の概略構成を示す図 プラズマディスプレイ装置がケースに収容された状態の概略構成を示す斜視図
符号の説明
5 走査電極
5e 電極引出部
5f 傾斜部
6 維持電極
7 表示電極
8 ブラックストライプ
8a 幅広部
17 画像表示領域

Claims (2)

  1. 基板上に走査電極と維持電極とからなる複数の表示電極と、前記表示電極の間に表示電極と平行にブラックストライプを有するプラズマディスプレイパネルにおいて、
    前記基板の一方の縁部には前記走査電極の電極引出部を有し、前記基板の他方の縁部には前記維持電極の電極引出部を有し、
    前記走査電極の電極引出部側の画像表示領域外であって、前記維持電極が形成された延伸方向の端部と、隣接する前記走査電極間に囲まれた領域において、前記ブラックストライプと前記走査電極と前記維持電極は互いに接触せずに、前記ブラックストライプの幅が広くなっていることを特徴とするプラズマディスプレイパネル。
  2. 前記ブラックストライプの幅が広い領域は前記走査電極が平行に配された領域のみであることを特徴とする請求項1に記載のプラズマディスプレイパネル。
JP2004109805A 2004-04-02 2004-04-02 プラズマディスプレイパネル Expired - Fee Related JP4301059B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004109805A JP4301059B2 (ja) 2004-04-02 2004-04-02 プラズマディスプレイパネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004109805A JP4301059B2 (ja) 2004-04-02 2004-04-02 プラズマディスプレイパネル

Publications (2)

Publication Number Publication Date
JP2005294138A JP2005294138A (ja) 2005-10-20
JP4301059B2 true JP4301059B2 (ja) 2009-07-22

Family

ID=35326824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004109805A Expired - Fee Related JP4301059B2 (ja) 2004-04-02 2004-04-02 プラズマディスプレイパネル

Country Status (1)

Country Link
JP (1) JP4301059B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4832478B2 (ja) * 2008-07-23 2011-12-07 日立プラズマディスプレイ株式会社 プラズマディスプレイパネル
JP2013152835A (ja) * 2012-01-25 2013-08-08 Panasonic Corp プラズマディスプレイパネル
JP2013152837A (ja) * 2012-01-25 2013-08-08 Panasonic Corp プラズマディスプレイパネル

Also Published As

Publication number Publication date
JP2005294138A (ja) 2005-10-20

Similar Documents

Publication Publication Date Title
KR100657384B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100551052B1 (ko) 플라즈마 패널의 잔상 방지 방법과 장치, 그 장치를 갖는플라즈마 표시 패널
US6169527B1 (en) Interlace plasma display apparatus partly shading display lines
JP4301059B2 (ja) プラズマディスプレイパネル
KR20100011284A (ko) 플라즈마 디스플레이 패널
JP2000223034A (ja) プラズマディスプレイパネル
US20060108939A1 (en) Plasma display panel, plasma display device including the same and driving method therefor
KR100544125B1 (ko) 전극 구조가 개선된 디스플레이 패널
JP2007242353A (ja) プラズマディスプレイ装置
KR20070059943A (ko) 플라즈마 디스플레이 장치
JP2007017968A (ja) プラズマ表示装置及びその駆動方法
JP4111359B2 (ja) プラズマディスプレイパネルの階調表示方法
KR20050100944A (ko) 플라즈마 디스플레이 패널의 구동방법
US7965260B2 (en) Plasma display apparatus
JP2003173150A (ja) プラズマディスプレイ装置
JP4799025B2 (ja) Ac型ガス放電表示装置
JP2003043944A (ja) プラズマディスプレイ装置
KR20050020227A (ko) 디스플레이 패널
KR19990085967A (ko) 플라즈마 디스플레이 패널 구동방법 및 장치
JP2004031043A (ja) プラズマディスプレイパネル
KR100292468B1 (ko) 플라즈마디스플레이패널
JP4359997B2 (ja) Ac型プラズマディスプレイパネル
KR20070108709A (ko) 플라즈마 디스플레이 패널
JP2005084363A (ja) プラズマディスプレイ装置
JP2006039073A (ja) プラズマディスプレイ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070227

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A521 Written amendment

Effective date: 20090309

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20090331

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20120501

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20120501

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090413

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees