JP4149263B2 - プラズマディスプレイパネル及びその駆動方法 - Google Patents

プラズマディスプレイパネル及びその駆動方法 Download PDF

Info

Publication number
JP4149263B2
JP4149263B2 JP2002558248A JP2002558248A JP4149263B2 JP 4149263 B2 JP4149263 B2 JP 4149263B2 JP 2002558248 A JP2002558248 A JP 2002558248A JP 2002558248 A JP2002558248 A JP 2002558248A JP 4149263 B2 JP4149263 B2 JP 4149263B2
Authority
JP
Japan
Prior art keywords
voltage
switch
voltage source
plasma display
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002558248A
Other languages
English (en)
Other versions
JP2004522994A (ja
Inventor
クー，ボン・チョル
イ，ウン・クヮン
カン，ボン・クー
キム，ヨン・ファン
ユン，サン・ジン
ジュン，ユン・クォン
ソウ，ジュ・ウォン
ラ，ジューン・ミン
イ，ボン・ヒュン
ユウ，ヒュン・モク
Original Assignee
エルジー エレクトロニクス インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2002-0002483A external-priority patent/KR100452697B1/ko
Application filed by エルジー エレクトロニクス インコーポレーテッド filed Critical エルジー エレクトロニクス インコーポレーテッド
Publication of JP2004522994A publication Critical patent/JP2004522994A/ja
Application granted granted Critical
Publication of JP4149263B2 publication Critical patent/JP4149263B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明はプラズマディスプレイパネル及びその駆動方法に関し、特に、正弦波の初期化波形を生成するようにしたプラズマディスプレイパネル及びその駆動方法に関するものである。
プラズマディスプレイパネル（ＰＤＰと言う）はガス放電により発生する真空紫外線が蛍光体を励起させた際に蛍光体から可視光線が発生するのを利用した表示装置である。ＰＤＰはこれまでの表示装置の主流であって陰極線管（ＣＲＴ）に比べて厚さが薄く軽くて、高鮮明な大型画面の実現が可能であるというような長所がある。ＰＤＰはマトリックス形態に配列された多数の放電セルで構成されており、１つの放電セルが画面の１画素となっている。
図１は従来の３電極交流面放電型ＰＤＰの放電セル構造を示した斜視図である。
図 １を参照すると、従来の３電極交流面放電型ＰＤＰの放電セルは上部基板（１０）に形成された第１電極（１２Ｙ）及び第２電極（１２Ｚ）と、下部基板（１８）に形成されたアドレス電極（２０Ｘ）を具備する。
第１電極（１２Ｙ）と第２電極（１２Ｚ）が並んで形成された上部基板（１０）には上部誘電体層（１４）と保護膜（１６）が積層されている。上部誘電体層（１４）にはプラズマ放電の際に発生された壁電荷が蓄積される。保護膜（１６）はプラズマ放電の際に発生するスパッタリングによる上部誘電体層（１４）の損傷を防止すると同時に２次電子の放出效率を高める。保護膜（１６）としては通常酸化マグネシウム（ＭｇＯ）が利用されている。
アドレス電極（２０Ｘ）が形成された下部基板（１８）の面には下部誘電体層（２２）、隔壁（２４）が形成されて、下部誘電体層（２２）と隔壁（２４）の表面に蛍光体層（２６）が塗布される。アドレス電極（２０Ｘ）は第１電極（１２Ｙ）及び第２電極（１２Ｚ）と直交する方向に形成される。
隔壁（２４）はアドレス電極（２０Ｘ）と並んで形成されて放電により生成された紫外線及び可視光が隣接した放電セルに漏洩するのを防止する。蛍光体層（２６）はプラズマ放電の際に発生する紫外線により励起されて赤色、緑または青色のいずれか１つの可視光線を発生する。上部基板（１０）、下部基板（１８）と隔壁（２４）の間に形成された放電空間にはガス放電のための不活性ガスが注入される。
図２は従来の３電極交流面放電型プラズマディスプレイの駆動装置を示す図である。図２を参照すると、従来の３電極交流面放電型ＰＤＰの駆動装置は、放電セル（１）が第１電極ライン（Ｙ１〜Ｙｍ）、第２電極ライン（Ｚ１〜Ｚｍ）及びアドレス電極ライン（Ｘ１〜Ｘｎ）が交差する位置にｍ×ｎ個マトリックス形態に配置されたＰＤＰ（３０）と、第１電極ライン（Ｙ１〜Ｙｍ）を駆動する第１サステイン駆動部（３２）と、第２電極ライン（Ｚ１〜Ｚｍ）を駆動する第２サステイン駆動部（３４）と、奇数番目のアドレス電極ライン（Ｘ１、Ｘ３、．．．、Ｘｎ−３、Ｘｎ−１）と偶数番目のアドレス電極ライン（Ｘ２、Ｘ４、．．．、Ｘｎ−２、Ｘｎ）に分けてアドレス電極を駆動する第１、第２アドレス駆動部（３６Ａ、３６Ｂ）を具備する。
第１サステイン駆動部（３２）は放電セル選択時に第１電極ライン（Ｙ１〜Ｙｍ）にスキャンパルスを順次供給し、放電維持時、すなわちサスティン期間には第１電極ライン（Ｙ１〜Ｙｍ）に共通にサステインパルスを供給する。また、第２サステイン駆動部（３４）は放電維持時に第２電極ライン（Ｚ１〜Ｚｍ）共通にサステインパルスを供給する。
第１、第２アドレス駆動部（３６Ａ、３６Ｂ）はスキャンパルスに同期させて映像データをアドレス電極ライン（Ｘ１〜Ｘｎ）に供給する。第１アドレス駆動部（３６Ａ）は奇数番目のアドレス電極ライン（Ｘ１、Ｘ３、．．．、Ｘｎ−３、Ｘｎ−１）に映像データを供給する。第２アドレス駆動部（３６Ｂ）は偶数番目のアドレス電極ライン（Ｘ２、Ｘ４、．．．、Ｘｎ−２、Ｘｎ）に映像データを供給する。
このようなＰＤＰは画像の階調を表現するために１フレームを放電回数が異なる多くのサブフィールドに分けて駆動している。各サブフィールドは、さらに、放電を均一に起こさせるための初期化期間、放電セルを選択するアドレス期間及び放電回数によって階調を表現するサステイン期間に分けられる。
例えば、２５６階調で画像を表示しようとする場合に、１／６０秒に該当する１フレーム期間（１６．６７ｍｓ）を図３のように８つのサブフィールド（ＳＦ１〜ＳＦ８）に分けて発光させている。これらの８つのサブフィールド（ＳＦ１〜ＳＦ８）それぞれがアドレス期間とサステイン期間にさらに分けられる。ここで、各サブフィールドの初期化期間とアドレス期間は各サブフィールドごとに同一であり、サステイン期間は各サブフィールドで２n（ｎ＝０，１，２，３，４，５，６，７）の比率で変えられる。
一方、ＰＤＰはアドレス期間にアドレス放電により選択される放電セルの発光のさせ方で選択的書込み方式と選択的消去方式に大別される。
選択的書込み方式の駆動方法は初期化期間に全画面をターンオフさせた後、アドレス期間に選択する放電セルをターンオンさせ、引き継いて、サステイン期間にはアドレス放電によりその選択された放電セルをサステイン放電させて画像を表示する。
選択的消去方式の駆動方法は初期化期間に一旦全画面をターンオンさせた後、アドレス期間に選択された放電セルをターンオフさせ、引き継いて、サステイン期間にはアドレス放電により選択されなかった放電セルをサステイン放電させることで画像を表示する。
図４は従来の選択的書込み駆動方式において１つのサブフィールドでＰＤＰの各電極ラインに供給される駆動波形を示す波形図である。
図４を参照すると、１つのサブフィールドは全画面を初期化する初期化期間、全画面を順にスキャンしながらデータを書き込むアドレス期間及びデータが書き込まれたセルの発光状態を維持させるサステイン期間に分けられる。
初期化期間には第１電極ライン（Ｙ１〜Ｙｍ）に初期化波形（ＲＰ）が供給される。第１電極ライン（Ｙ１〜Ｙｍ）に初期化波形（ＲＰ）が供給されると第１電極ライン（Ｙ１〜Ｙｍ）と第２電極ライン（Ｚ１〜Ｚｍ）の間に初期化放電が発生して放電セルが初期化される。このとき、アドレス電極ライン（Ｘ１〜Ｘｎ）には誤放電防止パルスが供給される。
アドレス期間には、第１電極ライン（Ｙ１〜Ｙｍ）にスキャンパルス（−Ｖｓ）が順に印加され、アドレス電極ライン（Ｘ１〜Ｘｎ）にはスキャンパルス（−Ｖｓ）に同期したデータパルス（Ｖｄ）が印加される。データパルス（Ｖｄ）とスキャンパルス（−Ｖｓ）が同時に印加された放電セルでアドレス放電が起きる。
サステイン期間には第１電極ライン（Ｙ１〜Ｙｍ）と第２電極ライン（Ｚ１〜Ｚｍ）に第１、第２サステインパルス（ＳＵＳＰｙ、ＳＵＳＰｚ）が供給される。このサスティンパルスによりアドレス放電が発生した放電セルでサステイン放電が発生する。すなわち、放電が持続する。
図４に示した初期化時の矩形波の初期化波形（ＲＰ）は放電セルに強い初期化放電を起こさせて放電セルを一定な状態にする。しかし、このように、放電セルで強い初期化放電が起きると、それに対応して光が発生し、この光によりコントラストが低下する。このような短所を補完するために図５のようなランプ波形（傾斜波形）が提案された。
図５は初期化時にランプ波形を用いた従来のプラズマディスプレイパネルの各電極ラインに供給される駆動波形を示す波形図である。
図５を参照すると、初期化期間に第１電極ライン（Ｙ１〜Ｙｍ）には上昇勾配（Ｒｕ）と下降勾配（Ｒｄ）を持つランプ波形（Ｒ）が印加される。ランプ波形（Ｒ）の上昇期間（Ｒｕ）には徐々に上昇する電圧が放電セルに供給される。放電セル内で徐々に電圧が上昇すると放電ガスを通して流れる電流が制限される。したがって、放電セル内で微細放電が発生し、壁電荷が形成される。
また、ランプ波形（Ｒ）の下降期間（Ｒｄ）には徐々に下降する電圧が放電セルに供給される。このようなランプ波形（Ｒ）の下降期間（Ｒｄ）には微細放電によりセル内の壁電荷量を減らして、最終壁電荷量をすべての放電セルで均一にさせる。
ランプ波形（Ｒ）は放電セルで強い放電が起こらず、微細放電が起こるだけであるので初期化期間に弱い光が発生するだけである。したがって、この初期化期間に発生する光の量が減りＰＤＰのコントラストが向上する。
図６は従来のランプ波形発生部を示す図である。
図６を参照すると、従来のランプ波形発生部は上昇ランプ波形発生部（４０）と下降ランプ波形発生部（４２）とを備えている。
上昇ランプ波形発生部（４０）はランプ波形電圧源（Ｖｃｃ）と第１電極（Ｙ）の間に設置される第１スイッチング素子（Ｍ１）と、第１スイッチング素子（Ｍ１）のゲート電極とランプ波形電圧源（Ｖｃｃ）の間に設置される第１キャパシタ（Ｃ１）と、第１スイッチング素子（Ｍ１）のゲート電極と第１ランプ制御信号発生部（４４）の間に設置される第１可変抵抗（ＶＲ１）を具備する。
第１スイッチング素子（Ｍ１）のゲート電極と第１ランプ制御信号発生部（４４）の間には、逆電流防止のためのダイオード（Ｄ２、Ｄ３、Ｄ４）とダイオードを保護する抵抗（Ｒ３、Ｒ５）が設置される。第１可変抵抗（ＶＲ１）と第１ランプ制御信号発生部（４４）の間には第４抵抗（Ｒ４）が設置される。このような第４抵抗（Ｒ４）は第１可変抵抗（ＶＲ１）の可変範囲を減らすために設置される。
第１キャパシタ（Ｃ１）とランプ波形電圧源（Ｖｃｃ）の間には第１ダイオード（Ｄ１）と第１抵抗（Ｒ１）が並列に設置されている。第１ダイオード（Ｄ１）と第１キャパシタ（Ｃ１）の間には第１キャパシタ（Ｃ１）を保護する第２抵抗（Ｒ２）が設置される。
上昇ランプ波形発生部（４０）の動作過程を詳しく説明する。まず、第１ランプ制御信号発生部（４４）で生成されたランプ制御信号が第４抵抗（Ｒ４）及び第１可変抵抗（ＶＲ１）を経由して第１スイッチング素子（Ｍ１）に供給される。
この際、第１スイッチング素子（Ｍ１）に供給されるランプ制御信号は第１可変抵抗（ＶＲ１）と第４抵抗（Ｒ４）の抵抗値と第１キャパシタ（Ｃ１）のキャパシタンスにより勾配を持つ。言いかえれば、第１可変抵抗（ＶＲ１）と第４抵抗（Ｒ４）の抵抗値と第１キャパシタ（Ｃ１）のキャパシタンスによりゲート電極に供給される電圧は徐々に増加する。
したがって、ランプ波形電圧源（Ｖｃｃ）から第１スイッチング素子（Ｍ１）を経由して第１電極（Ｙ）に供給される電圧は上昇勾配を持つ。
下降ランプ波形発生部（４２）は基底電圧源（ＧＮＤ）と第１電極（Ｙ）の間に設置される第２スイッチング素子（Ｍ２）と、第２スイッチング素子（Ｍ２）のゲート電極とドレイン電極の間に設置される第２キャパシタ（Ｃ２）と、第２スイッチング素子（Ｍ２）のゲート電極と第２ランプ制御信号発生部（４６）の間に設置される第２可変抵抗（ＶＲ２）を具備する。
第２スイッチング素子（Ｍ２）のゲート電極と第２ランプ制御信号発生部（４６）の間には電流の流れを制御する第５ダイオード（Ｄ５）が設置される。第５ダイオード（Ｄ５）と第２ランプ制御信号発生部（４６）の間には第５ダイオード（Ｄ５）を保護する第６抵抗（Ｒ６）が設置される。第２可変抵抗（ＶＲ２）と第２ランプ制御信号発生部（４６）の間には第９抵抗（Ｒ９）が設置される。このような第９抵抗（Ｒ９）は第２可変抵抗（ＶＲ２）の可変範囲を減らすために設置される。
第２スイッチング素子（Ｍ２）のドレイン電極と第２キャパシタ（Ｃ２）の間には並列に接続された第６ダイオード（Ｄ６）と第８抵抗（Ｒ８）が設置される。第６ダイオード（Ｄ６）と第２キャパシタ（Ｃ２）の間には第２キャパシタ（Ｃ２）を保護する第７抵抗（Ｒ７）が設置される。
下降ランプ波形発生部（４２）の動作過程を詳しく説明する。まず、第１電極（Ｙ）に上昇区間（Ｒｕ）のランプ波形（Ｒ）が供給された後、第２ランプ制御信号発生部（４６）で生成されたランプ制御信号が第２スイッチング素子（Ｍ２）に供給される。このようなランプ制御信号は第９抵抗（Ｒ９）及び第２可変抵抗（ＶＲ２）を経由して第２スイッチング素子（Ｍ２）のゲート電極に入力される。
このとき、第２スイッチング素子（Ｍ２）に供給されるランプ制御信号は第２可変抵抗（ＶＲ２）、第９抵抗（Ｒ９）の抵抗値と第２キャパシタ（Ｃ２）のキャパシタンスにより勾配を持つ。言いかえれば、第２可変抵抗（ＶＲ２）及び第９抵抗（Ｒ９）の抵抗値と第２キャパシタ（Ｃ２）のキャパシタンスによりゲート電極に供給される電圧は徐々に増加する。したがって、第１電極（Ｙ）から第２スイッチング素子（Ｍ２）を経由して基底電圧源（ＧＮＤ）に供給される電圧は下降勾配を持つ。
このような従来のランプ波形発生部はスイッチング素子（Ｍ１、Ｍ２）の抵抗を利用してランプ波形を生成している。言いかえれば、ドレイン電極とソース電極のチャンネル範囲を調節することでランプ波形を生成させている。したがって、従来のスイッチング素子には多くの熱が発生し、これによりスイッチング素子が破壊されるおそれがある。
同時に、放電セルを均一に放電させるために４００Ｖ以上の電圧値を持つランプ波形電圧源が設置されなければならない。
本発明の目的は正弦波の初期化波形を生成するようにしたプラズマディスプレイパネル及びその駆動方法を提供することにある。
課題を解決する手段
前記の目的を達成するために、本発明に係るプラズマディスプレイパネルの駆動方法は正弦波を利用して壁電荷を形成する。
その正弦波は初期化期間に初期化波形として利用される。
初期化波形は正弦波に該当するデジタル信号が供給されるステップと、デジタル信号がアナログ信号に変換されるステップと、アナログ信号が増幅されるステップを含んで生成される。
正弦波は共振回路により生成される。
共振回路で発生される上昇及び下降の正弦波の中から少なくとも１つ以上の正弦波が初期化波形として利用される。
放電セルに上昇正弦波が供給される際に、放電セル内で微細放電が発生して放電セル内に壁電荷が形成されて、放電セルに下降正弦波が供給される際に放電セル内で微細放電が発生してすべての放電セルに均一な壁電荷が形成される。
初期化波形は、正弦波で第１電圧まで上昇する部分と、第１電圧から正弦波に下降する部分とを具備する。。
初期化波形は、基底電圧から正弦波で第１電圧まで上昇する部分と、第１電圧と異なる電圧である第２電圧に変化する部分と、第２電圧を維持する部分と、第２電圧から正弦波に下降する部分とを有する。
第２電圧の電圧値は第１電圧の電圧値より低く設定される。
初期化波形は、第１電圧まで上昇する部分と、第１電圧を維持する部分と、第１電圧から正弦波で下降する部分とを含む。
初期化波形は、基底電圧から第１電圧に上昇する部分と、第１電圧から正弦波で第２電圧に上昇する部分と、第２電圧と異なる電圧である第３電圧に変化する部分と、第３電圧を維持する部分と、第３電圧から正弦波に下降するする部分とを含む。
第３電圧の電圧値は第２電圧の電圧値より低く設定される。
第１、第３電圧の電圧値は同一に設定される。
第３電圧から正弦波で基底電位まで下降する。
第３電圧から正弦波で負極性電位まで下降する。
初期化波形は、正弦波で第１電圧まで上昇する部分と、上昇した第１電圧を維持する部分と、第１電圧から基底電位に下降するする部分とを含む。
本発明のプラズマディスプレイパネルは、容量性負荷を持つプラズマディスプレイパネルと、初期化期間にパネルに電圧を供給する電圧源と、電圧源とパネルの間に設置されて電圧源から電圧が供給される際に正弦波を生成する初期化波形生成部とを具備する。
初期化波形生成部は、デジタル信号を供給する制御部と、デジタル信号をアナログ信号に変換するデジタル−アナログコンバータと、アナログ信号を増幅する増幅部とを具備する。
初期化波形生成部は容量性負荷と共振回路を形成するインダクタを具備する。
本プラズマディスプレイパネルはインダクタと電圧源の間に設置されて初期化期間にターンオンさせられるスイッチを具備する。
本プラズマディスプレイパネルは、さらにパネルと基底電圧源の間に設置されて容量性負荷が初期化される際にターンオンされるスイッチを具備する。
本プラズマディスプレイパネルは、スイッチとインダクタの間に設置されて容量性負荷から供給される電流がスイッチの方へ供給されることを防止するダイオードをさらに具備する。
本発明プラズマディスプレイパネルは容量性負荷を持つプラズマディスプレイパネルと、初期化期間にパネルに電圧を供給する電圧源と、パネルにスキャンパルス、サステインパルス及び消去パルスなどを供給する外部駆動部と、容量性負荷と共振してパネルに初期化波形を供給する初期化波形生成部と、初期化波形生成部と外部駆動部の間に設置されて初期化波形生成部と外部駆動部を電気的に分離する隔離部とを具備する。
隔離部は少なくとも１つ以上のスイッチを具備する。
初期化波形生成部は、電圧源と、電圧源と隔離部の間に設置される第１スイッチと、第１スイッチと隔離部の間に設置されて電圧源から電圧が供給されて容量性負荷と共振するインダクタと、インダクタの両端と基底電圧源の間に設置される第２、第３スイッチを具備する。
本プラズマディスプレイパネルは、第１スイッチとインダクタの間に逆電流を防止するために設置されるダイオードをさらに具備する。
隔離部は、初期化波形生成部と外部駆動部の間に並列に設置される第１、第２スイッチと、第１スイッチに接続されて初期化波形生成部から供給される電流を容量性負荷に供給する第１ダイオードと、第２スイッチに接続されて容量性負荷から供給される電流を初期化波形生成部の方に供給する第２ダイオードとを具備する。
第１スイッチがターンオンする際に上昇勾配を持つ初期化波形がパネルに供給される。
初期化波形の上昇勾配はインダクタのインダクタンスにより決定される。
インダクタのインダクタンスが第１値を持つときに第１上昇勾配を持ち、インダクタンスが第１値より大きい第２値を持つときに第１上昇勾配より緩い第２上昇勾配を持つ初期化波形が供給される。
第２スイッチがターンオンするとき容量性負荷に充電された電圧が下降勾配を持って基底電圧源に供給される。
初期化波形の下降傾斜はインダクタのインダクタンスにより決定される。
インダクタのインダクタンスが第１値を持つと第１下降勾配を持ち、インダクタンスが第１値より大きい第２値を持つと第１下降勾配より緩い第２下降勾配を持つ初期化波形が供給される。
第３スイッチがターンオンされる際にインダクタが初期化される。
本プラズマディスプレイパネルは、隔離部と外部駆動部の間に設置されて初期化波形の下降スタート電圧を調節する初期化波形変形部を具備する。
初期化波形変形部は、変形電圧源と、変形電圧源と容量性負荷の間に設置される第１スイッチと、容量性負荷と基底電圧源の間に設置される第２スイッチを具備する。
第２スイッチは容量性負荷が初期化される際にターンオンする。
変形電圧源の電圧値は初期化波形の最大値と異なるように設定される。
変形電圧源の電圧値は初期化波形の最大値より低く設定される。
容量性負荷に電圧が充電された後、容量性負荷の電圧が変形電圧源の電圧値と同一になるように第１スイッチがターンオンする。
初期化波形生成部は、第１電圧源と、第１電圧源と隔離部の間に設置される第１スイッチと、第１スイッチと隔離部の間に設置されて自身に電圧が供給される際に容量性負荷と共振するインダクタと、インダクタに接続される第２電圧源と、第２電圧源とインダクタの間に設置される第２スイッチを具備する。
本プラズマディスプレイパネルは、さらに第１スイッチと第１電圧源の間に設置されて第１電圧源の方へ供給される電流を通過させるためのダイオードを具備する。
本プラズマディスプレイパネルは、第２スイッチとインダクタの間に設置されてインダクタに供給される電流を通過させるためのダイオードを具備する。
本プラズマディスプレイパネルはインダクタの両端と基底電圧源の間に設置されてインダクタが初期化される際にターンオンされる第３、第４スイッチを具備する。
本プラズマディスプレイパネルは隔離部と外部駆動部の間に設置されて初期化波形の上昇及び下降スタート電圧を調節する初期化波形変形部を具備する。
初期化波形変形部は、第３電圧源と容量性負荷の間に設置される第３スイッチと、第４電圧源と容量性負荷の間に設置される第４スイッチと、基底電圧源と容量性負荷の間に設置される第５スイッチを具備する。
第３スイッチがターンオンすると、容量性負荷に第３電圧源の電圧が供給されてその容量性負荷に第３電圧源の電圧が充電された後、第２スイッチがターンオンして容量性負荷に上昇勾配を持つ初期化波形が供給される。
その初期化波形の上昇勾配はインダクタのインダクタンスにより決定される。
インダクタのインダクタンスが第１値を持つと第１上昇勾配を持ち、インダクタンスが第１値より大きい第２値を持つと第１上昇勾配より緩い第２上昇勾配を持つ初期化波形が供給される。
容量性負荷に供給される初期化波形の電圧は、第２電圧源の２倍の電圧から第３電圧を減らした値に設定される。
容量性負荷に電圧が充電された後、第４スイッチがターンオンして容量性負荷の電圧が第４電圧源の電圧値に変換される。
その第４電圧源の電圧値は初期化波形の最大値より低く設定される。
容量性負荷の電圧が第４電圧源の電圧値に変更された後、第１スイッチがターンオンして容量性負荷に下降勾配を持つ初期化波形が供給される。
初期化波形の下降勾配はインダクタのインダクタンスにより決定される。
インダクタのインダクタンスが第１値を持つと第１下降勾配を持ち、インダクタンスが第１値より大きい第２値を持つと第１下降勾配より緩い第２下降勾配を持つ初期化波形が供給される。
第１電圧源の電圧値は第４電圧源の電圧値と異なるように設定される。
第１電圧源の電圧値は第４電圧源の電圧値の半分で設定される。
第１電圧源の電圧値は第４電圧源の電圧値の半分より小さく設定される。
第５スイッチがターンオンするときに容量性負荷が初期化される。
本発明のプラズマディスプレイパネルは容量性負荷を持つプラズマディスプレイパネルと、初期化期間にパネルに電圧を供給する第１電圧源と、容量性負荷に連結されてパネルに正弦波信号を供給するインダクタと、インダクタを経由して容量性負荷に接続されて正弦波の振幅を決定する第２電圧源を具備する。
本プラズマディスプレイパネルは、さらに第１電圧源と容量性負荷の間に設置されるスイッチを具備する。
本プラズマディスプレイパネルは、さらに第２電圧源とインダクタの間に設置されて容量性負荷に充電された電圧が放電する際にターンオンするスイッチを具備する。
第２電圧源の電圧値は第１電圧源の半分で設定される。
本プラズマディスプレイパネルは、さらにパネルと基底電圧源の間に設置されて容量性負荷が初期化される際にターンオンするスイッチを具備する。
本発明のプラズマディスプレイパネルは、正弦波信号を生成する手段と、正弦波信号に応答して壁電荷を形成する多数のセルを具備する。
本発明のプラズマディスプレイパネルは、電圧源と、プラズマディスプレイパネルと、パネルと電圧源の間に接続されたインダクタと、インダクタと電圧源の間に接続されたスイッチを具備して、スイッチはパネルに壁電荷が形成されるように駆動される。
本発明の他の目的及び利点は添付図面を参照する実施形態に対する詳細な説明を通して明瞭に理解されるであろう。
以下、本発明の実施形態を添付した図７〜図２３を参照して詳しく説明する。
図７は本発明による共振回路の原理を示す回路図である。
図７を参照すると、本発明による共振回路は電圧源（Ｖｒ）と、キャパシタ（Ｃｐ）と、これらの電圧源（Ｖｒ）とキャパシタ（Ｃｐ）の間に直列に接続されるスイッチ（ＳＷ）とインダクタ（Ｌｒ）を具備する。
電圧源（Ｖｒ）はスイッチ（ＳＷ）がターンオンしたときに、所定の電圧をインダクタ（Ｌｒ）とキャパシタ（Ｃｐ）に供給する。スイッチ（ＳＷ）は電圧の供給時点を決定するためにターンオン及びターンオフさせられる。インダクタ（Ｌｒ）とキャパシタ（Ｃｐ）は電圧源（Ｖｒ）から電圧が供給されると共振回路（ＬＣ共振回路）を形成する。
スイッチ（ＳＷ）がターンオンしたときにインダクタ（Ｌｒ）とキャパシタ（Ｃｐ）に供給される電圧は式１により決定される。
Figure 0004149263
式１にラプラス変換式を適用して式２を誘導する。
Figure 0004149263
式２が初期条件を満足するようにｉ（0＋）＝０及びｑ（0＋）＝０を代入すると式３が誘導される。
Figure 0004149263
式３を逆変換して式４を誘導する。
Figure 0004149263
式３及び式４でインダクタ（Ｌｒ）に印加される電圧（ＶＬ）は式５のように誘導される。
Figure 0004149263
式３及び式４でキャパシタ（Ｃｐ）に印加される電圧（Ｖｃ）は式６のように誘導される。
Figure 0004149263
式で共振回路の周期は２π√（ＬｒＣｐ）になり、キャパシタ（Ｃｐ）に最高の電圧（２Ｖｒ）が充電されるのにかかる時間はπ√（ＬｒＣｐ）である。
図８は式４〜式６により現れる電圧及び電流波形図を示す図である。ここで、キャパシタ（Ｃｐ）は放電セルの等価回路と仮定する。
図８を参照すると、キャパシタ（Ｃｐ）とインダクタ（Ｌｒ）の共振によりキャパシタ（Ｃｐ）にはｔ＝Ｔ／２で最高の電圧が充電される。このとき、キャパシタ（Ｃｐ）には電圧源（Ｖｒ）の２倍の電圧（２Ｖｒ）が充電される。
一方、キャパシタ（Ｃｐ）に充電される電圧はｔ＝Ｔ／４で最高の勾配を持ち、ｔ＝３Ｔ／４で最低値の勾配を持つ。本発明では上昇正弦波を利用して放電セル内で微細放電を起こさせて、この微細放電を利用して放電セル内に壁電荷を形成する。また、下降正弦波が印加される間に発生する微細放電によりセル内の壁電荷量を減らして、最終的な壁電荷量をすべての放電セル間で均一化させる。
図９ａは本発明の第１実施形態に係る初期化波形発生部を示す図である。
図９ａを参照すると、本発明の第１実施形態に係る初期化波形発生部は、キャパシタ（Ｃｐ）と初期化電圧源（Ｖｒ）とを有し、このキャパシタ（Ｃｐ）と初期化電圧源（Ｖｒ）の間に直列に接続された第１スイッチ（ＳＷ１）とインダクタ（Ｌｒ）が接続され、さらに、キャパシタ（Ｃｐ）と基底電圧源（ＧＮＤ）との間に第２スイッチ（ＳＷ２）を設けている。
キャパシタ（Ｃｐ）は放電セルを等価的に示したものである。初期化電圧源（Ｖｒ）は第１スイッチ（ＳＷ１）がターンオンしたとき所定の電圧をインダクタ（Ｌｒ）を経由してキャパシタ（Ｃｐ）（すなわち、第１電極（Ｙ））に供給する。初期化電圧源（Ｖｒ）の２倍に相当する電圧（２Ｖｒ）がキャパシタ（Ｃｐ）に供給されるように、インダクタ（Ｌｒ）は初期化電圧源（Ｖｒ）からキャパシタ（Ｃｐ）に電圧が供給される際にキャパシタ（Ｃｐ）と共振を起こす値に設定されている。
図９ｂを参照して動作過程を詳しく説明する。まず、ｔ１時点で第２スイッチ（ＳＷ２）をターンオンする。第２スイッチ（ＳＷ２）のターンオンでキャパシタ（Ｃｐ）が基底電圧源（ＧＮＤ）に接続されて初期化される。キャパシタ（Ｃｐ）が初期化された後、ｔ２時点で第２スイッチ（ＳＷ２）がターンオフする。
その後、ｔ３時点で第１スイッチ（ＳＷ１）がターンオンする。第１スイッチ（ＳＷ１）がターンオンすると初期化電圧源（Ｖｒ）の電圧がインダクタ（Ｌｒ）とキャパシタ（Ｃｐ）に供給される。このとき、インダクタ（Ｌｒ）とキャパシタ（Ｃｐ）は共振回路を形成する。したがって、キャパシタ（Ｃｐ）には２Ｖｒの電圧が上昇及び下降しながら供給される。
一方、２Ｖｒの電圧が放電セル（すなわち、キャパシタ（Ｃｐ））に供給されているときに放電セルでは微細放電が発生して、この微細放電により放電セル内に壁電荷が形成される。また、電圧が下降するとき放電セルでは微細放電によりセル内の壁電荷量が減り最終的な壁電荷量がすべての放電セルで均一化される。
放電セルに均一な壁電荷が形成された後、ｔ４時点で第１スイッチ（ＳＷ１）がターンオフする。その後、ｔ５時点で第２スイッチ（ＳＷ２）がターンオンして放電セルが初期化される。本発明の第１実施形態に係る初期化波形発生部は、ｔ１〜ｔ５の過程で放電セルに壁電荷を生成させる。このような本発明の第１実施形態に係る初期化波形発生部は選択的書込み方式のＰＤＰに適用される。
図１０ａは本発明の第２実施形態に係る初期化波形発生部を示す図である。
図１０ａを参照すると、本発明の第２実施形態に係る初期化波形発生部は、キャパシタ（Ｃｐ）と、初期化電圧源（Ｖｒ）と、これらのキャパシタ（Ｃｐ）と初期化電圧源（Ｖｒ）の間に直列に接続された第１スイッチ（ＳＷ１）、ダイオード（Ｄ１）、インダクタ（Ｌｒ）と、キャパシタ（Ｃｐ）と基底電圧源（ＧＮＤ）の間に設置される第２スイッチ（ＳＷ２）とを具備する。すなわち、図９の第１実施形態との違いはダイオード（Ｄ１）を第１スイッチ（ＳＷ１）とインダクタ（Ｌｒ）との間に接続したことである。
キャパシタ（Ｃｐ）は放電セルを等価的に示したものである。初期化電圧源（Ｖｒ）は第１スイッチ（ＳＷ１）がターンオンしたときに所定の電圧をインダクタ（Ｌｒ）を経由してキャパシタ（Ｃｐ）に供給する。インダクタ（Ｌｒ）は初期化電圧源（Ｖｒ）の２倍に相当する電圧（２Ｖｒ）がキャパシタ（Ｃｐ）に供給されるように初期化電圧源（Ｖｒ）からキャパシタ（Ｃｐ）に電圧が供給されるときキャパシタ（Ｃｐ）と共振する。ダイオード（Ｄ１）はキャパシタ（Ｃｐ）に下降勾配の波形が供給されないように電流の流れを制御する。
図１０ｂを参照して動作過程を詳しく説明する。まず、ｔ１の時点で第２スイッチ（ＳＷ２）がターンオンする。第２スイッチ（ＳＷ２）がターンオンするとキャパシタ（Ｃｐ）が初期化される。キャパシタ（Ｃｐ）が初期化された後、ｔ２の時点で第２スイッチ（ＳＷ２）がターンオフする。
ｔ３時点で第１スイッチ（ＳＷ１）がターンオンする。第１スイッチ（ＳＷ１）がターンオンすると初期化電圧源（Ｖｒ）の電圧がインダクタ（Ｌｒ）とキャパシタ（Ｃｐ）に供給される。この際、インダクタ（Ｌｒ）とキャパシタ（Ｃｐ）の共振により勾配を持ち上昇しながら最終的に２Ｖｒの電圧がキャパシタ（Ｃｐ）に供給される。キャパシタ（Ｃｐ）に２Ｖｒが供給された後、キャパシタ（Ｃｐ）は所定時間（第２スイッチ（ＳＷ２）のターンオンされる時まで）、２Ｖｒの電圧を維持する。
その後、ｔ４の時点で第１スイッチ（ＳＷ１）がターンオフし、ｔ５時点で第２スイッチ（ＳＷ２）がターンオンする。第２スイッチ（ＳＷ２）がターンオンするとキャパシタ（Ｃｐ）に充電された電圧が基底電圧源（ＧＮＤ）に放電する。
このような本発明の第２実施形態に係る初期化波形発生部は、キャパシタ（Ｃｐ）に２Ｖｒの電圧を供給した後、ダイオード（Ｄ１）によりキャパシタ（Ｃｐ）に供給された電圧を下降させない。すなわち、ダイオード（Ｄ１）により下降正弦波が発生しない。このように下降正弦波が発生しなければ放電セルで生成された壁電荷は消去されない。したがって、本発明の第２実施形態に係る初期化波形発生部は選択的消去方式のＰＤＰに適用される。
図１１は本発明の第１実施形態に係る初期化波形発生部が適用されたプラズマディスプレイパネルの駆動方法を示す波形図である。
図１１を参照すると、本発明の実施形態に係るＰＤＰは全画面を初期化する初期化期間、全画面を線順次方式でスキャンしながらデータを書き込むアドレス期間、データが書き込まれたセルの発光状態を維持させるサステイン期間、サステイン発光を消去する消去期間に分けられる。以下それらについて詳述する。
まず、初期化期間に本発明の第１実施形態に係る初期化波形発生部から上昇勾配及び下降勾配を持つ正弦波（Ｒｅｓｐ）が各第１電極に印加される。正弦波（Ｒｅｓｐ）の上昇期間には徐々に電圧が上昇し、放電セル内で微細放電が起き、この微細放電により放電セル内に壁電荷が形成される。ランプ波形（Ｒｅｓｐ）の下降期間には徐々に下降する電圧により微細放電が発生して、この微細放電によりセル内の壁電荷量が減ると同時に放電セルの壁電荷量が均一化される。
アドレス期間に第１電極（Ｙ）にはスキャンパルス（Ｓｃｐ）が順に印加される。アドレス期間にアドレス電極（Ｄ）にはスキャンパルス（Ｓｃｐ）に同期したデータパルス（Ｄｐ）が供給される。このデータパルス（Ｄｐ）とスキャンパルス（Ｓｃｐ）が印加された放電セルでアドレス放電が起きる。
サステイン期間には第１電極（Ｙ）と第２電極（Ｚ）に交互に第１、第２サステインパルス（ＳＵＳＰｙ、ＳＵＳＰｚ）が供給され、アドレス放電が発生した放電セルでサステイン放電を引き起こす。
消去期間には第１電極（Ｙ）と第２電極（Ｚ）に消去パルス（Ｅｒｐ）を供給する。第１電極（Ｙ）と第２電極（Ｚ）に消去パルス（Ｅｒｐ）が供給されるとサステイン期間に発生したサステイン放電が消去される。
図１２ａは本発明の第３実施形態に係る初期化波形発生部を詳しく示す図である。
図１２ａを参照すると、本発明の第３実施形態に係る初期化波形発生部は初期化波形を生成する初期化波形生成部（５２）と、初期化波形生成部（５２）と第１電極（Ｙ）の間に設置されて初期化波形生成部（５２）を第１電極（Ｙ）から隔離させる隔離部（５１）を具備する。パネルキャパシタ（Ｃｐ）は放電セルを等価的に示したものである。
初期化波形生成部（５２）は初期化電圧源（Ｖｒ）と、初期化電圧源（Ｖｒ）と隔離部（５１）の間に接続される第１スイッチ（ＳＷ１）、第１ダイオード（Ｄ１）とインダクタ（Ｌｒ）からなる直列回路と、第１ダイオード（Ｄ１）とインダクタ（Ｌｒ）の接続点である第１ノード点（Ｎ１）と基底電圧源（ＧＮＤ）の間に設置される第２スイッチ（ＳＷ２）と、インダクタ（Ｌｒ）の他方の端子である第２ノード点（Ｎ２）と基底電圧源（ＧＮＤ）の間に設置される第３スイッチ（ＳＷ３）とを具備する。
第１スイッチ（ＳＷ１）は第１電極（Ｙ）に初期化波形が供給されるときにターンオンされる。すなわち、第１スイッチ（ＳＷ１）がターンオンすると初期化電圧源（Ｖｒ）の電圧がインダクタ（Ｌｒ）に供給される。第２スイッチ（ＳＷ２）は初期化波形の下降期間にターンオンされる。第３スイッチ（ＳＷ３）はインダクタ（Ｌｒ）を初期化するためにターンオンされる。第１ダイオード（Ｄ１）は逆電流を防止するためのものである。
初期化波形生成部（５２）と第１電極（Ｙ）の間には、図示しないが、スキャンパルス（Ｓｃｐ）、サステインパルス（ＳＵＳＰｙ）、消去パルス（Ｅｒｐ）などを生成する外部駆動部が接続される。隔離部（５１）は外部駆動部と初期化波形生成部（５２）を隔離させるために設けられている。すなわち、隔離部（５１）は外部駆動部と初期化波形生成部（５２）の直接的な連結により初期化波形がひずむのを防止している。
このような隔離部（５０）は第４スイッチング素子（ＳＷ４）を具備する。第４スイッチング素子（ＳＷ４）は初期化波形生成部（５２）から初期化波形が第１電極（Ｙ）に供給される際にターンオンされる。図１２ａでは機械的なスイッチとして描かれているが、実際には半導体スイッチを用いることはいうまでもない。また、隔離部（５１）は図１２ｂの隔離部（５０）ように構成することもできる。
図１２ｂに図示した隔離部（５０）は、第４スイッチ（ＳＷ４）と第２ダイオード（Ｄ２）の直列回路と、第５スイッチ（ＳＷ５）と第３ダイオード（Ｄ３）の直列回路が並列に接続された回路からなり、この回路が初期化波形生成部（５２）と第１電極（Ｙ）の間に設けられている。第２ダイオード（Ｄ２）と第３ダイオード（Ｄ３）の導通方向は互いに方向である。
図１２ｂ及び図１３を参照して初期化波形発生部で上昇波形が生成される過程を詳しく説明する。
図１２ｂ及び図１３を参照すると、まず、第２スイッチ（ＳＷ２）と第３スイッチ（ＳＷ３）がターンオンしてインダクタ（Ｌｒ）が初期化される。インダクタ（Ｌｒ）が初期化された後、ｔ１時点で第２、第３スイッチ（ＳＷ２、ＳＷ３）がターンオフすると同時に第４スイッチ（ＳＷ４）がターンオンする。第４スイッチ（ＳＷ４）がターンオンしてとインダクタ（Ｌｒ）とパネルキャパシタ（Ｃｐ）が電気的に接続される。
第４スイッチ（ＳＷ４）ターンオンした後、ｔ２時点で第１スイッチ（ＳＷ１）がターンオンする。第１スイッチ（ＳＷ１）がターンオンすると初期化電圧源（Ｖｒ）、インダクタ（Ｌｒ）、パネルキャパシタ（Ｃｐ）が電気的に接続される。したがって、第１スイッチ（ＳＷ１）がターンオンするとインダクタ（Ｌｒ）とパネルキャパシタ（Ｃｐ）の共振により第１電極（Ｙ）に図１３のように勾配を持つ共振波形（すなわち、初期化波形）が供給される。
この初期化波形の電圧は共振によりキャパシタ（Ｃｐ）に初期化電圧源（Ｖｒ）の２倍に相当する電圧が供給される。このような初期化波形は所定時間の間、第１電極（Ｙ）に供給される。初期化波形の勾配はインダクタ（Ｌｒ）の値を調整することで調節することができる。
図１２ｂ及び図１４を参照して初期化波形発生部で下降波形が生成される過程を詳しく説明する。
図１２ｂ及び図１４を参照すると、まず、ｔ３時点で第５スイッチ（ＳＷ５）がターンオンする。第５スイッチ（ＳＷ５）がターンオンするとパネルキャパシタ（Ｃｐ）とインダクタ（Ｌｒ）が電気的に接続される。その後、ｔ４時点で第２スイッチ（ＳＷ２）がターンオンする。
第２スイッチ（ＳＷ２）がターンオンすると基底電圧源（ＧＮＤ）、インダクタ（Ｌｒ）、パネルキャパシタ（Ｃｐ）が電気的に接続される。すなわち、パネルキャパシタ（Ｃｐ）に充電された電圧がインダクタ（Ｌｒ）を経って基底電位（ＧＮＤ）に供給される。このとき、パネルキャパシタ（Ｃｐ）とインダクタ（Ｌｒ）の共振により第１電極（Ｙ）には図１４のように下降勾配を持つ共振波形（すなわち、初期化波形）が供給される。この初期化波形の勾配はインダクタ（Ｌｒ）の値を調整することで調節することができる。
このように、パネルキャパシタ（Ｃｐ）に充電された電圧が放電された後、ｔ５時点で第５スイッチがターンオフする。その後、ｔ６時点で第３スイッチ（ＳＷ３）がターンオンしてインダクタ（Ｌｒ）が初期化される。このような本発明の実施形態では初期化波形発生部のスイッチを操作して多様な初期化波形を生成することができる。
図１５は本発明の第４実施形態に係る初期化波形発生部を示す図である。
図１５を参照すると、本発明の第４実施形態に係る初期化波形発生部は、初期化波形生成部（５２）、隔離部（５０）、初期化波形変形部（６４）を具備する。初期化波形変形部（６４）は初期化波形の下降スタート電圧を調節するために使われる。前述した図１２ｂの実施形態との違いはこの初期化波形変形部（６４）を設けた点にある。
初期化波形変形部（６４）は変形電圧源（Ｖｓ）と第１ノード（Ｎ１）の間に直列に設置される第６スイッチ（ＳＷ６）と、第１ノード（Ｎ１）と基底電圧源（ＧＮＤ）の間に設置される第７スイッチ（ＳＷ７）を具備している。
動作過程を図１６を参照して詳しく説明する。まず、ｔ１期間に第２スイッチ（ＳＷ２）、第３スイッチ（ＳＷ３）、第７スイッチ（ＳＷ７）がターンオンする。第２スイッチ（ＳＷ２）、第３スイッチ（ＳＷ３）及び第７スイッチ（ＳＷ７）がターンオンするとインダクタ（Ｌｒ）及びパネルキャパシタ（Ｃｐ）が初期化される。その後、第４スイッチ（ＳＷ４）がターンオンする。第４スイッチ（ＳＷ４）がターンオンするとインダクタ（Ｌｒ）とパネルキャパシタ（Ｃｐ）が電気的に接続される。
第４スイッチ（ＳＷ４）ターンオンした後、第２スイッチ（ＳＷ２）、第３スイッチ（ＳＷ３）、第７スイッチ（ＳＷ７）がターンオフする。第２スイッチ（ＳＷ２）、第３スイッチ（ＳＷ３）、第７スイッチ（ＳＷ７）がターンオフした後、ｔ２期間に第１スイッチ（ＳＷ１）がターンオンする。第１スイッチ（ＳＷ１）がターンオンすると初期化電圧源（Ｖｒ）の電圧がインダクタ（Ｌｒ）とパネルキャパシタ（Ｃｐ）に供給される。
その際、インダクタ（Ｌｒ）とパネルキャパシタ（Ｃｐ）の共振により第１電極（Ｙ）に上昇勾配を持つ初期化波形が供給される。初期化波形はインダクタ（Ｌｒ）とパネルキャパシタ（Ｃｐ）の共振により初期化電圧源（Ｖｒ）の２倍に相当する電圧値を持つ。
その後、第４スイッチ（ＳＷ４）、第１スイッチ（ＳＷ１）がターンオフする。第４スイッチ（ＳＷ４）、第１スイッチ（ＳＷ１）がターンオフすると初期化電圧源（Ｖｒ）の電圧がインダクタ（Ｌｒ）に供給されない。
その後、ｔ３期間に第２スイッチ（ＳＷ２）、第３スイッチ（ＳＷ３）、第６スイッチ（ＳＷ６）がターンオンする。第２スイッチ（ＳＷ２）、第３スイッチ（ＳＷ３）がターンオンするとインダクタ（Ｌｒ）が基底電位（ＧＮＤ）に接続されて初期化される。第６スイッチ（ＳＷ６）がターンオンすると変形電圧源（Ｖｓ）の電圧がパネルキャパシタ（Ｃｐ）に供給される。
言いかえれば、第６スイッチ（ＳＷ６）がターンオンするとパネルキャパシタ（Ｃｐ）に充電された電圧（２Ｖｒ）が変形電圧源（Ｖｓ）の電圧値まで低くなる。
この間、隔離部（５０）のスイッチ（ＳＷ４、ＳＷ５）はターンオフ状態を維持する。パネルキャパシタ（Ｃｐ）はｔ３の間、変形電圧（Ｖｓ）を維持する。一方、変形電圧源（Ｖｓ）の電圧値は初期化電圧源（Ｖｒ）の２倍の電圧、すなわち、２Ｖｒの電圧より低く設定される。
その後、第３スイッチ（ＳＷ３）、第６スイッチ（ＳＷ６）がターンオフする。第６スイッチ（ＳＷ６）がターンオフするとパネルキャパシタ（Ｃｐ）に変形電圧（Ｖｓ）が供給されなくなる。その後、第５スイッチ（ＳＷ５）がターンオンする。第５スイッチ（ＳＷ５）のターンオンでパネルキャパシタ（Ｃｐ）とインダクタ（Ｌｒ）が電気的に接続される。
したがって、パネルキャパシタ（Ｃｐ）に充電された電圧がインダクタ（Ｌｒ）を経り基底電位（ＧＮＤ）に供給される。この際、パネルキャパシタ（Ｃｐ）とインダクタ（Ｌｒ）の共振により基底電位（ＧＮＤ）に供給される電圧は下降勾配を持ち、ｔ４の期間の間下降する。その後、第３スイッチ（ＳＷ５）、第７スイッチ（ＳＷ７）がターンオンしてパネルキャパシタとインダクタを初期化する。
図１７は本発明の第５実施形態に係る初期化波形発生部を示す図である。
図１７を参照すると、本発明の第５実施形態に係る初期化波形発生部は、キャパシタ（Ｃｐ）と、第１初期化電圧源（Ｖｒ）と、第２初期化電圧源（２Ｖｒ）と、キャパシタ（Ｃｐ）と第２初期化電圧源（２Ｖｒ）の間に設置される第１スイッチ（ＳＷ１）と、キャパシタ（Ｃｐ）と第１初期化電圧源（Ｖｒ）の間に直列に設置される第２スイッチ（ＳＷ２）、ダイオード（Ｄ１）、インダクタ（Ｌｒ）の直列回路と、キャパシタ（Ｃｐ）と基底電圧源（ＧＮＤ）の間に設置される第３スイッチ（ＳＷ３）とを具備する。
キャパシタ（Ｃｐ）は放電セルのパネルキャパシタンスを等価的に示したものである。第２初期化電圧源（２Ｖｒ）はキャパシタ（Ｃｐ）を充電する所定の電圧を供給する。第１初期化電圧源（Ｖｒ）は下降共振範囲を設定するために利用される。本発明で第１初期化電圧源（Ｖｒ）の電圧は第２初期化電圧源（２Ｖｒ）の１／２に設定される。したがって、２Ｖｒから下がり始めた電圧は基底電位まで下降する。その際、第１初期化電圧源（Ｖｒ）の電圧が基底電位に設定されると、２Ｖｒから下がり始めた電圧は−２Ｖｒの電圧まで下降する。
ダイオード（Ｄ１）はキャパシタ（Ｃｐ）に上昇共振波形が供給されないように電流の流れを制御する。インダクタ（Ｌｒ）はキャパシタ（Ｃｐ）に充電された電圧が勾配を持って放電するようにキャパシタ（Ｃｐ）と共振を起こす値に選定されている。
図１８を参照して動作過程を詳しく説明する。まず、ｔ１の時点で第３スイッチ（ＳＷ３）がターンオンする。第３スイッチ（ＳＷ３）がターンオンするとキャパシタ（Ｃｐ）が基底電位（ＧＮＤ）に接続されて初期化される。キャパシタ（Ｃｐ）が初期化された後、ｔ２時点で第３スイッチ（ＳＷ３）がターンオフする。
第３スイッチ（ＳＷ３）がターンオフした後、ｔ３時点で第１スイッチ（ＳＷ１）がターンオンする。第１スイッチ（ＳＷ１）がターンオンすると第２初期化電圧源（２Ｖｒ）の電圧がキャパシタ（Ｃｐ）に供給される。したがって、キャパシタ（Ｃｐ）には２Ｖｒの電圧が充電される。
キャパシタ（Ｃｐ）に２Ｖｒの電圧が充電された後、ｔ４時点で第１スイッチ（ＳＷ１）がターンオフする。第１スイッチ（ＳＷ１）がターンオフした後、ｔ５の時点で第２スイッチ（ＳＷ２）がターンオンする。第２スイッチ（ＳＷ２）がターンオンするとキャパシタ（Ｃｐ）、インダクタ（Ｌｒ）、ダイオード（Ｄ１）、第１初期化電圧源（Ｖｒ）が電気的に接続される。
このとき、キャパシタ（Ｃｐ）とインダクタ（Ｌｒ）は共振回路を形成する。このようにキャパシタ（Ｃｐ）とインダクタ（Ｌｒ）が共振回路を形成するとキャパシタ（Ｃｐ）に充電された電圧は勾配を持ち、基底電圧（ＧＮＤ）まで下降するようになる。その後、ｔ６の時点で第２スイッチ（ＳＷ２）がターンオフする。
第２スイッチ（ＳＷ２）がターンオフした後、ｔ７の時点で第３スイッチ（ＳＷ３）がターンオンしてキャパシタ（Ｃｐ）が初期化される。
図１９は本発明の第６実施形態に係る初期化波形発生部を示す図である。
図１９を参照すると、本発明の第６実施形態に係る初期化波形発生部は、初期化波形生成部（７０）、隔離部（７２）、初期化波形変形部（７４）を具備する。初期化波形変形部（７４）は上昇及び下降電圧を調節するために利用される。
初期化波形生成部（７０）は、隔離部（７２）に接続されるインダクタ（Ｌｒ）と、インダクタ（Ｌｒ）と第１電圧源（Ｖａ）の間に直列に接続されてキャパシタ（Ｃｐ）に充電された電圧の放電経路を形成する第１スイッチ（ＳＷ１）と第１ダイオード（Ｄ１）からなる直列回路と、インダクタ（Ｌｒ）と第２電圧源（Ｖｂ）の間に直列に接続されてキャパシタ（Ｃｐ）に充電経路を形成する第２スイッチ（ＳＷ２）と第２ダイオード（Ｄ２）の直列回路を具備する。すなわち、本実施形態ではキャパシタ（Ｃｐ）への充電回路とその放電回路とを分離している。
第１電圧源（Ｖａ）はキャパシタ（Ｃｐ）から放電する際の下降共振範囲を決定する。第２電圧源（Ｖｂ）はキャパシタ（Ｃｐ）を充電する際の上昇共振範囲を決定する。
第１ダイオード（Ｄ１）はキャパシタ（Ｃｐ）から供給される電流を第１電圧源（Ｖａ）に供給し、逆方向への電流を遮断する。第２ダイオード（Ｄ２）は第２電圧源（Ｖｂ）から供給される電流をキャパシタ（Ｃｐ）に供給すると共に、放電時の電流を遮断する。
インダクタ（Ｌｒ）の両端には、それを基底電圧（ＧＮＤ）へ短絡する第３、第４スイッチ（ＳＷ３、ＳＷ４）が接続されている。これらのスイッチはインダクタ（Ｌｒ）を初期化するためのものである。
初期化波形変形部（７４）は、第３電圧源（Ｖｃ）と、第４電圧源（Ｖｄ）と、第３電圧源（Ｖｃ）とキャパシタ（Ｃｐ）の間の第６スイッチ（ＳＷ６）と、第４電圧源（Ｖｄ）とキャパシタ（Ｃｐ）の間の第７スイッチ（ＳＷ７）と、基底電圧源（ＧＮＤ）とキャパシタ（Ｃｐ）の間の第８スイッチ（ＳＷ８）とを具備する。
第３電圧源（Ｖｃ）は第６スイッチ（ＳＷ６）のターンオンでキャパシタ（Ｃｐ）に初期充電電圧を供給する。第４電圧源（Ｖｄ）は第７スイッチ（ＳＷ７）のターンオンでキャパシタ（Ｃｐ）にその電圧を供給する。したがって、第７スイッチ（ＳＷ７）がターンオンするとキャパシタ（Ｃｐ）はＶｄの電圧を維持する。
第３電圧源（Ｖｃ）の電圧値と第４電圧源（Ｖｄ）の電圧値は同じでも異なっていても良い。
隔離部（７２）は図示しない外部駆動部と初期化波形生成部（７０）を隔離させるために設けられている。すなわち、隔離部（７２）は外部駆動部と初期化波形生成部（７０）の直接的な連結により初期化波形がひずむのを防止している。このような隔離部（７２）は第５スイッチ（ＳＷ５）を具備する。
この回路の動作過程を図２０を参照して詳しく説明する。まず、第３スイッチ（ＳＷ３）、第４スイッチ（ＳＷ４）、第８スイッチ（ＳＷ８）がターンオンする。第３、第４スイッチ（ＳＷ３、ＳＷ４）のターンオンでインダクタ（Ｌｒ）が初期化される。第８スイッチ（ＳＷ８）のターンオンでキャパシタ（Ｃｐ）が初期化される。インダクタ（Ｌｒ）とキャパシタ（Ｃｐ）が初期化された後、第３スイッチ（ＳＷ３）、第４スイッチ（ＳＷ４）、第８スイッチ（ＳＷ８）がターンオフする。
その後、ｔ１時点で第６スイッチ（ＳＷ６）がターンオンする。第６スイッチ（ＳＷ６）がターンオンすると第３電圧源（Ｖｃ）の電圧がキャパシタ（Ｃｐ）に供給される。したがって、キャパシタ（Ｃｐ）には第３電圧源（Ｖｃ）の電圧値まで充電される。キャパシタ（Ｃｐ）に第３電圧源（Ｖｃ）の電圧値が充電された後、第６スイッチ（ＳＷ６）がターンオフする。
第６スイッチ（ＳＷ６）がターンオフした後、ｔ２時点で第２スイッチ（ＳＷ２）、第５スイッチ（ＳＷ５）がターンオンする。第２、第５スイッチ（ＳＷ２、ＳＷ５）がターンオンするとキャパシタ（Ｃｐ）、インダクタ（Ｌｒ）、第２ダイオード（Ｄ２）、第２電圧源（Ｖｂ）が電気的に接続される。したがって、第２電圧源（Ｖｂ）の電圧が第２ダイオード（Ｄ２）、インダクタ（Ｌｒ）を経由してキャパシタ（Ｃｐ）に供給される。
その際、インダクタ（Ｌｒ）とキャパシタ（Ｃｐ）の共振によりキャパシタ（Ｃｐ）には上昇勾配を持つ電圧が供給される。キャパシタ（Ｃｐ）に充電される最高点の電圧は２Ｖｂ−Ｖｃに決定される。言いかえれば、キャパシタ（Ｃｐ）に第３電圧源（Ｖｃ）の電圧が充電されているので共振により２Ｖｂ−Ｖｃの電圧まで電圧が上昇する。
キャパシタ（Ｃｐ）に２Ｖｂ−Ｖｃの電圧が充電された後、第２、第５スイッチ（ＳＷ２、ＳＷ５）がターンオフする。その後、ｔ３の時点で第７スイッチ（ＳＷ７）、第３スイッチ（ＳＷ３）、第４スイッチ（ＳＷ４）がターンオンする。第７スイッチ（ＳＷ７）がターンオンするとキャパシタ（Ｃｐ）が第４電圧源（Ｖｄ）に接続される。したがって、キャパシタ（Ｃｐ）に充電された２Ｖｂ−Ｖｃの電圧はＶｄの電圧まで下降する。その後、キャパシタ（Ｃｐ）はＶｄの電圧を所定時間の間、維持する。
一方、第３、第４スイッチ（ＳＷ３、ＳＷ４）がターンオンするとインダクタ（Ｌｒ）が基底電圧源（ＧＮＤ）に接続される。したがって、インダクタ（Ｌｒ）が初期化される。
その後、第３スイッチ（ＳＷ３）、第４スイッチ（ＳＷ４）、第７スイッチ（ＳＷ７）がターンオフする。第３スイッチ（ＳＷ３）、第４スイッチ（ＳＷ４）、第７スイッチ（ＳＷ７）がターンオフした後、ｔ４時点で第１、第５スイッチ（ＳＷ１、ＳＷ５）がターンオンする。
第１、第５スイッチ（ＳＷ１、ＳＷ５）がターンオンすると第１電圧源（Ｖａ）、第１ダイオード（Ｄ１）、インダクタ（Ｌｒ）とキャパシタ（Ｃｐ）が電気的に接続される。したがって、キャパシタ（Ｃｐ）に充電された電圧はインダクタ（Ｌｒ）とダイオード（Ｄ１）を経由して第１電圧源（Ｖａ）に供給される。
その際、インダクタ（Ｌｒ）とキャパシタ（Ｃｐ）の共振によりキャパシタ（Ｃｐ）から放電する電圧は下降勾配を持つ。逆いえば、それぞれにそのようになる値を持たせる。一方、キャパシタ（Ｃｐ）は２Ｖａ−Ｖｄの電圧まで放電する。言いかえれば、キャパシタ（Ｃｐ）には第４電圧源（Ｖｄ）の電圧が充電されているので共振により２Ｖａ−Ｖｄの電圧まで下降する。
キャパシタ（Ｃｐ）の電圧が２Ｖａ−Ｖｄの電圧まで下降した後、第１スイッチ（ＳＷ１）、第５スイッチ（ＳＷ５）がターンオフする。その後、ｔ５時点で第３スイッチ（ＳＷ３）、第４スイッチ（ＳＷ４）がターンオンする。第３、第４スイッチ（ＳＷ３、ＳＷ４）がターンオンするとインダクタ（Ｌｒ）が初期化される。
第１電圧源（Ｖａ）の電圧値は第４電圧源（Ｖｄ）の半分に設定することが望ましい。そのような第７実施形態が図２１と図２２に例示している。図２１の回路構成それ自体は図１９と変わりないので詳細な説明は省略する。
図２１、２２を参照すると、本発明の第７実施形態で初期化波形生成部（７８）に含まれている第１電圧源（Ｖｂ／２）の電圧値は、第４電圧源（Ｖｄ）の半分に設定されている。このように第１電圧源（Ｖｄ／２）の電圧値が第４電圧源（Ｖｄ）の半分に設定されると図２２に示したようにキャパシタ（Ｃｐ）に充電された電圧は基底電圧（ＧＮＤ）まで下降する。
動作過程をさらに詳しく説明する。まず、第３スイッチ（ＳＷ３）、第４スイッチ（ＳＷ４）、第８スイッチ（ＳＷ８）がターンオンする。第３、第４スイッチ（ＳＷ３、ＳＷ４）がターンオンするとインダクタ（Ｌｒ）が初期化される。第８スイッチ（ＳＷ８）がターンオンするとキャパシタ（Ｃｐ）が初期化される。インダクタ（Ｌｒ）とキャパシタ（Ｃｐ）が初期化された後、第３スイッチ（ＳＷ３）、第４スイッチ（ＳＷ４）、第８スイッチ（ＳＷ８）がターンオフする。
その後、ｔ１時点で第６スイッチ（ＳＷ６）がターンオンする。第６スイッチ（ＳＷ６）がターンオンすると第３電圧源（Ｖｃ）の電圧がキャパシタ（Ｃｐ）に供給される。したがって、キャパシタ（Ｃｐ）には第３電圧源（Ｖｃ）から充電される。キャパシタ（Ｃｐ）に第３電圧源（Ｖｃ）の電圧値が充電された後、第６スイッチ（ＳＷ６）はターンオフする。
第６スイッチ（ＳＷ６）がターンオフした後、ｔ２時点で第２スイッチ（ＳＷ２）、第５スイッチ（ＳＷ５）がターンオンする。第２、第５スイッチ（ＳＷ２、ＳＷ５）がターンオンするとキャパシタ（Ｃｐ）、インダクタ（Ｌｒ）、第２ダイオード（Ｄ２）、第２電圧源（Ｖｂ）が電気的に接続される。したがって、第２電圧源（Ｖｂ）の電圧が第２ダイオード（Ｄ２）、インダクタ（Ｌｒ）を経由してキャパシタ（Ｃｐ）に供給される。
このとき、インダクタ（Ｌｒ）とキャパシタ（Ｃｐ）の共振によりキャパシタ（Ｃｐ）には上昇勾配を持つ電圧が供給される。キャパシタ（Ｃｐ）に充電される最高点の電圧は２Ｖｂ−Ｖｃである。要するに、キャパシタ（Ｃｐ）に第３電圧源（Ｖｃ）の電圧が充電されているので共振により２Ｖｂ−Ｖｃの電圧まで電圧が上昇する。
キャパシタ（Ｃｐ）に２Ｖｂ−Ｖｃの電圧が充電された後、第２、第５スイッチ（ＳＷ２、ＳＷ５）がターンオフする。その後、ｔ３の時点で第７スイッチ（ＳＷ７）、第３スイッチ（ＳＷ３）、第４スイッチ（ＳＷ４）がターンオンする。第７スイッチ（ＳＷ７）がターンオンするとキャパシタ（Ｃｐ）が第４電圧源（Ｖｄ）に接続される。したがって、キャパシタ（Ｃｐ）に充電された２Ｖｂ−Ｖｃの電圧はＶｄの電圧まで下降する。その後、キャパシタ（Ｃｐ）はＶｄの電圧を所定時間の間、維持する。
一方、第３、第４スイッチ（ＳＷ３、ＳＷ４）がターンオンするとインダクタ（Ｌｒ）が基底電圧源（ＧＮＤ）に接続される。したがって、インダクタ（Ｌｒ）が初期化される。
その後、第３スイッチ（ＳＷ３）、第４スイッチ（ＳＷ４）、第７スイッチ（ＳＷ７）はターンオフする。第３スイッチ（ＳＷ３）、第４スイッチ（ＳＷ４）、第７スイッチ（ＳＷ７）がターンオフした後、ｔ４時点で第１、第５スイッチ（ＳＷ１、ＳＷ５）がターンオンする。
第１、第５スイッチ（ＳＷ１、ＳＷ５）がターンオンすると第１電圧源（Ｖｄ／２）、第１ダイオード（Ｄ１）、インダクタ（Ｌｒ）とキャパシタ（Ｃｐ）が電気的に接続される。したがって、キャパシタ（Ｃｐ）に充電された電圧はインダクタ（Ｌｒ）、ダイオード（Ｄ１）を経由して第１電圧源（Ｖｄ／２）に供給される。
インダクタ（Ｌｒ）とキャパシタ（Ｃｐ）の共振によりキャパシタ（Ｃｐ）から放電する電圧は下降勾配を持つ。キャパシタ（Ｃｐ）から放電する電圧は２Ｖｄ／２−Ｖｄの電圧まで放電する。したがって、キャパシタ（Ｃｐ）は基底電位（ＧＮＤ）まで下降する。
キャパシタ（Ｃｐ）の電圧が基底電位まで下降した後、ｔ５時点で第３スイッチ（ＳＷ３）、第４スイッチ（ＳＷ４）、第８スイッチ（ＳＷ８）がターンオンする。第３、第４スイッチ（ＳＷ３、ＳＷ４）がターンオンするとインダクタ（Ｌｒ）が初期化される。第８スイッチ（ＳＷ８）がターンオンするとキャパシタ（Ｃｐ）に基底電位（ＧＮＤ）が供給される。
図２３は本発明の第８実施形態に係る初期化波形発生部を示す図である。
図２３を参照すると、本発明の第８実施形態に係る初期化波形発生部は制御部（９０）、デジタル−アナログコンバータ（９２）及び増幅部（９４）を具備する。
制御部（９０）は正弦波を生成するためのデジタル信号をＤＡコンバータ（９２）に供給する。ＤＡコンバータ（９２）は制御部（９０）から供給されるデジタル信号をアナログ信号に変換する。このＤＡコンバータ（９２）では低圧の正弦波が出力される。
ＤＡコンバータ（９２）から出力された低圧の正弦波は増幅部（９４）に供給される。増幅部（９４）はＤＡコンバータ（９２）から入力された低圧の正弦波を増幅してＰＤＰの第１電極（Ｙ）に供給する。その際、第１電極（Ｙ）には上昇及び下降勾配を持つ高圧の正弦波が供給される。このような正弦波は初期化波形に利用される。
上述したように、本発明によるプラズマディスプレイパネル及びその駆動方法によると共振を利用して初期化波形を生成する。したがって、初期化電圧源の２倍の電圧を第１電極に供給することができて、これにより消費電力を低減することができる。同時に、本発明はスイッチング素子の抵抗を利用して初期化波形を生成するようになっていないのでスイッチング素子の破壊を防止することができる。
以上説明した内容を通して当業者であれば本発明の技術思想を一脱しない範囲で多様な変更及び修正が可能であることが分かる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載した内容に限定されるのではなく特許請求の範囲により決められなければならない。
従来の交流面放電プラズマディスプレイパネルの放電セル構造を示す斜視図である。 図１に図示したプラズマディスプレイパネルの全体的な電極ライン及び放電セルの配置構造を示した平面図である。 図１に図示したプラズマディスプレイパネルの１フレーム階調を示す図である。 サブフィールド別にプラズマディスプレイパネルの各電極に供給される駆動波形を示す波形図である。 初期化期間にランプ波形が印加されるプラズマディスプレイパネルの駆動方法を示す波形図である。 図５に図示したランプ波形を生成するランプ波形発生部を示す回路図である。 共振回路の原理を示す回路図である。 図７に図示したインダクタ及びキャパシタの電流／電圧を示す波形図である。 本発明の第１実施形態に係る初期化波形発生部を示す回路図及び波形図である。 本発明の第２実施形態に係る初期化波形発生部を示す回路図及び波形図である。 本発明の第１実施形態に係る初期化波形が適用されたプラズマディスプレイパネルの駆動方法を示す波形図である。 本発明の第３実施形態に係る初期化波形発生部を示す回路図である。 図１２に図示した初期化波形発生部により生成される初期化波形の上昇部を示す図である。 図１２に図示した初期化波形発生部により生成される初期化波形の下降部を示す図である。 発明の第４実施形態に係る初期化波形発生部を示す回路図である。 図１５に図示した初期化波形発生部により生成される初期化波形を示す波形図である。 本発明の第５実施形態に係る初期化波形発生部を示す回路図である。 図１７に図示した初期化波形発生部により生成される初期化波形を示す波形図である。 本発明の第６実施形態に係る初期化波形発生部を示す回路図である。 図１９に図示した初期化波形発生部により生成される初期化波形を示す波形図である。 本発明の第７実施形態に係る初期化波形発生部を示す回路図である。 図２１に図示した初期化波形発生部により生成される初期化波形を示す波形図である。 本発明の第８実施形態に係る初期化波形発生部を示すブロック図である。

Claims (30)

  1. 初期化期間に、共振回路により生成され、上昇し、下降する正弦波の中から少なくとも１つ以上の正弦波を初期化波形として利用して壁電荷を形成させ、
    放電セルに前記上昇正弦波が供給される際に、前記放電セル内で微細放電が発生して前記放電セル内に壁電荷が形成され、前記放電セルに前記下降正弦波が供給される際に前記放電セル内で微細放電が発生してすべての放電セルに均一な壁電荷が形成されることを特徴とするプラズマディスプレイパネルの駆動方法。
  2. 第１項において、前記初期化波形は、正弦波で第１電圧まで上昇する部分と、第１電圧から正弦波で下降する部分を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
  3. 第１項において、前記初期化波形は、基底電圧から正弦波で第１電圧まで上昇する部分と、前記第１電圧と異なる電圧である第２電圧に変化する部分と、前記第２電圧を維持する部分と、前記第２電圧から正弦波で下降する部分を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
  4. 第３項において、前記第２電圧の電圧値は前記第１電圧の電圧値より低く設定されることを特徴とするプラズマディスプレイパネルの駆動方法。
  5. 第１項において、前記初期化波形は、第１電圧まで上昇する部分と、第１電圧を維持する部分と、前記第１電圧から正弦波で下降する部分を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
  6. 第１項において、前記初期化波形は、基底電圧から第１電圧に上昇する部分と、前記第１電圧から正弦波で第２電圧に上昇する部分と、前記第２電圧と異なる電圧である第３電圧に変化する部分と、前記第３電圧を維持する部分と、前記第３電圧から正弦波で下降する部分を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
  7. 第６項において、前記第３電圧の電圧値は前記第２電圧の電圧値より低く設定されることを特徴とするプラズマディスプレイパネルの駆動方法。
  8. 第６項において、前記第１電圧と前記第３電圧の電圧値は同一に設定されることを特徴とするプラズマディスプレイパネルの駆動方法。
  9. 第６項において、前記第３電圧から正弦波で前記基底電位まで下降することを特徴とするプラズマディスプレイパネルの駆動方法。
  10. 第６項において、前記第３電圧から正弦波で負極性電位まで下降することを特徴とするプラズマディスプレイパネルの駆動方法。
  11. 第１項において、前記初期化波形は、正弦波で第１電圧まで上昇する部分と、上昇された前記第１電圧を維持する部分と、前記第１電圧から基底電位に下降する部分を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
  12. 容量性負荷を持つプラズマディスプレイパネルと、初期化期間に前記パネルに電圧を供給する電圧源と、前記電圧源と前記パネルの間に形成された共振回路を用いて前記電圧源から電圧が供給される際に正弦波を生成する初期化波形生成部を具備し、
    前記初期化波形生成部により生成される上昇し、下降する正弦波の中から少なくとも１つ以上の正弦波が初期化波形として利用され、
    放電セルに前記上昇正弦波が供給される際に、前記放電セル内で微細放電が発生して前記放電セル内に壁電荷が形成され、前記放電セルに前記下降正弦波が供給される際に前記放電セル内で微細放電が発生してすべての放電セルに均一な壁電荷が形成されることを特徴とするプラズマディスプレイパネル。
  13. 第１２項において、前記共振回路は、前記容量性負荷に接続されるインダクタを具備することを特徴とするプラズマディスプレイパネル。
  14. 第１３項において、前記インダクタと電圧源の間に設置されて初期化期間にターンオンされるスイッチを具備することを特徴とするプラズマディスプレイパネル。
  15. 第１２項において、前記パネルと基底電圧源の間に設置されて前記容量性負荷が初期化される際にターンオンされるスイッチを具備することを特徴とするプラズマディスプレイパネル。
  16. 第１３項において、前記スイッチと前記インダクタの間に設置されて前記容量性負荷から供給される電流が前記スイッチの方へ供給されることを防止するダイオードをさらに具備することを特徴とするプラズマディスプレイパネル。
  17. 容量性負荷を持つプラズマディスプレイパネルと、初期化期間にパネルに電圧を供給する電圧源と、前記パネルにスキャンパルス、サステインパルス及び消去パルスを供給する外部駆動部と、前記容量性負荷と共振を起こしてパネルに正弦波の初期化波形を供給する初期化波形生成部と、前記初期化波形生成部と前記外部駆動部の間に設置されて前記初期化波形生成部と前記外部駆動部を電気的に分離する隔離部を具備し、
    前記初期化波形生成部は、前記電圧源と前記隔離部の間に設置される第１スイッチと、前記第１スイッチと前記隔離部の間に設置されて前記電圧源から電圧が供給される際に前記容量性負荷と共振するインダクタと、前記インダクタの両端と基底電圧源の間に設置される第２、第３スイッチを具備し、
    前記第２スイッチがターンオンする際に前記容量性負荷に充電された電圧が下降勾配を持って基底電圧源に供給され、
    前記初期化波形の下降勾配はインダクタのインダクタンスにより決定されることを特徴とするプラズマディスプレイパネル。
  18. 第１７項において、前記インダクタのインダクタンス値が大きいほど前記下降勾配は減少することを特徴とするプラズマディスプレイパネル。
  19. 容量性負荷を持つプラズマディスプレイパネルと、初期化期間にパネルに電圧を供給する電圧源と、前記パネルにスキャンパルス、サステインパルス及び消去パルスを供給する外部駆動部と、前記容量性負荷と共振を起こしてパネルに正弦波の初期化波形を供給する初期化波形生成部と、前記初期化波形生成部と前記外部駆動部の間に設置されて前記初期化波形生成部と前記外部駆動部を電気的に分離する隔離部を具備し、
    前記初期化波形生成部は、前記電圧源と前記隔離部の間に設置される第１スイッチと、前記第１スイッチと前記隔離部の間に設置されて前記電圧源から電圧が供給される際に前記容量性負荷と共振するインダクタと、前記インダクタの両端と基底電圧源の間に設置される第２、第３スイッチを具備し、
    前記第３スイッチがターンオンする際に前記インダクタが初期化されることを特徴とするプラズマディスプレイパネル。
  20. 容量性負荷を持つプラズマディスプレイパネルと、初期化期間にパネルに電圧を供給する電圧源と、パネルにスキャンパルス、サステインパルス及び消去パルスを供給する外部駆動部と、前記容量性負荷と共振を起こしてパネルに正弦波の初期化波形を供給する初期化波形生成部と、前記初期化波形生成部と前記外部駆動部の間に設置されて前記初期化波形生成部と前記外部駆動部を電気的に分離する隔離部を具備し、
    前記初期化波形生成部は、第１電圧源と、第１電圧源と隔離部の間に設置される第１スイッチと、前記第１スイッチと前記隔離部の間に設置されて自身に電圧が供給される際に前記容量性負荷と共振するインダクタと、前記インダクタに接続される第２電圧源と、前記第２電圧源と前記インダクタの間に設置される第２スイッチとを具備し、
    前記隔離部と前記外部駆動部の間に設けられ、第３電圧源と前記容量性負荷の間に設置される第３スイッチと、第４電圧源と前記容量性負荷の間に設置される第４スイッチと、基底電圧源と前記容量性負荷の間に設置される第５スイッチを有し、前記初期化波形の上昇及び下降スタート電圧を調節する初期化波形変形部を具備することを特徴とするプラズマディスプレイパネル。
  21. 第２０項において、前記第１スイッチと前記第１電圧源の間に設置されて前記第１電圧源の方へ供給される電流を通過させるためのダイオードを具備することを特徴とするプラズマディスプレイパネル。
  22. 第２０項において、前記第２スイッチと前記インダクタの間に設置されて前記インダクタに供給される電流を通過させるためのダイオードを具備することを特徴とするプラズマディスプレイパネル。
  23. 第２０項において、前記インダクタの両端と基底電圧源の間に設置されて前記インダクタが初期化される際にターンオンする第６、第７スイッチを具備することを特徴とするプラズマディスプレイパネル。
  24. 容量性負荷を持つプラズマディスプレイパネルと、初期化期間にパネルに電圧を供給する第１電圧源と、前記前記容量性負荷に連結されて前記パネルに前記初期化期間に初期化波形として共振した正弦波信号を供給するようにされたインダクタと、前記インダクタを経由して前記容量性負荷に接続されて前記正弦波の振幅を決定する第２電圧源を具備し、
    前記初期化波形は上昇し、下降する正弦波のうち少なくとも１つ以上の正弦波からなり、放電セルに前記上昇正弦波が供給される際に、前記放電セル内で微細放電が発生して前記放電セル内に壁電荷が形成され、前記放電セルに前記下降正弦波が供給される際に前記放電セル内で微細放電が発生してすべての放電セルに均一な壁電荷が形成されることを特徴とするプラズマディスプレイパネル。
  25. 第２４項において、前記第１電圧源と前記容量性負荷の間に設置されるスイッチを具備することを特徴とするプラズマディスプレイパネル。
  26. 第２４項において、前記第２電圧源と前記インダクタの間に設置されて前記容量性負荷に充電された電圧が放電する際にターンオンするスイッチを具備することを特徴とするプラズマディスプレイパネル。
  27. 第２４項において、前記第２電圧源の電圧値は前記第１電圧源の半分に設定されることを特徴とするプラズマディスプレイパネル。
  28. 第２４項において、前記パネルと基底電圧源の間に接続され、前記容量性負荷が初期化される際にターンオンされるスイッチを具備することを特徴とするプラズマディスプレイパネル。
  29. 初期化期間に初期化波形として共振を利用して正弦波信号を生成する手段と、前記初期化期間に前記正弦波信号に応答して壁電荷を形成する多数の放電セルを具備し、
    前記初期化波形は上昇し、下降する正弦波のうち少なくとも１つ以上の正弦波からなり、前記放電セルに前記上昇正弦波が供給される際に、前記放電セル内で微細放電が発生して前記放電セル内に壁電荷が形成され、前記放電セルに前記下降正弦波が供給される際に前記放電セル内で微細放電が発生してすべての前記放電セルに均一な壁電荷が形成されることを特徴とするプラズマディスプレイパネル。
  30. 電圧源と、プラズマディスプレイパネルと、前記パネルと前記電圧源の間に接続されて、前記パネルに初期化期間の間に初期化波形として、容量性負荷とともに形成される共振回路を利用して、正弦波信号が供給されるようにするインダクタと、前記インダクタと前記電圧源の間に接続されたスイッチを具備して、前記スイッチは前記パネルに壁電荷が形成されるように駆動され、
    前記初期化波形は上昇し、下降する正弦波のうち少なくとも１つ以上の正弦波からなり、放電セルに前記上昇正弦波が供給される際に、前記放電セル内で微細放電が発生して前記放電セル内に壁電荷が形成され、前記放電セルに前記下降正弦波が供給される際に前記放電セル内で微細放電が発生してすべての放電セルに均一な壁電荷が形成されることを特徴とするプラズマディスプレイパネル。
JP2002558248A 2001-01-18 2002-01-17 プラズマディスプレイパネル及びその駆動方法 Expired - Fee Related JP4149263B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20010003005 2001-01-18
KR20010015755 2001-03-26
KR10-2002-0002483A KR100452697B1 (ko) 2001-01-18 2002-01-16 플라즈마 디스플레이 패널 및 그의 구동방법
PCT/KR2002/000072 WO2002058041A1 (en) 2001-01-18 2002-01-17 Plasma display panel and driving method thereof

Publications (2)

Publication Number Publication Date
JP2004522994A JP2004522994A (ja) 2004-07-29
JP4149263B2 true JP4149263B2 (ja) 2008-09-10

Family

ID=36566872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002558248A Expired - Fee Related JP4149263B2 (ja) 2001-01-18 2002-01-17 プラズマディスプレイパネル及びその駆動方法

Country Status (3)

Country Link
US (2) US7079088B2 (ja)
JP (1) JP4149263B2 (ja)
WO (1) WO2002058041A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003330411A (ja) 2002-05-03 2003-11-19 Lg Electronics Inc プラズマディスプレイパネルの駆動方法及び装置
JP5009492B2 (ja) * 2003-06-23 2012-08-22 三星エスディアイ株式会社 プラズマディスプレイパネルの駆動装置及び駆動方法
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
KR100542234B1 (ko) * 2003-10-16 2006-01-10 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
EP1596356A4 (en) * 2004-01-28 2009-11-11 Panasonic Corp METHOD OF DRIVING PLASMA SCREEN
KR100542227B1 (ko) * 2004-03-10 2006-01-10 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100508942B1 (ko) * 2004-03-11 2005-08-17 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 장치
KR100515327B1 (ko) * 2004-04-12 2005-09-15 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100550995B1 (ko) * 2004-06-30 2006-02-13 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법
KR100578933B1 (ko) * 2005-01-25 2006-05-11 삼성에스디아이 주식회사 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치 및구동 방법
TWI299153B (en) * 2005-10-24 2008-07-21 Chunghwa Picture Tubes Ltd Circuit and method for resetting plasma display panel
KR100765511B1 (ko) * 2005-10-25 2007-10-10 엘지전자 주식회사 플라즈마 표시 장치
US7719491B2 (en) * 2006-02-13 2010-05-18 Chunghwa Picture Tubes, Ltd. Method for driving a plasma display panel
JP4837726B2 (ja) * 2006-03-17 2011-12-14 篠田プラズマ株式会社 表示装置
FR2899594A1 (fr) * 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
JP2008076668A (ja) * 2006-09-20 2008-04-03 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
KR100814825B1 (ko) * 2006-11-23 2008-03-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100895333B1 (ko) * 2007-11-01 2009-05-07 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 그를 이용한플라즈마 디스플레이 장치
KR20090059964A (ko) * 2007-12-07 2009-06-11 삼성전자주식회사 디스플레이 장치 및 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3276406B2 (ja) 1992-07-24 2002-04-22 富士通株式会社 プラズマディスプレイの駆動方法
JP2772753B2 (ja) * 1993-12-10 1998-07-09 富士通株式会社 プラズマディスプレイパネル並びにその駆動方法及び駆動回路
JPH10319893A (ja) 1997-05-23 1998-12-04 Matsushita Electric Ind Co Ltd 容量性負荷表示パネルの駆動回路
JP3233120B2 (ja) 1999-01-14 2001-11-26 日本電気株式会社 交流放電型プラズマディスプレイパネルの駆動方法
TW464838B (en) * 2000-07-07 2001-11-21 Acer Display Tech Inc Driving method to increase raise the display contrast of plasma display panel
KR100390886B1 (ko) 2001-05-21 2003-07-12 주식회사 유피디 교류형 플라즈마 디스플레이 패널의 구동회로

Also Published As

Publication number Publication date
US20060114180A1 (en) 2006-06-01
JP2004522994A (ja) 2004-07-29
US20040212557A1 (en) 2004-10-28
US7079088B2 (en) 2006-07-18
WO2002058041A1 (en) 2002-07-25

Similar Documents

Publication Publication Date Title
JP4149263B2 (ja) プラズマディスプレイパネル及びその駆動方法
JP4109098B2 (ja) プラズマディスプレイパネルの駆動方法
US7006057B2 (en) Apparatus and method for driving scan electrodes of alternating current plasma display panel
KR100404839B1 (ko) 플라즈마 디스플레이 패널의 어드레스 방법 및 장치
KR100433213B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20020062142A (ko) 평면 표시 장치의 구동 회로
KR100571212B1 (ko) 플라즈마 디스플레이 패널 구동 장치 및 방법
KR100667360B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100692040B1 (ko) 플라즈마 표시 패널의 구동 장치 및 방법
JP2006323343A (ja) プラズマディスプレイ装置及びその駆動方法
JP2007011379A (ja) プラズマディスプレイ装置及びその駆動方法
KR100493623B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100432648B1 (ko) 유지 방전 특성을 개선한 플라즈마 디스플레이 패널의구동 장치 및 그 구동 방법
EP1696411A2 (en) Plasma display device
KR100452697B1 (ko) 플라즈마 디스플레이 패널 및 그의 구동방법
KR100389019B1 (ko) 플라즈마 디스플레이 패널의 리셋회로
US7474278B2 (en) Plasma display apparatus and method of driving the same
KR100645789B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
KR100692869B1 (ko) 플라즈마 표시장치
KR100421674B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100426188B1 (ko) 플라즈마 디스플레이 패널의 구동장치
WO2010131466A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5183476B2 (ja) プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置
KR100747353B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
JP2010266652A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070625

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071029

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080610

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees