JP5183476B2 - プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置 - Google Patents

Description

本発明は、プラズマディスプレイパネル（ＰＤＰ）を備える表示装置（プラズマディスプレイ装置：ＰＤＰ装置）の技術に関し、特に、サブフィールド駆動制御におけるリセット動作に関する。

従来のＰＤＰ装置のフィールド及びサブフィールドの駆動制御において、リセット期間の動作として、段階的に複数（ｎ）の段で立ち上げる矩形波を用いたリセット波形を印加する技術がある。このリセット波形の技術において、リセット前のサステイン期間のサステイン数（維持放電回数または単位サステインパルス印加回数）等に依存することなく、常に一定の印加タイミング及び波形形状としていた。

上記複数段で立ち上げる矩形波を用いたリセット波形の技術としては、例えば、特開２０００−１７２２２４号公報（特許文献１）に記載のものがある。
特開２０００−１７２２２４号公報

前記従来のＰＤＰ装置では、段階的な矩形波を用いたリセット波形の印加タイミング及び形状は、リセット前のサステイン数等に依存することなく常に一定としていたことから、リセット前のサステイン数が少なくその維持放電が比較的弱く不安定な場合には、段階的な矩形波によるリセット放電自体も弱く不安定となってしまい、これにより表示安定性に欠けていたという問題がある。

上記を詳しく言えば、まず、サブフィールドにおいて、サステイン期間の複数の維持放電については、アドレス期間の動作の直後の最初のほうの維持放電は不安定であり望ましい状態に満たない。そして、維持放電を繰り返して少し経つと、維持放電が安定し望ましい状態になる。このことから、サステイン期間のサステイン数が比較的多い場合には、前記維持放電が安定な状態でリセット期間の動作に入るので、そのリセット放電は安定的になる。しかし、サステイン期間のサステイン数が比較的少ない場合には、前記維持放電が不安定な状態でリセット期間の動作に入るので、そのリセット放電も不安定となる。これにより、対象セルでリセット放電が発生しない等、表示不具合が発生しやすくなる。

本発明は以上のような問題に鑑みてなされたものであり、その目的は、ＰＤＰ装置のサブフィールド駆動制御における、段階的な矩形波を用いたリセット波形によるリセット動作の性能を向上し、安定的な表示特性を得ることができる技術を提供することにある。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。前記目的を達成するために、本発明は、ＡＣ型のＰＤＰを備えサブフィールド法及びＡＤＳ（アドレス表示分離）方式により映像を表示するＰＤＰ装置の技術であって、以下に示す技術的手段を備えることを特徴とする。ＰＤＰは、例えば、Ｘ電極、Ｙ電極、及びアドレス電極を備える構成である。ＰＤＰの表示領域に対応するフィールドは、複数のサブフィールドで構成され、ＡＤＳ方式として、サブフィールドは、リセット、アドレス、及びサステインの各期間の動作により構成される。リセット期間では、段階的な矩形波を用いたリセット波形を印加する。

本ＰＤＰ駆動方法及び装置では、サブフィールドにおけるリセット期間の動作（リセット放電）を確実に行うために、段階的に複数（ｎ）の段で立ち上げる矩形波を用いるリセット波形において、そのリセット動作の前（直前サブフィールド）のサステイン数（維持放電回数、単位サステインパルス印加回数、印加時間長など）に応じて、ｎ段の矩形波のうちの一部波形（２段目以降）の印加タイミングをずらす。この制御により、矩形波を含むリセット波形の全体の傾き（立ち上がり）の形状を急峻にし、対象セルでのリセット放電を確実、安定的に発生させる。

条件として、直前サブフィールドのサステイン数の多い場合（第１の条件）及び少ない場合（第２の条件）を判定する。例えば、第２の条件として、直前サブフィールドのサステイン数が、絶対的に少ない場合、もしくは相対的に減少した場合（例えば最大値に対して所定程度減少した場合）などを検出する。

特に、第２の条件を満たす場合に、それに従って、ｎ段の矩形波のうち一部、即ち２段目以降（２〜ｎ）のいずれか１つもしくは複数の一部波形における印加タイミングを、第１の条件の場合の波形の印加タイミングに比べて早くする。本制御では、第１及び第２の条件による少なくとも２種類の矩形波の印加タイミング及び形状を有する。

ｎ段の矩形波は、例えば、駆動回路におけるＬＣ共振及び電圧クランプを用いた２段で立ち上げる矩形波や、更に電圧足し合わせクランプを用いた３段の矩形波として構成される。この矩形波を含むリセット波形の出力回路は、例えばＹ電極の駆動回路内に構成される。本出力回路で、２段目以降の電圧クランプのタイミングを変える制御を行う。サブフィールドのＯＮセルを対象としたリセット動作の場合、ｎ段の矩形波の全体の波高値（Ｖｒ）は、サステイン電圧の波高値（Ｖｓ）と同じにする。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。本発明によれば、ＰＤＰ装置のサブフィールド駆動制御における、段階的な矩形波を用いたリセット波形によるリセット動作の性能を向上し、安定的な表示特性を得ることができる。

本発明の一実施の形態におけるＰＤＰ装置の全体の構成を示す図である。 本発明の一実施の形態のＰＤＰ装置における、ＰＤＰの構造例を示す図である。 本発明の一実施の形態のＰＤＰ装置における、ＰＤＰ駆動のフィールドの構成を示す図である。 本発明の一実施の形態のＰＤＰ装置における、サブフィールドの基本の駆動波形の構成例を示す図である。 本発明の実施の形態１のＰＤＰ装置における、直前サブフィールドのサステイン数が多い場合（第１の条件）における駆動波形及び発光を示す図である。 本発明の実施の形態１のＰＤＰ装置における、直前サブフィールドのサステイン数が少ない場合（第２の条件）における駆動波形及び発光を示す図であり、（ａ）は従来同様に駆動波形を変えない場合、（ｂ）は駆動波形を変える場合である。 本発明の実施の形態１のＰＤＰ装置における、Ｙ電極の駆動回路における、矩形波を用いたリセット波形の出力回路の構成例を示す図である。 （ａ）〜（ｄ）は、本発明の実施の形態１のＰＤＰ装置における、リセット波形の出力回路のスイッチ制御によるリセット波形の出力を示す図である。 本発明の実施の形態２のＰＤＰ装置における、直前サブフィールドのサステイン数が多い場合（第１の条件）における駆動波形及び発光を示す図である。 本発明の実施の形態２のＰＤＰ装置における、直前サブフィールドのサステイン数が少ない場合（第２の条件）における駆動波形及び発光を示す図であり、（ａ）は従来同様に駆動波形を変えない場合、（ｂ）は駆動波形を変える場合である。 本発明の実施の形態２のＰＤＰ装置における、Ｙ電極の駆動回路における、矩形波を用いたリセット波形の出力回路の構成例を示す図である。 （ａ）〜（ｄ）は、本発明の実施の形態２のＰＤＰ装置における、リセット波形の出力回路のスイッチ制御によるリセット波形の出力を示す図である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
図１〜図８を参照しながら本発明の実施の形態１のＰＤＰ装置を説明する。実施の形態１では、特徴として、リセット波形として、２段の矩形波を用い、直前サブフィールド（ＳＦと略する）でのサステイン数の多少に応じて、その矩形波の２段目の立ち上がりのタイミングを早めるものである。

＜ＰＤＰ装置＞
まず、図１において、ＰＤＰ装置（ＰＤＰモジュール）１００の全体の構成を説明する。本ＰＤＰ装置１００は、主に、ＰＤＰ（表示パネル）１０と、その駆動及び制御のための回路部とを備える構成である。ＰＤＰモジュールは、図示しないシャーシ部に対して、ＰＤＰ１０が貼り付けられて保持され、回路部がＩＣ等で構成され、ＰＤＰ１０と回路部とが電気的に接続される構成である。更にＰＤＰモジュールが外部筐体に収容されることにより、ＰＤＰ装置（製品セット）が構成される。

ＰＤＰ１０のＸ電極（維持電極）１１，Ｙ電極（走査電極）１２，アドレス電極１５は、それぞれ対応する駆動回路（ドライバ）である、Ｘ駆動回路１０１，Ｙ駆動回路１０２，アドレス駆動回路１０５に対して接続されており、対応する駆動信号の電圧波形によって駆動される。各ドライバ（１０１，１０２，１０５）は、制御回路１１０に接続されており制御信号により制御される。制御回路１１０は、各ドライバを含むＰＤＰ装置１００の全体を制御するものであり、入力される表示データ（映像信号）をもとに、ＰＤＰ１０の駆動のための制御信号や表示データ（ＳＦデータ）等を生成し、各ドライバへ出力する。また、図示しない電源回路が、制御回路１１０等の各回路に対し電源供給する。

＜ＰＤＰ＞
次に、図２において、ＰＤＰ１０の構造の一例｛ＡＣ型、面放電、（Ｘ，Ｙ，Ａ）三電極、Ｘ・Ｙ交互配置、及びストライプ状リブ構成｝を説明する。画素に対応した一部分を示している。ＰＤＰ１０は、主にガラスで構成される、前面基板１側の構造体（前面部２０１）と背面基板２側の構造体（背面部２０２）とが対向して組み合わされ、その周囲部が封止され、その空間に放電ガスが封入されることにより構成される。

前面部２０１において、前面基板１上には、表示の繰り返しの放電（維持放電）等を行うための電極（表示電極）である、複数のＸ電極（維持電極）１１及びＹ電極（走査電極）１２が、所定の間隔で第１方向（横方向）に平行に伸びて、第２方向（縦方向）に交互に繰り返して形成されている。これらの表示電極（１１，１２）群は、第１の誘電体層２１に覆われており、更に第１の誘電体層２１の放電空間に向かう表面は、ＭｇＯ等による保護層２２に覆われている。表示電極（１１，１２）は、例えば、それぞれ、直線状で金属製のバス電極と、バス電極に電気的に接続され隣接電極間で放電ギャップを形成する透明電極とから構成される。

背面部２０１において、背面基板２上には、複数のアドレス電極１５が第２方向に平行に伸びて形成されている。更にアドレス電極１５群は、第２の誘電体層２３に覆われている。アドレス電極１５の両側には、第２方向に伸びる隔壁（縦リブ）２４が形成されており、表示領域の列方向に区分けしている。更に、アドレス電極１５上の第２の誘電体層２３上面及び隔壁２４側面には、紫外線により励起されて赤（Ｒ），緑（Ｇ），青（Ｂ）の可視光を発生する各色の蛍光体２６が、列ごとに区別して塗布されている。

これら前面部２０１と背面部２０２とを、保護層２２と隔壁２４上面部が接するように貼り合わせて、その間の空間にＮｅ−Ｘｅ等の放電ガスを封入することにより、ＰＤＰ１０が構成される。表示電極（１１，１２）は、第２方向で隣接するＸ電極１１とＹ電極１２の対により表示の行（ライン）を形成し、更にアドレス電極１５が交差して隔壁２４で区切られる領域に対応してセルが構成され、それらの各セルの放電ギャップで放電が行われる構成である。Ｒ，Ｇ，Ｂのセルのセットで画素が構成される。ＰＤＰ１０は、駆動方式などに応じて各種構造が存在し、本発明及び実施の形態の特徴は、その各種のＰＤＰ１０に対して適用可能である。

＜フィールド＞
次に、図３において、ＰＤＰ１０の駆動制御の方式として、ＰＤＰ１０の表示領域（画面）に対応する映像の表示単位となるフィールド（フレームともいう）における構成を説明する。本駆動方式は、一般的な「アドレス・表示分離方式」（ＡＤＳ）の一例である。１つのフィールド（フィールド期間）３００は、一例として１／６０秒で表示される。フィールド３００は、階調表現のために時間的に分割される複数（ｎ）のＳＦ（サブフレームともいう）３０により構成される。各ＳＦ３０は、リセット期間（ＴＲ）３１と、次のアドレス期間（ＴＡ）３２と、次のサステイン期間（ＴＳ）３３とからなる。フィールド３００の各ＳＦ３０は、サステイン期間３３の長さ、換言すれば維持放電回数（サステイン数）による、重み付けが与えられており、フィールド３００の各ＳＦ３０の点灯のオン／オフの組み合わせによって、階調が表現される。

駆動の概要として、リセット期間３１では、ＳＦ３０のセル群に対して、前のＳＦ３０のサステイン期間３３で形成された電荷の消去や次のアドレス期間３２の動作の準備のための電荷書き込み（蓄積）及び調整の動作（リセット動作）を行う。アドレス期間３２では、ＳＦ３０のセル群における点灯（オン）／非点灯（オフ）のセルを選択する動作（アドレス動作）を行う。サステイン期間３３では、直前のアドレス期間３２で選択されたセル（点灯対象セル）で表示のための繰り返しの放電（維持放電）を発生させる動作（サステイン動作）を行う。

リセット期間３１では、例えば、表示電極（１１，１２）へのリセット波形の印加によりセルの電荷を調整する。更に、リセット期間３１は、例えば、第１の期間３１１と第２の期間３１２とから構成され、リセット波形として、第１の期間３１１に電荷書き込みパルスを、第２の期間３１２に電荷調整パルスを印加する。これにより、セルで微小な放電（リセット放電）が発生し、次のアドレス期間３２でのアドレス放電の発生を確実にする。

次のアドレス期間３２では、ＳＦ３０のセル群における点灯対象セルを選択する放電（アドレス放電）を行う。アドレス期間３２において、ＳＦデータに応じて、任意行のＹ電極１２に走査パルスを印加し、かつ、それに合わせたタイミングで、選択されるアドレス電極１５にアドレスパルスを印加することにより、点灯対象セルでアドレス放電を発生させて壁電荷を形成する。ＳＦ３０における走査動作としては、例えばまず上から１番目の行のＹ電極１２のアドレス動作を行い、次に、２番目、３番目の行といったように順次に走査して、最終番目までのアドレス動作を行う。

次のサステイン期間３３では、すべてのセルの表示電極（１１，１２）の間（Ｘ−Ｙ）に、極性を交互に反転させるサステインパルスを、当該ＳＦの重み付けに応じた回数（時間）繰り返して印加することにより、直前のアドレス期間３２で選択されたセルにおいて維持放電が発生して当該セルで発光（点灯）する。

なお、本例では、アドレスの方式として、点灯対象セル内に電荷を形成する方式（書き込みアドレス方式）を用いる。波形の詳細などについては駆動方式に応じて各種の適用が可能である。

＜基本波形＞
次に、図４において、ＰＤＰ１０の駆動制御における基本的な駆動波形の例を説明する。ＰＡ，ＰＸ，ＰＹは、フィールドのうちの連続する或る２つのＳＦ３０−１，３０−２における、アドレス電極１５、Ｘ電極１１、及びＹ電極１２に対して印加するそれぞれの波形の概略を示している。特に、矩形波を含むリセット波形を用いるＳＦ３０−２と、その１つ前のＳＦ３０−１とを示している。

ＳＦ３０−１では、リセット期間３１で、ＰＸ，ＰＹで、Ｘ電極１１，Ｙ電極１２に対する傾斜波を用いたリセット波形（５１，６１）を印加する場合を示している。このリセット波形（５１，６１）は、全セルを対象としてリセット放電を発生させるものである。次のアドレス期間３２では、ＰＡでアドレスパルス４１、ＰＸで電圧５２、ＰＹで走査パルス６２を印加することにより、選択セルでアドレス放電を発生させる。次のサステイン期間３３では、ＰＸ，ＰＹで、Ｘ電極１１，Ｙ電極１２に対するサステインパルス（５３，６３）を、所定のサステイン数で印加することにより、維持放電を発生させる。

次のＳＦ３０−２では、リセット期間３１で、ＰＸ，ＰＹで、Ｙ電極１２に対する段階的な矩形波７０１を用いたリセット波形を印加する場合を示している。このリセット波形は、詳しくは例えば、第１の期間３１１でのＹ電極１２に対する正極性の２段の矩形波７０１、Ｘ電極１１に対するＧＮＤ（グランド）電圧、続く第２の期間３１２でのＹ電極１２に対する負の鈍り波形もしくはランプ波形、Ｘ電極１１に対する所定の正極性の電圧を印加する構成である。このリセット波形は、特定のセルを対象としたリセット放電を発生させるものである。特定のセルとは、直前のＳＦ３０−１のサステイン期間３３で維持放電の発生により点灯させたセル（ＯＮセル）である。なお、このリセット波形は、ＳＦの全セルに同じに印加されるが、セルの電荷の状態に応じてＯＮセルのみでリセット放電を発生させるものである。このように、各実施の形態では、前提技術となるリセット動作の方式として、全セル対象ではなく、ＯＮセルのみ対象としてリセット放電を発生させる、段階的な矩形波を用いたリセット波形を印加する。これにより、不要な放電（ＯＦＦセルでのリセット放電）が減少するので、ＳＦ３０−１でのリセット動作のような全セル対象のリセット方式よりも、画面のコントラストを向上できる。

また、駆動方式としては、例えば、フィールドの最初のＳＦ３０で前記傾斜波を用いたリセット波形を使用し、その他のＳＦ３０で矩形波７０１によるリセット波形を使用するといったように、ＳＦデータ等に応じてリセット波形を使い分けることもできる。

従来のリセット期間３１における段階的な矩形波を用いるリセット波形では、直前ＳＦのサステイン数に依らずに常に立ち上がりの形状及びタイミングが一定である。例えば、特に第１の期間３１１での電荷蓄積のための波形として、ＬＣ共振及び電圧クランプを用いて２段階で立ち上げる矩形波７０１によるリセット波形において、その２段階目の立ち上がりのタイミング（クランプタイミング）が、常に同じに構成されている。

＜リセット波形（１−１）＞
次に、図５，図６において、実施の形態１におけるリセット動作及び制御を説明する。図５では、直前ＳＦ３０−１のサステイン数が多い場合（第１の条件）におけるＳＦ３０−２での第１のリセット波形を示し、図６では、直前ＳＦ３０−１のサステイン数が少ない場合（第２の条件）におけるＳＦ３０−２での、（ａ）従来同様に変化させない第１のリセット波形と、（ｂ）変化させた第２のリセット波形とを示している。本実施の形態では、直前ＳＦ３０−１のサステイン期間３３のサステイン数が多い場合（図５）と少ない場合（図６（ｂ））との少なくとも２種類の条件及びそれに対応するリセット波形を有する。

図５において、ＰＡ，ＰＸ，ＰＹで、直前ＳＦ３０−１のサステイン期間３３の各波形と、次のＳＦ３０−２のリセット期間３１の各波形を示しており、また、Ｅは、対応する各種の放電（維持放電及びリセット放電）の発光の様子を示している。直前ＳＦ３０−１のサステイン期間３３では、Ｘ電極１１及びＹ電極１２に対するサステインパルス（５３，６３）の印加により、維持放電が繰り返し発生する。サステイン期間３３の最初の方、特に１，２回目では、アドレス動作直後であることによる、不安定な維持放電９０１が発生し、その発光量は少ない。その後、維持放電の繰り返しを経ることにより、安定した維持放電９０２が発生し、その発光量も望ましい量になる。

実施の形態１では、リセット期間３１において、２段階の立ち上がりの矩形波７０１を含んだリセット波形を用いる。ＰＹで、リセット期間３１の第１の期間３１１に、矩形波７０１をＹ電極１２に印加し、続いて第２の期間３１２に、負の鈍り波形７０２を印加する。鈍り波形７０２は、所定の波高値（矩形波７０１の全体の波高値（Ｖｒ＝Ｖｓ））から所定の負極性の電位（−Ｖｙ）まで連続的に下げる波形である。ＰＹに対応してＰＸで、Ｘ電極１１に対して、第１の期間３１１にＧＮＤ電圧を印加し、第２の期間３１２に正の電圧（Ｖｘ）７０３を印加する。

本ＯＮセル対象のリセット方式において、矩形波７０１は、その全体の波高値（Ｖｒ）、換言すれば２段目の立ち上がり後の電位が、直前のサステインパルス（５３，６３）の波高値（Ｖｓ）と同じになるように設計される。これにより、第１の期間３１１の波形による電荷蓄積と、第２の期間３１２の波形による電荷調整との作用により、ＳＦ３０−２のＯＮセル（直前ＳＦ３０−１で点灯したセル）におけるＸ電極１１とＹ電極１２の間（Ｘ−Ｙ）で、安定したリセット放電９０３が発生する。従来の全セル対象のリセット方式では、図４のＳＦ３０−１のリセット波形（５１，６１）に示すように、その波高値は、サステインパルスの波高値（Ｖｓ）よりも大きくなるように設計されている。

＜リセット波形（１−２）＞
図６において、（ａ）は、従来同様に直前ＳＦ３０−１のサステイン数の多少に依らずにリセット波形を一定（第１のリセット波形）として変えない場合、特に矩形波７０１の２段目の立ち上がりのタイミングを変えない場合である。この２段の矩形波７０１は、図５の場合と同じものである。（ｂ）は、実施の形態１の特徴として、直前ＳＦ３０−１のサステイン数が多い場合（第１の条件）と少ない場合（第２の条件）に応じて、ＳＦ３０−２のリセット波形を、変える第２のリセット波形の場合である。

図６（ａ）において、直前ＳＦ３０−１のサステイン期間３３のサステイン数が例えば１回といったように少ない場合（第２の条件）であり、アドレス動作直後のため不安定な維持放電９１１が発生しており、そのまま次のＳＦ３０−２のリセット期間３１に入る。

ＳＦ３０−２のリセット期間３１の第１の期間３１１における２段の矩形波７０１において、１段目の波形７１１は、タイミングｔ１で、ＬＣ共振により立ち上がる波形である。２段目の波形７１２は、１段目の波形７１１に続き、タイミングｔ３で、電圧クランプにより所定の電圧（Ｖｒ＝Ｖｓ）へと立ち上がる波形である。２段の矩形波７０１における１段目の立ち上がりの時間（Ｔ１）は、例えば２μｓ（マイクロ秒）以内に設計される。このように、不安定な維持放電９１１が発生した状態でリセット期間３１に入るので、リセット放電９１２も不安定となり、表示不具合を発生しやすくなる。

図６（ｂ）において、直前ＳＦ３０−１のサステイン数が少ない場合（第２の条件）に、リセット波形における矩形波７０１の２段目の立ち上がりのタイミングを早める場合である。実施の形態１では、制御回路１１０において、ＳＦデータ等から、直前ＳＦ３０−１のサステイン数を判定して、サステイン数が少ないこと（第２の条件）を検出し、矩形波７０１の２段目の立ち上がりクランプタイミングを制御する。

サステイン数の判定及び条件の検出においては、第１の条件として、直前ＳＦ３０−１のサステイン数が絶対的に多い場合、もしくはＳＦ３０間で相対的に増加する場合などを判定及び検出し、また逆に、第２の条件として、直前ＳＦ３０−１のサステイン数が絶対的に少ない場合、もしくはＳＦ３０間で相対的に減少した場合などを判定及び検出する。

第２の条件を満たす場合には、該当ＳＦ３０−２のリセット期間３１の矩形波７０１の２段目の波形７１２の立ち上がりのタイミングを、第１の条件の場合と比べて、ｔ３からｔ２へと所定時間（Ｔ２）分早める。矩形波７０１の１段目の波形７１１の立ち上がりの印加タイミングｔ１は変わらない。矩形波７０１の１段目の印加から２段目の印加までの時間は、Ｔ１（ｔ３−ｔ１）からＴ３（ｔ２−ｔ１）になる。

ＳＦ３０−２のリセット期間３１の第１の期間３１１における２段の矩形波７０１において、１段目の波形７２１は、タイミングｔ１で、ＬＣ共振により立ち上がる波形である。２段目の波形７２２は、タイミングｔ２で、電圧クランプにより所定の電圧（Ｖｒ＝Ｖｓ）へと立ち上がる波形である。２段の矩形波７０１における１段目の立ち上がりの時間（Ｔ３）は、例えば２μｓ以内に設計される。

このように、不安定な維持放電９１１が発生した状態でリセット期間３１に入っても、第２の条件を満たすＳＦ３０−２のリセット期間３１の動作の際に、矩形波７０１の２段目の印加タイミングを早めることによって、矩形波７０１の全体の形状における立ち上がりを急峻にしている。これにより、安定的なリセット放電９２２を発生させることができる。

＜変形例（１）＞
また、上記制御では、第１と第２の条件及びリセット波形による２種類の切り替えのみを示しているが、これに限らず、複数の条件及びリセット波形による切り替えを行ってもよい。また、制御例として、サステイン数の多少に応じて線形的（例えば１次関数で決定）に矩形波７０１の２段目の印加タイミングを前後（ずらしの時間を増減）させるようにしてもよい。また、例えばサステイン数に関しての所定の範囲やグループや基準レベルなどを設けて、それに応じて段階的に矩形波７０１の２段目の印加タイミングを前後させるようにしてもよい。

＜回路（１）＞
次に、図７において、前記図５，図６に対応するリセット波形出力回路の構成例を説明する。本出力回路４０１は、Ｙ駆動回路１０２内にリセット波形出力回路を構成した場合である。本出力回路４０１は、維持駆動回路（サステインパルス出力回路）及び走査駆動回路（走査パルス出力回路）と電力回収回路とを含んだ構成であり、ＰＤＰ１０のＹ電極１２及びセルに対して、前記図５，図６の矩形波７０１を用いた第１及び第２のリセット波形（矩形波リセット波形）、走査パルス６２、及びサステインパルス６３等を出力することができる。

Ｃｃは、ＰＤＰ１０のセルに対応しているパネル容量である。Ｃｐは、電力回収回路における電圧回収用コンデンサ（電源）である。ＳＷ１〜ＳＷ８は、それぞれオン（Ｈ）／オフ（Ｌ）制御可能なスイッチ素子である。Ｌ１，Ｌ２はコイルであり、Ｖｓ，Ｖｙは所定電圧を供給する電源である。

＜スイッチ制御（１）＞
図８において、図７の出力回路４０１に対応する出力波形及びスイッチ（ＳＷ１〜ＳＷ８）の切り替え制御を示している。（ａ）は、図５や図６（ａ）に対応する第１の条件の際の第１のリセット波形、（ｂ）は、図６（ｂ）に対応する第２の条件の際の第２のリセット波形である。（ｃ）は、（ａ）第１のリセット波形を出力する場合のスイッチ制御、（ｄ）は、（ｂ）第２のリセット波形を出力する場合のスイッチ制御である。

図８（ａ）の第１のリセット波形を出力する際は以下である。まず、第１の期間３１１で矩形波７０１を出力する際に、図８（ｃ）のように、タイミングｔ１でＳＷ１のオンにより、Ｌ１とＣｃとでＬＣ共振を発生させることにより、矩形波７０１における１段目の波形７１１を立ち上げ、次に、タイミングｔ３で、ＳＷ２のオン及びＳＷ１のオフにより、２段目の波形７１２をＶｒ＝Ｖｓまで電圧クランプにより立ち上げる。また、第２の期間３１２で鈍り波形７０２を出力する際に、タイミングｔ４でＳＷ８のオン並びにＳＷ２のオフ及びＳＷ５のオフにより、電圧値をＶｓから−Ｖｙまでなだらかに（徐々に）降下させる。なお、リセット期間３１の間、最初ＳＷ５がオンでその他オフであり、ＳＷ３，ＳＷ４，ＳＷ６，ＳＷ７はオフを維持する。

図８（ｂ）の第２のリセット波形を出力する際は以下である。まず、第１の期間３１１で矩形波７０１を出力する際に、図８（ｄ）のように、タイミングｔ１でＳＷ１のオンにより、Ｌ１とＣｃとでＬＣ共振を発生させることにより、矩形波７０１における１段目の波形７２１を立ち上げ、次に、タイミングｔ３よりも時間Ｔ２分早めたタイミングｔ２で、ＳＷ２のオンにより、２段目の波形７２２をＶｒ＝Ｖｓまで電圧クランプにより立ち上げる。以降は第１のリセット波形の場合と同様である。

なお、本制御では、一例として、ＳＷ１はタイミングｔ２またはｔ３でのＳＷ２のオンと同時にオフしているが、ＳＷ２のオンの少し後にオフすることでオン状態が重なるようにしてもよい。

以上のように、実施の形態１によれば、２段の矩形波７０１を用いたリセット波形の制御によってＯＮセルでリセット放電を確実に発生させて安定的なリセット動作を確保できる。従って、表示の安定性を向上できる。また、従来の駆動回路を利用してリセット波形出力回路を構成可能であるため、独立した余分なリセット波形出力回路の追加構成などが必要無く、コストを抑えて上記効果が実現できる。

（実施の形態２）
次に、図９〜図１２等を参照しながら本発明の実施の形態２のＰＤＰ装置を説明する。実施の形態２では、基本構成などは実施の形態１と同様であり、特徴として、リセット波形として、３段の矩形波を用い、直前ＳＦでのサステイン数の多少に応じて、その矩形波の３段目の立ち上がりのタイミングを早めるものである。

＜リセット波形（２−１）＞
次に、図９，図１０において、実施の形態２におけるリセット動作及び制御を説明する。図９では、直前ＳＦ３０−１のサステイン数が多い場合（第１の条件）におけるＳＦ３０−２での第１のリセット波形を示し、図６では、直前ＳＦ３０−２のサステイン数が少ない場合（第２の条件）におけるＳＦ３０−２での、（ａ）従来同様に変化させない第１のリセット波形と、（ｂ）変化させた第２のリセット波形とを示している。

図９において、実施の形態２では、リセット期間３１において、３段階の立ち上がりの矩形波７０４を含んだリセット波形を用いる。ＰＹで、第１の期間３１１に、矩形波７０４をＹ電極１２に印加し、続いて第２の期間３１２に、負の鈍り波形７０５を印加する。３段の矩形波７０４において、１段目は、実施の形態１と同様にＬＣ共振による立ち上げの波形である。２段目は、電圧クランプによる所定電圧（Ｖｒ１＝Ｖｓ）への立ち上げの波形である。３段目は、更に所定電圧足し合わせ（＋Ｖｗ）による、所定電圧（Ｖｒ２＝Ｖｓ＋Ｖｗ）への立ち上げの波形である。鈍り波形７０５は、所定の波高値（矩形波７０４の全体の波高値（Ｖｒ２＝Ｖｓ＋Ｖｗ））から所定の負極性の電位（−Ｖｙ）まで連続的に下げる波形である。ＰＹに対応してＰＸで、Ｘ電極１１に対して、第１の期間３１１にＧＮＤ電圧を印加し、第２の期間３１２に正の電圧（Ｖｘ）７０３を印加する。第１の期間３１１の波形による電荷蓄積と、第２の期間３１２の波形による電荷調整との作用により、ＳＦ３０−２のＯＮセルで、安定したリセット放電９０３が発生する。

＜リセット波形（２−２）＞
図１０において、（ａ）は、従来同様に直前ＳＦ３０−１のサステイン数の多少に依らずにリセット波形を一定（第１のリセット波形）として変えない場合、特に矩形波７０４の３段目の立ち上がりのタイミングを変えない場合である。この３段の矩形波７０４は、図９の場合と同じものである。（ｂ）は、実施の形態２の特徴として、直前ＳＦ３０−１のサステイン数が多い場合（第１の条件）と少ない場合（第２の条件）に応じて、ＳＦ３０−２のリセット波形を、変える第２のリセット波形の場合である。

図１０（ａ）において、直前ＳＦ３０−１のサステイン期間３３のサステイン数が例えば１回といったように少ない場合（第２の条件）であり、アドレス動作直後のため不安定な維持放電９３１が発生しており、そのまま次のＳＦ３０−２のリセット期間３１に入る。

ＳＦ３０−２のリセット期間３１の第１の期間３１１における３段の矩形波７０４において、１段目の波形７３１は、タイミングｔ５で、ＬＣ共振により立ち上がる波形である。２段目の波形７３２は、１段目の波形７３１に続き、タイミングｔ６で、電圧クランプにより所定の電圧（Ｖｒ１＝Ｖｓ）へと立ち上がる波形である。３段目の波形７３３は、２段目の波形７３２に続き、タイミングｔ８で、電圧クランプにより所定の電圧（Ｖｒ１＝Ｖｓ）から電圧足し合わせによる所定の電圧（Ｖｒ２＝Ｖｓ＋Ｖｗ）へと立ち上がる波形である。不安定な維持放電９３１が発生した状態でリセット期間３１に入るので、リセット放電９３２も不安定となり、表示不具合を発生しやすくなる。

図１０（ｂ）において、直前ＳＦ３０−１のサステイン数が少ない場合（第２の条件）に、リセット波形における矩形波７０４の３段目の立ち上がりのタイミングを早める場合である。実施の形態２では、実施の形態１と同様に、直前ＳＦ３０−１のサステイン数を判定して、サステイン数が少ないこと（第２の条件）を検出し、矩形波７０４の３段目の立ち上がりクランプタイミングを制御する。

第２の条件を満たす場合には、該当ＳＦ３０−２のリセット期間３１の矩形波７０４の３段目の波形７３３の立ち上がりのタイミングを、第１の条件の場合と比べて、ｔ８からｔ７へと所定時間（Ｔ６）分早める。矩形波７０４の１段目の波形７４１の立ち上がりの印加タイミングｔ５及び２段目の波形７４２の立ち上がりの印加タイミングｔ６は変わらない。矩形波７０４の２段目の印加から３段目の印加までの時間は、Ｔ６（ｔ８−ｔ６）からＴ８（ｔ７−ｔ６）になる。３段の矩形波７０４における３段目までの立ち上がりにかかる時間（Ｔ４）は、例えば２μｓ以内に設計される。

このように、不安定な維持放電９１１が発生した状態でリセット期間３１に入っても、第２の条件を満たすＳＦ３０−２のリセット期間３１の動作の際に、矩形波７０４の３段目の印加タイミングを早めることによって、矩形波７０４の全体の形状における立ち上がりを急峻にしている。これにより、安定的なリセット放電９４２を発生させることができる。

＜変形例（２）＞
また、上記制御では、３段の矩形波７０４において、３段目のみの制御を示しているが、２段目のみ、もしくは２段目と３段目の両方の立ち上がりのタイミングを早めるようにしてもよい。また、３段の矩形波７０４において、２段目と３段目とを一度に所定電圧（Ｖｒ２）まで立ち上げて、即ち３段から２段の矩形波の形状に変えるようにしてもよい。これらによっても、矩形波７０４の全体の立ち上がりを急峻にして同様の効果を得ることができる。

＜回路（２）＞
次に、図１１において、前記図９，図１０に対応するリセット波形出力回路の構成例を説明する。本出力回路４０２は、Ｙ駆動回路１０２内にリセット波形出力回路を構成した場合である。本出力回路４０２は、実施の形態１の出力回路４０１と同様の駆動回路を含んだ構成であり、ＰＤＰ１０のＹ電極１２及びセルに対して、前記図９，図１０の矩形波７０４を用いた第１及び第２のリセット波形（矩形波リセット波形）等を出力することができる。ＳＷ１〜ＳＷ１０は、それぞれオン（Ｈ）／オフ（Ｌ）制御可能なスイッチ素子である。Ｖｗは電圧足し合わせのための所定電圧を供給する電源である。

＜スイッチ制御（２）＞
図１２において、図１０の出力回路４０２に対応する出力波形及びスイッチ（ＳＷ１〜ＳＷ１０）の切り替え制御を示している。（ａ）は、図９や図１０（ａ）に対応する第１の条件の際の第１のリセット波形、（ｂ）は、図１０（ｂ）に対応する第２の条件の際の第２のリセット波形である。（ｃ）は、（ａ）第１のリセット波形を出力する場合のスイッチ制御、（ｄ）は、（ｂ）第２のリセット波形を出力する場合のスイッチ制御である。

図１２（ａ）の第１のリセット波形を出力する際は以下である。まず、第１の期間３１１で矩形波７０４を出力する際に、図１２（ｃ）のように、タイミングｔ５でＳＷ１のオンにより、Ｌ１とＣｃとでＬＣ共振を発生させることにより、矩形波７０４における１段目の波形７３１を立ち上げ、次に、タイミングｔ６で、ＳＷ２のオン及びＳＷ１のオフにより、２段目の波形７３２をＶｒ１＝Ｖｓまで電圧クランプにより立ち上げる。次に、タイミングｔ８でＳＷ９のオン及びＳＷの１０のオフにより、３段目の波形７３３をＶｒ２＝Ｖｓ＋Ｖｗまで電圧クランプにより立ち上げる。ＳＷ９のオン／オフにより、ＶｓとＶｓ＋Ｖｗとの切り替えが可能である。また、第２の期間３１２で鈍り波形７０５を出力する際に、タイミングｔ９でＳＷ８のオン及びＳＷ９のオフ等により、電圧値をＶｓ＋Ｖｗから−Ｖｙまでなだらかに降下させる。

図１２（ｂ）の第２のリセット波形を出力する際は以下である。まず、第１の期間３１１で矩形波７０４を出力する際に、図１２（ｄ）のように、タイミングｔ５でＳＷ１のオンにより、Ｌ１とＣｃとでＬＣ共振を発生させることにより、矩形波７０４における１段目の波形７４１を立ち上げ、次に、タイミングｔ６で、ＳＷ２のオン及びＳＷ１のオフにより、２段目の波形７４２をＶｒ１＝Ｖｓまで電圧クランプにより立ち上げる。次に、タイミングｔ８よりも時間Ｔ７分早めたタイミングｔ７で、ＳＷ９のオン及びＳＷ１０のオフにより、３段目の波形７４３をＶｒ２＝Ｖｓ＋Ｖｗまで電圧クランプにより立ち上げる。以降は第１のリセット波形の場合と同様である。

上記制御において、ＳＷ２のオンの後にＳＷ９をオンするが、ＳＷ２のオンをＳＷ９のオンよりも後にすると、矩形波７０４の２段目及び３段目を一度に立ち上げて２段の形状にすることができる。

以上のように、実施の形態２によれば、３段の矩形波７０４を用いたリセット波形の制御によって、実施の形態１と同様に、安定的なリセット動作を確保でき、表示の安定性を向上できる等の効果を得る。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

本発明は、サブフィールド及びリセットの駆動制御を行うプラズマディスプレイ装置に利用可能である。

Claims (10)

1. 第１の方向に互いに並行に伸びる第１、及び第２の電極と、前記第１の方向に交差する第２の方向に伸びる第３の電極とを有するプラズマディスプレイパネルの表示領域に対応するフィールド及び前記フィールドを階調表現のために複数に分割したサブフィールドの駆動制御において、前記サブフィールドにおけるリセット、アドレス、及びサステインの各期間の動作を行うプラズマディスプレイパネル駆動方法であって、
   前記複数のサブフィールド中で少なくとも１つのサブフィールドのリセット動作において、
   前記リセット動作では、前記第２の電極に対して、段階的に複数の段で立ち上げる段階波を含むリセット波形を印加することにより、直前のサブフィールドでサステイン放電が生じたセルのリセットを行い、
   前記直前のサブフィールドでの前記サステイン動作におけるサステイン数に応じて、前記段階波の印加開始から前記段階波における最大電圧に矩形波状に立ち上がるまでの時間であるクランプ時間を変更するように制御するものであって、
   前記サステイン数がＮ１の場合よりも、前記サステイン数がＮ１よりも少ないＮ２の場合の前記クランプ時間を短くすることを特徴とするプラズマディスプレイパネル駆動方法。
2. 第１の方向に互いに並行に伸びるＸ電極、Ｙ電極、及び前記第１の方向に交差する第２の方向に伸びるアドレス電極を備えるプラズマディスプレイパネルの表示領域に対応するフィールドを階調表現のために複数に分割したサブフィールドの駆動制御において、前記サブフィールドにおけるリセット、アドレス、及びサステインの各期間の動作を行う、前記プラズマディスプレイパネルを動画像表示駆動するプラズマディスプレイパネル駆動方法であって、
   前記複数のサブフィールド中で少なくとも１つのサブフィールドのリセット動作において、
   前記リセット動作では、少なくとも前記Ｙ電極に対して、段階的に複数の段で立ち上げる段階波を含むリセット波形を印加することにより、直前のサブフィールドでサステイン放電が生じたセルのリセットを行い、前記アドレス動作では、前記Ｙ電極に走査パルスを印加し、かつ前記アドレス電極にアドレスパルスを印加し、前記サステイン動作では、前記Ｘ及びＹ電極に当該サブフィールドごとのサステイン数でサステインパルスを印加するものであり、
   前記リセット動作の直前サブフィールドの前記サステイン動作におけるサステイン数に応じて、前記段階波の印加開始から前記段階波における最大電圧に矩形波状に立ち上がるまでの時間であるクランプ時間を変更するように制御するものであって、
   前記サステイン数がＮ１の場合よりも、前記サステイン数がＮ１よりも少ないＮ２の場合の前記クランプ時間を短くすることを特徴とするプラズマディスプレイパネル駆動方法。
3. 請求項２記載のプラズマディスプレイパネル駆動方法において、
   前記サステイン数に応じて、前記クランプ時間を線形的に変更するように制御することを特徴とするプラズマディスプレイパネル駆動方法。
4. 請求項２記載のプラズマディスプレイパネル駆動方法において、
   前記段階波は、全体で２段の立ち上がりの波形であり、１段目がＬＣ共振による波形であり、２段目が前記サステインパルスの波高値の電圧への電圧クランプによる波形であることを特徴とするプラズマディスプレイパネル駆動方法。
5. 請求項２記載のプラズマディスプレイパネル駆動方法において、
   前記段階波は、全体で３段の立ち上がりの波形であり、１段目がＬＣ共振による波形であり、２段目が第１の電圧への電圧クランプによる波形であり、３段目が第２の電圧の足し合わせの電圧クランプによる波形であることを特徴とするプラズマディスプレイパネル駆動方法。
6. 請求項２記載のプラズマディスプレイパネル駆動方法において、
   前記リセット波形における前記段階波に続く立ち下がりの波形として、前記段階波の最大の電圧値以下の任意の正の電圧値から所定の負の電圧値まで連続的に電圧値が下がる鈍り波形もしくはランプ波形を印加することを特徴とするプラズマディスプレイパネル駆動方法。
7. 請求項２記載のプラズマディスプレイパネル駆動方法において、
   前記クランプ時間は２マイクロ秒以内であることを特徴とするプラズマディスプレイパネル駆動方法。
8. 第１の方向に互いに並行に伸びるＸ電極、Ｙ電極、及び前記第１の方向に交差する第２の方向に伸びるアドレス電極を備えるプラズマディスプレイパネルと、前記プラズマディスプレイパネルの表示領域に対応するフィールドを階調表現のために複数に分割したサブフィールドの駆動制御において、前記サブフィールドにおけるリセット、アドレス、及びサステインの各期間の動作を行う回路部とを備えるプラズマディスプレイ装置であって、
   前記複数のサブフィールド中で少なくとも１つのサブフィールドのリセット動作において、
   前記リセット動作では、少なくとも前記Ｙ電極に対して、段階的に複数の段で立ち上げる段階波を含むリセット波形を印加することにより、直前のサブフィールドでサステイン放電が生じたセルのリセットを行い、前記アドレス動作では、前記Ｙ電極に走査パルスを印加し、かつ前記アドレス電極にアドレスパルスを印加し、前記サステイン動作では、前記Ｘ及びＹ電極に当該サブフィールドごとのサステイン数でサステインパルスを印加するものであり、
   前記リセット動作の直前サブフィールドの前記サステイン動作におけるサステイン数に応じて、前記段階波の印加開始から前記段階波における最大電圧に矩形波状に立ち上がるまでの時間であるクランプ時間を変更するように制御するものであって、
   前記サステイン数がＮ１の場合よりも、前記サステイン数がＮ１よりも少ないＮ２の場合の前記クランプ時間を短くすることを特徴とするプラズマディスプレイ装置。
9. 請求項８記載のプラズマディスプレイ装置において、
   前記サステイン数に応じて、前記クランプ時間を線形的に変更するように制御することを特徴とするプラズマディスプレイ装置。
10. 請求項８記載のプラズマディスプレイ装置において、
    前記段階波は、全体で２段の立ち上がりの波形であり、１段目がＬＣ共振による波形であり、２段目が前記サステインパルスの波高値の電圧への電圧クランプによる波形であることを特徴とするプラズマディスプレイ装置。