JP2003122294A - プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 - Google Patents

Abstract

(57)【要約】 【課題】 隣接セル間の書き込み放電における誤放電を
なくして、良好な表示を得る。 【解決手段】 少なくとも１つのサブフィールドにおけ
る維持期間の維持動作と、少なくとも１つのサブフィー
ルドに続くサブフィールドの初期化期間の初期化動作と
を同時に行わせ、前記維持期間における走査電極と維持
電極間のそれぞれの印加電圧を、維持期間の最後尾のみ
維持動作に必要な維持電圧よりも低い電圧Ｖとし、かつ
走査電極と維持電極に印加する電圧の印加タイミングの
差を利用して、両電極間に維持放電よりも弱い放電を起
こさせた後に、続く初期化動作に移行させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プラズマディスプ
レイ装置およびその駆動方法に関するものである。とり
わけ、画素密度を高めた場合に有用な駆動技術に関す
る。

【０００２】

【従来の技術】従来のプラズマディスプレイパネル（以
下、パネルという）の一部斜視図を図１０に示す。図１
０に示すように、第１のガラス基板１上には誘電体層２
および保護膜３で覆われた走査電極４と維持電極５とを
対を成して互いに平行に付設されている。第２のガラス
基板６上には絶縁体層７で覆われたデータ電極８が付設
され、データ電極８の間の絶縁体層７上にデータ電極８
と平行して隔壁９が設けられている。また、絶縁体層７
の表面からと隔壁９の側面にかけて蛍光体１０が設けら
れ、走査電極４および維持電極５とデータ電極８とが直
交するように第１のガラス基板１と第２のガラス基板６
とを放電空間１１を挟んで対向して配置されている。

【０００３】放電空間１１には、放電ガスとして、ヘリ
ウム、ネオン、アルゴン、キセノンの内少なくとも１種
類の希ガスが封入されており、隣接する二つの隔壁９に
挟まれ、データ電極８と対向する対をなす走査電極４と
維持電極５との交差部の放電空間には放電セル１２が構
成されている。

【０００４】次に、このパネルの電極配列および駆動回
路構成を図１１に示す。図に示すように、このパネルの
電極配列はｍ×ｎのマトリックス構成であり、列方向に
はｍ列のデータ電極Ｄ1〜Ｄｍが配列されており、行方
向にはｎ行の走査電極ＳＣＮ1〜ＳＣＮnおよび維持電極
ＳＵＳ1〜ＳＵＳnが配列されている。これらの電極を駆
動する回路として、データ電極に対してはデータ書き込
み駆動回路１５が各データ電極Ｄ1〜Ｄｍを個別に駆動
できるようにｍ個の出力端子で接続され、走査電極ＳＣ
Ｎ1〜ＳＣＮnに対しても走査駆動回路１７が各走査電極
を個別に駆動できるようにｎ個の出力端子で接続されて
いる。

【０００５】走査駆動回路には、さらに初期化回路、維
持駆動回路１６が接続されており、時間的に各回路が切
り替えられながら電圧波形を出力して駆動する。また、
維持電極ＳＵＳ1〜ＳＵＳnに対してはＳＵＳ維持駆動回
路１９が共通に接続されており、必要な電圧波形が出力
される。

【０００６】このパネルを駆動するための従来の駆動方
法の動作駆動タイミング図を図１２に示す。この駆動方
法は、本出願人による先願である特開２０００−２４２
２２４号公報に開示されたものであり、パネルの非発光
時の黒輝度を低減し、画像のコントラスト比を著しく高
められるものである。図１２では、この特開２０００−
２４２２２４号公報に記載されている内容を、記号を一
部置き換えて記しているが、説明上は何ら差し支えな
い。

【０００７】図１２に示すように、１フィールド期間
は、初期化期間、書き込み期間、維持期間を有する第１
ないし第８のサブフィールド期間（以下、サブフィール
ドと記す）で構成されており、これによって２５６階調
の表示を行うものである。これら８個のサブフィールド
のうち、第１のサブフィールドを除く７個のサブフィー
ルドおいて、初期化期間の初期化動作を、前のサブフィ
ールドの維持期間の消去動作と同時に行うようにしてい
る。すなわち、第１のサブフィールドにおいては、初期
化期間が独立して設けられており、さらに書き込み期
間、維持期間が設けられている。

【０００８】ここで、維持パルスの最後の維持パルスの
パルス幅を放電が壁電荷を形成して安定に終了する時間
よりも短くし、走査電極電圧、維持電極電圧とも一定の
電圧とすることにより消去動作を兼ねているので、独立
した消去期間は設けられていない。また、維持期間の維
持パルス電圧印加による消去動作と同時に、第２のサブ
フィールドの初期化期間の初期化動作が行われている。
続く第３ないし第７のサブフィールドにおいても同様に
初期化期間、書き込み期間、維持期間が設けられている
が、消去期間が設けられておらず、初期化期間の初期化
動作の前半部は、前のサブフィールドの維持期間の消去
動作と同時に行われている。

【０００９】これら一連の動作について、さらに詳細に
述べることにする。図１２において、第１のサブフィー
ルドの初期化期間の前半の初期化動作において、全ての
データ電極Ｄ1〜Ｄｍおよび全ての維持電極ＳＵＳ1〜Ｓ
ＵＳnを０（Ｖ）に保持し、全ての走査電極ＳＣＮ1〜Ｓ
ＣＮnには、全ての維持電極ＳＵＳ1〜ＳＵＳnに対して
放電開始電圧以下となる電圧Ｖｐ（Ｖ）から、放電開始
電圧を越える電圧Ｖｒ（Ｖ）に向かって緩やかに上昇す
るランプ電圧を印加する。

【００１０】このランプ電圧が上昇する間に、全ての放
電セル１２において、全ての走査電極ＳＣＮ1〜ＳＣＮn
を正、全てのデータ電極Ｄ1〜Ｄｍおよび全ての維持電
極ＳＵＳ1〜ＳＵＳnを負とした１回目の微弱な初期化放
電がそれぞれの電極に対して起こり、走査電極ＳＣＮ1
〜ＳＣＮn上の保護膜３の表面に負の壁電荷が蓄積され
るとともに、データ電極Ｄ1〜Ｄｍ上の絶縁体層７の表
面および維持電極ＳＵＳ1〜ＳＵＳn上の保護膜３の表面
には正の壁電荷が蓄積される。

【００１１】さらに、初期化期間の後半の初期化動作に
おいて、全ての維持電極ＳＵＳ1〜ＳＵＳnを正電圧Ｖｈ
（Ｖ）に保ち、全ての走査電極ＳＣＮ1〜ＳＣＮnには、
全ての維持電極ＳＵＳ1〜ＳＵＳnに対して放電開始電圧
以下となる電圧Ｖｑ（Ｖ）から放電開始電圧を越えるＶ
ａ（Ｖ）に向かって緩やかに下降するランプ電圧を印加
する。このランプ電圧が下降する間に、再び全ての放電
セル１２において、全ての維持電極ＳＵＳ1〜ＳＵＳnを
正、全ての走査電極ＳＣＮ1〜ＳＣＮnを負とした２回目
の微弱な初期化放電が起こり、走査電極ＳＣＮ1〜ＳＣ
Ｎn上の保護膜３表面の負の壁電圧および維持電極ＳＵ
Ｓ1〜ＳＵＳn上の保護膜３表面の正の壁電圧が弱められ
ながら、放電開始ぎりぎりの電位差に調整される。

【００１２】また、同時に走査電極ＳＣＮ1〜ＳＣＮnと
データ電極Ｄ1〜Ｄｍ間にも、先とは逆の微弱な放電が
起こり、走査電極ＳＣＮ1〜ＳＣＮn上の保護膜３表面の
壁電荷とデータ電極Ｄ1〜Ｄｍ上の絶縁体層７表面の壁
電荷は減らされながら、放電開始電圧ぎりぎりの電位差
に保たれる。以上により初期化期間の初期化動作が終了
する。

【００１３】次の書き込み期間の書き込み動作におい
て、全ての走査電極ＳＣＮ1〜ＳＣＮnをＶｓ（Ｖ）に保
持し、データ電極Ｄ1〜Ｄｍのうち、第１行目に表示す
べき放電セル１２に対応する所定のデータ電極に正の書
き込みパルス電圧＋Ｖｗ（Ｖ）を、第１行目の走査電極
ＳＣＮ1に走査パルス電圧Ｖａ（Ｖ）をそれぞれ印加す
る。このとき、所定のデータ電極と走査電極ＳＣＮ1と
の交差部における絶縁体層７の表面と走査電極ＳＣＮ1
上の保護膜３の表面との間の電位差は、書き込みパルス
電圧＋Ｖｗ（Ｖ）にデータ電極Ｄ1〜Ｄｍ上の絶縁体層
７の表面の正の壁電圧が加算されたものと、走査パルス
電圧Ｖａ（Ｖ）に保護膜３の表面上の壁電圧が加算され
たものとの差になって、この電位差が放電開始電圧を超
えるため、この交差部において、所定のデータ電極と走
査電極ＳＣＮ1との間に放電が起こり、続いて維持電極
ＳＵＳ1と走査電極ＳＣＮ1との間に放電が起こり、この
交差部の走査電極ＳＣＮ1上の保護膜３表面に正電圧が
蓄積され、維持電極ＳＵＳ1上の保護膜３表面に負電圧
が蓄積されて、書き込み放電が完了する。

【００１４】次に、データ電極Ｄ1〜Ｄｍのうち、第２
行目に表示すべき放電セル１２に対応する所定のデータ
電極に正の書き込みパルス電圧＋Ｖｗ（Ｖ）を、第２行
目の走査電極ＳＣＮ２に走査パルス電圧Ｖａ（Ｖ）をそ
れぞれ印加する。これによって、第１行目と同様にして
書き込み放電が行われる。同様な動作が引き続いて行わ
れ、最後に、データ電極Ｄ1〜Ｄｍのうち、第ｎ行目に
表示すべき放電セル１２に対応する所定のデータ電極に
正の書き込みパルス電圧＋Ｖｗ（Ｖ）を、第ｎ行目の走
査電極ＳＣＮnに走査パルス電圧Ｖａ（Ｖ）をそれぞれ
印加して、書き込み放電が行われ、以上によりパネル全
面での書き込み期間における書き込み動作が終了する。

【００１５】次に維持期間に入ると、全ての走査電極Ｓ
ＣＮ1〜ＳＣＮnに低電位が０（Ｖ）、高電位がＶｍ
（Ｖ）の維持パルスを印加し、全ての維持電極ＳＵＳ1
〜ＳＵＳnには、走査電極と位相の異なる低電位が０
（Ｖ）、高電位がＶｍ（Ｖ）の維持パルスを印加するこ
とにより、維持放電が持続する。そして維持動作を終ら
せる消去動作として、維持期間最後の維持パルスのパル
ス幅を短くし（いわゆる細幅消去）、その後走査電極電
圧、維持電極電圧とも一定の電圧Ｖｕ（Ｖ）とする。こ
の時点までの期間は、第１のサブフィールドの維持期間
であるとともに、第２のサブフィールドの初期化期間の
前半部分にも当たっており、引き続いて、第２のサブフ
ィールドの初期化期間の後半において、全ての維持電極
ＳＵＳ1〜ＳＵＳnに正電圧Ｖｈ（Ｖ）を印加し、全ての
走査電極ＳＣＮ1〜ＳＣＮnに、電圧Ｖｑ’（Ｖ）から０
（Ｖ）に向かって緩やかに下降するランプ電圧を印加す
る。このとき電圧Ｖｑ’（Ｖ）は電圧Ｖｑ（Ｖ）と等し
くする必要はなく、電圧Ｖｑ’（Ｖ）は電圧Ｖｑ（Ｖ）
より低い電圧に設定することができる。

【００１６】この動作において、第１のサブフィールド
の維持期間の終了時の動作に着目すると、最後の維持パ
ルスの直前の段階では、通常の維持放電が繰り返されて
いるが、最後の走査電極側の維持パルスのパルス幅を、
放電が壁電荷を形成して安定に終了する約２μｓよりも
短くしており、その直後に走査電極電圧、維持電極電圧
とも一定の電圧Ｖｕ（Ｖ）とするので、走査電極および
維持電極上の壁電荷は等しくなるように移動し、その結
果両電極間の壁電荷による電位差は維持放電が持続でき
ないレベルとなり、消去動作を兼ねることになる。ま
た、書き込みがなかった放電セルについてはこのような
維持放電は起こらず、消去動作も起こらない。

【００１７】一方、ここまでの動作を第２サブフィール
ドの初期化期間という観点から考えると、この初期化期
間の前半の初期化動作において、全ての走査電極ＳＣＮ
1〜ＳＣＮnと全てのデータ電極Ｄ1〜Ｄｍとの間の電圧
は０（Ｖ）またはＶｍ（Ｖ）となる。書き込み放電を起
こした放電セルでは、データ電極Ｄｊ上の絶縁体層７の
表面と走査電極ＳＣＮｊ上の誘電体層３の表面の最大電
圧は、Ｖｍ（Ｖ）と走査電極ＳＣＮｊ上の誘電体層３の
表面に蓄積された正の壁電圧とを加算したものから、デ
ータ電極Ｄｊ上の絶縁体層７の表面に書き込み動作によ
り蓄積された負の壁電荷を引いたもの（即ち絶対値で足
したもの）となり、それが両電極間の放電開始電圧をこ
える。このため、書き込み放電を起こしたセルでは走査
電極ＳＣＮｊからデータ電極Ｄｊに放電が起こる。これ
がデータ電極に対して１回目の初期化放電となり、デー
タ電極Ｄｊ上の絶縁体層７の表面に正の壁電荷が蓄積さ
れる。

【００１８】そして、上記の消去動作時のデータ電極Ｄ
ｊの壁電荷の動きに着目すると、走査電極ＳＣＮｊに細
幅パルスを印加した時点では、通常の維持放電と同様の
放電となるが、その直後の走査電極ＳＣＮｊおよび維持
電極ＳＵＳｊの電圧はＶｕ（ｔ）となるため、放電は一
気に収束する方向に向かい、放電セル１２内の放電空間
では、データ電極Ｄｊを加えた３電極間で電位差がゼロ
になる方向に空間電荷の結合、壁電荷の蓄積が起きると
考えられる。このときデータ電極Ｄｊには外部から０
（Ｖ）が印加されているので、３電極間の電位差がゼロ
に近づくためには、データ電極Ｄｊ上の絶縁層７の表面
には、電圧Ｖｕ（Ｖ）に近い電圧となるような壁電荷が
蓄積されると考えられる。なぜなら、走査電極ＳＣＮｊ
状の誘電体層３および維持電極ＳＵＳｊ上の誘電体層３
には、両電極間の印加電圧差がないことから、壁電荷が
少量しか蓄積されず、表面電圧としてはＶｕ（Ｖ）に近
くなるからである。

【００１９】また、書き込みが行われていない放電セル
では、データ電極Ｄｊ上の絶縁体層７の表面と走査電極
ＳＣＮｊ上の誘電体層３の表面の最大電圧は、Ｖｍ
（Ｖ）と走査電極ＳＣＮｊの誘電体層３の表面に蓄積さ
れた正の壁電圧とを加算したものから、データ電極Ｄｊ
上の絶縁体層７の表面に蓄積された正の電荷を引いたも
のとなり、放電開始電圧をこえない。このため、第１の
サブフィールドで書き込みがなかった放電セルでは、デ
ータ電極に対する１回目の初期化放電は起こらない。

【００２０】次に、初期化期間の後半の初期化動作につ
いて説明する。ここでは、全ての維持電極ＳＵＳ1〜Ｓ
ＵＳnに正電圧Ｖｈ（Ｖ）を印加し、全ての走査電極Ｓ
ＣＮ1〜ＳＣＮnに、全ての維持電極ＳＵＳ1〜ＳＵＳnに
対して放電開始電圧以下となる電圧Ｖｑ’（Ｖ）から放
電開始電圧を越え、書き込み期間の走査電極に印加する
走査パルス電圧のローレベルの値に等しいＶａ（Ｖ）に
向かって緩やかに下降するランプ電圧を印加している。
このランプ電圧が下降する間に、１回目の初期化放電、
すなわち消去放電が起こった放電セル１２においては、
維持電極ＳＵＳｉを正、走査電極ＳＣＮｉを負とした２
回目の微弱な初期化放電が起こり、走査電極ＳＣＮｉ上
の保護膜３の表面および維持電極ＳＵＳｉの表面に壁電
荷を蓄積しながら、放電開始電圧ぎりぎりの電位差に保
たれる。

【００２１】また走査電極ＳＣＮｉとデータ電極Ｄ1〜
Ｄｍ間にも微弱な放電が起こり、走査電極ＳＣＮｉ上の
保護膜３表面の壁電荷およびデータ電極Ｄ1〜Ｄｍ上の
絶縁体層７表面の壁電荷は減らされながら、放電開始電
圧ぎりぎりの状態に保たれる。１回目の初期化放電、す
なわち消去放電が起こらなかった放電セルについては上
述の２回目の初期化放電は起こらない。

【００２２】以上の説明で明らかなように、第２ないし
第８のサブフィールドにおいても特別な消去期間が設け
られていないが、書き込み動作、維持動作および消去動
作と次のサブフィールドの初期化動作が確実に行われ
る。また、第２のサブフィールド以降の各サブフィール
ドにおいて、表示が行われない放電セルに関しては、初
期化放電、書き込み放電、維持放電および消去放電は行
われず、その放電セルに対応する走査電極ＳＣＮ1〜Ｓ
ＣＮnと維持電極群ＳＵＳ1〜ＳＵＳn上の保護膜３表面
の壁電荷およびデータ電極Ｄ1〜Ｄｍ上の絶縁体層７表
面の壁電荷は、各サブフィールド以前のいずれかのサブ
フィールドの初期化期間の終了時のまま保たれる。

【００２３】以上のように、図１２に示した駆動波形で
は、第１のサブフィールドにおける初期化期間の微弱な
初期化放電は、各放電セルの表示の有無に関わらず行わ
れるが、第２のサブフィールド以降のサブフィールドに
おいては、初期化期間の初期化放電は、前のサブフィー
ルドで表示を行った放電セルに対してのみ、次のサブフ
ィールドに対する初期化動作として行われ、この初期化
放電の輝度は維持放電の輝度に上乗せされるだけであ
り、表示しなかった放電セルに対しては、このような初
期化放電による輝度の上乗せは起こらない例えば、４８
０行、８５２×３列のマトリックス構成を成す４２イン
チＡＣ型プラズマディスプレイパネルにおいて、１フィ
ールド期間を８個のサブフィールドで構成して２５６階
調の表示を行った場合、最大輝度が４２０cd/m^2となっ
たのに対し、第１のサブフィールドの初期化期間におけ
る２回の初期化放電による輝度はわずかに０．１５cd/m
^2であり、この結果、パネルのコントラストは４２０／
０．１５：１＝２,８００：１となり、極めて高い値の
コントラストが得られている。

【００２４】

【発明が解決しようとする課題】しかしながら、上記の
ような第２のサブフィールド以降の書き込み放電におい
て、隔壁９で仕切られていない垂直方向に隣接する放電
セル間で、誤放電が発生することがある。その誤放電の
発生メカニズムを探ると、図１３および図１４に示すよ
うな誤放電の発生メカニズムであると推測できた。

【００２５】まず図１３は、隣接するｉ番目のセルと
(ｉ−１)番目のセル間で、走査電極ＳＣＮｉと維持電極
ＳＵＳ(ｉ−１)とが互いに隣接する場合である。図１３
ａ）に示すように、いま第１サブフィールドの維持期間
の最終段階、すなわち消去放電が起きるときを想定する
と、走査電極ＳＣＮｉ、ＳＣＮ(ｉ−１)には電圧Ｖｍ
（Ｖ）の維持電圧が加わり、維持電極ＳＵＳｉ、ＳＵＳ
(ｉ−１)には０（Ｖ）が加わって維持放電が発生する
が、維持放電は本来放電セル空間を広く使って放電させ
るように電圧印加しているために、当然隣接するセル間
隙２０、すなわち維持電極ＳＵＳ(ｉ−１)と走査電極Ｓ
ＣＮｉとの間の空間にも放電が及ぶ。上述したように走
査電極と維持電極の電圧は、この放電の直後にＶｕ
（Ｖ）に設定されて、壁電荷を蓄積しにくい状況を作る
が、放電空間の端に当たるセル間隙２０においては、維
持電極ＳＵＳ(ｉ−１)側には正の壁電荷が保護膜３の表
面に蓄積され、一方、走査電極ＳＣＮｉ側の保護膜３表
面には負の電荷が蓄積されて残る。

【００２６】この残された壁電荷は、後続のランプ電圧
を走査電極に印加して行う初期化の微弱放電においても
消去されることはなく、そのまま書き込み期間まで持ち
越される。そうすると、走査電極ＳＣＮｉと維持電極Ｓ
ＵＳｉ間に書き込み放電を起こさせるタイミングにおい
て、図１３（ｂ）に示すように、走査電極ＳＣＮｉと維
持電極ＳＵＳ(ｉ−１)との間に、誤放電を生じさせてし
まうのである。もともと隣接するセル間隙２０は、本来
の放電ギャップよりも十分広い距離をとるように設計し
ているが、セル間隙２０に蓄積されて残された壁電荷
が、書き込み放電時のセル間隙２０の電界強度を強める
方向に働くため、このような誤放電が起きると考えられ
る。

【００２７】図１４に示したのは、走査電極と維持電極
の配置を、1行ごとに入れ替えて配置した場合の消去放
電および書き込み放電について説明する図である。この
場合の隣接するセル間隙２０は、維持電極同士、あるい
は走査電極同士が形成することになるが、誤放電を起こ
すのは維持電極同士が隣接するセル間隙２０である。上
述したのと同様に、消去放電後には、セル間隙２０の維
持電極ＳＵＳｉ側にも、またＳＵＳ(ｉ−１)側にも、正
の壁電荷が保護膜３上に蓄積される。この電荷が書き込
み放電期間にもそのまま保持されていると、走査電極Ｓ
ＣＮｉを負とし、維持電極ＳＵＳｉを正とする書き込み
放電が起きたとき、走査電極側から維持電極側へ飛来す
る電子が、維持電極ＳＵＳｉを飛び越して、隣接するＳ
ＵＳ(ｉ−１)側へも達して、隣接セル間での誤放電にな
ると考えられる。

【００２８】このような隣接セル間での誤放電が起きる
のは、誤放電を受ける側のセルが、書き込み放電を起こ
す前の初期化された状態にある場合で、次にそのセルの
書き込みの順番が来た際に、必要な壁電荷が消されて残
っておらず、書き込みミスを起こして、維持放電につな
がらず発光しない不灯点になる。また、誤放電を受ける
側のセルが既に書き込みの順番を終えて、書き込みが不
要なセルであった場合には、誤放電によって強制的に書
き込みがなされた状態になることもあり、不要な維持放
電の発光が起きて輝点となる。

【００２９】

【課題を解決するための手段】上記のような課題を解決
するために、第１の発明では、複数のサブフィールド期
間のうち少なくとも１つのサブフィールド（第１のサブ
フィールド）期間における維持期間と、前記第１のサブ
フィールド期間に続くサブフィールド（第２のサブフィ
ールド）期間の初期化期間とを一部または全部を重ねる
ものであって、第１のサブフィールド期間の維持期間に
印加する走査電極と維持電極間のそれぞれの印加電圧
を、維持期間の最後尾のみ維持動作に必要な維持電圧Ｖ
ssよりも低い電圧ＶbkおよびＶeとし、かつ走査電極と
維持電極に印加する電圧の印加タイミングの差を利用し
て、両電極間に維持放電よりも弱い放電を起こさせた後
に、続く第２のサブフィールド期間の初期化動作に移行
させるものである。

【００３０】第２の発明では、前記維持期間の最後尾に
走査電極および維持電極に印加する電圧を、その直前に
維持電極に印加している維持電圧Ｖssが立ち下がると直
ちに走査電極の電圧Ｖbkが立ち上がり、所定の短時間の
後に維持電極の電圧Ｖeが立ち上がるようになすもので
ある。

【００３１】第３の発明では、維持期間の最後尾に走査
電極および維持電極に印加する電圧を、その直前に維持
電極に印加している維持電圧Ｖssが立ち下がるより前に
走査電極の電圧Ｖbkが立ち上がり、前記維持電圧Ｖssが
立ち下がった所定の短時間の後に、維持電極の電圧Ｖe
が立ち上がるようになすものである。

【００３２】第４の発明では、維持期間の最後尾に走査
電極および維持電極に印加する電圧を、維持電極の最後
の維持電圧Ｖssの印加時間幅が、それ以前の維持電圧Ｖ
ssの印加時間幅よりも短い時間幅に設定された状態で、
走査電極の電圧Ｖbkが立ち上がり、所定の短時間の後に
維持電極の電圧Ｖeが立ち上がるようになすものであ
る。

【００３３】第５の発明では、維持期間の最後尾に走査
電極および維持電極に印加する電圧を、維持電極の最後
の維持電圧Ｖssの印加時間幅が、それ以前の維持電圧Ｖ
ssの印加時間幅よりも十分に長い時間幅に設定された状
態で、走査電極の電圧Ｖbkが立ち上がり、所定の短時間
の後に維持電極の電圧Ｖeが立ち上がるようになすもの
である。

【００３４】第６の発明では、少なくとも走査電極、維
持電極、書き込み電極を有するプラズマディスプレイパ
ネルと、初期化期間、書き込み期間および維持期間を有
する複数のサブフィールドにより1フィールド期間を構
成して階調表示する駆動回路を備え、前記複数のサブフ
ィールドのうち少なくとも１つのサブフィールドにおけ
る維持期間の維持動作と、前記少なくとも１つのサブフ
ィールドに続くサブフィールドの初期化期間の初期化動
作とを同時に行わせる駆動電圧を前記駆動回路によりパ
ネルへ供給する手段であって、前記維持期間の走査電極
と維持電極間への印加電圧を、維持期間の最後尾のみ維
持動作に必要な維持電圧Ｖssよりも低い電圧Ｖbkおよび
Ｖeとし、かつ走査電極と維持電極に印加する電圧の印
加タイミングを所定の差にずらして印加して、両電極間
に維持放電よりも弱い放電を起こさせた後に、続く初期
化動作に移行させるように駆動電圧を印加する手段とを
含むようにプラズマディスプレイ装置を構成するもので
ある。

【００３５】第７の発明では、前記維持期間の最後尾に
走査電極および維持電極に駆動電圧を印加する手段を、
その直前に維持電極に印加している維持電圧Ｖssが立ち
下がると直ちに走査電極の電圧Ｖbkを立ち上げ、所定の
短時間の後に維持電極の電圧Ｖeを立ち上げるように、
複数の電源とスイッチ素子およびスイッチ素子の開閉タ
イミングを制御する手段を含んでプラズマディスプレイ
装置を構成するものである。

【００３６】第８の発明では、前記維持期間の最後尾に
走査電極および維持電極に駆動電圧を印加する手段を、
その直前に維持電極に印加している維持電圧Ｖssが立ち
下がるより前に走査電極の電圧Ｖbkを立ち上げ、前記維
持電圧Ｖssが立ち下がった所定の短時間の後に、維持電
極の電圧Ｖeを立ち上げるように、複数の電源とスイッ
チ素子およびスイッチ素子の開閉タイミングを制御する
手段を含んでプラズマディスプレイ装置を構成するもの
である。

【００３７】第９の発明では、前記維持期間の最後尾に
走査電極および維持電極に駆動電圧を印加する手段を、
維持電極の最後の維持電圧Ｖssの印加時間幅が、それ以
前の維持電圧Ｖssの印加時間幅よりも短い時間幅に設定
されて、走査電極の電圧Ｖbkを立ち上げ、所定の短時間
の後に維持電極の電圧Ｖeを立ち上げるように、複数の
電源とスイッチ素子およびスイッチ素子の開閉タイミン
グを制御する手段を含んでプラズマディスプレイ装置を
構成するものである。

【００３８】第１０の発明では、前記維持期間の最後尾
に走査電極および維持電極に駆動電圧を印加する手段
を、維持電極の最後の維持電圧Ｖssの印加時間幅が、そ
れ以前の維持電圧Ｖssの印加時間幅よりも十分に長い時
間幅に設定されて、走査電極の電圧Ｖbkを立ち上げ、所
定の短時間の後に維持電極の電圧Ｖeを立ち上げるよう
に、複数の電源とスイッチ素子およびスイッチ素子の開
閉タイミングを制御する手段を含んでプラズマディスプ
レイ装置を構成するものである。

【００３９】

【発明の実施の形態】（実施の形態１）本発明の第１の
実施の形態であるプラズマディスプレイパネル駆動波形
図を図１に示す。従来例との差異は、第２サブフィール
ド期間以降の初期化期間の消去放電領域３０にある。こ
の領域のみの詳細な波形図を図２に示した。

【００４０】第１サブフィールド期間の維持期間の最後
に走査電極ＳＣＮ1〜ＳＣＮnに印加する維持パルスとし
て、電圧Ｖbkまでしか立ち上がらない電圧とする。この
電圧Ｖbkとしては、維持電圧Ｖssよりも低いが、維持電
極ＳＵＳ1〜ＳＵＳnとの間で放電が持続する程度の電圧
を選ぶ。そして、この電圧Ｖbkが時刻ｔ１で立ち上がっ
た後、この電圧による放電が開始して、終了に至らない
時刻ｔ２に、維持電極ＳＵＳに電圧Ｖeを印加する。こ
の電圧Ｖeは、電圧Ｖbkと等しいか、または近傍の電圧
とし、目的としては、走査電極ＳＣＮと維持電極ＳＵＳ
間に維持放電に必要な壁電荷を蓄積させないことにあ
る。

【００４１】時刻ｔ１とｔ２の差は、放電セルのガス分
圧等を含めた設計仕様によって選ぶ必要があるが、約１
μｓ程度が適当である。電圧Ｖeを立ち上げた後は、時
刻ｔ３まで十分に時間をおいて、空間電荷の結合が完了
し、壁電荷も蓄積し終わるまでＶeを保つ。

【００４２】また、走査電極ＳＣＮの電圧Ｖbkを立ち上
げる直前の維持電極ＳＵＳ側の維持電圧Ｖssは、通常の
維持放電が持続するように、約２μｓ以上の期間保持し
ており、走査電極の電圧Ｖbkが立ち上がる直前に維持電
極を電圧Ｖssから電圧０（Ｖ）へ立ち下げ、ほぼ０
（Ｖ）に下がった時点で、走査電極の電圧Ｖbkが立ちあ
がるようにタイミングを設定する。

【００４３】このような消去放電にすれば、走査電極Ｓ
ＣＮと維持電極ＳＵＳ間に印加される電位差は、通常の
強い維持放電に必要なＶssに至らない電圧Ｖbkで留まる
ため、図３（ａ）に示すような放電広がりの狭い、弱い
維持放電となる。さらに、直後に維持電極に電圧Ｖeが
印加されるので、両電極間の電位差はほとんどなくな
り、大量の壁電荷が保護膜表面に蓄積されることなく、
空間で再結合して消滅する。こうして、隣接するセル間
の維持電極ＳＵＳ(ｉ−１)と走査電極ＳＵＳｉの間隙３
１には、ほんの少量の壁電荷しか残留せず、図３（ｂ）
に示すように、続く書き込み放電において、セル間隙３
１で誤放電が誘発されることもなくなるのである。

【００４４】図３では、隣接するセル間隙が維持電極Ｓ
ＵＳ同士、および走査電極ＳＣＮ同士で構成される場合
を例として誤放電の発生を防止するメカニズムを説明し
たが、セル間隙が維持電極ＳＵＳと走査電極ＳＣＮとで
構成される場合であっても、同様に誤放電が防止できる
ことは説明するまでもない。

【００４５】（実施の形態２）次に本発明の第２の実施
の形態について説明する。図４に示したのが本実施の形
態を説明する駆動波形図である。図２との相違は、走査
電極ＳＣＮの最後のパルス電圧Ｖbkの立ち上がりタイミ
ングｔ４が、維持電極ＳＵＳの最後の維持パルスの維持
電圧Ｖssが立ち下がるｔ１の前に位置する点である。こ
の時刻ｔ４は通常の維持パルスでは維持電圧Ｖssを立ち
下げるタイミングに相当する。したがって、時刻ｔ０か
らｔ１までの時間幅は、通常の維持パルス幅よりも広い
ということである。

【００４６】維持電極ＳＵＳの電圧は、ｔ１で一旦Ｖss
から０（Ｖ）に下がった後、今度は電圧Ｖeにまで上昇
する。そのタイミングｔ２と上記ｔ１との差は、約１μ
ｓ以下に設定する。電圧Ｖeに立ち上がった後、時刻ｔ
３まではその電圧を保持している。このようなタイミン
グに設定にすることにより、走査電極ＳＣＮと維持電極
ＳＵＳ間の消去放電は、電圧Ｖbが立ち上がる時刻ｔ４
でなく、維持電極の電圧が０（Ｖ）に下がる時刻ｔ１で
発生することになる。そして時刻ｔ２で維持電極の電圧
がＶeに立ち上がると、放電は一気に弱まる。なぜな
ら、電圧ＶbkとＶeとはごく近い電圧に設定されるから
である。こうすることによって、放電によって生じた空
間電荷は、少量しか走査電極および維持電極上の保護膜
表面に蓄積されず、ほとんどが放電空間で再結合して消
滅する。このように、本第２の実施の形態においても第
１の実施の形態と同様に、図３に示したようなセル間隙
３１での書き込み時の誤放電を招くことがない。

【００４７】また、この例で示した波形のタイミングに
すれば、走査電極ＳＣＮの電圧が時刻ｔ４でＶbkに立ち
上がる際に発生する波形のリンギング（オーバーシュー
ト）が発生しても、放電が起きるのは時刻ｔ１の維持電
極の電圧が０（Ｖ）に立ち下がるときであり、オーバー
シュートによる不必要に大きな放電につながらず、セル
間間隙に不要な壁電荷を残さないですむというメリット
がある。なお、維持電極の時刻ｔ１で立ち下がる波形
は、図９に示す電力回収回路４５で発生させているの
で、大きなリンギングの発生は抑えられるのである。

【００４８】（実施の形態3）次に本発明の第３の実施
の形態について説明する。

【００４９】図５に示したのが本実施の形態を説明する
駆動波形図である。図２との相違は、維持電極ＳＵＳの
最後の維持パルスの維持電圧Ｖssがｔ０で立ち上がった
後、時刻ｔ１で立ち下がると同時に走査電極ＳＣＮの最
後のパルス電圧Ｖbkが立ち上がるタイミングｔ１が、図
２よりも早い点である。すなわち、時刻ｔ０とｔ１間の
時間幅は、通常の維持パルスがＶssに固定されている時
間幅より短い。このようにすれば、最後の維持パルスに
よって発生した放電の空間電荷が、時刻ｔ１ではまだ収
束していないうちに走査電極の電圧Ｖbkが立ち上がっ
て、そのプライミングを利用して、Ｖssよりも低い電圧
Ｖbkで放電を起こすことが容易になる。

【００５０】維持電極の電圧Ｖeを立ち上げるタイミン
グは、図２の場合と同様であるので、説明を省く。以上
のようにして、電圧ＶbkとＶeにより、通常の維持放電
より弱い消去放電が可能となって、セル間隙３１に不要
な壁電荷を蓄積することがなく、書き込み時の誤放電を
抑えることができる。

【００５１】（実施の形態４）次に本発明の第４の実施
の形態について説明する。図６に示したのが本実施の形
態を説明する駆動波形図である。本実施の形態は、（実
施の形態２）と（実施の形態３）の構成とを組み合わせ
たものであり、維持電極ＳＵＳの最後の維持パルスの維
持電圧Ｖssがｔ０で立ち上がった後、時刻ｔ１で立ち下
がるまでの時間幅が、通常の維持パルスがＶssに固定さ
れている時間幅より短く、かつ走査電極ＳＣＮの最後の
パルス電圧Ｖbkが立ち上がるタイミングｔ４が、時刻ｔ
１よりも早い点である。

【００５２】最後の維持パルスによって発生した放電の
空間電荷が、時刻ｔ４ではまだ収束していないうちに走
査電極の電圧Ｖbkが立ち上げて、その直後のｔ１に維持
電極のＶssを立ち下げることで、維持放電のプライミン
グを利用して、Ｖssよりも低い電圧Ｖbkで放電を起こす
ことが容易になる。維持電極の電圧Ｖeを立ち上げるタ
イミングは、図２の場合と同様であるので、説明を省
く。

【００５３】電圧Ｖbkの立ち上げ時刻ｔ４を電圧Ｖssの
立ち下げ時刻ｔ１より早くしたのは、電圧Ｖbkの立ち上
がりの波形リンギングの影響を排除するためである。以
上のようにして、電圧ＶbkとＶeにより、通常の維持放
電より弱い消去放電が可能となって、セル間隙３１に不
要な壁電荷を蓄積することがなく、書き込み時の誤放電
を抑えることができる。

【００５４】（実施の形態５）次に本発明の第５の実施
の形態について説明する。図７に示したのが本実施の形
態を説明する駆動波形図である。本実施の形態では、維
持電極ＳＵＳの最後の維持パルスの維持電圧Ｖssがｔ０
で立ち上がった後、時刻ｔ１で立ち下がるまでの時間幅
が、通常の維持パルスがＶssに固定されている時間幅よ
りも大幅に長く設定されている点が特徴である。すなわ
ち、この長い時間幅によって、維持電極ＳＵＳと走査電
極ＳＣＮ間には、維持放電で生じた空間電荷が十分に時
間をかけて蓄積し、通常の維持放電の場合よりも高い壁
電圧を持って形成される。したがって、時刻ｔ１で走査
電極ＳＣＮに電圧Ｖssよりも低い電圧Ｖbkを印加して
も、通常よりも高い壁電圧を利用して、十分に放電に至
らせることができる。

【００５５】維持電極の電圧Ｖeを立ち上げるタイミン
グは、図２の場合と同様である。このようにすれば、電
圧ＶbkとＶeにより、通常の維持放電より弱い消去放電
が可能となって、セル間隙３１に不要な壁電荷を蓄積す
ることがなく、書き込み時の誤放電を抑えることができ
る。

【００５６】（実施の形態６）次に本発明の第６の実施
の形態について説明する。図８に示したのが本実施の形
態を説明する駆動波形図である。本実施の形態では、電
圧Ｖbkの立ち上げ時刻ｔ４を電圧Ｖssの立ち下げ時刻ｔ
１より早くした点が、（実施の形態５）で記載した内容
と異なっている。すなわち（実施の形態５）と（実施の
形態２）とを組み合わせた効果を持つ。したがって、時
刻ｔ１で走査電極ＳＣＮに電圧Ｖssよりも低い電圧Ｖbk
を印加しても、通常よりも高い壁電圧を利用して、十分
に放電に至らせることができ、かつ電圧Ｖbkの立ち上が
りの波形リンギングの影響を排除することもできて、セ
ル間隙３１に不要な壁電荷を蓄積することがなく、書き
込み時の誤放電を抑えることができる。

【００５７】以上のような、本発明の第１の実施の形態
から第６の実施の形態に至るすべての駆動波形は、図９
に示す駆動回路構成によって発生させることができる。

【００５８】０（Ｖ）とＶss（Ｖ）の繰り返しである維
持放電波形は、走査電極駆動回路４１では電界効果トラ
ンジスタＱ１とＱ２の交互のスイッチングの繰り返しに
より、また維持電極駆動回路４２では電界効果トランジ
スタＱ５とＱ６の交互のスイッチングの繰り返しにより
発生させる。電圧Ｖbkは、電界効果トランジスタＱ３と
Ｑ４を同時にオンすることで、出力ライン４５に出力す
ることができる。このとき電力回収回路４１の出力は切
断し、およびＱ１、Ｑ２はオフして、出力ライン４５に
他の電圧が印加されないようにすることは言うまでもな
い。

【００５９】出力ライン４５に出力された電圧は、初期
化回路４７、および走査パルス発生回路４８を経てパネ
ルに印加される。また、維持電極ＳＵＳに印加される電
圧Ｖeは、電界効果トランジスタＱ７とＱ８を同時にオ
ンすることにより、出力ライン４６に出力させることが
できる。これら各種の電圧をパネルに印加するタイミン
グｔ０〜ｔ４は、別に設けたタイミング制御回路（図示
せず）により、電界効果トランジスタＱ１〜Ｑ８のゲー
ト端子にオン、オフ信号を与えることで、デジタル的に
制御することができる。

【００６０】なお、本発明における各実施の形態では、
サブフィールドの数、各サブフィールドにおける初期化
駆動波形、書き込み駆動波形は、上記の説明に限定され
るものではない。

【００６１】

【発明の効果】以上のように、本発明のＡＣ型プラズマ
ディスプレイの駆動方法によれば、１つのサブフィール
ドにおける維持期間の維持動作と、そのサブフィールド
に続くサブフィールドの初期化期間の初期化動作とを同
時に行わせる際に、維持期間における走査電極と維持電
極間のそれぞれの印加電圧を、維持期間の最後尾のみ維
持動作に必要な維持電圧よりも低い電圧とし、かつ走査
電極と維持電極に印加する電圧の印加タイミングに差を
つけることによって、両電極間に維持放電よりも弱い放
電を起こさせて消去動作が行えるので、隣接するセル間
隙の残留壁電荷が少なくでき、続く書き込み放電におい
て、セル間隙での誤放電を防止でき、良好な表示を得る
ことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態例におけるプラズマ
ディスプレイ装置の駆動波形図

【図２】同駆動波形図の一部の駆動波形の詳細図

【図３】本発明の実施の形態例における消去放電の広が
り、および書き込み放電の説明図

【図４】本発明の第２の実施の形態例におけるプラズマ
ディスプレイ装置の駆動波形の詳細図

【図５】本発明の第３の実施の形態例におけるプラズマ
ディスプレイ装置の駆動波形の詳細図

【図６】本発明の第４の実施の形態例におけるプラズマ
ディスプレイ装置の駆動波形の詳細図

【図７】本発明の第５の実施の形態例におけるプラズマ
ディスプレイ装置の駆動波形の詳細図

【図８】本発明の第６の実施の形態例におけるプラズマ
ディスプレイ装置の駆動波形の詳細図

【図９】本発明のプラズマディスプレイ装置の走査電極
駆動回路および維持電極駆動回路の具体構成図

【図１０】従来のプラズマディスプレイパネルの斜視図

【図１１】従来例のプラズマディスプレイ装置の構成図

【図１２】従来例のプラズマディスプレイ装置の駆動波
形図

【図１３】従来例の消去放電の広がり、および書き込み
の誤放電の説明図

【図１４】従来例の消去放電の広がり、および書き込み
の誤放電の説明図

【符号の説明】

３０ 消去放電領域 ３１ セル間隙 ４１ 走査電極駆動回路 ４２ 維持電極駆動回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小川 兼司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5C058 AA11 BA02 BA35 BB25 5C080 AA05 BB05 DD09 EE29 FF12 HH05 JJ02 JJ04 JJ06

Claims (10)

【特許請求の範囲】
1. 【請求項１】 少なくとも走査電極、維持電極、書き込
   み電極を有するプラズマディスプレイパネルを、初期化
   期間、書き込み期間および維持期間を有する複数のサブ
   フィールド期間により1フィールド期間を構成して階調
   表示する駆動方法であって、前記複数のサブフィールド
   期間のうち少なくとも１つのサブフィールド（第１のサ
   ブフィールド）期間の維持期間と、前記第１のサブフィ
   ールド期間に続くサブフィールド（第２のサブフィール
   ド）期間の初期化期間が重なる期間を有し、前記第１の
   サブフィールド期間の維持期間に走査電極と維持電極間
   に与える印加電圧を、前記維持期間の最後尾のみ維持動
   作に必要な維持電圧Vssよりも低い電圧Vbk(Ve)とし、か
   つ前記第１のサブフィールド期間に走査電極と維持電極
   に印加する電圧の印加タイミングの差を利用して、前記
   走査電極およぼ前記維持電極間に維持放電よりも弱い放
   電を起こさせることを特徴とするプラズマディスプレイ
   パネルの駆動方法。
2. 【請求項２】 第１のサブフィールド期間の維持期間の
   最後尾に走査電極および維持電極に印加する電圧は、そ
   の直前に前記維持電極に印加している維持電圧Vssが立
   ち下がると直ちに前記走査電極の電圧Vbkが立ち上が
   り、その後に前記維持電極の電圧Veが立ち上がることを
   特徴とする請求項１記載のプラズマディスプレイパネル
   の駆動方法。
3. 【請求項３】 第１のサブフィールド期間の維持期間の
   最後尾に走査電極および維持電極に印加する電圧は、そ
   の直前に前記維持電極に印加している維持電圧Vssが立
   ち下がるより前に前記走査電極の電圧Vbkが立ち上が
   り、前記維持電圧Vssが立ち下がった後に、前記維持電
   極の電圧Veが立ち上がることを特徴とする請求項１記載
   のプラズマディスプレイパネルの駆動方法。
4. 【請求項４】 第１のサブフィールド期間の維持期間の
   最後尾に走査電極および維持電極に印加する電圧は、前
   記維持電極の最後の維持電圧Vssの印加時間幅を、それ
   以前の維持電圧Vssの印加時間幅よりも短い時間幅に設
   定した状態で、前記走査電極の電圧Vbkが立ち上がり、
   その後に前記維持電極の電圧Veが立ち上がることを特徴
   とする請求項１乃至請求項３のいずれかに記載のプラズ
   マディスプレイパネルの駆動方法。
5. 【請求項５】 第１のサブフィールド期間の維持期間の
   最後尾に走査電極および維持電極に印加する電圧は、前
   記維持電極の最後の維持電圧Vssの印加時間幅を、それ
   以前の前記維持電圧Vssの印加時間幅よりも長い時間幅
   に設定した状態で、前記走査電極の電圧Vbkが立ち上が
   り、その後に前記維持電極の電圧Veが立ち上がることを
   特徴とする請求項１乃至請求項３のいずれかに記載のプ
   ラズマディスプレイパネルの駆動方法。
6. 【請求項６】 少なくとも走査電極、維持電極、書き込
   み電極を有するプラズマディスプレイパネルと、初期化
   期間、書き込み期間および維持期間を有する複数のサブ
   フィールド期間により1フィールド期間を構成して階調
   表示する駆動回路を備え、前記複数のサブフィールド期
   間のうち少なくとも１つのサブフィールド（第１のサブ
   フィールド）期間における維持期間と、前記第１のサブ
   フィールド期間に続くサブフィールド（第２のサブイー
   ルド）期間の初期化期間が重なるように駆動電圧を前記
   駆動回路によりパネルへ供給する手段であって、前記第
   １のサブフィールドの維持期間の走査電極と維持電極間
   への印加電圧を、前記維持期間の最後尾のみ維持動作に
   必要な維持電圧Vssよりも低い電圧Vbk(Ve)とし、かつ前
   記走査電極と前記維持電極に印加する電圧の印加タイミ
   ングを所定の差にずらして印加して両電極間に放電を起
   こさせた後に、前記第２のサブフィールド期間の初期化
   期間に移行させるように駆動電圧を印加する手段とを備
   えることを特徴とするプラズマディスプレイ装置。
7. 【請求項７】 第１のサブフィールド期間の維持期間の
   最後尾に走査電極および維持電極に駆動電圧を印加する
   手段は、その直前に前記維持電極に印加している維持電
   圧Vssが立ち下がると直ちに前記走査電極の電圧Vbkを立
   ち上げ、その後に前記維持電極の電圧Veを立ち上げるよ
   うに、複数の電源と前記維持電極または前記走査電極の
   間のスイッチ素子の開閉タイミングを制御する手段を備
   えることを特徴とする請求項５記載のプラズマディスプ
   レイ装置。
8. 【請求項８】 第１のサブフィールド期間の維持期間の
   最後尾に走査電極および維持電極に駆動電圧を印加する
   手段は、その直前に前記維持電極に印加している維持電
   圧Vssが立ち下がるより前に前記走査電極の電圧Vbkを立
   ち上げ、前記維持電圧Vssが立ち下がった後に、前記維
   持電極の電圧Veを立ち上げるように、複数の電源と前記
   維持電極または前記走査電極の間のスイッチ素子の開閉
   タイミングを制御する手段を備えることを特徴とする請
   求項５記載のプラズマディスプレイ装置。
9. 【請求項９】 第１のサブフィールド期間の維持期間の
   最後尾に走査電極および維持電極に駆動電圧を印加する
   手段は、前記維持電極の最後の維持電圧Vssの印加時間
   幅を、それ以前の維持電圧Vssの印加時間幅よりも短い
   時間幅にし、前記走査電極の電圧Vbkを立ち上げ、その
   後に前記維持電極の電圧Veを立ち上げるように、複数の
   電源と前記維持電極または前記走査電極の間のスイッチ
   素子の開閉タイミングを制御する手段を備えることを特
   徴とする請求項５乃至請求項７のいずれかに記載のプラ
   ズマディスプレイ装置。
10. 【請求項１０】 第１のサブフィールド期間の維持期間
    の最後尾に走査電極および維持電極に駆動電圧を印加す
    る手段は、前記維持電極の最後の維持電圧Vssの印加時
    間幅を、それ以前の維持電圧Vssの印加時間幅よりも十
    分に長い時間幅に設定して、前記走査電極の電圧Vbkを
    立ち上げ、その後に前記維持電極の電圧Veを立ち上げる
    ように、複数の電源と前記維持電極または前記走査電極
    の間のスイッチ素子の開閉タイミングを制御する手段を
    備えることを特徴とする請求項５乃至請求項７のいずれ
    かに記載のプラズマディスプレイ装置。