JP5062169B2 - プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 - Google Patents

プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 Download PDF

Info

Publication number
JP5062169B2
JP5062169B2 JP2008502769A JP2008502769A JP5062169B2 JP 5062169 B2 JP5062169 B2 JP 5062169B2 JP 2008502769 A JP2008502769 A JP 2008502769A JP 2008502769 A JP2008502769 A JP 2008502769A JP 5062169 B2 JP5062169 B2 JP 5062169B2
Authority
JP
Japan
Prior art keywords
discharge
sustain
period
subfield
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008502769A
Other languages
English (en)
Other versions
JPWO2008007619A1 (ja
Inventor
貴彦 折口
秀彦 庄司
光男 植田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008502769A priority Critical patent/JP5062169B2/ja
Publication of JPWO2008007619A1 publication Critical patent/JPWO2008007619A1/ja
Application granted granted Critical
Publication of JP5062169B2 publication Critical patent/JP5062169B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Description

本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法に関する。
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、１対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には、例えば分圧比で５％のキセノンを含む放電ガスが封入されている。ここで表示電極対とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線で赤色、緑色および青色の各色の蛍光体を励起発光させてカラー表示を行っている。
パネルを駆動する方法としては、サブフィールド法、すなわち、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般に用いられている。
各サブフィールドは、初期化期間、書込み期間および維持期間を有し、初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。初期化動作には、全ての放電セルで初期化放電を発生させる初期化動作（以下、「全セル初期化動作」と略記する）と、維持放電を行った放電セルで初期化放電を発生させる初期化動作（以下、「選択初期化動作」と略記する）とがある。
書込み期間では、表示を行うべき放電セルに選択的に書込みパルス電圧を印加して書込み放電を発生させ壁電荷を形成する（以下、この動作を「書込み」とも記す）。そして維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持パルスを印加し、書込み放電を起こした放電セルで維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。
このサブフィールド法では、例えば、複数のサブフィールドのうち、１つのサブフィールドの初期化期間においては全ての放電セルを放電させる全セル初期化動作を行い、他のサブフィールドの初期化期間においては維持放電を行った放電セルに対して選択的に初期化放電を行うことで、階調表示に関係しない発光を極力減らしコントラスト比を向上させることが可能である（例えば、特許文献１参照）。
また、表示電極対に維持パルスを印加する回路として、消費電力を削減することができるいわゆる電力回収回路が一般的に用いられている（例えば、特許文献２参照）。特許文献２には、表示電極対のそれぞれが表示電極対の電極間容量を持つ容量性の負荷であることに着目し、インダクタを構成要素に含む共振回路を用いてそのインダクタと電極間容量とをＬＣ共振させ、電極間容量に蓄えられた電荷を電力回収用のコンデンサに回収し、回収した電荷を表示電極対の駆動に再利用する電力回収回路が開示されている。
しかしながら、パネルの高精細化に伴って放電セルを微細化したり、あるいはパネルの輝度を高めるためにキセノン分圧を高めると、書込み放電が不安定となって、表示を行うべき放電セルで書込み放電が発生せず画像表示品質を劣化させたり、あるいは書込み放電を発生させるために必要な電圧が高くなる等の問題が生じていた。また、書込み放電を安定に発生させるために書込み時に放電セルに印加する電圧を高くすると、書込み動作が行われなかった放電セルが隣接する放電セルからの影響を受け、例えば壁電荷が減少して次のサブフィールドにおける書込みが不安定になる等の問題が生じていた。
特開２０００−２４２２２４号公報 特公平７−１０９５４２号公報
本発明のプラズマディスプレイ装置は、走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディスプレイパネルと、放電セルで初期化放電を発生させる初期化期間と放電セルで書込み放電を発生させる書込み期間と維持パルスを表示電極対に印加して放電セルで維持放電を発生させる維持期間とを有するサブフィールドを１フィールド期間内に複数設けるとともに、維持パルスの立ち上がりの傾きを可変して発生する維持パルス発生回路とを備え、初期化期間は、全ての放電セルで初期化放電を発生させる全セル初期化期間または直前のサブフィールドの維持期間で維持放電が発生した放電セルにのみ初期化放電を発生させる選択初期化期間を有し、維持パルス発生回路は、複数のサブフィールドのうち、全セル初期化期間を有するサブフィールドの直前のサブフィールドを除く少なくとも１つのサブフィールドにおいて、立ち上がりの傾きが異なる少なくとも２種類の維持パルスを発生させるとともに、維持期間の最後に、立ち上がりが急峻な維持パルスを２回以上連続して走査電極にのみ印加し、立ち上がりが急峻な維持パルス以外は、立ち上がりがより緩やかな維持パルスを印加し、全セル初期化期間を有するサブフィールドの直前のサブフィールドにおいて、１種類のより緩やかな維持パルスを発生させることを特徴とする。
これにより、書込みに必要な電圧を増大させることなく安定した書込み放電を発生させることができる。
以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
（実施の形態）
図１は、本発明の実施の形態におけるパネル１０の構造を示す分解斜視図である。ガラス製の前面板２１上には、走査電極２２と維持電極２３とからなる表示電極対２８が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２４が形成され、その誘電体層２４上に保護層２５が形成されている。背面板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が設けられている。
これら前面板２１と背面板３１とは、微小な放電空間を挟んで表示電極対２８とデータ電極３２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。本実施の形態においては、輝度向上のためにキセノン分圧を約１０％とした放電ガスが用いられている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２８とデータ電極３２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。また、放電ガスの混合比率も上述したものに限られるわけではなく、その他の混合比率であってもよい。
図２は、本発明の実施の形態におけるパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。
次に、パネル１０を駆動するための駆動電圧波形とその動作について説明する。本実施の形態におけるプラズマディスプレイ装置は、サブフィールド法、すなわち１フィールド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う。それぞれのサブフィールドは、初期化期間、書込み期間および維持期間を有する。
初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。このときの初期化動作には、全ての放電セルで初期化放電を発生させる全セル初期化動作と、１つ前のサブフィールドで維持放電を行った放電セルで初期化放電を発生させる選択初期化動作とがある。
書込み期間では、後に続く維持期間において発光させるべき放電セルで選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、輝度重みに比例した数の維持パルスを表示電極対２８に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて発光させる。このときの比例定数を「輝度倍率」と呼ぶ。
次に、サブフィールド構成について説明する。図３は、本発明の実施の形態におけるサブフィールド構成を示す駆動波形の概略図である。なお、図３はサブフィールド法における１フィールド間の駆動波形を略式に記したもので、それぞれのサブフィールドの駆動電圧波形は後述する。
図３には、１フィールドを１０のサブフィールド（第１ＳＦ、第２ＳＦ、・・・、第１０ＳＦ）に分割し、各サブフィールドはそれぞれ、例えば（１、２、３、６、１１、１８、３０、４４、６０、８０）の輝度重みを持つサブフィールド構成を示している。また、第１ＳＦの初期化期間では全セル初期化動作を行い（以下、全セル初期化動作を行うサブフィールドを「全セル初期化サブフィールド」と略記する）、第２ＳＦ〜第１０ＳＦの初期化期間では選択初期化動作を行っている（以下、選択初期化動作を行うサブフィールドを「選択初期化サブフィールド」と略記する）。
また各サブフィールドの維持期間においては、それぞれのサブフィールドの輝度重みに所定の輝度倍率を乗じた数の維持パルスが表示電極対２８のそれぞれに印加される。しかし、本実施の形態は、サブフィールド数や各サブフィールドの輝度重みが上記の値に限定されるものではなく、また、画像信号等にもとづいてサブフィールド構成を切換える構成であってもよい。
図４は、本発明の実施の形態におけるパネル１０の各電極に印加する駆動電圧波形図である。図４には、２つのサブフィールドの駆動電圧波形、全セル初期化サブフィールドと選択初期化サブフィールドとを示しているが、他のサブフィールドにおける駆動電圧波形もほぼ同様である。
まず、全セル初期化サブフィールドである第１ＳＦについて説明する。
第１ＳＦの初期化期間前半部では、データ電極Ｄ１〜Ｄｍ、維持電極ＳＵ１〜ＳＵｎにそれぞれ０（Ｖ）を印加し、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧を印加する。
この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上部および維持電極ＳＵ１〜ＳＵｎ上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎに正の電圧Ｖｅ１を印加し、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部の負の壁電圧および維持電極ＳＵ１〜ＳＵｎ上部の正の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上部の正の壁電圧は書込み動作に適した値に調整される。以上により、全ての放電セルに対して初期化放電を行う全セル初期化動作が終了する。
続く書込み期間では、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ２を、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｃを印加する。
まず、１行目の走査電極ＳＣ１に負の走査パルス電圧Ｖａを印加するとともに、データ電極Ｄ１〜Ｄｍのうち１行目に発光させるべき放電セルのデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄを印加する。このときデータ電極Ｄｋ上と走査電極ＳＣ１上との交差部の電圧差は、外部印加電圧の差（Ｖｄ−Ｖａ）にデータ電極Ｄｋ上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなり放電開始電圧を超える。そして、データ電極Ｄｋと走査電極ＳＣ１との間および維持電極ＳＵ１と走査電極ＳＣ１との間に書込み放電が起こり、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。
このようにして、１行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Ｖｄを印加しなかったデータ電極Ｄ１〜Ｄｍと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をｎ行目の放電セルに至るまで行い、書込み期間が終了する。
続く維持期間では、まず走査電極ＳＣ１〜ＳＣｎに正の維持パルス電圧Ｖｓを印加するとともに維持電極ＳＵ１〜ＳＵｎに０（Ｖ）を印加する。すると前の書込み期間で書込み放電を起こした放電セルでは、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差が維持パルス電圧Ｖｓに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差が加算されたものとなり放電開始電圧を超える。
そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらにデータ電極Ｄｋ上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
続いて、走査電極ＳＣ１〜ＳＣｎには０（Ｖ）を、維持電極ＳＵ１〜ＳＵｎには維持パルス電圧Ｖｓをそれぞれ印加する。すると、維持放電を起こした放電セルでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との電圧差が放電開始電圧を超えるので再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が起こり、維持電極ＳＵｉ上に負の壁電圧が蓄積され走査電極ＳＣｉ上に正の壁電圧が蓄積される。以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに交互に輝度重みに輝度倍率を乗じた数の維持パルスを印加し、表示電極対の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。
そして、維持期間の最後には走査電極ＳＣ１〜ＳＣｎに電圧Ｖｓを印加してから所定時間Ｔｈ１後に維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ１を印加することで、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間にいわゆる細幅パルス状の電圧差を与えて、データ電極Ｄｋ上の正の壁電圧を残したまま、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧の一部または全部を消去している。具体的には、維持電極ＳＵ１〜ＳＵｎを一旦０（Ｖ）に戻した後、走査電極ＳＣ１〜ＳＣｎに維持パルス電圧Ｖｓを印加する。すると、維持放電を起こした放電セルの維持電極ＳＵｉと走査電極ＳＣｉとの間で維持放電が起こる。そしてこの放電が収束する前、すなわち放電で発生した荷電粒子が放電空間内に十分残留している間に維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ１を印加する。これにより維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧差が（Ｖｓ−Ｖｅ１）の程度まで弱まる。すると、データ電極Ｄｋ上の正の壁電荷を残したまま、走査電極ＳＣ１〜ＳＣｎ上と維持電極ＳＵ１〜ＳＵｎ上との間の壁電圧はそれぞれの電極に印加した電圧の差（Ｖｓ−Ｖｅ１）の程度まで弱められる。以下、この放電を「消去放電」と呼ぶ。
このように、最後の維持放電、すなわち消去放電を発生させるための電圧Ｖｓを走査電極ＳＣ１〜ＳＣｎに印加した後、表示電極対の電極間の電位差を緩和するための電圧Ｖｅ１を維持電極ＳＵ１〜ＳＵｎに印加する。こうして維持期間における維持動作が終了する。
次に、選択初期化サブフィールドである第２ＳＦの動作について説明する。
第２ＳＦの選択初期化期間では、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ１を、データ電極Ｄ１〜Ｄｍに０（Ｖ）をそれぞれ印加したまま、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｉ３’から電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧を印加する。
すると前のサブフィールドの維持期間で維持放電を起こした放電セルでは微弱な初期化放電が発生し、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧が弱められる。またデータ電極Ｄｋに対しては、直前の維持放電によってデータ電極Ｄｋ上に十分な正の壁電圧が蓄積されているので、この壁電圧の過剰な部分が放電され、書込み動作に適した壁電圧に調整される。
一方、前のサブフィールドで維持放電を起こさなかった放電セルについては放電することはなく、前のサブフィールドの初期化期間終了時における壁電荷がそのまま保たれる。このように選択初期化動作は、直前のサブフィールドの維持期間で維持動作を行った放電セルに対して選択的に初期化放電を行う動作である。
続く書込み期間の動作は全セル初期化サブフィールドの書込み期間の動作と同様であるため説明を省略する。続く維持期間の動作も維持パルスの数を除いて同様である。
なお、本実施の形態では、維持期間において、一方の維持パルスの立ち上がりを他方の維持パルスよりも急峻にした少なくとも２種類の維持パルスを発生させる構成とする（以下、立ち上がりが急峻な維持パルスを「第２の維持パルス」と表記し、他方の維持パルスを「第１の維持パルス」と表記する）。そして、輝度重みが所定の値（本実施の形態では１０）以上のサブフィールド（本実施の形態では第５ＳＦ以上、ただし、全セル初期化サブフィールドである第１ＳＦの直前のサブフィールドである第１０ＳＦを除く）の維持期間の最後において、第２の維持パルスを５回連続して走査電極ＳＣ１〜ＳＣｎに印加する構成とする。これにより、書込みに必要な電圧を増大させることなく安定した書込み放電を発生させている。
次に、本実施の形態におけるパネルの駆動方法について説明する。
図５は、本発明の実施の形態における第１の維持パルスおよび第２の維持パルスの概略を示す波形図である。ここで、以下の維持パルスの説明において、「立ち上がり時間」、「立ち下がり時間」とは、維持パルスを立ち上げるため、または維持パルスを立ち下げるために、後述する電力回収部１１０または電力回収部２１０を動作させる期間のことであり、電力回収部１１０または電力回収部２１０を動作させる期間が短い場合を「急峻」と表し、長い場合を「緩やか」と表す。本実施の形態では、基準となる第１の維持パルスの立ち上がり時間を約５５０ｎｓｅｃとし、第２の維持パルスの立ち上がり時間を約３００ｎｓｅｃとしている。こうして、第２の維持パルスを第１の維持パルスよりも急峻な立ち上がりとしている。なお、立ち下がり時間は、第１の維持パルスと第２の維持パルスとで互いに等しく、ともに約５５０ｎｓｅｃである。
図６は、本発明の実施の形態の維持期間における第１の維持パルスおよび第２の維持パルスの表示電極対２８への印加の様子を示す概略図である。
本実施の形態では、上述したように、維持期間において、第１の維持パルスと、第１の維持パルスよりも立ち上がりが急峻な第２の維持パルスとを発生させ、表示電極対２８に印加する構成としている。このとき、図６に示すように、維持期間の最後において第２の維持パルスを５回連続して走査電極ＳＣ１〜ＳＣｎに印加する構成とする。なお、これらの維持パルスを発生させるための駆動回路および維持パルス発生の詳細については後述するが、この駆動回路は電力回収部と電圧クランプ部とを有しており、電力回収部の駆動時間を制御することで維持パルスの立ち上がりを制御している。
そして、本実施の形態においては、図６に示したパネルの駆動方法を用いることで、書込みに必要な電圧を増大させることなく安定した書込み放電を発生させることを可能としている。
書込み放電を不安定にする主な原因に、放電セル内に形成される壁電荷が十分でない、あるいは、放電セル内に形成される壁電荷の放電セル毎のばらつき、といったことが確認されている。
維持期間において形成される壁電荷は維持放電の強さに依存しているため、弱い維持放電が発生すると、放電セル内に形成される壁電荷も不十分なままとなってしまう。あるいは、維持放電に放電セル毎のばらつきがあると、壁電荷にも放電セル毎のばらつきが生じてしまう。一方、上述したように、選択初期化サブフィールドにおける書込み放電は、直前のサブフィールドの維持期間において形成される壁電荷に依存している。すなわち、放電強度が不十分な維持放電が発生したり、維持放電に放電セル毎のばらつきが生じることで、不安定な書込み放電が発生してしまう。
この、放電強度が不十分な維持放電や維持放電の放電セル毎のばらつきを発生させる原因の１つに、次のようなことがある。
放電セルの点灯率は表示画像に応じて変化するため、表示電極対毎の駆動負荷は表示画像に応じて異なる。このとき電圧印加手段のインピーダンスが高いと、維持パルスの立ち上がり波形にばらつきが生じ、各放電セル間の放電の発生するタイミング（放電開始時間）にばらつきを生じさせる。
また、発光効率を改善するためにキセノン分圧を高めたパネルでは、表示電極対間の放電開始電圧も高くなり、そのため放電の発生するタイミングのばらつきがさらに大きくなる傾向にある。
このように、隣接する放電セル間において放電の発生するタイミングに差があると、先に放電が発生した放電セルと後で放電が発生した放電セルとでは放電の強度が異なってしまう。これは、例えば、先に放電する放電セルの影響を受けて後に放電する放電セルの壁電荷が減少し放電が弱くなる、あるいは、隣接する放電セルの放電の影響を受けることによって一度開始された放電が一旦停止し、印加電圧の上昇によって再び放電を生じるために放電が弱くなる、といったことが原因にある。
こうして、維持放電の放電セル毎のばらつきが生じ、放電が弱められた放電セルでは、放電セル内に形成される壁電荷も不十分なままとなってしまう。そして、これらの現象は、維持パルスの立ち上がりが緩やかになるほど顕著になる。さらに、高精細化、大画面化されたパネルにおいては書込みパルス電圧のパルス幅が短縮されるため、放電遅れや放電ばらつきに対する余裕が失われ、書込み放電がさらに不安定になる傾向にある。
維持放電の放電セル毎のばらつきが生じないように放電の強度を揃え、維持放電において形成される壁電荷をできるだけ均一にするためには、電圧の変化が急峻な状態で放電を生じさせることが有効である。電圧の変化が急峻な状態で放電を生じさせると、放電開始電圧のばらつきが吸収され、各放電セル間の放電の発生するタイミングのばらつきを小さくすることができるからである。これにより放電の強度のばらつきを抑え、維持放電によって形成される壁電荷を均一にさせることができる。
さらに、電圧の変化が急峻な状態で生じる放電は強い放電となるため、放電の発生するタイミングのばらつきを小さくするだけでなく、放電セル内に十分な壁電荷を形成させる働きをも有する。
そこで、本実施の形態においては、放電の発生するタイミングのばらつきを抑えるとともに放電セル内に十分な壁電荷を形成させることを目的に、第２の維持パルスを発生させる。すなわち、第１の維持パルスよりも立ち上がりが急峻な第２の維持パルスを発生させることで、パネルに印加する電圧の変化が急峻な状態で放電を生じさせる。これにより、放電開始電圧のばらつきを吸収して放電セル間の放電の発生するタイミングを揃え、放電セル毎の壁電荷のばらつきを低減するとともに、放電セル内に十分な壁電荷を形成させる。
そして、正常な書込み放電を発生させるために必要な走査パルス電圧が下がるほど、実際に印加する走査パルス電圧Ｖａに対してのマージンが大きくなり、書込み放電を安定して発生させることができる。そこで、本発明者は、正常な書込み放電を発生させるために必要な走査パルス電圧を低減させることができる第２の維持パルスの立ち上がりおよび印加回数を検討する実験を行った。
図７は、本発明の実施の形態における第２の維持パルスと走査パルス電圧との関係を示した図である。図７において、横軸は第２の維持パルスの印加回数を示し、縦軸は続くサブフィールドの書込み期間において正常な書込み放電を発生させるために必要な走査パルス電圧（以下、単に「必要な走査パルス電圧」と略記する）を示す。この実験では、第２の維持パルスの印加回数および第２の維持パルスの立ち上がり時間を変えながら、続くサブフィールドにおける書込み放電において、必要な走査パルス電圧がどのように変化するかを調べた。
なお、この実験では、第１の維持パルスによる駆動を基準とし、第１の維持パルスを順次第２の維持パルスに切換えていくことで、第２の維持パルスの印加回数を増やしていった。また、維持期間の終盤に印加する維持パルスの方が、続くサブフィールドにおける書込み放電により強く影響を与えるため、第１の維持パルスから第２の維持パルスへの切換えは、維持期間の最後の方から順に行った。したがって、例えば、図７における第２の維持パルスの印加回数「４」は、走査電極ＳＣ１〜ＳＣｎおよび維持電極ＳＵ１〜ＳＵｎのそれぞれに印加する維持パルスのうち維持期間の最後の２回分の維持パルスをそれぞれ第２の維持パルスとしたことを表し、第２の維持パルスの印加回数「８」は、同じく最後の４回分の維持パルスをそれぞれ第２の維持パルスとしたことを表す。なお、以下の説明において示される第２の維持パルスの印加に関する数値は、維持期間の最後の方からの印加回数を表すものとする。
また、この実験では、輝度重みが小さいサブフィールド（本実施の形態では第１ＳＦ〜第４ＳＦ）を第２の維持パルスを印加する対象から除き、輝度重みが所定の値（本実施の形態では１０）以上のサブフィールド（本実施の形態では第５ＳＦ以上）を第２の維持パルスを印加する対象とした。また、全セル初期化サブフィールドでは初期化期間において全ての放電セルに対して初期化動作を行い全ての放電セルにおいて壁電荷を再形成するので、全セル初期化サブフィールド（本実施の形態では第１ＳＦ）の直前のサブフィールド（本実施の形態では第１０ＳＦ）も第２の維持パルスを印加する対象から除いた。
このように、この実験では、第５ＳＦ〜第９ＳＦを第２の維持パルスを印加する対象とし、それらのサブフィールドの維持期間において、表示電極対２８に印加する維持パルスを維持期間の最後の方から順に第２の維持パルスに切換えていくことで第２の維持パルスの印加回数を増加させた。そして、第２の維持パルスの印加回数が増加することによって必要な走査パルス電圧がどのように変化するかを調べた。さらに、第２の維持パルスの立ち上がり時間を、２５０ｎｓｅｃ、３００ｎｓｅｃ、３５０ｎｓｅｃの３通りで切換えて各立ち上がり時間でそれぞれ上述と同様の実験を行い、第２の維持パルスの立ち上がりの急峻さを変えることで必要な走査パルス電圧がどのように変化するかについても調べた。
また、この実験では、５０インチ、表示電極対数１０８０対のパネルを、パネル温度を７０℃にして使用した。
そして、この実験からは、次のようなことが明らかとなった。
まず、第２の維持パルスの印加回数が増えるほど、必要な走査パルス電圧は低減された。これにより、維持放電の強度を１回変える程度では壁電荷の状態は遷移しにくく、強い維持放電を連続して発生させることが必要であることがわかった。
次に、その傾向は徐々に頭打ちとなり、第２の維持パルスの印加回数が１０回以上になると、必要な走査パルス電圧を低減させる効果は非常に緩やかになることがわかった。
さらに、第２の維持パルスの立ち上がり時間を短くするほど、正常な書込み放電を発生させるために必要な走査パルス電圧は低下するが、立ち上がり時間が３５０ｎｓｅｃのときと３００ｎｓｅｃのときとで顕著な差が生じるのに対し、立ち上がり時間が３００ｎｓｅｃのときと２５０ｎｓｅｃのときとでは、その差が小さいことがわかった。
維持パルスの立ち上がりを急峻にすると、その分電力回収部の駆動時間が減少して電力回収率が低下し、消費電力の削減効果が損なわれる。したがって、第２の維持パルスを発生させる回数はできるだけ少ない方がよく、かつ第２の維持パルスの立ち上がり時間も、必要な走査パルス電圧を低減させる効果が得られる範囲でできるだけ緩やかである方がよい。そして、この実験からは、立ち上がり時間を３００ｎｓｅｃにした第２の維持パルスを、走査電極ＳＣ１〜ＳＣｎおよび維持電極ＳＵ１〜ＳＵｎへそれぞれ５回ずつ印加すれば十分な効果が得られることがわかった。
一方、ある放電セルにおいて強い書込み放電が発生すると、その放電セルに隣接する書込みを行わない放電セルでは、その放電の影響を受けて壁電荷が減少（以下、「電荷抜け」とも記す）することが確認されている。そして、高精細化により放電セルが微細化されたパネルではさらにそれが顕著になる。
選択初期化動作を行うサブフィールドでは、直前のサブフィールドの維持期間で維持動作を行った放電セルに対して選択的に初期化放電を行うため、直前のサブフィールドで維持放電を起こさなかった放電セルについては放電することはなく、直前のサブフィールドの初期化期間終了時における壁電荷が書込みに利用される。したがって、発光を生じさせない放電セルにおける壁電荷が、隣接する放電セルに発生した強い書込み放電により減少すると、次のサブフィールドが選択初期化動作を行うサブフィールドであれば、そのサブフィールドにおいて書込みに必要な壁電圧が不足し、書込み動作時に放電不良を発生させる恐れがある。
そこで、本発明者は、書込み動作時において、必要な走査パルス電圧の低減効果を弱めることなく安定した書込み放電を発生させることができ、かつ、書込み放電の放電強度を、隣接する放電セルの壁電荷を減少させない程度に抑えることができる方法がないかを検討する実験を行った。
図８は、本発明の実施の形態における第２の維持パルスの印加回数と走査パルス電圧との関係を示した図である。図８において、横軸は第２の維持パルスの印加回数を示し、縦軸は続くサブフィールドの書込み期間における必要な走査パルス電圧を示す。
この実験では、第２の維持パルスを、走査電極ＳＣ１〜ＳＣｎだけに印加したときと維持電極ＳＵ１〜ＳＵｎだけに印加したときとで、必要な走査パルス電圧にどのような差が生じるかを比較した。
なお、この実験では、図７に示した実験結果にもとづき、第２の維持パルスの立ち上がり時間を３００ｎｓｅｃに設定した。また、同じく第２の維持パルスを走査電極ＳＣ１〜ＳＣｎおよび維持電極ＳＵ１〜ＳＵｎへそれぞれ５回ずつ印加すれば十分な効果が得られるという実験結果から、第２の維持パルスを走査電極ＳＣ１〜ＳＣｎだけに５回印加したときと、維持電極ＳＵ１〜ＳＵｎだけに５回印加したときとで必要な走査パルス電圧にどのような違いが生じるかを調べた。
また、この実験では、図７に示した実験と同様に、第５ＳＦ〜第９ＳＦの維持期間を第２の維持パルスを印加する対象とした。また、図７の実験で用いたパネルと同じ構成のパネルを条件を同じにして使用した。また、図８には、図７に示した実験結果のうちの第２の維持パルスの立ち上がり時間を３００ｎｓｅｃにしたものを、本実験結果との比較用として併記した。
そして、この実験から次のような結果が得られた。図８に示すように、次のサブフィールドにおける必要な走査パルス電圧は、維持電極ＳＵ１〜ＳＵｎだけに第２の維持パルスを印加したときが約１１１（Ｖ）であったのに対し、走査電極ＳＣ１〜ＳＣｎだけに第２の維持パルスを印加したときには約１０６（Ｖ）と、約５（Ｖ）の差があった。そして、図８からもわかるように、この約１０６（Ｖ）という数値は、走査電極ＳＣ１〜ＳＣｎおよび維持電極ＳＵ１〜ＳＵｎに第２の維持パルスをそれぞれ４回ずつ印加したときに得られる低減効果とほぼ等しい。すなわち、この実験からは、走査電極ＳＣ１〜ＳＣｎに第２の維持パルスを印加するだけで、十分な効果を得られることがわかった。
維持放電を発生させる際、走査電極ＳＣ１〜ＳＣｎに印加する維持パルス電圧と維持電極ＳＵ１〜ＳＵｎに印加する維持パルス電圧とが同じ波形であれば、走査電極ＳＣ１〜ＳＣｎ上に形成される壁電荷と維持電極ＳＵ１〜ＳＵｎ上に形成される壁電荷とはほぼ等しくなる。一方で、いずれか一方の電極にのみ立ち上がりが急峻な維持パルス電圧を印加した場合、立ち上がりが急峻な維持パルス電圧を印加した電極上により多くの壁電荷が蓄積される。
書込み動作では、上述したように、走査電極ＳＣｉとデータ電極Ｄｋとの間に放電を発生させるために必要な電圧を印加して放電を発生させ、その放電をきっかけにして走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に放電を発生させている。すなわち、書込み放電の発生に関しては、維持電極ＳＵ１〜ＳＵｎ上に形成される壁電荷よりも走査電極ＳＣ１〜ＳＣｎ上に形成される壁電荷の方がより大きい影響を与える。
したがって、走査電極ＳＣ１〜ＳＣｎ上により多くの壁電荷を形成する方が、必要な走査パルス電圧を低減させる効果をより高めることができる。すなわち、第２の維持パルスの印加が走査電極ＳＣ１〜ＳＣｎだけであったとしても、書込み放電の発生に影響を与える走査電極ＳＣ１〜ＳＣｎ上の壁電荷が十分に形成されるので、必要な走査パルス電圧を十分に低減することができる。
一方、維持電極ＳＵ１〜ＳＵｎ上に形成される壁電荷は、書込み放電の際に走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に発生する放電に影響を与える。すなわち、必要な走査パルス電圧を低減させる効果よりも、放電強度を大きくする方により影響を与える。したがって、維持電極ＳＵ１〜ＳＵｎに第２の維持パルスを印加しなければ、維持電極ＳＵ１〜ＳＵｎ上に形成される壁電荷を抑制し、書込み放電の放電強度を下げる効果が期待できる。
そこで、本発明者は、走査電極ＳＣ１〜ＳＣｎだけに第２の維持パルスを印加したときに電荷抜けによって生じる書込み不良がどの程度改善するのかを検討する実験を行った。
図９は、本発明の実施の形態における第２の維持パルスの印加条件を変えた場合の電圧Ｖｅ２の変化を示した図である。図９において、横軸は第２の維持パルスの印加の条件を示し、縦軸は続くサブフィールドの書込み期間において電荷抜けによる書込み不良が発生しない電圧Ｖｅ２の上限値を示す。この実験では、第２の維持パルスを印加する条件を変えながら、続くサブフィールドにおける書込み放電において、電荷抜けによる書込み不良が発生しない電圧Ｖｅ２がどのように変化するかを調べた。
なお、書込み動作時においては、維持電極ＳＵ１〜ＳＵｎに印加する電圧Ｖｅ２が高くなるほど放電セルへの印加電圧は上昇するため、書込み放電は安定して発生する。一方で、電圧Ｖｅ２が高いほど書込み放電は強く発生し、電荷抜けが起こりやすくなる。逆に、維持電極ＳＵ１〜ＳＵｎに印加する電圧Ｖｅ２を低くすると、書込み放電の放電強度が下がり電荷抜けは起こりにくくなるが、放電そのものが不安定になる。そして、図９に示した電圧Ｖｅ２は、放電セルに印加する電圧Ｖｅ２の、電荷抜けを発生させない上限値を示したものである。この電圧Ｖｅ２が低ければ、電荷抜けが発生しやすいため、放電セルに印加する電圧を高めることができず、書込み放電が不安定になりやすい。逆に、この電圧Ｖｅ２が高ければ、電荷抜けが発生しにくいので、放電セルに印加する電圧を高めることができ、安定した書込み放電を発生させることができる。
この実験では、通常駆動（第１の維持パルスだけを用いた駆動）、第５ＳＦ〜第９ＳＦの書込み期間において走査電極ＳＣ１〜ＳＣｎ、維持電極ＳＵ１〜ＳＵｎのそれぞれに第２の維持パルスを５回ずつ印加した場合、第５ＳＦ〜第９ＳＦの書込み期間において走査電極ＳＣ１〜ＳＣｎだけに第２の維持パルスを５回印加した場合、第７ＳＦ〜第９ＳＦの書込み期間において走査電極ＳＣ１〜ＳＣｎだけに第２の維持パルスを５回印加した場合、の４つの条件でパネルを駆動した。そして、それぞれの駆動条件において徐々に電圧Ｖｅ２を上昇させながら、電荷抜けによる書込み不良の発生の有無を調べるという方法で、電荷抜けが発生しない電圧Ｖｅ２の上限値を調べた。
なお、この実験では、図８に示した実験と同様に第２の維持パルスの立ち上がり時間は３００ｎｓｅｃに設定した。また、図７、図８で用いたパネルと同じ構成のパネルを同じ条件にして使用した。
その結果、電荷抜けによる書込み不良が発生しない電圧Ｖｅ２は、第１の維持パルスだけを用いた通常駆動の場合は約１８０（Ｖ）であったが、第５ＳＦ〜第９ＳＦの書込み期間において走査電極ＳＣ１〜ＳＣｎ、維持電極ＳＵ１〜ＳＵｎのそれぞれに第２の維持パルスを５回ずつ印加した場合には約１６１（Ｖ）と、通常駆動の場合と比べて約１９（Ｖ）低くなるという結果が得られた。これは、その分電荷抜けが発生しやすくなったことを表す。これにより、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとにそれぞれ第２の維持パルスを印加すると、必要な走査パルス電圧を低減できる代わりに電荷抜けが発生しやすくなることが明らかとなった。
一方、図８に示した実験と同様に、第５ＳＦ〜第９ＳＦの書込み期間において走査電極ＳＣ１〜ＳＣｎだけに第２の維持パルスを５回印加した場合には、電荷抜けによる書込み不良が発生しない電圧Ｖｅ２は約１７４（Ｖ）であり、通常駆動と比較した場合の差は約６（Ｖ）程度に抑えられるという結果が得られた。すなわち、走査電極ＳＣ１〜ＳＣｎだけに第２の維持パルスを印加した場合、上述した効果、すなわち必要な走査パルス電圧を削減しつつ書込み放電の放電強度を下げて電荷抜けを抑える効果が得られることが確認された。
そして、第２の維持パルスを印加するサブフィールドをさらに制限し、第７ＳＦ〜第９ＳＦの書込み期間において走査電極ＳＣ１〜ＳＣｎに第２の維持パルスを５回印加した場合には、電荷抜けによる書込み不良が発生しない電圧Ｖｅ２は約１８０（Ｖ）となり、通常駆動の場合とほぼ同様になるという結果が得られた。
そこで、本発明者は、走査電極ＳＣ１〜ＳＣｎだけに第２の維持パルスを５回印加するという条件を共通にし、第２の維持パルスを印加するサブフィールドを変えたときに、必要な走査パルス電圧がどのように変化するかを検討する実験を行った。
図１０は、本発明の実施の形態における第２の維持パルスを印加するサブフィールドを変えた場合の走査パルス電圧の変化を示した図である。図１０において、横軸は第２の維持パルスを印加するサブフィールドを示し、縦軸は続くサブフィールドの書込み期間における必要な走査パルス電圧を示す。この実験では、第２の維持パルスを印加するサブフィールドを第５ＳＦ〜第９ＳＦの間で変えながら、続くサブフィールドにおける書込み放電において、必要な走査パルス電圧がどのように変化するかを調べた。
なお、この実験では、図８、図９に示した実験と同様に第２の維持パルスの立ち上がり時間は３００ｎｓｅｃに設定した。また、図７〜図９で用いたパネルと同じ構成のパネルを同じ条件にして使用した。また、図７に示した実験と同様に全セル初期化サブフィールド（本実施の形態では第１ＳＦ）の直前のサブフィールドである第１０ＳＦを第２の維持パルスを印加する対象から除いた。
この実験では、第２の維持パルスを印加するサブフィールドを、第５ＳＦ〜第９ＳＦにした場合、第６ＳＦ〜第９ＳＦにした場合、第７ＳＦ〜第９ＳＦにした場合、第８ＳＦ〜第９ＳＦにした場合、第９ＳＦだけにした場合、および第１の維持パルスだけを用いた通常駆動の６つの条件でパネルを駆動した。
その結果、図１０に示すように、必要な走査パルス電圧は、第２の維持パルスを印加するサブフィールドを第５ＳＦ〜第９ＳＦにした場合と第６ＳＦ〜第９ＳＦにした場合と第７ＳＦ〜第９ＳＦにした場合とで差がなく、それ以降は第２の維持パルスを印加するサブフィールド数を減らすにつれて必要な走査パルス電圧が上昇することがわかった。
したがって、図９および図１０に示した結果より、第２の維持パルスを印加するサブフィールドを第７ＳＦ〜第９ＳＦにすることで最も高い効果が得られることがわかった。
以上述べたように、本実施の形態では、立ち上がりが急峻な第２の維持パルスを所定のサブフィールドの維持期間の最後において、所定の回数連続して表示電極対の一方の電極に印加する。例えば、立ち上がり時間を約３００ｎｓｅｃにした第２の維持パルスを、第７ＳＦ〜第９ＳＦの維持期間の最後において、５回連続して走査電極ＳＣ１〜ＳＣｎに印加する構成とする。これにより、維持期間の最後に強い維持放電を発生させて放電セル内に十分な壁電荷を形成し、続くサブフィールドにおける書込み期間において、書込みに必要な電圧を増大させることなく書込み放電を安定に発生させるとともに、その放電強度を、隣接する放電セルにおいて電荷抜けによる書込み不良が発生しない程度に抑えることが可能となる。
なお、上述した各数値は実験に用いたパネルの特性やサブフィールド構成等に依存した数値であり、何らこれらの数値に限定されるものではなく、パネルの特性やサブフィールド構成、プラズマディスプレイ装置の仕様等に応じて最適な値に設定することが望ましい。
次に、本実施の形態におけるプラズマディスプレイ装置の回路構成について説明する。
図１１は、本発明の実施の形態におけるパネルを駆動するための駆動回路の回路ブロック図である。プラズマディスプレイ装置１は、パネル１０、画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３、維持電極駆動回路５４、タイミング発生回路５５および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。
画像信号処理回路５１は、入力された画像信号ｓｉｇをサブフィールド毎の発光・非発光を示す画像データに変換する。データ電極駆動回路５２はサブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し各データ電極Ｄ１〜Ｄｍを駆動する。
タイミング発生回路５５は水平同期信号Ｈおよび垂直同期信号Ｖをもとにして各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。そして、上述したように、本実施の形態においては、維持期間において走査電極ＳＣ１〜ＳＣｎおよび維持電極ＳＵ１〜ＳＵｎに印加する２種類の維持パルスを発生させており、それに応じたタイミング信号を走査電極駆動回路５３および維持電極駆動回路５４に出力する。これにより、書込み動作を安定させる制御を行う。
走査電極駆動回路５３は、維持期間において走査電極ＳＣ１〜ＳＣｎに印加する維持パルスを発生するための維持パルス発生回路１００を有し、タイミング信号にもとづいて各走査電極ＳＣ１〜ＳＣｎをそれぞれ駆動する。維持電極駆動回路５４は、初期化期間において維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ１を印加する回路と、書込み期間において維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ２を印加する回路と、維持期間において維持電極ＳＵ１〜ＳＵｎに印加する維持パルスを発生するための維持パルス発生回路２００とを有し、タイミング信号にもとづいて維持電極ＳＵ１〜ＳＵｎを駆動する。
次に、維持パルス発生回路１００、維持パルス発生回路２００の詳細とその動作について説明する。図１２は、本発明の実施の形態における維持パルス発生回路１００、維持パルス発生回路２００の回路図である。なお、図１２にはパネル１０の電極間容量をＣｐとして示し、走査パルスおよび初期化電圧波形を発生させる回路は省略している。
維持パルス発生回路１００は、電力回収部１１０とクランプ部１２０とを備えている。
電力回収部１１０は、電力回収用のコンデンサＣ１０、スイッチング素子Ｑ１１、Ｑ１２、逆流防止用のダイオードＤ１１、ダイオードＤ１２、共振用のインダクタＬ１０を有している。また、クランプ部１２０は、電圧値がＶｓである電源ＶＳに走査電極ＳＣ１〜ＳＣｎをクランプするためのスイッチング素子Ｑ１３、および走査電極ＳＣ１〜ＳＣｎを接地電位にクランプするためのスイッチング素子Ｑ１４を有している。そして電力回収部１１０およびクランプ部１２０は、走査パルス発生回路（維持期間中は短絡状態となるため図示せず）を介してパネル１０の電極間容量Ｃｐの一端である走査電極ＳＣ１〜ＳＣｎに接続されている。
電力回収部１１０は、電極間容量ＣｐとインダクタＬ１０とをＬＣ共振させて維持パルスの立ち上がりおよび立ち下がりを行う。維持パルスの立ち上がり時には、電力回収用のコンデンサＣ１０に蓄えられている電荷をスイッチング素子Ｑ１１、ダイオードＤ１１およびインダクタＬ１０を介して電極間容量Ｃｐに移動する。維持パルスの立ち下がり時には、電極間容量Ｃｐに蓄えられた電荷を、インダクタＬ１０、ダイオードＤ１２およびスイッチング素子Ｑ１２を介して電力回収用のコンデンサＣ１０に戻す。こうして走査電極ＳＣ１〜ＳＣｎへ維持パルスを印加する。このように、電力回収部１１０は電源から電力を供給されることなくＬＣ共振によって走査電極ＳＣ１〜ＳＣｎの駆動を行うため、理想的には消費電力が０となる。なお、電力回収用のコンデンサＣ１０は電極間容量Ｃｐに比べて十分に大きい容量を持ち、電力回収部１１０の電源として働くように、電源ＶＳの電圧値Ｖｓの半分の約Ｖｓ／２に充電されている。
電圧クランプ部１２０は、スイッチング素子Ｑ１３を介して走査電極ＳＣ１〜ＳＣｎを電源ＶＳに接続し、走査電極ＳＣ１〜ＳＣｎを電圧Ｖｓにクランプする。また、スイッチング素子Ｑ１４を介して走査電極ＳＣ１〜ＳＣｎを接地し、０（Ｖ）にクランプする。このようにして電圧クランプ部１２０は走査電極ＳＣ１〜ＳＣｎを駆動する。したがって、電圧クランプ部１２０による電圧印加時のインピーダンスは小さく、強い維持放電による大きな放電電流を安定して流すことができる。
こうして維持パルス発生回路１００は、スイッチング素子Ｑ１１、スイッチング素子Ｑ１２、スイッチング素子Ｑ１３、スイッチング素子Ｑ１４を制御することによって電力回収部１１０と電圧クランプ部１２０とを用いて走査電極ＳＣ１〜ＳＣｎに維持パルスを印加する。なお、これらのスイッチング素子は、ＭＯＳＦＥＴやＩＧＢＴ等の一般に知られた素子を用いて構成することができる。
維持パルス発生回路２００は、電力回収用のコンデンサＣ２０、スイッチング素子Ｑ２１、スイッチング素子Ｑ２２、逆流防止用のダイオードＤ２１、ダイオードＤ２２、共振用のインダクタＬ２０を有する電力回収部２１０と、維持電極ＳＵ１〜ＳＵｎを電圧Ｖｓにクランプするためのスイッチング素子Ｑ２３および維持電極ＳＵ１〜ＳＵｎを接地電位にクランプするためのスイッチング素子Ｑ２４を有するクランプ部２２０とを備え、パネル１０の電極間容量Ｃｐの一端である維持電極ＳＵ１〜ＳＵｎに接続されている。なお、維持パルス発生回路２００の動作は維持パルス発生回路１００と同様であるので説明を省略する。
また、図１２には、表示電極対の電極間の電位差を緩和するための電圧Ｖｅ１を発生する電源ＶＥ１、電圧Ｖｅ２を発生する電源ＶＥ２、電圧Ｖｅ１を維持電極ＳＵ１〜ＳＵｎに印加するためのスイッチング素子Ｑ２６、スイッチング素子Ｑ２７、電圧Ｖｅ２を維持電極ＳＵ１〜ＳＵｎに印加するためのスイッチング素子Ｑ２８、スイッチング素子Ｑ２９も合わせて示している。
なお、電力回収部１１０のインダクタＬ１０とパネル１０の電極間容量ＣｐとのＬＣ共振の周期、および電力回収部２１０のインダクタＬ２０と同電極間容量ＣｐとのＬＣ共振の周期（以下、「共振周期」と記す）は、インダクタＬ１０、インダクタＬ２０のインダクタンスをそれぞれＬとすれば、計算式「２π√（ＬＣｐ）」によって求めることができる。そして、本実施の形態では、電力回収部１１０、電力回収部２１０における共振周期が約１１００ｎｓｅｃになるようにインダクタＬ１０、インダクタＬ２０を設定している。
次に、第１の維持パルスおよび第２の維持パルスを発生させるための維持パルス発生回路の動作を、図１３、図１４を用いて説明する。
まず、基準パルスである第１の維持パルスについて説明する。図１３は、本発明の実施の形態における第１の維持パルスの波形図である。なお、ここでは走査電極ＳＣ１〜ＳＣｎ側の維持パルス発生回路１００について説明するが、維持電極ＳＵ１〜ＳＵｎ側の維持パルス発生回路２００も同様の回路構成であり、その動作もほぼ同様である。また、以下のスイッチング素子の動作説明においては、導通させる動作を「ＯＮ」、遮断させる動作を「ＯＦＦ」と表記する。
（期間Ｔ１１）
時刻ｔ１でスイッチング素子Ｑ１１をＯＮにする。すると、電力回収用のコンデンサＣ１０からスイッチング素子Ｑ１１、ダイオードＤ１１、インダクタＬ１０を通して走査電極ＳＣ１〜ＳＣｎへ電荷が移動し始め、走査電極ＳＣ１〜ＳＣｎの電圧が上がり始める。インダクタＬ１０と電極間容量Ｃｐとは共振回路を形成しているので、時刻ｔ１から共振周期の約１／２の時間が経過した時刻において走査電極ＳＣ１〜ＳＣｎの電圧はＶｓ付近まで上昇する。そして、上述したように本実施の形態においては、インダクタＬ１０と電極間容量Ｃｐとの共振周期は約１１００ｎｓｅｃに設定されており、第１の維持パルスにおいては、走査電極ＳＣ１〜ＳＣｎに印加する維持パルスの立ち上がり時間、すなわち時刻ｔ１から時刻ｔ２１までの期間Ｔ１１の時間はその共振周期の１／２の約５５０ｎｓｅｃに設定されている。
（期間Ｔ２１）
そして、時刻ｔ１から共振周期の約１／２の時間が経過した時刻ｔ２１でスイッチング素子Ｑ１３をＯＮにする。
すると、走査電極ＳＣ１〜ＳＣｎはスイッチング素子Ｑ１３を通して電源ＶＳへ接続されるため、走査電極ＳＣ１〜ＳＣｎは電圧Ｖｓにクランプされる。走査電極ＳＣ１〜ＳＣｎが電圧Ｖｓにクランプされると、書込み放電を起こした放電セルでは走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間の電圧差が放電開始電圧を超え、維持放電が発生する。なお、この電源ＶＳへのクランプ期間が短すぎると、維持放電に伴って形成される壁電圧が不足し、維持放電を継続して発生させることができなくなる。逆に、長すぎると維持パルスの繰返し周期が長くなってしまい、必要な数の維持パルスを表示電極対に印加できなくなる。そのため実用的には電源ＶＳへのクランプ期間を８００ｎｓｅｃ〜１５００ｎｓｅｃ程度に設定することが望ましい。そして、本実施の形態においては、期間Ｔ２１を約１０００ｎｓｅｃに設定している。
（期間Ｔ３１）
時刻ｔ３１でスイッチング素子Ｑ１２をＯＮにする。すると、走査電極ＳＣ１〜ＳＣｎからインダクタＬ１０、ダイオードＤ１２、スイッチング素子Ｑ１２を通してコンデンサＣ１０に電荷が移動し始め、走査電極ＳＣ１〜ＳＣｎの電圧が下がり始める。上述したようにインダクタＬ１０と電極間容量Ｃｐとの共振周期は約１１００ｎｓｅｃに設定されており、第１の維持パルスにおいては、走査電極ＳＣ１〜ＳＣｎに印加する維持パルスの立ち下がり時間、すなわち時刻ｔ３１から時刻ｔ４までの期間Ｔ３１の時間はその共振周期の１／２の約５５０ｎｓｅｃに設定されている。
（期間Ｔ４）
そして、時刻ｔ３１から共振周期の約１／２の時間が経過した時刻ｔ４でスイッチング素子Ｑ１４をＯＮにする。すると、走査電極ＳＣ１〜ＳＣｎはスイッチング素子Ｑ１４を通して直接に接地されるため、走査電極ＳＣ１〜ＳＣｎは０（Ｖ）にクランプされる。
このように、第１の維持パルスの立ち上がり時間および立ち下がり時間は約５５０ｎｓｅｃであり、インダクタＬ１０と電極間容量Ｃｐとの共振周期の約１１００ｎｓｅｃの約１／２に設定されている。
次に、第１の維持パルスよりも立ち上がりが急峻な第２の維持パルスについて説明する。図１４は、本発明の実施の形態における第２の維持パルスの波形図である。
（期間Ｔ１２）
時刻ｔ１でスイッチング素子Ｑ１１をＯＮにする。すると、電力回収用のコンデンサＣ１０からスイッチング素子Ｑ１１、ダイオードＤ１１、インダクタＬ１０を通して走査電極ＳＣ１〜ＳＣｎへ電荷が移動し始め、走査電極ＳＣ１〜ＳＣｎの電圧が上がり始める。そして、第２の維持パルスにおいては、走査電極ＳＣ１〜ＳＣｎに印加する維持パルスの立ち上がり時間、すなわち時刻ｔ１から時刻ｔ２２までの期間Ｔ１２の時間はその共振周期の１／２よりも短い約３００ｎｓｅｃに設定されている。
（期間Ｔ２２）
そして、時刻ｔ２２でスイッチング素子Ｑ１３をＯＮにする。すると、走査電極ＳＣ１〜ＳＣｎはスイッチング素子Ｑ１３を通して直接に電源ＶＳへ接続されるため、走査電極ＳＣ１〜ＳＣｎは電圧Ｖｓにクランプされ、維持放電が発生する。なお、第２の維持パルスでは、第１の維持パルスよりも立ち上がり時間を短くした分だけ期間Ｔ２２を期間Ｔ２１よりも長く設定して約１１５０ｎｓｅｃとし、第１の維持パルスと第２の維持パルスとで立ち上がりから立ち下がりまでのパルス幅が変わらないようにしている。
なお、第２の維持パルスにおいては、（期間Ｔ３１）、（期間Ｔ４）の動作は第１の維持パルスと同様であるため説明を省略する。
このように、第２の維持パルスの立ち上がり時間は約３００ｎｓｅｃと、第１の維持パルスよりも短い時間に設定されており、第１の維持パルスよりも急峻な立ち上がりとなっている。
以上が、本実施の形態における第１の維持パルスおよび第２の維持パルスを発生させるための維持パルス発生回路の動作であり、上述したように、電力回収部による表示電極対への電圧印加を制御するスイッチング素子（具体的には、スイッチング素子Ｑ１１、Ｑ２１）をＯＮに持続する時間を制御することで、立ち上がりの異なる２種類の維持パルスを発生させている。
なお、本発明の実施の形態では、第１ＳＦを全セル初期化サブフィールドとし第２ＳＦ〜第１０ＳＦを選択初期化サブフィールドとするサブフィールド構成を例に挙げて説明を行ったが、必ずしもこのサブフィールド構成に限定されるものではなく、これ以外のサブフィールド構成であってもかまわない。
また、本実施の形態では、維持期間の最後において、第２の維持パルスを５回連続して走査電極ＳＣ１〜ＳＣｎに印加する構成を説明したが、何らこの数値に限定されるものではなく、パネルの特性等に合わせて最適な回数に設定することが望ましい。また、この期間を除く期間においては、走査電極ＳＣ１〜ＳＣｎおよび維持電極ＳＵ１〜ＳＵｎに対して第１の維持パルスのみを印加する構成であってもよく、あるいは第１の維持パルスと第２の維持パルスとを、所定の割合、例えば２：１といった割合になるように周期的に切換えて印加する構成であってもよい。
また、本実施の形態では、輝度重みが所定の値（例えば、１０）以上のサブフィールドである第５ＳＦ以上を第２の維持パルスを連続して印加する対象サブフィールドとしたが、これは、１サブフィールド期間内の総維持パルス数に応じて第２の維持パルスを印加するサブフィールドを定める構成の一実施形態にすぎない。本実施の形態は、１サブフィールド期間内の総維持パルス数に応じて第２の維持パルスを印加するサブフィールドを定めており、例えば、１サブフィールド期間内の総維持パルス数が５０以上になるサブフィールドを第２の維持パルスを印加するサブフィールドとする。これにより、例えば、表示画像の明るさにより輝度倍率を変化させるような構成の場合に、輝度倍率に応じて第２の維持パルスを印加するサブフィールドを変更することが可能となり、表示画像の明るさに応じた制御ができるようになる。
また、本実施の形態では、電力供給用と電力回収用とで同一のインダクタを用いる構成を説明したが、何らこの構成に限定されるものではなく、インダクタンスの異なる複数のインダクタを切換えて用いる構成としてもよい。この構成では、例えば、維持パルスの立ち上がりまたは立ち下がりを急峻にするときに、共振周波数が高い方のインダクタに切換えて駆動する、といったことが可能となる。
また、本発明は、維持期間における最後の維持パルスの電圧波形が上述した電圧波形に限定されるものではない。
また、本実施の形態では放電ガスのキセノン分圧を１０％としたが、他のキセノン分圧であってもよく、その場合、各維持パルスの発生割合はそのパネルに応じた設定にすればよい。
なお、本実施の形態においては、表示電極対数１０８０対の５０インチのパネルを使用して各実験を行っており、本実施の形態において挙げた具体的な各数値は、そのパネルにもとづくものであって、単に一例を挙げたに過ぎない。本実施の形態は何らこれらの数値に限定されるものではなく、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。
以上説明したように、本実施の形態では、立ち上がりが急峻な第２の維持パルスを所定のサブフィールドの維持期間の最後において、所定の回数連続して表示電極対の一方の電極に印加する。例えば、立ち上がり時間を約３００ｎｓｅｃにした第２の維持パルスを、第７ＳＦ〜第９ＳＦの維持期間の最後において、５回連続して走査電極ＳＣ１〜ＳＣｎに印加する構成とする。これにより、維持期間の最後に強い維持放電を発生させて放電セル内に十分な壁電荷を形成し、続くサブフィールドにおける書込み期間において、書込みに必要な電圧を増大させることなく書込み放電を安定に発生させるとともに、その放電強度を、隣接する放電セルにおいて電荷抜けによる書込み不良が発生しない程度に抑えることが可能となる。
本発明は、高精細化・高輝度化されたパネルにおいても書込みに必要な電圧を増大させることなく安定した書込み放電を発生させることができ、プラズマディスプレイ装置およびパネルの駆動方法として有用である。
本発明の実施の形態におけるパネルの構造を示す分解斜視図 同パネルの電極配列図 本発明の実施の形態におけるサブフィールド構成を示す駆動波形の概略図 本発明の実施の形態におけるパネルの各電極に印加する駆動電圧波形図 本発明の実施の形態における第１の維持パルスおよび第２の維持パルスの概略を示す波形図 本発明の実施の形態の維持期間における第１の維持パルスおよび第２の維持パルスの表示電極対への印加の様子を示す概略図 本発明の実施の形態における第２の維持パルスと走査パルス電圧との関係を示した図 本発明の実施の形態における第２の維持パルスの印加回数と走査パルス電圧との関係を示した図 本発明の実施の形態における第２の維持パルスの印加条件を変えた場合の電圧Ｖｅ２の変化を示した図 本発明の実施の形態における第２の維持パルスを印加するサブフィールドを変えた場合の走査パルス電圧の変化を示した図 本発明の実施の形態におけるパネルを駆動するための駆動回路の回路ブロック図 本発明の実施の形態における維持パルス発生回路の回路図 本発明の実施の形態における第１の維持パルスの波形図 本発明の実施の形態における第２の維持パルスの波形図
符号の説明
１ プラズマディスプレイ装置
１０ パネル
２１ 前面板
２２ 走査電極
２３ 維持電極
２４，３３ 誘電体層
２５ 保護層
２８ 表示電極対
３１ 背面板
３２ データ電極
３４ 隔壁
３５ 蛍光体層
５１ 画像信号処理回路
５２ データ電極駆動回路
５３ 走査電極駆動回路
５４ 維持電極駆動回路
５５ タイミング発生回路
１００，２００ 維持パルス発生回路
１１０，２１０ 電力回収部
１２０，２２０ クランプ部
Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４，Ｑ２１，Ｑ２２，Ｑ２３，Ｑ２４，Ｑ２６，Ｑ２７，Ｑ２８，Ｑ２９ スイッチング素子
Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２ ダイオード
Ｃ１０，Ｃ２０ コンデンサ
Ｌ１０，Ｌ２０ インダクタ
Ｃｐ 電極間容量
ＶＥ１，ＶＥ２，ＶＳ 電源

Claims (4)

  1. 走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディスプレイパネルと、
    前記放電セルで初期化放電を発生させる初期化期間と前記放電セルで書込み放電を発生させる書込み期間と維持パルスを前記表示電極対に印加して前記放電セルで維持放電を発生させる維持期間とを有するサブフィールドを１フィールド期間内に複数設けるとともに、前記維持パルスの立ち上がりの傾きを可変して発生する維持パルス発生回路とを備え、
    前記初期化期間は、全ての前記放電セルで初期化放電を発生させる全セル初期化期間または直前のサブフィールドの前記維持期間で維持放電が発生した前記放電セルにのみ初期化放電を発生させる選択初期化期間を有し、
    前記維持パルス発生回路は、前記複数のサブフィールドのうち、前記全セル初期化期間を有するサブフィールドの直前のサブフィールドを除く少なくとも１つのサブフィールドにおいて、立ち上がりの傾きが異なる少なくとも２種類の維持パルスを発生させるとともに、前記維持期間の最後に、立ち上がりが急峻な維持パルスを２回以上連続して前記走査電極にのみ印加し、前記立ち上がりが急峻な維持パルス以外は、立ち上がりがより緩やかな維持パルスを印加し、前記全セル初期化期間を有するサブフィールドの直前のサブフィールドにおいて、１種類のより緩やかな維持パルスを発生させることを特徴とするプラズマディスプレイ装置。
  2. 前記全セル初期化期間は、１フィールド期間内の最初のサブフィールドであることを特徴とする請求項１に記載のプラズマディスプレイ装置。
  3. 走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディスプレイを、前記放電セルで初期化放電を発生させる初期化期間と前記放電セルで書込み放電を発生させる書込み期間と維持パルスを前記表示電極対に印加して前記放電セルで維持放電を発生させる維持期間とを有するサブフィールドを１フィールド期間内に複数設けて駆動するプラズマディスプレイパネルの駆動方法であって、
    前記初期化期間は、全ての前記放電セルで初期化放電を発生させる全セル初期化期間または直前のサブフィールドの前記維持期間で維持放電が発生した前記放電セルにのみ初期化放電を発生させる選択初期化期間を有し、
    前記複数のサブフィールドのうち、前記全セル初期化期間を有するサブフィールドの直前のサブフィールドを除く少なくとも１つのサブフィールドにおいて、立ち上がりの傾きが異なる少なくとも２種類の維持パルスを用いて前記表示電極対を駆動するとともに、維持期間の最後に、立ち上がりが急峻な維持パルスを２回以上連続して前記走査電極にのみ印加し、し、前記立ち上がりが急峻な維持パルス以外は、立ち上がりがより緩やかな維持パルスを印加し、前記全セル初期化期間を有するサブフィールドの直前のサブフィールドにおいて、１種類のより緩やかな維持パルスを発生させることを特徴とするプラズマディスプレイパネルの駆動方法。
  4. 前記全セル初期化期間は、１フィールド期間内の最初のサブフィールドであることを特徴とする請求項３に記載のプラズマディスプレイパネルの駆動方法。
JP2008502769A 2006-07-14 2007-07-06 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 Expired - Fee Related JP5062169B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008502769A JP5062169B2 (ja) 2006-07-14 2007-07-06 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006193824 2006-07-14
JP2006193824 2006-07-14
PCT/JP2007/063558 WO2008007619A1 (fr) 2006-07-14 2007-07-06 Écran plasma et procédé de pilotage de son panneau d'affichage
JP2008502769A JP5062169B2 (ja) 2006-07-14 2007-07-06 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Publications (2)

Publication Number Publication Date
JPWO2008007619A1 JPWO2008007619A1 (ja) 2010-04-22
JP5062169B2 true JP5062169B2 (ja) 2012-10-31

Family

ID=38923180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008502769A Expired - Fee Related JP5062169B2 (ja) 2006-07-14 2007-07-06 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Country Status (5)

Country Link
US (1) US20090284446A1 (ja)
JP (1) JP5062169B2 (ja)
KR (1) KR100941222B1 (ja)
CN (1) CN101356568B (ja)
WO (1) WO2008007619A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4946593B2 (ja) 2007-04-20 2012-06-06 パナソニック株式会社 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR20110026615A (ko) * 2009-09-08 2011-03-16 삼성전자주식회사 잔상을 저감시키는 디스플레이장치 및 그 구동방법

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1165523A (ja) * 1997-08-25 1999-03-09 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法
JP2000172226A (ja) * 1998-12-08 2000-06-23 Fujitsu Ltd プラズマディスプレイパネル装置
JP2001013913A (ja) * 1999-06-30 2001-01-19 Hitachi Ltd 放電式表示装置及びその駆動方法
JP2001013919A (ja) * 1999-06-30 2001-01-19 Fujitsu Ltd 発光効率を向上させた表示パネルの駆動回路
JP2002229508A (ja) * 2001-02-05 2002-08-16 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法
JP2003122294A (ja) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2003263127A (ja) * 2002-03-11 2003-09-19 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2003271089A (ja) * 2002-03-15 2003-09-25 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルおよびその駆動方法
JP2004271877A (ja) * 2003-03-07 2004-09-30 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法
JP2006031024A (ja) * 2004-07-16 2006-02-02 Lg Electronics Inc プラズマディスプレイパネルの駆動方法及びその装置
JP2006195462A (ja) * 2005-01-10 2006-07-27 Lg Electronics Inc プラズマディスプレイ装置及びその駆動方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866349A (en) * 1986-09-25 1989-09-12 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
KR20020060807A (ko) * 2001-01-12 2002-07-19 주식회사 유피디 면방전 플라즈마 디스플레이 패널 구동장치 및 그 방법
KR100396164B1 (ko) * 2001-01-18 2003-08-27 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100472372B1 (ko) * 2002-08-01 2005-02-21 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100574124B1 (ko) * 2002-12-13 2006-04-26 마츠시타 덴끼 산교 가부시키가이샤 플라즈마 디스플레이 패널의 구동 방법
JP4100338B2 (ja) * 2002-12-13 2008-06-11 松下電器産業株式会社 プラズマディスプレイパネルの駆動方法
KR100582205B1 (ko) * 2004-05-06 2006-05-23 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100578975B1 (ko) * 2004-05-28 2006-05-12 삼성에스디아이 주식회사 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
JP4479796B2 (ja) * 2006-07-11 2010-06-09 パナソニック株式会社 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP4946593B2 (ja) * 2007-04-20 2012-06-06 パナソニック株式会社 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1165523A (ja) * 1997-08-25 1999-03-09 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法
JP2000172226A (ja) * 1998-12-08 2000-06-23 Fujitsu Ltd プラズマディスプレイパネル装置
JP2001013913A (ja) * 1999-06-30 2001-01-19 Hitachi Ltd 放電式表示装置及びその駆動方法
JP2001013919A (ja) * 1999-06-30 2001-01-19 Fujitsu Ltd 発光効率を向上させた表示パネルの駆動回路
JP2002229508A (ja) * 2001-02-05 2002-08-16 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法
JP2003122294A (ja) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2003263127A (ja) * 2002-03-11 2003-09-19 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2003271089A (ja) * 2002-03-15 2003-09-25 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルおよびその駆動方法
JP2004271877A (ja) * 2003-03-07 2004-09-30 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法
JP2006031024A (ja) * 2004-07-16 2006-02-02 Lg Electronics Inc プラズマディスプレイパネルの駆動方法及びその装置
JP2006195462A (ja) * 2005-01-10 2006-07-27 Lg Electronics Inc プラズマディスプレイ装置及びその駆動方法

Also Published As

Publication number Publication date
US20090284446A1 (en) 2009-11-19
KR20080054432A (ko) 2008-06-17
WO2008007619A1 (fr) 2008-01-17
CN101356568B (zh) 2011-12-14
JPWO2008007619A1 (ja) 2010-04-22
KR100941222B1 (ko) 2010-02-10
CN101356568A (zh) 2009-01-28

Similar Documents

Publication Publication Date Title
JP4479796B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR101067165B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
JP5092276B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5062169B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR101126870B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
JP2007304259A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5045665B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2008309918A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5115062B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR100980554B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
JP2008209841A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP4923621B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイパネルの駆動装置
JP5062168B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JPWO2007094291A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JPWO2007094293A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5115063B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5136414B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP4835233B2 (ja) プラズマディスプレイ装置
JP5092377B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2008209840A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2009288470A (ja) プラズマディスプレイ装置
JP2009192589A (ja) プラズマディスプレイ装置
WO2009101783A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2009150851A1 (ja) プラズマディスプレイ装置およびその駆動方法
JP2008151837A (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080124

LAPS Cancellation because of no payment of annual fees