WO2008007619A1 - Écran plasma et procédé de pilotage de son panneau d'affichage - Google Patents

Écran plasma et procédé de pilotage de son panneau d'affichage Download PDF

Info

Publication number
WO2008007619A1
WO2008007619A1 PCT/JP2007/063558 JP2007063558W WO2008007619A1 WO 2008007619 A1 WO2008007619 A1 WO 2008007619A1 JP 2007063558 W JP2007063558 W JP 2007063558W WO 2008007619 A1 WO2008007619 A1 WO 2008007619A1
Authority
WO
WIPO (PCT)
Prior art keywords
sustain
discharge
period
pulse
voltage
Prior art date
Application number
PCT/JP2007/063558
Other languages
English (en)
French (fr)
Inventor
Takahiko Origuchi
Hidehiko Shoji
Mitsuo Ueda
Original Assignee
Panasonic Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corporation filed Critical Panasonic Corporation
Priority to JP2008502769A priority Critical patent/JP5062169B2/ja
Priority to CN2007800012064A priority patent/CN101356568B/zh
Priority to US12/092,188 priority patent/US20090284446A1/en
Publication of WO2008007619A1 publication Critical patent/WO2008007619A1/ja

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Definitions

  • the present invention relates to a plasma display device used for a wall-mounted television or a large monitor, and a method of driving a plasma display panel.
  • a typical AC surface discharge type panel as a plasma display panel (hereinafter referred to as "panel"), a large number of discharge cells are formed between a front plate and a back plate disposed opposite to each other.
  • a front plate a plurality of display electrode pairs consisting of a pair of scan electrodes and sustain electrodes are formed in parallel to each other on the front glass substrate, and a dielectric layer and a protective layer are formed to cover the display electrode pairs.
  • the back plate includes a plurality of parallel data electrodes on the back glass substrate, a dielectric layer covering them, and a plurality of partitions on top of the back electrodes, which are parallel to the data electrodes.
  • a phosphor layer is formed on the surface and the side surfaces of the partition walls. Then, the front plate and the back plate are arranged to face each other so that the display electrode pair and the data electrode intersect each other in a three-dimensional manner, and sealed.
  • a discharge gas containing, for example, 5% xenon in a partial pressure ratio is enclosed in the discharge space inside. It is done.
  • a discharge cell is formed in the portion where the display electrode pair and the data electrode face each other. In a panel of such a configuration, ultraviolet light is generated by discharging the gas in each discharge cell, and the ultraviolet light excites the phosphors of red, green and blue colors to perform color display! / !.
  • a sub-field method that is, a method of performing gradation display by combining sub-fields which emit light after dividing one field period into a plurality of sub-fields, is generally used. It is.
  • Each sub-field has an initialization period, an address period, and a sustain period, and generates an initialization discharge during the initialization period to form wall charges necessary for the subsequent address operation on each electrode.
  • an initializing operation for generating an initializing discharge in all discharge cells hereinafter abbreviated as “all cell initializing operation”
  • an initializing discharge in a discharge cell having undergone a sustain discharge are generated.
  • selection initialization operation There is an initialization operation (hereinafter, abbreviated as “selection initialization operation”).
  • address pulse voltage is selectively applied to the discharge cells to be displayed to generate address discharge to form wall charges (hereinafter, this operation is also referred to as “address”).
  • sustain pulses are alternately applied to the display electrode pair consisting of the scan electrode and the sustain electrode, sustain discharge is generated in the discharge cell in which the address discharge has occurred, and the phosphor layer of the corresponding discharge cell is illuminated.
  • an all-cell initializing operation for discharging all discharge cells is performed in an initialization period of one sub-field among a plurality of sub-fields, and the other sub-field initial stage is performed.
  • Patent Document 2 focuses on the fact that each of the display electrode pairs is a capacitive load having an inter-electrode capacitance of the display electrode pair, and uses a resonant circuit including an inductor as a component to set the capacitance between the inductor and the inter-electrode.
  • An electric power recovery circuit is disclosed that performs LC resonance, recovers the charge stored in the interelectrode capacitance in a capacitor for recovering electric power, and reuses the recovered charge for driving a display electrode pair.
  • the address discharge becomes unstable and the display should be performed. Address discharge did not occur in the discharge cell, and problems such as deterioration of image display quality or increase in voltage required to cause address discharge occurred.
  • the voltage applied to the discharge cell at the time of writing is increased to stably generate the address discharge, the discharge cell where the address operation is not performed is affected by the adjacent discharge cell, for example, the wall charge decreases. Then, problems occur such as the writing becoming unstable in the next sub-field.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2000-242224
  • Patent Document 2 Japanese Patent Publication No. 7-109542
  • a panel provided with a plurality of discharge cells having a display electrode pair consisting of scan electrodes and sustain electrodes, a setup period for generating a setup discharge in the discharge cells, and writing in the discharge cells
  • a plurality of subfields each having a writing period for generating a discharge and a sustaining period for causing a sustaining discharge in a discharge cell by marking a sustaining pulse on a display electrode pair are provided in a plurality of field periods, and the rising slope of the sustaining pulse is
  • the sustain pulse generation circuit generates at least two types of sustain pulses having different rising slopes, and at the end of the sustain period, the sustain pulse having a steep rise is generated.
  • the method is characterized by applying to one electrode of the display electrode pair continuously for at least a number of times.
  • FIG. 1 is an exploded perspective view showing a structure of a panel in the embodiment of the present invention.
  • FIG. 2 is an electrode array diagram of the same panel.
  • FIG. 3 is a schematic diagram of drive waveforms showing a sub-field configuration in the embodiment of the present invention.
  • FIG. 4 is a drive voltage waveform diagram applied to each electrode of the panel in the embodiment of the present invention.
  • FIG. 5 is a waveform chart schematically showing the first sustaining pulse and the second sustaining pulse in the embodiment of the present invention.
  • FIG. 6 is a schematic diagram showing how a first sustaining pulse and a second sustaining pulse are applied to the display electrode pair in the sustaining period of the embodiment of the present invention.
  • FIG. 7 is a diagram showing the relationship between the second sustain pulse and the scan pulse voltage in the embodiment of the present invention.
  • FIG. 8 is a diagram showing the relationship between the number of applications of the second sustain pulse and the scan pulse voltage in the embodiment of the present invention.
  • FIG. 9 is a diagram showing a change in voltage Ve2 when the application condition of the second sustaining pulse in the embodiment of the present invention is changed.
  • FIG. 10 is a diagram showing a change in scan pulse voltage when the sub-field to which the second sustain pulse is applied in the embodiment of the present invention is changed.
  • FIG. 11 is a circuit block diagram of a drive circuit for driving a panel in the embodiment of the present invention.
  • FIG. 12 is a circuit diagram of a sustain pulse generating circuit in the embodiment of the present invention.
  • FIG. 13 is a waveform diagram of a first sustain pulse in the embodiment of the present invention.
  • FIG. 14 is a waveform diagram of a second sustain pulse in the embodiment of the present invention. Explanation of sign
  • FIG. 1 is an exploded perspective view showing the structure of panel 10 in accordance with the exemplary embodiment of the present invention.
  • a plurality of display electrode pairs 28 composed of scan electrodes 22 and sustain electrodes 23 are formed on the front plate 21 made of glass.
  • a dielectric layer 24 is formed to cover the scan electrode 22 and the sustain electrode 23, and a protective layer 25 is formed on the dielectric layer 24.
  • a plurality of data electrodes 32 are formed on the back plate 31, a dielectric layer 33 is formed so as to cover the data electrodes 32, and further, parallel-bar-like partitions 34 are formed thereon. Then, on the side surfaces of the partition walls 34 and on the dielectric layer 33, phosphor layers 35 emitting light of red (R), green (G) and blue (B) are provided.
  • the front plate 21 and the back plate 31 are disposed opposite to each other so that the display electrode pair 28 and the data electrode 32 intersect each other across a minute discharge space, and the outer peripheral portion thereof is sealed with a glass frit or the like. Sealed by material.
  • a mixed gas of neon and xenon is enclosed as a discharge gas.
  • a discharge gas with a xenon partial pressure of about 10% is used to improve luminance.
  • the discharge space is divided into a plurality of sections by the barrier ribs 34, and a discharge cell is formed at the intersection of the display electrode pair 28 and the data electrode 32. An image is displayed as the discharge cells discharge and emit light.
  • the structure of panel 10 is not limited to that described above, and may have barrier ribs in the form of stripes, for example. Further, the mixing ratio of the discharge gas may not be limited to those described above, and may be other mixing ratios.
  • FIG. 2 is an electrode array diagram of panel 10 in accordance with the exemplary embodiment of the present invention.
  • n long scan electrodes SCl to SCn (scan electrode 22 in FIG. 1) and n sustain electrodes SUl to SUn (sustain electrodes 23 in FIG. 1) are arranged in the row direction, and Long m data electrodes Dl to Dm (data electrodes 32 in FIG. 1) are arranged.
  • the plasma display apparatus uses the sub-field method, that is, one field period is divided into a plurality of sub-fields, and gradation display is performed by controlling the light emission / non-light emission of each discharge cell in each subfield. Do.
  • Each sub-field has an initialization period, a write period and a sustain period.
  • the initialization operation includes an all-cell initialization operation for generating an initialization discharge in all discharge cells, and a selection for generating an initialization discharge in a discharge cell which has undergone a sustain discharge in the immediately preceding subfield. There is an initialization operation.
  • address discharge is selectively generated in the discharge cells to be lit in the subsequent sustain period to form wall charges.
  • sustain pulses in a number proportional to the luminance weight are alternately applied to the display electrode pair 28, and sustain discharge is generated in the discharge cell in which the address discharge is generated to emit light.
  • the proportional constant at this time is called "brightness ratio".
  • FIG. 3 is a schematic diagram of drive waveforms showing a sub-field configuration in the embodiment of the present invention.
  • FIG. 3 schematically shows driving waveforms in one field in the sub-field method, and driving voltage waveforms of the respective sub-fields will be described later.
  • one field is divided into ten subfields (first SF, second SF, ⁇ , 10th SF), and each subfield is, for example, (1, 2, 3, 6, 6). 11, 18, 30, 44, 60, 80) Shows a sub-field configuration with a luminance weight of In the first SF initializing period, the all-cell initializing operation is performed (hereinafter, the subfield in which the all-cell initializing operation is performed is abbreviated as “all-cell initializing subfield").
  • the selection initialization operation is performed in the initialization period (hereinafter, the subfield for performing the selection initialization operation is abbreviated as “selection initialization subfield”).
  • sustain pulses of the number obtained by multiplying the luminance weight of each subfield by a predetermined luminance magnification are applied to each of display electrode pairs 28.
  • the number of subfields and the luminance weight of each subfield are not limited to the above values, and the configuration of subfields may be switched based on an image signal or the like.
  • FIG. 4 is a drive voltage waveform diagram applied to each electrode of panel 10 in accordance with the exemplary embodiment of the present invention.
  • FIG. 4 shows drive voltage waveforms of two subfields, an all-cell initialization subfield and a selective initialization subfield! /, But the drive voltage waveforms in the other subfields are almost the same.
  • the first SF which is an all-cell initialization subfield, will be described.
  • 0 (V) is applied to data electrodes Dl to Dm and sustain electrodes SUl to SUn, and scan electrodes SCl to SCn are applied to sustain electrodes SUl to SUn. From the voltage Vil below the firing voltage to the voltage Vi2 exceeding the firing voltage, a ramp waveform voltage gradually rising toward the voltage Vi2 is applied.
  • the wall voltage on the upper part of the electrode means the voltage generated by the wall charge accumulated on the dielectric layer covering the electrode, on the protective layer, on the phosphor layer and the like.
  • the negative wall voltage at the top of scan electrodes SC1 to SCn and the positive wall voltage at the top of sustain electrodes SU1 to SUn are weakened, and the positive wall voltage on the top of data electrodes D1 to Dm is adjusted to a value suitable for write operation. Be done.
  • the all-cell initializing operation for performing the initializing discharge for all discharge cells is completed.
  • voltage Ve2 is applied to sustain electrodes SU1 to SUn, and voltage Vc is applied to scan electrodes SCl to SCn.
  • m Apply positive write pulse voltage Vd.
  • the voltage difference at the intersection of data electrode Dk and scan electrode SC1 is the difference between the wall voltage on data electrode Dk and the wall voltage on scan electrode SC1 due to the difference in externally applied voltage (Vd-Va). Is added and exceeds the discharge start voltage.
  • an address discharge occurs between data electrode Dk and scan electrode SC1 and between sustain electrode SU1 and scan electrode SC1, and a positive wall voltage is accumulated on scan electrode SC1, and a negative voltage is generated on sustain electrode SU1.
  • the wall voltage is accumulated, and the negative wall voltage is also accumulated on the data electrode Dk.
  • the address operation is performed in which the address discharge is caused in the discharge cells to be lit in the first row and the wall voltage is accumulated on each electrode.
  • the voltage at the intersection of data electrodes D1 to Dm to which address pulse voltage Vd is not applied and scan electrode SC1 does not exceed the discharge start voltage, and therefore address discharge does not occur.
  • the above address operation is performed up to the nth row of discharge cells, and the address period is completed.
  • a sustain discharge occurs between scan electrode SCi and sustain electrode SUi, and occurs at this time
  • the phosphor layer 35 emits light due to the ultraviolet light.
  • negative wall voltage is accumulated on scan electrode SCi
  • positive wall voltage is accumulated on sustain electrode SUi.
  • a positive wall voltage is also accumulated on the data electrode Dk.
  • a sustain discharge does not occur in a discharge cell in which no address discharge occurs in the address period, and the wall voltage at the end of the initialization period is maintained.
  • sustain pulses of the number obtained by multiplying the luminance weight by the luminance magnification are alternately applied to scan electrodes SC1 to SCn and sustain electrodes SU 1 to SUn, and a potential difference is applied between the electrodes of the display electrode pair. Sustain discharge is continuously performed in the discharge cell in which the write discharge occurred in the write period.
  • Vs is applied to scan electrodes SCl to SCn
  • voltage Vel is applied to sustain electrodes SUl to SUn after force predetermined time Thl, thereby scan electrodes SC1 to SCn and sustain electrodes.
  • a part of the wall voltage on scan electrode SCi and sustain electrode SUi is provided while giving a so-called narrow pulse voltage difference between SUl and SUn, leaving a positive wall voltage on data electrode Dk. Or I have erased all.
  • the sustain pulse voltage Vs is applied to the scan electrodes SCl to SCn.
  • the voltage Vs for generating the final sustain discharge ie, the erase discharge
  • the voltage Ve 1 for reducing the potential difference between the electrodes of the display electrode pair Is applied to sustain electrodes SU 1 to SUn the voltage Ve 1 for reducing the potential difference between the electrodes of the display electrode pair Is applied to sustain electrodes SU 1 to SUn.
  • the selective initialization operation is an operation to selectively perform the initialization discharge with respect to the discharge cells which have performed the sustain operation in the sustain period of the immediately preceding subfield.
  • the operation of the subsequent write period is the same as the operation of the write period of the all-cell initialization sub-field, and therefore the description thereof is omitted.
  • the operation of the subsequent sustain period is similar except for the number of sustain pulses.
  • the sustaining pulse is denoted as "second sustaining pulse”
  • the other sustaining pulse is denoted as "first sustaining pulse”.
  • the luminance weight is a subfield immediately before the first SF, which is an all-cell initialization subfield, which is a fifth SF or more in the present embodiment (the fifth SF or more in the present embodiment).
  • the second sustain pulse is applied to the scan electrodes SC1 to SCn five times in succession. This generates a stable address discharge without increasing the voltage required for the address.
  • FIG. 5 shows the first sustaining pulse and the second sustaining pulse in the embodiment of the present invention. It is a wave form diagram showing an outline.
  • “rising time” and “falling time” refer to a power recovery unit 110 or a power recovery unit described later in order to raise the sustain pulse or to lower the sustain pulse.
  • a period during which the power recovery unit 110 or the power recovery unit 210 is operated is short when it is short, and it is long when it is long.
  • the rise time of the first sustain pulse as a reference is about 550 nsec
  • the rise time of the second sustain pulse is about 300 nsec.
  • the second sustain pulse has a steeper rise than the first sustain pulse.
  • the fall time is equal to each other between the first sustaining pulse and the second sustaining pulse, and both are about 550 nsec.
  • FIG. 6 is a schematic diagram showing how a first sustaining pulse and a second sustaining pulse are applied to display electrode pair 28 in the sustaining period according to the embodiment of this invention.
  • the first sustaining pulse and the second sustaining pulse whose rising edge is steeper than the first sustaining pulse are generated in the sustaining period, and the display electrode pair 28 is generated.
  • the second sustain pulse is applied to scan electrodes SCl to SCn continuously five times at the end of the sustain period.
  • this drive circuit has a power recovery unit and a voltage clamp unit. Controls the rising of the sustain pulse.
  • the main cause of the instability of the address discharge is that the wall charge formed in the discharge cell is not sufficient, or the variation of the wall charge formed in the discharge cell with each discharge cell. Has been confirmed.
  • the wall charge formed is dependent on the intensity of the sustaining discharge, so that weak! ⁇
  • the wall charge formed in the discharge cell is also insufficient I will leave.
  • the wall charge also has a variation for each discharge cell.
  • the address discharge depends on the wall charge formed in the sustain period of the immediately preceding sub-field. That is, an unstable address discharge is generated due to the occurrence of a sustain discharge having an insufficient discharge intensity or a variation in discharge cells among the sustain discharges.
  • One of the causes of the occurrence of the sustain discharge with insufficient discharge intensity and the variation of the sustain discharge among the discharge cells is as follows.
  • the driving load for each display electrode pair differs according to the display image.
  • the impedance of the voltage application means is high, the rise waveform of the sustain pulse is dispersed, and the timing (discharge start time) at which the discharge between the discharge cells is generated is dispersed.
  • the discharge start voltage between the display electrode pair is also increased, so that the variation in the timing of occurrence of discharge tends to be further increased.
  • the discharge intensity is different between the discharge cell in which the discharge occurs first and the discharge cell in which the discharge occurs later.
  • This is started, for example, by decreasing the wall charge of the discharge cell to be discharged later by the influence of the discharge cell to be discharged first and weakening the discharge, or by being affected by the discharge of the adjacent discharge cell. The reason is that the discharge is temporarily stopped, and the discharge is weakened because the discharge is generated again by the increase of the applied voltage.
  • the change in voltage is steep, as in the discharge cell of the sustain discharge does not vary. It is effective to generate a discharge at When discharge occurs with a sharp change in voltage, variations in the discharge start voltage are absorbed, and a discharge occurs between discharge cells. This is also a force that can reduce the variation of the ringing. As a result, variations in discharge intensity can be suppressed, and wall charges formed by sustain discharge can be made uniform.
  • the effect of forming sufficient wall charge in the discharge cell can be reduced by merely reducing the variation in the timing at which the discharge occurs. Have.
  • the second sustaining pulse is generated for the purpose of forming sufficient wall charges in the discharge cell while suppressing the variation in the timing of occurrence of the discharge. That is, by generating the second sustaining pulse whose rising edge is steeper than that of the first sustaining pulse, the discharge is generated in a state where the change of the voltage applied to the panel is sharp. As a result, the variation in discharge start voltage is absorbed, the timings at which discharges occur between discharge cells are made uniform, the variation in wall charge between discharge cells is reduced, and sufficient wall charges are formed in the discharge cells.
  • the inventor conducted an experiment to examine the rise and the number of times of application of the second sustain pulse capable of reducing the scan pulse voltage required to generate a normal address discharge.
  • FIG. 7 is a diagram showing the relationship between the second sustain pulse and the scan pulse voltage in the embodiment of the present invention.
  • the horizontal axis indicates the number of times of application of the second sustain pulse
  • the vertical axis indicates the scan pulse voltage required to generate a normal address discharge in the address period of the subsequent sub-field (hereinafter simply referred to as “necessary scan (Abbreviated as “pulse voltage”).
  • pulse voltage the scan pulse voltage required to generate a normal address discharge in the address period of the subsequent sub-field
  • the number of application of the second sustain pulse is increased by sequentially switching the first sustain pulse to the second sustain pulse based on the drive by the first sustain pulse. It was in addition, the first sustaining pulse force and the second sustaining force are stronger because the directionality of the sustaining pulse applied to the end of the sustaining period and the address discharge in the subsequent sub-field are strongly affected The switching to the pulse was sequentially performed at the end of the sustain period.
  • the number of times of application of the second sustain pulse “7” in 7 is the second sustain pulse of the sustain period among the sustain pulses applied to each of scan electrodes SCl to SCn and sustain electrodes SUl to SUn.
  • the number of times of application of the second sustaining pulse “8” similarly indicates that the last four sustaining pulses are respectively used as the second sustaining pulse.
  • the numerical values for the application of the second sustain pulse shown in the following description represent the number of applications from the end of the sustain period.
  • the luminance weight has a predetermined value (this embodiment except for the target power to which the second sustain pulse is applied) in the subfields having small luminance weights (in the present embodiment, the first SF to the fourth SF).
  • the second sustain pulse is applied to the 10 or more subfields (fifth SF or more in the present embodiment).
  • the all-cell initialization subfield the initialization operation is performed on all discharge cells during the initialization period, and the wall charges are re-formed on all discharge cells, so that all-cell initialization is performed.
  • the sub-field immediately before the sub-field (the first SF in the present embodiment) (the tenth SF in the present embodiment) is also excluded from the target to which the second sustain pulse is applied.
  • the fifth to ninth SFs are targets to which the second sustaining pulse is applied, and sustaining pulses applied to the display electrode pair 28 are maintained in the sustaining period of those sub-fields.
  • the second sustain pulse By switching to the second sustain pulse in order of the last direction of the period, the number of applications of the second sustain pulse was increased!].
  • the required scanning pulse voltage changes as the number of times of application of the second sustaining pulse increases.
  • the rise time of the second sustain pulse is switched in three ways of 250 nsec, 300 nsec, and 350 nsec, and the same experiment as described above is performed at each rise time to change the steepness of the rise of the second sustain pulse.
  • the force is remarkable at a rise time of 350 nsec and 300 nsec. While the difference occurs, the difference between the rise time of 300 nsec and 250 nsec was small!
  • the second sustaining pulse may be generated as few as possible, and the rise time of the second sustaining pulse may be as slow as possible within the range in which the required scanning pulse voltage can be reduced.
  • the selective discharge is performed to the discharge cell on which the sustaining operation is performed in the sustain period of the immediately preceding subfield, and therefore the sustaining discharge is performed in the immediately preceding subfield.
  • the wall charge at the end of the setup period of the sub-field immediately before the discharge is used for writing. Therefore, if the wall charge in the discharge cell not causing light emission decreases due to the strong address discharge generated in the adjacent discharge cell, the next subfield is a sub-field to be subjected to the selective initializing operation, the sub-field is selected. There is a risk that the wall voltage necessary for writing will be insufficient in the field, causing a discharge failure during the writing operation.
  • the present inventor can generate stable address discharge without weakening the necessary reduction effect of scan pulse voltage at the time of address operation, and the discharge intensity of the address discharge can be An experiment was conducted to examine whether there is no method that can reduce the wall charge of adjacent discharge cells to a certain extent.
  • FIG. 8 is a diagram showing the relationship between the number of applications of the second sustain pulse and the scan pulse voltage in the embodiment of the present invention.
  • the horizontal axis indicates the number of times of application of the second sustain pulse
  • the vertical axis indicates the necessary scan pulse voltage in the writing period of the subsequent sub-field.
  • the rise time S of the second sustain pulse was set to 300 nsec based on the experiment result shown in FIG. Similarly, from the experimental result that the sufficient effect can be obtained by applying the second sustain pulse to scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn five times respectively, the second sustain pulse is applied to scan electrode SC. It was investigated what kind of difference occurs in the required scanning pulse voltage when the voltage was applied five times only to 1 to SCn and when it was applied five times only to sustain electrodes SUl to SUn.
  • the sustain period of the 5th to 9th SFs was a target to which the second sustain pulse was applied.
  • a panel having the same configuration as the panel used in the experiment of FIG. 7 was used under the same conditions.
  • FIG. 8 one in which the rise time of the second sustain pulse is 300 nsec among the experimental results shown in FIG. 7 is also shown for comparison with the present experimental results.
  • the necessary scan pulse voltage in the next sub-field was about 111 (V) when the second sustain pulse was applied to only sustain electrodes SUl to SUn
  • the second sustaining pulse was applied only to the electrodes SCl to SCn
  • the value of about 106 (V) is obtained by applying the second sustaining pulse four times each to scan electrodes SCl to SCn and sustain electrodes SUl to SUn. Almost equal to the reduction effect. That is, from this experiment, it was found that sufficient effects can be obtained only by applying the second sustaining pulse to the scan electrodes SCl to SCn.
  • a voltage necessary for generating a discharge is applied between scan electrode SCi and data electrode Dk to generate a discharge, and the discharge is made sharp.
  • a discharge is generated between SCl to SCn and sustain electrodes SUl to SUn. That is, the wall charges formed on scan electrodes SCl to SCn have a greater effect on the generation of the write discharge than the wall charges formed on sustain electrodes SU1 to SUn.
  • the effect of reducing the necessary scan pulse voltage can be further enhanced, in which more wall charges are formed on scan electrodes SCl to SCn. That is, even if the application of the second sustain pulse is only to scan electrodes SCl to SCn, sufficient wall charges on scan electrodes SCl to SCn are generated which affect the generation of the address discharge. Scan pulse voltage can be sufficiently reduced.
  • the wall charges formed on sustain electrodes SUl to SUn affect the discharge generated between scan electrodes SCl to SCn and sustain electrodes SUl to SUn at the time of the address discharge. That is, the effect of reducing the required scanning pulse voltage is more influenced by increasing the discharge intensity. Therefore, if the second sustaining pulse is not applied to sustaining electrodes SUl to SUn, the wall charge formed on sustaining electrodes SUl to SUn can be suppressed, and the effect of reducing the discharge intensity of the address discharge can be expected.
  • the inventor conducted an experiment to examine how much the writing failure caused by the charge loss is improved when the second sustaining pulse is applied only to scan electrodes SCl to SCn.
  • FIG. 9 shows the case where the application condition of the second sustain pulse in the embodiment of the present invention is changed. It is a figure showing change of voltage Ve2 of.
  • the horizontal axis shows the conditions for application of the second sustain pulse
  • the vertical axis shows the upper limit value of voltage Ve2 at which the writing failure due to the charge loss does not occur in the writing period of the subsequent subfield.
  • the voltage applied to the discharge cells increases, and the address discharge is generated stably.
  • the higher the voltage Ve2 the stronger the write discharge and the more likely the charge removal.
  • the voltage Ve2 applied to the sustain electrodes SU1 to SUn is lowered, the discharge intensity of the address discharge is lowered and charge leakage occurs, but the discharge itself becomes unstable.
  • the voltage Ve2 shown in FIG. 9 indicates the upper limit value of the voltage Ve2 applied to the discharge cell which does not cause the charge loss. If the voltage Ve2 is low, charge dropout is likely to occur, and therefore the voltage applied to the discharge cell can not be increased, and the address discharge tends to be unstable. On the other hand, if the voltage Ve2 is high, charge loss is unlikely to occur, so that the voltage applied to the discharge cell can be increased, and a stable address discharge can be generated.
  • the second sustaining pulse is applied to each of scan electrodes SCl to SCn and sustaining electrodes SUl to SUn in the normal driving (driving using only the first sustaining pulse) and the 5th to 9th SF address periods.
  • the second sustain pulse is applied 5 times only to scan electrodes SCl to SCn in the 5th to 9th SF address periods when 5 times each is applied, scan electrode SCl to 7th SF to 9th S F address periods.
  • the second sustaining pulse was applied 5 times only to SCn, the panel was driven under four conditions. Then, under each driving condition, while the voltage Ve2 was gradually raised, the presence or absence of the occurrence of the writing defect due to the charge loss was examined. The charge loss did not occur by the ⁇ ⁇ method, and the upper limit value of the voltage Ve2 was examined. .
  • the rise time of the second sustain pulse is set to 300 nsec, as in the experiment shown in FIG.
  • panels with the same configuration as the panels used in Figures 7 and 8 were used under the same conditions.
  • voltage Ve2 at which no writing failure due to charge loss occurs is determined by the first sustain pulse.
  • the second sustain pulse is applied to each of scan electrodes SCl to SCn and sustain electrodes SU1 to SUn in the writing period of the 5th SF to 9th SF, which was about 180 (V) in the case of normal driving using only a scan pulse.
  • V voltage
  • the result was about 161 (V), which is about 19 (V) lower than that in the normal driving. This indicates that the charge loss is more likely to occur.
  • the second sustaining pulse is applied to scan electrodes SCl to SCn and sustain electrodes SUl to SUn, the necessary scan pulse voltage can be reduced, but charge loss is likely to occur.
  • the sub-field to which the second sustain pulse is applied is further restricted.
  • the voltage Ve2 at which the writing failure due to the charge loss does not occur is about 180 (V), and the result is almost the same as in the normal driving.
  • FIG. 10 is a diagram showing a change in scan pulse voltage when the sub field to which the second sustain pulse is applied in the embodiment of the present invention is changed.
  • the horizontal axis indicates the subfield to which the second sustain pulse is applied
  • the vertical axis indicates the necessary scan pulse voltage in the writing period of the subsequent subfield.
  • the rise time of the second sustain pulse was set to 300 nsec, as in the experiments shown in FIG. 8 and FIG.
  • panels having the same configuration as the panels used in FIGS. 7 to 9 were used under the same conditions.
  • the tenth SF which is the subfield immediately before the all-cell initialization sub-field (the first SF in the present embodiment), is excluded from the target to which the second sustain pulse is applied. .
  • the subfields to which the second sustain pulse is applied are the 5th to the 9th SF, the 6th to the 9th SF, the 7th to the 9th SF, and the 8th to the 9th SF.
  • the panel was driven under six conditions of normal drive using only the 9th SF and using only the first sustain pulse.
  • the necessary scan pulse voltages are set to the fifth SF to the ninth SF and to the sixth SF to the ninth SF in the subfields to which the second sustain pulse is applied.
  • the required scanning pulse voltage rises as the number of sub-fields to which the second sustain pulse is applied is reduced thereafter.
  • the second sustaining pulse having a steep rising edge is continuously displayed for a predetermined number of times at the end of the sustaining period of a predetermined sub-field.
  • the second sustain pulse having a rise time of about 300 nsec is applied to the scan electrodes SC1 to SCn five times consecutively at the end of the sustain period of the 7th to 9th SFs.
  • a strong sustain discharge is generated at the end of the sustain period to form sufficient wall charges in the discharge cells, and the address discharge is stabilized without increasing the voltage required for the write in the subsequent write period in the subfield.
  • Each of the above-mentioned numerical values is a numerical value depending on the characteristics of the panel used in the experiment, the sub-field configuration, etc., and the characteristics of the panel, sub-field configuration, etc. which are not limited to these numerical values. It is desirable to set the optimum value according to the specifications of the plasma display device. Next, the circuit configuration of the plasma display device in the present embodiment will be described.
  • FIG. 11 is a circuit block diagram of a drive circuit for driving a panel in the embodiment of the present invention.
  • the plasma display apparatus 1 includes a panel 10, an image signal processing circuit 51, a data electrode drive circuit 52, a scan electrode drive circuit 53, a sustain electrode drive circuit 54, a timing generation circuit 55, and a power supply for supplying necessary power to each circuit block. It has a circuit (not shown).
  • the image signal processing circuit 51 converts the input image signal sig into image data indicating light emission / non-light emission for each subfield.
  • the data electrode drive circuit 52 converts the image data of each subfield into signals corresponding to the data electrodes D1 to Dm, and drives the data electrodes D1 to Dm.
  • Timing generation circuit 55 generates various timing signals for controlling the operation of each circuit block based on horizontal synchronization signal H and vertical synchronization signal V, and supplies the generated timing signals to each circuit block. Then, as described above, in the present embodiment, two types of sustain pulses are generated which are applied to scan electrodes SCl to SCn and sustain electrodes SUl to SUn in the sustain period, and the timing signal corresponding thereto is generated. Output to scan electrode drive circuit 53 and sustain electrode drive circuit 54. Thus, control is performed to stabilize the write operation.
  • Scan electrode drive circuit 53 has a sustain pulse generation circuit 100 for generating sustain pulses to be applied to scan electrodes SCl to SCn in the sustain period, and each scan electrode SCl ⁇ is generated based on the timing signal. Drive SCn respectively.
  • Sustain electrode drive circuit 54 includes a circuit for applying voltage Ve1 to sustain electrodes SU1 to SUn in the setup period, a circuit for applying voltage Ve2 to sustain electrodes SU1 to SUn in the write period, and a sustain period.
  • a sustain pulse generation circuit 200 for generating a sustain pulse to be applied to the sustain electrodes SU1 to SUn, and drives the sustain electrodes SU1 to SUn based on the timing signal.
  • FIG. 12 is a circuit diagram of sustain pulse generating circuit 100 and sustain pulse generating circuit 200 according to the embodiment of the present invention.
  • the interelectrode capacitance of panel 10 is indicated as Cp, and the circuit for generating the scanning pulse and the initializing voltage waveform is omitted! Ru.
  • Sustain pulse generation circuit 100 includes a power recovery unit 110 and a clamp unit 120.
  • the power recovery unit 110 includes a capacitor C10 for power recovery, switching elements Q11 and Q12, a diode D11 for backflow prevention, a diode D12, and an inductor L10 for resonance.
  • the clamp unit 120 also includes a switching element Q13 for clamping the scan electrodes SCl to SCn to the power supply VS having a voltage value Vs, and a switching element Q14 for clamping the scan electrodes SCl to SCn to the ground potential. doing.
  • Power recovery unit 110 and clamp unit 120 receive scan electrode SCl to SCn, which is one end of inter-electrode capacitance Cp of panel 10, via a scan pulse generation circuit (not shown because it is short-circuited during the sustain period). It is connected to the.
  • the power recovery unit 110 performs LC resonance of the interelectrode capacitance Cp and the inductor L10 to perform rise and fall of the sustain pulse.
  • the charge stored in the capacitor C10 for power recovery is transferred to the interelectrode capacitance Cp via the switching element Q11, the diode D11 and the inductor L10.
  • the charge stored in the interelectrode capacitance Cp is returned to the power recovery capacitor C10 through the inductor L10, the diode D12 and the switching element Q12.
  • sustain pulses are applied to scan electrodes SCl to SCn.
  • the power recovery capacitor C10 has a sufficiently large capacity compared to the inter-electrode capacity, and is charged to about VsZ2, which is half the voltage value Vs of the power supply VS, so that it works as a power source for the power recovery unit 110! .
  • Voltage clamp unit 120 connects scan electrodes SCl to SCn to power supply VS via switching element Q13, and clamps scan electrodes SCl to SCn to voltage Vs. Further, the scan electrodes SCl to SCn are grounded via the switching element Q14 and clamped to O (V). Thus, the voltage clamp unit 120 drives the scan electrodes SCl to SCn. Therefore, the impedance at the time of voltage application by the voltage clamp unit 120 can be small, and a large discharge current due to strong sustain discharge can be stably flowed.
  • sustain pulse generating circuit 100 includes switching element Ql l and switching element Q12. By controlling switching element Q13 and switching element Q14, a sustain pulse is applied to scan electrodes SCl to SCn using power recovery unit 110 and voltage clamp unit 120.
  • switching elements can be configured using generally known elements such as MOSFETs and IGBTs.
  • Sustain pulse generation circuit 200 includes: power recovery unit 210 having capacitor C20 for power recovery, switching element Q21, switching element Q22, diode D21 for backflow prevention, diode D22, and inductor L20 for resonance. And a clamp portion 220 having switching element Q23 for clamping electrodes SU1 to SUn at voltage Vs and switching element Q24 for clamping sustain electrodes SU1 to SUn at the ground potential, and the interelectrode capacitance Cp of panel 10 It is connected to the sustain electrodes SU1 to SUn which are one end of.
  • the operation of sustain pulse generating circuit 200 is the same as that of sustain pulse generating circuit 100, and therefore the description thereof is omitted.
  • a power supply VE1 that generates a voltage Vel for relieving a potential difference between the display electrode pair
  • a power supply VE2 that generates a voltage Ve2
  • a voltage Vel to sustain electrodes SU1 to SU n Also shown are a switching element Q26 for application, a switching element Q27, a switching element Q28 for applying the voltage Ve2 to the sustain electrodes SU1 to SUn, and a switching element Q29.
  • the cycle of LC resonance between inductor L10 of power recovery unit 110 and inter-electrode capacitance Cp of panel 10, and LC resonance cycle between inductor L20 of power recovery unit 210 and inter-electrode capacitance Cp (hereinafter referred to as The “resonance period” can be obtained by the formula “2 ⁇ f (LCp)”, where L is the inductance of the inductor L10 and the inductance L20 of the inductor L20. Then, in the present embodiment, the inductor L10 and the inductor L20 are set so that the resonance period in the power recovery unit 110 and the power recovery unit 210 is approximately 110 Onsec! /.
  • FIG. 13 is a waveform diagram of a first sustain pulse in the embodiment of the present invention.
  • the sustaining pulse generating circuit 100 on the side of scan electrodes SC1 to SCn will be described.
  • Force sustaining electrodes SU1 to SUn The sustain pulse generating circuit 200 on the side has a similar circuit configuration, and its operation is also substantially the same. Further, in the following description of the operation of the switching element, the operation for conducting is denoted as “ON”, and the operation for blocking is denoted as “OFF”.
  • the switching element Q11 is turned on at time tl. Then, charges start to move from the capacitor C10 for power recovery to the scan electrodes SCI to SCn through the switching element Q11, the diode D11, and the inductor L10, and the voltage of the scan electrodes SCl to SCn starts to rise. Since the inductor L10 and the interelectrode capacitance Cp form a resonant circuit, the voltage of the scan electrodes SCl to SCn ascends to near Vs at the time when about 1Z2 of the resonant period has elapsed from time t1.
  • the resonance period of inductor L10 and interelectrode capacitance Cp is set to about 1 lOOnsec, and the first sustain pulse is applied to scan electrodes SCl to SCn.
  • the rise time of the sustain pulse that is, the time period between the time t1 and the time t21, is set to about 550 nsec of 1Z2 of the resonance period.
  • scan electrodes SCl to SCn are connected to power supply VS through switching element Q13, scan electrodes SCl to SCn are clamped to voltage Vs.
  • the voltage difference between scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn exceeds the firing voltage in the discharge cell in which the address discharge has occurred, and sustain discharge occurs. Occur. If the clamp period to the power supply VS is too short, the wall voltage formed along with the sustain discharge will be insufficient, and the sustain discharge can not be generated continuously. On the contrary, if it is too long, the repetition cycle of the sustaining pulse becomes long, and it becomes impossible to apply the required number of sustaining pulses to the display electrode pair. Therefore, practically, it is desirable to set the clamp period to the power supply VS to about 800 nsec to 1500 nsec. And, in the present embodiment, the period T21 is set to about 1 Opnsec! / Scold.
  • Period T31 At time t31, the switching element Q12 is turned on. Then, a charge starts moving from the scan electrodes SCl to SCn to the capacitor CIO through the inductor L10, the diode D12, and the switching element Q12, and the voltage of the scan electrodes SCl to SCn starts to decrease.
  • the resonance period of the inductor L10 and the interelectrode capacitance Cp is set to about 1 lOOnsec, and in the first sustain pulse, the fall time of the sustain pulse applied to the scan electrodes SCl to SCn. That is, the time period T31 from time t31 to time t4 is set to about 550 nsec of 1Z2 of the resonance period.
  • the switching element Q14 is turned on at time t4 when approximately 1Z2 of the resonance period has elapsed from time t31. Then, since scan electrodes SCl to SCn are directly grounded through switching element Q14, scan electrodes SCl to SCn are clamped at O (V).
  • the rise time and fall time of the first sustain pulse are about 550 nsec, and are set to about 1 Z 2 of about 1 1 lOOnsec of the resonance period of the inductor L 10 and the interelectrode capacitance Cp.
  • FIG. 14 is a waveform diagram of the second sustain pulse in the embodiment of the present invention.
  • the switching element Q11 is turned on at time tl. Then, charges start to move from the capacitor C10 for power recovery to the scan electrodes SCI to SCn through the switching element Q11, the diode D11, and the inductor L10, and the voltage of the scan electrodes SCl to SCn starts to rise.
  • the rise time of the sustain pulse applied to scan electrodes SCl to SCn that is, the period T12 from time tl to time t22 is shorter than 1Z2 of its resonance period, about 300 nsec. Is set to!
  • the switching element Q13 is turned ON. Then, since scan electrodes SC1 to SCn are directly connected to power supply VS through switching element Q13, scan electrodes SC1 to SCn are clamped to voltage Vs, and sustain discharge occurs.
  • the period T22 is shorter than the period T21 by an amount corresponding to a shorter rise time than the first sustain pulse. Also, the pulse width from rising to falling is changed in the first sustaining pulse and the second sustaining pulse so as to be approximately 1150 nsec.
  • the rise time of the second sustain pulse is set to about 300 nsec, which is shorter than the first sustain pulse, and is steeper than that of the first sustain pulse.
  • the above is the operation of the sustain pulse generating circuit for generating the first sustain pulse and the second sustain pulse in the present embodiment, and as described above, to the display electrode pair by the power recovery unit.
  • the switching elements specifically, switching elements Ql l and Q21
  • two types of sustain pulses with different rise are generated.
  • the description is given by taking a sub-field configuration in which the first SF is the all-cell initialization sub-field and the second SF to the tenth SF are the selection initialization sub-fields as an example.
  • the present invention is not necessarily limited to this sub-field configuration, and may have other sub-field configurations.
  • the configuration has been described in which the second sustaining pulse is applied to scan electrodes SC 1 to SCn continuously five times at the end of the sustaining period, but this configuration is limited to this value. It is desirable to set the optimum number of times according to the characteristics of the panel to be removed.
  • only the first sustaining pulse may be applied to scan electrodes SCl to SCn and sustaining electrodes SU1 to SUn, or the first sustaining pulse and the second sustaining pulse may be applied.
  • the sustain pulses may be periodically switched and applied so as to have a predetermined ratio, for example, a ratio of 2: 1.
  • the force applied to the target subfield to which the second sustain pulse is continuously applied is the fifth SF or more, which is a subfield having a luminance weight of a predetermined value (for example, 10) or more.
  • a predetermined value for example, 10
  • the second sustain pulse is applied according to the total number of sustain pulses in one sub-field period.
  • a subfield for which the total number of sustaining pulses in one subfield period is 50 or more is taken as a subfield to which a second sustaining pulse is applied.
  • the configuration using the same inductor for power supply and for power recovery has been described, but a plurality of inductors having different inductances may be switched without being limited to this configuration. It is good also as composition used. In this configuration, for example, when making the rising or falling of the sustain pulse steep, it is possible to switch to the inductor with higher resonance frequency and drive.
  • the voltage waveform of the last sustain pulse in the sustain period is not limited to the above-described voltage waveform.
  • the xenon partial pressure of the discharge gas may be 10%, or any other xenon partial pressure may be used.
  • the generation ratio of each sustain pulse is set according to the panel. do it.
  • each experiment is conducted using a 50-inch panel of 1080 display pairs of log, and the specific numerical values mentioned in the present embodiment are the same as those of the panel. And are merely an example. In the present embodiment, it is desirable to set the value to an optimum value appropriately in accordance with the characteristics of the panel, the specification of the plasma display device, and the like which are not limited to these numerical values.
  • the second sustaining pulse having a steep rise is continuously applied to one of the display electrode pairs a predetermined number of times at the end of the sustain period of the predetermined sub-field.
  • the second sustain pulse whose rise time is about 300 nsec is applied to scan electrodes S Cl to SC n continuously five times at the end of the sustain period of seventh SF to ninth SF.
  • a strong sustain discharge is generated at the end of the sustain period to form sufficient wall charges in the discharge cells, and the address discharge is stabilized without increasing the voltage required for the write in the subsequent write period in the subfield.
  • the discharge intensity in the adjacent discharge cell due to charge It becomes possible to control to such an extent that a defect does not occur.
  • the present invention can generate a stable address discharge without increasing the voltage required for writing even in a high definition / brightness panel, and is useful as a driving method of a plasma display device and a panel. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Description

明 細 書
プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 技術分野
[0001] 本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイ装置お よびプラズマディスプレイパネルの駆動方法に関する。
背景技術
[0002] プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放 電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成さ れている。前面板は、 1対の走査電極と維持電極とからなる表示電極対が前面ガラス 基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層お よび保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ 電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔 壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されて いる。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが 対向配置されて密封され、内部の放電空間には、例えば分圧比で 5%のキセノンを 含む放電ガスが封入されて ヽる。ここで表示電極対とデータ電極とが対向する部分 に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放 電により紫外線を発生させ、この紫外線で赤色、緑色および青色の各色の蛍光体を 励起発光させてカラー表示を行って!/ヽる。
[0003] パネルを駆動する方法としては、サブフィールド法、すなわち、 1フィールド期間を 複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによ つて階調表示を行う方法が一般に用いられて 、る。
[0004] 各サブフィールドは、初期化期間、書込み期間および維持期間を有し、初期化期 間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成す る。初期化動作には、全ての放電セルで初期化放電を発生させる初期化動作 (以下 、「全セル初期化動作」と略記する）と、維持放電を行った放電セルで初期化放電を 発生させる初期化動作 (以下、「選択初期化動作」と略記する）とがある。 [0005] 書込み期間では、表示を行うべき放電セルに選択的に書込みパルス電圧を印加し て書込み放電を発生させ壁電荷を形成する（以下、この動作を「書込み」とも記す)。 そして維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持パル スを印加し、書込み放電を起こした放電セルで維持放電を発生させ、対応する放電 セルの蛍光体層を発光させることにより画像表示を行う。
[0006] このサブフィールド法では、例えば、複数のサブフィールドのうち、 1つのサブフィー ルドの初期化期間においては全ての放電セルを放電させる全セル初期化動作を行 い、他のサブフィールドの初期化期間においては維持放電を行った放電セルに対し て選択的に初期化放電を行うことで、階調表示に関係しない発光を極力減らしコント ラスト比を向上させることが可能である（例えば、特許文献 1参照)。
[0007] また、表示電極対に維持パルスを印加する回路として、消費電力を削減することが できるいわゆる電力回収回路が一般的に用いられている（例えば、特許文献 2参照） 。特許文献 2には、表示電極対のそれぞれが表示電極対の電極間容量を持つ容量 性の負荷であることに着目し、インダクタを構成要素に含む共振回路を用いてそのィ ンダクタと電極間容量とを LC共振させ、電極間容量に蓄えられた電荷を電力回収用 のコンデンサに回収し、回収した電荷を表示電極対の駆動に再利用する電力回収 回路が開示されている。
[0008] しかしながら、パネルの高精細化に伴って放電セルを微細化したり、あるいはパネ ルの輝度を高めるためにキセノン分圧を高めると、書込み放電が不安定となって、表 示を行うべき放電セルで書込み放電が発生せず画像表示品質を劣化させたり、ある いは書込み放電を発生させるために必要な電圧が高くなる等の問題が生じて 、た。 また、書込み放電を安定に発生させるために書込み時に放電セルに印加する電圧 を高くすると、書込み動作が行われな力つた放電セルが隣接する放電セルからの影 響を受け、例えば壁電荷が減少して次のサブフィールドにおける書込みが不安定に なる等の問題が生じて 、た。
特許文献 1：特開 2000— 242224号公報
特許文献 2 :特公平 7— 109542号公報
発明の開示 [0009] 本発明のプラズマディスプレイ装置は、走査電極と維持電極とからなる表示電極対 を有する放電セルを複数備えたパネルと、放電セルで初期化放電を発生させる初期 化期間と放電セルで書込み放電を発生させる書込み期間と維持パルスを表示電極 対に印カロして放電セルで維持放電を発生させる維持期間とを有するサブフィールド を 1フィールド期間内に複数設けるとともに、維持パルスの立ち上がりの傾きを可変し て発生する維持パルス発生回路とを備え、維持パルス発生回路は、立ち上がりの傾 きが異なる少なくとも 2種類の維持パルスを発生させるとともに、維持期間の最後に、 立ち上がりが急峻な維持パルスを 2回以上連続して表示電極対の一方の電極に印 加することを特徴とする。
[0010] これにより、書込みに必要な電圧を増大させることなく安定した書込み放電を発生 させることがでさる。
図面の簡単な説明
[0011] [図 1]図 1は、本発明の実施の形態におけるパネルの構造を示す分解斜視図である。
[図 2]図 2は、同パネルの電極配列図である。
[図 3]図 3は、本発明の実施の形態におけるサブフィールド構成を示す駆動波形の概 略図である。
[図 4]図 4は、本発明の実施の形態におけるパネルの各電極に印加する駆動電圧波 形図である。
[図 5]図 5は、本発明の実施の形態における第 1の維持パルスおよび第 2の維持パル スの概略を示す波形図である。
[図 6]図 6は、本発明の実施の形態の維持期間における第 1の維持パルスおよび第 2 の維持パルスの表示電極対への印加の様子を示す概略図である。
[図 7]図 7は、本発明の実施の形態における第 2の維持パルスと走査ノ ルス電圧との 関係を示した図である。
[図 8]図 8は、本発明の実施の形態における第 2の維持パルスの印加回数と走査パル ス電圧との関係を示した図である。
[図 9]図 9は、本発明の実施の形態における第 2の維持パルスの印加条件を変えた場 合の電圧 Ve2の変化を示した図である。 [図 10]図 10は、本発明の実施の形態における第 2の維持パルスを印加するサブフィ 一ルドを変えた場合の走査パルス電圧の変化を示した図である。
[図 11]図 11は、本発明の実施の形態におけるパネルを駆動するための駆動回路の 回路ブロック図である。
[図 12]図 12は、本発明の実施の形態における維持パルス発生回路の回路図である
[図 13]図 13は、本発明の実施の形態における第 1の維持パルスの波形図である。
[図 14]図 14は、本発明の実施の形態における第 2の維持パルスの波形図である。 符号の説明
1 プラズマディスプレイ装置
10 パネル
21 ¾ H板
22 走査電極
23 維持電極
24, 33 誘電体層
25 保護層
28 表示電極対
31 背面板
32 データ電極
34 隔壁
35 蛍光体層
51 画像信号処理回路
52 データ電極駆動回路
53 走査電極駆動回路
54 維持電極駆動回路
55 タイミング発生回路
100, 200 維持パルス発生回路
110, 210 電力回収部 120, 220 クランプ部
Ql l, Q12, Q13, Q14, Q21, Q22, Q23, Q24, Q26, Q27, Q28, Q29 スイッチング素子
Dl l, D12, D21, D22 ダイオード
CIO, C20 コンデンサ
L10, L20 インダクタ
Cp 電極間容量
VE1, VE2, VS 電源
発明を実施するための最良の形態
[0013] 以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用 いて説明する。
[0014] (実施の形態）
図 1は、本発明の実施の形態におけるパネル 10の構造を示す分解斜視図である。 ガラス製の前面板 21上には、走査電極 22と維持電極 23とからなる表示電極対 28が 複数形成されている。そして走査電極 22と維持電極 23とを覆うように誘電体層 24が 形成され、その誘電体層 24上に保護層 25が形成されている。背面板 31上にはデー タ電極 32が複数形成され、データ電極 32を覆うように誘電体層 33が形成され、さら にその上に井桁状の隔壁 34が形成されている。そして、隔壁 34の側面および誘電 体層 33上には赤色 (R)、緑色 (G)および青色 (B)の各色に発光する蛍光体層 35が 設けられている。
[0015] これら前面板 21と背面板 31とは、微小な放電空間を挟んで表示電極対 28とデー タ電極 32とが交差するように対向配置され、その外周部をガラスフリット等の封着材 によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガス が放電ガスとして封入されている。本実施の形態においては、輝度向上のためにキ セノン分圧を約 10%とした放電ガスが用いられている。放電空間は隔壁 34によって 複数の区画に仕切られており、表示電極対 28とデータ電極 32とが交差する部分に 放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画 像が表示される。 [0016] なお、パネル 10の構造は上述したものに限られるわけではなぐ例えばストライプ状 の隔壁を備えたものであってもよい。また、放電ガスの混合比率も上述したものに限 られるわけではなぐその他の混合比率であってもよい。
[0017] 図 2は、本発明の実施の形態におけるパネル 10の電極配列図である。パネル 10に は、行方向に長い n本の走査電極 SCl〜SCn (図 1の走査電極 22)および n本の維 持電極 SUl〜SUn (図 1の維持電極 23)が配列され、列方向に長い m本のデータ 電極 Dl〜Dm (図 1のデータ電極 32)が配列されている。そして、 1対の走査電極 S Ci(i= l〜n)および維持電極 SUiと 1つのデータ電極 Dj (j = l〜m)とが交差した部 分に放電セルが形成され、放電セルは放電空間内に m X n個形成されて ヽる。
[0018] 次に、パネル 10を駆動するための駆動電圧波形とその動作について説明する。本 実施の形態におけるプラズマディスプレイ装置は、サブフィールド法、すなわち 1フィ 一ルド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光 •非発光を制御することによって階調表示を行う。それぞれのサブフィールドは、初期 化期間、書込み期間および維持期間を有する。
[0019] 初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極 上に形成する。このときの初期化動作には、全ての放電セルで初期化放電を発生さ せる全セル初期化動作と、 1つ前のサブフィールドで維持放電を行った放電セルで 初期化放電を発生させる選択初期化動作とがある。
[0020] 書込み期間では、後に続く維持期間において発光させるべき放電セルで選択的に 書込み放電を発生し壁電荷を形成する。そして維持期間では、輝度重みに比例した 数の維持パルスを表示電極対 28に交互に印加して、書込み放電を発生した放電セ ルで維持放電を発生させて発光させる。このときの比例定数を「輝度倍率」と呼ぶ。
[0021] 次に、サブフィールド構成について説明する。図 3は、本発明の実施の形態におけ るサブフィールド構成を示す駆動波形の概略図である。なお、図 3はサブフィールド 法における 1フィールド間の駆動波形を略式に記したもので、それぞれのサブフィー ルドの駆動電圧波形は後述する。
[0022] 図 3には、 1フィールドを 10のサブフィールド（第 1SF、第 2SF、 · · ·、第 10SF)に分 割し、各サブフィールドはそれぞれ、例えば（1、 2、 3、 6、 11、 18、 30、 44、 60、 80) の輝度重みを持つサブフィールド構成を示している。また、第 1SFの初期化期間で は全セル初期化動作を行い（以下、全セル初期化動作を行うサブフィールドを「全セ ル初期化サブフィールド」と略記する）、第 2SF〜第 10SFの初期化期間では選択初 期化動作を行っている（以下、選択初期化動作を行うサブフィールドを「選択初期化 サブフィールド」と略記する）。
[0023] また各サブフィールドの維持期間においては、それぞれのサブフィールドの輝度重 みに所定の輝度倍率を乗じた数の維持パルスが表示電極対 28のそれぞれに印加さ れる。しかし、本実施の形態は、サブフィールド数や各サブフィールドの輝度重みが 上記の値に限定されるものではなぐまた、画像信号等にもとづいてサブフィールド 構成を切換える構成であってもよ 、。
[0024] 図 4は、本発明の実施の形態におけるパネル 10の各電極に印加する駆動電圧波 形図である。図 4には、 2つのサブフィールドの駆動電圧波形、全セル初期化サブフ ィールドと選択初期化サブフィールドとを示して!/、るが、他のサブフィールドにおける 駆動電圧波形もほぼ同様である。
[0025] まず、全セル初期化サブフィールドである第 1SFについて説明する。
[0026] 第 1SFの初期化期間前半部では、データ電極 Dl〜Dm、維持電極 SUl〜SUn にそれぞれ 0 (V)を印加し、走査電極 SCl〜SCnには、維持電極 SUl〜SUnに対 して放電開始電圧以下の電圧 Vilから、放電開始電圧を超える電圧 Vi2に向カゝつて 緩やかに上昇する傾斜波形電圧を印加する。
[0027] この傾斜波形電圧が上昇する間に、走査電極 SCl〜SCnと維持電極 SUl〜SUn 、データ電極 Dl〜Dmとの間でそれぞれ微弱な初期化放電が起こる。そして、走査 電極 SCl〜SCn上部に負の壁電圧が蓄積されるとともに、データ電極 Dl〜Dm上 部および維持電極 SUl〜SUn上部には正の壁電圧が蓄積される。ここで、電極上 部の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁 電荷により生じる電圧を表す。
[0028] 初期化期間後半部では、維持電極 SUl〜SUnに正の電圧 Velを印加し、走査電 極 SCl〜SCnには、維持電極 SUl〜SUnに対して放電開始電圧以下となる電圧 V i3から放電開始電圧を超える電圧 Vi4に向かって緩やかに下降する傾斜波形電圧 を印加する。この間に、走査電極 SCl〜SCnと維持電極 SUl〜SUn、データ電極 Dl〜Dmとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極 SC1〜S Cn上部の負の壁電圧および維持電極 SUl〜SUn上部の正の壁電圧が弱められ、 データ電極 Dl〜Dm上部の正の壁電圧は書込み動作に適した値に調整される。以 上により、全ての放電セルに対して初期化放電を行う全セル初期化動作が終了する
[0029] 続く書込み期間では、維持電極 SUl〜SUnに電圧 Ve2を、走査電極 SCl〜SCn に電圧 Vcを印加する。
[0030] まず、 1行目の走査電極 SC1に負の走査パルス電圧 Vaを印加するとともに、デー タ電極 Dl〜Dmのうち 1行目に発光させるべき放電セルのデータ電極 Dk (k = 1〜m )に正の書込みパルス電圧 Vdを印加する。このときデータ電極 Dk上と走査電極 SC 1上との交差部の電圧差は、外部印加電圧の差 (Vd— Va)にデータ電極 Dk上の壁 電圧と走査電極 SC1上の壁電圧との差が加算されたものとなり放電開始電圧を超え る。そして、データ電極 Dkと走査電極 SC1との間および維持電極 SU1と走査電極 S C1との間に書込み放電が起こり、走査電極 SC1上に正の壁電圧が蓄積され、維持 電極 SU 1上に負の壁電圧が蓄積され、データ電極 Dk上にも負の壁電圧が蓄積され る。
[0031] このようにして、 1行目に発光させるべき放電セルで書込み放電を起こして各電極 上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧 Vdを印加 しなかったデータ電極 Dl〜Dmと走査電極 SC1との交差部の電圧は放電開始電圧 を超えないので、書込み放電は発生しない。以上の書込み動作を n行目の放電セル に至るまで行い、書込み期間が終了する。
[0032] 続く維持期間では、まず走査電極 SCl〜SCnに正の維持パルス電圧 Vsを印加す るとともに維持電極 SU 1〜SUnに 0 (V)を印加する。すると前の書込み期間で書込 み放電を起こした放電セルでは、走査電極 SCi上と維持電極 SUi上との電圧差が維 持パルス電圧 Vsに走査電極 SCi上の壁電圧と維持電極 SUi上の壁電圧との差が加 算されたものとなり放電開始電圧を超える。
[0033] そして、走査電極 SCiと維持電極 SUiとの間に維持放電が起こり、このとき発生した 紫外線により蛍光体層 35が発光する。そして走査電極 SCi上に負の壁電圧が蓄積 され、維持電極 SUi上に正の壁電圧が蓄積される。さらにデータ電極 Dk上にも正の 壁電圧が蓄積される。書込み期間において書込み放電が起きな力つた放電セルで は維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
[0034] 続いて、走査電極 SCl〜SCnには O (V)を、維持電極 SUl〜SUnには維持パル ス電圧 Vsをそれぞれ印加する。すると、維持放電を起こした放電セルでは、維持電 極 SUi上と走査電極 SCi上との電圧差が放電開始電圧を超えるので再び維持電極 SUiと走査電極 SCiとの間に維持放電が起こり、維持電極 SUi上に負の壁電圧が蓄 積され走査電極 SCi上に正の壁電圧が蓄積される。以降同様に、走査電極 SC1〜S Cnと維持電極 SU 1〜SUnとに交互に輝度重みに輝度倍率を乗じた数の維持パル スを印加し、表示電極対の電極間に電位差を与えることにより、書込み期間において 書込み放電を起こした放電セルで維持放電が継続して行われる。
[0035] そして、維持期間の最後には走査電極 SCl〜SCnに電圧 Vsを印加して力 所定 時間 Thl後に維持電極 SUl〜SUnに電圧 Velを印加することで、走査電極 SC1〜 SCnと維持電極 SUl〜SUnとの間にいわゆる細幅パルス状の電圧差を与えて、デ ータ電極 Dk上の正の壁電圧を残したまま、走査電極 SCi上および維持電極 SUi上 の壁電圧の一部または全部を消去している。具体的には、維持電極 SUl〜SUnを ー且 O (V)に戻した後、走査電極 SCl〜SCnに維持パルス電圧 Vsを印加する。する と、維持放電を起こした放電セルの維持電極 SUiと走査電極 SCiとの間で維持放電 力 S起こる。そしてこの放電が収束する前、すなわち放電で発生した荷電粒子が放電 空間内に十分残留して！/ヽる間に維持電極 SU 1〜SUnに電圧 Ve 1を印加する。これ により維持電極 SUiと走査電極 SCiとの間の電圧差が（Vs—Vel)の程度まで弱まる 。すると、データ電極 Dk上の正の壁電荷を残したまま、走査電極 SCl〜SCn上と維 持電極 SUl〜SUn上との間の壁電圧はそれぞれの電極に印加した電圧の差 (Vs Vel)の程度まで弱められる。以下、この放電を「消去放電」と呼ぶ。
[0036] このように、最後の維持放電、すなわち消去放電を発生させるための電圧 Vsを走 查電極 SCl〜SCnに印加した後、表示電極対の電極間の電位差を緩和するための 電圧 Ve 1を維持電極 SU 1〜SUnに印加する。こうして維持期間における維持動作 が終了する。
[0037] 次に、選択初期化サブフィールドである第 2SFの動作について説明する。
[0038] 第 2SFの選択初期化期間では、維持電極 SUl〜SUnに電圧 Velを、データ電極 Dl〜Dmに O (V)をそれぞれ印加したまま、走査電極 SCl〜SCnに電圧 Vi3'から 電圧 Vi4に向かって緩やかに下降する傾斜波形電圧を印加する。
[0039] すると前のサブフィールドの維持期間で維持放電を起こした放電セルでは微弱な 初期化放電が発生し、走査電極 SCi上および維持電極 SUi上の壁電圧が弱められ る。またデータ電極 Dkに対しては、直前の維持放電によってデータ電極 Dk上に十 分な正の壁電圧が蓄積されているので、この壁電圧の過剰な部分が放電され、書込 み動作に適した壁電圧に調整される。
[0040] 一方、前のサブフィールドで維持放電を起こさなかった放電セルについては放電 することはなぐ前のサブフィールドの初期化期間終了時における壁電荷がそのまま 保たれる。このように選択初期化動作は、直前のサブフィールドの維持期間で維持 動作を行った放電セルに対して選択的に初期化放電を行う動作である。
[0041] 続く書込み期間の動作は全セル初期化サブフィールドの書込み期間の動作と同様 であるため説明を省略する。続く維持期間の動作も維持パルスの数を除いて同様で ある。
[0042] なお、本実施の形態では、維持期間において、一方の維持パルスの立ち上がりを 他方の維持パルスよりも急峻にした少なくとも 2種類の維持パルスを発生させる構成 とする（以下、立ち上がりが急峻な維持パルスを「第 2の維持パルス」と表記し、他方 の維持パルスを「第 1の維持パルス」と表記する)。そして、輝度重みが所定の値 (本 実施の形態では 10)以上のサブフィールド (本実施の形態では第 5SF以上、ただし、 全セル初期化サブフィールドである第 1 SFの直前のサブフィールドである第 1 OSFを 除く）の維持期間の最後において、第 2の維持パルスを 5回連続して走査電極 SC1 〜SCnに印加する構成とする。これにより、書込みに必要な電圧を増大させることな く安定した書込み放電を発生させている。
[0043] 次に、本実施の形態におけるパネルの駆動方法について説明する。
[0044] 図 5は、本発明の実施の形態における第 1の維持パルスおよび第 2の維持パルスの 概略を示す波形図である。ここで、以下の維持パルスの説明において、「立ち上がり 時間」、「立ち下がり時間」とは、維持パルスを立ち上げるため、または維持パルスを 立ち下げるために、後述する電力回収部 110または電力回収部 210を動作させる期 間のことであり、電力回収部 110または電力回収部 210を動作させる期間が短い場 合を「急峻」と表し、長い場合を「緩やか」と表す。本実施の形態では、基準となる第 1 の維持パルスの立ち上がり時間を約 550nsecとし、第 2の維持パルスの立ち上がり 時間を約 300nsecとしている。こうして、第 2の維持パルスを第 1の維持パルスよりも 急峻な立ち上がりとしている。なお、立ち下がり時間は、第 1の維持パルスと第 2の維 持パルスとで互 、に等しく、ともに約 550nsecである。
[0045] 図 6は、本発明の実施の形態の維持期間における第 1の維持パルスおよび第 2の 維持パルスの表示電極対 28への印加の様子を示す概略図である。
[0046] 本実施の形態では、上述したように、維持期間において、第 1の維持パルスと、第 1 の維持パルスよりも立ち上がりが急峻な第 2の維持パルスとを発生させ、表示電極対 28に印加する構成としている。このとき、図 6に示すように、維持期間の最後におい て第 2の維持パルスを 5回連続して走査電極 SCl〜SCnに印加する構成とする。な お、これらの維持パルスを発生させるための駆動回路および維持パルス発生の詳細 については後述するが、この駆動回路は電力回収部と電圧クランプ部とを有しており 、電力回収部の駆動時間を制御することで維持パルスの立ち上がりを制御している。
[0047] そして、本実施の形態においては、図 6に示したパネルの駆動方法を用いることで 、書込みに必要な電圧を増大させることなく安定した書込み放電を発生させることを 可能としている。
[0048] 書込み放電を不安定にする主な原因に、放電セル内に形成される壁電荷が十分 でない、あるいは、放電セル内に形成される壁電荷の放電セル毎のばらつき、といつ たことが確認されている。
[0049] 維持期間にお 、て形成される壁電荷は維持放電の強さに依存して 、るため、弱!ヽ 維持放電が発生すると、放電セル内に形成される壁電荷も不十分なままとなってしま う。あるいは、維持放電に放電セル毎のばらつきがあると、壁電荷にも放電セル毎の ばらつきが生じてしまう。一方、上述したように、選択初期化サブフィールドにおける 書込み放電は、直前のサブフィールドの維持期間において形成される壁電荷に依存 している。すなわち、放電強度が不十分な維持放電が発生したり、維持放電に放電 セル毎のばらつきが生じることで、不安定な書込み放電が発生してしまう。
[0050] この、放電強度が不十分な維持放電や維持放電の放電セル毎のばらつきを発生さ せる原因の 1つに、次のようなことがある。
[0051] 放電セルの点灯率は表示画像に応じて変化するため、表示電極対毎の駆動負荷 は表示画像に応じて異なる。このとき電圧印加手段のインピーダンスが高いと、維持 パルスの立ち上がり波形にばらつきが生じ、各放電セル間の放電の発生するタイミン グ (放電開始時間）にばらつきを生じさせる。
[0052] また、発光効率を改善するためにキセノン分圧を高めたパネルでは、表示電極対 間の放電開始電圧も高くなり、そのため放電の発生するタイミングのばらつきがさらに 大きくなる傾向にある。
[0053] このように、隣接する放電セル間において放電の発生するタイミングに差があると、 先に放電が発生した放電セルと後で放電が発生した放電セルとでは放電の強度が 異なってしまう。これは、例えば、先に放電する放電セルの影響を受けて後に放電す る放電セルの壁電荷が減少し放電が弱くなる、あるいは、隣接する放電セルの放電 の影響を受けることによって一度開始された放電が一旦停止し、印加電圧の上昇に よって再び放電を生じるために放電が弱くなる、といったことが原因にある。
[0054] こうして、維持放電の放電セル毎のばらつきが生じ、放電が弱められた放電セルで は、放電セル内に形成される壁電荷も不十分なままとなってしまう。そして、これらの 現象は、維持パルスの立ち上がりが緩やかになるほど顕著になる。さらに、高精細化 、大画面化されたパネルにぉ 、ては書込みパルス電圧のパルス幅が短縮されるため 、放電遅れや放電ばらつきに対する余裕が失われ、書込み放電がさらに不安定にな る傾向にある。
[0055] 維持放電の放電セル毎のばらつきが生じな 、ように放電の強度を揃え、維持放電 にお 、て形成される壁電荷をできるだけ均一にするためには、電圧の変化が急峻な 状態で放電を生じさせることが有効である。電圧の変化が急峻な状態で放電を生じさ せると、放電開始電圧のばらつきが吸収され、各放電セル間の放電の発生するタイミ ングのばらつきを小さくすることができる力もである。これにより放電の強度のばらつき を抑え、維持放電によって形成される壁電荷を均一にさせることができる。
[0056] さらに、電圧の変化が急峻な状態で生じる放電は強い放電となるため、放電の発生 するタイミングのばらつきを小さくするだけでなぐ放電セル内に十分な壁電荷を形成 させる働さをち有する。
[0057] そこで、本実施の形態においては、放電の発生するタイミングのばらつきを抑えると ともに放電セル内に十分な壁電荷を形成させることを目的に、第 2の維持パルスを発 生させる。すなわち、第 1の維持パルスよりも立ち上がりが急峻な第 2の維持パルスを 発生させることで、パネルに印加する電圧の変化が急峻な状態で放電を生じさせる。 これにより、放電開始電圧のばらつきを吸収して放電セル間の放電の発生するタイミ ングを揃え、放電セル毎の壁電荷のばらつきを低減するとともに、放電セル内に十分 な壁電荷を形成させる。
[0058] そして、正常な書込み放電を発生させるために必要な走査パルス電圧が下がるほ ど、実際に印加する走査パルス電圧 Vaに対してのマージンが大きくなり、書込み放 電を安定して発生させることができる。そこで、本発明者は、正常な書込み放電を発 生させるために必要な走査パルス電圧を低減させることができる第 2の維持パルスの 立ち上がりおよび印加回数を検討する実験を行った。
[0059] 図 7は、本発明の実施の形態における第 2の維持パルスと走査ノ ルス電圧との関係 を示した図である。図 7において、横軸は第 2の維持パルスの印加回数を示し、縦軸 は続くサブフィールドの書込み期間において正常な書込み放電を発生させるために 必要な走査パルス電圧（以下、単に「必要な走査パルス電圧」と略記する）を示す。こ の実験では、第 2の維持パルスの印加回数および第 2の維持パルスの立ち上がり時 間を変えながら、続くサブフィールドにおける書込み放電において、必要な走査パル ス電圧がどのように変化するかを調べた。
[0060] なお、この実験では、第 1の維持パルスによる駆動を基準とし、第 1の維持パルスを 順次第 2の維持パルスに切換えていくことで、第 2の維持パルスの印加回数を増やし ていった。また、維持期間の終盤に印加する維持パルスの方力 続くサブフィールド における書込み放電により強く影響を与えるため、第 1の維持パルス力 第 2の維持 パルスへの切換えは、維持期間の最後の方力も順に行った。したがって、例えば、図
7における第 2の維持パルスの印加回数「4」は、走査電極 SCl〜SCnおよび維持電 極 SUl〜SUnのそれぞれに印加する維持パルスのうち維持期間の最後の 2回分の 維持パルスをそれぞれ第 2の維持パルスとしたことを表し、第 2の維持パルスの印加 回数「8」は、同じく最後の 4回分の維持パルスをそれぞれ第 2の維持パルスとしたこと を表す。なお、以下の説明において示される第 2の維持パルスの印加に関する数値 は、維持期間の最後の方からの印加回数を表すものとする。
[0061] また、この実験では、輝度重みが小さいサブフィールド (本実施の形態では第 1SF 〜第 4SF)を第 2の維持パルスを印加する対象力も除き、輝度重みが所定の値 (本実 施の形態では 10)以上のサブフィールド (本実施の形態では第 5SF以上）を第 2の維 持パルスを印加する対象とした。また、全セル初期化サブフィールドでは初期化期間 にお 、て全ての放電セルに対して初期化動作を行 、全ての放電セルにぉ 、て壁電 荷を再形成するので、全セル初期化サブフィールド (本実施の形態では第 1SF)の 直前のサブフィールド (本実施の形態では第 10SF)も第 2の維持パルスを印加する 対象から除いた。
[0062] このように、この実験では、第 5SF〜第 9SFを第 2の維持パルスを印加する対象と し、それらのサブフィールドの維持期間において、表示電極対 28に印加する維持パ ルスを維持期間の最後の方力 順に第 2の維持パルスに切換えていくことで第 2の維 持パルスの印加回数を増力!]させた。そして、第 2の維持パルスの印加回数が増加す ることによって必要な走査ノ ルス電圧がどのように変化するかを調べた。さらに、第 2 の維持パルスの立ち上がり時間を、 250nsec、 300nsec、 350nsecの 3通りで切換 えて各立ち上がり時間でそれぞれ上述と同様の実験を行い、第 2の維持パルスの立 ち上がりの急峻さを変えることで必要な走査ノ ルス電圧がどのように変化するかにつ いても調べた。
[0063] また、この実験では、 50インチ、表示電極対数 1080対のパネルを、パネル温度を
70°Cにして使用した。
[0064] そして、この実験からは、次のようなことが明らかとなった。
[0065] まず、第 2の維持パルスの印加回数が増えるほど、必要な走査パルス電圧は低減さ れた。これにより、維持放電の強度を 1回変える程度では壁電荷の状態は遷移しにく く、強 、維持放電を連続して発生させることが必要であることがわ力つた。
[0066] 次に、その傾向は徐々に頭打ちとなり、第 2の維持パルスの印加回数が 10回以上 になると、必要な走査パルス電圧を低減させる効果は非常に緩やかになることがわか つた o
[0067] さらに、第 2の維持パルスの立ち上がり時間を短くするほど、正常な書込み放電を 発生させるために必要な走査パルス電圧は低下する力 立ち上がり時間が 350nsec のときと 300nsecのときとで顕著な差が生じるのに対し、立ち上がり時間が 300nsec のときと 250nsecのときとでは、その差が小さ!/、ことがわかった。
[0068] 維持パルスの立ち上がりを急峻にすると、その分電力回収部の駆動時間が減少し て電力回収率が低下し、消費電力の削減効果が損なわれる。したがって、第 2の維 持パルスを発生させる回数はできるだけ少ない方がよぐかつ第 2の維持パルスの立 ち上がり時間も、必要な走査パルス電圧を低減させる効果が得られる範囲でできるだ け緩やかである方がよい。そして、この実験からは、立ち上がり時間を 300nsecにし た第 2の維持パルスを、走査電極 SCl〜SCnおよび維持電極 SUl〜SUnへそれぞ れ 5回ずつ印加すれば十分な効果が得られることがわ力つた。
[0069] 一方、ある放電セルにぉ 、て強 、書込み放電が発生すると、その放電セルに隣接 する書込みを行わない放電セルでは、その放電の影響を受けて壁電荷が減少（以下 、「電荷抜け」とも記す)することが確認されている。そして、高精細化により放電セル が微細化されたパネルではさらにそれが顕著になる。
[0070] 選択初期化動作を行うサブフィールドでは、直前のサブフィールドの維持期間で維 持動作を行った放電セルに対して選択的に初期化放電を行うため、直前のサブフィ 一ルドで維持放電を起こさな力つた放電セルにっ 、ては放電することはなぐ直前の サブフィールドの初期化期間終了時における壁電荷が書込みに利用される。したが つて、発光を生じさせない放電セルにおける壁電荷が、隣接する放電セルに発生し た強い書込み放電により減少すると、次のサブフィールドが選択初期化動作を行うサ ブフィールドであれば、そのサブフィールドにお!/、て書込みに必要な壁電圧が不足し 、書込み動作時に放電不良を発生させる恐れがある。 [0071] そこで、本発明者は、書込み動作時にお!、て、必要な走査パルス電圧の低減効果 を弱めることなく安定した書込み放電を発生させることができ、かつ、書込み放電の 放電強度を、隣接する放電セルの壁電荷を減少させな ヽ程度に抑えることができる 方法がな 、かを検討する実験を行った。
[0072] 図 8は、本発明の実施の形態における第 2の維持パルスの印加回数と走査パルス 電圧との関係を示した図である。図 8において、横軸は第 2の維持パルスの印加回数 を示し、縦軸は続くサブフィールドの書込み期間における必要な走査パルス電圧を 示す。
[0073] この実験では、第 2の維持パルスを、走査電極 SCl〜SCnだけに印加したときと維 持電極 SUl〜SUnだけに印加したときとで、必要な走査ノ ルス電圧にどのような差 が生じるかを比較した。
[0074] なお、この実験では、図 7に示した実験結果にもとづき、第 2の維持パルスの立ち上 力 Sり時間を 300nsecに設定した。また、同じく第 2の維持パルスを走査電極 SC1〜S Cnおよび維持電極 SUl〜SUnへそれぞれ 5回ずつ印加すれば十分な効果が得ら れるという実験結果から、第 2の維持パルスを走査電極 SC 1〜SCnだけに 5回印加 したときと、維持電極 SUl〜SUnだけに 5回印加したときとで必要な走査パルス電圧 にどのような違 、が生じるかを調べた。
[0075] また、この実験では、図 7に示した実験と同様に、第 5SF〜第 9SFの維持期間を第 2の維持パルスを印加する対象とした。また、図 7の実験で用いたパネルと同じ構成 のパネルを条件を同じにして使用した。また、図 8には、図 7に示した実験結果のうち の第 2の維持パルスの立ち上がり時間を 300nsecにしたものを、本実験結果との比 較用として併記した。
[0076] そして、この実験力も次のような結果が得られた。図 8に示すように、次のサブフィー ルドにおける必要な走査パルス電圧は、維持電極 SUl〜SUnだけに第 2の維持パ ルスを印加したときが約 111 (V)であったのに対し、走査電極 SCl〜SCnだけに第 2 の維持パルスを印加したときには約 106 (V)と、約 5 (V)の差があった。そして、図 8 からもわかるように、この約 106 (V)という数値は、走査電極 SCl〜SCnおよび維持 電極 SUl〜SUnに第 2の維持パルスをそれぞれ 4回ずつ印加したときに得られる低 減効果とほぼ等しい。すなわち、この実験からは、走査電極 SCl〜SCnに第 2の維 持パルスを印加するだけで、十分な効果を得られることがわ力 た。
[0077] 維持放電を発生させる際、走査電極 SCl〜SCnに印加する維持パルス電圧と維 持電極 SUl〜SUnに印加する維持パルス電圧とが同じ波形であれば、走査電極 S C 1〜SCn上に形成される壁電荷と維持電極 SU 1〜SUn上に形成される壁電荷と はほぼ等しくなる。一方で、いずれか一方の電極にのみ立ち上がりが急峻な維持パ ルス電圧を印加した場合、立ち上がりが急峻な維持パルス電圧を印加した電極上に より多くの壁電荷が蓄積される。
[0078] 書込み動作では、上述したように、走査電極 SCiとデータ電極 Dkとの間に放電を 発生させるために必要な電圧を印加して放電を発生させ、その放電をきつかけにして 走査電極 SCl〜SCnと維持電極 SUl〜SUnとの間に放電を発生させている。すな わち、書込み放電の発生に関しては、維持電極 SUl〜SUn上に形成される壁電荷 よりも走査電極 SCl〜SCn上に形成される壁電荷の方がより大きい影響を与える。
[0079] したがって、走査電極 SCl〜SCn上により多くの壁電荷を形成する方力 必要な 走査パルス電圧を低減させる効果をより高めることができる。すなわち、第 2の維持パ ルスの印加が走査電極 SCl〜SCnだけであったとしても、書込み放電の発生に影 響を与える走査電極 SCl〜SCn上の壁電荷が十分に形成されるので、必要な走査 パルス電圧を十分に低減することができる。
[0080] 一方、維持電極 SUl〜SUn上に形成される壁電荷は、書込み放電の際に走査電 極 SCl〜SCnと維持電極 SUl〜SUnとの間に発生する放電に影響を与える。すな わち、必要な走査パルス電圧を低減させる効果よりも、放電強度を大きくする方により 影響を与える。したがって、維持電極 SUl〜SUnに第 2の維持パルスを印加しなけ れば、維持電極 SUl〜SUn上に形成される壁電荷を抑制し、書込み放電の放電強 度を下げる効果が期待できる。
[0081] そこで、本発明者は、走査電極 SCl〜SCnだけに第 2の維持パルスを印加したとき に電荷抜けによって生じる書込み不良がどの程度改善するのかを検討する実験を行 つた o
[0082] 図 9は、本発明の実施の形態における第 2の維持パルスの印加条件を変えた場合 の電圧 Ve2の変化を示した図である。図 9において、横軸は第 2の維持パルスの印 加の条件を示し、縦軸は続くサブフィールドの書込み期間において電荷抜けによる 書込み不良が発生しない電圧 Ve2の上限値を示す。この実験では、第 2の維持パル スを印加する条件を変えながら、続くサブフィールドにおける書込み放電において、 電荷抜けによる書込み不良が発生しない電圧 Ve2がどのように変化するかを調べた
[0083] なお、書込み動作時においては、維持電極 SUl〜SUnに印加する電圧 Ve2が高 くなるほど放電セルへの印加電圧は上昇するため、書込み放電は安定して発生する 。一方で、電圧 Ve2が高いほど書込み放電は強く発生し、電荷抜けが起こりやすくな る。逆に、維持電極 SUl〜SUnに印加する電圧 Ve2を低くすると、書込み放電の放 電強度が下がり電荷抜けは起こりに《なるが、放電そのものが不安定になる。そして 、図 9に示した電圧 Ve2は、放電セルに印加する電圧 Ve2の、電荷抜けを発生させ ない上限値を示したものである。この電圧 Ve2が低ければ、電荷抜けが発生しやす いため、放電セルに印加する電圧を高めることができず、書込み放電が不安定にな りやすい。逆に、この電圧 Ve2が高ければ、電荷抜けが発生しにくいので、放電セル に印加する電圧を高めることができ、安定した書込み放電を発生させることができる。
[0084] この実験では、通常駆動 (第 1の維持パルスだけを用いた駆動）、第 5SF〜第 9SF の書込み期間において走査電極 SCl〜SCn、維持電極 SUl〜SUnのそれぞれに 第 2の維持パルスを 5回ずつ印加した場合、第 5SF〜第 9SFの書込み期間において 走査電極 SCl〜SCnだけに第 2の維持パルスを 5回印加した場合、第 7SF〜第 9S Fの書込み期間において走査電極 SCl〜SCnだけに第 2の維持パルスを 5回印加 した場合、の 4つの条件でパネルを駆動した。そして、それぞれの駆動条件において 徐々に電圧 Ve2を上昇させながら、電荷抜けによる書込み不良の発生の有無を調 ベると ヽぅ方法で、電荷抜けが発生しな 、電圧 Ve2の上限値を調べた。
[0085] なお、この実験では、図 8に示した実験と同様に第 2の維持パルスの立ち上がり時 間は 300nsecに設定した。また、図 7、図 8で用いたパネルと同じ構成のパネルを同 じ条件にして使用した。
[0086] その結果、電荷抜けによる書込み不良が発生しない電圧 Ve2は、第 1の維持パル スだけを用いた通常駆動の場合は約 180 (V)であった力 第 5SF〜第 9SFの書込 み期間において走査電極 SCl〜SCn、維持電極 SUl〜SUnのそれぞれに第 2の 維持パルスを 5回ずつ印加した場合には約 161 (V)と、通常駆動の場合と比べて約 19 (V)低くなるという結果が得られた。これは、その分電荷抜けが発生しやすくなつ たことを表す。これにより、走査電極 SCl〜SCnと維持電極 SUl〜SUnとにそれぞ れ第 2の維持パルスを印加すると、必要な走査パルス電圧を低減できる代わりに電荷 抜けが発生しやすくなることが明らかとなつた。
[0087] 一方、図 8に示した実験と同様に、第 5SF〜第 9SFの書込み期間において走査電 極 SCl〜SCnだけに第 2の維持パルスを 5回印加した場合には、電荷抜けによる書 込み不良が発生しない電圧 Ve2は約 174 (V)であり、通常駆動と比較した場合の差 は約 6 (V)程度に抑えられるという結果が得られた。すなわち、走査電極 SCl〜SCn だけに第 2の維持パルスを印カ卩した場合、上述した効果、すなわち必要な走査パル ス電圧を削減しつつ書込み放電の放電強度を下げて電荷抜けを抑える効果が得ら れることが確認された。
[0088] そして、第 2の維持パルスを印加するサブフィールドをさらに制限し、第 7SF〜第 9 SFの書込み期間において走査電極 SCl〜SCnに第 2の維持パルスを 5回印加した 場合には、電荷抜けによる書込み不良が発生しない電圧 Ve2は約 180 (V)となり、 通常駆動の場合とほぼ同様になるという結果が得られた。
[0089] そこで、本発明者は、走査電極 SCl〜SCnだけに第 2の維持パルスを 5回印加す るという条件を共通にし、第 2の維持パルスを印加するサブフィールドを変えたときに 、必要な走査パルス電圧がどのように変化するかを検討する実験を行った。
[0090] 図 10は、本発明の実施の形態における第 2の維持パルスを印加するサブフィール ドを変えた場合の走査パルス電圧の変化を示した図である。図 10において、横軸は 第 2の維持パルスを印加するサブフィールドを示し、縦軸は続くサブフィールドの書 込み期間における必要な走査パルス電圧を示す。この実験では、第 2の維持パルス を印加するサブフィールドを第 5SF〜第 9SFの間で変えながら、続くサブフィールド における書込み放電にぉ 、て、必要な走査パルス電圧がどのように変化するかを調 [0091] なお、この実験では、図 8、図 9に示した実験と同様に第 2の維持パルスの立ち上が り時間は 300nsecに設定した。また、図 7〜図 9で用いたパネルと同じ構成のパネル を同じ条件にして使用した。また、図 7に示した実験と同様に全セル初期化サブフィ 一ルド (本実施の形態では第 1SF)の直前のサブフィールドである第 10SFを第 2の 維持パルスを印加する対象から除 ヽた。
[0092] この実験では、第 2の維持パルスを印加するサブフィールドを、第 5SF〜第 9SFに した場合、第 6SF〜第 9SFにした場合、第 7SF〜第 9SFにした場合、第 8SF〜第 9 SFにした場合、第 9SFだけにした場合、および第 1の維持パルスだけを用いた通常 駆動の 6つの条件でパネルを駆動した。
[0093] その結果、図 10に示すように、必要な走査パルス電圧は、第 2の維持パルスを印加 するサブフィールドを第 5SF〜第 9SFにした場合と第 6SF〜第 9SFにした場合と第 7SF〜第 9SFにした場合とで差がなく、それ以降は第 2の維持パルスを印加するサ ブフィールド数を減らすにつれて必要な走査ノ ルス電圧が上昇することがわ力つた。
[0094] したがって、図 9および図 10に示した結果より、第 2の維持パルスを印加するサブフ ィールドを第 7SF〜第 9SFにすることで最も高い効果が得られることがわ力つた。
[0095] 以上述べたように、本実施の形態では、立ち上がりが急峻な第 2の維持パルスを所 定のサブフィールドの維持期間の最後において、所定の回数連続して表示電極対 の一方の電極に印加する。例えば、立ち上がり時間を約 300nsecにした第 2の維持 パルスを、第 7SF〜第 9SFの維持期間の最後において、 5回連続して走査電極 SC l〜SCnに印加する構成とする。これにより、維持期間の最後に強い維持放電を発 生させて放電セル内に十分な壁電荷を形成し、続くサブフィールドにおける書込み 期間において、書込みに必要な電圧を増大させることなく書込み放電を安定に発生 させるとともに、その放電強度を、隣接する放電セルにおいて電荷抜けによる書込み 不良が発生しない程度に抑えることが可能となる。
[0096] なお、上述した各数値は実験に用いたパネルの特性やサブフィールド構成等に依 存した数値であり、何らこれらの数値に限定されるものではなぐパネルの特性ゃサ ブフィールド構成、プラズマディスプレイ装置の仕様等に応じて最適な値に設定する ことが望ましい。 [0097] 次に、本実施の形態におけるプラズマディスプレイ装置の回路構成について説明 する。
[0098] 図 11は、本発明の実施の形態におけるパネルを駆動するための駆動回路の回路 ブロック図である。プラズマディスプレイ装置 1は、パネル 10、画像信号処理回路 51 、データ電極駆動回路 52、走査電極駆動回路 53、維持電極駆動回路 54、タイミン グ発生回路 55および各回路ブロックに必要な電源を供給する電源回路（図示せず） を備えている。
[0099] 画像信号処理回路 51は、入力された画像信号 sigをサブフィールド毎の発光 ·非発 光を示す画像データに変換する。データ電極駆動回路 52はサブフィールド毎の画 像データを各データ電極 Dl〜Dmに対応する信号に変換し各データ電極 Dl〜Dm を駆動する。
[0100] タイミング発生回路 55は水平同期信号 Hおよび垂直同期信号 Vをもとにして各回 路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロッ クへ供給する。そして、上述したように、本実施の形態においては、維持期間におい て走査電極 SCl〜SCnおよび維持電極 SUl〜SUnに印加する 2種類の維持パル スを発生させており、それに応じたタイミング信号を走査電極駆動回路 53および維 持電極駆動回路 54に出力する。これにより、書込み動作を安定させる制御を行う。
[0101] 走査電極駆動回路 53は、維持期間において走査電極 SCl〜SCnに印加する維 持パルスを発生するための維持パルス発生回路 100を有し、タイミング信号にもとづ いて各走査電極 SCl〜SCnをそれぞれ駆動する。維持電極駆動回路 54は、初期 化期間にお 、て維持電極 SU 1〜SUnに電圧 Ve 1を印加する回路と、書込み期間 において維持電極 SUl〜SUnに電圧 Ve2を印加する回路と、維持期間において維 持電極 SUl〜SUnに印加する維持パルスを発生するための維持パルス発生回路 2 00とを有し、タイミング信号にもとづ 、て維持電極 SU 1〜SUnを駆動する。
[0102] 次に、維持パルス発生回路 100、維持パルス発生回路 200の詳細とその動作につ いて説明する。図 12は、本発明の実施の形態における維持パルス発生回路 100、 維持パルス発生回路 200の回路図である。なお、図 12にはパネル 10の電極間容量 を Cpとして示し、走査パルスおよび初期化電圧波形を発生させる回路は省略して!/ヽ る。
[0103] 維持パルス発生回路 100は、電力回収部 110とクランプ部 120とを備えている。
[0104] 電力回収部 110は、電力回収用のコンデンサ C10、スイッチング素子 Ql l、 Q12、 逆流防止用のダイオード Dl l、ダイオード D12、共振用のインダクタ L10を有してい る。また、クランプ部 120は、電圧値が Vsである電源 VSに走査電極 SCl〜SCnをク ランプするためのスイッチング素子 Q13、および走査電極 SCl〜SCnを接地電位に クランプするためのスイッチング素子 Q14を有している。そして電力回収部 110およ びクランプ部 120は、走査パルス発生回路 (維持期間中は短絡状態となるため図示 せず）を介してパネル 10の電極間容量 Cpの一端である走査電極 SCl〜SCnに接 続されている。
[0105] 電力回収部 110は、電極間容量 Cpとインダクタ L10とを LC共振させて維持パルス の立ち上がりおよび立ち下がりを行う。維持パルスの立ち上がり時には、電力回収用 のコンデンサ C10に蓄えられている電荷をスイッチング素子 Q11、ダイオード D11お よびインダクタ L 10を介して電極間容量 Cpに移動する。維持パルスの立ち下がり時 には、電極間容量 Cpに蓄えられた電荷を、インダクタ L10、ダイオード D12およびス イッチング素子 Q12を介して電力回収用のコンデンサ C10に戻す。こうして走査電極 SCl〜SCnへ維持パルスを印加する。このように、電力回収部 110は電源から電力 を供給されることなく LC共振によって走査電極 SCl〜SCnの駆動を行うため、理想 的には消費電力が 0となる。なお、電力回収用のコンデンサ C10は電極間容量じ に 比べて十分に大きい容量を持ち、電力回収部 110の電源として働くように、電源 VS の電圧値 Vsの半分の約 VsZ2に充電されて!、る。
[0106] 電圧クランプ部 120は、スイッチング素子 Q13を介して走査電極 SCl〜SCnを電 源 VSに接続し、走査電極 SCl〜SCnを電圧 Vsにクランプする。また、スイッチング 素子 Q14を介して走査電極 SCl〜SCnを接地し、 O (V)にクランプする。このように して電圧クランプ部 120は走査電極 SCl〜SCnを駆動する。したがって、電圧クラン プ部 120による電圧印加時のインピーダンスは小さぐ強い維持放電による大きな放 電電流を安定して流すことができる。
[0107] こうして維持パルス発生回路 100は、スイッチング素子 Ql l、スイッチング素子 Q12 、スイッチング素子 Q13、スイッチング素子 Q14を制御することによって電力回収部 1 10と電圧クランプ部 120とを用いて走査電極 SCl〜SCnに維持パルスを印加する。 なお、これらのスイッチング素子は、 MOSFETや IGBT等の一般に知られた素子を 用いて構成することができる。
[0108] 維持パルス発生回路 200は、電力回収用のコンデンサ C20、スイッチング素子 Q2 1、スイッチング素子 Q22、逆流防止用のダイオード D21、ダイオード D22、共振用 のインダクタ L20を有する電力回収部 210と、維持電極 SUl〜SUnを電圧 Vsにクラ ンプするためのスイッチング素子 Q23および維持電極 SUl〜SUnを接地電位にクラ ンプするためのスイッチング素子 Q24を有するクランプ部 220とを備え、パネル 10の 電極間容量 Cpの一端である維持電極 SUl〜SUnに接続されている。なお、維持パ ルス発生回路 200の動作は維持パルス発生回路 100と同様であるので説明を省略 する。
[0109] また、図 12には、表示電極対の電極間の電位差を緩和するための電圧 Velを発 生する電源 VE1、電圧 Ve2を発生する電源 VE2、電圧 Velを維持電極 SU1〜SU nに印加するためのスイッチング素子 Q26、スイッチング素子 Q27、電圧 Ve2を維持 電極 SUl〜SUnに印加するためのスイッチング素子 Q28、スイッチング素子 Q29も 合わせて示している。
[0110] なお、電力回収部 110のインダクタ L10とパネル 10の電極間容量 Cpとの LC共振 の周期、および電力回収部 210のインダクタ L20と同電極間容量 Cpとの LC共振の 周期（以下、「共振周期」と記す）は、インダクタ L10、インダクタ L20のインダクタンス をそれぞれ Lとすれば、計算式「2 π f (LCp)」によって求めることができる。そして、 本実施の形態では、電力回収部 110、電力回収部 210における共振周期が約 110 Onsecになるようにインダクタ L10、インダクタ L20を設定して!/、る。
[0111] 次に、第 1の維持パルスおよび第 2の維持パルスを発生させるための維持パルス発 生回路の動作を、図 13、図 14を用いて説明する。
[0112] まず、基準パルスである第 1の維持パルスについて説明する。図 13は、本発明の 実施の形態における第 1の維持パルスの波形図である。なお、ここでは走査電極 SC l〜SCn側の維持パルス発生回路 100について説明する力 維持電極 SUl〜SUn 側の維持パルス発生回路 200も同様の回路構成であり、その動作もほぼ同様である 。また、以下のスイッチング素子の動作説明においては、導通させる動作を「ON」、 遮断させる動作を「OFF」と表記する。
[0113] (期間 T11)
時刻 tlでスイッチング素子 Q11を ONにする。すると、電力回収用のコンデンサ C1 0からスイッチング素子 Ql l、ダイオード Dl l、インダクタ L10を通して走査電極 SCI 〜SCnへ電荷が移動し始め、走査電極 SCl〜SCnの電圧が上がり始める。インダク タ L10と電極間容量 Cpとは共振回路を形成しているので、時刻 tlから共振周期の約 1Z2の時間が経過した時刻において走査電極 SCl〜SCnの電圧は Vs付近まで上 昇する。そして、上述したように本実施の形態においては、インダクタ L10と電極間容 量 Cpとの共振周期は約 l lOOnsecに設定されており、第 1の維持パルスにおいては 、走査電極 SCl〜SCnに印加する維持パルスの立ち上がり時間、すなわち時刻 tl 力 時刻 t21までの期間 Ti lの時間はその共振周期の 1Z2の約 550nsecに設定さ れている。
[0114] (期間 T21)
そして、時刻 tlから共振周期の約 1Z2の時間が経過した時刻 t21でスイッチング 素子 Q13を ONにする。
[0115] すると、走査電極 SCl〜SCnはスイッチング素子 Q13を通して電源 VSへ接続され るため、走査電極 SCl〜SCnは電圧 Vsにクランプされる。走査電極 SCl〜SCnが 電圧 Vsにクランプされると、書込み放電を起こした放電セルでは走査電極 SC1〜S Cnと維持電極 SUl〜SUnとの間の電圧差が放電開始電圧を超え、維持放電が発 生する。なお、この電源 VSへのクランプ期間が短すぎると、維持放電に伴って形成さ れる壁電圧が不足し、維持放電を継続して発生させることができなくなる。逆に、長す ぎると維持パルスの繰返し周期が長くなつてしま 、、必要な数の維持パルスを表示電 極対に印加できなくなる。そのため実用的には電源 VSへのクランプ期間を 800nsec 〜1500nsec程度に設定することが望ましい。そして、本実施の形態においては、期 間 T21を約 1 OOOnsecに設定して！/ヽる。
[0116] (期間 T31) 時刻 t31でスイッチング素子 Q12を ONにする。すると、走査電極 SCl〜SCnから インダクタ L10、ダイオード D12、スイッチング素子 Q12を通してコンデンサ CIOに電 荷が移動し始め、走査電極 SCl〜SCnの電圧が下がり始める。上述したようにインダ クタ L10と電極間容量 Cpとの共振周期は約 l lOOnsecに設定されており、第 1の維 持パルスにおいては、走査電極 SCl〜SCnに印加する維持パルスの立ち下がり時 間、すなわち時刻 t31から時刻 t4までの期間 T31の時間はその共振周期の 1Z2の 約 550nsec【こ設定されて!ヽる。
[0117] (期間 T4)
そして、時刻 t31から共振周期の約 1Z2の時間が経過した時刻 t4でスイッチング 素子 Q14を ONにする。すると、走査電極 SCl〜SCnはスイッチング素子 Q14を通 して直接に接地されるため、走査電極 SCl〜SCnは O (V)にクランプされる。
[0118] このように、第 1の維持パルスの立ち上がり時間および立ち下がり時間は約 550nse cであり、インダクタ L10と電極間容量 Cpとの共振周期の約 1 lOOnsecの約 1Z2に 設定されている。
[0119] 次に、第 1の維持パルスよりも立ち上がりが急峻な第 2の維持パルスについて説明 する。図 14は、本発明の実施の形態における第 2の維持パルスの波形図である。
[0120] (期間 T12)
時刻 tlでスイッチング素子 Q11を ONにする。すると、電力回収用のコンデンサ C1 0からスイッチング素子 Ql l、ダイオード Dl l、インダクタ L10を通して走査電極 SCI 〜SCnへ電荷が移動し始め、走査電極 SCl〜SCnの電圧が上がり始める。そして、 第 2の維持パルスにおいては、走査電極 SCl〜SCnに印加する維持パルスの立ち 上がり時間、すなわち時刻 tlから時刻 t22までの期間 T12の時間はその共振周期の 1Z2よりも短!、約 300nsecに設定されて!、る。
[0121] (期間 T22)
そして、時刻 t22でスイッチング素子 Q 13を ONにする。すると、走査電極 SC1〜S Cnはスイッチング素子 Q13を通して直接に電源 VSへ接続されるため、走査電極 SC l〜SCnは電圧 Vsにクランプされ、維持放電が発生する。なお、第 2の維持パルスで は、第 1の維持パルスよりも立ち上がり時間を短くした分だけ期間 T22を期間 T21より も長く設定して約 1150nsecとし、第 1の維持パルスと第 2の維持パルスとで立ち上が りから立ち下がりまでのパルス幅が変わらな 、ようにして 、る。
[0122] なお、第 2の維持パルスにおいては、（期間 T31)、（期間 Τ4)の動作は第 1の維持 パルスと同様であるため説明を省略する。
[0123] このように、第 2の維持パルスの立ち上がり時間は約 300nsecと、第 1の維持パルス よりも短い時間に設定されており、第 1の維持パルスよりも急峻な立ち上がりとなって いる。
[0124] 以上が、本実施の形態における第 1の維持パルスおよび第 2の維持パルスを発生 させるための維持パルス発生回路の動作であり、上述したように、電力回収部による 表示電極対への電圧印加を制御するスイッチング素子 (具体的には、スイッチング素 子 Ql l、 Q21)を ONに持続する時間を制御することで、立ち上がりの異なる 2種類 の維持パルスを発生させて 、る。
[0125] なお、本発明の実施の形態では、第 1SFを全セル初期化サブフィールドとし第 2S F〜第 10SFを選択初期化サブフィールドとするサブフィールド構成を例に挙げて説 明を行ったが、必ずしもこのサブフィールド構成に限定されるものではなぐこれ以外 のサブフィールド構成であってもかまわな 、。
[0126] また、本実施の形態では、維持期間の最後において、第 2の維持パルスを 5回連続 して走査電極 SC 1〜SCnに印加する構成を説明したが、何らこの数値に限定される ものではなぐパネルの特性等に合わせて最適な回数に設定することが望ましい。ま た、この期間を除く期間においては、走査電極 SCl〜SCnおよび維持電極 SU1〜 SUnに対して第 1の維持パルスのみを印加する構成であってもよぐあるいは第 1の 維持パルスと第 2の維持パルスとを、所定の割合、例えば 2 : 1といった割合になるよう に周期的に切換えて印加する構成であってもよい。
[0127] また、本実施の形態では、輝度重みが所定の値 (例えば、 10)以上のサブフィール ドである第 5SF以上を第 2の維持パルスを連続して印加する対象サブフィールドとし た力 これは、 1サブフィールド期間内の総維持パルス数に応じて第 2の維持パルス を印加するサブフィールドを定める構成の一実施形態にすぎな 、。本実施の形態は 、 1サブフィールド期間内の総維持パルス数に応じて第 2の維持パルスを印加するサ ブフィールドを定めており、例えば、 1サブフィールド期間内の総維持パルス数が 50 以上になるサブフィールドを第 2の維持パルスを印加するサブフィールドとする。これ により、例えば、表示画像の明るさにより輝度倍率を変化させるような構成の場合に、 輝度倍率に応じて第 2の維持パルスを印加するサブフィールドを変更することが可能 となり、表示画像の明るさに応じた制御ができるようになる。
[0128] また、本実施の形態では、電力供給用と電力回収用とで同一のインダクタを用いる 構成を説明したが、何らこの構成に限定されるものではなぐインダクタンスの異なる 複数のインダクタを切換えて用いる構成としてもよい。この構成では、例えば、維持パ ルスの立ち上がりまたは立ち下がりを急峻にするときに、共振周波数が高い方のイン ダクタに切換えて駆動する、といったことが可能となる。
[0129] また、本発明は、維持期間における最後の維持パルスの電圧波形が上述した電圧 波形に限定されるものではない。
[0130] また、本実施の形態では放電ガスのキセノン分圧を 10%とした力 他のキセノン分 圧であってもよぐその場合、各維持パルスの発生割合はそのパネルに応じた設定 にすればよい。
[0131] なお、本実施の形態においては、表示電極対数 1080対の 50インチのパネルを使 用して各実験を行っており、本実施の形態において挙げた具体的な各数値は、その パネルにもとづくものであって、単に一例を挙げたに過ぎない。本実施の形態は何ら これらの数値に限定されるものではなぐパネルの特性やプラズマディスプレイ装置 の仕様等に合わせて、適宜最適な値に設定することが望ましい。
[0132] 以上説明したように、本実施の形態では、立ち上がりが急峻な第 2の維持パルスを 所定のサブフィールドの維持期間の最後において、所定の回数連続して表示電極 対の一方の電極に印加する。例えば、立ち上がり時間を約 300nsecにした第 2の維 持パルスを、第 7SF〜第 9SFの維持期間の最後において、 5回連続して走査電極 S Cl〜SCnに印加する構成とする。これにより、維持期間の最後に強い維持放電を発 生させて放電セル内に十分な壁電荷を形成し、続くサブフィールドにおける書込み 期間において、書込みに必要な電圧を増大させることなく書込み放電を安定に発生 させるとともに、その放電強度を、隣接する放電セルにおいて電荷抜けによる書込み 不良が発生しない程度に抑えることが可能となる。
産業上の利用可能性
本発明は、高精細化 ·高輝度化されたパネルにおいても書込みに必要な電圧を増 大させることなく安定した書込み放電を発生させることができ、プラズマディスプレイ 装置およびパネルの駆動方法として有用である。

Claims

請求の範囲
[1] 走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマ ディスプレイパネルと、
前記放電セルで初期化放電を発生させる初期化期間と前記放電セルで書込み放電 を発生させる書込み期間と維持パルスを前記表示電極対に印カロして前記放電セル で維持放電を発生させる維持期間とを有するサブフィールドを 1フィールド期間内に 複数設けるとともに、
前記維持パルスの立ち上がりの傾きを可変して発生する維持パルス発生回路とを備 え、
前記維持パルス発生回路は、立ち上がりの傾きが異なる少なくとも 2種類の維持パル スを発生させるとともに、前記維持期間の最後に、立ち上がりが急峻な維持パルスを 2回以上連続して前記表示電極対の一方の電極に印加することを特徴とするプラズ マディスプレイ装置。
[2] 前記維持パルス発生回路は、前記複数のサブフィールドのうちの少なくとも 1つのサ ブフィールドにおいて、維持期間の最後に、前記立ち上がりが急峻な維持パルスを 2 回以上連続して前記表示電極対の一方の電極に印加することを特徴とする請求項 1 に記載のプラズマディスプレイ装置。
[3] 前記少なくとも 1つのサブフィールドは、全ての前記放電セルで初期化放電を発生さ せるサブフィールドの直前のサブフィールドを除くサブフィールドであることを特徴と する請求項 2に記載のプラズマディスプレイ装置。
[4] 前記少なくとも 1つのサブフィールドは、 1フィールド期間内の最後のサブフィールド を除くサブフィールドであることを特徴とする請求項 2に記載のプラズマディスプレイ 装置。
[5] 前記表示電極対の一方の電極が前記走査電極であることを特徴とする請求項 1に記 載のプラズマディスプレイ装置。
[6] 走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマ ディスプレイパネルを、
前記放電セルで初期化放電を発生させる初期化期間と前記放電セルで書込み放電 を発生させる書込み期間と維持パルスを前記表示電極対に印カロして前記放電セル で維持放電を発生させる維持期間とを有するサブフィールドを 1フィールド期間内に 複数設けて駆動するプラズマディスプレイパネルの駆動方法であって、
立ち上力^の傾きが異なる少なくとも 2種類の維持パルスを用いて前記表示電極対を 駆動するとともに、維持期間の最後に、立ち上がりが急峻な維持パルスを 2回以上連 続して前記表示電極対の一方の電極に印加することを特徴とするプラズマディスプレ ィパネルの駆動方法。
前記複数のサブフィールドのうちの少なくとも 1つのサブフィールドにおいて、維持期 間の最後に、前記立ち上がりが急峻な維持パルスを 2回以上連続して前記表示電極 対の一方の電極に印加することを特徴とする請求項 6に記載のプラズマディスプレイ パネルの駆動方法。
PCT/JP2007/063558 2006-07-14 2007-07-06 Écran plasma et procédé de pilotage de son panneau d'affichage WO2008007619A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008502769A JP5062169B2 (ja) 2006-07-14 2007-07-06 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
CN2007800012064A CN101356568B (zh) 2006-07-14 2007-07-06 等离子体显示器装置及等离子体显示器面板的驱动方法
US12/092,188 US20090284446A1 (en) 2006-07-14 2007-07-06 Plasma display device and plasma-display-panel driving method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-193824 2006-07-14
JP2006193824 2006-07-14

Publications (1)

Publication Number Publication Date
WO2008007619A1 true WO2008007619A1 (fr) 2008-01-17

Family

ID=38923180

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/063558 WO2008007619A1 (fr) 2006-07-14 2007-07-06 Écran plasma et procédé de pilotage de son panneau d'affichage

Country Status (5)

Country Link
US (1) US20090284446A1 (ja)
JP (1) JP5062169B2 (ja)
KR (1) KR100941222B1 (ja)
CN (1) CN101356568B (ja)
WO (1) WO2008007619A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008132781A1 (ja) * 2007-04-20 2008-11-06 Panasonic Corporation プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110026615A (ko) * 2009-09-08 2011-03-16 삼성전자주식회사 잔상을 저감시키는 디스플레이장치 및 그 구동방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004206094A (ja) * 2002-12-13 2004-07-22 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866349A (en) * 1986-09-25 1989-09-12 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
JP3681029B2 (ja) * 1997-08-25 2005-08-10 三菱電機株式会社 プラズマディスプレイパネルの駆動方法
JP3642689B2 (ja) * 1998-12-08 2005-04-27 富士通株式会社 プラズマディスプレイパネル装置
JP2001013913A (ja) * 1999-06-30 2001-01-19 Hitachi Ltd 放電式表示装置及びその駆動方法
JP4293397B2 (ja) * 1999-06-30 2009-07-08 株式会社日立プラズマパテントライセンシング 発光効率を向上させた表示パネルの駆動回路
KR20020060807A (ko) * 2001-01-12 2002-07-19 주식회사 유피디 면방전 플라즈마 디스플레이 패널 구동장치 및 그 방법
KR100396164B1 (ko) * 2001-01-18 2003-08-27 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
JP4606612B2 (ja) * 2001-02-05 2011-01-05 日立プラズマディスプレイ株式会社 プラズマディスプレイパネルの駆動方法
JP4147760B2 (ja) * 2001-10-15 2008-09-10 松下電器産業株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4061927B2 (ja) * 2002-03-11 2008-03-19 松下電器産業株式会社 プラズマディスプレイ装置
JP2003271089A (ja) * 2002-03-15 2003-09-25 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルおよびその駆動方法
KR100472372B1 (ko) * 2002-08-01 2005-02-21 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100574124B1 (ko) * 2002-12-13 2006-04-26 마츠시타 덴끼 산교 가부시키가이샤 플라즈마 디스플레이 패널의 구동 방법
JP2004271877A (ja) * 2003-03-07 2004-09-30 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法
KR100582205B1 (ko) * 2004-05-06 2006-05-23 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100578975B1 (ko) * 2004-05-28 2006-05-12 삼성에스디아이 주식회사 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100542772B1 (ko) * 2004-07-16 2006-01-20 엘지전자 주식회사 플라즈마 디스플레이 패널 구동방법 및 장치
KR100667550B1 (ko) * 2005-01-10 2007-01-12 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
JP4479796B2 (ja) * 2006-07-11 2010-06-09 パナソニック株式会社 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP4946593B2 (ja) * 2007-04-20 2012-06-06 パナソニック株式会社 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004206094A (ja) * 2002-12-13 2004-07-22 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008132781A1 (ja) * 2007-04-20 2008-11-06 Panasonic Corporation プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
US8379007B2 (en) 2007-04-20 2013-02-19 Panasonic Corporation Plasma display device and method for driving plasma display panel

Also Published As

Publication number Publication date
KR100941222B1 (ko) 2010-02-10
CN101356568A (zh) 2009-01-28
US20090284446A1 (en) 2009-11-19
JPWO2008007619A1 (ja) 2010-04-22
CN101356568B (zh) 2011-12-14
KR20080054432A (ko) 2008-06-17
JP5062169B2 (ja) 2012-10-31

Similar Documents

Publication Publication Date Title
KR101067165B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
JP4479796B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2007091514A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5092276B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR101126870B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
JP2007304259A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100930776B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR100941222B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
KR100899059B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR100980554B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
KR100930777B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
KR101012967B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
JP4923621B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイパネルの駆動装置
JP2008209841A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR100980550B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
KR101110971B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
WO2008026436A1 (fr) Dispositif d'affichage à plasma et procédé de commande d'un panneau d'affichage à plasma
JP2009192589A (ja) プラズマディスプレイ装置
JP2008209840A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2009101783A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2009288470A (ja) プラズマディスプレイ装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780001206.4

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2008502769

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07768290

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12092188

Country of ref document: US

Ref document number: 1020087010448

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 07768290

Country of ref document: EP

Kind code of ref document: A1