JP2004271877A - 表示装置およびその駆動方法 - Google Patents
表示装置およびその駆動方法 Download PDFInfo
- Publication number
- JP2004271877A JP2004271877A JP2003062148A JP2003062148A JP2004271877A JP 2004271877 A JP2004271877 A JP 2004271877A JP 2003062148 A JP2003062148 A JP 2003062148A JP 2003062148 A JP2003062148 A JP 2003062148A JP 2004271877 A JP2004271877 A JP 2004271877A
- Authority
- JP
- Japan
- Prior art keywords
- sustain
- electrode
- discharge
- period
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
【課題】クロストークの発生が抑制されるとともに維持放電への円滑な移行および安定な維持放電が可能な表示装置およびその駆動方法を提供することである。
【解決手段】アドレス期間では、アドレス電極に正極性の書き込みパルスＶｗが印加され、スキャン電極に負極性の書き込みパルスＶｓが印加される。維持期間では、スキャン電極に一定周期で維持パルスＶｉが印加され、サスティン電極に一定周期で維持パルスＶｊが印加される。維持期間の最後の周期Ｔ２は他の周期Ｔ１よりも長く設定されている。それにより、維持期間の最後の周期Ｔ２における維持放電の時間間隔が維持期間の他の周期Ｔ１における維持放電の時間間隔に比べて長くなり、維持期間における最後の維持放電が他の維持放電が他の維持放電に比べて強くなる。
【選択図】 図２
【解決手段】アドレス期間では、アドレス電極に正極性の書き込みパルスＶｗが印加され、スキャン電極に負極性の書き込みパルスＶｓが印加される。維持期間では、スキャン電極に一定周期で維持パルスＶｉが印加され、サスティン電極に一定周期で維持パルスＶｊが印加される。維持期間の最後の周期Ｔ２は他の周期Ｔ１よりも長く設定されている。それにより、維持期間の最後の周期Ｔ２における維持放電の時間間隔が維持期間の他の周期Ｔ１における維持放電の時間間隔に比べて長くなり、維持期間における最後の維持放電が他の維持放電が他の維持放電に比べて強くなる。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、放電を制御することにより画像を表示する表示装置およびその駆動方法に関する。
【０００２】
【従来の技術】
ＰＤＰ（プラズマディスプレイパネル）を用いたプラズマディスプレイ装置は、薄型化および大画面化が可能であるという利点を有する。このプラズマディスプレイ装置では、ガス放電の際の発光を利用することにより画像を表示している。
【０００３】
図９はＡＣ型ＰＤＰにおける放電セルの駆動方法を説明するための図である。図９に示すように、ＡＣ型ＰＤＰの放電セルにおいては、対向する電極３０１，３０２の表面がそれぞれ誘電体層３０３，３０４で覆われている。
【０００４】
図９（ａ）に示すように、電極３０１，３０２間に放電開始電圧よりも低い電圧を印加した場合には、放電が起こらない。図９（ｂ）に示すように、電極３０１，３０２間に放電開始電圧よりも高いパルス状の電圧（書き込みパルス）を印加すると、放電が発生する。放電が発生すると、負電荷は電極３０１の方向に進んで誘電体層３０３の壁面に蓄積され、正電荷は電極３０２の方向に進んで誘電体層３０４の壁面に蓄積される。誘電体層３０３，３０４の壁面に蓄積された電荷を壁電荷と呼ぶ。また、この壁電荷により誘起された電圧を壁電圧と呼ぶ。
【０００５】
図９（ｃ）に示すように、誘電体層３０３の壁面には負の壁電荷が蓄積され、誘電体層３０４の壁面には正の壁電荷が蓄積される。この場合、壁電圧の極性は、外部印加電圧の極性と逆向きであるため、放電の進行に従って放電空間内における実効電圧が低下し、放電は自動的に停止する。
【０００６】
図９（ｄ）に示すように、外部印加電圧の極性を反転させると、壁電圧の極性が外部印加電圧の極性と同じ向きになるため、放電空間内における実効電圧が高くなる。実効電圧が放電開始電圧を超えると、逆極性の放電が発生する。それにより、正電荷が電極３０１の方向に進み、すでに誘電体層３０３に蓄積されている負の壁電荷を中和し、負電荷が電極３０２の方向に進み、すでに誘電体層３０４に蓄積されている正の壁電荷を中和する。
【０００７】
そして、図９（ｅ）に示すように、誘電体層３０３，３０４の壁面にそれぞれ正および負の壁電荷が蓄積される。この場合、壁電圧の極性が外部印加電圧の極性と逆向きであるため、放電の進行に従って放電空間内における実効電圧が低下し、放電が停止する。
【０００８】
さらに、図９（ｆ）に示すように、外部印加電圧の極性を反転させると、逆極性の放電が発生し、負電荷は電極３０１の方向に進み、正電荷は電極３０２の方向に進み、図９（ｃ）の状態に戻る。
【０００９】
図９（ｇ）に示すように、電極３０１，３０２間に壁電圧と逆極性の消去波形を印加することにより誘電体層３０３，３０４の壁面に蓄積された壁電荷を消滅させて放電を終了させることができる。この消去波形のパルス幅は、残留壁電荷を打ち消すことができかつ新たに逆極性の壁電荷を蓄積することができないように狭く設定される。一旦壁電荷が消滅すると、図９（ｈ）に示すように、次の維持パルスを印加しても放電は発生しない。
【００１０】
このように、放電開始電圧よりも高い書き込みパルスを印加することにより一旦放電が開始された後は、壁電荷の働きにより放電開始電圧よりも低い外部印加電圧（維持パルス）の極性を反転させることにより放電を持続させることができる。書き込みパルスを印加することにより放電を開始させることをアドレス放電と呼び、アドレス放電を行う期間をアドレス期間と呼び、交互に反転する維持パルスを印加することにより放電を持続させることを維持放電と呼び、維持放電を行う期間を維持期間と呼び、消去波形を印加する期間を消去期間と呼ぶ。
【００１１】
図１０は従来のプラズマディスプレイ装置の主としてＰＤＰ（プラズマディスプレイパネル）の構成を示す模式図である。
【００１２】
図１０に示すように、ＰＤＰ１は、複数のアドレス電極１１、複数のスキャン電極（走査電極）１２および複数のサスティン電極（維持電極）１３を含む。複数のアドレス電極１１は画面の垂直方向に配列され、複数のスキャン電極１２および複数のサスティン電極１３は画面の水平方向に配列されている。複数のサスティン電極１３は共通に接続されている。
【００１３】
アドレス電極１１、スキャン電極１２およびサスティン電極１３の各交点に放電セルが形成されている。各放電セルが画面上の画素を構成する。
【００１４】
アドレスドライバ２は、画像データに応じて複数のアドレス電極１１を駆動する。スキャンドライバ３は、複数のスキャン電極１２を順に駆動する。サスティンドライバ４は、複数のサスティン電極１３を共通に駆動する。
【００１５】
図１１はＡＣ型ＰＤＰにおける３電極面放電セルの模式的断面図である。
図１１に示す放電セル２００においては、表面ガラス基板２０１上に対になるスキャン電極１２およびサスティン電極１３が画面の水平方向に形成され、それらのスキャン電極１２およびサスティン電極１３は透明誘電体層２０２および保護層２０３で覆われている。一方、表面ガラス基板２０１に対向する裏面ガラス基板２０４上にはアドレス電極１１が画面の垂直方向に形成され、アドレス電極１１上には透明誘電体層２０５が形成されている。透明誘電体層２０５上には蛍光体２０６が塗布されている。
【００１６】
この放電セル２００では、アドレス電極１１とスキャン電極１２との間に書き込みパルスを印加することによりアドレス電極１１とスキャン電極１２との間でアドレス放電が発生した後、スキャン電極１２とサスティン電極１３との間に交互に反転する周期的な維持パルスを印加することによりスキャン電極１２とサスティン電極１３との間で維持放電が行われる。
【００１７】
ＡＣ型ＰＤＰにおける階調表示駆動方式としては、アドレス放電を行うアドレス期間と維持放電を行う維持期間とを分離して放電セルを放電させるＡＤＳ（Ａｄｄｒｅｓｓ ａｎｄ Ｄｉｓｐｌａｙ−ｐｅｒｉｏｄ Ｓｅｐａｒａｔｅｄ；アドレス・表示期間分離）方式が用いられている（例えば、特許文献１参照）。
【００１８】
図１２はＡＤＳ方式を説明するための図である。図１２の縦軸は第１ラインから第ｍラインまでのスキャン電極の走査方向（垂直走査方向）を示し、横軸は時間を示す。
【００１９】
ＡＤＳ方式では、１フィールド（１／６０秒＝１６．６７ｍｓ）を複数のサブフィールドに時間的に分割する。例えば、８ビットで２５６階調表示を行う場合には、１フィールドを８つのサブフィールドに分割する。また、各サブフィールドは、点灯セル選択のためのアドレス放電が行われるアドレス期間と、表示のための維持放電が行われる維持期間（発光期間）とに分割される。
【００２０】
図１２の例では、１フィールドが４つのサブフィールドＳＦ１，ＳＦ２，ＳＦ３およびＳＦ４に時間的に分割されている。サブフィールドＳＦ１はアドレス期間ＡＤ１と維持期間ＳＵＳ１とに分離され、サブフィールドＳＦ２はアドレス期間ＡＤ２と維持期間ＳＵＳ２とに分離され、サブフィールドＳＦ３はアドレス期間ＡＤ３と維持期間ＳＵＳ３とに分離され、サブフィールドＳＦ４はアドレス期間ＡＤ４と維持期間ＳＵＳ４とに分離されている。
【００２１】
ＡＤＳ方式では、各サブフィールドで第１ラインから第ｍラインまでＰＤＰの全面にアドレス放電による走査が行われ、ＰＤＰの全面のアドレス放電の終了時に維持放電が行われる。
【００２２】
このＡＤＳ方式では、ＰＤＰの放電セルを点灯させる維持期間を選択することにより階調表示を行うことができる。
【００２３】
【特許文献１】
特開２０００−２１４８２３号公報
【００２４】
【発明が解決しようとする課題】
しかしながら、従来のプラズマディスプレイ装置では、アドレス放電中に隣接する放電セル間でクロストークが発生して非選択の放電セルが点灯したり、維持放電が不安定になる場合がある。
【００２５】
本発明の目的は、クロストークの発生が抑制されるとともに、維持放電への円滑な移行および安定な維持放電が可能な表示装置およびその駆動方法を提供することである。
【００２６】
【課題を解決するための手段】
（第１の発明）
第１の発明に係る表示装置は、第１の方向に配列された複数の第１の電極と、第１の方向と交差する第２の方向に沿って配列された複数の第２の電極と、第２の方向に沿って配列された複数の第３の電極と、複数の第１の電極、複数の第２の電極および複数の第３の電極の交点に設けられた複数の放電セルと、各フィールドをアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに時間的に分割するサブフィールド分割手段と、各サブフィールドのアドレス期間において選択された放電セルの第１の電極と第２の電極との間に第１の放電を起こさせるための第１のパルス電圧を印加する第１の電圧印加手段と、維持期間に第２の電極と第３の電極との間に第２の放電を起こさせるために交互に反転する第２のパルス電圧を印加する第２の電圧印加手段と、維持期間の最後の第２の放電が他の第２の放電よりも強くなるように第２の電圧印加手段による第２のパルス電圧を制御するパルス制御手段とを備えたものである。
【００２７】
本発明に係る表示装置においては、複数の第１の電極が第１の方向に配列され、複数の第２の電極が第１の方向と交差する第２の方向に沿って配列され、複数の第３の電極が第２の方向に沿って配列され、複数の第１の電極、複数の第２の電極および複数の第３の電極の交点に複数の放電セルが設けられる。
【００２８】
サブフィールド分割手段により各フィールドがアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに時間的に分割される。各サブフィールドのアドレス期間において選択された放電セルの第１の電極と第２の電極との間に第１のパルス電圧が第１の電圧印加手段により印加されることにより第１の放電が起こる。維持期間に第２の電極と第３の電極との間に交互に反転する第２のパルス電圧が第２の電圧印加手段により印加されることにより第２の放電が起こる。
【００２９】
この場合、維持期間の最後の第２の放電が他の第２の放電よりも強くなるように第２の電圧印加手段による第２のパルス電圧が制御されることにより、維持期間の終了後に第２の電極および第３の電極の全体にそれぞれ同一極性の壁電荷が均一に形成される。それにより、次のアドレス期間中においてクロストークの発生が抑制されるとともに、維持期間に円滑に移行し、安定な維持放電が可能となる。
【００３０】
（第２の発明）
第２の発明に係る表示装置は、第１の発明に係る表示装置の構成において、パルス制御手段は、維持期間における第２のパルス電圧の最後の周期の長さを制御するものである。
【００３１】
この場合、維持期間における第２のパルス電圧の最後の周期の長さを制御することにより、維持期間の最後の周期における第２の放電の時間間隔を制御することができる。それにより、維持期間の最後の第２の放電を維持期間の他の期間の第２の放電よりも強くすることができる。その結果、クロストークの発生が抑制されるとともに維持期間への円滑な移行および安定な維持放電が可能となる。
【００３２】
（第３の発明）
第３の発明に係る表示装置は、第１または第２の発明に係る表示装置の構成において、パルス制御手段は、維持期間における第２のパルス電圧の最後の周期の長さを他の周期の長さよりも長くするものである。
【００３３】
この場合、維持期間の最後の周期における第２の放電の時間間隔が維持期間の他の周期における第２の放電の時間間隔よりも長くなる。それにより、維持期間の最後の第２の放電が維持期間の他の第２の放電よりも強くなる。その結果、クロストークの発生が抑制されるとともに維持期間への円滑な移行および安定な維持放電が可能となる。
【００３４】
（第４の発明）
第４の発明に係る表示装置は、第１〜第３のいずれかの発明に係る表示装置の構成において、パルス制御手段は、維持期間における最後の第２のパルス電圧のレベルを制御するものである。
【００３５】
この場合、維持期間における最後の第２のパルス電圧のレベルを制御することにより、維持期間の最後において第２の電極と第３の電極との間にかかる電界を制御することができる。それにより、維持期間の最後の第２の放電を維持期間の他の第２の放電よりも強くすることができる。その結果、クロストークの発生が抑制されるともに維持期間への円滑な移行および安定な維持放電が可能となる。
【００３６】
（第５の発明）
第５の発明に係る表示装置は、第１〜第４のいずれかの発明に係る表示装置の構成において、パルス制御手段は、維持期間における最後の第２のパルス電圧のレベルを他の第２のパルス電圧のレベルよりも高くするものである。
【００３７】
この場合、維持期間の最後において第２の電極と第３の電極との間にかかる電界が維持期間の他の時点で第２の電極と第３の電極との間にかかる電界よりも大きくなる。それにより、維持期間の最後の第２の放電が維持期間の他の第２の放電よりも強くなる。その結果、クロストークの発生が抑制されるとともに維持期間への円滑な移行および安定な維持放電が可能となる。
【００３８】
（第６の発明）
第６の発明に係る表示装置の駆動方法は、第１の方向に配列された複数の第１の電極と、第１の方向と交差する第２の方向に沿って配列された複数の第２の電極と、第２の方向に沿って配列された複数の第３の電極と、複数の第１の電極、複数の第２の電極および複数の第３の電極の交点に設けられた複数の放電セルとを備えた表示装置の駆動方法であって、各フィールドをアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに時間的に分割するステップと、各サブフィールドのアドレス期間において選択された放電セルの第１の電極と第２の電極との間に第１の放電を起こさせるための第１のパルス電圧を印加するステップと、維持期間に第２の電極と第３の電極との間に第２の放電を起こさせるために交互に反転する第２のパルス電圧を印加するステップと、維持期間の最後の第２の放電が他の第２の放電よりも強くなるように第２のパルス電圧を制御するステップとを備えたものである。
【００３９】
第６の発明に係る表示装置の駆動方法においては、各フィールドがアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに時間的に分割される。各サブフィールドのアドレス期間において選択された放電セルの第１の電極と第２の電極との間に第１のパルス電圧が印加されることにより第１の放電が起こる。維持期間に第２の電極と第３の電極との間に交互に反転する第２のパルス電圧が印加されることにより第２の放電が起こる。
【００４０】
この場合、維持期間の最後の第２の放電が他の第２の放電よりも強くなるように第２のパルス電圧が制御されることにより、維持期間の終了後に第２の電極および第３の電極の全体にそれぞれ同一極性の壁電荷が均一に形成される。それにより、次のアドレス期間中においてクロストークの発生が抑制されるとともに、維持期間に円滑に移行し、安定な維持放電が可能となる。
【００４１】
【発明の実施の形態】
以下、本発明に係る表示装置の一例としてプラズマディスプレイ装置について説明する。
【００４２】
図１は本発明の実施の形態によるプラズマディスプレイ装置の構成を示すブロック図である。
【００４３】
図１のプラズマディスプレイ装置は、ＰＤＰ（プラズマディスプレイパネル）１、アドレスドライバ２、スキャンドライバ３、サスティンドライバ４、Ａ／Ｄコンバータ（アナログ／デジタル変換器）６、走査数変換部７、サブフィールド変換部８、維持パルス発生回路９ａおよび初期化波形発生回路１０を含む。
【００４４】
Ａ／Ｄコンバータ６には、映像信号ＶＤが入力される。また、Ａ／Ｄコンバータ６、走査数変換部７、サブフィールド変換部８、維持パルス発生回路９ａ、維持パルス／消去波形発生回路９ｂおよび初期化波形発生回路１０には水平同期信号Ｈおよび垂直同期信号Ｖが与えられる。
【００４５】
Ａ／Ｄコンバータ６は、入力されたアナログの映像信号ＶＤを水平同期信号Ｈおよび垂直同期信号Ｖに基づいてデジタルの画像データに変換し、その画像データを走査数変換部７に与える。走査数変換部７は、Ａ／Ｄコンバータ６より与えられた画像データをＰＤＰ１の画素数に応じたライン数の画像データに変換し、各ラインごとの画像データをサブフィールド変換部８に与える。各ラインごとの画像データは、ＰＤＰ１を構成する各ラインが有する複数の画素にそれぞれ対応する複数の画素データからなる。
【００４６】
サブフィールド変換部８は、各ラインごとの画像データの各画素データを複数のサブフィールドに対応する複数のビットに分割し、各サブフィールドごとに各画素データの各ビットをアドレスドライバ２にシリアルに出力する。
【００４７】
また、サブフィールド変換部８は、各サブフィールドの維持パルス数を含む維持期間情報を維持パルス発生回路９ａに与える。
【００４８】
維持パルス発生回路９ａは、水平同期信号Ｈ、垂直同期信号Ｖおよび維持期間情報に基づいて維持パルスを生成し、初期化波形発生回路１０およびサスティンドライバ４に与える。初期化波形発生回路１０は、水平同期信号Ｈおよび垂直同期信号Ｖに基づいて初期化波形を生成し、維持パルス発生回路９ａより与えられる維持パルスとともにスキャンドライバ３に出力する。
【００４９】
図１のＰＤＰ１は、複数のアドレス電極（データ電極）１１、複数のスキャン電極（走査電極）１２および複数のサスティン電極（維持電極）１３を含む。複数のアドレス電極１１は画面の垂直方向に配列され、複数のスキャン電極１２および複数のサスティン電極１３は画面の水平方向に配列されている。複数のサスティン電極１３は共通に接続されている。
【００５０】
本実施の形態では、隣接する各２組のスキャン電極１２およびサスティン電極１３において、スキャン電極１２同士またはサスティン電極１３同士が隣接するように、複数のスキャン電極１２および複数のサスティン電極１３が配列されている。
【００５１】
アドレス電極１１、スキャン電極１２およびサスティン電極１３の各交点に放電セルが形成され、各放電セルが画面上の画素を構成する。
【００５２】
アドレスドライバ２は、サブフィールド変換部８から各サブフィールドごとにシリアルに与えられるデータをパラレルデータに変換し、そのパラレルデータに基づいて書き込みパルスを複数のアドレス電極１１に選択的に与える。
【００５３】
スキャンドライバ３は、初期化波形発生回路１０から与えられる初期化波形、書き込みパルスおよび維持パルスを各スキャン電極１２に順に与える。
【００５４】
サスティンドライバ４は、維持パルス発生回路９ａから与えられる維持パルスを複数のサスティン電極１３に与える。
【００５５】
次いで、本発明の実施の形態に係るプラズマディスプレイ装置の駆動方法について説明する。
【００５６】
図２は本実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動電圧の第１の例を示すタイミングチャート、図３は本実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動電圧の第２の例を示すタイミングチャート、図４は本実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動電圧の第３の例を示すタイミングチャートである。また、図５は比較例における駆動電圧を示すタイミングチャートである。
【００５７】
図２〜図５のタイミングチャートは、ＰＤＰ１の垂直方向に配列された１本のアドレス電極１１の駆動電圧、そのアドレス電極１１と交差する１本のスキャン電極１２の駆動電圧および１本のサスティン電極１３の駆動電圧を示している。
【００５８】
各フィールドは、複数のサブフィールドに分割される。例えば、１フィールドが第１〜第８のサブフィールドに分割されている。図２〜図５の例では、１フィールドの第１および第２のサブフィールドが示されている。
【００５９】
各サブフィールドは、スキャン電極１２に初期化波形を印加して全ての放電セルの壁電荷を均一に調整するための初期化動作（セットアップ動作）を行う初期化期間、アドレス電極１１およびスキャン電極１２に書き込みパルスを印加してアドレス放電を行うアドレス期間、スキャン電極１２およびサスティン電極１３に交互に維持パルスを印加して維持放電を行う維持期間により構成される。
【００６０】
この場合、第１〜第８のサブフィールドの維持期間の長さはそれぞれ異なる。第１〜第８のサブフィールドのうち維持期間で放電セルを点灯させるべきサブフィールドを選択することにより２５６階調の階調表示を行うことができる。
【００６１】
例えば、放電セルの輝度を最も低くしたい場合、最も維持期間の短いサブフィールドにおいてアドレス放電を行った後に維持パルスを放電セルに印加して発光を維持させ、放電セルの輝度を最も高くしたい場合、第１〜第８のサブフィールドの全てにおいてアドレス放電を行った後に放電セルに維持パルスを印加して発光を維持させる。それにより、１フィールドにおける放電セルの発光時間を調整し、階調表示を行うことができる。
【００６２】
まず、図２〜図５に示すように、第１のサブフィールドの初期化期間において、アドレスドライバ２によりアドレス電極１１が０Ｖに保持され、スキャンドライバ３によりスキャン電極１２に初期化波形Ｖｓｅｔが印加される。この場合、サスティンドライバ４によりサスティン電極１３が０Ｖに保持される。
【００６３】
スキャン電極１２の電圧が放電開始電圧を超えるレベルまで上昇すると、スキャン電極１２とアドレス電極１１との間およびスキャン電極１２とサスティン電極１３との間でそれぞれ１回目の微弱な初期化放電が起こり、スキャン電極１２に負の壁電荷が蓄積されるとともに、アドレス電極１１およびサスティン電極１３に正の壁電荷が蓄積される。
【００６４】
次に、スキャンドライバ３によりスキャン電極１２の電圧が０Ｖまで降下される。さらに、スキャンドライバ３によりスキャン電極１２の電圧が徐々に降下され、サスティンドライバ４によりサスティン電極１３の電圧が上昇される。それにより、再びサスティン電極１３とスキャン電極１２との間で２回目の微弱な初期化放電が起こり、スキャン電極１２の負の壁電荷およびサスティン電極１３の正の壁電荷が減少する。
【００６５】
この場合、スキャン電極１２とアドレス電極１１との間にも同時に放電が起こり、スキャン電極１２の負の壁電荷およびアドレス電極１１の正の壁電荷が減少する。
【００６６】
その結果、初期化期間後の放電セルにおいては、アドレス電極１１に所定量の正の壁電荷が蓄積され、スキャン電極１２に所定量の負の壁電荷が蓄積され、サスティン電極１３に所定量の正の壁電荷が蓄積される。以上により、全ての放電セルの壁電荷の量が均一に調整され、初期化期間が終了する。
【００６７】
次に、第１のサブフィールドのアドレス期間において、映像信号ＶＤに応じて正極性の書き込みパルスＶｗがアドレスドライバ２により点灯させるべき放電セルに対応するアドレス電極１１に印加される。なお、点灯させない放電セルに対応するアドレス電極１１には書き込みパルスＶｗは印加されない。
【００６８】
書き込みパルスＶｗに同期してスキャンドライバ３によりスキャン電極１２に負極性の書き込みパルスＶｓが印加される。この場合、点灯させるべき放電セルに対応するアドレス電極１１とスキャン電極１２との間の実効電圧は、書き込みパルスＶｗと書き込みパルスＶｓとの間の電位差に、初期化期間にスキャン電極１２およびアドレス電極１１の各々に蓄積された壁電荷による壁電圧を加算した値となる。それにより、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えるため、アドレス電極１１とスキャン電極１２との間でアドレス放電が発生し、スキャン電極１２とサスティン電極１３との間で放電が発生する。その結果、スキャン電極１２に正の壁電荷が蓄積され、アドレス電極１１に負の壁電荷が蓄積される。また、サスティン電極１３に負の壁電荷が蓄積される。
【００６９】
一方、アドレス期間でアドレス電極１１に書き込みパルスＶｗが印加されない場合には、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えないため、アドレス電極１１とスキャン電極１２との交点の放電セルではアドレス放電が発生しない。
【００７０】
続く第１のサブフィールドの維持期間においては、スキャン電極１２に一定周期で維持パルスＶｉが印加され、サスティン電極１３に一定周期で維持パルスＶｊが印加される。スキャン電極１２に印加される維持パルスＶｉの位相は、サスティン電極１３に印加される維持パルスＶｊの位相に対して１８０度ずれている。例えば、スキャンドライバ３により電圧Ｖｍの維持パルスＶｉがスキャン電極１２に印加されたときに、サスティンドライバ４によりサスティン電極１３の電圧は接地電位０Ｖにされる。サスティンドライバ４により電圧Ｖｍの維持パルスＶｊがサスティン電極１３に印加されたときに、スキャンドライバ３によりスキャン電極１２の電圧は接地電位０Ｖにされる。
【００７１】
この場合、点灯させるべき放電セルに対応するスキャン電極１２とサスティン電極１３との間の実効電圧は、維持パルスＶｉと維持パルスＶｊとの間の電位差に、アドレス期間にスキャン電極１２およびサスティン電極１３の各々に蓄積された壁電荷による壁電圧を加算した値となる。
【００７２】
まず、スキャン電極１２に維持パルスＶｉが印加され、サスティン電極１３が接地電位０Ｖにされる。それにより、スキャン電極１２とサスティン電極１３との間の実効電圧が放電開始電圧を超えるため、維持パルスＶｉの立ち上がりでスキャン電極１２とサスティン電極１３との間で維持放電が発生する。その結果、スキャン電極１２に負の壁電荷が蓄積され、サスティン電極１３に正の壁電荷が蓄積される。
【００７３】
次に、スキャン電極１２が０Ｖにされ、サスティン電極１３に維持パルスＶｊが印加される。それにより、維持パルスＶｊの立ち上がりでスキャン電極１２およびサスティン電極１３との間で維持放電が発生する。その結果、スキャン電極１２に正の壁電荷が蓄積され、サスティン電極１３に負の壁電荷が蓄積される。
【００７４】
第１のサブフィールドの終了時には、スキャン電極１２に正の壁電荷が蓄積され、サスティン電極１３に負の壁電荷が蓄積されている。また、アドレス電極１１には正の壁電荷が蓄積されている。
【００７５】
一方、書き込みパルスＶｗが印加されないためにアドレス放電を起こさなかった放電セルにおけるスキャン電極１２とサスティン電極１３との間の実効電圧は、放電開始電圧を超えない。そのため、スキャン電極１２とサスティン電極１３との間で維持放電が発生しない。
【００７６】
同様にして、第２〜第８のサブフィールドにおいて、初期化期間で初期化動作が行われ、アドレス期間でアドレス放電が行われ、維持期間で維持放電が行われる。
【００７７】
図５に示すように、比較例では、維持期間の全体にわたって維持パルスＶｉ，Ｖｊの周期Ｔ１が同一の長さに設定されており、維持期間の全体にわたって維持パルスＶｉ，Ｖｊの電圧が同一のＶｍに設定されている。
【００７８】
これに対して、図２に示すように、本実施の形態の第１の例では、維持期間の最後の周期Ｔ２が他の周期Ｔ１よりも長く設定されており、維持期間の全体にわたって維持パルスＶｉ，Ｖｊの電圧が同一のＶｍに設定されている。それにより、維持期間の最後の周期Ｔ２における維持放電の時間間隔が維持期間の他の周期Ｔ１における維持放電の時間間隔に比べて長くなる。その結果、維持期間における最後の維持放電が他の維持放電に比べて強くなる。
【００７９】
また、図３に示すように、本実施の形態の第２の例では、維持期間の全体にわたって維持パルスＶｉ，Ｖｊの周期Ｔ１が同一の長さに設定されており、維持期間の最後の維持パルスＶｊの電圧がＶｍよりも高いＶＭに設定されている。それにより、維持期間の最後の周期においてスキャン電極１２とサスティン電極１３との間に印加される駆動電圧が維持期間の他の周期における駆動電圧に比べて高くなる。その結果、維持期間における最後の維持放電が他の維持放電に比べて強くなる。
【００８０】
さらに、図４に示すように、本実施の形態の第３の例では、維持期間の最後の周期Ｔ２が他の周期Ｔ１よりも長く設定されており、かつ維持期間の最後の維持パルスＶｊの電圧がＶｍよりも高いＶＭに設定されている。それにより、維持期間の最後の周期Ｔ２における維持放電の時間間隔が維持期間の他の周期Ｔ１における維持放電の時間間隔に比べて長くなり、かつ維持期間の最後の周期Ｔ２においてスキャン電極１２とサスティン電極１３との間に印加される駆動電圧が維持期間の他の周期における駆動電圧に比べて高くなる。その結果、維持期間における最後の維持放電が他の維持放電に比べてさらに強くなる。
【００８１】
図６は本実施の形態に係るプラズマディスプレイ装置における放電セルの壁電荷の状態を示す図、図７は比較例における放電セルの壁電荷の状態を示す図である。図６および図７において、（ａ）は維持放電後の放電セルの状態を示し、（ｂ）は初期化後の放電セルの状態を示し、（ｃ）はアドレス放電中の放電セルの状態を示し、（ｄ）はアドレス放電後の壁電荷の状態を示す。
【００８２】
維持期間の終了後には、スキャン電極１２に正の壁電荷が蓄積され、サスティン電極１３に負の壁電荷が蓄積される。この場合、比較例では、維持期間の最後の維持放電が強力でないため、図７（ａ）に示すように、正の壁電荷がスキャン電極１２の外側まで広がらず、負の壁電荷がサスティン電極１３の外側まで広がらない。その結果、スキャン電極１２の外側に負の壁電荷が残り、サスティン電極１３の外側に正の壁電荷が残る。
【００８３】
これに対して、本実施の形態では、上記のように維持期間の最後で強力な維持放電が発生するため、図６（ａ）に示すように、スキャン電極１２の全体に正の壁電荷が均一に形成され、サスティン電極１３の全体に負の壁電荷が均一に形成される。
【００８４】
図２の第１の例では、維持期間の最後の周期Ｔ２における維持放電の時間間隔が長くなることにより、放電セル内の空間に浮遊する荷電粒子が時間とともにスキャン電極１２およびサスティン電極１３に引き付けられ、スキャン電極１２およびサスティン電極１３の全体にそれぞれ正の壁電荷および負の壁電荷が均一に広がる。
【００８５】
また、図３の第２の例では、維持期間の最後の周期においてスキャン電極１２とサスティン電極１３との間に印加される駆動電圧が高くなることにより、放電セル内の空間に浮遊する荷電粒子が強い電界によりスキャン電極１２およびサスティン電極１３に引き付けられ、スキャン電極１２およびサスティン電極１３の全体にそれぞれ正の壁電荷および負の壁電荷が均一に広がる。
【００８６】
さらに、図４の第３の例では、第１の例および第２の例の両方の効果により、放電セル内の空間に浮遊する荷電粒子がスキャン電極１２およびサスティン電極１３に引き付けられ、スキャン電極１２およびサスティン電極１３の全体にそれぞれ正の壁電荷および負の壁電荷がより均一に広がる。
【００８７】
次に、初期化期間にスキャン電極１２とサスティン電極１３との間で二回の微弱な放電が起こり、スキャン電極１２の内側の正の壁電荷が負の壁電荷に反転し、サスティン電極１３の内側の負の壁電荷が正の壁電荷に反転する。
【００８８】
この場合、比較例では、図７（ａ）に示したようにスキャン電極１２の外側に負の壁電荷が残り、サスティン電極１３の外側に正の壁電荷が残るため、初期化後には、図７（ｂ）に示すように、スキャン電極１２の内側および外側に負の壁電荷が形成され、サスティン電極１３の内側および外側に正の壁電荷が形成される。
【００８９】
これに対して、本実施の形態では、図６（ａ）に示したようにスキャン電極１２の全体に均一に正の壁電荷が形成され、サスティン電極１３の全体に均一に負の壁電荷が形成されているため、初期化後には、図６（ｂ）に示すように、スキャン電極１２の内側のみに負の壁電荷が形成され、サスティン電極１３の内側のみに正の壁電荷が形成される。
【００９０】
次に、アドレス電極１１とスキャン電極１２との間でアドレス放電が発生すると、このアドレス放電をトリガとしてスキャン電極１２の内側とサスティン電極１３の内側との間で微弱な放電が引き起こされる。
【００９１】
この場合、比較例では、図７（ｃ）に示すように、アドレス電極１１とスキャン電極１２との間で実線の矢印で示すアドレス放電が発生するとともに、スキャン電極１２の内側とサスティン電極１３の内側との間で破線の矢印で示す微弱な放電が引き起こされる。それにより、アドレス電極１１の正の壁電荷が反転され、スキャン電極１２の内側の負の壁電荷が反転され、サスティン電極１３の内側の正の壁電荷が反転される。
【００９２】
このとき、スキャン電極１２の外側に負の壁電荷が存在し、サスティン電極１３の外側に正の壁電荷が存在するため、後述するように、隣接する放電セルとの間でクロストークが発生する場合がある。
【００９３】
アドレス放電後には、図７（ｄ）に示すように、アドレス電極１１に正の電荷が形成され、スキャン電極１２に外側を除いて正の壁電荷が形成され、サスティン電極１３に外側を除いて負の壁電荷が形成される。スキャン電極１２の外側には負の壁電荷が残っており、サスティン電極１３の外側には正の壁電荷が残っている。このように、比較例では、アドレス放電後に、スキャン電極１２およびサスティン電極１３にそれぞれ正の壁電荷および負の壁電荷が均一に形成されないため、維持放電に円滑に移行することが妨げられる。
【００９４】
これに対して、本実施の形態では、図６（ｃ）に示すように、アドレス電極１１とスキャン電極１２との間で実線の矢印で示すアドレス放電が発生するとともに、スキャン電極１２の内側とサスティン電極１３の内側との間で破線の矢印で示す微弱な放電が引き起こされる。それにより、アドレス電極１１の正の壁電荷が反転され、スキャン電極１２の内側の負の壁電荷が反転され、サスティン電極１３の内側の正の壁電荷が反転される。
【００９５】
このとき、スキャン電極１２の外側に正の壁電荷が存在し、サスティン電極１３の外側に負の壁電荷が存在するため、後述するように、隣接する放電セルとの間でクロストークが発生しない。
【００９６】
アドレス放電後には、図６（ｄ）に示すように、アドレス電極１１に正の壁電荷が形成され、スキャン電極１２の全体に正の壁電荷が均一に形成され、サスティン電極１３の全体に負の壁電荷が均一に形成される。このように、本実施の形態では、アドレス放電後にスキャン電極１２およびサスティン電極１３の全体にそれぞれ正の壁電荷および負の壁電荷が均一に形成されるため、維持放電に円滑に移行することができるとともに安定な維持放電が行われる。
【００９７】
図８は本実施の形態および比較例におけるクロストークの発生機構を説明するための図であり、（ａ）は本実施の形態における２つの放電セルの壁電荷の状態を示し、（ｂ）は比較例における２つの放電セルの壁電荷の状態を示す。
【００９８】
図８（ａ），（ｂ）に示すように、隣接する２つの放電セルＣ１，Ｃ２において、一方の放電セルＣ１のサスティン電極１３と他方の放電セルＣ２のサスティン電極１３とが互いに隣接している。
【００９９】
図８（ｂ）に示すように、比較例のメモリセルＣ１において、スキャン電極１２とアドレス電極１１との間でアドレス放電が起こると、そのアドレス放電をトリガーとしてスキャン電極１２とサスティン電極１３との間で維持放電が生じる。このとき、放電セルＣ２のサスティン電極１３の実効的な電位は放電セルＣ１のサスティン電極１３の実効的な電位と等価になっている。そのため、放電セルＣ１のスキャン電極１２からサスティン電極１３へ移動する電子が隣接する放電セルＣ２のサスティン電極１３まで到達し、放電セルＣ１のスキャン電極１２と放電セルＣ２のサスティン電極１３との間で放電が起こる。この放電をトリガーとして放電セルＣ２のスキャン電極１２とサスティン電極１３との間で維持放電が生じる。
【０１００】
一方、図８（ａ）に示すように、本実施の形態の放電セルＣ１においても、スキャン電極１２とアドレス電極１１との間でアドレス放電が起こると、そのアドレス放電をトリガーとしてスキャン電極１２とサスティン電極１３との間で維持放電が生じる。このとき、放電セルＣ１，Ｃ２のサスティン電極１３の外側には負の壁電荷が形成されている。すなわち、放電セルＣ１，Ｃ内のスキャン電極１２とサスティン電極１３との間の電荷分布と放電セルＣ１，Ｃ２間の電荷分布とが反対となっている。それにより、放電セルＣ１，Ｃ２間に負の壁電荷による電位障壁が形成されている。そのため、放電セルＣ１のスキャン電極１２からサスティン電極１３へ移動する電子が負の壁電荷による電位障壁により隣接する放電セルＣ２へ到達することが阻止される。その結果、クロストークが大幅に抑制される。
【０１０１】
上記のように、本実施の形態に係るプラズマディスプレイ装置においては、維持期間の最後の維持放電が他の維持放電よりも強くなるように維持パルスＶｉ，Ｖｊの周期または電圧レベルが制御されることにより、維持期間の終了後にスキャン電極１２およびサスティン電極１３の全体にそれぞれ同一極性の壁電荷が均一に形成される。それにより、次のアドレス期間中においてクロストークの発生が抑制されるとともに、維持期間に円滑に移行し、安定な維持放電が可能となる。
【０１０２】
なお、本実施の形態においては、隣接する各２組のスキャン電極１２およびサスティン電極１３において、スキャン電極１２同士またはサスティン電極１３同士が隣接するように、複数のスキャン電極１２およびサスティン電極１３が配列されているが、これに限定されず、図９に示したように、複数のスキャン電極１２および複数のサスティン電極１３が交互に配列されてもよい。この場合にも、維持期間の終了後にスキャン電極１２およびサスティン電極１３の全体にそれぞれ同一極性の壁電荷が均一に形成されるので、クロストークの発生が抑制されるとともに、維持期間に円滑に移行し、安定な維持放電が可能となる。
【０１０３】
また、本実施の形態においては、２５６階調を表示するため１フィールドを８個のサブフィールドに分割し、それぞれのサブフィールドの維持期間の長さが異なることとしたが、これに限定されず、１フィールドを任意の数のサブフィールドに分割することにより任意の数の階調を表示することができる。この場合、一部のサブフィールドの維持期間の長さをほぼ同じ長さにしてもよい。
【０１０４】
本実施の形態においては、アドレス電極１１が第１の電極に相当し、スキャン電極１２が第２の電極に相当し、サスティン電極１３が第３の電極に相当し、サブフィールド変換部８がサブフィールド分割手段に相当し、アドレス放電が第１の放電に相当し、書き込みパルスＶｗ，Ｖｓが第１のパルス電圧に相当し、アドレスドライバ２およびスキャンドライバ３が第１の電圧印加手段に相当し、維持パルスＶｉ，Ｖｊが第２のパルス電圧に相当し、維持放電が第２の放電に相当し、スキャンドライバ３およびサスティンドライバ４が第２の電圧印加手段に相当し、維持パルス発生回路９ａがパルス制御手段に相当する。
【０１０５】
【発明の効果】
本発明によれば、維持期間の最後の第２の放電が他の第２の放電よりも強くなるように第２のパルス電圧が制御されることにより、維持期間の終了後に第２の電極および第３の電極の全体にそれぞれ同一極性の壁電荷が均一に形成される。それにより、次のアドレス期間中においてクロストークの発生が抑制されるとともに、維持期間に円滑に移行し、安定な維持放電が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態によるプラズマディスプレイ装置の構成を示すブロック図
【図２】本実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動電圧の第１の例を示すタイミングチャート
【図３】本実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動電圧の第２の例を示すタイミングチャート
【図４】本実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動電圧の第３の例を示すタイミングチャート
【図５】比較例における駆動電圧を示すタイミングチャート
【図６】本実施の形態に係るプラズマディスプレイ装置における放電セルの壁電荷の状態を示す図
【図７】比較例における放電セルの壁電荷の状態を示す図
【図８】本実施の形態および比較例におけるクロストークの発生機構を説明するための図
【図９】ＡＣ型ＰＤＰにおける放電セルの駆動方法を説明するための図
【図１０】従来のプラズマディスプレイ装置の主としてＰＤＰ（プラズマディスプレイパネル）の構成を示す模式図
【図１１】ＡＣ型ＰＤＰにおける３電極面放電セルの模式的断面図
【図１２】ＡＤＳ方式を説明するための図
【符号の説明】
１ ＰＤＰ（プラズマディスプレイパネル）
２ アドレスドライバ
３ スキャンドライバ
４ サスティンドライバ
６ Ａ／Ｄコンバータ
７ 走査数変換部
８ サブフィールド変換部
９ａ 維持パルス発生回路
１０ 初期化波形発生回路
１１ アドレス電極
１２ スキャン電極
１３ サスティン電極
【発明の属する技術分野】
本発明は、放電を制御することにより画像を表示する表示装置およびその駆動方法に関する。
【０００２】
【従来の技術】
ＰＤＰ（プラズマディスプレイパネル）を用いたプラズマディスプレイ装置は、薄型化および大画面化が可能であるという利点を有する。このプラズマディスプレイ装置では、ガス放電の際の発光を利用することにより画像を表示している。
【０００３】
図９はＡＣ型ＰＤＰにおける放電セルの駆動方法を説明するための図である。図９に示すように、ＡＣ型ＰＤＰの放電セルにおいては、対向する電極３０１，３０２の表面がそれぞれ誘電体層３０３，３０４で覆われている。
【０００４】
図９（ａ）に示すように、電極３０１，３０２間に放電開始電圧よりも低い電圧を印加した場合には、放電が起こらない。図９（ｂ）に示すように、電極３０１，３０２間に放電開始電圧よりも高いパルス状の電圧（書き込みパルス）を印加すると、放電が発生する。放電が発生すると、負電荷は電極３０１の方向に進んで誘電体層３０３の壁面に蓄積され、正電荷は電極３０２の方向に進んで誘電体層３０４の壁面に蓄積される。誘電体層３０３，３０４の壁面に蓄積された電荷を壁電荷と呼ぶ。また、この壁電荷により誘起された電圧を壁電圧と呼ぶ。
【０００５】
図９（ｃ）に示すように、誘電体層３０３の壁面には負の壁電荷が蓄積され、誘電体層３０４の壁面には正の壁電荷が蓄積される。この場合、壁電圧の極性は、外部印加電圧の極性と逆向きであるため、放電の進行に従って放電空間内における実効電圧が低下し、放電は自動的に停止する。
【０００６】
図９（ｄ）に示すように、外部印加電圧の極性を反転させると、壁電圧の極性が外部印加電圧の極性と同じ向きになるため、放電空間内における実効電圧が高くなる。実効電圧が放電開始電圧を超えると、逆極性の放電が発生する。それにより、正電荷が電極３０１の方向に進み、すでに誘電体層３０３に蓄積されている負の壁電荷を中和し、負電荷が電極３０２の方向に進み、すでに誘電体層３０４に蓄積されている正の壁電荷を中和する。
【０００７】
そして、図９（ｅ）に示すように、誘電体層３０３，３０４の壁面にそれぞれ正および負の壁電荷が蓄積される。この場合、壁電圧の極性が外部印加電圧の極性と逆向きであるため、放電の進行に従って放電空間内における実効電圧が低下し、放電が停止する。
【０００８】
さらに、図９（ｆ）に示すように、外部印加電圧の極性を反転させると、逆極性の放電が発生し、負電荷は電極３０１の方向に進み、正電荷は電極３０２の方向に進み、図９（ｃ）の状態に戻る。
【０００９】
図９（ｇ）に示すように、電極３０１，３０２間に壁電圧と逆極性の消去波形を印加することにより誘電体層３０３，３０４の壁面に蓄積された壁電荷を消滅させて放電を終了させることができる。この消去波形のパルス幅は、残留壁電荷を打ち消すことができかつ新たに逆極性の壁電荷を蓄積することができないように狭く設定される。一旦壁電荷が消滅すると、図９（ｈ）に示すように、次の維持パルスを印加しても放電は発生しない。
【００１０】
このように、放電開始電圧よりも高い書き込みパルスを印加することにより一旦放電が開始された後は、壁電荷の働きにより放電開始電圧よりも低い外部印加電圧（維持パルス）の極性を反転させることにより放電を持続させることができる。書き込みパルスを印加することにより放電を開始させることをアドレス放電と呼び、アドレス放電を行う期間をアドレス期間と呼び、交互に反転する維持パルスを印加することにより放電を持続させることを維持放電と呼び、維持放電を行う期間を維持期間と呼び、消去波形を印加する期間を消去期間と呼ぶ。
【００１１】
図１０は従来のプラズマディスプレイ装置の主としてＰＤＰ（プラズマディスプレイパネル）の構成を示す模式図である。
【００１２】
図１０に示すように、ＰＤＰ１は、複数のアドレス電極１１、複数のスキャン電極（走査電極）１２および複数のサスティン電極（維持電極）１３を含む。複数のアドレス電極１１は画面の垂直方向に配列され、複数のスキャン電極１２および複数のサスティン電極１３は画面の水平方向に配列されている。複数のサスティン電極１３は共通に接続されている。
【００１３】
アドレス電極１１、スキャン電極１２およびサスティン電極１３の各交点に放電セルが形成されている。各放電セルが画面上の画素を構成する。
【００１４】
アドレスドライバ２は、画像データに応じて複数のアドレス電極１１を駆動する。スキャンドライバ３は、複数のスキャン電極１２を順に駆動する。サスティンドライバ４は、複数のサスティン電極１３を共通に駆動する。
【００１５】
図１１はＡＣ型ＰＤＰにおける３電極面放電セルの模式的断面図である。
図１１に示す放電セル２００においては、表面ガラス基板２０１上に対になるスキャン電極１２およびサスティン電極１３が画面の水平方向に形成され、それらのスキャン電極１２およびサスティン電極１３は透明誘電体層２０２および保護層２０３で覆われている。一方、表面ガラス基板２０１に対向する裏面ガラス基板２０４上にはアドレス電極１１が画面の垂直方向に形成され、アドレス電極１１上には透明誘電体層２０５が形成されている。透明誘電体層２０５上には蛍光体２０６が塗布されている。
【００１６】
この放電セル２００では、アドレス電極１１とスキャン電極１２との間に書き込みパルスを印加することによりアドレス電極１１とスキャン電極１２との間でアドレス放電が発生した後、スキャン電極１２とサスティン電極１３との間に交互に反転する周期的な維持パルスを印加することによりスキャン電極１２とサスティン電極１３との間で維持放電が行われる。
【００１７】
ＡＣ型ＰＤＰにおける階調表示駆動方式としては、アドレス放電を行うアドレス期間と維持放電を行う維持期間とを分離して放電セルを放電させるＡＤＳ（Ａｄｄｒｅｓｓ ａｎｄ Ｄｉｓｐｌａｙ−ｐｅｒｉｏｄ Ｓｅｐａｒａｔｅｄ；アドレス・表示期間分離）方式が用いられている（例えば、特許文献１参照）。
【００１８】
図１２はＡＤＳ方式を説明するための図である。図１２の縦軸は第１ラインから第ｍラインまでのスキャン電極の走査方向（垂直走査方向）を示し、横軸は時間を示す。
【００１９】
ＡＤＳ方式では、１フィールド（１／６０秒＝１６．６７ｍｓ）を複数のサブフィールドに時間的に分割する。例えば、８ビットで２５６階調表示を行う場合には、１フィールドを８つのサブフィールドに分割する。また、各サブフィールドは、点灯セル選択のためのアドレス放電が行われるアドレス期間と、表示のための維持放電が行われる維持期間（発光期間）とに分割される。
【００２０】
図１２の例では、１フィールドが４つのサブフィールドＳＦ１，ＳＦ２，ＳＦ３およびＳＦ４に時間的に分割されている。サブフィールドＳＦ１はアドレス期間ＡＤ１と維持期間ＳＵＳ１とに分離され、サブフィールドＳＦ２はアドレス期間ＡＤ２と維持期間ＳＵＳ２とに分離され、サブフィールドＳＦ３はアドレス期間ＡＤ３と維持期間ＳＵＳ３とに分離され、サブフィールドＳＦ４はアドレス期間ＡＤ４と維持期間ＳＵＳ４とに分離されている。
【００２１】
ＡＤＳ方式では、各サブフィールドで第１ラインから第ｍラインまでＰＤＰの全面にアドレス放電による走査が行われ、ＰＤＰの全面のアドレス放電の終了時に維持放電が行われる。
【００２２】
このＡＤＳ方式では、ＰＤＰの放電セルを点灯させる維持期間を選択することにより階調表示を行うことができる。
【００２３】
【特許文献１】
特開２０００−２１４８２３号公報
【００２４】
【発明が解決しようとする課題】
しかしながら、従来のプラズマディスプレイ装置では、アドレス放電中に隣接する放電セル間でクロストークが発生して非選択の放電セルが点灯したり、維持放電が不安定になる場合がある。
【００２５】
本発明の目的は、クロストークの発生が抑制されるとともに、維持放電への円滑な移行および安定な維持放電が可能な表示装置およびその駆動方法を提供することである。
【００２６】
【課題を解決するための手段】
（第１の発明）
第１の発明に係る表示装置は、第１の方向に配列された複数の第１の電極と、第１の方向と交差する第２の方向に沿って配列された複数の第２の電極と、第２の方向に沿って配列された複数の第３の電極と、複数の第１の電極、複数の第２の電極および複数の第３の電極の交点に設けられた複数の放電セルと、各フィールドをアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに時間的に分割するサブフィールド分割手段と、各サブフィールドのアドレス期間において選択された放電セルの第１の電極と第２の電極との間に第１の放電を起こさせるための第１のパルス電圧を印加する第１の電圧印加手段と、維持期間に第２の電極と第３の電極との間に第２の放電を起こさせるために交互に反転する第２のパルス電圧を印加する第２の電圧印加手段と、維持期間の最後の第２の放電が他の第２の放電よりも強くなるように第２の電圧印加手段による第２のパルス電圧を制御するパルス制御手段とを備えたものである。
【００２７】
本発明に係る表示装置においては、複数の第１の電極が第１の方向に配列され、複数の第２の電極が第１の方向と交差する第２の方向に沿って配列され、複数の第３の電極が第２の方向に沿って配列され、複数の第１の電極、複数の第２の電極および複数の第３の電極の交点に複数の放電セルが設けられる。
【００２８】
サブフィールド分割手段により各フィールドがアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに時間的に分割される。各サブフィールドのアドレス期間において選択された放電セルの第１の電極と第２の電極との間に第１のパルス電圧が第１の電圧印加手段により印加されることにより第１の放電が起こる。維持期間に第２の電極と第３の電極との間に交互に反転する第２のパルス電圧が第２の電圧印加手段により印加されることにより第２の放電が起こる。
【００２９】
この場合、維持期間の最後の第２の放電が他の第２の放電よりも強くなるように第２の電圧印加手段による第２のパルス電圧が制御されることにより、維持期間の終了後に第２の電極および第３の電極の全体にそれぞれ同一極性の壁電荷が均一に形成される。それにより、次のアドレス期間中においてクロストークの発生が抑制されるとともに、維持期間に円滑に移行し、安定な維持放電が可能となる。
【００３０】
（第２の発明）
第２の発明に係る表示装置は、第１の発明に係る表示装置の構成において、パルス制御手段は、維持期間における第２のパルス電圧の最後の周期の長さを制御するものである。
【００３１】
この場合、維持期間における第２のパルス電圧の最後の周期の長さを制御することにより、維持期間の最後の周期における第２の放電の時間間隔を制御することができる。それにより、維持期間の最後の第２の放電を維持期間の他の期間の第２の放電よりも強くすることができる。その結果、クロストークの発生が抑制されるとともに維持期間への円滑な移行および安定な維持放電が可能となる。
【００３２】
（第３の発明）
第３の発明に係る表示装置は、第１または第２の発明に係る表示装置の構成において、パルス制御手段は、維持期間における第２のパルス電圧の最後の周期の長さを他の周期の長さよりも長くするものである。
【００３３】
この場合、維持期間の最後の周期における第２の放電の時間間隔が維持期間の他の周期における第２の放電の時間間隔よりも長くなる。それにより、維持期間の最後の第２の放電が維持期間の他の第２の放電よりも強くなる。その結果、クロストークの発生が抑制されるとともに維持期間への円滑な移行および安定な維持放電が可能となる。
【００３４】
（第４の発明）
第４の発明に係る表示装置は、第１〜第３のいずれかの発明に係る表示装置の構成において、パルス制御手段は、維持期間における最後の第２のパルス電圧のレベルを制御するものである。
【００３５】
この場合、維持期間における最後の第２のパルス電圧のレベルを制御することにより、維持期間の最後において第２の電極と第３の電極との間にかかる電界を制御することができる。それにより、維持期間の最後の第２の放電を維持期間の他の第２の放電よりも強くすることができる。その結果、クロストークの発生が抑制されるともに維持期間への円滑な移行および安定な維持放電が可能となる。
【００３６】
（第５の発明）
第５の発明に係る表示装置は、第１〜第４のいずれかの発明に係る表示装置の構成において、パルス制御手段は、維持期間における最後の第２のパルス電圧のレベルを他の第２のパルス電圧のレベルよりも高くするものである。
【００３７】
この場合、維持期間の最後において第２の電極と第３の電極との間にかかる電界が維持期間の他の時点で第２の電極と第３の電極との間にかかる電界よりも大きくなる。それにより、維持期間の最後の第２の放電が維持期間の他の第２の放電よりも強くなる。その結果、クロストークの発生が抑制されるとともに維持期間への円滑な移行および安定な維持放電が可能となる。
【００３８】
（第６の発明）
第６の発明に係る表示装置の駆動方法は、第１の方向に配列された複数の第１の電極と、第１の方向と交差する第２の方向に沿って配列された複数の第２の電極と、第２の方向に沿って配列された複数の第３の電極と、複数の第１の電極、複数の第２の電極および複数の第３の電極の交点に設けられた複数の放電セルとを備えた表示装置の駆動方法であって、各フィールドをアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに時間的に分割するステップと、各サブフィールドのアドレス期間において選択された放電セルの第１の電極と第２の電極との間に第１の放電を起こさせるための第１のパルス電圧を印加するステップと、維持期間に第２の電極と第３の電極との間に第２の放電を起こさせるために交互に反転する第２のパルス電圧を印加するステップと、維持期間の最後の第２の放電が他の第２の放電よりも強くなるように第２のパルス電圧を制御するステップとを備えたものである。
【００３９】
第６の発明に係る表示装置の駆動方法においては、各フィールドがアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに時間的に分割される。各サブフィールドのアドレス期間において選択された放電セルの第１の電極と第２の電極との間に第１のパルス電圧が印加されることにより第１の放電が起こる。維持期間に第２の電極と第３の電極との間に交互に反転する第２のパルス電圧が印加されることにより第２の放電が起こる。
【００４０】
この場合、維持期間の最後の第２の放電が他の第２の放電よりも強くなるように第２のパルス電圧が制御されることにより、維持期間の終了後に第２の電極および第３の電極の全体にそれぞれ同一極性の壁電荷が均一に形成される。それにより、次のアドレス期間中においてクロストークの発生が抑制されるとともに、維持期間に円滑に移行し、安定な維持放電が可能となる。
【００４１】
【発明の実施の形態】
以下、本発明に係る表示装置の一例としてプラズマディスプレイ装置について説明する。
【００４２】
図１は本発明の実施の形態によるプラズマディスプレイ装置の構成を示すブロック図である。
【００４３】
図１のプラズマディスプレイ装置は、ＰＤＰ（プラズマディスプレイパネル）１、アドレスドライバ２、スキャンドライバ３、サスティンドライバ４、Ａ／Ｄコンバータ（アナログ／デジタル変換器）６、走査数変換部７、サブフィールド変換部８、維持パルス発生回路９ａおよび初期化波形発生回路１０を含む。
【００４４】
Ａ／Ｄコンバータ６には、映像信号ＶＤが入力される。また、Ａ／Ｄコンバータ６、走査数変換部７、サブフィールド変換部８、維持パルス発生回路９ａ、維持パルス／消去波形発生回路９ｂおよび初期化波形発生回路１０には水平同期信号Ｈおよび垂直同期信号Ｖが与えられる。
【００４５】
Ａ／Ｄコンバータ６は、入力されたアナログの映像信号ＶＤを水平同期信号Ｈおよび垂直同期信号Ｖに基づいてデジタルの画像データに変換し、その画像データを走査数変換部７に与える。走査数変換部７は、Ａ／Ｄコンバータ６より与えられた画像データをＰＤＰ１の画素数に応じたライン数の画像データに変換し、各ラインごとの画像データをサブフィールド変換部８に与える。各ラインごとの画像データは、ＰＤＰ１を構成する各ラインが有する複数の画素にそれぞれ対応する複数の画素データからなる。
【００４６】
サブフィールド変換部８は、各ラインごとの画像データの各画素データを複数のサブフィールドに対応する複数のビットに分割し、各サブフィールドごとに各画素データの各ビットをアドレスドライバ２にシリアルに出力する。
【００４７】
また、サブフィールド変換部８は、各サブフィールドの維持パルス数を含む維持期間情報を維持パルス発生回路９ａに与える。
【００４８】
維持パルス発生回路９ａは、水平同期信号Ｈ、垂直同期信号Ｖおよび維持期間情報に基づいて維持パルスを生成し、初期化波形発生回路１０およびサスティンドライバ４に与える。初期化波形発生回路１０は、水平同期信号Ｈおよび垂直同期信号Ｖに基づいて初期化波形を生成し、維持パルス発生回路９ａより与えられる維持パルスとともにスキャンドライバ３に出力する。
【００４９】
図１のＰＤＰ１は、複数のアドレス電極（データ電極）１１、複数のスキャン電極（走査電極）１２および複数のサスティン電極（維持電極）１３を含む。複数のアドレス電極１１は画面の垂直方向に配列され、複数のスキャン電極１２および複数のサスティン電極１３は画面の水平方向に配列されている。複数のサスティン電極１３は共通に接続されている。
【００５０】
本実施の形態では、隣接する各２組のスキャン電極１２およびサスティン電極１３において、スキャン電極１２同士またはサスティン電極１３同士が隣接するように、複数のスキャン電極１２および複数のサスティン電極１３が配列されている。
【００５１】
アドレス電極１１、スキャン電極１２およびサスティン電極１３の各交点に放電セルが形成され、各放電セルが画面上の画素を構成する。
【００５２】
アドレスドライバ２は、サブフィールド変換部８から各サブフィールドごとにシリアルに与えられるデータをパラレルデータに変換し、そのパラレルデータに基づいて書き込みパルスを複数のアドレス電極１１に選択的に与える。
【００５３】
スキャンドライバ３は、初期化波形発生回路１０から与えられる初期化波形、書き込みパルスおよび維持パルスを各スキャン電極１２に順に与える。
【００５４】
サスティンドライバ４は、維持パルス発生回路９ａから与えられる維持パルスを複数のサスティン電極１３に与える。
【００５５】
次いで、本発明の実施の形態に係るプラズマディスプレイ装置の駆動方法について説明する。
【００５６】
図２は本実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動電圧の第１の例を示すタイミングチャート、図３は本実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動電圧の第２の例を示すタイミングチャート、図４は本実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動電圧の第３の例を示すタイミングチャートである。また、図５は比較例における駆動電圧を示すタイミングチャートである。
【００５７】
図２〜図５のタイミングチャートは、ＰＤＰ１の垂直方向に配列された１本のアドレス電極１１の駆動電圧、そのアドレス電極１１と交差する１本のスキャン電極１２の駆動電圧および１本のサスティン電極１３の駆動電圧を示している。
【００５８】
各フィールドは、複数のサブフィールドに分割される。例えば、１フィールドが第１〜第８のサブフィールドに分割されている。図２〜図５の例では、１フィールドの第１および第２のサブフィールドが示されている。
【００５９】
各サブフィールドは、スキャン電極１２に初期化波形を印加して全ての放電セルの壁電荷を均一に調整するための初期化動作（セットアップ動作）を行う初期化期間、アドレス電極１１およびスキャン電極１２に書き込みパルスを印加してアドレス放電を行うアドレス期間、スキャン電極１２およびサスティン電極１３に交互に維持パルスを印加して維持放電を行う維持期間により構成される。
【００６０】
この場合、第１〜第８のサブフィールドの維持期間の長さはそれぞれ異なる。第１〜第８のサブフィールドのうち維持期間で放電セルを点灯させるべきサブフィールドを選択することにより２５６階調の階調表示を行うことができる。
【００６１】
例えば、放電セルの輝度を最も低くしたい場合、最も維持期間の短いサブフィールドにおいてアドレス放電を行った後に維持パルスを放電セルに印加して発光を維持させ、放電セルの輝度を最も高くしたい場合、第１〜第８のサブフィールドの全てにおいてアドレス放電を行った後に放電セルに維持パルスを印加して発光を維持させる。それにより、１フィールドにおける放電セルの発光時間を調整し、階調表示を行うことができる。
【００６２】
まず、図２〜図５に示すように、第１のサブフィールドの初期化期間において、アドレスドライバ２によりアドレス電極１１が０Ｖに保持され、スキャンドライバ３によりスキャン電極１２に初期化波形Ｖｓｅｔが印加される。この場合、サスティンドライバ４によりサスティン電極１３が０Ｖに保持される。
【００６３】
スキャン電極１２の電圧が放電開始電圧を超えるレベルまで上昇すると、スキャン電極１２とアドレス電極１１との間およびスキャン電極１２とサスティン電極１３との間でそれぞれ１回目の微弱な初期化放電が起こり、スキャン電極１２に負の壁電荷が蓄積されるとともに、アドレス電極１１およびサスティン電極１３に正の壁電荷が蓄積される。
【００６４】
次に、スキャンドライバ３によりスキャン電極１２の電圧が０Ｖまで降下される。さらに、スキャンドライバ３によりスキャン電極１２の電圧が徐々に降下され、サスティンドライバ４によりサスティン電極１３の電圧が上昇される。それにより、再びサスティン電極１３とスキャン電極１２との間で２回目の微弱な初期化放電が起こり、スキャン電極１２の負の壁電荷およびサスティン電極１３の正の壁電荷が減少する。
【００６５】
この場合、スキャン電極１２とアドレス電極１１との間にも同時に放電が起こり、スキャン電極１２の負の壁電荷およびアドレス電極１１の正の壁電荷が減少する。
【００６６】
その結果、初期化期間後の放電セルにおいては、アドレス電極１１に所定量の正の壁電荷が蓄積され、スキャン電極１２に所定量の負の壁電荷が蓄積され、サスティン電極１３に所定量の正の壁電荷が蓄積される。以上により、全ての放電セルの壁電荷の量が均一に調整され、初期化期間が終了する。
【００６７】
次に、第１のサブフィールドのアドレス期間において、映像信号ＶＤに応じて正極性の書き込みパルスＶｗがアドレスドライバ２により点灯させるべき放電セルに対応するアドレス電極１１に印加される。なお、点灯させない放電セルに対応するアドレス電極１１には書き込みパルスＶｗは印加されない。
【００６８】
書き込みパルスＶｗに同期してスキャンドライバ３によりスキャン電極１２に負極性の書き込みパルスＶｓが印加される。この場合、点灯させるべき放電セルに対応するアドレス電極１１とスキャン電極１２との間の実効電圧は、書き込みパルスＶｗと書き込みパルスＶｓとの間の電位差に、初期化期間にスキャン電極１２およびアドレス電極１１の各々に蓄積された壁電荷による壁電圧を加算した値となる。それにより、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えるため、アドレス電極１１とスキャン電極１２との間でアドレス放電が発生し、スキャン電極１２とサスティン電極１３との間で放電が発生する。その結果、スキャン電極１２に正の壁電荷が蓄積され、アドレス電極１１に負の壁電荷が蓄積される。また、サスティン電極１３に負の壁電荷が蓄積される。
【００６９】
一方、アドレス期間でアドレス電極１１に書き込みパルスＶｗが印加されない場合には、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えないため、アドレス電極１１とスキャン電極１２との交点の放電セルではアドレス放電が発生しない。
【００７０】
続く第１のサブフィールドの維持期間においては、スキャン電極１２に一定周期で維持パルスＶｉが印加され、サスティン電極１３に一定周期で維持パルスＶｊが印加される。スキャン電極１２に印加される維持パルスＶｉの位相は、サスティン電極１３に印加される維持パルスＶｊの位相に対して１８０度ずれている。例えば、スキャンドライバ３により電圧Ｖｍの維持パルスＶｉがスキャン電極１２に印加されたときに、サスティンドライバ４によりサスティン電極１３の電圧は接地電位０Ｖにされる。サスティンドライバ４により電圧Ｖｍの維持パルスＶｊがサスティン電極１３に印加されたときに、スキャンドライバ３によりスキャン電極１２の電圧は接地電位０Ｖにされる。
【００７１】
この場合、点灯させるべき放電セルに対応するスキャン電極１２とサスティン電極１３との間の実効電圧は、維持パルスＶｉと維持パルスＶｊとの間の電位差に、アドレス期間にスキャン電極１２およびサスティン電極１３の各々に蓄積された壁電荷による壁電圧を加算した値となる。
【００７２】
まず、スキャン電極１２に維持パルスＶｉが印加され、サスティン電極１３が接地電位０Ｖにされる。それにより、スキャン電極１２とサスティン電極１３との間の実効電圧が放電開始電圧を超えるため、維持パルスＶｉの立ち上がりでスキャン電極１２とサスティン電極１３との間で維持放電が発生する。その結果、スキャン電極１２に負の壁電荷が蓄積され、サスティン電極１３に正の壁電荷が蓄積される。
【００７３】
次に、スキャン電極１２が０Ｖにされ、サスティン電極１３に維持パルスＶｊが印加される。それにより、維持パルスＶｊの立ち上がりでスキャン電極１２およびサスティン電極１３との間で維持放電が発生する。その結果、スキャン電極１２に正の壁電荷が蓄積され、サスティン電極１３に負の壁電荷が蓄積される。
【００７４】
第１のサブフィールドの終了時には、スキャン電極１２に正の壁電荷が蓄積され、サスティン電極１３に負の壁電荷が蓄積されている。また、アドレス電極１１には正の壁電荷が蓄積されている。
【００７５】
一方、書き込みパルスＶｗが印加されないためにアドレス放電を起こさなかった放電セルにおけるスキャン電極１２とサスティン電極１３との間の実効電圧は、放電開始電圧を超えない。そのため、スキャン電極１２とサスティン電極１３との間で維持放電が発生しない。
【００７６】
同様にして、第２〜第８のサブフィールドにおいて、初期化期間で初期化動作が行われ、アドレス期間でアドレス放電が行われ、維持期間で維持放電が行われる。
【００７７】
図５に示すように、比較例では、維持期間の全体にわたって維持パルスＶｉ，Ｖｊの周期Ｔ１が同一の長さに設定されており、維持期間の全体にわたって維持パルスＶｉ，Ｖｊの電圧が同一のＶｍに設定されている。
【００７８】
これに対して、図２に示すように、本実施の形態の第１の例では、維持期間の最後の周期Ｔ２が他の周期Ｔ１よりも長く設定されており、維持期間の全体にわたって維持パルスＶｉ，Ｖｊの電圧が同一のＶｍに設定されている。それにより、維持期間の最後の周期Ｔ２における維持放電の時間間隔が維持期間の他の周期Ｔ１における維持放電の時間間隔に比べて長くなる。その結果、維持期間における最後の維持放電が他の維持放電に比べて強くなる。
【００７９】
また、図３に示すように、本実施の形態の第２の例では、維持期間の全体にわたって維持パルスＶｉ，Ｖｊの周期Ｔ１が同一の長さに設定されており、維持期間の最後の維持パルスＶｊの電圧がＶｍよりも高いＶＭに設定されている。それにより、維持期間の最後の周期においてスキャン電極１２とサスティン電極１３との間に印加される駆動電圧が維持期間の他の周期における駆動電圧に比べて高くなる。その結果、維持期間における最後の維持放電が他の維持放電に比べて強くなる。
【００８０】
さらに、図４に示すように、本実施の形態の第３の例では、維持期間の最後の周期Ｔ２が他の周期Ｔ１よりも長く設定されており、かつ維持期間の最後の維持パルスＶｊの電圧がＶｍよりも高いＶＭに設定されている。それにより、維持期間の最後の周期Ｔ２における維持放電の時間間隔が維持期間の他の周期Ｔ１における維持放電の時間間隔に比べて長くなり、かつ維持期間の最後の周期Ｔ２においてスキャン電極１２とサスティン電極１３との間に印加される駆動電圧が維持期間の他の周期における駆動電圧に比べて高くなる。その結果、維持期間における最後の維持放電が他の維持放電に比べてさらに強くなる。
【００８１】
図６は本実施の形態に係るプラズマディスプレイ装置における放電セルの壁電荷の状態を示す図、図７は比較例における放電セルの壁電荷の状態を示す図である。図６および図７において、（ａ）は維持放電後の放電セルの状態を示し、（ｂ）は初期化後の放電セルの状態を示し、（ｃ）はアドレス放電中の放電セルの状態を示し、（ｄ）はアドレス放電後の壁電荷の状態を示す。
【００８２】
維持期間の終了後には、スキャン電極１２に正の壁電荷が蓄積され、サスティン電極１３に負の壁電荷が蓄積される。この場合、比較例では、維持期間の最後の維持放電が強力でないため、図７（ａ）に示すように、正の壁電荷がスキャン電極１２の外側まで広がらず、負の壁電荷がサスティン電極１３の外側まで広がらない。その結果、スキャン電極１２の外側に負の壁電荷が残り、サスティン電極１３の外側に正の壁電荷が残る。
【００８３】
これに対して、本実施の形態では、上記のように維持期間の最後で強力な維持放電が発生するため、図６（ａ）に示すように、スキャン電極１２の全体に正の壁電荷が均一に形成され、サスティン電極１３の全体に負の壁電荷が均一に形成される。
【００８４】
図２の第１の例では、維持期間の最後の周期Ｔ２における維持放電の時間間隔が長くなることにより、放電セル内の空間に浮遊する荷電粒子が時間とともにスキャン電極１２およびサスティン電極１３に引き付けられ、スキャン電極１２およびサスティン電極１３の全体にそれぞれ正の壁電荷および負の壁電荷が均一に広がる。
【００８５】
また、図３の第２の例では、維持期間の最後の周期においてスキャン電極１２とサスティン電極１３との間に印加される駆動電圧が高くなることにより、放電セル内の空間に浮遊する荷電粒子が強い電界によりスキャン電極１２およびサスティン電極１３に引き付けられ、スキャン電極１２およびサスティン電極１３の全体にそれぞれ正の壁電荷および負の壁電荷が均一に広がる。
【００８６】
さらに、図４の第３の例では、第１の例および第２の例の両方の効果により、放電セル内の空間に浮遊する荷電粒子がスキャン電極１２およびサスティン電極１３に引き付けられ、スキャン電極１２およびサスティン電極１３の全体にそれぞれ正の壁電荷および負の壁電荷がより均一に広がる。
【００８７】
次に、初期化期間にスキャン電極１２とサスティン電極１３との間で二回の微弱な放電が起こり、スキャン電極１２の内側の正の壁電荷が負の壁電荷に反転し、サスティン電極１３の内側の負の壁電荷が正の壁電荷に反転する。
【００８８】
この場合、比較例では、図７（ａ）に示したようにスキャン電極１２の外側に負の壁電荷が残り、サスティン電極１３の外側に正の壁電荷が残るため、初期化後には、図７（ｂ）に示すように、スキャン電極１２の内側および外側に負の壁電荷が形成され、サスティン電極１３の内側および外側に正の壁電荷が形成される。
【００８９】
これに対して、本実施の形態では、図６（ａ）に示したようにスキャン電極１２の全体に均一に正の壁電荷が形成され、サスティン電極１３の全体に均一に負の壁電荷が形成されているため、初期化後には、図６（ｂ）に示すように、スキャン電極１２の内側のみに負の壁電荷が形成され、サスティン電極１３の内側のみに正の壁電荷が形成される。
【００９０】
次に、アドレス電極１１とスキャン電極１２との間でアドレス放電が発生すると、このアドレス放電をトリガとしてスキャン電極１２の内側とサスティン電極１３の内側との間で微弱な放電が引き起こされる。
【００９１】
この場合、比較例では、図７（ｃ）に示すように、アドレス電極１１とスキャン電極１２との間で実線の矢印で示すアドレス放電が発生するとともに、スキャン電極１２の内側とサスティン電極１３の内側との間で破線の矢印で示す微弱な放電が引き起こされる。それにより、アドレス電極１１の正の壁電荷が反転され、スキャン電極１２の内側の負の壁電荷が反転され、サスティン電極１３の内側の正の壁電荷が反転される。
【００９２】
このとき、スキャン電極１２の外側に負の壁電荷が存在し、サスティン電極１３の外側に正の壁電荷が存在するため、後述するように、隣接する放電セルとの間でクロストークが発生する場合がある。
【００９３】
アドレス放電後には、図７（ｄ）に示すように、アドレス電極１１に正の電荷が形成され、スキャン電極１２に外側を除いて正の壁電荷が形成され、サスティン電極１３に外側を除いて負の壁電荷が形成される。スキャン電極１２の外側には負の壁電荷が残っており、サスティン電極１３の外側には正の壁電荷が残っている。このように、比較例では、アドレス放電後に、スキャン電極１２およびサスティン電極１３にそれぞれ正の壁電荷および負の壁電荷が均一に形成されないため、維持放電に円滑に移行することが妨げられる。
【００９４】
これに対して、本実施の形態では、図６（ｃ）に示すように、アドレス電極１１とスキャン電極１２との間で実線の矢印で示すアドレス放電が発生するとともに、スキャン電極１２の内側とサスティン電極１３の内側との間で破線の矢印で示す微弱な放電が引き起こされる。それにより、アドレス電極１１の正の壁電荷が反転され、スキャン電極１２の内側の負の壁電荷が反転され、サスティン電極１３の内側の正の壁電荷が反転される。
【００９５】
このとき、スキャン電極１２の外側に正の壁電荷が存在し、サスティン電極１３の外側に負の壁電荷が存在するため、後述するように、隣接する放電セルとの間でクロストークが発生しない。
【００９６】
アドレス放電後には、図６（ｄ）に示すように、アドレス電極１１に正の壁電荷が形成され、スキャン電極１２の全体に正の壁電荷が均一に形成され、サスティン電極１３の全体に負の壁電荷が均一に形成される。このように、本実施の形態では、アドレス放電後にスキャン電極１２およびサスティン電極１３の全体にそれぞれ正の壁電荷および負の壁電荷が均一に形成されるため、維持放電に円滑に移行することができるとともに安定な維持放電が行われる。
【００９７】
図８は本実施の形態および比較例におけるクロストークの発生機構を説明するための図であり、（ａ）は本実施の形態における２つの放電セルの壁電荷の状態を示し、（ｂ）は比較例における２つの放電セルの壁電荷の状態を示す。
【００９８】
図８（ａ），（ｂ）に示すように、隣接する２つの放電セルＣ１，Ｃ２において、一方の放電セルＣ１のサスティン電極１３と他方の放電セルＣ２のサスティン電極１３とが互いに隣接している。
【００９９】
図８（ｂ）に示すように、比較例のメモリセルＣ１において、スキャン電極１２とアドレス電極１１との間でアドレス放電が起こると、そのアドレス放電をトリガーとしてスキャン電極１２とサスティン電極１３との間で維持放電が生じる。このとき、放電セルＣ２のサスティン電極１３の実効的な電位は放電セルＣ１のサスティン電極１３の実効的な電位と等価になっている。そのため、放電セルＣ１のスキャン電極１２からサスティン電極１３へ移動する電子が隣接する放電セルＣ２のサスティン電極１３まで到達し、放電セルＣ１のスキャン電極１２と放電セルＣ２のサスティン電極１３との間で放電が起こる。この放電をトリガーとして放電セルＣ２のスキャン電極１２とサスティン電極１３との間で維持放電が生じる。
【０１００】
一方、図８（ａ）に示すように、本実施の形態の放電セルＣ１においても、スキャン電極１２とアドレス電極１１との間でアドレス放電が起こると、そのアドレス放電をトリガーとしてスキャン電極１２とサスティン電極１３との間で維持放電が生じる。このとき、放電セルＣ１，Ｃ２のサスティン電極１３の外側には負の壁電荷が形成されている。すなわち、放電セルＣ１，Ｃ内のスキャン電極１２とサスティン電極１３との間の電荷分布と放電セルＣ１，Ｃ２間の電荷分布とが反対となっている。それにより、放電セルＣ１，Ｃ２間に負の壁電荷による電位障壁が形成されている。そのため、放電セルＣ１のスキャン電極１２からサスティン電極１３へ移動する電子が負の壁電荷による電位障壁により隣接する放電セルＣ２へ到達することが阻止される。その結果、クロストークが大幅に抑制される。
【０１０１】
上記のように、本実施の形態に係るプラズマディスプレイ装置においては、維持期間の最後の維持放電が他の維持放電よりも強くなるように維持パルスＶｉ，Ｖｊの周期または電圧レベルが制御されることにより、維持期間の終了後にスキャン電極１２およびサスティン電極１３の全体にそれぞれ同一極性の壁電荷が均一に形成される。それにより、次のアドレス期間中においてクロストークの発生が抑制されるとともに、維持期間に円滑に移行し、安定な維持放電が可能となる。
【０１０２】
なお、本実施の形態においては、隣接する各２組のスキャン電極１２およびサスティン電極１３において、スキャン電極１２同士またはサスティン電極１３同士が隣接するように、複数のスキャン電極１２およびサスティン電極１３が配列されているが、これに限定されず、図９に示したように、複数のスキャン電極１２および複数のサスティン電極１３が交互に配列されてもよい。この場合にも、維持期間の終了後にスキャン電極１２およびサスティン電極１３の全体にそれぞれ同一極性の壁電荷が均一に形成されるので、クロストークの発生が抑制されるとともに、維持期間に円滑に移行し、安定な維持放電が可能となる。
【０１０３】
また、本実施の形態においては、２５６階調を表示するため１フィールドを８個のサブフィールドに分割し、それぞれのサブフィールドの維持期間の長さが異なることとしたが、これに限定されず、１フィールドを任意の数のサブフィールドに分割することにより任意の数の階調を表示することができる。この場合、一部のサブフィールドの維持期間の長さをほぼ同じ長さにしてもよい。
【０１０４】
本実施の形態においては、アドレス電極１１が第１の電極に相当し、スキャン電極１２が第２の電極に相当し、サスティン電極１３が第３の電極に相当し、サブフィールド変換部８がサブフィールド分割手段に相当し、アドレス放電が第１の放電に相当し、書き込みパルスＶｗ，Ｖｓが第１のパルス電圧に相当し、アドレスドライバ２およびスキャンドライバ３が第１の電圧印加手段に相当し、維持パルスＶｉ，Ｖｊが第２のパルス電圧に相当し、維持放電が第２の放電に相当し、スキャンドライバ３およびサスティンドライバ４が第２の電圧印加手段に相当し、維持パルス発生回路９ａがパルス制御手段に相当する。
【０１０５】
【発明の効果】
本発明によれば、維持期間の最後の第２の放電が他の第２の放電よりも強くなるように第２のパルス電圧が制御されることにより、維持期間の終了後に第２の電極および第３の電極の全体にそれぞれ同一極性の壁電荷が均一に形成される。それにより、次のアドレス期間中においてクロストークの発生が抑制されるとともに、維持期間に円滑に移行し、安定な維持放電が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態によるプラズマディスプレイ装置の構成を示すブロック図
【図２】本実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動電圧の第１の例を示すタイミングチャート
【図３】本実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動電圧の第２の例を示すタイミングチャート
【図４】本実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動電圧の第３の例を示すタイミングチャート
【図５】比較例における駆動電圧を示すタイミングチャート
【図６】本実施の形態に係るプラズマディスプレイ装置における放電セルの壁電荷の状態を示す図
【図７】比較例における放電セルの壁電荷の状態を示す図
【図８】本実施の形態および比較例におけるクロストークの発生機構を説明するための図
【図９】ＡＣ型ＰＤＰにおける放電セルの駆動方法を説明するための図
【図１０】従来のプラズマディスプレイ装置の主としてＰＤＰ（プラズマディスプレイパネル）の構成を示す模式図
【図１１】ＡＣ型ＰＤＰにおける３電極面放電セルの模式的断面図
【図１２】ＡＤＳ方式を説明するための図
【符号の説明】
１ ＰＤＰ（プラズマディスプレイパネル）
２ アドレスドライバ
３ スキャンドライバ
４ サスティンドライバ
６ Ａ／Ｄコンバータ
７ 走査数変換部
８ サブフィールド変換部
９ａ 維持パルス発生回路
１０ 初期化波形発生回路
１１ アドレス電極
１２ スキャン電極
１３ サスティン電極
Claims (6)
- 第１の方向に配列された複数の第１の電極と、
前記第１の方向と交差する第２の方向に沿って配列された複数の第２の電極と、
前記第２の方向に沿って配列された複数の第３の電極と、
前記複数の第１の電極、前記複数の第２の電極および前記複数の第３の電極の交点に設けられた複数の放電セルと、
各フィールドをアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに時間的に分割するサブフィールド分割手段と、
各サブフィールドのアドレス期間において選択された放電セルの第１の電極と第２の電極との間に第１の放電を起こさせるための第１のパルス電圧を印加する第１の電圧印加手段と、
前記維持期間に第２の電極と第３の電極との間に第２の放電を起こさせるために交互に反転する第２のパルス電圧を印加する第２の電圧印加手段と、
前記維持期間の最後の第２の放電が他の第２の放電よりも強くなるように前記第２の電圧印加手段による第２のパルス電圧を制御するパルス制御手段とを備えたことを特徴とする表示装置。 - 前記パルス制御手段は、前記維持期間における第２のパルス電圧の最後の周期の長さを制御することを特徴とする請求項１記載の表示装置。
- 前記パルス制御手段は、前記維持期間における第２のパルス電圧の最後の周期の長さを他の周期の長さよりも長くすることを特徴とする請求項１または２記載の表示装置。
- 前記パルス制御手段は、前記維持期間における最後の第２のパルス電圧のレベルを制御することを特徴とする請求項１〜３のいずれかに記載の表示装置。
- 前記パルス制御手段は、前記維持期間における最後の第２のパルス電圧のレベルを他の第２のパルス電圧のレベルよりも高くすることを特徴とする請求項１〜４のいずれかに記載の表示装置。
- 第１の方向に配列された複数の第１の電極と、前記第１の方向と交差する第２の方向に沿って配列された複数の第２の電極と、前記第２の方向に沿って配列された複数の第３の電極と、前記複数の第１の電極、前記複数の第２の電極および前記複数の第３の電極の交点に設けられた複数の放電セルとを備えた表示装置の駆動方法であって、
各フィールドをアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに時間的に分割するステップと、
各サブフィールドのアドレス期間において選択された放電セルの第１の電極と第２の電極との間に第１の放電を起こさせるための第１のパルス電圧を印加するステップと、
前記維持期間に第２の電極と第３の電極との間に第２の放電を起こさせるために交互に反転する第２のパルス電圧を印加するステップと、
前記維持期間の最後の第２の放電が他の第２の放電よりも強くなるように第２のパルス電圧を制御するステップとを備えたことを特徴とする表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003062148A JP2004271877A (ja) | 2003-03-07 | 2003-03-07 | 表示装置およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003062148A JP2004271877A (ja) | 2003-03-07 | 2003-03-07 | 表示装置およびその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004271877A true JP2004271877A (ja) | 2004-09-30 |
Family
ID=33124150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003062148A Pending JP2004271877A (ja) | 2003-03-07 | 2003-03-07 | 表示装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004271877A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7612740B2 (en) | 2004-11-05 | 2009-11-03 | Samsung Sdi Co., Ltd. | Plasma display and driving method thereof |
| JP5062169B2 (ja) * | 2006-07-14 | 2012-10-31 | パナソニック株式会社 | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
-
2003
- 2003-03-07 JP JP2003062148A patent/JP2004271877A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7612740B2 (en) | 2004-11-05 | 2009-11-03 | Samsung Sdi Co., Ltd. | Plasma display and driving method thereof |
| JP5062169B2 (ja) * | 2006-07-14 | 2012-10-31 | パナソニック株式会社 | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100769787B1 (ko) | 플라즈마 디스플레이 장치 | |
| JP4768134B2 (ja) | プラズマディスプレイ装置の駆動方法 | |
| JP2006350330A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| WO2005114626A1 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2002082650A (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| WO2005109388A1 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2006293318A (ja) | プラズマディスプレイ装置、プラズマディスプレイパネルの駆動装置、プラズマディスプレイパネル及びプラズマディスプレイパネルの駆動方法 | |
| JP2004272269A (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100342280B1 (ko) | 표시 장치 및 그 구동 방법 | |
| JP4956911B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP5131241B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100421672B1 (ko) | 플라즈마 디스플레이 패널의 스캔 구동방법 | |
| JP2005215132A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2000259123A (ja) | 表示装置およびその駆動方法 | |
| JP2004271877A (ja) | 表示装置およびその駆動方法 | |
| JP4018129B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH11327491A (ja) | 表示装置およびその駆動方法 | |
| JP4120594B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2001060074A (ja) | プラズマディスプレイパネルの駆動方法及びそれを用いたディスプレイ装置 | |
| JP2004226916A (ja) | 表示装置およびその駆動方法 | |
| KR20060109546A (ko) | 플라즈마 디스플레이 장치 및 그의 구동 방법 | |
| JP3573005B2 (ja) | プラズマディスプレイパネルの駆動方法及びそれを用いたディスプレイ装置 | |
| JP5107958B2 (ja) | プラズマディスプレイ装置 | |
| JP2005055804A (ja) | プラズマディスプレイ装置の駆動方法 | |
| JP2009198846A (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20060303 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| A521 | Written amendment |
Effective date: 20081128 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A521 | Written amendment |
Effective date: 20090306 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090825 |