KR100515327B1 - 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치 - Google Patents

플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치 Download PDF

Info

Publication number
KR100515327B1
KR100515327B1 KR1020040024868A KR20040024868A KR100515327B1 KR 100515327 B1 KR100515327 B1 KR 100515327B1 KR 1020040024868 A KR1020040024868 A KR 1020040024868A KR 20040024868 A KR20040024868 A KR 20040024868A KR 100515327 B1 KR100515327 B1 KR 100515327B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
transistor
scan electrode
discharge
Prior art date
Application number
KR1020040024868A
Other languages
English (en)
Inventor
이주열
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040024868A priority Critical patent/KR100515327B1/ko
Priority to US11/101,593 priority patent/US7652639B2/en
Priority to CNB2005100817013A priority patent/CN100495495C/zh
Application granted granted Critical
Publication of KR100515327B1 publication Critical patent/KR100515327B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
    • E04B1/00—Constructions in general; Structures which are not restricted either to walls, e.g. partitions, or floors or ceilings or roofs
    • E04B1/0007—Base structures; Cellars
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
    • E04B1/00—Constructions in general; Structures which are not restricted either to walls, e.g. partitions, or floors or ceilings or roofs
    • E04B1/18—Structures comprising elongated load-supporting parts, e.g. columns, girders, skeletons
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Electromagnetism (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플라즈마 표시 패널의 리셋 기간에서, 주사 전극의 전압을 일정 전압만큼 감소시킨 후 주사 전극을 플로팅하는 동작을 반복한다. 주사 전극의 전압이 감소해서 방전이 일어났을 때는 주사 전극이 플로팅될 때 방전이 소멸하면서 주사 전극의 전압이 증가한다. 이와 같이 주사 전극의 전압이 증가한 경우에는, 다음에 주사 전극의 전압을 감소시킬 때 주사 전극의 전압 증가량을 반영하여 주사 전극의 전압을 크게 감소시킨다. 이와 같이 하면, 리셋 기간에서 주사 전극에 인가되는 하강 파형이 최종 전압을 유지하는 기간을 방전 여부에 관계없이 일정하게 유지할 수 있다.

Description

플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치{DRIVING METHOD OF PLASMA DISPLAY PANEL AND PLASMA DISPLAY DEVICE}
본 발명은 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치에 관한 것으로, 특히 플라즈마 표시 패널의 전극에 상승 파형 또는 하강 파형을 인가하는 방법 및 회로에 관한 것이다.
플라즈마 표시 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 패널로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 표시 패널은 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형(DC형)과 교류형(AC형)으로 구분된다.
일반적으로 교류형 플라즈마 표시 패널의 구동 방법은 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.
리셋 기간은 이전의 유지방전에 의해 형성된 벽전하 상태를 소거하고, 다음의 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이다. 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간으로, 유지 기간이 되면 주사 전극과 유지 전극에 유지방전 파형이 교대로 인가되어 유지방전이 행하여져 영상이 표시된다.
종래에는 리셋 기간에서 벽 전하를 설정하기 위해 미국특허 5,745,086호 및 도 1에 도시된 바와 같이 램프 파형을 주사 전극에 인가하였다. 즉, 주사 전극에 천천히 상승하는 상승 램프 파형을 인가한 후에 천천히 하강하는 하강 램프 파형을 인가하였다. 이러한 램프 파형을 인가하는 경우에는 벽 전하의 제어 정밀도가 램프의 기울기에 강하게 의존하기 때문에, 정해진 시간 내에서 벽 전하를 정밀하게 제어할 수 없다는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는 정해진 시간 내에서 벽 전하를 원하는 상태로 제어할 수 있는 플라즈마 표시 패널의 구동 방법 및 구동 장치를 제공하는 것이다.
이러한 과제를 해결하기 위해, 본 발명은 전극의 전압을 변경시킨 후 전극을 플로팅시키는 동작을 반복한다.
본 발명의 한 특징에 따르면, 적어도 두 전극에 의해 용량성 부하가 형성되는 패널과 상기 패널의 용량성 부하의 제1 전극에 구동 파형을 인가하는 구동부를 포함하는 플라즈마 표시 장치가 제공된다. 본 발명의 구동부는, 턴온 시에 상기 제1 전극과 제1 전압을 공급하는 제1 전원 사이에 전류 경로를 형성하는 트랜지스터, 상기 트랜지스터의 게이트와 드레인 사이에 전기적으로 연결되는 커패시터, 상기 트랜지스터의 게이트에 전기적으로 연결되는 제1 저항, 그리고 상기 제1 저항을 통하여 상기 트랜지스터의 게이트에 상기 트랜지스터를 턴온시킬 수 있는 제1 레벨과 상기 트랜지스터를 턴오프시킬 수 있는 제2 레벨을 교대로 가지는 제어 신호를 인가하는 제어 신호 전압원을 포함한다.
본 발명의 한 실시예에 따르면, 본 발명의 구동부는 상기 트랜지스터의 게이트와 드레인 사이에서 상기 커패시터와 직렬로 연결되는 제2 저항을 더 포함한다.
본 발명의 다른 특징에 따르면, 적어도 두 전극에 의해 용량성 부하가 형성되는 플라즈마 표시 패널을 구동하는 방법이 제공된다. 본 발명의 구동 방법은, 상기 용량성 부하의 제1 전극의 전압을 제1 전압만큼 변경하는 단계, 상기 제1 전극을 플로팅하는 단계, 그리고 상기 제1 전극의 전압을 제2 전압만큼 변경하는 단계를 포함한다. 상기 플로팅 시에 상기 제1 전극의 전압이 변경되는 경우의 상기 제2 전압이 상기 플로팅 시에 상기 제1 전극의 전압이 변경되지 않는 경우의 상기 제2 전압보다 크다.
본 발명의 한 실시예에 따르면, 상기 제1 전극의 전압을 상기 제2 전압만큼 변경한 후, 상기 제1 전극을 플로팅하는 단계와 상기 제1 전극의 전압을 소정 전압만큼 변경하는 단계를 소정 횟수만큼 수행된다.
본 발명의 다른 실시예에 따르면, 상기 플로팅 시에 상기 제1 전극의 전압이 제3 전압만큼 변경되는 경우의 상기 제2 전압이 상기 플로팅 시에 상기 제1 전극의 전압이 상기 제3 전압보다 작은 전압만큼 변경되는 경우의 상기 제2 전압보다 크다.
본 발명의 또다른 특징에 따르면, 적어도 두 전극에 의해 용량성 부하가 형성되는 패널과 상기 용량성 부하의 제1 전극에 구동 파형을 인가하는 구동부를 포함하는 플라즈마 표시 장치가 제공된다. 본 발명의 구동부는, 턴온 시에 상기 제1 전극과 제1 전압을 공급하는 제1 전원 사이에 전류 경로를 형성하며, 제1 레벨과 제2 레벨을 교대로 가지는 제어 신호의 상기 제1 레벨에 응답하여 턴온되며 상기 제2 레벨에 응답하여 턴오프되는 트랜지스터, 그리고 상기 트랜지스터의 턴오프 시에 상기 제1 전극의 전압이 변경되는 경우에, 상기 변경된 제1 전극의 전압만큼 상기 트랜지스터의 턴온 시에 상기 제1 전극의 전압이 급격하게 변경되도록 상기 트랜지스터를 제어하는 전압 보상부를 포함한다.
본 발명의 한 실시예에 따르면, 전압 보상부는 상기 트랜지스터의 게이트와 소스 사이에 직렬로 연결되는 저항과 커패시터를 포함한다.
본 발명의 다른 실시예에 따르면, 상기 트랜지스터의 턴오프 시에 상기 제1 전극의 전압이 변경되는 경우에, 상기 트랜지스터의 소스 전압을 기준으로 상기 트랜지스터의 드레인 전압과 상기 커패시터의 전압 차이에 의해 상기 변경된 전압이 보상된다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 또한, 도면에서 외부에서 전극에 전압이 인가되는 상태를 실선으로 도시하고 전극에 전압 인가가 차단된 상태(플로팅 상태)를 점선으로 도시하였다.
그리고 본 발명에서 언급되는 벽 전하란 방전 셀의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명한다.
이제 본 발명의 실시예에 따른 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 도면이다.
도 2에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 구동부(300), 유지 전극 구동부(400) 및 주사 전극 구동부(500)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(A1-Am), 그리고 행 방향으로 뻗어 있는 복수의 유지 전극(X1-X n) 및 주사 전극(Y1-Yn)을 포함한다. 유지 전극(X1-Xn)은 각 주사 전극(Y 1-Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. 그리고 플라즈마 표시 패널(100)은 유지 및 주사 전극(X1-Xn, Y1-Yn)이 배열된 유리 기판(도시하지 않음)과 어드레스 전극(A1-Am)이 배열된 유리 기판(도시하지 않음)으로 이루어진다. 두 유리 기판은 주사 전극(Y1-Yn)과 어드레스 전극(A1-Am) 및 유지 전극(X1-Xn)과 어드레스 전극(A1-Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치된다. 이때, 어드레스 전극(A1-Am)과 유지 및 주사 전극(X1-Xn, Y 1-Yn)의 교차부에 있는 방전 공간이 방전 셀을 형성한다.
제어부(200)는 외부로부터 영상 신호를 수신하여 어드레스 구동 제어 신호, 유지 전극 구동 제어 신호 및 주사 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간, 유지 기간으로 이루어진다.
어드레스 구동부(300)는 제어부(200)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극(A1-Am)에 인가한다. 유지 전극 구동부(400)는 제어부(200)로부터 유지 전극 구동 제어 신호를 수신하여 유지 전극(X1-Xn)에 구동 전압을 인가하고, 주사 전극 구동부(500)는 제어부(200)로부터 주사 전극 구동 제어 신호를 수신하여 주사 전극(Y1-Yn)에 구동 전압을 인가한다.
아래에서는 도 3 및 도 4를 참조하여 각 서브필드에서 어드레스 전극(A1-Am), 유지 전극(X1-Xn) 및 주사 전극(Y1-Yn)에 인가되는 구동 파형에 대하여 설명한다. 그리고 아래에서는 하나의 어드레스 전극(A), 유지 전극(X) 및 주사 전극(Y)에 의해 형성되는 방전 셀을 기준으로 설명을 한다.
도 3은 본 발명의 실시예에 따른 플라즈마 표시 패널의 구동 파형도이며, 도 4는 본 발명의 제1 실시예에 따른 구동 파형을 나타내는 도면이다.
도 3을 보면, 하나의 서브필드는 리셋 기간(Pr), 어드레스 기간(Pa) 및 유지 기간(Ps)으로 이루어지며, 리셋 기간(Pr)은 상승 기간(Pr1) 및 하강 기간(P r2)을 포함한다.
일반적으로 유지 기간에서 마지막 유지방전이 끝나고 나면, 유지 전극(X)에는 (+) 벽 전하, 주사 전극(Y)에는 (-) 벽 전하가 형성되게 된다. 다음, 리셋 기간(Pr)의 상승 기간(Pr1)에서는 유지 전극(X)을 0V로 유지한 상태에서 주사 전극(Y)에 Vs 전압에서 Vset 전압까지 서서히 상승하는 상승 파형을 인가한다. 그러면 주사 전극(Y)으로부터 어드레스 전극(A) 및 유지 전극(X)으로 각각 미약한 리셋 방전이 일어나서, 주사 전극(Y)에 (-) 벽 전하가 쌓이고 어드레스 전극(A) 및 유지 전극(X)에 (+) 벽 전하가 쌓인다.
리셋 기간(Pr)의 하강 기간(Pr2)에서는 유지 전극(X)을 Ve 전압으로 유지한 상태에서 주사 전극(Y)의 전압을 Vs 전압에서 Vnf 전압까지 서서히 하강시키다. 그러면 주사 전극(Y)으로부터 어드레스 전극(A) 및 유지 전극(X)으로 각각 미약한 리셋 방전이 일어나서, 주사 전극(Y)에 쌓인 (-) 벽 전하와 어드레스 전극(A) 및 유지 전극(X)에 쌓이 (+) 벽 전하가 소거되어 어드레싱을 위한 벽 전하 상태가 된다.
어드레스 기간(Pa)에서는 선택되는 주사 전극(Y)에 순차적으로 Vscl 전압을 인가하고 Vscl 전압이 인가된 주사 전극(Y)에 위치하는 방전 셀 중 켜질 방전 셀을 통과하는 어드레스 전극에 Va 전압을 인가한다. 그러면 Va 전압과 Vscl 전압에 의해 켜질 방전 셀에서 어드레스 방전이 일어나서 주사 전극(Y)에 (+) 전하가 쌓이고 유지 전극(X)에 (-) 전하가 쌓인다. 다음, 유지 기간(Ps)에서는 주사 전극(Y)과 유지 전극(X)에 교대로 Vs 전압을 인가하여 어드레스 방전이 일어난 방전 셀을 유지방전시킨다.
여기서, 도 3 및 도 4에 나타낸 바와 같이 리셋 기간(Pr)의 하강 기간(Pr2)에서는 유지 전극(X)을 Ve 전압으로 유지시킨 상태에서 주사 전극(Y)에 인가되는 전압을 일정량만큼 감소시킨 후, Tf 기간동안 주사 전극(Y)에 공급되는 전압을 차단하여 주사 전극(Y)을 플로팅시킨다. 그리고 주사 전극(Y)의 전압을 일정량만큼 감소시키고 주사 전극(Y)을 일정 기간(Tf) 플로팅시키는 동작을 반복한다.
이 동작을 반복하는 중에 유지 전극(X)의 전압과 주사 전극(Y)의 전압 사이의 전압차가 방전 개시 전압(Vf) 이상이 되면, 유지 전극(X)과 주사 전극(Y) 사이에서는 방전이 일어난다. 즉, 방전 공간에서 방전 전류가 흐르게 된다. 그리고 유지 전극(X)과 주사 전극(Y) 사이에서 방전이 개시된 후 주사 전극(Y)이 플로팅 상태로 되면, 외부 전원으로부터 유입되는 전하가 없으므로 주사 전극(Y)의 전압이 벽 전하의 양에 따라 변하게 된다. 따라서 벽 전하의 변하량이 곧바로 방전 공간 내부 전압을 감소시키게 되어 적은 양의 벽 전하 변화만으로도 방전이 소멸하게 된다. 즉, 유지 및 주사 전극(X, Y)에 형성되어 있던 벽 전하가 줄어들면서 방전 공간 내부의 전압이 급격히 감소하여 방전 공간 내부에 강한 방전 소멸이 발생한다. 그리고 나서, 다시 주사 전극(Y)의 전압을 감소시켜 방전을 형성시킨 후 주사 전극(Y)을 플로팅 상태로 하면, 앞서와 마찬가지로 벽 전하가 줄어드는 동시에 방전 공간 내부에 강한 방전 소멸이 발생한다. 그리고 이와 같은 주사 전극 전압을 감소시키고 주사 전극(Y)을 플로팅시키는 동작이 소정 횟수만큼 반복되면, 유지 전극(X) 및 주사 전극(Y)에 원하는 양의 벽 전하가 형성된다.
이와 같이 하면 적은 양의 벽 전하 변화만으로도 방전이 소멸하기 때문에 벽 전하의 미세한 제어가 가능하다. 또한 종래의 램프 파형에서는 주사 전극의 전압을 완만하게 하강시켜 강한 방전을 방지하여 벽 전하를 제어하였으므로, 램프 파형의 기울기 제약 때문에 리셋 기간의 하강 기간(Pr2)이 길어야 했다. 그런데 본 발명의 제1 실시예에서는 플로팅에 의한 강한 방전 소멸을 이용하므로 주사 전극의 전압을 급격하게 하강시켜도 되며, 이에 따라 리셋 기간을 단축시킬 수 있다.
그리고 주사 전극에 전압이 인가되고 있는 기간이 길면 방전이 지나치게 크게 형성될 수 있으므로, 주사 전극에 전압이 인가되는 기간, 즉 주사 전극의 전압이 감소하는 기간은 주사 전극이 플로팅되는 기간보다 짧을수록 좋다.
아래에서는 플로팅에 의한 강한 방전 소멸에 대하여 도 5a 내지 도 5e를 참조하여 상세하게 설명한다. 그리고 유지 전극과 주사 전극 사이에서 방전이 일어나므로 방전 셀에서 유지 전극과 주사 전극을 기준으로 설명한다.
도 5a는 유지 전극과 주사 전극에 의해 형성되는 방전 셀을 모델링한 도면이며, 도 5b는 도 5a의 등가 회로도이다. 도 5c는 도 5a의 방전 셀에서 방전이 일어나지 않은 경우를 나타내는 도면이다. 도 5d는 도 5a의 방전 셀에서 방전이 일어난 경우에 전압이 인가된 상태를 나타내는 도면이며, 도 5e는 도 5a의 방전 셀에서 방전 일어난 경우에 플로팅된 상태를 나타내는 도면이다. 도 5a에서는 설명의 편의를 위해 초기에 주사 전극(10)과 유지 전극(20)에 각각 - 및 +의 전하가 형성되어 있는 것으로 한다. 그리고 전하는 전극의 유전체층 위에 형성되지만 아래에서는 설명의 편의상 전극에 형성되는 것으로 하여 설명을 한다.
도 5a에 나타낸 바와 같이, 주사 전극(10)은 스위치(SW)를 통해 전류원(Iin)에 전기적으로 연결되어 있으며, 유지 전극(20)은 Ve 전압에 전기적으로 연결되어 있다. 주사 전극(10) 및 유지 전극(20)의 안쪽에는 각각 유전체층(30, 40)이 형성되어 있다. 유전체층(30, 40) 사이에는 방전 가스(도시하지 않음)가 주입되어 있으며 이 유전체층(30, 40) 사이의 영역이 방전 공간(50)을 형성한다.
이때, 주사 및 유지 전극(10, 20), 유전체층(30, 40) 및 방전 공간(50)은 용량성 부하를 형성하므로 도 5b에 도시한 바와 같이 등가적으로 패널 커패시터(Cp)로 나타낼 수 있다. 그리고 두 유전체층(30, 40)의 유전 상수는 이라 하고, 방전 공간(50) 사이에 걸리는 전압은 Vg라 한다. 또한 두 유전체층(30, 40)의 두께는 동일(d1)하다고 하고, 두 유전체층(30, 40) 사이의 거리(방전 공간의 거리)는 d2라 한다.
그리고 스위치(SW)가 턴온되며 패널 커패시터(Cp)의 주사 전극(10)에 인가되는 전압(Vy)은 수학식 1과 같이 스위치(SW)가 턴온되는 시간에 비례하여 감소한다. 즉, 스위치(SW)가 턴온되면 주사 전극(10)의 전압이 감소한다. 그리고 도 5a 내지 도 5e에서는 전류원을 이용하여 주사 전극(10)의 전압을 감소시켰지만, 이와는 달리 주사 전극(10)에 직접 감소한 전압을 인가할 수 있고, 패널 커패시터를 방전시켜 주사 전극(10)의 전압을 감소시킬 수도 있다.
여기서, Vy(0)는 스위치(SW)가 온될 때의 주사 전극 전압(Vy)이며, Cp는 패널 커패시터(Cp)의 커패시턴스이다.
도 5c를 참조하여, 스위치(SW)가 턴온된 상태에서 방전이 일어나지 않은 경우에 방전 공간(50)에 인가되는 전압(Vg)을 계산한다. 그리고 도 5c의 상태에서 주사 전극(10)에 인가된 전압은 Vin으로 가정한다.
이와 같이 주사 전극(10)에 Vin 전압이 인가되면, 주사 전극(10)에는 -만큼의 전하가 인가되고 유지 전극(20)에는 +만큼의 전하가 인가된다. 이때, 가우스 법칙(Gaussian theorem)을 적용하면 유전체(30, 40) 내부의 전계(E1)와 방전 공간(50) 내부의 전계(E2)는 각각 수학식 2 및 3과 같이 주어진다.
여기서, 는 주사 전극과 유지 전극에 인가되는 전하량을 나타내며, 는 방전 공간 내부에서의 유전율이다.
그리고 외부에 인가되는 전압(Ve-Vy)은 전계와 거리의 관계에 의해 수학식 4와 같이 주어지고, 마찬가지로 방전 공간(50)의 전압(Vg)은 수학식 5와 같이 된다.
수학식 2 내지 수학식 5로부터 주사 또는 유지 전극(10, 20)에 인가되는 전하량()과 방전 공간(50) 내부의 전압(Vg)은 각각 수학식 6 및 7과 같이 된다.
여기서, Vw는 방전 공간(50)에서 벽 전하()에 의해 형성되는 전압이다.
실제로 방전 공간(50) 내부의 길이(d2)는 유전체(30, 40)의 두께(d1)에 비해 매우 큰 값이므로, 는 거의 1에 가깝다. 즉, 수학식 7로부터 외부에서 인가되는 전압(Ve-Vin)이 방전 공간(50)에 그대로 인가됨을 알 수 있다.
다음, 도 5d를 참조하여 외부에서 인가되는 전압(Ve-Vin)에 의해 방전이 일어나 주사 전극(10)과 유지 전극(20)에 형성된 벽 전하가 만큼 소멸될 때의 방전 공간(50) 내부의 전압(Vg1)을 계산한다. 도 5d에서는 벽 전하 형성시 전극의 전위를 유지하기 위해 전원(Vin)으로부터 전하가 공급되기 때문에, 주사 전극(10) 및 유지 전극(20)에 인가되는 전하량은 로 증가한다.
도 5d에서 가우스 법칙을 적용하면 유전체(30, 40) 내부의 전계(E1) 및 방전 공간(50) 내부의 전계(E2)는 각각 수학식 8 및 9와 같이 된다.
수학식 8 및 수학식 9로부터, 주사 전극(10)과 유지 전극(20)에 인가되는 전하량()과 방전 공간 내부의 전압(Vg1)은 각각 수학식 10 및 수학식 11과 같이 된다.
수학식 11에서 는 거의 1이기 때문에, 외부로부터 전압(Vin)이 인가되는 경우에는 방전이 일어났을 때 방전 공간(50) 내부에서 아주 작은 전압 강하만이 발생한다. 따라서 방전에 의해 소멸되는 벽 전하의 양()이 상당히 커야 방전 공간(50) 내부 전압(Vg1)이 줄어들어 방전이 소멸된다.
다음, 도 5e를 참조하여 외부에서 인가되는 전압(Vin)에 의해 방전이 일어나 주사 전극(10)과 유지 전극(20)에 형성된 벽 전하가 만큼 소멸된 후, 스위치(SW)를 턴오프(방전 공간(50)을 플로팅)시켰을 때의 방전 공간(50) 내부의 전압(Vg2)을 계산한다. 이때, 외부로부터 유입되는 전하가 없으므로 주사 전극(10) 및 유지 전극(20)에 인가되어 있는 전하량은 도 4c의 경우와 동일하게 가 된다. 마찬가지로 가우스 법칙을 적용하면 유전체(30, 40) 내부의 전계(E1)와 방전 공간(50) 내부의 전계(E2)는 각각 수학식 2 및 수학식 12와 같이 된다.
수학식 12와 수학식 6으로부터 방전 공간(50)의 전압(Vg2)은 수학식 13과 같이 주어진다.
수학식 13으로부터 알 수 있듯이, 스위치(SW)가 턴오프된 상태(플로팅 상태)에서는 소멸되는 벽 전하에 의해 큰 전압 강하가 있음을 알 수 있다. 즉, 수학식 12 및 수학식 13을 보면 전극의 플로팅 상태가 전압 인가 상태보다 벽 전하에 의한 전압 강하 크기가 1/(1-)배만큼 커짐을 알 수 있다. 결국, 플로팅 상태에서는 벽 전하가 조금 소멸되어도 방전 공간(50) 내부의 전압이 급격히 감소하므로, 전극 사이의 전압이 방전 개시 전압 이하로 되어 방전이 급격히 소멸한다. 즉, 방전 개시 이후에 전극을 플로팅 상태로 하는 것은 방전의 급격한 소멸 메카니즘(quenching mechanism)으로 작용하는 것을 알 수 있다. 그리고 방전 공간(50) 내부의 전압이 감소하는 경우에는 유지 전극은 Ve 전압으로 고정되어 있으므로 플로팅되어 있는 주사 전극의 전압(Vy)이 도 4에 나타낸 바와 같이 일정 전압만큼 증가한다.
다시 도 4를 보면, 주사 전극 전압이 하강하여 방전이 발생할 때 주사 전극(Y)이 플로팅되면, 앞에서 설명한 방전 소멸 메커니즘에 의해 주사 및 유지 전극(Y, X)에 형성된 벽 전하가 조금 소멸된 상태에서 방전이 소멸하게 된다. 이러한 동작을 계속 반복하면, 주사 및 유지 전극(Y, X)에 형성된 벽 전하를 조금씩 소거하면서 벽 전하를 원하는 상태까지 제어할 수 있다. 즉, 리셋 기간(Pr)의 하강 기간(Pr2)에서 원하는 벽 전하 상태까지 정확하게 제어할 수 있게 된다.
그런데 리셋 기간(Pr)의 하강 기간(Pr2)에서 주사 전극(Y)의 전압이 최종 전압(Vnf)에 도달한 후, 주사 전극(Y)의 전압이 최종 전압(Vnf)으로 일정 기간 유지될 필요가 있다. 이러한 최종 전압 유지 기간은 방전에 의해 형성된 벽 전하들이 형성되는 기간으로, 이 기간의 길이에 따라 주사 전극(Y), 유지 전극(X) 및 어드레스 전극(A)의 벽 전하량이 달라질 수 있다. 따라서, 최종 전압 유지 기간이 설정된 기간보다 길거나 짧아지면 주사 전극(Y)과 어드레스 전극(A) 사이의 벽 전압이 달라질 수 있으므로, 어드레스 기간(Pa)에서 선택될 방전 셀이 방전이 안되거나 선택되지 않을 방전 셀에서 오방전이 일어날 수 있다.
그런데, 본 발명의 제1 실시예에서와 같이 주사 전극 전압의 하강에 의해 방전이 일어난 후 주사 전극이 플로팅될 때 주사 전극의 전압이 상승하며, 이 전압 상승량은 방전의 세기에 의해 결정이 된다. 만약, 도 4의 파형에서 주사 전극(Y)의 전압 하강 폭을 동일하게 설정하면, 플로팅 후 주사 전극(Y)의 전압이 상승하는 폭에 따라 주사 전극(Y)의 전압이 최종 전압(Vnf)까지 도달하는데 걸리는 시간이 달라진다. 따라서 리셋 기간(Pr)의 하강 기간(Pr2)이 일정 기간으로 설정되어 있는 경우에는 최종 전압 유지 기간이 달라질 수 있다. 그러면 앞에서 설명한 것처럼 어드레스 기간(Pa)에서 오방전이 일어나거나, 선택될 방전 셀에서 방전이 일어나지 않을 수 있다. 아래에서는 최종 전압 유지 기간을 일정한 기간으로 설정할 수 있는 실시예에 대해서 도 6a 및 도 6b를 참조하여 상세하게 설명한다.
도 6a 및 도 6b는 각각 본 발명의 제2 실시예에 따른 구동 파형을 나타내는 도면이다.
도 6a 및 도 6b에 나타낸 바와 같이, 본 발명의 제2 실시예에 따르면 플로팅 후 주사 전극(Y)의 전압이 증가하는 경우에 전압 증가량을 고려하여 주사 전극(Y)의 전압 감소 폭을 결정한다. 예를 들어, 도 6a에 나타낸 바와 같이 리셋 기간(Pr)의 하강 기간(Pr2)에서 방전이 일어나지 않을 때 주사 전극(Y)의 플로팅과 주사 전극(Y)의 전압 감소가 n회 반복되는 경우에, n회 반복시의 주사 전극(Y)의 전압 감소량을 각각 ΔV1, ΔV2, …, ΔVn이라 한다. 이러한 경우에, 도 6b에 나타낸 바와 같이, 방전이 일어나서 첫 번째 플로팅 기간(Tf1) 동안 주사 전극(Y)의 전압이 ΔV11만큼 증가한 경우에 주사 전극(Y)의 다음 전압 감소량을 ΔV1에 ΔV11의 영향을 반영하여 (ΔV11+ΔV1) 전압으로 설정한다. 마찬가지로, 이 전압 감소에 의해 방전이 일어나서 두 번째 플로팅 기간(Tf2) 동안 주사 전극(Y)의 전압이 ΔV21만큼 증가한 경우에 주사 전극(Y)의 다음 전압 감소량을 ΔV2에 ΔV21의 영향을 반영하여 (ΔV21+ΔV2) 전압으로 설정한다. 이와 같은 식으로 n번째 플로팅 기간(Tfn) 동안 방전에 의해 주사 전극(Y)의 전압이 ΔVn1만큼 증가한 경우에 주사 전극(Y)의 다음 전압 감소량을 ΔVn에 ΔVn1의 영향을 반영하여 (ΔVn1+ΔVn) 전압으로 설정한다. 즉, 방전이 크게 일어나서 전압 증가량이 큰 경우에는 전압을 크게 감소시키고, 방전이 작게 일어나서 전압 증가량이 작은 경우에는 전압을 작게 감소시킨다.
이때, 주사 전극(Y)의 전압을 ΔV11, ΔV21, …, ΔVn1 전압만큼 감소시키는 속도를 빠르게 하면, 주사 전극(Y)의 전압 감소에 의해 방전이 일어나서 플로팅 시에 주사 전극(Y)의 전압이 증가하는 경우에도 주사 전극(Y)의 전압이 최종 전압으로 될 때까지의 기간을 항상 일정하게 할 수 있다. 따라서 주사 전극(Y)의 최종 전압 유지 기간(T_Vnf)을 일정하게 설정할 수 있다.
본 발명의 제1 및 제2 실시예에서는 리셋 기간(Pr)의 하강 기간(Pr2)에서만 설명하였지만, 본 발명은 이에 한정되지 않고 하강 파형을 사용하여 벽 전하를 제어하는 모든 경우에 적용할 수 있다. 또한, 본 발명은 상승 파형을 사용하여 벽 전하를 제어하는 경우에도 적용이 가능하다. 아래에서는 도 7a 및 도 7b를 참조하여 도 3의 상승 기간(Pr1)에 플로팅을 적용하는 경우를 예로 들어 설명한다.
도 7a 및 도 7b는 각각 본 발명의 제3 실시예에 따른 구동 파형을 나타내는 도면이다.
도 7a 및 도 7b에 나타낸 바와 같이, 리셋 기간(Pr)의 상승 기간(Pr1)에서 유지 전극(X)을 0V로 유지시킨 상태에서 주사 전극(Y)에 Vs 전압에서 Vset 전압까지 일정 전압만큼 증가하면 플로팅되는 상태가 반복되는 파형을 인가할 수 있다. 즉, 주사 전극(Y)의 전압을 일정량만큼 빠르게 증가시키고 일정 기간 동안 주사 전극(Y)에 공급되는 전압을 차단하여 주사 전극(Y)을 플로팅시킨다. 그리고 주사 전극(Y)의 전압을 일정량만큼 증가시키고 주사 전극(Y)을 일정 기간 플로팅시키는 동작을 반복한다.
이 동작을 반복하는 중에 주사 전극(Y)의 전압과 유지 전극(X)의 전압 사이의 전압차가 방전 개시 전압 이상이 되면, 유지 전극(X)과 주사 전극(Y) 사이에서는 방전이 일어난다. 유지 전극(X)과 주사 전극(Y) 사이에서 방전이 개시된 후 주사 전극(Y)이 플로팅 상태로 되면, 앞에서 설명한 바와 같이 방전 공간 내부의 전압이 급격히 감소하여 방전 공간 내부에 강한 방전 소멸이 발생한다. 그리고 유지 전극(X)과 주사 전극(Y) 사이의 방전에 의해 유지 전극(X)에 (+) 전하가 형성되고 주사 전극(Y)에 (-) 전하가 형성된다. 이때, 앞에서 설명한 것처럼 방전 공간 내부의 전압은 감소하므로 플로팅되어 있는 주사 전극의 전압은 일정 전압만큼 감소한다.
그리고 나서, 다시 주사 전극(Y)의 전압을 증가시켜 방전을 형성시킨 후 플로팅 상태로 하면, 앞서와 마찬가지로 벽 전하가 형성되는 동시에 방전 공간 내부에 강한 방전 소멸이 발생한다. 그리고 이러한 동작이 소정 횟수만큼 반복되면, 유지 전극(X) 및 주사 전극(Y)에 원하는 양의 벽 전하가 형성된다.
그런데 리셋 기간(Pr)의 상승 기간(Pr1)에서 주사 전극(Y)의 전압이 최종 전압(Vset)에 도달한 후, 하강 기간과 마찬가지로 주사 전극(Y)의 전압이 최종 전압(Vset)으로 일정 기간 유지될 필요가 있다. 즉, 최종 전압 유지 기간이 설정된 기간보다 길거나 짧아지면 주사 전극(Y)과 어드레스 전극(A) 사이의 벽 전압이 달라질 수 있다. 따라서 도 7b에 도시한 바와 같이 주사 전극(Y)의 전압 증가량을 플로팅에 의한 전압 감소량을 반영하여 결정한다.
예를 들어 도 6a 및 도 6b에서 설명한 것과 동일하게 방전이 일어나지 않을 때 주사 전극(Y)의 플로팅과 주사 전극(Y)의 전압 감소가 n회 반복되는 경우에, n회 반복시의 주사 전극(Y)의 전압 증가량을 각각 ΔV1, ΔV2, …, ΔVn이라 한다. 이러한 경우에, 도 7b에 나타낸 바와 같이, 방전이 일어나서 첫 번째 플로팅 기간(Tf1) 동안 주사 전극(Y)의 전압이 ΔV11만큼 감소한 경우에 주사 전극(Y)의 다음 전압 증가량을 ΔV1에 ΔV11의 영향을 반영하여 (ΔV11+ΔV1) 전압으로 설정한다. 마찬가지로, 이 전압 증가에 의해 방전이 일어나서 두 번째 플로팅 기간(Tf2) 동안 주사 전극(Y)의 전압이 ΔV21만큼 감소한 경우에 주사 전극(Y)의 다음 전압 증가량을 ΔV2에 ΔV21의 영향을 반영하여 (ΔV21+ΔV2) 전압으로 설정한다. 이와 같은 식으로 n번째 플로팅 기간(Tfn) 동안 방전에 의해 주사 전극(Y)의 전압이 ΔVn1만큼 감소한 경우에 주사 전극(Y)의 다음 전압 증가량을 ΔVn에 ΔVn1의 영향을 반영하여 (ΔVn1+ΔVn) 전압으로 설정한다. 즉, 방전이 크게 일어나서 전압 감소량이 큰 경우에는 전압을 크게 증가시키고, 방전이 작게 일어나서 전압 감소량이 작은 경우에는 전압을 작게 증가시킨다.
이때, 주사 전극(Y)의 전압을 ΔV11, ΔV21, …, ΔVn1 전압만큼 증가시키는 속도를 빠르게 하면, 이와 같이 하면, 주사 전극(Y)의 전압 상승에 의해 방전이 일어나서 플로팅 시에 주사 전극(Y)의 전압이 감소하는 경우에도 주사 전극(Y)의 전압이 최종 전압(Vset)으로 될 때까지의 기간을 항상 일정하게 할 수 있다. 따라서 주사 전극(Y)의 최종 전압 유지 기간을 일정하게 설정할 수 있다.
아래에서는 도 6a, 도 6b, 도 7a 및 도 7b에서 설명한 제2 및 제3 실시예에 따른 구동 파형을 생성할 수 있는 구동 회로에 대하여 도 8 및 도 9를 참조하여 설명한다. 이러한 구동 회로는 도 3의 구동 파형에서는 주사 전극에 연결되는 주사 전극 구동부(500)에 형성될 수 있다.
도 8은 본 발명의 제4 실시예에 따른 구동 회로의 개략적인 회로도이며, 도 6a 및 도 6b의 구동 파형을 생성할 수 있다. 도 8의 패널 커패시터(Cp)는 도 5a에서 설명한 바와 같이 주사 전극(Y)과 유지 전극(X) 사이에 형성되는 용량성 부하로서, 패널 커패시터(Cp)의 제2단인 유지 전극(X)에는 유지 전극 구동 회로가 연결되어 있으며, 패널 커패시터(Cp)는 일정량의 전하로 충전되어 있는 것으로 가정한다.
도 8에 나타낸 바와 같이, 본 발명의 제4 실시예에 따른 구동 회로는 트랜지스터(M1), 저항(R1, R2, R3), 커패시터(C1) 및 제어 신호 전압원(V1)을 포함한다. 이 구동 회로에 의해 예를 들어 리셋 기간(Pr)의 하강 기간(Pr2)에서 주사 전극(Y)에 도 6a 또는 도 6b에 도시한 바와 같이 서서히 하강하는 파형이 인가될 수 있다. 그리고 도 8에서는 트랜지스터(M1)를 n채널 전계 효과 트랜지스터로 도시하였지만, 아래에서 설명하는 트랜지스터(M1)의 기능과 동일 또는 유사한 기능을 하는 다른 스위칭 소자를 트랜지스터(M1) 대신에 사용할 수 있다.
트랜지스터(M1)의 하나의 주 단자인 드레인은 패널 커패시터(Cp)의 제1단인 주사 전극(Y)에 연결되고 다른 하나의 주 단자인 소스가 Vnf 전압을 공급하는 전원(Vnf)에 연결되어 있다. 여기서 Vnf 전압은 패널 커패시터(Cp)의 주사 전극(Y)의 전압보다 낮은 전압이다. 제어 신호 전압원(V1)의 양극은 트랜지스터(M1)의 제어 단자인 게이트에 저항(R1, R2)을 통하여 연결되어 트랜지스터(M1)에 제어 신호를 공급하고, 제어 신호 전압원(V1)의 음극은 트랜지스터(M1)의 소스에 연결되어 있다. 이러한 제어 신호는 하이 레벨의 전압과 로우 레벨의 전압을 교대로 가지는 신호이다. 저항(R1, R2)은 직렬로 연결되어 있으며, 저항(R1, R2)의 접점과 패널 커패시터(Cp)의 주사 전극 사이에 커패시터(C1)와 저항(R3)이 직렬로 연결되어 있으며, 커패시터(C1)와 저항(R3)은 연결 순서가 달라질 수도 있다. 그리고 커패시터(C1)에서 트랜지스터(M1)의 드레인측에 연결되는 단을 제1단이라 하고 트랜지스터(M1)의 소스측에 연결되는 단을 제2단이라 한다.
다음, 도 8의 구동 회로의 동작에 대하여 상세하게 설명한다. 제어 신호 전압원(V1)에서 하이 레벨의 제어 신호가 출력되면 저항(R2, R1)을 거쳐 트랜지스터(M1)의 게이트에 인가된다. 그러면 트랜지스터(M1)의 게이트 전압이 증가하여 게이트-소스 전압이 트랜지스터(M1)의 문턱 전압을 넘게 되면 트랜지스터(M1)가 턴온된다. 그런데 트랜지스터(M1)가 턴온되면 트랜지스터(M1)의 드레인 전류에 비례하여 패널 커패시터(Cp)의 전압이 감소하게 되며, 또한 이 드레인 전류에 의해 커패시터(C1)의 전압도 감소하게 된다. 그러면 하이 레벨의 제어 신호는 커패시터(C1)를 충전하게 되므로 트랜지스터(M1)의 게이트-소스 전압이 일정 전압 이상으로 증가하지 않는다. 즉, 트랜지스터(M1)의 턴온 동작이 트랜지스터(M1)의 게이트-소스 전압이 증가하는 것을 억제하는 역할을 하여, 트랜지스터(M1)의 게이트-소스 전압이 일정 전압 이상으로 증가하지 않는다. 그리고 트랜지스터(M1)의 게이트-소스 전압이 일정 전압 이상으로 증가하지 않으면 트랜지스터(M1)의 드레인 전류의 크기도 제한되어, 패널 커패시터(Cp)에서 전압이 급격하게 감소하지 않고 트랜지스터(M1)의 드레인 전류에 비례하는 일정한 기울기를 가지고 감소한다.
다음, 제어 신호가 로우 레벨이 되면, 트랜지스터(M1)의 게이트-소스 전압이 감소하여 트랜지스터(M1)가 턴오프되고, 이에 따라 패널 커패시터(Cp)의 주사 전극(Y)이 플로팅된다. 만약, 패널 커패시터(Cp)의 전압 감소에 의해 방전이 일어나지 않으면 주사 전극(Y)이 플로팅될 때 패널 커패시터(Cp)의 전압은 변경되지 않고, 다음 제어 신호가 하이 레벨이 되면 동일한 원리로 패널 커패시터(Cp)의 전압이 감소하게 된다.
그런데, 패널 커패시터(Cp)의 전압 감소에 의해 방전이 일어나면 앞에서 설명한 것처럼 주사 전극(Y)이 플로팅될 때 패널 커패시터(Cp)의 전압은 증가한다. 그러면 트랜지스터(M1)의 드레인 전압이 증가하고, 이에 따라 커패시터(C1)의 제1단 전압이 증가하려고 한다. 그런데 저항(R3)의 저항값이 크면 트랜지스터(M1)가 턴오프되어 있는 동안 커패시터(C1)의 제1단 전압이 트랜지스터(M1)의 드레인 전압까지 증가할 수 없다. 따라서 제어 신호가 다시 하이 레벨로 될 때 커패시터(C1)의 제1단 전압이 트랜지스터(M1)의 드레인 전압보다 낮은 상태에서 트랜지스터(M1)가 턴온되어 패널 커패시터(Cp)의 전압이 감소한다. 패널 커패시터(Cp)의 전압이 감소하기 시작할 때, 커패시터(C1)의 제1단 전압이 트랜지스터(M1)의 드레인 전압, 즉 패널 커패시터(Cp)의 주사 전극(Y) 전압보다 낮으므로 커패시터(C1)의 전압이 바로 감소하지 않는다. 따라서 하이 레벨의 제어 신호는 커패시터(C1)를 다시 충전할 필요가 없으므로 트랜지스터(M1)의 게이트-소스 전압이 계속 증가하고, 이에 따라 트랜지스터(M1)의 드레인 전류가 증가하여 패널 커패시터(Cp)의 전압이 급격하게 감소한다.
그리고 트랜지스터(M1)의 드레인 전압이 커패시터(C1)의 제1단 전압과 동일해지면 트랜지스터(M1)의 드레인 전류에 의해 커패시터(C1)의 전압도 감소한다. 그러면 앞서 설명한 것처럼 하이 레벨의 제어 신호는 커패시터(C1)의 충전에도 사용되어 트랜지스터(M1)의 게이트-소스 전압이 일정 전압 이상으로 증가하지 않는다. 그러면 트랜지스터(M1)의 드레인 전류의 크기도 제한되어, 앞서 설명한 것처럼 패널 커패시터(Cp)에서 전압이 급격하게 감소하지 않고 트랜지스터(M1)의 드레인 전류에 비례하는 일정한 기울기를 가지고 감소한다. 즉, 플로팅 후 패널 커패시터(Cp) 전압의 증가량에 해당하는 전압만큼은 급격하게 감소하고, 이후에는 방전이 일어나지 않은 경우와 비슷하게 감소한다. 따라서 제어 신호가 하이 레벨인 기간 이후에 패널 커패시터(Cp)의 전압은 방전이 일어나지 않은 경우의 전압과 거의 동일해진다. 즉, 커패시터(C1)와 저항(R3)은 방전에 의해 주사 전극(Y)의 전압이 변경되는 경우에 변경된 전압만큼을 보상하는 전압 보상부의 역할을 한다.
다음, 제어 신호가 다시 로우 레벨로 되면, 트랜지스터(M1)는 턴오프되어 주사 전극(Y)을 플로팅된다. 앞서 설명한 것과 마찬가지로 주사 전극(Y)의 전압 감소 시에 방전이 일어났으면 플로팅 시에 전압이 증가하고, 방전이 일어나지 않았으면 전압 변동이 없다. 그리고 플로팅 시에 증가한 전압은 커패시터(C1)에 반영이 되어 트랜지스터(M1)의 턴온 시에 증가한 전압만큼 주사 전극(Y)의 전압이 급격하게 감소된다. 따라서 방전이 일어난 경우에도 주사 전극(Y)의 전압이 최종 전압(Vnf)에 도달하는 시간이 방전이 일어나지 않은 경우에 주사 전극(Y)의 전압이 최종 전압(Vnf)에 도달하는 시간과 거의 동일해진다. 이에 따라 방전 유무 및 방전의 크기에 관계없이 최종 전압 유지 기간을 일정하게 할 수 있다.
다음, 도 9를 참조하여 도 7a 및 도 7b에서 설명한 제3 실시예에 따른 구동 파형을 생성할 수 있는 구동 회로에 대하여 도 9를 참조하여 설명한다.
도 9는 본 발명의 제5 실시예에 따른 구동 회로의 개략적인 회로도이며, 도 7a 및 도 7b의 구동 파형을 생성할 수 있다. 도 9의 패널 커패시터(Cp)는 도 5a에서 설명한 바와 같이 주사 전극(Y)과 유지 전극(X) 사이에 형성되는 용량성 부하로서, 패널 커패시터(Cp)의 제2단인 유지 전극(X)에는 유지 전극 구동 회로가 연결되어 있으며, 패널 커패시터(Cp)는 일정량의 전하로 충전되어 있는 것으로 가정한다.
도 9에 나타낸 바와 같이, 본 발명의 제5 실시예에 따른 구동 회로는 트랜지스터(M1)의 연결 상태를 제외하면 도 8의 구동 회로와 동일한 구조를 가진다. 구체적으로, 트랜지스터(M1)의 드레인이 Vset 전압을 공급하는 전원(Vset)에 연결되고 트랜지스터(M1)의 소스가 패널 커패시터(Cp)의 주사 전극(Y)에 연결된다. 여기서 Vset 전압은 패널 커패시터(Cp)의 주사 전극(Y) 전압보다 높은 전압이다. 이 구동 회로에 의해 예를 들어 리셋 기간(Pr)의 상승 기간(Pr1)에서 주사 전극(Y)에 도 7a 또는 도 7b에 도시한 바와 같이 서서히 상승하는 파형이 인가될 수 있다.
도 9의 구동 회로에서는 트랜지스터(M1)가 턴온될 때 전원(Vset)에 의해 주사 전극(Y)의 전압이 증가하고, 주사 전극(Y)의 전압 상승에 의해 방전이 일어난 경우에는 트랜지스터(M1)가 턴오프될 때 주사 전극(Y)의 전압이 감소한다. 즉, 주사 전극(Y)의 전압, 즉 트랜지스터(M1)의 소스 전압을 기준으로 할 때 트랜지스터(M1)의 드레인 전압이 증가하고, 이에 따라 커패시터(C1)의 제1단 전압도 트랜지스터(M1)의 소스 전압을 기준으로 증가하려고 한다. 그런데 저항(R3)의 저항값이 크면 트랜지스터(M1)가 턴오프되어 있는 동안 커패시터(C1)의 제1단 전압이 충분히 증가할 수 없다. 따라서 제어 신호가 다시 하이 레벨로 될 때 커패시터(C1)의 제1단 전압이 트랜지스터(M1)의 소스 전압을 기준으로 트랜지스터(M1)의 드레인 전압보다 낮은 상태에서 트랜지스터(M1)가 턴온되어 패널 커패시터(Cp)의 전압이 증가한다. 그러므로 도 8에서 설명한 것처럼 트랜지스터(M1)의 소스 전압을 기준으로 커패시터(C1)의 제1단 전압이 트랜지스터(M1)의 드레인 전압, 즉 Vset 전압과 동일해질 때까지 주사 전극(Y)의 전압은 급격하게 증가한다. 이와 같이 방전이 일어나는 경우에 주사 전극(Y)의 전압이 방전이 일어나지 않은 경우의 상태까지 급격하게 증가하므로, 도 7a 및 도 7b에 도시한 구동 파형을 생성할 수 있다.
이러한 도 9의 구동 회로의 자세한 동작은 도 8의 구동 회로의 설명으로부터 용이하게 알 수 있으므로 그 설명을 생략한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이 본 발명에 의하면, 리셋 기간에서 빠른 시간 내에 안정적으로 벽 전하를 소거할 수 있으며, 또한 방전 유무 또는 방전의 세기에 관계없이 하강 파형 또는 상승 파형의 최종 전압 유지 기간을 일정하게 할 수 있다.
도 1은 종래 기술에 따른 플라즈마 표시 패널의 구동 파형도이다.
도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 도면이다.
도 3은 본 발명의 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다.
도 4는 본 발명의 제1 실시예에 따른 구동 파형을 나타내는 도면이다.
도 5a는 유지 전극과 주사 전극에 의해 형성되는 방전 셀을 모델링한 도면이다.
도 5b는 도 5a의 등가 회로도이다.
도 5c는 도 5a의 방전 셀에서 방전이 일어나지 않은 경우를 나타내는 도면이다.
도 5d는 도 5a의 방전 셀에서 방전이 일어난 경우에 전압이 인가된 상태를 나타내는 도면이다.
도 5e는 도 5a의 방전 셀에서 방전 일어난 경우에 플로팅된 상태를 나타내는 도면이다.
도 6a 및 도 6b는 각각 본 발명의 제2 실시예에 따른 구동 파형을 나타내는 도면이다.
도 7a 및 도 7b는 각각 본 발명의 제3 실시예에 따른 구동 파형을 나타내는 도면이다.
도 8 및 도 9는 각각 본 발명의 제4 및 제5 실시예에 따른 구동 회로의 개략적인 회로도이다.

Claims (15)

  1. 적어도 두 전극에 의해 용량성 부하가 형성되는 패널과 상기 패널의 용량성 부하의 제1 전극에 구동 파형을 인가하는 구동부를 포함하는 플라즈마 표시 장치에 있어서,
    상기 구동부는,
    턴온 시에 상기 제1 전극과 제1 전압을 공급하는 제1 전원 사이에 전류 경로를 형성하는 트랜지스터,
    상기 트랜지스터의 게이트와 드레인 사이에 전기적으로 연결되는 커패시터,
    상기 트랜지스터의 게이트에 전기적으로 연결되는 제1 저항, 그리고
    상기 제1 저항을 통하여 상기 트랜지스터의 게이트에 상기 트랜지스터를 턴온시킬 수 있는 제1 레벨과 상기 트랜지스터를 턴오프시킬 수 있는 제2 레벨을 교대로 가지는 제어 신호를 인가하는 제어 신호 전압원을 포함하는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 트랜지스터의 게이트와 드레인 사이에서 상기 커패시터와 직렬로 연결되는 제2 저항을 더 포함하는 플라즈마 표시 장치.
  3. 제1항에 있어서,
    상기 제어 신호 전압원에서 상기 제어 신호가 출력되는 양극이 상기 제1 저항에 전기적으로 연결되고 상기 제어 신호 전압원의 음극이 상기 트랜지스터의 소스에 전기적으로 연결되는 플라즈마 표시 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 레벨과 제2 레벨을 교대로 가지는 제어 신호가 출력되기 시작할 때 상기 제1 전극의 전압이 상기 제1 전압보다 높은 플라즈마 표시 장치.
  5. 제4항에 있어서,
    상기 제어 신호 전압원은 리셋 기간에서 상기 제1 레벨과 제2 레벨을 교대로 가지는 제어 신호를 출력하는 플라즈마 표시 장치.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 레벨과 제2 레벨을 교대로 가지는 제어 신호가 출력되기 시작할 때 상기 제1 전극의 전압이 상기 제1 전압보다 낮은 플라즈마 표시 장치.
  7. 제6항에 있어서,
    상기 제어 신호 전압원은 리셋 기간에서 상기 제1 레벨과 제2 레벨을 교대로 가지는 제어 신호를 출력하는 플라즈마 표시 장치.
  8. 적어도 두 전극에 의해 용량성 부하가 형성되는 플라즈마 표시 패널을 구동하는 방법에 있어서,
    상기 용량성 부하의 제1 전극의 전압을 제1 전압만큼 변경하는 단계,
    상기 제1 전극을 플로팅하는 단계, 그리고
    상기 제1 전극의 전압을 제2 전압만큼 변경하는 단계를 포함하며,
    상기 플로팅 시에 상기 제1 전극의 전압이 변경되는 경우의 상기 제2 전압이 상기 플로팅 시에 상기 제1 전극의 전압이 변경되지 않는 경우의 상기 제2 전압보다 큰 플라즈마 표시 패널의 구동 방법.
  9. 제8항에 있어서,
    상기 제1 전극의 전압을 상기 제2 전압만큼 변경한 후,
    상기 제1 전극을 플로팅하는 단계와 상기 제1 전극의 전압을 소정 전압만큼 변경하는 단계를 소정 횟수만큼 수행하는 플라즈마 표시 패널의 구동 방법.
  10. 제8항 또는 제9항에 있어서,
    상기 플로팅 시에 상기 제1 전극의 전압이 제3 전압만큼 변경되는 경우의 상기 제2 전압이 상기 플로팅 시에 상기 제1 전극의 전압이 상기 제3 전압보다 작은 전압만큼 변경되는 경우의 상기 제2 전압보다 큰 플라즈마 표시 패널의 구동 방법.
  11. 제8항 또는 제9항에 있어서,
    상기 제1 전극의 전압을 상기 제1 전압 및 제2 전압만큼 변경하여 상기 제1 전극의 전압을 감소시키며,
    상기 플로팅 시에 상기 제1 전극의 전압이 변경되는 경우에 상기 제1 전극의 전압은 증가하는 플라즈마 표시 패널의 구동 방법.
  12. 제8항 또는 제9항에 있어서,
    상기 제1 전극의 전압을 상기 제1 전압 및 제2 전압만큼 변경하여 상기 제1 전극의 전압을 증가시키며,
    상기 플로팅 시에 상기 제1 전극의 전압이 변경되는 경우에 상기 제1 전극의 전압은 감소하는 플라즈마 표시 패널의 구동 방법.
  13. 적어도 두 전극에 의해 용량성 부하가 형성되는 패널과 상기 용량성 부하의 제1 전극에 구동 파형을 인가하는 구동부를 포함하는 플라즈마 표시 장치에 있어서,
    상기 구동부는,
    턴온 시에 상기 제1 전극과 제1 전압을 공급하는 제1 전원 사이에 전류 경로를 형성하며, 제1 레벨과 제2 레벨을 교대로 가지는 제어 신호의 상기 제1 레벨에 응답하여 턴온되며 상기 제2 레벨에 응답하여 턴오프되는 트랜지스터, 그리고
    상기 트랜지스터의 턴오프 시에 상기 제1 전극의 전압이 변경되는 경우에, 상기 변경된 제1 전극의 전압만큼 상기 트랜지스터의 턴온 시에 상기 제1 전극의 전압이 급격하게 변경되도록 상기 트랜지스터를 제어하는 전압 보상부를 포함하는 플라즈마 표시 장치.
  14. 제13항에 있어서,
    상기 전압 보상부는 상기 트랜지스터의 게이트와 소스 사이에 직렬로 연결되는 저항과 커패시터를 포함하는 플라즈마 표시 장치.
  15. 제14항에 있어서,
    상기 트랜지스터의 턴오프 시에 상기 제1 전극의 전압이 변경되는 경우에, 상기 트랜지스터의 소스 전압을 기준으로 상기 트랜지스터의 드레인 전압과 상기 커패시터의 전압 차이에 의해 상기 변경된 전압이 보상되는 플라즈마 표시 장치.
KR1020040024868A 2004-04-12 2004-04-12 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치 KR100515327B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040024868A KR100515327B1 (ko) 2004-04-12 2004-04-12 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
US11/101,593 US7652639B2 (en) 2004-04-12 2005-04-08 Driving method of plasma display panel and plasma display
CNB2005100817013A CN100495495C (zh) 2004-04-12 2005-04-12 等离子体显示面板的驱动方法和等离子体显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040024868A KR100515327B1 (ko) 2004-04-12 2004-04-12 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치

Publications (1)

Publication Number Publication Date
KR100515327B1 true KR100515327B1 (ko) 2005-09-15

Family

ID=35060062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040024868A KR100515327B1 (ko) 2004-04-12 2004-04-12 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치

Country Status (3)

Country Link
US (1) US7652639B2 (ko)
KR (1) KR100515327B1 (ko)
CN (1) CN100495495C (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490632B1 (ko) * 2003-08-05 2005-05-18 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그의 구동 방법
KR20080006987A (ko) * 2006-07-14 2008-01-17 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100811550B1 (ko) * 2006-09-29 2008-03-07 엘지전자 주식회사 플라즈마 디스플레이 장치
US20100277464A1 (en) * 2009-04-30 2010-11-04 Sang-Gu Lee Plasma display device and driving method thereof

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745086A (en) 1995-11-29 1998-04-28 Plasmaco Inc. Plasma panel exhibiting enhanced contrast
JPH10268831A (ja) 1997-03-27 1998-10-09 Mitsubishi Electric Corp プラズマディスプレイパネル用電力回収回路
CN101819747A (zh) * 1998-09-04 2010-09-01 松下电器产业株式会社 等离子体显示板驱动方法及离子体显示板装置
JP2000122601A (ja) 1998-10-16 2000-04-28 Mitsubishi Electric Corp 交流面放電型プラズマディスプレイ装置及び交流面放電型プラズマディスプレイパネル用駆動装置
JP2002132208A (ja) * 2000-10-27 2002-05-09 Fujitsu Ltd プラズマディスプレイパネルの駆動方法および駆動回路
JP2002196720A (ja) 2000-12-27 2002-07-12 Mitsubishi Electric Corp プラズマディスプレイ装置
JP4149263B2 (ja) * 2001-01-18 2008-09-10 エルジー エレクトロニクス インコーポレーテッド プラズマディスプレイパネル及びその駆動方法
KR100452688B1 (ko) 2001-10-10 2004-10-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
US7012579B2 (en) * 2001-12-07 2006-03-14 Lg Electronics Inc. Method of driving plasma display panel
KR100448190B1 (ko) 2002-01-21 2004-09-10 삼성전자주식회사 플라즈마 디스플레이패널장치
KR100490631B1 (ko) * 2003-05-14 2005-05-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 이의 구동방법
JP5009492B2 (ja) * 2003-06-23 2012-08-22 三星エスディアイ株式会社 プラズマディスプレイパネルの駆動装置及び駆動方法
KR100502927B1 (ko) * 2003-06-23 2005-07-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100477995B1 (ko) * 2003-07-25 2005-03-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그의 구동 방법
KR100490632B1 (ko) * 2003-08-05 2005-05-18 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그의 구동 방법
US7365710B2 (en) * 2003-09-09 2008-04-29 Samsung Sdi Co. Ltd. Plasma display panel driving method and plasma display device
KR100490633B1 (ko) * 2003-10-01 2005-05-18 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 이의 구동 방법
KR100542234B1 (ko) * 2003-10-16 2006-01-10 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100570611B1 (ko) * 2003-10-29 2006-04-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널과 그의 구동방법
KR100508942B1 (ko) * 2004-03-11 2005-08-17 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 장치
KR100578933B1 (ko) * 2005-01-25 2006-05-11 삼성에스디아이 주식회사 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치 및구동 방법

Also Published As

Publication number Publication date
US20050225505A1 (en) 2005-10-13
CN100495495C (zh) 2009-06-03
US7652639B2 (en) 2010-01-26
CN1700278A (zh) 2005-11-23

Similar Documents

Publication Publication Date Title
KR20050110945A (ko) 플라즈마 디스플레이 패널과 그의 구동 방법
US7570229B2 (en) Plasma display panel and driving method thereof
KR100578933B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치 및구동 방법
KR100502927B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100490632B1 (ko) 플라즈마 디스플레이 패널 및 그의 구동 방법
KR100542234B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100515327B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100477995B1 (ko) 플라즈마 디스플레이 패널 및 그의 구동 방법
US20050073480A1 (en) Plasma display panel and driving method thereof
JP5009492B2 (ja) プラズマディスプレイパネルの駆動装置及び駆動方法
KR100508942B1 (ko) 플라즈마 표시 패널의 구동 장치
KR100477974B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100484649B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100497239B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
KR100497237B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100502900B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
KR100484650B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100529093B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100502899B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
KR100508950B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100599807B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100570607B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130827

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee