KR100692869B1 - 플라즈마 표시장치 - Google Patents

플라즈마 표시장치 Download PDF

Info

Publication number
KR100692869B1
KR100692869B1 KR1020050043298A KR20050043298A KR100692869B1 KR 100692869 B1 KR100692869 B1 KR 100692869B1 KR 1020050043298 A KR1020050043298 A KR 1020050043298A KR 20050043298 A KR20050043298 A KR 20050043298A KR 100692869 B1 KR100692869 B1 KR 100692869B1
Authority
KR
South Korea
Prior art keywords
pulse
setup
scan
voltage
sustain
Prior art date
Application number
KR1020050043298A
Other languages
English (en)
Other versions
KR20060121020A (ko
Inventor
김원재
이성임
윤원식
도현락
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050043298A priority Critical patent/KR100692869B1/ko
Priority to EP05256801A priority patent/EP1724745A1/en
Priority to US11/265,157 priority patent/US20060262044A1/en
Priority to JP2005356201A priority patent/JP2006323343A/ja
Publication of KR20060121020A publication Critical patent/KR20060121020A/ko
Application granted granted Critical
Publication of KR100692869B1 publication Critical patent/KR100692869B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 표시장치에 관한 것으로, 특히 구동 전압원의 수를 줄일 수 있는 플라즈마 표시장치에 관한 것이다.
이러한 본 발명에 따른 플라즈마 표시장치는 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 패널의 스캔전극에 공급되는 다수의 구동전압 중 서스테인 펄스 전압과 셋업 바이어스 전압과 셋업 램프 전압과 셋다운 펄스 전압 및 스캔 펄스 전압을 공급하는 전압원을 공통으로 하는 스캔 구동부를 포함하는 것을 특징으로 한다.

Description

플라즈마 표시장치{PLASMA DISPLAY APPARATUS}
도 1은 플라즈마 디스플레이 패널에서 256 계조를 구현하기 위한 8 비트 디폴트 코드의 서브필드 패턴을 나타낸 도.
도 2는 통상적인 플라즈마 디스플레이 패널의 구동파형을 나타낸 도.
도 3은 종래의 플라즈마 디스플레이 패널의 스캔 구동부를 나타낸 도.
도 4는 본 발명의 실시 예에 따른 플라즈마 표시장치를 나타낸 도.
도 5는 도 4에 도시된 플라즈마 표시장치의 스캔 구동부를 나타낸 도.
도 6은 본 발명의 실시 예에 따른 플라즈마 표시장치의 구동파형을 나타낸 도.
본 발명은 플라즈마 표시장치에 관한 것으로, 특히 구동 전압원의 수를 줄일 수 있는 플라즈마 표시장치에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel; 이하 "PDP"라 함)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시한다. 이러한, PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.
도 1은 플라즈마 디스플레이 패널에서 256 계조를 구현하기 위한 8 비트 디폴트 코드의 서브필드 패턴을 나타내는 도이다.
도 1을 참조하면, PDP는 화상의 계조를 구현하기 위해 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동한다. 각 서브필드는 전화면을 초기화시키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스기간 및 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 리셋기간(RP), 어드레스기간(AP) 및 서스테인기간(SP)으로 나누어진다. 이때, 각 서브필드의 리셋기간(RP)과 어드레스기간(AP)은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
도 2는 일반적인 PDP의 구동파형을 나타내는 도이다.
도 2를 참조하면, 서브필드(SF) 각각은 전화면의 방전셀들을 초기화하기 위한 리셋기간(RP), 방전셀을 선택하기 위한 어드레스기간(AP) 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인기간(SP)을 포함한다.
리셋기간(RP)에 있어서, 셋업기간(SU)에는 모든 스캔전극들(Y)에 상승 램프파형(PR)이 동시에 인가된다. 이 상승 램프파형(PR)에 의해 전화면의 셀들 내에는 미약한 방전(셋업방전)이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간(SD)에는 상승 램프파형(PR)이 인가된 후, 상승 램프파형(PR)의 피크전압(Vs+Vr)보다 낮은 정극성의 서스테인전압(Vs)에서 부극성의 스캔전압(-Vy)까지 소정의 기울기로 하강하는 하강 램프파형(NR)이 스캔전극들(Y)에 동시에 인가된다. 하강 램프파형(NR)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시켜 전화면의 셀들 내에 어드레스방전에 필요한 벽전하를 균일하게 잔류시킨다.
어드레스기간(AP)에는 부극성의 스캔펄스(SCNP)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들에 정극성의 데이터펄스(DP)가 인가된다. 이 스캔펄스(SCNP)와 데이터펄스(DP)의 전압차와 리셋기간(RP)에 생성된 벽전압이 더해지면서 데이터펄스(DP)가 인가되는 셀 내에는 어드레스방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.
한편, 셋다운기간(SD)과 어드레스기간(AP) 동안에 서스테인전극들(Z)에는 정극성(+)의 서스테인전압(Vs)이 인가된다.
서스테인기간(SP)에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(SUSP)가 인가된다. 그러면, 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(SUSP)가 더해지면서 매 서스테인펄스(SUSP)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 면방전 형태로 서스테인방전이 일어난다. 여기서, 서스테인펄스들(SUSP)은 서스테인전압(Vs)과 동일한 전압값을 갖는다.
이와 같은 PDP의 구동파형들 중 스캔전극들(Y)에 공급되는 스캔 구동파형은 도 3에 도시된 플라즈마 디스플레이 패널의 스캔 구동부에 의해 구현된다.
도 3은 종래 PDP의 스캔 구동부를 나타내는 도이다.
도 3을 참조하면, 종래의 스캔 구동부는 서스테인 펄스/셋업 바이어스 공통 전압원(Vs), 서스테인 펄스/셋업 바이어스 공급부(31), 셋업 램프 공급부(32), 셋다운/스캔 전압 공급부(33), 스캔 기준전압 공급부(34), 스캔 집적회로(Intergrated Circuit; 이하 "IC" 라 함)(35), 제 1 스위치(S1) 및 제 3 스위치(S3)를 포함한다.
서스테인 펄스/셋업 바이어스 공통 전압원(Vs)은 스캔전극들(Y)에 셋업기간(SU) 동안 인가되는 셋업 바이어스 전압(Vs), 서스테인기간(SP) 동안 인가되는 서스테인펄스(SUSP)의 전압원이다.
서스테인 펄스/셋업 바이어스 공급부(31)는 서스테인 펄스/셋업 바이어스 공통 전압원(Vs)으로부터 공급받은 전압을 이용하여 다수의 스위칭 소자들을 조작함으로써 스캔전극들(Y)에 셋업기간(SU) 동안 셋업 바이어스 전압(Vs)을 공급하는 한편, 서스테인기간(SP) 동안 서스테인펄스(SUSP)를 공급한다.
셋업 램프 공급부(32)는 셋업 램프 전압원(Vr)과 제2 스위치(S2)를 포함한다. 셋업 램프 전압원(Vr)의 부극성 단은 서스테인 펄스/셋업 바이어스 공급부(31)에 연결되고, 셋업 램프 전압원(Vr)의 정극성 단은 제2 스위치(S2)에 연결된다.
이러한 셋업 램프 공급부(32)는 셋업 기간(SU) 동안 서스테인 펄스/셋업 바이어스 공급부(31)로부터 서스테인 펄스/셋업 바이어스 공급부(31)와 제2 스위치(S2) 사이에 연결된 제1 스위치(S1)를 통하여 제1 노드(n1)로 셋업 바이어스 전압 (Vs)이 공급될 때 제2 스위치(S2)를 턴온시켜 제1 노드(n1)로 셋업 램프 전압(Vr)을 공급한다. 따라서 제1 노드(n1)에는 셋업 바이어스 전압(Vs)에 셋업 램프 전압(Vr)을 더한 셋업 전압(Vs+Vr)이 공급된다.
셋다운/스캔 전압 공급부(33)는 셋 다운/스캔 전압원(Vy)과 제4 스위치(S4)와 제5 스위치(S5)를 포함한다. 셋 다운/스캔 전압원(Vy)의 정극성 단은 제1 노드(n1)에 접속되고 셋 다운/스캔 전압원(Vy)의 부극성 단은 제4 스위치(S4)와 제5 스위치(S5)에 공통으로 접속된다. 이러한 셋다운/스캔 전압 공급부(33)는 스캔전극들(Y)에 셋다운 기간(SD) 동안 제4 스위치(S4)를 통하여 제2 노드(n2)로 셋 다운 전압(-Vy)까지 점진적으로 하강하는 셋 다운 펄스를 공급하는 한편, 어드레스 기간(AP) 동안 제5 스위치(S5)를 통하여 제2 노드(n2)로 부극성의 스캔 펄스(SCNP)를 공급한다.
스캔 기준 전압 공급부(34)는 부극성 단이 제2 노드(n2)에 접속된 스캔 기준 전압원(Vsc)과 일단이 스캔 기준 전압원(Vsc)의 정극성 단에 접속된 제6 스위치(S6)와 일단이 제6 스위치(S6)의 타단에 접속되고 타단이 제2 노드(n2)에 접속된 제7 스위치(S7)를 포함한다. 제6 스위치(S6)와 제7 스위치(S7)는 어드레스 기간(AP) 동안 타이밍 콘트롤러로부터 공급되는 제어신호에 의해 절환되면서 스캔 기준 전압원(Vsc)의 전압을 후술할 스캔 IC(35)로 공급한다.
스캔 IC(35)는 푸쉬풀 형태로 접속되며 서스테인 펄스/셋업 바이어스 공급부(31), 셋업 램프 공급부(32), 셋다운/스캔 전압 공급부(33), 스캔 기준 전압 공급부(34)로부터 공급되는 각종 구동신호들을 스캔전극들(Y)에 공급하는 제8 스위치 (S8)와 제9 스위치(S9)로 구성된다. 제8 스위치(S8)와 제9 스위치(S9) 사이의 출력라인은 스캔 전극 라인들 중 어느 하나에 접속된다.
한편 도 3에 도시된 바와 같이, 종래 PDP의 스캔 구동부는 셋업 파형을 구현하기 위하여 셋업 바이어스 전압을 공급하는 서스테인 펄스/셋업 바이어스 공통 전압원(Vs), 셋업 램프 전압을 공급하는 셋업 램프 전압원(Vr), 셋다운 펄스 전압 및 스캔 펄스 전압을 공급하는 셋다운 펄스/스캔 펄스 전압원(Vy))의 세가지 전압원을 분리하여 사용하고 있다.
서스테인 펄스 전압, 셋업 바이어스 전압, 셋업 램프 전압, 셋다운 펄스 전압 및 스캔 펄스 전압의 절대치 레벨이 비슷한 점, 전압원이 상당한 고가라는 점을 고려할 때, 종래와 같이 셋업 바이어스 전압을 공급하는 서스테인 펄스/셋업 바이어스 공통 전압원(Vs), 셋업 램프 전압을 공급하는 셋업 램프 전압원(Vr), 셋다운 펄스 전압 및 스캔 펄스 전압을 공급하는 셋다운 펄스/스캔 펄스 전압원(Vy)을 별도로 사용하는 것은 플라즈마 표시장치의 제조비용을 상승시키는 문제점이 있다.
따라서 본 발명은 구동 전압원의 수를 줄여 제조비용을 절감하는 플라즈마 표시장치를 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 플라즈마 표시장치는 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 패널의 스캔전극에 공급되는 다수의 구동전압 중 서스테인 펄스 전압과 셋업 바이어스 전압과 셋업 램프 전압과 셋다운 펄스 전압 및 스캔 펄스 전압을 공급하는 전압원을 공통으로 하는 스캔 구동부를 포함하는 것을 특징으로 한다.
스캔 구동부는 일단이 접지된 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원과, 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원과 스캔전극 사이에 접속되어 스캔전극에 서스테인 펄스 전압 및 셋업 바이어스 전압을 공급하는 서스테인 펄스/셋업 바이어스 공급부와, 서스테인 펄스/셋업 바이어스 공급부와 스캔전극 사이에 접속되어 스캔전극에 셋업 램프 전압을 공급하는 셋업 램프 공급부와, 서스테인 펄스/셋업 바이어스 공급부와 스캔전극 사이에 접속되어 스캔전극에 셋다운 펄스 전압 및 스캔 펄스 전압을 공급하는 셋다운 펄스/스캔 펄스 공급부 및 서스테인 펄스/셋업 바이어스 공급부와 셋다운 펄스/스캔 펄스 공급부 사이에 설치된 제1 스위치를 포함하는 것을 특징으로 한다.
서스테인 펄스/셋업 바이어스 공급부의 제1 단은 기저전압원과 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원의 부극성 단과 셋다운 펄스/스캔 펄스 공급부의 제1 단에 공통으로 접속되고, 서스테인 펄스/셋업 바이어스 공급부의 제2 단은 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원의 정극성 단과 셋업 램프 공급부의 제1 단과 공통으로 접속되고, 서스테인 펄스/셋업 바이어스 공급부의 제3 단은 셋업 램프 공급부의 제2 단과 제1 스위치의 일단에 공통으로 접속된 것을 특징으로 한다.
셋업 램프 공급부는 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스 캔 펄스 공통 전압원으로부터 전원을 공급받아 충전되는 제1 캐패시터; 및
상기 제1 캐패시터에 충전된 전압을 셋업 램프 전압으로 변환하여 스캔전극에 공급하는 제2 스위치를 포함하는 것을 특징으로 한다.
제1 캐패시터의 일단은 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원의 정극성 단과 서스테인 펄스/셋업 바이어스 공급부의 제2 단과 공통으로 접속되고, 제1 캐패시터의 타단은 서스테인 펄스/셋업 바이어스 공급부의 제3 단과 제1 스위치의 일단과 공통으로 접속된 것을 특징으로 한다.
제2 스위치의 일단은 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원의 정극성 단과 서스테인 펄스/셋업 바이어스 공급부의 제2 단 및 제1 캐패시터의 일단과 공통으로 접속되고, 제2 스위치의 타단은 제1 스위치의 타단과 접속된 것을 특징으로 한다.
서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원의 정극성 단과 제1 캐패시터의 일단 사이에 접속된 제1 다이오드를 더 포함하는 것을 특징으로 한다.
제1 다이오드의 애노드 단은 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원의 정극성 단과 접속되고, 제1 다이오드의 캐소드 단은 제1 캐패시터의 일단에 접속된 것을 특징으로 한다.
셋다운 펄스/스캔 펄스 공급부는 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원으로부터 전원을 공급받아 충전되는 제2 캐패시터와, 제2 캐패시터에 충전된 전압을 셋다운 펄스 전압으로 변환하여 스캔 전극에 공 급하는 제4 스위치 및 제2 캐패시터에 충전된 전압을 스캔 펄스 전압으로 변환하여 스캔 전극에 공급하는 제5 스위치를 포함하는 것을 특징으로 한다.
제2 캐패시터의 일단은 제1 스위치의 타단과 접속되고, 제2 캐패시터의 타단은 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원의 부극성 단과 접속된 것을 특징으로 한다.
제4 스위치의 일단과 제5 스위치의 일단은 제2 캐패시터의 타단과 공통으로 접속되고, 제4 스위치의 타단은 제5 스위치의 타단과 접속된 것을 특징으로 한다.
서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원의 부극성 단과 제2 캐패시터의 타단 사이에 접속된 제2 다이오드를 더 포함하는 것을 특징으로 한다.
제2 다이오드의 애노드 단은 제2 캐패시터의 타단과 접속되고, 제2 다이오드의 캐소드 단은 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원의 부극성 단과 접속된 것을 특징으로 한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.
도 4는 본 발명의 실시 예에 따른 플라즈마 표시장치를 나타내는 도이다.
도 4에 도시된 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시장치는 화상을 표시하기 위한 PDP(400), 어드레스전극들(X1 내지 Xm)에 데이터를 공급하기 위한 데이터 구동부(36), 스캔전극들(Y1 내지 Yn)을 구동하기 위한 스캔 구동부 (38), 서스테인전극들(Z)을 구동하기 위한 서스테인 구동부(40), 각 구동부(36, 38, 40)를 제어하기 위한 타이밍 콘트롤러(42) 및 각 구동부(36, 38, 40)에 필요한 구동전압을 공급하기 위한 구동전압 발생부(44)를 구비한다.
PDP(400)는 스캔전극들(Y1 내지 Yn) 및 서스테인전극들(Z)이 형성된 상판과 어드레스전극들(X1 내지 Xm)이 형성된 하판으로 이루어진다. 상판에는 벽전하를 축적하기 위한 상부 유전체층(도시하지 않음)과 플라즈마 방전 시 스퍼터링에 의한 상부 유전체층의 손상을 보호하기 위한 보호막(도시하지 않음)이 스캔전극들(Y1 내지 Yn) 및 서스테인전극들(Z) 상에 적층 된다. 그리고, 하판에는 벽전하를 축적하기 위한 하부 유전체층(도시하지 않음)이 어드레스전극들(X1 내지 Xm)의 하부에 형성된다. 이러한, PDP(400)는 스캔전극들(Y1 내지 Yn), 서스테인전극들(Z) 및 어드레스전극들(X1 내지 Xm)이 교차되는 영역에 방전셀들(45)이 형성된다. 이때, 각 방전셀들(45)은 하판에 형성된 격벽(도시하지 않음)에 의해 분리되고, 그 내부에는 적색, 녹색 및 청색 형광체가 도포된다. 이러한, PDP(400)는 어드레스전극들(X1 내지 Xm)과 스캔전극들(Y1 내지 Yn)에 공급되는 데이터펄스(DP) 및 스캔펄스(SCNP)에 의해 방전셀들(45)이 선택되고, 스캔전극들(Y1 내지 Yn) 및 서스테인전극들(Z)에 공급되는 서스테인펄스(SUSP)에 의해 서스테인 방전을 유지한다. 이에 따라, 방전셀들(45)에서는 서스테인 방전시 발생되는 자외선에 의해 방전셀들(45) 내부에 도포된 형광체가 발광하여 가시광을 방출함으로써 화상을 표시한다.
데이터 구동부(36)는 타이밍 콘트롤러(42)로부터 공급되는 타이밍 제어신호(Cx)에 응답하여 데이터를 샘플링하고 래치한 다음 그 데이터의 데이터전압(Va)을 어드레스전극들(X1 내지 Xm)에 공급한다.
스캔 구동부(38)는 타이밍 콘트롤러(42)로부터 공급되는 타이밍 제어신호(Cy)에 응답하여 리셋기간(RP) 동안 도 6에 도시된 바와 같이, 그라운드에서 셋업 바이어스 전압(Vs)로 급격히 상승한 후 셋업 전압(2Vs)으로 점진적으로 상승하는 셋업 펄스(PR)와 셋업 바이어스 전압(Vs)에서 셋다운 전압(-Vs)으로 점진적으로 하강하는 셋다운 펄스(NR)를 포함하는 리셋 펄스(PR, NR)를 스캔전극들(Y1 내지 Yn)에 공급한다.
또한, 스캔 구동부(38)는 타이밍 콘트롤러(42)로부터 공급되는 타이밍 제어신호(Cy)에 응답하여 어드레스기간(AP) 동안 도 6과 같은 스캔 기준전압(Vsc)을 스캔전극들(Y1 내지 Yn)에 공급함과 아울러 부극성의 스캔 펄스 전압(-Vs) 값을 갖는 스캔펄스(SCNP)를 스캔전극들(Y1 내지 Yn)에 순차적으로 공급한다. 그리고, 스캔 구동부(38)는 타이밍 콘트롤러(42)로부터 공급되는 타이밍 제어신호(Cy)에 응답하여 서스테인기간(SP) 동안 서스테인전압레벨(Vs) 및 기저전압레벨(GND)을 갖는 서스테인펄스(SUSP)를 스캔전극들(Y1 내지 Yn)에 공급한다.
서스테인 구동부(40)는 타이밍 콘트롤러(42)로부터 공급되는 타이밍 제어신호(Cz)에 응답하여 셋다운기간(SD)과 어드레스기간(AP) 동안 서스테인전극들(Z)에 정극성의 서스테인전압(Vs)을 공급한 후 서스테인기간(SP) 동안 스캔 구동부(38)와 교대로 동작하여 서스테인전압레벨(Vs) 및 기저전압레벨(GND)을 갖는 서스테인펄스(SUSP)를 서스테인전극들(Z)에 공급한다.
타이밍 콘트롤러(42)는 수직/수평 동기신호와 클럭신호를 입력받아 각 구동 부(36, 38, 40)에 필요한 타이밍 제어신호(Cx, Cy, Cz)를 발생하고 그 타이밍 제어신호(Cx, Cy, Cz)를 해당 구동부(36, 38, 40)에 공급함으로써 각 구동부(36, 38, 40)를 제어한다. 이때, 타이밍 제어신호(Cx)에는 데이터를 샘플링하기 위한 샘플링클럭, 래치제어신호, 구동 스위치소자의 온/오프 시간을 제어하기 위한 스위치 제어신호가 포함된다. 또한, 타이밍 제어신호(Cy)에는 스캔 구동부(38) 내의 구동 스위치소자의 온/오프 시간을 제어하기 위한 스위치 제어신호가 포함된다. 그리고, 타이밍 제어신호(Cz)에는 서스테인 구동부(40) 내의 구동 스위치소자의 온/오프 시간을 제어하기 위한 스위치 제어신호가 포함된다.
구동전압 발생부(44)는 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통전압(Vs), 직류의 스캔 기준전압(Vsc) 및 데이터전압(Va) 등을 발생하여 데이터 구동부(36), 스캔 구동부(38) 및 서스테인 구동부(40)에 공급한다.
이하에서는 이와 같은 본 발명의 실시 예에 따른 플라즈마 표시장치의 일 구성요소인 스캔 구동부(38)를 보다 상세히 살펴본다.
도 5는 도 4에 도시된 플라즈마 표시장치의 스캔 구동부(38)를 구체적으로 나타내는 도이다.
도 5에 도시된 바와 같이, 본 발명에 따른 플라즈마 표시장치의 스캔 구동부(38)는 일단이 접지된 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원(Vs)과, 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원(Vs)과 스캔전극(Y) 사이에 접속된 서스테인 펄스/셋업 바이어스 공급부(51)와, 서스테인 펄스/셋업 바이어스 공급부(51)와 스캔전극(Y) 사이에 접속된 셋업 램프 공급부(52)와, 서스테인 펄스/셋업 바이어스 공급부(51)와 스캔전극(Y) 사이에 접속된 셋다운 펄스/스캔 펄스 공급부(53) 및 서스테인 펄스/셋업 바이어스 공급부(51)와 셋다운 펄스/스캔 펄스 공급부(53) 사이에 설치된 제1 스위치(S1), 제1 스위치(S1)와 스캔전극(Y) 사이에 접속된 제3 스위치(S3) 및 셋다운 펄스/스캔 펄스 공급부(53), 셋다운 펄스/스캔 펄스 공급부(53)와 스캔전극(Y) 사이에 접속된 스캔 기준전압 공급부(54), 스캔 기준전압 공급부(54)와 스캔전극(Y) 사이에 접속된 스캔 IC(55)를 포함한다.
서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원(Vs)은 스캔전극들(Y)에 셋업기간(SU) 동안 인가되는 셋업 바이어스 전압(Vs)과 셋업 램프 전압(Vs), 셋다운기간(SD) 동안 인가되는 셋다운 펄스 전압(-Vs), 어드레스기간(AD) 동안 인가되는 스캔 펄스 전압(-Vs) 및 서스테인기간(SP) 동안 인가되는 서스테인 펄스 전압(Vs)의 공통 전압원이다.
서스테인 펄스/셋업 바이어스 공급부(51)의 제1 단은 기저전압원과 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원(Vs)의 부극성 단에 공통으로 접속되고, 서스테인 펄스/셋업 바이어스 공급부(51)의 제2 단은 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원(Vs)의 정극성 단과 후술할 셋업 램프 공급부(52)의 제1 단과 공통으로 접속되고, 서스테인 펄스/셋업 바이어스 공급부(51)의 제3 단은 후술할 셋업 램프 공급부(52)의 제2 단과 제1 스위치(S1)의 일단과 공통으로 접속된다.
이러한 서스테인 펄스/셋업 바이어스 공급부(51)는 서스테인 펄스/셋업 바이 어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원(Vs)으로부터 공급받은 전압을 이용하여 다수의 스위칭 소자들을 조작함으로써 스캔전극들(Y)에 셋업기간(SU) 동안 셋업 바이어스 전압(Vs)과 셋업 램프 전압(Vs)을 포함하는 셋업 전압(2Vs)을 공급하는 한편, 서스테인기간(SP) 동안 서스테인 펄스 전압(Vs)을 공급한다.
셋업 램프 공급부(52)는 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원(Vs)으로부터 전원을 공급받아 충전되는 제1 캐패시터(C1) 및 제1 캐패시터(C1)에 충전된 전압을 점진적으로 상승하는 셋업 램프 전압으로 변환하여 스캔전극(Y)에 공급하는 제2 스위치(S2)를 포함한다.
제1 캐패시터(C1)의 일단은 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원(Vs)의 정극성 단과 서스테인 펄스/셋업 바이어스 공급부(51)의 제2 단과 공통으로 접속되고, 제1 캐패시터(C1)의 타단은 서스테인 펄스/셋업 바이어스 공급부(51)의 제3 단과 제1 스위치(S1)의 일단과 공통으로 접속된다.
제2 스위치(S2)의 일단은 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원(Vs)의 정극성 단과 서스테인 펄스/셋업 바이어스 공급부(51)의 제2 단 및 제1 캐패시터(C1)의 일단과 공통으로 접속되고, 제2 스위치(S2)의 타단은 제1 스위치(S1)의 타단과 접속된다.
이러한 셋업 램프 공급부(52)의 작동원리를 상세히 설명하면 다음과 같다.
셋업 기간(SU) 동안 서스테인 펄스/셋업 바이어스 공급부(51) 내부의 스위칭 조작을 통하여 서스테인 펄스/셋업 바이어스 공급부(51)의 제1 단과 제3 단이 전기 적으로 연결되어 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원(Vs)과 제1 캐패시터(C1)와 기저 전압원 및 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원(Vs)을 연결하는 망로가 형성되면, 제1 캐패시터(C1)의 양단은 Vs 레벨로 충전된다. 다음으로 서스테인 펄스/셋업 바이어스 공급부(51) 내부의 스위칭 조작을 통하여 서스테인 펄스/셋업 바이어스 공급부(51)의 제2 단과 제3 단이 전기적으로 연결되어 서스테인 펄스/셋업 바이어스 공급부(51)의 제3 단과 제1 스위치(S1)의 내부 다이오드를 통하여 제1 노드(n1)로 셋업 바이어스 전압(Vs)이 공급되면 제2 스위치(S2)를 턴 온 시킨다. 제2 스위치(S2)가 턴 온 되면 제1 캐패시터(C1)에 충전되어 있던 Vs 레벨의 전압이 제2 스위치(S2)에 의해 점진적으로 상승하는 셋업 램프 전압으로 변환되어 제1 노드(n1)로 공급된다. 결과적으로 제1 노드(n1)에는 셋업 바이어스 전압과 셋업 램프 전압이 더해진 셋업 전압이 공급되는 것이다.
한편 셋업 램프 전압을 구현하는 수단으로 제2 스위치(S2)로 전계효과 다이오드(FET)를 채택하고 제2 스위치(S2)의 게이트 단에 가변저항을 연결하는 방안을 강구할 수 있다.
셋업 램프 공급부(52)는 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원(Vs)의 정극성 단과 제1 캐패시터(C1)의 일단 사이에 접속된 제1 다이오드(D1)를 더 포함하는 것이 바람직하다.
이러한 제1 다이오드(D1)의 애노드 단은 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원(Vs)의 정극성 단과 접속시키고, 제1 다이 오드(D1)의 캐소드 단은 제1 캐패시터(C1)의 일단에 접속시킴으로서 제1 캐패시터(C1)의 일단에서 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원(Vs)의 정극성 단으로의 역전류의 흐름을 차단할 수 있다.
셋다운 펄스/스캔 펄스 공급부(53)는 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원(Vs)으로부터 전원을 공급받아 충전되는 제2 캐패시터(C2)와 제2 캐패시터(C2)에 충전된 전압을 점진적으로 하강하는 셋다운 펄스 전압으로 변환하여 스캔전극(Y)에 공급하는 제4 스위치(S4) 및 제2 캐패시터(C2)에 충전된 전압을 이용하여 스캔 펄스 전압을 스캔전극(Y)에 공급하는 제5 스위치(S5)를 포함한다.
제1 캐패시터(C2)의 일단은 제1 스위치(S1)의 타단과 접속되고, 제2 캐패시터의 타단(C2)은 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원(Vs)의 부극성 단과 접속된다. 제4 스위치(S4)의 일단과 제5 스위치(S5)의 일단은 제2 캐패시터(C2)의 타단과 공통으로 접속되고, 제4 스위치(S4)의 타단은 제5 스위치(S5)의 타단과 접속된다.
이러한 셋다운 펄스/스캔 펄스 공급부(53)의 작동원리를 상세히 설명하면 다음과 같다.
셋다운 기간(SD) 동안 서스테인 펄스/셋업 바이어스 공급부(51) 내부의 스위칭 조작을 통하여 서스테인 펄스/셋업 바이어스 공급부(51)의 제2 단과 제3 단이 전기적으로 연결되어 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원(Vs)과 제1 스위치(S1)의 내부 다이오드와 제2 캐패시터(C2)와 서스 테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원(Vs)을 연결하는 망로가 형성되면, 제2 캐패시터(C2)의 양단은 Vs 레벨로 충전된다.
제2 캐패시터(C2)의 양단을 Vs 레벨로 충전한 다음, 일단이 제2 캐패시터(C2)의 타단 즉, 제2 캐패시터(C2)의 부극성 단에 접속된 제4 스위치(S4)를 턴 온 시킨다.
제4 스위치(S4)가 턴 온되면 제2 캐패시터(C2)에 충전되어 있던 Vs 레벨의 전압이 제4 스위치(S4)에 의해 점진적으로 하강하는 셋다운 펄스 전압으로 변환되어 제2 노드(n2)로 공급된다. 셋다운 펄스 전압을 구현하는 수단으로 제4 스위치(S4)로 전계효과 다이오드(FET)를 채택하고 제4 스위치(S4)의 게이트 단에 가변저항을 연결하는 방안을 강구할 수 있다.
한편, 어드레스기간(AD) 동안 제5 스위치를 턴 온 시키면 제5 스위치(S5)를 통하여 제2 노드(n2)로 -Vs 레벨의 스캔 펄스 전압이 공급된다.
셋다운 펄스/스캔 펄스 공급부(53)는 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원(Vs)의 부극성 단과 제2 캐패시터(C2)의 타단 사이에 접속된 제2 다이오드(D2)를 더 포함하는 것이 바람직하다.
이러한 제2 다이오드(D2)의 애노드 단은 제2 캐패시터(C2)의 타단과 접속시키고, 제2 다이오드(D2)의 캐소드 단은 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원(Vs)의 부극성 단과 접속시킴으로써 역전류의 흐름을 차단할 수 있다.
스캔 기준 전압 공급부(54)는 부극성 단이 제2 노드(n2)에 접속된 스캔 기준 전압원(Vsc)과 일단이 스캔 기준 전압원(Vsc)의 정극성 단에 접속된 제6 스위치(S6)와 일단이 제6 스위치(S6)의 타단에 접속되고 타단이 제2 노드(n2)에 접속된 제7 스위치(S7)를 포함한다. 제6 스위치(S6)와 제7 스위치(S7)는 어드레스 기간(AP) 동안 타이밍 콘트롤러로부터 공급되는 제어신호에 의해 절환되면서 스캔 기준 전압원(Vsc)의 전압을 후술할 스캔 IC(55)로 공급한다.
스캔 IC(55)는 푸쉬풀 형태로 접속되며 서스테인 펄스/셋업 바이어스 공급부(51), 셋업 램프 공급부(52), 셋다운/스캔 전압 공급부(53), 스캔 기준 전압 공급부(54)로부터 공급되는 각종 구동신호들을 스캔전극들(Y)에 공급하는 제8 스위치(S8)와 제9 스위치(S9)로 구성된다. 제8 스위치(S8)와 제9 스위치(S9) 사이의 출력라인은 스캔 전극 라인들 중 어느 하나에 접속된다.
이상에서 상세히 살펴본 바와 같이, 본 발명은 플라즈마 디스플레이 패널의 스캔전극에 공급되는 다수의 구동전압 중 서스테인 펄스 전압, 셋업 바이어스 전압, 셋업 램프 전압, 셋다운 펄스 전압 및 스캔 펄스 전압을 공급하는 전압원을 공통으로 함으로써 구동전압원의 수를 줄여 그 제조비용을 절감할 수 있는 플라즈마 표시장치를 제공한다.
이상에서 보는 바와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상세한 설명보다는 후 술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이, 본 발명은 본 발명은 플라즈마 디스플레이 패널의 스캔전극에 공급되는 다수의 구동전압 중 서스테인 펄스 전압, 셋업 바이어스 전압, 셋업 램프 전압, 셋다운 펄스 전압 및 스캔 펄스 전압을 공급하는 전압원을 공통으로 함으로써 구동전압원의 수를 줄여 그 제조비용을 절감할 수 있는 플라즈마 표시장치를 제공한다.

Claims (13)

  1. 플라즈마 디스플레이 패널; 및
    상기 플라즈마 디스플레이 패널의 스캔전극에 공급되는 다수의 구동전압 중 서스테인 펄스 전압과 셋업 바이어스 전압과 셋업 램프 전압과 셋다운 펄스 전압 및 스캔 펄스 전압을 공급하는 전압원을 공통으로 하는 스캔 구동부를 포함하는 것을 특징으로 하는 플라즈마 표시장치.
  2. 제 1 항에 있어서,
    상기 스캔 구동부는
    일단이 접지된 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원과;
    상기 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원과 상기 스캔전극 사이에 접속되어 상기 스캔전극에 상기 서스테인 펄스 전압 및 상기 셋업 바이어스 전압을 공급하는 서스테인 펄스/셋업 바이어스 공급부와;
    상기 서스테인 펄스/셋업 바이어스 공급부와 상기 스캔전극 사이에 접속되어 상기 스캔전극에 셋업 램프 전압을 공급하는 셋업 램프 공급부와;
    상기 서스테인 펄스/셋업 바이어스 공급부와 상기 스캔전극 사이에 접속되어 상기 스캔전극에 상기 셋다운 펄스 전압 및 상기 스캔 펄스 전압을 공급하는 셋다 운 펄스/스캔 펄스 공급부; 및
    상기 서스테인 펄스/셋업 바이어스 공급부와 상기 셋다운 펄스/스캔 펄스 공급부 사이에 설치된 제1 스위치를 포함하는 것을 특징으로 하는 플라즈마 표시장치.
  3. 제 2 항에 있어서,
    상기 서스테인 펄스/셋업 바이어스 공급부의 제1 단은 기저전압원과 상기 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원의 부극성 단과 상기 셋다운 펄스/스캔 펄스 공급부의 제1 단에 공통으로 접속되고,
    상기 서스테인 펄스/셋업 바이어스 공급부의 제2 단은 상기 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원의 정극성 단과 상기 셋업 램프 공급부의 제1 단과 공통으로 접속되고,
    상기 서스테인 펄스/셋업 바이어스 공급부의 제3 단은 상기 셋업 램프 공급부의 제2 단과 상기 제1 스위치의 일단에 공통으로 접속된 것을 특징으로 하는 플라즈마 표시장치.
  4. 제 2 항에 있어서,
    상기 셋업 램프 공급부는
    상기 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원으로부터 전원을 공급받아 충전되는 제1 캐패시터; 및
    상기 제1 캐패시터에 충전된 전압을 상기 셋업 램프 전압으로 변환하여 상기 스캔전극에 공급하는 제2 스위치를 포함하는 것을 특징으로 하는 플라즈마 표시장치.
  5. 제 4 항에 있어서,
    상기 제1 캐패시터의 일단은 상기 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원의 정극성 단과 상기 서스테인 펄스/셋업 바이어스 공급부의 제2 단과 공통으로 접속되고,
    상기 제1 캐패시터의 타단은 상기 서스테인 펄스/셋업 바이어스 공급부의 제3 단과 상기 제1 스위치의 일단과 공통으로 접속된 것을 특징으로 하는 플라즈마 표시장치.
  6. 제 4 항에 있어서,
    상기 제2 스위치의 일단은 상기 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원의 정극성 단과 상기 서스테인 펄스/셋업 바이어스 공급부의 제2 단 및 상기 제1 캐패시터의 일단과 공통으로 접속되고,
    상기 제2 스위치의 타단은 상기 제1 스위치의 타단과 접속된 것을 특징으로 하는 플라즈마 표시장치.
  7. 제 4 항에 있어서,
    상기 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원의 정극성 단과 상기 제1 캐패시터의 일단 사이에 접속된 제1 다이오드를 더 포함하는 것을 특징으로 하는 플라즈마 표시장치.
  8. 제 7 항에 있어서,
    상기 제1 다이오드의 애노드 단은 상기 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원의 정극성 단과 접속되고,
    상기 제1 다이오드의 캐소드 단은 상기 제1 캐패시터의 일단에 접속된 것을 특징으로 하는 플라즈마 표시장치.
  9. 제 2 항에 있어서,
    상기 셋다운 펄스/스캔 펄스 공급부는
    상기 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원으로부터 전원을 공급받아 충전되는 제2 캐패시터와;
    상기 제2 캐패시터에 충전된 전압을 상기 셋다운 펄스 전압으로 변환하여 상기 스캔 전극에 공급하는 제4 스위치 및;
    상기 제2 캐패시터에 충전된 전압을 상기 스캔 펄스 전압으로 변환하여 상기 스캔 전극에 공급하는 제5 스위치를 포함하는 것을 특징으로 하는 플라즈마 표시장치.
  10. 제 9 항에 있어서,
    상기 제2 캐패시터의 일단은 상기 제1 스위치의 타단과 접속되고,
    상기 제2 캐패시터의 타단은 상기 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원의 부극성 단과 접속된 것을 특징으로 하는 플라즈마 표시장치.
  11. 제 10 항에 있어서,
    상기 제4 스위치의 일단과 상기 제5 스위치의 일단은 상기 제2 캐패시터의 타단과 공통으로 접속되고,
    상기 제4 스위치의 타단은 상기 제5 스위치의 타단과 접속된 것을 특징으로 하는 플라즈마 표시장치.
  12. 제 11 항에 있어서,
    상기 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원의 부극성 단과 상기 제2 캐패시터의 타단 사이에 접속된 제2 다이오드를 더 포함하는 것을 특징으로 하는 플라즈마 표시장치.
  13. 제 12 항에 있어서,
    상기 제2 다이오드의 애노드 단은 상기 제2 캐패시터의 타단과 접속되고,
    상기 제2 다이오드의 캐소드 단은 상기 서스테인 펄스/셋업 바이어스/셋업 램프/셋다운 펄스/스캔 펄스 공통 전압원의 부극성 단과 접속된 것을 특징으로 하는 플라즈마 표시장치.
KR1020050043298A 2005-05-20 2005-05-23 플라즈마 표시장치 KR100692869B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050043298A KR100692869B1 (ko) 2005-05-23 2005-05-23 플라즈마 표시장치
EP05256801A EP1724745A1 (en) 2005-05-20 2005-11-03 Plasma display apparatus and driving method thereof
US11/265,157 US20060262044A1 (en) 2005-05-20 2005-11-03 Plasma display apparatus and driving method thereof
JP2005356201A JP2006323343A (ja) 2005-05-20 2005-12-09 プラズマディスプレイ装置及びその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050043298A KR100692869B1 (ko) 2005-05-23 2005-05-23 플라즈마 표시장치

Publications (2)

Publication Number Publication Date
KR20060121020A KR20060121020A (ko) 2006-11-28
KR100692869B1 true KR100692869B1 (ko) 2007-03-12

Family

ID=37706979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050043298A KR100692869B1 (ko) 2005-05-20 2005-05-23 플라즈마 표시장치

Country Status (1)

Country Link
KR (1) KR100692869B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823491B1 (ko) * 2007-01-04 2008-04-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100839422B1 (ko) * 2007-01-12 2008-06-19 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000060032A (ko) * 1999-03-11 2000-10-16 구자홍 고주파를 이용한 플라즈마 디스플레이 패널의 구동방법
KR20050042716A (ko) * 2003-11-04 2005-05-10 오세훈 예초기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000060032A (ko) * 1999-03-11 2000-10-16 구자홍 고주파를 이용한 플라즈마 디스플레이 패널의 구동방법
KR20050042716A (ko) * 2003-11-04 2005-05-10 오세훈 예초기

Also Published As

Publication number Publication date
KR20060121020A (ko) 2006-11-28

Similar Documents

Publication Publication Date Title
KR100433213B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100570970B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100891059B1 (ko) 플라즈마 디스플레이 장치
KR100692812B1 (ko) 플라즈마 표시장치 및 그 구동방법
EP1724745A1 (en) Plasma display apparatus and driving method thereof
KR100623452B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100692040B1 (ko) 플라즈마 표시 패널의 구동 장치 및 방법
US20060290599A1 (en) Plasma display apparatus and driving method thereof
KR100692869B1 (ko) 플라즈마 표시장치
KR100656706B1 (ko) 플라즈마 표시장치
JP2006171758A (ja) プラズマディスプレイ装置及びその駆動方法
KR100692036B1 (ko) 플라즈마 표시장치
KR100508251B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100667557B1 (ko) 플라즈마 디스플레이 장치 및 그 구동방법
KR100738222B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR20070003450A (ko) 플라즈마 디스플레이 장치
KR100765526B1 (ko) 플라즈마 디스플레이 장치 및 그 구동방법
KR100625470B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100634683B1 (ko) 플라즈마 표시장치
EP1892694A2 (en) Plasma display apparatus
KR100496256B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20030086232A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100667551B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 그 구동방법
JP5263450B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100566820B1 (ko) 플라즈마 표시장치의 스캔 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091230

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee