KR100891059B1

KR100891059B1 - 플라즈마 디스플레이 장치

Info

Publication number: KR100891059B1
Application number: KR1020080026541A
Authority: KR
Inventors: 요시까즈 가나자와; 시게또시 도미오; 다까시 후지사끼
Original assignee: 히다찌 플라즈마 디스플레이 가부시키가이샤
Priority date: 2005-03-25
Filing date: 2008-03-21
Publication date: 2009-03-31
Also published as: KR20080067610A; KR20080030600A; US7522129B2; KR20060103236A; CN101471024B; CN101471024A; US20060214090A1; CN101399001A; CN101399001B; CN101471025B; KR100886304B1; KR100845650B1; US20120001836A1; JP4538354B2; US20120007847A1; CN100458894C; CN1838213A; CN101471025A; US20080238825A1; JP2006267874A

Abstract

PDP 장치의 Y 전극 구동 회로 및 전원 회로의 비용을 저감한다. 플라즈마 디스플레이 장치의 전극 구동 회로(12)는, 제1 및 제2 스위칭 소자(SW1, SW2)와, 제1 및 제2 다이오드(D1, D2)를 갖는 복수의 드라이버를 구비하는 스캔 드라이버와, 스캔 드라이버의 고전위측 단자와 저전위측 단자 사이에 접속된 커패시터(C4)과, 제2 스위칭 소자의 저전위측 단자에, 리세트 펄스의 정극성과 부극성의 전압과, 스캔 펄스의 전압과 관계되는 복수의 전압을 선택적으로 공급하는 전압 공급 회로와, 제1 스위칭 소자의 고전위측 단자와 그라운드 단자 사이에 직렬로 접속된 마이너스 리세트 스위치(SW11) 및 저항(R12)을 구비하고, 부극성의 리세트 펄스는, 커패시터(C4)에 리세트 펄스의 부극성의 전압을 충전한 상태에서, 마이너스 리세트 스위치(SW11)를 도통하여 인가된다.

서브 드라이버, 어드레스 드라이버, 리세트 펄스, 스캔 펄스, 커패시터

Description

플라즈마 디스플레이 장치{PLASMA DISPLAY DEVICE}

본 발명은, 플라즈마 디스플레이 장치에 관한 것으로, 특히 플라즈마 디스플레이 장치에서 스캔 펄스를 인가하는 전극의 구동 회로에 관한 것이다.

도 1은, 플라즈마 디스플레이 장치(PDP 장치)의 전체 구성을 도시하는 도면이다. 참조 번호 10은 플라즈마 디스플레이 패널(PDP)을 도시한다. PDP에는 여러 가지의 종류가 있지만, 어느 PDP도 복수의 평행한 전극의 조를 적어도 2조 이상 가지며, 1조의 복수의 전극에는 순차적으로 스캔 펄스를 인가한다. 본 발명은, 스캔 펄스를 인가하는 복수의 전극을 구동하는 구동 회로에 관한 것이다. 이하의 설명에서는, 현재 널리 사용되고 있는 어드레스/표시 분리 방식의 3 전극형의 PDP 장치 예로서 설명한다.

PDP(10)는, 제1 기판과 제2 기판을 접합하여, 그 사이에 방전 가스를 주입한다. 제1 기판에는, 복수의 제1(X) 전극과 복수의 제2(Y) 전극을 교대로 평행하게 설치하고, 그 위를 유전체층으로 피복한다. 제2 기판에는, X 및 Y 전극에 수직 방향에 복수의 어드레스(A) 전극을 평행하게 설치하고, 어드레스 전극의 사이에 격벽을 설치하고, 어드레스 전극의 위 및 격벽의 측면에 형광체를 도포한다. X 전극 및 Y 전극과 어드레스 전극이 교차하는 부분에 표시 셀(C)이 형성된다.

표시는, 각 전극에 고전압을 인가하여 전극 사이에서 방전을 발생함으로써 행해진다. 그 때문에, PDP 장치는, X 전극에 전압을 인가하는 X 전극 구동 회로(11)와, Y 전극에 전압을 인가하는 Y 전극 구동 회로(12)와, 어드레스 전극에 전압을 인가하는 어드레스 전극 구동 회로(13)를 갖는다.

PDP 장치는, 발광을 행할지 행하지 않을지의 온·오프를 제어할 수 있을 뿐이며, 발광 강도를 제어하는 것은 어렵다. 따라서, 계조 표시를 행하기 위해, 1 표시 프레임을 복수의 서브 필드로 구성하고, 점등하는 서브 필드를 조합함으로써, 계조 표시를 행한다.

도 2는, 도 1의 PDP 장치에서, 1 서브 필드에 각 전극에 인가되는 구동 파형의 예를 도시하는 도면이다. 각 서브 필드에는, 기본적으로 동일한 시퀀스를 갖고, 유지 방전 기간의 길이가 서로 다르고, 유지 방전 기간에 인가되는 서스테인 펄스의 개수가 서로 다르다.

도 2에 도시하는 바와 같이, 서브 필드는, 모든 셀을 균일한 상태로 하는 리세트 기간과, 점등하는 셀을 선택하는 어드레스 기간과, 선택한 셀을 점등하는 유지 방전 기간을 갖는다.

리세트 기간에서는, 어드레스 전극에 0V를 인가한 상태에서, Y 전극에 정전압 +Vs를 인가한 상태에서, X 전극에 0V로부터 부전압으로 서서히 저하되는 전압을 인가한다. 그 후, X 전극에 부전압을 인가한 상태에서, Y 전극에 정전압으로부터 Vw까지 상승하는 전압을 인가한다. 이것에 의해, 모든 셀의 유전체층 상에 벽전압 이 형성된다. 이 동작을 리세트 기입이라고 하고, Y 전극에 인가되는 정전압으로부터 Vw까지 상승하는 전압을 리세트 기입 펄스라고 한다. 그 후, X 전극에 전극 +Vs를 인가하고, Y 전극에 인가하는 전압을 0V로 한 후, -Vs까지 서서히 저하되는 전압을 인가한다. 이에 의해, 모든 셀에 형성된 벽전하는 거의 소거된다. 이 동작을 리세트 소거라고 하고, Y 전극에 인가되는 0V로부터 -Vs까지 서서히 저하되는 전압을 리세트 소거 펄스라고 한다. 또한, 리세트 소거 펄스의 최종 전압(여기에서는 -Vs)은, 잔류 벽전하량에 관계된다. 임의의 벽전하량을 잔류시킴으로써, 다음으로 어드레스 방전을 위해 인가하는 전압을 저감할 수 있으므로, 리세트 소거 펄스의 최종 전압은 적절히 설정된다.

어드레스 기간에서는, X 전극에 전압 +Vs를 인가하고, Y 전극에 전압 Vsc를 인가한 상태에서, Y 전극에 전압 -Vy의 스캔 펄스를 순차적으로 인가하고, 스캔 펄스의 인가에 따라, 표시하는 셀의 어드레스 전극에 전압 Va의 어드레스 펄스를 인가한다. 이것에 의해, 스캔 펄스와 어드레스 펄스가 동시에 인가된 셀의 Y 전극과 어드레스 전극 사이에서 어드레스 방전이 발생하고, 그것을 트리거로서 그 셀의 X 전극과 Y 전극 사이에서의 어드레스 방전이 발생하고, X 전극의 유전체층 상에 마이너스의 벽전하가, Y 전극의 유전체층 상에 플러스의 벽전하가 형성된다. 어드레스 방전이 발생하지 않았던 셀에서는, 벽전하는 형성되지 않는다. 모든 Y 전극에 순차적으로 스캔 펄스를 인가하여 이러한 동작을 행하면, 모든 셀에서 점등하는 셀이 선택된다.

유지 방전 기간에는, 먼저, X 전극에 -Vs의 서스테인 펄스를, Y 전극에 +Vs 의 서스테인 펄스를 인가하면, 어드레스 방전이 발생한 셀에서는 벽전하에 의한 전압이 중첩되어 유지 방전이 발생하고, X 전극의 유전체층 상에 플러스의 벽전하가, Y 전극의 유전체층 상에 마이너스의 벽전하가 형성되어 최초의 유지 방전이 종료된다. 어드레스 방전이 발생하지 않은 셀에서는, 벽전하가 형성되어 있지 않기 때문에, 유지 방전은 발생하지 않는다. 다음으로, X 전극에 +Vs의 서스테인 펄스를, Y 전극에 -Vs의 서스테인 펄스를 인가하면, 앞의 유지 방전이 발생한 셀에서는 벽전하에 의한 전압이 중첩되어 유지 방전이 발생하고, X 전극의 유전체층 상에 마이너스의 벽전하가, Y 전극의 유전체층 상에 플러스의 벽전하가 형성된다. 이하, 극성을 바꿔 X 전극과 Y 전극에 서스테인 펄스를 인가함으로써, 유지 방전이 계속된다.

도 2에 도시한 구동 파형에서는, X 전극 및 Y 전극에 플러스 마이너스의 전압이 인가되어 있다. 도 2에 도시한 구동 파형이 사용되기 이전은, X 전극 및 Y 전극의 한쪽에만 전극 2Vs의 서스테인 펄스를 인가하여 유지 방전을 발생시키고 있었다. 예를 들면, Vs는 90V이며, 2Vs는 180V로 된다. 이러한 고전압을 발생시키는 전원 회로를 실현하기 위해서는, 내압이 큰 구동 소자를 사용할 필요가 있었다. 그에 반해, 도 2에 도시한 구동 파형을 사용하면, 전원 회로를 소형으로 할 수 있다.

또한, 도 2에 도시한 구동 파형에서는, 리세트 기간에서, X 전극 및 Y 전극에 전압이 서서히 변화하는 펄스를 인가하고 있다. 도 2에 도시한 구동 파형이 사용되기 이전에는, 전압이 급격하게 변화하는 펄스를 인가하고 있었다. 그 때문에, 리세트 기간에 모든 셀에서 큰 방전이 발생하고, 그것에 수반하여 모든 셀이 큰 강 도로 발광하여, 표시 콘트라스트를 저하시키고 있었다. 이에 반해, 도 2에 도시한 구동 파형을 사용하면, 리세트 기간에 모든 셀에서 발생하는 방전의 강도를 저감시켜, 표시 콘트라스트를 향상시킬 수 있다.

이상과 같이, X 전극에는 항상 동일한 전압이 인가되므로, X 전극 구동 회로(11)는, 모든 X 전극을 공통으로 구동한다. Y 전극에는 개별적으로 스캔 펄스를 인가할 필요가 있으므로, Y 전극 구동 회로(12)는, 각 Y 전극에 개별적으로 전압을 인가하는 스캔 드라이버와, 스캔 드라이버의 전원 단자에 각종의 전압을 공급하는 회로를 갖는다. 마찬가지로, 각 어드레스 전극에도 개별적으로 전압을 인가할 필요가 있으므로, 어드레스 전극 구동 회로(13)는, 각 어드레스 전극에 개별적으로 전압을 인가하는 병렬 드라이버와, 병렬 드라이버의 전원 단자에 소정의 전압을 공급하는 회로를 갖는다.

전술한 바와 같이, 본 발명은, 스캔 펄스가 인가되는 전극의 구동 회로, 즉 Y 전극 구동 회로의 개량에 관한 것이다.

도 3은, 도 1의 PDP 장치에서, 도 2의 구동 파형에 따라서 Y 전극에 전압을 인가하는 Y 전극 구동 회로(12)의 구성을 도시하는 도면이다. 참조 부호(Sn)로 나타내는 부분은, 스캔 드라이버의 일부로서, 1개의 Y 전극을 구동하는 서브 드라이버이다. 스캔 드라이버는, 구동하는 Y 전극의 개수만큼의 서브 드라이버를 갖고, 모든 서브 드라이버의 고전위측 전원 단자(VDH) 및 저전위측 전원 단자(VDL)는, 각각 공통으로 접속된다. 도 3의 다른 부분은, 서브 드라이버의 고전위측 전원 단자(VDH) 및 저전위측 전원 단자(VDL)에, 동작에 따른 전압을 공통으로 공급한다.

구체적으로는, 서브 드라이버(Sn)는, 직렬로 접속된 제1 및 제2 스위칭 소자(SW1 및 SW2)와, 제1 스위칭 소자(SW1)와 나란히 접속된 제1 다이오드(D1)와, 제2 스위칭 소자(SW2)와 나란히 접속된 제2 다이오드(D2)를 갖는다. 제1 스위칭 소자(SW1)의 저전위측 전원 단자와 제2 스위칭 소자(SW2)의 고전위측 전원 단자가 접속되고, 그 접속 노드가 각 Y 전극에 접속된다. 제1 스위칭 소자(SW1)의 고전위측 전원 단자(VDH)는, 다른 서브 드라이버의 제1 스위칭 소자(SW1)의 고전위측 전원 단자(VDH)와 공통으로 접속된다. 또한, 제2 스위칭 소자(SW2)의 저전위측 전원 단자(VDL)는, 다른 서브 드라이버의 제2 스위칭 소자(SW2)의 저전위측 전원 단자(VDL)와 공통으로 접속된다. 이하, 서브 드라이버(Sn)의 제1 스위칭 소자(SW1)의 고전위측 전원 단자(VDH)를, 서브 드라이버의 고전위측 전원 단자(VDH)와, 서브 드라이버(Sn)의 제2 스위칭 소자(SW2)의 저전위측 전원 단자(VDL)를, 서브 드라이버의 저전위측 전원 단자(VDL)라고 한다.

서브 드라이버의 고전위측 전원 단자(VDH)는, 전압 Vsc의 전원에 접속된다.

서브 드라이버의 저전위측 전원 단자(VDL)는, 스위치(SW3)와 다이오드(D3)를 통하여 전압 +Vs의 전원에 접속된다. 스위치(SW3)와 다이오드(D3)의 접속 노드는, 커패시터(C1)와 스위치(SW6)를 통하여 그라운드(GND)에 접속된다. 커패시터(C1)와 스위치(SW6)의 접속 노드는, 스위치(SW5)와 저항(R1)을 통하여 전압 Vs의 전원에 접속된다.

서브 드라이버의 저전위측 전원 단자(VDL)는, 스위치(SW4)와 다이오드(D4)를 통하여 전압 -Vs의 전원에 접속된다. 스위치(SW4)와 병렬로, 직렬로 접속된 스위 치(SW9) 및 저항(R2)이 설치된다. 스위치(SW4)와 다이오드(D4)의 접속 노드는, 커패시터(C3)와 스위치(SW8)를 통하여 그라운드(GND)에 접속된다. 커패시터(C3)와 스위치(SW8)의 접속 노드는, 커패시터(C2)와 스위치(SW7)를 통하여 전압 V2의 전원에 접속된다. 커패시터(C2)와 스위치(SW7)의 접속 노드는, 스위치(SW10)를 통하여 그라운드(GND)에 접속된다.

스위치(SW1-SW10)는, 파워 MOSFET나 IGBT 등으로 실현된다

이하, 도 3의 종래의 Y 전극 구동 회로(12)에서 도 2의 구동 파형을 인가할 때의 동작을 설명한다.

리세트 기간에서, 리세트 기입 펄스를 인가할 때에는, 스위치(SW6)를 온(ON)하여 커패시터(C1)에 전압 Vs(90V)를 충전한 후, SW6를 오프(OFF)한 상태에서, 스위치(SW3 및 SW5)를 온 상태로 한다. 이에 의해, 커패시터(C1) 한쪽의 단자의 전압이 GND로부터 V1(210V)로 변화하기 때문에, 커패시터(C1)의 한쪽의 단자의 전압이 V1+Vs(210V+90V=300V)로 되어, 이 전압 V1+Vs가 스위치(SW3), 및 다이오드(D2)를 통하여, Y 전극 Yn에 공급된다. 도 3에서의 점선은, 이때의 전류 경로를 도시한다. 전류 경로에는 저항(R1)이 설치되어 있기 때문에, Y 전극(Yn)의 전압은 서서히 상승한다.

도 4는, 리세트 소거 펄스를 인가할 때의 전류 경로를 도시한다. 리세트 소거 펄스를 인가할 때에는, 스위치(SW2 및 SW9)를 온으로 한다. 이것에 의해, Y 전극 Yn은, 스위치(SW2, SW9) 및 다이오드(D4)를 통하여 전압 -Vs의 전원에 접속된다. 전류 경로에는 저항(R2)이 설치되어 있기 때문에, Y 전극 Yn의 전압은 서서히 강하된다. 또한, 이때 스위치(SW7 및 SW8)를 온으로 해 둔다.

리세트 기간 중에는, 커패시터(C2)에는 전압 V2가, 커패시터(C3)에는 전압 Vs가 충전되어 있다. 어드레스 기간에서, 스위치(SW7 및 SW8)를 오프하고, 스위치(SW10)를 온하면, 스위치(SW4)와 커패시터(C3)의 접속 노드의 전압은, -Vy(-(V2+Vs))으로 된다. 스위치(SW3 및 SW9)를 오프하고, 스위치(SW4)를 온하면, 전압 -Vy가 서브 드라이버의 저전위측 전원 단자(VDL)에 공급된다. 서브 드라이버의 고전위측 전원 단자(VDH)에는, 전압 Vsc가 공급되어 있다. 스캔 펄스를 인가하지 않은 때에는, 스위치(SW1)를 온으로 하고, SW2를 오프로 하고, 스캔 펄스를 인가할 때에는, 스위치(SW1)를 오프로 하고, SW2를 온으로 한다.

서스테인 기간에서는, 스위치(SW2, SW6 및 SW8)를 온한 상태에서, 스위치(SW3와 SW4)를 교대로 온 함으로써, 전압 +Vs와 -Vs를 교대로 공급한다.

도 3 및 도 4의 종래의 Y 전극 구동 회로에서는, 스위치(SW9)는, 파워 MOSFET나 IGBT로 구성되지만, 동작의 기준 전압을 -Vs로 할 필요가 있다. 제어 회로로부터 출력되는 각 스위치의 제어 신호는, 그라운드 기준의 신호이다. 그 때문에, 스위치(SW9)를 동작시키는 드라이브 회로는, 그라운드 기준의 신호를 받아, -Vs 기준의 신호를 출력할 필요가 있다. 이것은, 스위치(SW1∼SW4)에 대해서도 마찬가지이다. 그 때문에, 스위치(SW9)의 드라이브 회로는, 그라운드 기준의 신호를 -Vs 기준의 신호로 변환하는 레벨 변환 회로를 갖거나, 포토커플러 등을 가질 필요가 있어, 고가의 회로이었다.

또한, 도 3 및 도 4의 종래의 Y 전극 구동 회로에서는, 210V의 전압 V1을 공급할 필요가 있어, 전압 V1을 공급하는 전원 회로가 고가로 된다는 문제가 있었다.

본 발명은, PDP 장치의 Y 전극 구동 회로 및 전원 회로의 비용을 저감하는 것을 목적으로 한다.

상기 목적을 실현하기 위해, 본 발명의 제1 양태의 플라즈마 디스플레이 장치는, 서브 드라이버의 고전위측 전원 단자(VDH)와 저전위측 전원 단자(VDL)와의 사이에 커패시터를 접속하고, 종래 회로에서, 리세트 소거 펄스의 전류가 흐르는 스위치(SW9)를 삭제하고, 그것에 대응하는 스위치를, 서브 드라이버의 고전위측 전원 단자(VDH)와 그라운드 단자 사이에 설치한다.

즉, 본 발명의 제1 양태의 플라즈마 디스플레이 장치는, 플라즈마 디스플레이 패널의 전극에, 부극성의 스캔 펄스와, 서스테인 펄스와, 정극성(+)과 부극성(-)의 리세트 펄스를 인가하는 전극 구동 회로를 구비하는 플라즈마 디스플레이 장치로서, 상기 전극 구동 회로는, 직렬로 접속된 제1 및 제2 스위칭 소자와, 상기 제1 스위칭 소자와 나란히 접속된 제1 다이오드와, 상기 제2 스위칭 소자와 나란히 접속된 제2 다이오드를 갖는 복수의 드라이버를 구비하고, 각 드라이버의 상기 제1 스위칭 소자의 저전위측 단자와 상기 제2 스위칭 소자의 고전위측 단자와의 접속 노드가 각 제1 전극에 접속된 스캔 드라이버와, 상기 제1 스위칭 소자의 고전위측 단자와 상기 제2 스위칭 소자의 저전위측 단자 사이에 접속된 커패시터와, 상기 제2 스위칭 소자의 저전위측 단자에, 상기 리세트 펄스의 정극성과 부극성의 전압과, 상기 스캔 펄스의 전압에 관계되는 복수의 전압을 선택적으로 공급하는 전압 공급 회로와, 상기 제1 스위칭 소자의 고전위측 단자와 그라운드 단자 사이에 직렬로 접속된 마이너스 리세트 스위치 및 저항을 구비하고, 부극성의 상기 리세트 펄스는, 상기 커패시터에 상기 리세트 펄스의 부극성의 전압을 충전한 상태에서, 상기 마이너스 리세트 스위치를 도통하여, 상기 제1 스위칭 소자의 고전위측 단자를 그라운드 단자에 접속함으로써 인가되는 것을 특징으로 한다.

본 발명의 제1 양태의 플라즈마 디스플레이 장치에서는, 리세트 소거 펄스의 전류가 흐르는 스위치가 제1 스위칭 소자(서브 드라이버)의 고전위측 전원 단자(VDH)와 그라운드 단자 사이에 설치되기 때문에, 이 스위치는 그라운드 기준으로 동작하고, 이 스위치는 드라이버 회로의 구성이 간단하게 되어, 비용을 저감할 수 있다.

마이너스 리세트 스위치와 서브 드라이버의 고전위측 단자와의 사이에 정전압 다이오드를 설치하는 것이 바람직하다. 이것에 의해, 부극성의 리세트 펄스의 최종 전압을, 정전압 다이오드의 전압치에 의해 설정할 수 있다.

본 발명의 제2 양태의 플라즈마 디스플레이 장치는, 서브 드라이버의 고전위측 전원 단자(VDH)와 저전위측 전원 단자(VDL)와의 사이에 커패시터를 접속하고, 리세트 기입 펄스를, 종래 회로와 마찬가지의 경로로 인가한 후, 제1 스위칭 소자를 온하여, 리세트 기입 펄스의 전압에 커패시터에 충전된 전압을 중첩한 전압을 제1 스위칭 소자를 통하여 전극에 인가한다.

즉, 본 발명의 제2 양태의 플라즈마 디스플레이 장치는, 플라즈마 디스플레이 패널의 전극에, 부극성의 스캔 펄스와, 서스테인 펄스와, 정극성과 부극성의 리세트 펄스를 인가하는 전극 구동 회로를 구비하는 플라즈마 디스플레이 장치로서, 상기 전극 구동 회로는, 직렬로 접속된 제1 및 제2 스위칭 소자와, 상기 제1 스위칭 소자와 나란히 접속된 제1 다이오드와, 상기 제2 스위칭 소자와 나란히 접속된 제2 다이오드를 갖는 복수의 드라이버를 구비하고, 각 드라이버의 상기 제1 스위칭 소자의 저전위측 단자와 상기 제2 스위칭 소자의 고전위측 단자와의 접속 노드가 각 제1 전극에 접속된 스캔 드라이버와, 상기 제1 스위칭 소자의 고전위측 단자와 상기 제2 스위칭 소자의 저전위측 단자 사이에 접속된 커패시터와, 상기 제2 스위칭 소자의 저전위측 단자에, 상기 리세트 펄스의 정극성과 부극성의 전압과, 상기 스캔 펄스의 전압에 관계되는 복수의 전압을 선택적으로 공급하는 전압 공급 회로 를 구비하고, 상기 전압 공급 회로는, 상기 저 리세트 전압를 공급하는 경로에 저항을 구비하고, 정극성의 상기 리세트 펄스는, 상기 커패시터에 상기 서스테인 펄스의 부극성의 전압을 충전한 후에, 상기 전압 공급 회로가 상기 리세트 펄스의 정극성의 전압보다 낮은 저 리세트 전압을 상기 제2 스위칭 소자의 저전위측 단자에 공급한 상태에서, 제1 단계와 제2 단계의 2 단계로 인가되고, 상기 제1 단계에서는, 상기 제2 스위칭 소자를 도통하여, 저 리세트 전압을 상기 전극에 인가하고, 상기 제2 단계에서는, 상기 제2 스위칭 소자를 차단한 후, 상기 제1 스위칭 소자를 도통하여, 상기 커패시터의 전압을 상기 저 리세트 전압에 중첩하여 상기 전압에 인가하는 것을 특징으로 한다.

본 발명에 따르면, 제1 단계에서 종래예와 동일한 경로로 저 리세트 전압을 인가하고, 제2 단계에서, 저 리세트 전압에 커패시터에 충전된 전압을 중첩한 전압을, 제1 스위칭 소자를 통하여 전극에 인가한다. 이것에 의해, 종래보다 낮은 저 리세트 전압을 공급하여, 종래예와 동일한 리세트 기입 전압을 전극에 인가할 수 있다.

이하, 본 발명의 실시예의 PDP 장치를 설명한다. 실시예의 PDP 장치는, 종래예와 비교하여, Y 전극 구동 회로의 구성만이 서로 다르고, 다른 부분은 종래예와 마찬가지의 구성을 갖는다.

도 5는, 본 발명의 실시예의 PDP 장치의 Y 전극 구동 회로의 구성을 도시하 는 도면이다. 도 3과 비교하여 명백하게 알 수 있는 바와 같이, 서브 드라이버(Sn)의 고전위측 단자(VDH)와 저전위측 단자(VDL) 사이에 커패시터(C4)가 접속되어 있는 것, 및 리세트 소거 펄스를 인가할 때에 온하는 스위치(SW9) 및 그것에 직렬로 접속된 저항(R2)이 제외되고, 서브 드라이버(Sn)의 고전위측 단자(VDH)와 그라운드(GND) 사이에, 제너 다이오드(D5)와 스위치(SW11)와 저항(R12)이 직렬로 접속되어 있는 것이, 종래예의 Y 전극 구동 회로와 서로 다르다. 스위치(SW11)는, 드라이브 회로(21)에 의해 구동된다. 이하, 종래예와 서로 다른 점에 대해서만 설명한다.

도 5의 회로에서, 리세트 소거 펄스를 인가하기 전에, 스위치(SW4)를 온한다. 이것에 의해, 커패시터(C4)에는, -(Vs+V2)와 Vsc의 전압 차분의 전압 Vs+V2+Vsc가 충전된다. 리세트 소거 펄스를 인가할 때에는, 스위치(SW4)를 오프한 후에, 스위치(SW2 및 SW11)를 온한다. 이것에 의해, 도 5에서 파선으로 도시하는 바와 같은 전류 경로가 형성되고, Y 전극의 전압이 서서히 저하된다. 서브 드라이버(Sn)의 고전위측 단자(VDH)의 전압은, 최종적으로는 그라운드(GND) 전위까지 저하되고, 그것에 따라 서브 드라이버(Sn)의 저전위측 단자(VDL)의 전압은, -(Vs+V2+Vsc)의 전압에 제너 다이오드(D5)의 전압분을 더한 전압까지 강하하고, 그것이 스위치(SW2)를 통하여 Y 전극에 인가된다. 예를 들면, V2가 20V, Vs가 90V, Vsc가 10V, D5가 15V의 제너 다이오드라고 하면, 리세트 소거 펄스는 -105V까지 강하한다.

리세트 소거 펄스의 최종 전압은, 리세트 기간 종료 시의 잔류 벽전하량을 규정한다. 잔류 벽전하량에 의한 전압은, 어드레스 방전을 발생하기 위해 각 전극에 인가되는 전압에 관계되며, 동작 마진 등을 고려하여 잔류 벽전하량을 최적의 양으로 설정할 필요가 있다. 따라서, 제너 다이오드의 강하 전압을 선택함으로써, 원하는 양의 잔류 벽전하가 형성되도록 한다.

상기한 바와 같이, 스위치(SW11)는, 그라운드 기준의 신호로 구동되므로, 그 드라이브 회로(21)도 그라운드 기준의 신호를 출력하면 되어, 구성이 간단하다.

도 6은, 실시예의 Y 전극 구동 회로에서, 리세트 기입 펄스를 인가하는 경우의 전류 경로를 도시하는 도면이고, 도 7은 Y 전극 구동 회로로부터의 출력 파형(인가 전압 파형)과 스위치 동작을 도시하는 도면이다. 도 6에 도시하는 바와 같이, 리세트 기입 펄스의 인가는, 제1 단계(T1)와 제2 단계(T2)로 구성된다.

스위치(SW4)는, 리세트 기입 펄스를 인가하는 동안 오프한다.

먼저, 스위치(SW1, SW2 및 SW5)를 오프하고, 스위치(SW6)를 온한 상태에서, 스위치(SW3)를 온한다. 이것에 의해, 전압 +Vs(90V)가, 스위치(SW3) 및 다이오드(D2)를 통하여, Y 전극에 인가된다.

다음의 제1 단계 T1에서는, 스위치(SW6)를 오프함과 함께, 스위치(SW5)를 온한다. 이것에 의해, 커패시터(C1)의 단자의 전압이 그라운드(GND)로부터 V1(120V)로 변화하므로, 스위치(SW3)와 커패시터(C1)의 접속 노드의 전압은, 전압 +Vs(90V)에 전압 V1(120V)을 중첩한 전압 V1+Vs(210V)로 된다. 이 전압 V1+Vs가, 스위치(SW3) 및 다이오드(D2)를 통하여 Y 전극에 인가된다. 이때, 전압 V1의 전원과 스위치(SW5) 사이에는 저항(R1)이 접속되어 있으므로, Y 전극의 전압은 서서히 전 압 V1+Vs(210V)까지 상승한다.

제1 단계 T1에서, Y 전극의 전압이 V1+Vs까지 상승했을 때, 일단 스위치(SW5)를 오프하고, 스위치(SW6)를 온한 후, 다시 스위치(SW5)를 온하고, 스위치(SW6)를 오프한다. 이것에 의해, 커패시터(C1)에 전압 +Vs가 재차 충전된다. 이때, 스위치(SW3)와 커패시터(C1)의 접속 노드의 전압은, 전압 Vs까지 저하되지만, 출력 전압은 V1+Vs(210V)를 유지한다.

다음의 제2 단계 T2에서는, 스위치(SW3)를 온한 상태에서, 스위치(SW1)를 온한다. 이 때, 커패시터(C4)의 서브 드라이버(Sn)의 저전위측 단자(VDL)의 전압은, Vs(90V)로부터 Vs+V1(210V)으로 변화한다. 여기에서, 상기한 바와 같이 커패시터(C4)에는 Vs+V2+Vsc=V1(120V)의 전압이 충전되어 있다. 그 때문에, 커패시터(C4)의 서브 드라이버(Sn)의 고전위측 단자(VDH)의 전압은, Vs+V1(210V)으로부터 Vs+V1+V1(330V)으로 변화하며, 이 전압이 스위치 (SW1)를 통하여 Y 전극에 인가된다. 이 경우에도, 전압은 서서히 상승한다.

이상, 본 발명의 실시예를 설명하였지만, 본 발명은, 실시예의 PDP 장치뿐만 아니라, 2 전극형 PDP 장치나, X 전극과 Y 전극의 사이를 모두 표시 라인으로서 이용하는 ALIS 방식의 PDP 장치 등에도 적용 가능하다.

본 발명의 제1 양태에 따르면, 리세트 소거 펄스의 전류가 흐르는 스위치가 그라운드 기준으로 동작하기 때문에, 드라이버 회로의 구성이 간단해지고, 비용을 저감할 수 있다.

본 발명의 제2 양태에 따르면, 종래예보다 낮은 리세트 전압을 공급하여, 종래예와 동일한 리세트 기입 전압을 전극에 인가할 수 있고, 전원 회로의 비용을 저감할 수 있다.

본 발명에 의해, PDP 장치의 비용을 저감할 수 있고, 저비용의 PDP 장치를 실현할 수 있으므로, PDP 장치의 이용 범위를 넓힐 수 있다.

도 1은 플라즈마 디스플레이(PDP) 장치의 전체 구성을 도시하는 도면.

도 2는 PDP 장치의 구동 파형을 도시하는 도면.

도 3은 종래의 구동 회로의 구성을 도시하는 도면.

도 4는 종래의 구동 회로의 구성을 도시하는 도면.

도 5는 본 발명의 실시예의 PDP 장치의 구동 회로의 구성을 도시하는 도면.

도 6은 실시에의 구동 회로에서의 전류 경로를 도시하는 도면.

도 7은 실시예의 구동 회로에 의한 인가 전압 파형과 스위치 동작을 도시하는 도면.

<도면의 주요부분에 대한 부호의 설명>

10: 플라즈마 디스플레이 패널

11: X 전극 구동 회로

12: Y 전극 구동 회로

13: 어드레스 드라이버

21: 드라이버

Sn: 서브 드라이버

Claims

플라즈마 디스플레이 패널의 전극에, 부극성의 스캔 펄스와, 서스테인 펄스와, 정극성과 부극성의 리세트 펄스를 인가하는 전극 구동 회로를 구비하는 플라즈마 디스플레이 장치로서,

상기 전극 구동 회로는,

직렬로 접속된 제1 및 제2 스위칭 소자와, 상기 제1 스위칭 소자와 나란히 접속된 제1 다이오드와, 상기 제2 스위칭 소자와 나란히 접속된 제2 다이오드를 갖는 복수의 드라이버를 구비하고, 각 드라이버의 상기 제1 스위칭 소자의 저전위측 단자와 상기 제2 스위칭 소자의 고전위측 단자와의 접속 노드가 상기 전극의 각각에 접속된 스캔 드라이버와,

직렬로 접속된 제3 및 제4 스위칭 소자와, 상기 제3 스위칭 소자와 나란히 접속된 제3 다이오드와, 상기 제4 스위칭 소자와 나란히 접속된 제4 다이오드를 갖고, 상기 제3 스위칭 소자의 저전위측 단자와 상기 제4 스위칭 소자의 고전위측 단자의 접속 노드가 상기 제2 스위칭 소자의 저전위측 단자에 접속되어, 상기 제2 스위칭 소자 또는 상기 제2 다이오드를 통해 상기 서스테인 펄스를 공급하는 서스테인 드라이버와,

상기 제2 스위칭 소자의 저전위측 단자에, 시간의 경과에 따라 전압 값이 증대하는 파형의 제1 파형 전압을 인가하고, 상기 제1 파형 전압에, 상기 제1 스위칭 소자의 고전위측과 상기 제2 스위칭 소자의 저전위측 단자의 사이의 전압을 중첩시킨 제1 파형의 중첩 전압을, 상기 제1 스위칭 소자의 고전위측 단자에 발생시키는 정극성 리세트 펄스 발생 회로

를 갖고,

상기 제1 스위칭 소자를 온(on), 상기 제2 스위칭 소자를 오프(off)로 하여, 상기 제1 파형의 중첩 전압을 상기 제1 스위칭 소자를 통하여 상기 전극에 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
삭제
삭제
삭제
삭제
제1항에 있어서,

상기 제1 스위칭 소자의 고전위측과 상기 제2 스위칭 소자의 저전위측 단자의 사이의 전압은, 상기 제1 스위칭 소자의 고전위측 단자와 상기 제2 스위칭 소자의 저전위측 단자의 사이에 용량성 소자를 배치하고, 상기 용량성 소자에 충전시킨 전압인 것을 특징으로 하는 플라즈마 디스플레이 장치.