KR100634683B1 - 플라즈마 표시장치 - Google Patents

플라즈마 표시장치 Download PDF

Info

Publication number
KR100634683B1
KR100634683B1 KR1020050043879A KR20050043879A KR100634683B1 KR 100634683 B1 KR100634683 B1 KR 100634683B1 KR 1020050043879 A KR1020050043879 A KR 1020050043879A KR 20050043879 A KR20050043879 A KR 20050043879A KR 100634683 B1 KR100634683 B1 KR 100634683B1
Authority
KR
South Korea
Prior art keywords
scan
voltage
sustain
plasma display
node
Prior art date
Application number
KR1020050043879A
Other languages
English (en)
Inventor
옥치연
이양근
김성익
장호철
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050043879A priority Critical patent/KR100634683B1/ko
Priority to US11/325,412 priority patent/US7667696B2/en
Priority to EP06001533A priority patent/EP1727115A3/en
Application granted granted Critical
Publication of KR100634683B1 publication Critical patent/KR100634683B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2946—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by introducing variations of the frequency of sustain pulses within a frame or non-proportional variations of the number of sustain pulses in each subfield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 EMI의 발생을 방지할 수 있는 플라즈마 표시장치에 관한 것이다.
본 발명에 따른 플라즈마 표시장치는 화상을 표시하기 위한 플라즈마 디스플레이 패널; 및 상기 플라즈마 디스플레이 패널의 스캔전극에 공급되는 다수의 구동전압 중 부극성의 스캔전압에 의해 발생되는 고주파 전류의 픽킹 성분을 필터링하여 상기 필터링 된 부극성의 스캔전압을 포함한 다수의 구동전압을 상기 플라즈마 디스플레이 패널의 스캔전극에 공급하는 스캔 구동부를 포함한다.

Description

플라즈마 표시장치{PLASMA DISPLAY DEVICE}
도 1은 플라즈마 디스플레이 패널에서 256 계조를 구현하기 위한 8 비트 디폴트 코드의 서브필드 패턴을 나타내는 도면이다.
도 2는 통상적인 플라즈마 디스플레이 패널의 구동파형을 나타내는 파형도이다.
도 3은 종래의 플라즈마 디스플레이 패널의 스캔 구동부를 나타내는 도면이다.
도 4는 종래의 플라즈마 표시장치에서 스캔펄스에 의해 어드레스기간 동안 발생되는 EMI를 나타내는 도면이다.
도 5는 본 발명의 실시 예에 따른 플라즈마 표시장치를 나타내는 도면이다.
도 6은 도 5에 도시된 플라즈마 디스플레이 패널의 스캔 구동부를 나타내는 도면이다.
도 7은 본 발명의 플라즈마 표시장치에서 어드레스기간 동안 발생되는 EMI를 나타내는 도면이다.
도 8은 본 발명의 표시장치에 의해 EMI의 발생이 방지되는 주파수 대역을 나타내는 도면이다.
< 도면의 주요 부분에 대한 부호의 설명 >
6, 56 : 서스테인펄스 공급부 8, 58 : 셋업전압 공급부
10, 60 : 셋다운전압 공급제어부 12, 62 : 스캔전압 공급부
14, 64 : 스캔 기준전압 공급부 16, 66 : 스캔 IC
18, 68 : 에너지 회수/공급부 20, 70 : 서스테인전압 공급부
22, 72 : 기저전압 공급부 32 : PDP
34 : 방전셀 36 : 데이터 구동부
38 : 스캔 구동부 40 : 서스테인 구동부
42 : 타이밍 콘트롤러 44 : 구동전압 발생부
74 : 필터부
본 발명은 플라즈마 표시장치에 관한 것으로, 특히 EMI의 발생을 방지할 수 있는 플라즈마 표시장치에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel; 이하 "PDP"라 함)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시한다. 이러한, PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.
도 1은 플라즈마 디스플레이 패널에서 256 계조를 구현하기 위한 8 비트 디폴트 코드의 서브필드 패턴을 나타내는 도면이다.
도 1을 참조하면, PDP는 화상의 계조를 구현하기 위해 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동한다. 각 서브필드는 전화면을 초기화시키기 위한 리셋기간, 스캔라인을 선택하고 선택된 스캔라인에서 방전셀을 선택하기 위한 어드레스기간 및 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 리셋기간(RP), 어드레스기간(AP) 및 서스테인기간(SP)으로 나누어진다. 이때, 각 서브필드의 리셋기간(RP)과 어드레스기간(AP)은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
도 2는 일반적인 PDP의 구동파형을 나타내는 도면이다.
도 2를 참조하면, 서브필드(SF) 각각은 전화면의 방전셀들을 초기화하기 위한 리셋기간(RP), 방전셀을 선택하기 위한 어드레스기간(AP) 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인기간(SP)을 포함한다.
리셋기간(RP)에 있어서, 셋업기간(SU)에는 모든 스캔전극들(Y)에 상승 램프 파형(PR)이 동시에 인가된다. 이 상승 램프파형(PR)에 의해 전화면의 셀들 내에는 미약한 방전(셋업방전)이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간(SD)에는 상승 램프파형(PR)이 인가된 후, 상승 램프파형(PR)의 피크전압보다 낮은 정극성(+)의 서스테인전압(Vs)에서 부극성의 스캔전압(-Vy)까지 소정의 기울기로 하강하는 하강 램프파형(NR)이 스캔전극들(Y)에 동시에 인가된다. 하강 램프파형(NR)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시켜 전화면의 셀들 내에 어드레스방전에 필요한 벽전하를 균일하게 잔류시킨다.
어드레스기간(AP)에는 부극성(-)의 스캔펄스(SCNP)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들에 정극성(+)의 데이터펄스(DP)가 인가된다. 이 스캔펄스(SCNP)와 데이터펄스(DP)의 전압차와 리셋기간(RP)에 생성된 벽전압이 더해지면서 데이터펄스(DP)가 인가되는 셀 내에는 어드레스방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.
한편, 셋다운기간(SD)과 어드레스기간(AP) 동안에 서스테인전극들(Z)에는 정극성(+)의 서스테인전압(Vs)이 인가된다.
서스테인기간(SP)에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(SUSP)가 인가된다. 그러면, 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(SUSP)가 더해지면서 매 서스테인펄스(SUSP)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 면방전 형태로 서스테인방전이 일어난다. 여기서, 서스테인펄스들(SUSP)은 서스테인전압(Vs)과 동일한 전압값을 갖는다.
이와 같은 PDP의 구동파형들 중 스캔전극들(Y)에 공급되는 스캔 구동파형은 도 3에 도시된 플라즈마 디스플레이 패널의 스캔 구동부에 의해 형성된다.
도 3은 종래 PDP의 스캔 구동부를 나타내는 도면이다.
도 3을 참조하면, 종래의 스캔 구동부는 스캔전극(Y) 및 서스테인전극(Z)을 가지는 패널 커패시터(Cp), 서스테인펄스 공급부(6), 셋업전압 공급부(8), 셋다운전압 공급제어부(10), 스캔전압 공급부(12), 스캔 기준전압 공급부(14), 스캔 집적회로(Intergrated Circuit; 이하 "IC" 라 함)(16), 제 5 스위치(SW5) 및 제 7 스위치(SW7)를 포함한다.
패널 커패시터(Cp)는 PDP의 스캔전극(Y)과 서스테인전극(Z) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다. 이러한, 패널 커패시터(Cp)는 서로 반대 극성을 가지는 서스테인전압에 의해 서스테인 방전을 발생한다.
서스테인펄스 공급부(6)는 서스테인전압레벨(Vs) 및 기저전압레벨(GND)을 갖는 서스테인펄스(SUSP)를 서스테인기간(SP) 동안 스캔전극들(Y1 내지 Yn)에 공급하기 위해 서스테인전압(Vs) 및 기저전압(GND)을 발생한다. 또한, 서스테인펄스 공급부(6)는 서스테인기간(SP) 동안 PDP에서 방전에 기여하지 않은 무효전력의 에너지를 패널 커패시터(Cp)로부터 회수함과 아울러 회수된 에너지를 스캔전극들(Y1 내지 Yn)에 공급한다. 이를 위해, 서스테인펄스 공급부(6)는 에너지 회수/공급부(18), 서스테인전압 공급부(20) 및 기저전압 공급부(22)를 포함한다. 이러한, 서스테인펄스 공급부(6)는 에너지 회수회로 사용된다.
에너지 회수/공급부(18)는 서스테인기간(SP) 동안 PDP에서 방전에 기여하지 않은 무효전력의 에너지를 패널 커패시터(Cp)로부터 회수함과 아울러 회수된 에너지를 패널 커패시터(Cp)에 공급한다. 이러한, 에너지 회수/공급부(18)는 회수된 에너지를 저장하기 위한 소스 커패시터(Cs), 소스 커패시터(Cs)와 서스테인전압 공급부(20) 및 기저전압 공급부(22) 사이의 제 2 노드(N2) 사이에 접속된 인덕터(L), 소스 커패시터(Cs)에 저장된 에너지를 패널 커패시터(Cp)에 공급하기 위한 전류패스를 형성하기 위해 소스 커패시터(Cs)와 인덕터(L) 사이에 직렬로 접속된 제 1 스위치(SW1) 및 제 1 다이오드(D1), 패널 커패시터(Cp)로부터 방전에 기여하지 않은 무효전력의 에너지를 회수하기 위한 전류패스를 형성하기 위해 제 1 다이오드(D1)와 인덕터(L) 사이의 제 1 노드(N1)와 소스 커패시터(Cs) 사이에 직렬로 접속된 제 2 다이오드(D2) 및 제 2 스위치(SW2)를 포함한다.
서스테인전압 공급부(20)는 리셋기간(RP) 중 셋업기간(SU)과 서스테인기간(SP) 동안 패널 커패시터(Cp)의 스캔전극(Y)에 서스테인전압(Vs)을 공급한다. 이러한, 서스테인전압 공급부(20)는 서스테인전압원(Vs), 서스테인전압원(Vs)과 제 2 노드(N2) 사이에 접속된 제 3 스위치(SW3)를 포함한다.
기저전압 공급부(22)는 서스테인기간(SP) 동안 패널 커패시터(Cp)의 스캔전극(Y)에 기저전압(GND)을 공급한다. 이러한, 기저전압 공급부(22)는 기저전압원(GND) 및 기저전압원(GND)과 제 2 노드(N2) 사이에 접속된 제 4 스위치(SW4)를 포함한다.
셋업전압 공급부(8)는 리셋기간(RP) 중 셋업기간(SU) 동안 도 2에 도시된 바와 같은 상승 램프파형(PR)이 스캔전극(Y)에 공급되도록 소정의 기울기를 갖는 셋 업전압(Vsetup)을 스캔전극(Y)에 공급한다. 이러한, 셋업전압 공급부(8)는 셋업전압원(Vsetup), 셋업전압원(Vsetup)과 제 5 스위치(SW5) 및 제 7 스위치(SW7) 사이의 제 3 노드(N3) 사이에 접속된 제 6 스위치(SW6) 및 제 6 스위치(SW6)의 게이트단자에 접속된 제 1 가변저항(R1)을 포함한다.
셋다운전압 공급제어부(10)는 리셋기간(RP) 중 셋다운기간(SD) 동안 도 2에 도시된 바와 같은 하강 램프파형(NR)이 스캔전극(Y)에 공급되도록 소정의 기울기를 갖는 셋다운전압(-Vy)을 스캔전극(Y)에 공급한다. 이러한, 셋다운전압 공급제어부(10)는 스캔전압원(-Vy)과 제 7 스위치(SW7) 및 스캔 기준전압 공급부(14) 사이의 제 4 노드(N4) 사이에 접속된 제 8 스위치(SW8) 및 제 8 스위치(SW8)의 게이트단자에 접속된 제 2 가변저항(R2)을 포함한다.
스캔전압 공급부(12)는 어드레스기간(AP) 중 도 2와 같은 스캔전압(-Vy)을 스캔전극(Y)에 공급한다. 이러한, 스캔전압 공급부(12)는 스캔전압원(-Vy), 스캔전압원(-Vy)과 제 4 노드(N4) 사이에 제 8 스위치(SW8)와 병렬로 접속된 제 9 스위치(SW9)를 포함한다.
스캔 기준전압 공급부(14)는 어드레스기간(AP) 동안 도 2와 같은 스캔 기준전압(Vsc)을 스캔전극(Y)에 공급한다. 이러한, 스캔 기준전압 공급부(14)는 스캔 기준전압원(Vsc), 스캔 기준전압원(Vsc)과 제 4 노드(N4) 사이에 직렬로 접속된 제 10 스위치(SW10) 및 제 11 스위치(SW11)를 포함한다.
스캔 IC(16)는 제 10 스위치(SW10) 및 제 11 스위치(SW11) 사이의 제 5 노드(N5)와 제 4 노드(N4) 사이에 푸쉬풀 형태로 접속되는 제 12 스위치(SW12) 및 제 13 스위치(SW13)를 포함한다. 여기서, 제 12 스위치(SW12)는 그 자신의 바디 다이오드를 경유하여 패널 커패시터(Cp)의 스캔전극(Y)을 제 5 노드(N5)에 접속시키고, 제 13 스위치(SW13)는 그 자신의 바디 다이오드를 경유하여 제 4 노드(N4)를 패널 커패시터(Cp)의 스캔전극(Y)에 접속시킨다.
도 4는 종래의 플라즈마 표시장치에서 스캔펄스에 의해 어드레스기간 동안 발생되는 전자기파 장애를 나타내는 도면이다.
도 4를 참조하면, 종래의 플라즈마 표시장치에서는 어드레스기간(AP) 동안 패널 커패시터(Cp)의 스캔전극들(Y)에 공급되는 고주파, 고전압을 갖는 부극성의 스캔전압(-Vy)에 의해 플라즈마 디스플레이 패널의 전면 방향으로 전자기파 장애(Electro Magnetic Interference; 이하 "EMI"라 함)가 높게 발생하는 문제점이 있다. 즉, 종래의 플라즈마 표시장치는 패널 커패시터(Cp)의 스캔전극들(Y)에 부극성의 스캔전압(-Vy)이 공급될 때 부극성의 스캔전압(-Vy)에 의해 발생되는 전류 중 고주파 전류의 픽킹(Pecking) 성분에 의해 대략 100㎒ 내지 120㎒ 사이의 주파수 대역에서 EMI가 높게 발생하는 문제점이 있다.
따라서, 본 발명의 목적은 EMI의 발생을 방지할 수 있는 플라즈마 표시장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 표시장치는 화상을 표시하기 위한 플라즈마 디스플레이 패널; 및 상기 플라즈마 디스플레이 패널의 스캔전극에 공급되는 다수의 구동전압 중 부극성의 스캔전압에 의해 발생되는 고주파 전류의 픽킹 성분을 필터링하여 상기 필터링 된 부극성의 스캔전압을 포함한 다수의 구동전압을 상기 플라즈마 디스플레이 패널의 스캔전극에 공급하는 스캔 구동부를 포함한다.
상기 스캔 구동부는 상기 플라즈마 디스플레이 패널의 스캔전극에 스캔펄스 및 하강 램프파형을 공급하는 경로에 접속된 필터부를 포함한다.
상기 필터부는 스캔전압원과 기저전압원 사이에 접속되는 것을 특징으로 한다.
상기 필터부는 적어도 하나 이상의 필름 커패시터를 포함하는 것을 특징으로 한다.
상기 필름 커패시터가 복 수개일 경우 상기 필름 커패시터는 직렬 또는 병렬 중 어느 하나의 방법에 의해 상기 제 2 노드와 상기 기저전압원 사이에 접속되는 것을 특징으로 한다.
상기 필름 커패시터는 대략 0.1㎌ 내지 2.0㎌ 정도의 커패시턴스를 갖는 것을 특징으로 한다.
상기 필름 커패시터는 대략 70㎒ 내지 150㎒ 정도의 주파수 대역을 필터링하는 것을 특징으로 한다.
본 발명에 따른 플라즈마 표시장치는 상기 플라즈마 디스플레이 패널의 어드 레스전극들에 데이터를 공급하기 위한 데이터 구동부; 상기 플라즈마 디스플레이 패널의 서스테인전극을 구동하기 위한 서스테인 구동부; 상기 스캔 구동부, 데이터 구동부 및 서스테인 구동부를 제어하기 위한 타이밍 콘트롤러; 및 상기 스캔 구동부, 데이터 구동부 및 서스테인 구동부에 필요한 구동전압을 발생하는 구동전압 발생부를 더 포함한다.
상기 목적 외에 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5 내지 도 8을 참조하여 본 발명의 바람직한 실시 예들에 대하여 설명하기로 한다.
도 5는 본 발명의 실시 예에 따른 플라즈마 표시장치를 나타내는 도면이다.
도 5를 참조하면, 본 발명의 실시 예에 따른 플라즈마 표시장치는 화상을 표시하기 위한 PDP(32), 어드레스전극들(X1 내지 Xm)에 데이터를 공급하기 위한 데이터 구동부(36), 스캔전극들(Y1 내지 Yn)을 구동하기 위한 스캔 구동부(38), 서스테인전극들(Z)을 구동하기 위한 서스테인 구동부(40), 각 구동부(36, 38, 40)를 제어하기 위한 타이밍 콘트롤러(42) 및 각 구동부(36, 38, 40)에 필요한 구동전압을 공급하기 위한 구동전압 발생부(44)를 구비한다.
PDP(32)는 스캔전극들(Y1 내지 Yn) 및 서스테인전극들(Z)이 형성된 상판과 어드레스전극들(X1 내지 Xm)이 형성된 하판으로 이루어진다. 상판에는 벽전하를 축적하기 위한 상부 유전체층(도시하지 않음)과 플라즈마 방전 시 스퍼터링에 의한 상부 유전체층의 손상을 보호하기 위한 보호막(도시하지 않음)이 스캔전극들(Y1 내 지 Yn) 및 서스테인전극들(Z) 상에 적층 된다. 그리고, 하판에는 벽전하를 축적하기 위한 하부 유전체층(도시하지 않음)이 어드레스전극들(X1 내지 Xm)의 하부에 형성된다. 이러한, PDP(32)는 스캔전극들(Y1 내지 Yn), 서스테인전극들(Z) 및 어드레스전극들(X1 내지 Xm)이 교차되는 영역에 방전셀들(34)이 형성된다. 이때, 각 방전셀들(34)은 하판에 형성된 격벽(도시하지 않음)에 의해 분리되고, 그 내부에는 적색, 녹색 및 청색 형광체가 도포 된다. 이러한, PDP(32)는 어드레스전극들(X1 내지 Xm)과 스캔전극들(Y1 내지 Yn)에 공급되는 데이터펄스(DP) 및 스캔펄스(SCNP)에 의해 방전셀들(34)을 선택하고, 스캔전극들(Y1 내지 Yn) 및 서스테인전극들(Z)에 공급되는 서스테인펄스(SUSP)에 의해 서스테인 방전을 유지한다. 이에 따라, 방전셀들(34)에서는 서스테인 방전시 발생되는 자외선에 의해 방전셀들(34) 내부에 도포 된 형광체가 발광하여 가시광을 방출함으로써 화상을 표시한다.
데이터 구동부(36)는 타이밍 콘트롤러(42)로부터 공급되는 타이밍 제어신호(Cx)에 응답하여 데이터를 샘플링하고 래치 한 다음 그 데이터의 데이터전압(Va)을 어드레스전극들(X1 내지 Xm)에 공급한다.
스캔 구동부(38)는 타이밍 콘트롤러(42)로부터 공급되는 타이밍 제어신호(Cy)에 응답하여 스캔전극들(Y1 내지 Yn)에 리셋기간(RP) 동안 도 2와 같은 리셋펄스(PR, NR)를 공급한 후, 어드레스기간(AP) 동안 스캔 기준전압(Vsc)을 스캔전극들(Y1 내지 Yn)에 공급함과 아울러 부극성의 스캔전압(-Vy) 값을 갖는 스캔펄스(SCNP)를 스캔전극들(Y1 내지 Yn)에 순차적으로 공급한다. 이때, 스캔 구동부(38)는 고주파, 고전압을 갖는 부극성의 스캔전압(-Vy)에 의해 발생되는 전류 중 고주 파 전류의 픽킹(Pecking) 성분을 필터링 한 후 필터링 된 부극성의 스캔전압(-Vy)을 스캔전극들(Y1 내지 Yn)에 공급한다. 즉, 스캔 구동부(38)는 필터부(도시하지 않음)에 의해 필터링 된 하강 램프파형(NR) 및 스캔펄스(SCNP)를 스캔전극들(Y1 내지 Yn)에 공급한다. 이로 인해, 리셋기간(RP) 중 셋다운기간(SD) 및 어드레스기간(AP) 동안 PDP(32)의 전면 방향으로 전자기파 장애(Electro Magnetic Interference; 이하 "EMI"라 함)가 발생되는 것을 방지할 수 있게 된다. 이에 대한 상세한 설명은 후술하기로 한다. 또한, 스캔 구동부(38)는 타이밍 콘트롤러(42)의 제어하에 서스테인기간(SP) 동안 서스테인전압레벨(Vs) 및 기저전압레벨(GND)을 갖는 서스테인펄스(SUSP)를 스캔전극들(Y1 내지 Yn)에 공급한다.
서스테인 구동부(40)는 타이밍 콘트롤러(42)로부터 공급되는 타이밍 제어신호(Cz)에 응답하여 셋다운기간(SD)과 어드레스기간(AP) 동안 서스테인전극들(Z)에 정극성(+)의 서스테인전압(Vs)을 공급한 후에 서스테인기간(SP) 동안 스캔 구동부(38)와 교대로 동작하여 서스테인전압레벨(Vs) 및 기저전압레벨(GND)을 갖는 서스테인펄스(SUSP)를 서스테인전극들(Z)에 공급한다.
타이밍 콘트롤러(42)는 수직/수평 동기신호와 클럭신호를 입력받아 각 구동부(36, 38, 40)에 필요한 타이밍 제어신호(Cx, Cy, Cz)를 발생하고 그 타이밍 제어신호(Cx, Cy, Cz)를 해당 구동부(36, 38, 40)에 공급함으로써 각 구동부(36, 38, 40)를 제어한다. 이때, 데이터 제어신호(Cx)에는 데이터를 샘플링하기 위한 샘플링클럭, 래치제어신호, 에너지 회수회로와 구동 스위치소자의 온/오프 시간을 제어하기 위한 스위치 제어신호가 포함된다. 또한, 스캔 제어신호(Cy)에는 스캔 구동부 (38) 내의 에너지 회수회로와 구동 스위치소자의 온/오프 시간을 제어하기 위한 스위치 제어신호가 포함된다. 그리고, 서스테인 제어신호(Cz)에는 서스테인 구동부(40) 내의 에너지 회수회로와 구동 스위치소자의 온/오프 시간을 제어하기 위한 스위치 제어신호가 포함된다.
구동전압 발생부(44)는 셋업전압(Vsetup), 부극성의 스캔전압(-Vy), 스캔 기준전압(Vsc), 정극성(+)의 서스테인전압(Vs) 및 데이터전압(Va) 등을 발생하여 데이터 구동부(36), 스캔 구동부(38) 및 서스테인 구동부(40)에 공급한다.
도 6은 도 5에 도시된 스캔 구동부를 상세히 나타내는 도면이다.
도 6을 참조하면, 본 발명의 실시 예에 따른 PDP의 스캔 구동부는 서스테인전압(Vs) 및 기저전압(GND)의 전압레벨을 갖는 서스테인펄스를 패널 커패시터(Cp)의 스캔전극(Y)에 공급하기 위한 서스테인펄스 공급부(56), 패널 커패시터(Cp)의 스캔전극(Y)에 셋업전압(Vsetup)을 공급하기 위한 셋업전압 공급부(58), 부극성의 스캔전압(-Vy)에 의해 발생되는 고주파 전류의 픽킹(Pecking) 성분을 필터링하여 필터링 된 부극성의 스캔전압(-Vy)을 패널 커패시터(Cp)의 스캔전극(Y)에 공급하기 위한 스캔전압 공급부(62), 서스테인전압(Vs)에서 필터링된 스캔전압(-Vy)까지 하강하는 하강 램프파형이 패널 커패시터(Cp)의 스캔전극(Y)에 공급되도록 제어하는 셋다운전압 공급제어부(60), 패널 커패시터(Cp)의 스캔전극(Y)에 스캔 기준전압(Vsc)을 공급하기 위한 스캔 기준전압 공급부(64), 스캔전압 공급부(62), 스캔 기준전압 공급부(64) 및 패널 커패시터(Cp)의 스캔전극(Y) 사이에 푸쉬풀 형태로 접속된 스캔 집적회로(Intergrated Circuit; 이하 "IC"라 함)(66), 제 1 스위치(SW1) 및 제 2 스위치(SW2)를 포함한다.
패널 커패시터(Cp)는 PDP(32)의 스캔전극(Y)과 서스테인전극(Z) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다.
서스테인펄스 공급부(56)는 타이밍 콘트롤러(42)로부터 공급되는 타이밍 제어신호(Cy)에 따라 리셋기간(RP) 및 서스테인기간(SP)에 패널 커패시터(Cp)의 스캔전극들(Y)에 서스테인전압(Vs) 및 기저전압(GND)을 공급한다. 이러한, 서스테인펄스 공급부(56)는 에너지 회수/공급부(68), 서스테인전압 공급부(70), 기저전압 공급부(72)를 포함한다.
에너지 회수/공급부(68)는 서스테인전압 공급부(70) 및 기저전압 공급부(72) 사이의 제 1 노드(N1)에 접속되어 패널 커패시터(Cp)에서 방전에 기여하지 않은 무효전력의 에너지를 회수함과 아울러 회수된 에너지를 패널 커패시터(Cp)의 스캔전극(Y) 및 서스테인전극(Z)에 공급한다. 이때, 에너지 회수/공급부(68)는 서스테인전압(Vs)에 의해 패널 커패시터(Cp)에 저장된 에너지를 회수하고, 회수된 에너지를 패널 커패시터(Cp)의 스캔전극(Y)에 공급한다. 이러한, 에너지 회수/공급부(68)는 패널 커패시터(Cp)의 스캔전극(Y)으로부터 회수된 에너지를 저장하기 위한 소스 커패시터(Cs), 소스 커패시터(Cs)와 제 1 노드(N1) 사이에 접속된 인덕터(L), 소스 커패시터(Cs)에 저장된 에너지를 패널 커패시터(Cp)의 스캔전극(Y)에 공급하기 위한 전류패스를 형성하도록 소스 커패시터(Cs)와 인덕터(L) 사이에 직렬로 접속된 제 3 스위치(SW3) 및 제 1 다이오드(D1), 패널 커패시터(Cp)에 저장된 에너지를 회수하기 위한 전류패스를 형성하도록 제 1 다이오드(D1)와 인덕터(L) 사이의 제 2 노드(N2)와 소스 커패시터(Cs) 사이에 접속된 제 2 다이오드(D2) 및 제 4 스위치(SW4)를 포함한다. 여기서, 제 3 스위치(SW3) 및 제 1 다이오드(D1)와 제 2 다이오드(D2) 및 제 4 스위치(SW4)는 소스 커패시터(Cs)와 인덕터(L) 사이에 병렬로 접속된다.
소스 커패시터(Cs)는 서스테인전압(Vs)에 의해 패널 커패시터(Cp)에 충전된 에너지를 회수함과 아울러 회수된 에너지를 패널 커패시터(Cp)의 스캔전극(Y)에 재공급한다.
인덕터(L)는 패널 커패시터(Cp)로부터 공급되는 에너지를 저장함과 아울러 패널 커패서터(Cp)와의 LC 공진에 의해 저장된 에너지를 패널 커패시터(Cp)에 공급한다.
제 3 스위치(SW3)는 소스 커패시터(Cs)와 제 2 노드(N2) 사이에 접속되어 타이밍 콘트롤러(42)로부터 공급되는 제 3 스위칭 제어신호에 응답하여 소스 커패시터(Cs)에 저장된 에너지가 패널 커패시터(Cp)의 스캔전극(Y)에 공급되도록 전류패스를 형성한다.
제 1 다이오드(D1)는 제 3 스위치(SW3)와 제 2 노드(N2) 사이에 접속되어 소스 커패시터(Cs)에 충전된 에너지가 패널 커패시터(Cp)의 스캔전극(Y)에 공급될 때 패널 커패시터(Cp)로부터의 역전류를 방지한다.
제 4 스위치(SW4)는 제 2 노드(N2)와 소스 커패시터(Cs) 사이에 접속되어 타이밍 콘트롤러(42)로부터 공급되는 제 4 스위칭 제어신호에 응답하여 패널 커패시터(Cp)에 저장된 에너지가 소스 커패시터(Cs)로 회수되도록 전류패스를 형성한다.
제 2 다이오드(D2)는 제 2 노드(N2)와 제 4 스위치(SW4) 사이에 접속되어 패널 커패시터(Cp)에 저장된 에너지가 소스 커패시터(Cs)로 회수될 때 소스 커패시터(Cs)로부터의 역전류를 방지한다.
서스테인전압 공급부(70)는 제 1 노드(N1)에 접속되어 리셋기간 중 셋업기간과 서스테인기간 동안 패널 커패시터(Cp)의 스캔전극(Y)에 서스테인전압(Vs)을 공급한다. 이러한, 서스테인전압 공급부(70)는 서스테인전압원(Vs) 및 제 5 스위치(SW5)를 포함한다.
제 5 스위치(SW5)는 서스테인전압원(Vs)과 제 1 노드(N1) 사이에 접속되어 타이밍 콘트롤러(42)로부터 공급되는 제 5 스위칭 제어신호에 응답하여 제 2 노드(N2)를 제 1 노드(N1)에 전기적으로 접속시킨다. 이로 인해, 리셋기간 중 셋업기간과 서스테인기간에 제 1 노드(N1)에는 서스테인전압(Vs)이 전달된다.
기저전압 공급부(72)는 제 1 노드(N1)에 접속되어 서스테인기간 동안 스캔전극(Y)에 기저전압(GND)을 공급한다. 이러한, 기저전압 공급부(72)는 기저전압원(GND) 및 제 6 스위치(SW6)를 포함한다.
제 6 스위치(SW6)는 제 1 노드(N1)와 기저전압원(GND) 사이에 접속되어 타이밍 콘트롤러(42)로부터 공급되는 제 6 스위칭 제어신호에 응답하여 기저전압원(GND)을 제 1 노드(N1)에 전기적으로 접속시킨다. 이로 인해, 서스테인기간 동안 제 1 노드(N1)에는 기저전압(GND)이 전달된다.
이와 같은 에너지 회수/공급부(68), 서스테인전압 공급부(70) 및 기저전압 공급부(72)는 에너지 회수회로로 사용된다.
셋업전압 공급부(58)는 제 1 스위치(SW)와 제 2 스위치(SW2) 사이의 제 3 노드(N3)에 접속되어 리셋기간 중 셋업기간 동안 서스테인전압(Vs)에서 피크전압(Vs+Vsetup)까지 소정의 기울기로 상승하는 상승 램프파형을 패널 커패시터(Cp)의 스캔전극(Y)에 공급한다. 이를 위해, 리셋기간 중 셋업기간에 제 3 노드(N3)에는 서스테인전압 공급부(70)로부터 서스테인전압(Vs)이 공급된다. 이러한, 셋업전압 공급부(58)는 셋업전압원(Vsetup), 제 7 스위치(SW7) 및 제 1 가변저항(R1)을 포함한다.
제 7 스위치(SW7)는 셋업전압원(Vsetup)과 제 3 노드(N3) 사이에 접속되어 타이밍 콘트롤러(42)로부터 공급되는 제 7 스위칭 제어신호에 응답하여 셋업전압원((Vsetup)을 제 3 노드(N3)에 전기적으로 접속시킨다.
제 1 가변저항(R1)은 제 7 스위치(SW7)의 게이트단자에 접속되어 셋업전압원(Vsetup)로부터 공급되는 셋업전압(Vsetup)의 기울기를 조절한다. 이에 따라, 셋업전압원(Vsetup)으로부터 공급되는 셋업전압(Vsetup)은 소정의 기울기를 갖게 된다.
스캔전압 공급부(62)는 스캔 기준전압 공급부(64)와 스캔 IC(66)의 공통단자인 제 4 노드(N4)에 접속되어 부극성의 스캔전압(-Vy)에 의해 발생되는 고주파 전류의 픽킹 성분을 필터링 한 후 필터링 된 부극성의 스캔전압레벨(-Vy)을 갖는 스캔펄스를 어드레스기간 동안 패널 커패시터(Cp)의 스캔전극(Y)에 공급한다. 이러한, 스캔전압 공급부(62)는 스캔전압원(-Vy), 스캔전압원(-Vy)과 제 4 노드(N4) 사이에 접속된 제 9 스위치(SW9) 및 스캔전압원(-Vy)과 제 9 스위치(SW9)의 공통단자인 제 6 노드(N6)와 기저전압원(GND) 사이에 접속된 필터부(74)를 포함한다.
제 9 스위치(SW9)는 제 4 노드(N4)와 제 6 노드(N6) 사이에 셋다운전압 공급제어부(60)와 병렬로 접속되어 타이밍 콘트롤러(42)로부터 공급되는 제 9 스위칭 제어신호에 응답하여 필터부(74)에 의해 필터링 된 스캔전압(-Vy)을 제 4 노드(N4)에 전달한다. 이로 인해, 어드레스기간 및 서스테인기간에 제 4 노드(N4)에는 필터부(74)에 의해 필터링 된 스캔전압(-Vy)이 전달된다.
필터부(74)는 제 6 노드(N6)와 기저전압원(GND) 사이에 접속되어 부극성의 스캔전압(-Vy)에 의해 발생되는 전류 중 고주파 전류의 픽킹 성분 즉, 노이즈를 필터링한다. 이로 인해, 어드레스기간(AP) 동안 고주파, 고전압을 갖는 부극성의 스캔전압(-Vy)에 의해 PDP(32)의 전면 방향으로 EMI가 발생되는 것을 방지할 수 있게 된다. 이러한, 필터부(74)는 적어도 하나 이상의 필름 커패시터(Cf)를 포함하고, 필터부(74) 내부에 필름 커패시터(Cf)가 복 수개 포함될 경우 필름 커패시터(Cf)는 필터링하려는 전류의 주파수 대역에 따라 병렬 또는 직렬로 제 6 노드(N6)와 기저전압원(GND) 사이에 접속된다. 즉, 필터링하고자 하는 전류의 주파수 대역을 넓게 할 경우에 필름 커패시터(Cf)는 병렬로 접속되고, 필터링하려는 전류의 주파수 대역을 좁게 할 경우 필름 커패시터(Cf)는 직렬로 접속된다. 이러한, 이유는 패널 커패시터(Cp)에 에너지가 공급될 때 즉, 패널 커패시터(Cp)에 부극성의 스캔전압(-Vy)이 공급될 때 필름 커패시터(Cf)의 커패시턴스 값에 따라 공진 주파수의 밴드갭이 조절되어 필터링 하고자 하는 주파수 대역이 조절되기 때문이다. 본 발명에서는 이러한 필름 커패시터(Cf)를 통해 대략 70㎒ 내지 150㎒ 정도의 주파수 대역을 필터링하기 위해 대략 0.1㎌ 내지 2.0㎌ 정도의 커패시턴스를 갖는 필름 커패시터 (Cf)가 사용된다.
셋다운전압 공급제어부(60)는 제 4 노드(N4)와 제 6 노드(N6) 사이에 접속되어 리셋기간 중 셋다운기간 동안 서스테인전압(Vs)에서 필터부(74)에 의해 필터링 된 스캔전압(-Vy)까지 소정의 기울기로 하강하는 하강 램프파형이 패널 커패시터(Cp)의 스캔전극(Y)에 공급되도록 제어한다. 이러한, 셋다운전압 공급제어부(60)는 제 8 스위치(SW8) 및 제 2 가변저항(R2)을 포함한다.
제 8 스위치(SW8)는 제 4 노드(N4)와 제 6 노드(N6) 사이에 제 9 스위치(SW9)와 병렬로 접속되어 타이밍 콘트롤러(42)로부터 공급되는 제 8 스위칭 제어신호에 응답하여 필터부(74)에 의해 필터링 된 스캔전압(-Vy)을 제 4 노드(N4)에 전달한다. 이때, 제 4 노드(N4)에 전달되는 스캔전압(-Vy)은 소정의 기울기를 갖는다.
제 2 가변저항(R2)은 제 8 스위치(SW8)의 게이트단자에 접속되어 필터부(74)에 의해 필터링 된 스캔전압(-Vy)의 기울기를 제어한다. 이에 따라, 릿세기간 중 셋다운기간 동안 스캔전압원(-Vy)으로부터 공급되는 스캔전압(-Vy)은 소정의 기울기를 갖게 된다. 즉, 리셋기간 중 셋다운기간 동안 제 4 노드(N4)에는 소정의 기울기를 갖는 스캔전압(-Vy)이 공급된다.
스캔 기준전압 공급부(64)는 제 4 노드(N4)와 스캔 IC(66) 사이에 접속되어 어드레스기간 동안 패널 커패시터(Cp)의 스캔전극(Y)에 스캔 기준전압(Vsc)을 공급한다. 이러한, 스캔 기준전압 공급부(64)는 스캔 기준전압원(Vsc), 스캔 기준전압원(Vsc)과 제 4 노드(N4) 사이에 직렬로 접속된 제 10 스위치(SW10) 및 제 11 스위 치(SW11)를 포함한다.
제 10 스위치(SW10)는 스캔 기준전압원(Vsc)과 스캔 IC(66) 사이에 접속되어 타이밍 콘트롤러(42)로부터 공급되는 제 10 스위칭 제어신호에 응답하여 스캔 기준전압원(Vsc)을 제 11 스위치(SW11)와 스캔 IC(66)의 공통단자인 제 5 노드(N5)에 전기적으로 접속시킨다. 이에 따라, 어드레스기간 동안 제 5 노드(N5)에는 스캔 기준전압(Vsc)이 공급된다.
제 11 스위치(SW11)는 제 5 노드(N5)와 제 4 노드(N4) 사이에 접속되어 타이밍 콘트롤러(42)로부터 공급되는 제 11 스위칭 제어신호에 응답하여 제 5 노드(N5)와 제 4 노드(N4)를 전기적으로 접속시킨다. 이에 따라, 제 5 노드(N5)에 공급된 전압은 제 4 노드(N4)에 전달되고, 제 4 노드(N4)에 공급된 전압은 제 5 노드(N5)에 전달된다.
스캔 IC(66)는 제 5 노드(N5) 및 제 4 노드(N4)와 패널 커패시터(Cp)의 스캔전극(Y) 사이에 푸쉬풀 형태로 접속되는 제 12 스위치(SW12) 및 제 13 스위치(SW13)를 포함한다. 이때, 제 12 스위치(SW12)와 제 13 스위치(SW13) 사이의 출력단자는 패널 커패시터(Cp)의 스캔전극(Y)에 접속된다.
제 12 스위치(SW12)는 제 5 노드(N5)와 패널 커패시터(Cp)의 스캔전극(Y) 사이에 접속되어 자신의 바디 다이오드(Body Diode)를 경유하여 제 5 노드(N5)에 공급된 전압을 패널 커패시터(Cp)의 스캔전극(Y)에 공급한다. 다시 말해, 제 12 스위치(SW12)는 자신의 바디 다이오드를 경유하여 패널 커패시터(Cp)의 스캔전극(Y)을 제 5 노드(N5)에 전기적으로 접속시킴으로써 제 5 노드(N5)에 공급된 전압을 패널 커패시터(Cp)의 스캔전극(Y)에 공급한다. 이때, 제 5 노드(N5)에는 부극성의 전압이 공급된다. 이에 따라, 패널 커패시터(Cp)의 스캔전극(Y)에는 제 5 노드(N5)에 공급된 부극성의 전압만큼 낮은 전압이 공급된다.
제 13 스위치(SW13)는 제 4 노드(N4)와 패널 커패시터(Cp)의 스캔전극(Y) 사이에 접속되어 자신의 바디 다이오드를 경유하여 제 4 노드(N4)에 공급된 전압을 패널 커패시터(Cp)의 스캔전극(Y)에 공급한다. 다시 말해, 제 13 스위치(SW13)는 자신의 바디 다이오드를 경유하여 제 4 노드(N4)를 패널 커패시터(Cp)의 스캔전극(Y)에 전기적으로 접속시킴으로써 제 4 노드(N4)에 공급된 전압을 패널 커패시터(Cp)의 스캔전극(Y)에 공급한다. 이때, 제 4 노드(N4)에는 정극성의 전압이 공급된다. 이에 따라, 패널 커패시터(Cp)의 스캔전극(Y)에는 제 4 노드(N4)에 공급된 정극성의 전압만큼 높은 전압이 공급된다.
제 1 스위치(SW1)는 제 1 노드(N1)와 제 3 노드(N3) 사이에 접속되어 그 자신의 바디 다이오드를 경유하여 제 1 노드(N1)를 제 3 노드(N3)에 전기적으로 접속시킨다. 이에 따라, 에너지 회수/공급부(68), 서스테인전압 공급부(70) 및 기저전압 공급부(72)로부터 공급되는 전압이 제 1 스위치(SW1)의 바디 다이오드를 경유하여 제 1 노드(N1)에서 제 3 노드(N3)로 전달된다. 즉, 제 1 스위치(SW1)는 그 자신의 바디 다이오드를 이용하여 패널 커패시터(Cp)에 에너지를 공급하는 에너지 공급 경로를 형성한다. 또한, 제 1 스위치(SW1)는 타이밍 콘트롤로(도시하지 않음)로부터 공급되는 제 1 스위칭 제어신호에 응답하여 제 3 노드(N3)를 제 1 노드(N1)에 전기적으로 접속시킨다. 이에 따라, 패널 커패시터(Cp)에서 방전에 기여하지 않는 무효전력의 에너지가 제 3 노드(N3)에서 제 1 노드(N1)로 전달된다. 즉, 제 1 스위치(SW1)는 제 1 스위칭 제어신호에 응답하여 패널 커패시터(Cp)로부터의 에너지를 에너지 회수/공급부(68)에 전달하는 에너지 회수 경로를 형성한다.
제 2 스위치(SW2)는 제 3 노드(N3)와 제 4 노드(N4) 사이에 접속되어 그 자신의 바디 다이오드를 경유하여 제 4 노드(N4)를 제 3 노드(N3)에 전기적으로 접속시킨다. 이에 따라, 패널 커패시터(Cp)에서 방전에 기여하지 않는 무효전력의 에너지가 제 4 노드(N4)에서 제 3 노드(N3)로 전달된다. 즉, 제 2 스위치(SW2)는 그 자신의 바디 다이오드를 이용하여 패널 커패시터(Cp)로부터의 에너지를 에너지 회수/공급부(68)에 전달하는 에너지 회수 경로를 형성한다. 또한, 제 2 스위치(SW2)는 타이밍 콘트롤러(42)로부터 공급되는 제 2 스위칭 제어신호에 응답하여 제 3 노드(N3)를 제 4 노드(N4)에 전기적으로 접속시킨다. 이에 따라, 제 3 노드(N3)에 공급된 전압이 제 4 노드(N4)에 전달된다. 즉, 제 2 스위치(SW2)는 타이밍 콘트롤러(42)로부터 공급되는 제 2 스위칭 제어신호에 응답하여 패널 커패시터(Cp)에 에너지를 공급하는 에너지 공급 경로를 형성한다.
이러한, 스위치들(SW1 내지 SW13)은 바디 다이오드가 내장된 전계효과 트랜지스터(Field Effect Transistor)가 사용된다.
도 7은 본 발명의 플라즈마 표시장치에서 어드레스기간 동안 발생되는 EMI를 나타내는 도면이다.
도 7을 참조하면, 본 발명의 플라즈마 표시장치는 필름 커패시터(Cf)를 포함하는 필터부(74)를 이용하여 부극성의 스캔전압(-Vy)에 의해 발생되는 고주파 전류 의 픽킹 성분을 필터링함으로써 PDP(32)의 전면 방향으로 발생되는 EMI를 저감시킬 수 있다. 다시 말해, 종래의 플라즈마 표시장치에서는 어드레스기간(AP) 동안 고주파, 고전압을 갖는 부극성의 스캔전압(-Vy)에 의해 PDP(32)의 전면 방향으로 많은 EMI가 발생된다. 그러나, 본 발명에서는 부극성의 스캔전압원(-Vy)과 기저전압원(GND) 사이에 필름 커패시터(Cf)를 포함하는 필터부(74)를 설치함으로써 필터부(74)에 의해 부극성의 스캔전압(-Vy)에 의해 발생되는 고주파 전류의 픽킹 성분 즉, 노이즈를 필터링함으로써 PDP(32)의 전면 방향으로 EMI가 발생되는 것을 방지할 수 있다. 이때, 필름 커패시터(Cf)의 커패시턴스가 0.1㎌일 경우보다는 2.0㎌일 경우, 특히 필름 커패시터(Cf)의 커패시턴스가 0.1㎌일 경우보다는 1.0㎌일 경우 에 EMI의 발생을 더 많이 방지할 수 있다.
도 8은 본 발명의 표시장치에 의해 EMI의 발생이 방지되는 주파수 대역을 나타내는 도면이다.
도 8을 참조하면, 종래의 플라즈마 표시장치에서는 방전셀들(34)을 어드레싱하기 위한 어드레스기간(AP) 동안 대략 70㎒ 내지 150㎒ 정도의 주파수 대역에서 PDP(32)의 전면 방향으로 많은 EMI가 발생되는데, 특히 100㎒ 내지 120㎒ 정도의 주파수 대역에서 PDP(32)의 전면 방향으로 더욱 많은 EMI가 발생되는 것을 알 수 있다. 따라서, 본 발명에서는 대략 0.1㎌ 내지 2.0㎌ 정도의 커패시턴스를 갖는 필름 커패시터(Cf), 특히 대략 0.1㎌ 내지 1.0㎌ 정도의 커패시턴스를 갖는 필름 커패시터(Cf)가 포함된 필터부(74)를 스캔전압 공급부(60) 내부에 설치하여 EMI가 많이 발생되는 대략 70㎒ 내지 150㎒ 정도의 주파수 대역, 특히 대략 100㎒ 내지 120 ㎒ 정도의 주파수 대역을 갖는 전류의 픽킹 성분을 필터링한다. 이에 따라, 대략 70㎒ 내지 150㎒ 정도의 주파수 대역에서 발생되는 EMI를 방지할 수 있다. 특히, 1.0㎌의 커패시턴스를 갖는 필름 커패시터(Cf)가 포함된 필터부(74)를 이용할 경우 종래의 플라즈마 표시장치와 대비하여 어드레스기간(AP) 동안 발생되는 EMI를 대략 1dB㎶/m 정도 감소시킬 수 있다.
상술한 바와 같이, 본 발명은 부극성의 스캔전압을 공급하는 스캔전압 공급부에 부극성의 스캔전압에 의해 발생되는 고주파 전류의 픽킹 성분을 필터링하기 위한 필터부를 설치함으로써 어드레스기간 동안 플라즈마 디스플레이 패널의 전면 방향으로 EMI가 발생되는 것을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (8)

  1. 화상을 표시하기 위한 플라즈마 디스플레이 패널; 및
    상기 플라즈마 디스플레이 패널의 스캔전극에 공급되는 다수의 구동전압 중 부극성의 스캔전압에 의해 발생되는 고주파 전류의 픽킹 성분을 필터링하여 상기 필터링 된 부극성의 스캔전압을 포함한 다수의 구동전압을 상기 플라즈마 디스플레이 패널의 스캔전극에 공급하는 스캔 구동부를 포함하는 것을 특징으로 하는 플라즈마 표시장치.
  2. 제 1 항에 있어서,
    상기 스캔 구동부는 상기 플라즈마 디스플레이 패널의 스캔전극에 스캔펄스 및 하강 램프파형을 공급하는 경로에 접속된 필터부를 포함하는 것을 특징으로 하는 플라즈마 표시장치.
  3. 제 2 항에 있어서,
    상기 필터부는 스캔전압원과 기저전압원 사이에 접속되는 것을 특징으로 하는 플라즈마 표시장치.
  4. 제 3 항에 있어서,
    상기 필터부는 적어도 하나 이상의 필름 커패시터를 포함하는 것을 특징으로 하는 플라즈마 표시장치.
  5. 제 4 항에 있어서,
    상기 필름 커패시터가 복 수개일 경우 상기 필름 커패시터는 직렬 또는 병렬 중 어느 하나의 방법에 의해 상기 제 2 노드와 상기 기저전압원 사이에 접속되는 것을 특징으로 하는 플라즈마 표시장치.
  6. 제 5 항에 있어서,
    상기 필름 커패시터는 대략 0.1㎌ 내지 2.0㎌ 정도의 커패시턴스를 갖는 것을 특징으로 하는 플라즈마 표시장치.
  7. 제 5 항에 있어서,
    상기 필름 커패시터는 대략 70㎒ 내지 150㎒ 정도의 주파수 대역을 필터링하는 것을 특징으로 하는 플라즈마 표시장치.
  8. 제 1 항에 있어서,
    상기 플라즈마 디스플레이 패널의 어드레스전극들에 데이터를 공급하기 위한 데이터 구동부;
    상기 플라즈마 디스플레이 패널의 서스테인전극을 구동하기 위한 서스테인 구동부;
    상기 스캔 구동부, 데이터 구동부 및 서스테인 구동부를 제어하기 위한 타이밍 콘트롤러; 및
    상기 스캔 구동부, 데이터 구동부 및 서스테인 구동부에 필요한 구동전압을 발생하는 구동전압 발생부를 더 포함하는 것을 특징으로 하는 플라즈마 표시장치.
KR1020050043879A 2005-05-24 2005-05-24 플라즈마 표시장치 KR100634683B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050043879A KR100634683B1 (ko) 2005-05-24 2005-05-24 플라즈마 표시장치
US11/325,412 US7667696B2 (en) 2005-05-24 2006-01-05 Plasma display apparatus
EP06001533A EP1727115A3 (en) 2005-05-24 2006-01-25 Plasma display apparatus with EMI protection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050043879A KR100634683B1 (ko) 2005-05-24 2005-05-24 플라즈마 표시장치

Publications (1)

Publication Number Publication Date
KR100634683B1 true KR100634683B1 (ko) 2006-10-16

Family

ID=37626341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050043879A KR100634683B1 (ko) 2005-05-24 2005-05-24 플라즈마 표시장치

Country Status (1)

Country Link
KR (1) KR100634683B1 (ko)

Similar Documents

Publication Publication Date Title
KR100433213B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100487809B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100667360B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
EP1727115A2 (en) Plasma display apparatus with EMI protection
KR100623452B1 (ko) 플라즈마 디스플레이 패널의 구동장치
EP1693821A2 (en) Plasma display apparatus and driving method thereof
KR100605763B1 (ko) 플라즈마 디스플레이 패널 구동 장치 및 방법
EP1681666A2 (en) Plasma display apparatus and driving method thereof
KR20090043304A (ko) 플라즈마 디스플레이 장치
KR100634683B1 (ko) 플라즈마 표시장치
KR100726636B1 (ko) 플라즈마 표시장치
KR100692869B1 (ko) 플라즈마 표시장치
KR100656706B1 (ko) 플라즈마 표시장치
KR100692031B1 (ko) 플라즈마 표시장치
KR100692036B1 (ko) 플라즈마 표시장치
KR100692022B1 (ko) 플라즈마 표시장치
KR100667557B1 (ko) 플라즈마 디스플레이 장치 및 그 구동방법
EP1763002A2 (en) Plasma display apparatus and method of driving the same
KR100667551B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 그 구동방법
KR100496256B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100829251B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR100566820B1 (ko) 플라즈마 표시장치의 스캔 구동회로
KR20030092783A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20060109013A (ko) 플라즈마 디스플레이 패널의 구동장치 및 그 구동방법
KR20060083047A (ko) 플라즈마 디스플레이 패널의 구동장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090929

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee