KR100692022B1 - 플라즈마 표시장치 - Google Patents

플라즈마 표시장치 Download PDF

Info

Publication number
KR100692022B1
KR100692022B1 KR1020050043881A KR20050043881A KR100692022B1 KR 100692022 B1 KR100692022 B1 KR 100692022B1 KR 1020050043881 A KR1020050043881 A KR 1020050043881A KR 20050043881 A KR20050043881 A KR 20050043881A KR 100692022 B1 KR100692022 B1 KR 100692022B1
Authority
KR
South Korea
Prior art keywords
data
plasma display
driver
filter
display panel
Prior art date
Application number
KR1020050043881A
Other languages
English (en)
Other versions
KR20060121616A (ko
Inventor
이양근
옥치연
김성익
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050043881A priority Critical patent/KR100692022B1/ko
Publication of KR20060121616A publication Critical patent/KR20060121616A/ko
Application granted granted Critical
Publication of KR100692022B1 publication Critical patent/KR100692022B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 EMI의 발생을 방지할 수 있는 플라즈마 표시장치에 관한 것이다.
본 발명에 따른 플라즈마 표시장치는 화상을 표시하기 위한 플라즈마 디스플레이 패널; 및 상기 플라즈마 디스플레이 패널에 공급되는 다수의 구동파형 중 데이터펄스에 발생되는 고주파 전류의 픽킹 성분을 필터링 한 후 필터링 된 데이터펄스를 상기 플라즈마 디스플레이 패널의 어드레스전극에 공급하는 데이터 구동부를 포함한다.
이러한, 구성의 본 발명은 데이터펄스에 의해 플라즈마 디스플레이 패널의 전면 방향으로 EMI가 발생되는 것을 방지할 수 있다.

Description

플라즈마 표시장치{PLASMA DISPLAY DEVICE}
도 1은 플라즈마 디스플레이 패널에서 256 계조를 구현하기 위한 8 비트 디폴트 코드의 서브필드 패턴을 나타내는 도면이다.
도 2는 통상적인 플라즈마 디스플레이 패널의 구동파형을 나타내는 파형도이다.
도 3은 종래의 플라즈마 디스플레이 패널의 스캔 구동부를 나타내는 도면이다.
도 4는 종래의 플라즈마 표시장치에서 서스테인펄스 및 상승 램프파형에 의해 발생되는 EMI를 나타내는 도면이다.
도 5는 본 발명의 실시 예에 따른 플라즈마 표시장치를 나타내는 도면이다.
도 6은 도 5에 도시된 플라즈마 디스플레이 패널의 데이터 구동부를 나타내는 도면이다.
도 7은 본 발명의 표시장치에 의해 EMI의 발생이 방지되는 주파수 대역을 나타내는 도면이다.
도 8은 본 발명의 실시 예에 따른 데이터 구동부의 필터 IC를 설명하기 위한 도면이다.
< 도면의 주요 부분에 대한 부호의 설명 >
6, 56 : 데이터전압 공급부 8, 58 : 기저전압 공급부
32 : PDP 34 : 방전셀
36 : 데이터 구동부 38 : 스캔 구동부
40 : 서스테인 구동부 42 : 타이밍 콘트롤러
44 : 구동전압 발생부 54 : 데이터펄스 공급부
60 : 필터 IC
본 발명은 플라즈마 표시장치에 관한 것으로, 특히 EMI의 발생을 방지할 수 있는 플라즈마 표시장치에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel; 이하 "PDP"라 함)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시한다. 이러한, PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.
도 1은 플라즈마 디스플레이 패널에서 256 계조를 구현하기 위한 8 비트 디폴트 코드의 서브필드 패턴을 나타내는 도면이다.
도 1을 참조하면, PDP는 화상의 계조를 구현하기 위해 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동한다. 각 서브필드는 전화면을 초기화 시키기 위한 리셋기간, 스캔라인을 선택하고 선택된 스캔라인에서 방전셀을 선택하기 위한 어드레스기간 및 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 리셋기간(RP), 어드레스기간(AP) 및 서스테인기간(SP)으로 나누어진다. 이때, 각 서브필드의 리셋기간(RP)과 어드레스기간(AP)은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
도 2는 일반적인 PDP의 구동파형을 나타내는 도면이다.
도 2를 참조하면, 서브필드(SF) 각각은 전화면의 방전셀들을 초기화하기 위한 리셋기간(RP), 방전셀을 선택하기 위한 어드레스기간(AP) 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인기간(SP)을 포함한다.
리셋기간(RP)에 있어서, 셋업기간(SU)에는 모든 스캔전극들(Y)에 상승 램프파형(PR)이 동시에 인가된다. 이 상승 램프파형(PR)에 의해 전화면의 셀들 내에는 미약한 방전(셋업방전)이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간(SD)에는 상승 램프파형(PR)이 인가된 후, 상승 램프파형(PR)의 피크전압(Vs+Vsetup)보다 낮은 정극성(+)의 서스테인전압(Vs)에서 부극성의 스캔전압(-Vy)까지 소정의 기울기로 하강하는 하강 램프파형(NR)이 스캔전극들(Y)에 동시에 인가 된다. 하강 램프파형(NR)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시켜 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시킨다.
어드레스기간(AP)에는 부극성(-)의 스캔펄스(SCNP)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성(+)의 데이터펄스(DP)가 인가된다. 이 스캔펄스(SCNP)와 데이터펄스(DP)의 전압차와 리셋기간(RP)에 생성된 벽전압이 더해지면서 데이터펄스(DP)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.
한편, 셋다운기간(SD)과 어드레스기간(AP) 동안에 서스테인전극들(Z)에는 정극성(+)의 서스테인전압(Vs)이 인가된다.
서스테인기간(SP)에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(SUSP)가 인가된다. 그러면, 어드레스 방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(SUSP)가 더해지면서 매 서스테인펄스(SUSP)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 면방전 형태로 서스테인 방전이 일어난다. 여기서, 서스테인펄스들(SUSP)은 서스테인전압(Vs)과 동일한 전압값을 갖는다.
도 3은 도 2에 도시된 데이터펄스를 형성하기 위한 종래 PDP의 데이터 구동부를 나타내는 도면이다.
도 3을 참조하면, 종래의 데이터 구동부는 어드레스전극들(X)에 데이터전압(Va)을 공급하기 위한 데이터전압 공급부(6) 및 어드레스전극들(X)에 기저전압(GND)을 공급하기 위한 기저전압 공급부(8)를 포함한다.
데이터전압 공급부(6)는 타이밍 콘트롤러(도시하지 않음)로부터 공급되는 타이밍 제어신호에 따라 어드레스기간(AP) 동안 스캔펄스(SCNP)와 동기되도록 어드레스전극들(X)에 데이터전압(Va)을 공급한다. 이러한, 데이터전압 공급부(6)는 데이터전압원(Va)과 어드레스전극(X) 사이에 접속된 제 1 스위치(SW1)를 포함한다.
기저전압 공급부(8)는 타이밍 콘트롤러(도시하지 않음)로부터 공급되는 타이밍 제어신호에 따라 어드레스기간(AP) 동안 데이터전압(Va)이 공급되지 않는 어드레스전극들(X)에 기저전압(GND)을 공급한다. 이러한, 기저전압 공급부(8)는 기저전압원(GND)과 어드레스전극(X) 사이에 접속된 제 2 스위치(SW2)를 포함한다.
도 4는 종래의 플라즈마 표시장치의 구동 시 발생되는 전자기파 장애를 나타내는 도면이다.
도 4를 참조하면, 종래의 플라즈마 표시장치에서는 어드레스기간(AP) 동안 어드레스전극들(X)에 공급되는 고주파, 고전압의 데이터전압(Va)에 의해 플라즈마 디스플레이 패널의 전면 방향으로 전자기파 장애(Electro Magnetic Interference; 이하 "EMI"라 함)가 높게 발생하는 문제점이 있다. 즉, 종래의 플라즈마 표시장치는 어드레스전극들(X)에 데이터전압(Va)이 공급될 때 데이터전압(Va)에 의해 발생되는 전류 중 고주파 전류의 픽킹(Pecking) 성분에 의해 대략 100㎒ 내지 120㎒ 사이의 주파수 대역에서 EMI가 높게 발생하는 문제점이 있다.
따라서, 본 발명의 목적은 EMI의 발생을 방지할 수 있는 플라즈마 표시장치 를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 표시장치는 화상을 표시하기 위한 플라즈마 디스플레이 패널; 및 상기 플라즈마 디스플레이 패널에 공급되는 다수의 구동파형 중 데이터펄스에 발생되는 고주파 전류의 픽킹 성분을 필터링 한 후 필터링 된 데이터펄스를 상기 플라즈마 디스플레이 패널의 어드레스전극에 공급하는 데이터 구동부를 포함한다.
상기 데이터 구동부는 상기 플라즈마 디스플레이 패널의 어드레스전극에 데이터펄스를 공급하기 위한 데이터펄스 공급부; 및 상기 데이터펄스에 의해 발생되는 고주파 전류의 픽킹 성분을 필터링하기 위해 상기 데이터펄스 공급부와 어드레스전극 사이에 접속된 필터 IC를 포함한다.
상기 필터 IC는 적어도 하나 이상의 필름 커패시터를 포함하는 것을 특징으로 한다.
상기 필름 커패시터가 복 수개일 경우 상기 필름 커패시터는 직렬 또는 병렬 중 어느 하나의 방법에 의해 상기 데이터펄스 공급부 및 어드레스전극의 공통단자와 기저전압원 사이에 접속되는 것을 특징으로 한다.
상기 필름 커패시터는 대략 70㎒ 내지 150㎒ 정도의 주파수 대역을 필터링하는 것을 특징으로 한다.
본 발명에 따른 플라즈마 표시장치는 상기 플라즈마 디스플레이 패널의 스캔전극을 구동하기 위한 스캔 구동부; 상기 플라즈마 디스플레이 패널의 서스테인전극을 구동하기 위한 서스테인 구동부; 상기 스캔 구동부, 데이터 구동부 및 서스테인 구동부를 제어하기 위한 타이밍 콘트롤러; 및 상기 스캔 구동부, 데이터 구동부 및 서스테인 구동부에 필요한 구동전압을 발생하는 구동전압 발생부를 더 포함한다.
상기 필터 IC는 로우패스 필터인 것을 특징으로 한다.
상기 필터 IC는 상기 데이터펄스 공급부와 어드레스전극 사이에 접속되는 저항 또는 인덕터 및 상기 저항 또는 인덕터의 양끝단에 병렬로 연결되는 2개의 커패시터를 포함하는 것을 특징으로 한다.
상기 목적 외에 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5 내지 도 7을 참조하여 본 발명의 바람직한 실시 예들에 대하여 설명하기로 한다.
도 5는 본 발명의 실시 예에 따른 플라즈마 표시장치를 나타내는 도면이다.
도 5를 참조하면, 본 발명의 실시 예에 따른 플라즈마 표시장치는 화상을 표시하기 위한 PDP(32), 어드레스전극들(X1 내지 Xm)에 데이터를 공급하기 위한 데이터 구동부(36), 스캔전극들(Y1 내지 Yn)을 구동하기 위한 스캔 구동부(38), 서스테인전극들(Z)을 구동하기 위한 서스테인 구동부(40), 각 구동부(36, 38, 40)를 제어하기 위한 타이밍 콘트롤러(42) 및 각 구동부(36, 38, 40)에 필요한 구동전압을 공급하기 위한 구동전압 발생부(44)를 구비한다.
PDP(32)는 스캔전극들(Y1 내지 Yn) 및 서스테인전극들(Z)이 형성된 상판과 어드레스전극들(X1 내지 Xm)이 형성된 하판으로 이루어진다. 상판에는 벽전하를 축적하기 위한 상부 유전체층(도시하지 않음)과 플라즈마 방전 시 스퍼터링에 의한 상부 유전체층의 손상을 보호하기 위한 보호막(도시하지 않음)이 스캔전극들(Y1 내 지 Yn) 및 서스테인전극들(Z) 상에 적층 된다. 그리고, 하판에는 벽전하를 축적하기 위한 하부 유전체층(도시하지 않음)이 어드레스전극들(X1 내지 Xm)의 하부에 형성된다. 이러한, PDP(32)는 스캔전극들(Y1 내지 Yn), 서스테인전극들(Z) 및 어드레스전극들(X1 내지 Xm)이 교차되는 영역에 방전셀들(34)이 형성된다. 이때, 각 방전셀들(34)은 하판에 형성된 격벽(도시하지 않음)에 의해 분리되고, 그 내부에는 적색, 녹색 및 청색 형광체가 도포 된다. 이러한, PDP(32)는 어드레스전극들(X1 내지 Xm)과 스캔전극들(Y1 내지 Yn)에 공급되는 데이터펄스(DP) 및 스캔펄스(SCNP)에 의해 방전셀들(34)이 선택되고, 스캔전극들(Y1 내지 Yn) 및 서스테인전극들(Z)에 공급되는 서스테인펄스(SUSP)에 의해 서스테인 방전을 유지한다. 이에 따라, 방전셀들(34)에서는 서스테인 방전시 발생되는 자외선에 의해 방전셀들(34) 내부에 도포 된 형광체가 발광하여 가시광을 방출함으로써 화상을 표시한다.
데이터 구동부(36)는 타이밍 콘트롤러(42)로부터 공급되는 타이밍 제어신호(Cx)에 응답하여 데이터를 샘플링하고 래치 한 다음 그 데이터의 데이터전압(Va)을 어드레스전극들(X1 내지 Xm)에 공급한다. 이러한, 데이터 구동부(36)는 어드레스전극들(X1 내지 Xm)에 데이터전압(Va)이 공급될 때 PDP(32)의 전면 방향으로 전자기파 장애(Electro Magnetic Interference; 이하 "EMI"라 함)가 발생되는 것을 방지하기 위해 필름 커패시터가 포함된 필터 집적회로(Intergrated Circuit; 이하 "IC"라 함)(도시하지 않음)를 이용하여 고주파, 고전압의 데이터전압(Va)에 의해 발생되는 전류 중 고주파 전류의 픽킹(Pecking) 성분 즉, 노이즈를 필터링 한 후 필터링 된 데이터전압(Va)을 어드레스전극들(X1 내지 Xm)에 공급한다. 이로 인해, 본 발명에 따른 플라즈마 표시장치에서는 어드레스기간(AP) 동안 PDP(32)의 전면 방향으로 EMI가 발생되는 것을 방지할 수 있게 된다. 이에 대한 상세한 설명은 후술하기로 한다.
스캔 구동부(38)는 타이밍 콘트롤러(42)로부터 공급되는 타이밍 제어신호(Cy)에 응답하여 리셋기간(RP) 동안 도 2와 같은 리셋펄스(PR, NR)를 스캔전극들(Y1 내지 Yn)에 공급한다. 또한, 스캔 구동부(38)는 타이밍 콘트롤러(42)로부터 공급되는 타이밍 제어신호(Cy)에 응답하여 어드레스기간(AP) 동안 도 2와 같은 스캔 기준전압(Vsc)을 스캔전극들(Y1 내지 Yn)에 공급함과 아울러 부극성의 스캔전압(-Vy) 값을 갖는 스캔펄스(SCNP)를 스캔전극들(Y1 내지 Yn)에 순차적으로 공급한다. 그리고, 스캔 구동부(38)는 타이밍 콘트롤러(42)로부터 공급되는 타이밍 제어신호(Cy)에 응답하여 서스테인기간(SP) 동안 서스테인전압레벨(Vs) 및 기저전압레벨(GND)을 갖는 서스테인펄스(SUSP)를 스캔전극들(Y1 내지 Yn)에 공급한다.
서스테인 구동부(40)는 타이밍 콘트롤러(42)로부터 공급되는 타이밍 제어신호(Cz)에 응답하여 셋다운기간(SD)과 어드레스기간(AP) 동안 서스테인전극들(Z)에 정극성(+)의 서스테인전압(Vs)을 공급한 후 서스테인기간(SP) 동안 스캔 구동부(38)와 교대로 동작하여 서스테인전압레벨(Vs) 및 기저전압레벨(GND)을 갖는 서스테인펄스(SUSP)를 서스테인전극들(Z)에 공급한다.
타이밍 콘트롤러(42)는 수직/수평 동기신호와 클럭신호를 입력받아 각 구동부(36, 38, 40)에 필요한 타이밍 제어신호(Cx, Cy, Cz)를 발생하고 그 타이밍 제어신호(Cx, Cy, Cz)를 해당 구동부(36, 38, 40)에 공급함으로써 각 구동부(36, 38, 40)를 제어한다. 이때, 데이터 제어신호(Cx)에는 데이터를 샘플링하기 위한 샘플링클럭, 래치제어신호, 에너지 회수회로와 구동 스위치소자의 온/오프 시간을 제어하기 위한 스위치 제어신호가 포함된다. 또한, 스캔 제어신호(Cy)에는 스캔 구동부(38) 내의 에너지 회수회로와 구동 스위치소자의 온/오프 시간을 제어하기 위한 스위치 제어신호가 포함된다. 그리고, 서스테인 제어신호(Cz)에는 서스테인 구동부(40) 내의 에너지 회수회로와 구동 스위치소자의 온/오프 시간을 제어하기 위한 스위치 제어신호가 포함된다.
구동전압 발생부(44)는 셋업전압(Vsetup), 부극성의 스캔전압(-Vy), 직류의 스캔 기준전압(Vsc), 정극성(+)의 서스테인전압(Vs) 및 데이터전압(Va) 등을 발생하여 데이터 구동부(36), 스캔 구동부(38) 및 서스테인 구동부(40)에 공급한다.
도 6은 도 5에 도시된 데이터 구동부를 상세히 나타내는 도면이다.
도 6을 참조하면, 본 발명에 따른 PDP의 데이터 구동부는 타이밍 콘트롤러(42)로부터 공급되는 타이밍 제어신호(Cx)에 따라 어드레스전극들(X1 내지 Xm)에 데이터펄스(DP)를 공급하는 데이터펄스 공급부(54), 데이터펄스 공급부(54)로부터 공급된 데이터펄스(DP)에 발생되는 전류 중 고주파 전류의 픽킹 성부분을 필터링 하기 위한 필터 IC(60)를 포함한다.
데이터펄스 공급부(54)는 어드레스기간 동안 스캔전극들(Y1 내지 Yn)에 공급되는 스캔펄스와 동기되도록 어드레스전극들(X1 내지 Xm)에 데이터펄스를 공급한다. 이에 따라, 어드레스기간 동안 스캔펄스 및 데이터펄스가 공급된 방전셀들(34)에서는 어드레스 방전이 발생된다. 이러한, 데이터펄스 공급부(54)는 어드레스전극 들(X1 내지 Xm)에 데이터전압(Va)을 공급하기 위한 데이터전압 공급부(56) 및 어드레스전극들(X1 내지 Xm)에 기저전압(GND)을 공급하기 위한 기저전압 공급부(58)를 포함한다.
데이터전압 공급부(56)는 타이밍 콘트롤러(42)로부터 공급되는 타이밍 제어신호(Cx)에 응답하여 어드레스기간 동안 스캔펄스와 동기되도록 어드레스전극들(X1 내지 Xm)에 데이터전압(Va)을 공급한다. 이에 따라, 스캔펄스와 데이터전압(Va)이 공급된 방전셀들(34)에서는 어드레스 방전이 발생된다. 이러한, 데이터전압 공급부(56)는 데이터전압원(Va)과 기저전압 공급부(58) 및 필터 IC(60)의 공통단자 사이에 접속된 제 1 스위치(SW1)를 포함한다.
제 1 스위치(SW1)는 타이밍 콘트롤러(42)로부터 공급되는 제 1 스위칭 제어신호에 응답하여 어드레스기간 동안 데이터전압원(Va)을 기저전압 공급부(58) 및 필터 IC(60)의 공통단자에 전기적으로 접속시킨다. 이에 따라, 어드레스기간 동안 스캔펄스와 동기되도록 어드레스전극들(X1 내지 Xm)에 데이터전압(Va)이 공급된다. 이로 인해, 스캔펄스 및 데이터전압(Va)이 공급된 방전셀들(34)에서는 어드레스 방전이 발생된다.
기저전압 공급부(58)는 타이밍 콘트롤러(42)로부터 공급되는 타이밍 제어신호(Cx)에 응답하여 데이터전압(Va)이 공급되지 않는 어드레스전극들(X1 내지 Xm)에 기저전압(GND)을 공급한다. 이러한, 기저전압 공급부(58)는 기저전압원(GND)과 데이터전압 공급부(56) 및 필터 IC(60)의 공통단자 사이에 접속된 제 2 스위치(SW2)를 포함한다.
제 2 스위치(SW2)는 타이밍 콘트롤러(42)로부터 공급되는 제 2 스위칭 제어신호에 응답하여 어드레스기간 동안 기저전압원(GND)을 데이터전압 공급부(56) 및 필터 IC(60)의 공통단자에 전기적으로 접속시킨다. 이에 따라, 어드레스기간 중 데이터전압(Va)이 공급되지 않은 어드레스전극들(X1 내지 Xm)에는 기저전압(GND)이 공급된다.
필터 IC(60)는 데이터펄스 공급부(54)와 어드레스전극(X) 사이에 접속되어 데이터펄스 공급부(54)로부터 공급되는 데이터펄스가 어드레스전극들(X1 내지 Xm)에 공급될 때 발생되는 전류 중 고주파 전류의 픽킹(Pecking) 성분을 필터링한다. 이로 인해, 어드레스전극들(X1 내지 Xm)에 데이터펄스가 공급될 때 PDP(32)의 전면 방향으로 EMI가 발생되는 것을 방지할 수 있게 된다. 이러한, 필터 IC(60)는 적어도 하나 이상의 필름 커패시터(Cf)를 포함한다. 이때, 필터 IC(60) 내부에 필름 커패시터(Cf)가 복 수개 포함될 경우 필름 커패시터(Cf)는 필터링하려는 전류의 주파수 대역에 따라 병렬 또는 직렬로 데이터펄스 공급부(54) 및 어드레스전극(X)의 공통단자와 기저전압원(GND) 사이에 접속된다. 즉, 필터링하고자 하는 전류의 주파수 대역을 넓게 할 경우에 필름 커패시터(Cf)는 병렬로 접속되고, 필터링하려는 전류의 주파수 대역을 좁게 할 경우 필름 커패시터(Cf)는 직렬로 접속된다. 이러한, 이유는 어드레스전극들(X1 내지 Xm)에 데이터전압(Va)이 공급될 때 필름 커패시터(Cf)의 커패시턴스 값에 따라 공진 주파수의 밴드갭이 조절되어 필터링 하고자 하는 주파수 대역이 조절되기 때문이다. 본 발명에서는 이러한 필터 IC(60)를 이용하여 대략 70㎒ 내지 150㎒ 정도의 주파수 대역, 특히 대략 100㎒ 내지 120㎒ 정도의 주파수 대역을 필터링한다.
도 7은 본 발명의 표시장치에 의해 EMI의 발생이 방지되는 주파수 대역을 나타내는 도면이다.
도 7을 참조하면, 본 발명의 플라즈마 표시장치에서는 데이터펄스 공급부(54)와 어드레스전극(X) 사이에 필터 IC(60)를 설치하여 어드레스전극들(X1 내지 Xm)에 데이터펄스가 공급될 때 발생되는 고주파 전류의 픽킹 성분 즉, 노이즈를 필터링함으로써 PDP(32)의 전면 방향으로 EMI가 발생되는 것을 방지할 수 있다. 즉, 종래의 플라즈마 표시장치에서는 어드레스전극들(X1 내지 Xm)에 공급되는 데이터펄스에 의해 대략 70㎒ 내지 150㎒ 정도의 주파수 대역, 특히 대략 100㎒ 내지 120㎒ 정도의 주파수 대역에서 PDP(32)의 전면 방향으로 많은 EMI가 발생된다. 그러나, 본 발명의 플라즈마 표시장치에서는 필터 IC(60)를 이용하여 EMI가 많이 발생되는 대략 70㎒ 내지 150㎒ 정도의 주파수 대역을 갖는 전류의 픽킹 성분을 필터링함으로써 대략 70㎒ 내지 150㎒ 정도의 주파수 대역에서 발생되는 EMI를 저감시킬 수 있다. 이에 따라, 본 발명에 따른 플라즈마 표시장치는 종래의 플라즈마 표시장치와 대비하여 대략 100㎒ 내지 120㎒ 정도의 주파수 대역에서 발생되는 EMI를 대략 2dB㎶/m 정도 감소시킬 수 있다.
도 8은 본 발명의 실시 예에 따른 데이터 구동부의 필터 IC를 설명하기 위한 도이다.
도 8에 도시한 바와 같이, 본 발명의 실시 예에 따른 데이터 구동부의 필터 IC 는 로우패스 필터 예컨대, 파이 필터일 수 있다. 일례로, 필터 IC는 데이터펄스 공급부(54)와 어드레스전극(X) 사이에 직렬로 연결된 저항(R)을 사이에 두고 저항(R) 양 끝단에 커패시터(C1, C2)를 병렬로 연결한 파이 형태의 필터일 수 있다. 여기서, 저항(R)은 인덕터(L)로 대체될 수도 있다.
이러한 필터 IC 는 로우패스 필터로 저주파의 신호는 통과시키고, 고주파의 신호는 필터링할 수 있다. 즉, EMI 성분의 신호가 대략 70㎒ 내지 150㎒ 정도의 주파수 대역에서 많이 발생되는데 예컨대, 필터 IC의 스펙을 조절하여 를 통해 EMI를 효과적으로 저감 시킬 수 있는 것이다.
상술한 바와 같이, 본 발명은 어드레스전극에 데이터펄스를 공급하는 데이터펄스 공급부와 어드레스전극 사이에 필터 IC를 설치하여 데이터펄스에 의해 발생되 는 고주파 전류의 픽킹 성분을 필터링함으로써 데이터펄스에 의해 플라즈마 디스플레이 패널의 전면 방향으로 EMI가 발생되는 것을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (8)

  1. 화상을 표시하기 위한 플라즈마 디스플레이 패널; 및
    상기 플라즈마 디스플레이 패널에 공급되는 다수의 구동파형 중 데이터펄스에 발생되는 고주파 전류의 픽킹 성분을 필터링 한 후 필터링 된 데이터펄스를 상기 플라즈마 디스플레이 패널의 어드레스전극에 공급하는 데이터 구동부를 포함하는 것을 특징으로 하는 플라즈마 표시장치.
  2. 제 1 항에 있어서,
    상기 데이터 구동부는
    상기 플라즈마 디스플레이 패널의 어드레스전극에 데이터펄스를 공급하기 위한 데이터펄스 공급부; 및
    상기 데이터펄스에 의해 발생되는 고주파 전류의 픽킹 성분을 필터링하기 위해 상기 데이터펄스 공급부와 어드레스전극 사이에 접속된 필터 IC를 포함하는 것을 특징으로 하는 플라즈마 표시장치.
  3. 제 2 항에 있어서,
    상기 필터 IC는 적어도 하나 이상의 필름 커패시터를 포함하는 것을 특징으로 하는 플라즈마 표시장치.
  4. 제 3 항에 있어서,
    상기 필름 커패시터가 복 수개일 경우 상기 필름 커패시터는 직렬 또는 병렬 중 어느 하나의 방법에 의해 상기 데이터펄스 공급부 및 어드레스전극의 공통단자와 기저전압원 사이에 접속되는 것을 특징으로 하는 플라즈마 표시장치.
  5. 제 4 항에 있어서,
    상기 필름 커패시터는 대략 70㎒ 내지 150㎒ 정도의 주파수 대역을 필터링하는 것을 특징으로 하는 플라즈마 표시장치.
  6. 제 1 항에 있어서,
    상기 플라즈마 디스플레이 패널의 스캔전극을 구동하기 위한 스캔 구동부;
    상기 플라즈마 디스플레이 패널의 서스테인전극을 구동하기 위한 서스테인 구동부;
    상기 스캔 구동부, 데이터 구동부 및 서스테인 구동부를 제어하기 위한 타이밍 콘트롤러; 및
    상기 스캔 구동부, 데이터 구동부 및 서스테인 구동부에 필요한 구동전압을 발생하는 구동전압 발생부를 더 포함하는 것을 특징으로 하는 플라즈마 표시장치.
  7. 제 2 항에 있어서,
    상기 필터 IC는
    로우패스 필터인 것을 특징으로 하는 플라즈마 표시장치.
  8. 제 7 항에 있어서,
    상기 필터 IC는
    상기 데이터펄스 공급부와 어드레스전극 사이에 접속되는 저항 또는 인덕터 및
    상기 저항 또는 인덕터의 양끝단에 병렬로 연결되는 2개의 커패시터를 포함하는 것을 특징으로 하는 플라즈마 표시장치.
KR1020050043881A 2005-05-24 2005-05-24 플라즈마 표시장치 KR100692022B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050043881A KR100692022B1 (ko) 2005-05-24 2005-05-24 플라즈마 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050043881A KR100692022B1 (ko) 2005-05-24 2005-05-24 플라즈마 표시장치

Publications (2)

Publication Number Publication Date
KR20060121616A KR20060121616A (ko) 2006-11-29
KR100692022B1 true KR100692022B1 (ko) 2007-03-09

Family

ID=37707323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050043881A KR100692022B1 (ko) 2005-05-24 2005-05-24 플라즈마 표시장치

Country Status (1)

Country Link
KR (1) KR100692022B1 (ko)

Also Published As

Publication number Publication date
KR20060121616A (ko) 2006-11-29

Similar Documents

Publication Publication Date Title
KR100433213B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100667360B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
EP1727115A2 (en) Plasma display apparatus with EMI protection
KR100491837B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100692022B1 (ko) 플라즈마 표시장치
KR100692869B1 (ko) 플라즈마 표시장치
KR100656706B1 (ko) 플라즈마 표시장치
KR100634683B1 (ko) 플라즈마 표시장치
KR100726636B1 (ko) 플라즈마 표시장치
KR20070037272A (ko) 플라즈마 표시장치 및 그 구동방법
KR100692031B1 (ko) 플라즈마 표시장치
KR100692036B1 (ko) 플라즈마 표시장치
KR100738222B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100726652B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100692811B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100566819B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 구동장치
KR100612513B1 (ko) 플라즈마 표시장치 및 그 구동방법
KR100631122B1 (ko) 플라즈마 표시장치 및 그 구동방법
KR20070087743A (ko) 플라즈마 표시장치 및 그 구동방법
EP1763002A2 (en) Plasma display apparatus and method of driving the same
KR100811593B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR100496256B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100667557B1 (ko) 플라즈마 디스플레이 장치 및 그 구동방법
KR100692815B1 (ko) 플라즈마 표시장치
KR20030086232A (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130226

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee