KR100566819B1 - 플라즈마 디스플레이 패널의 구동방법 및 구동장치 - Google Patents

플라즈마 디스플레이 패널의 구동방법 및 구동장치 Download PDF

Info

Publication number
KR100566819B1
KR100566819B1 KR1020040082242A KR20040082242A KR100566819B1 KR 100566819 B1 KR100566819 B1 KR 100566819B1 KR 1020040082242 A KR1020040082242 A KR 1020040082242A KR 20040082242 A KR20040082242 A KR 20040082242A KR 100566819 B1 KR100566819 B1 KR 100566819B1
Authority
KR
South Korea
Prior art keywords
pulse
electrode
display panel
plasma display
discharge
Prior art date
Application number
KR1020040082242A
Other languages
English (en)
Inventor
한정관
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040082242A priority Critical patent/KR100566819B1/ko
Application granted granted Critical
Publication of KR100566819B1 publication Critical patent/KR100566819B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2922—Details of erasing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 휘점오방전을 방지할 수 있는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 플라즈마 디스플레이 패널의 온도를 감지하는 단계와, 제 1 전극에 상기 방전셀 내에 벽전하를 형성하고, 상기 벽전하 중 불요 벽전하를 소거하기 위한 제 1 초기화 펄스를 인가하는 단계와, 상기 제 1 초기화펄스에 이어서 상기 플라즈마 디스플레이 패널의 온도에 따라 펄스 수와 펄스폭 중 적어도 어느 하나가 달라지는 제2 초기화 펄스를 상기 제 1 및 제 2 전극에 교대로 인가하는 단계를 포함한다.

Description

플라즈마 디스플레이 패널의 구동방법 및 구동장치 {METHOD AND APPARATUS FOR DRIVING PLASMA DISPLAY PANEL }
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 전극배치를 개략적으로 나타내는 평면도이다.
도 2는 통상적인 3전극 플라즈마 디스플레이 패널의 구동방법을 나타내는 도면이다.
도 3a는 정상적인 방전이 발생할 경우 방전셀내의 광파형을 나타내는 도면이다.
도 3b는 휘점 오방전이 발생할 경우 방전셀내의 광파형을 나타내는 도면이다.
도 4a는 셋업방전결과 방전셀내의 벽전하분포를 나타내는 도면이다.
도 4b는 정상적인 셋다운방전결과 방전셀내의 벽전하분포를 나타내는 도면이다.
도 4c는 셋다운기간에서 강방전이 발생한 방전셀내의 벽전하분포를 나타내는 도면이다.
도 5a는 정상적인 셋다운 방전결과 방전셀내의 벽전하분포를 개략적으로 나 타내는 도면이다.
도 5b는 셋다운기간에서 강방전이 발생한 방전셀내의 벽전하분포를 개략적으로 나타내는 도면이다.
도 6은 본 발명의 제 1 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법을 나타내는 도면이다.
도 7은 본 발명의 제 2 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법을 나타내는 도면이다.
도 8은 본 발명의 제 3 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법을 나타내는 도면이다.
도 9는 본 발명의 제 4 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법을 나타내는 도면이다.
도 10은 본 발명에 따른 플라즈마 디스플레이 패널의 구동장치를 나타내는 도면이다.
도 11은 본 발명에 따른 스캔구동부와 서스테인구동부의 회로도를 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
11 : 타이밍 콘트롤러 12 : 데이터 구동부
13 : 스캔 구동부 14 : 서스테인 구동부
15 : 구동전압 발생부 20, 28 : 에너지 회수회로
22 : 셋업전압 발생회로 24 : 셋다운전압 발생회로
26 : 스캔전압 발생회로 30 : 온도센서
본 발명은 플라즈마 디스플레이 패널의 구동방법 및 구동장치에 관한 것으로, 특히 온도 변화에 따른 리셋 기간의 셋다운 방전 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.
도 1을 참조하면, 종래의 3전극 교류 면방전형 PDP의 방전셀은 스캔전극(Y1 내지 Yn) 및 서스테인전극(Z)과, 스캔전극(Y1 내지 Yn) 및 서스테인전극(Z)과 직교하는 어드레스전극(X1 내지 Xm)을 구비한다.
스캔전극(Y1 내지 Yn), 서스테인전극(Z) 및 어드레스전극(X1 내지 Xm)의 교차부에는 적색, 녹색 및 청색 중 어느 하나를 표시하기 위한 서브픽셀이 형성된다. 스캔전극(Y1 내지 Yn) 및 서스테인전극(Z)은 도시하지 않은 상부기판 상에 형성된다. 상부기판에는 도시하지 않는 유전체층과 MgO 보호층이 적층된다. 어드레스전 극(X1 내지 Xm)은 도시하지 않은 하부기판 상에 형성된다. 하부기판 상에는 수평으로 인접한 셀들 간에 광학적, 전기적 혼신을 방지하기 위한 격벽이 형성된다. 하부기판과 격벽 표면에는 진공자외선에 의해 여기되어 가시광을 방출하는 형광체가 형성된다. 상부기판과 하부기판 사이의 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다.
PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 리셋기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간 및 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
도 2는 도 1과 같은 PDP를 구동하기 위한 구동파형을 나타낸다.
도 2를 참조하면, 종래의 PDP는 한 서브필드를 방전셀을 초기화하기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스기간 및 유지방전을 일으키는 서스테인기간으로 시분할 구동한다.
리셋기간의 초기에는 전압이 서스테인전압(Vs)부터 셋업전압(Vsetup)까지 전압이 점진적으로 상승하는 상승 램프파형(Rup)이 모든 스캔전극들(Y)에 동시에 인가된다. 이 상승 램프파형(Rup)이 스캔전극들(Y)에 공급되는 동안, 서스테인전극(Z)들과 어드레스전극(X)들에는 0[V]가 인가된다. 상승 램프파형(Rup)에 의해 전화면의 방전셀들 내에서 스캔전극(Y)과 어드레스전극(X) 사이와 스캔전극(Y)과 서스테인전극(Z) 사이에는 벽전하의 형성을 유발하는 셋업방전이 일어난다.
셋다운 기간에는 상승 램프파형(Rup)의 피크전압보다 낮은 정극성의 전압에서 부극성 전압(-Vy)까지 하강하는 하강 램프파형(Rdown)이 스캔전극들(Y)에 동시에 인가된다. 하강 램프파형(Rdown)이 스캔전극들(Y)에 공급되는 동안, 서스테인전극들(Z)에는 정극성의 서스테인전압(Vs)이 인가되고, 어드레스전극(X)들에는 0[V]가 인가된다. 하강 램프파형(Rdown)으로 인하여 스캔전극(Y)과 서스테인전극(Z) 사이에는 불요 벽전하를 소거시키기 위한 셋다운 방전이 일어난다.
셋업 기간과 셋다운 기간에서의 방전에 의한 광파형과 방전셀내의 벽전하분포를 도면 3a, 4a, 4b 및 5a를 참조하여 자세히 설명하면 다음과 같다.
도 3a는 구동파형에 따라 정상적인 방전을 일으키는 방전셀들의 광파형을 나타내는 도면이다.
도 4a 및 4b는 구동파형에 따라 정상적인 방전을 일으키는 방전셀들의 벽전하분포의 변화를 나타내는 도면이다.
도 3a를 참조하면, 셋업방전은 빛이 거의 발생하지 않는 암방전이다.
그 결과, 셋업방전 이휴에 방전셀은 도 4a와 같은 벽전하분포를 나타낸다. 즉, 스캔전극(Y)에는 부극성(-)의 전하가 형성되고, 서스테인전극(Z)과 어드레스전극(X)에는 정극성(+)의 전하가 형성된다.
셋업 기간에 이어지는 셋다운 기간에서의 방전도 빛이 거의 발생하지 않는 암방전임을 도 3a의 광파형을 통해서 알 수 있다.
그 결과, 셋다운방전 이후에 방전셀은 도 4b와 같은 벽전하분포를 나타낸다. 즉, 스캔전극(Y)과 서스테인전극(Z)에는 부극성(-)의 전하가 형성되는데, 특히 서스테인전극(Z)에는 소량의 벽전하가 형성된다.
도 5a는 이러한 방전셀의 벽전하분포를 개략적으로 나타내는 도면이다.
리셋 기간에 이어지는 어드레스 기간에는 부극성의 스캔펄스(scp)가 스캔전극(Y)들에 인가됨과 동시에 그 스캔펄스(scp)에 동기되어 어드레스전극(X)들에 정극성의 데이터펄스(dp)가 인가된다. 이 어드레스 기간동안 서스테인전극(Z)들에는 정극성 서스테인전압보다 낮은 정극성(+)의 바이어스 전압(Vz)이 공급된다. 리셋 기간 이후에 방전개시전압과 가까운 상태로 갭전압이 조정된 상태에서, 스캔전압(scp)과 데이터전압(dp)이 인가되는 온셀(on-cell)들 내에는 스캔전극(Y)과 어드레스전극(X) 사이의 전위차가 방전개시전압을 초과함으로써 어드레스 방전이 발생한다. 스캔전극(Y)과 어드레스전극(X) 사이의 1차 어드레스 방전은 셀 내의 프라이밍 하전입자들을 발생시켜 스캔전극(Y) 과 서스테인전극(Z) 사이의 2차 방전을 유도한다. 어드레스가 된 방전셀은 스캔전극(Y)에는 정극성(+)의 벽전하가 형성되고, 서스테인전극(Z)에는 부극성(-)의 벽전하가 형성된다.
서스테인 기간에는 스캔전극(Y)들과 서스테인전극(Z)들에 서스테인펄스가 교 대로 인가된다. 그러면 어드레스 기간에 방전이 일어난 셀들은 벽전하에 의한 벽전위와 서스테인펄스에 의한 전위차의 합으로 스캔전극(Y)과 서스테인전극사이(Z)에서는 방전이 일어나게 된다.
하지만 종래에는 리셋 기간의 셋다운 방전의 불안정으로 리셋 기간 완료후 스캔전극(Y)과 서스테인전극(Z) 간에 전위차가 발생하는 문제가 생기기도 한다. 이는 휘점 오방전의 원인이 되는데, 자세히 설명하면 다음과 같다.
도 3b 를 참조하면, 셋다운 기간에 벽전하를 소거시키기 위한 약방전이 일어나지 않고, 강방전이 일어나는 경우가 발생할 수 있다. 이러한 현상은 주로 셋다운전압을 과도하게 부극성의 전위까지 낮추거나, 패널특성으로 인하여 방전이 불안정할 경우 발생하게 된다.
특히, 이러한 셋다운 기간에서의 강방전은 패널이 저온일 경우에 더욱 불안정한 특성을 보인다. 패널의 온도가 저온인 상태에서는 방전개시전압이 더 높아지게 되고, 구동전압 마진이 더욱 좁아지게 된다. 즉, 방전이 일어나는 빈도는 줄어들지만 방전이 일어날 경우에는 더욱 크고 강하게 발생하여 전극에 형성되는 벽전하의 양도 많아진다. 이러한 강방전 결과 방전셀은 도 4c 와 같이, 스캔전극(Y)과 서스테인전극(Z) 사이에 전위차가 발생한다. 스캔전극(Y)과 서스테인전극(Z) 간의 전위차가 발생하면 어드레스 방전이 없이도 서스테인 기간에 서스테인펄스가 인가될 경우 서스테인방전을 일으키게 된다. 즉, 오프셀(off-cell)이 되어야 할 셀들이 원치않는 온셀(on-cell)로 되어서, 서스테인 기간동안 데이터의 인가없이 서스테인 방전만 일으키는 휘점 오방전 현상이 나타난다.
도 5b는 이러한 휘점 오방전이 발생하게 되는 벽전하분포를 개략적으로 나타내는 도면이다.
도 5b를 참조하면, 스캔전극(Y)과 서스테인전극(Z)간의 벽전위에 의해 방전이 발생하는 것을 알 수 있다.
따라서, 본 발명의 목적은 셋다운 기간에서 패널 특성에 의해 강방전이 일어날 경우 발생하는 스캔전극과 서스테인전극간의 전위차를 제거하는데에 있다. 즉, 셋다운 기간에 발생한 전위차로 인하여 서스테인 기간에 휘점오방전이 발생하는 것을 방지할 수 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 PDP의 구동방법은 플라즈마 디스플레이 패널의 온도를 감지하는 단계와, 제 1 전극에 상기 방전셀 내에 벽전하를 형성하고, 상기 벽전하 중 불요 벽전하를 소거하기 위한 제 1 초기화 펄스를 인가하는 단계와, 상기 제 1 초기화펄스에 이어서 상기 플라즈마 디스플레이 패널의 온도에 따라 펄스 수와 펄스폭 중 적어도 어느 하나가 달라지는 제2 초기화 펄스를 상기 제 1 및 제 2 전극에 교대로 인가하는 단계를 포함한다.
제 2 초기화펄스는, 상기 플라즈마 디스플레이 패널의 온도가 상온 이상이면 상기 방전셀 내에 전하를 소거하기 위한 적어도 두 개 이상의 소거펄스를 포함하며, 상기 소거펄스는 상기 제 1 및 제 2 전극에 교대로 인가된다.
소거펄스는 구형파이며, 그 펄스폭이 대략 1㎲ 내지 1.5㎲ 사이이다.
제 1 전극에 인가되는 소거펄스는 그 펄스폭이 대략 5㎲ 내지 7㎲ 사이이다.
제 2 초기화펄스는 플라즈마 디스플레이 패널의 온도가 저온이면 적어도 두 개 이상의 안정화펄스를 포함하며,
안정화펄스는 상기 소거펄스들에 앞서 상기 제 1 및 제 2 전극에 교대로 인가된다.
안정화 펄스는 구형파이며, 그 펄스폭은 대략 8㎲ 내지 12㎲ 사이이다.
안정화펄스에 이어서 상기 제 1 전극에 인가되는 소거펄스는 그 펄스폭이 대략 1㎲ 내지 1.5㎲ 사이이다.
안정화펄스에 이어서 상기 제 1 전극에 인가되는 소거펄스는 그 펄스폭이 대략 18㎲ 내지 25㎲ 사이이다.
본 발명에 따른 플라즈마 디스플레이 패널의 구동장치는 플라즈마 디스플레이 패널의 온도를 감지하는 온도센서와, 리셋기간 동안 방전셀내에 벽전하를 형성하고, 상기 벽전하 중 불요 벽전하를 소거하기 위한 제 1 초기화 펄스를 상기 제 1 전극에 인가한 후에 상기 플라즈마 디스플레이 패널의 온도에 따라 펄스 수와 펄스 폭 중 적어도 어느 하나가 달라지는 제 2 초기화 펄스를 인가하는 제 1 구동부와, 상기 제1 구동부와 교대로 동작하여 상기 제 2 초기화펄스를 상기 제 2 전극에 인가하는 제 2 구동부와, 플라즈마 디스플레이 패널의 온도에 따라 상기 제 1 및 제 2 구동부를 제어하는 제어기를 구비한다.
제 2 초기화펄스는, 플라즈마 디스플레이 패널의 온도가 상온 이상이면 상기 방전셀 내에 전하를 소거하기 위한 적어도 두 개 이상의 소거펄스를 포함하며, 상기 제 1 및 제 2 구동부는 상기 소거펄스를 상기 제 1 및 제 2 전극에 교대로 인가하는 것을 특징으로 한다.
소거펄스는 구형파이며, 그 펄스폭이 대략 1㎲ 내지 1.5㎲ 사이이다.
소거펄스는 구형파이며, 그 펄스폭이 대략 5㎲ ~ 7㎲ 이다.
제 2 초기화펄스는 플라즈마 디스플레이 패널의 온도가 저온이면 적어도 두 개 이상의 안정화펄스를 포함하며, 상기 제 1 및 제 2 구동부는 상기 소거펄스들에 앞서 상기 안정화펄스를 상기 제 1 및 제 2 전극에 교대로 인가한다.
안정화 펄스는 구형파이며, 그 펄스폭은 대략 8㎲ 내지 12㎲ 사이이다.
안정화펄스에 이어서 상기 제 1 전극에 인가되는 소거펄스는 그 펄스폭이 대략 1㎲ 내지 1.5㎲ 사이이다.
안정화펄스에 이어서 상기 제 1 전극에 인가되는 소거펄스는 그 펄스폭이 대략 18㎲ 내지 25㎲ 사이이다.
상기 목적 외에 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 6 내지 도 11을 참조하여 본 발명의 바람직한 실시 예들에 대하여 설명하기로 한다.
도 6 은 본 발명의 제 1 실시 예에 따른 PDP의 구동방법에 따른 파형을 나타내는 도면이다.
도 6 을 참조하면, 본 발명에 따른 PDP의 구동방법은 하나의 서브필드를 셀을 초기화하기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간, 유지방전을 일으키는 서스테인 기간으로 시분할 구동한다.
리셋 기간에 있어서, 셋업 기간에는 모든 주사전극들에 상승램프파형(Rup)을 동시에 인가한다. 이 상승램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되고 벽전하가 생성된다. 즉, 스캔전극(Y)에는 부극성(-)의 벽전하가 형성되고, 서스테인전극(Z)과 어드레스전극(X)들에는 정극성(+)의 벽전하가 형성된다.
셋업 기간에 이어서 셋다운 기간에는 상승 램프파형(Rup)이 공급된 후, 상승 램프파형(Rup)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Rdown)이 주사전극들에 동시에 인가된다. 하강 램프파형(Rdown)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하를 균일하게 잔류시키게 된다. 그 결과 스캔전극(Y)에는 부극성(-)의 벽전하가 형성되고, 서스테인전극(Z)에는 소량의 부극성(-)의 벽전하가 형성된다. 반면에 어드레스전극(X)에는 정극성(+)의 벽전하가 형성된다.
그러나 셋다운 기간에 방전셀을 소거시키기 위한 약방전이 일어나는 것이 아니라 강방전이 발생할 수 있다. 이러한 강방전은 패널특성이 불균일할 때 발생하게 되고, 강방전이 발생하는 빈도와 특성은 온도에 따라서 차이를 나타낸다. 본 발명에 따른 PDP의 구동방법은 온도에 따라서 특성이 다른 강방전이 발생하여 스캔전극(Y)과 서스테인전극(Z)간에 전위차가 형성된 것을 제거한다.
패널의 온도가 상온이거나 고온일 경우에, 본 발명의 제 1 실시 예에 따른 PDP의 구동방법은 셋다운 기간에 이어서 스캔전극(Y)에 제 1 추가 소거 펄스를 인가한다.
제 1 추가 소거펄스(ep1)는 구형파이다.
제 1 추가 소거펄스(ep1)는 벽전하를 소거시키기 위한 펄스로서 인가기간을 짧게 하지만, 방전을 일으키기 위한 신뢰성을 감안하여 1㎲~1.5㎲ 동안 인가된다.
셋다운 기간에 강방전이 발생한 방전셀들은 제 1 추가 소거펄스가 인가될 경우 다시 방전을 일으킨다. 이 방전은 약방전으로서 스캔전극(Y)상에 형성되어 있는 정극성(+)의 전하를 소거시킨다.
본 발명의 제 1 실시 예에 따른 PDP의 구동방법은 스캔전극(Y)에 인가되는 제 1 추가 소거펄스에 이어서 서스테인전극(Z)에 제 2 추가 소거펄스를 인가한다.
제 2 추가 소거펄스(ep2)는 구형파이다.
제 2 추가 소거펄스(ep2)는 벽전하를 소거시키기 위한 펄스로서 인가기간을 짧게 하지만, 방전을 일으키기 위한 신뢰성을 감안하여 1㎲~1.5㎲ 동안 인가된다.
제 2 추가 소거펄스는 셋다운 기간에 강방전이 발생하여 스캔전극(Y)에 인접하고 있는 서스테인전극(Z)상에 형성된 정극성(+)의 전하를 제거한다.
상기와 같은 추가 소거펄스는 스캔전극(Y)과 서스테인전극(Z) 간에 전위차가 발생되어 있는 것을 제거하여 도 4b 와 같이 안정적인 벽전하상태를 갖는 방전셀을 형성시킨다.
어드레스 기간에는 부극성의 스캔펄스(scp)가 스캔전극(Y)들에 인가됨과 동 시에 그 스캔펄스(scp)에 동기되어 어드레스전극(X)들에 정극성의 데이터펄스(dp)가 인가된다. 이 어드레스 기간동안 서스테인전극(Y)들에는 정극성 서스테인전압보다 낮은 정극성 Z 바이어스 전압(Vz)이 공급된다. 리셋기간 이후에 방전개시전압과 가까운 상태로 갭전압이 조정된 상태에서, 스캔전압(scp)과 데이터전압(dp)이 인가되는 온셀(on-cell)들 내에는 스캔전극(Y)과 어드레스전극(X) 사이의 전위차가 방전개시전압을 초과함으로써 어드레스 방전이 발생한다. 스캔전극(Y)과 어드레스전극(X) 사이의 1차 어드레스 방전은 셀 내의 프라이밍 하전입자들을 발생시켜 스캔전극(Y) 과 서스테인전극(Z) 사이의 2차 방전을 유도한다. 어드레스가 된 방전셀은 스캔전극(Y)에는 정극성(+)의 벽전하가 형성되고, 서스테인전극(Z)에는 부극성(-)의 벽전하가 형성된다.
서스테인 기간에는 스캔전극(Y)들과 서스테인전극(Z)들에 서스테인펄스가 교대로 인가된다. 어드레스 기간에 방전이 일어난 셀들은 벽전하에 의한 벽전위와 서스테인펄스에 의한 전위차의 합으로 스캔전극(Y)과 서스테인전극사이(Z)에서는 방전이 일어나게 된다.
도 7 은 본 발명의 제 2 실시 예에 따른 PDP의 구동방법을 나타내는 도면이다.
이 실시 예에서 리셋기간의 셋업방전, 셋다운방전, 어드레스기간 및 서스테인기간은 전술한 제 1 실시 예와 동일하므로 설명을 생략한다.
본 발명의 제 2 실시 예에 따른 PDP의 구동방법은 셋다운 기간에 이어서 스캔전극(Y)에 제 1 추가 소거펄스(wep)를 인가한다.
제 1 추가 소거펄스(wep)는 구형파이다.
제 1 추가 소거펄스(wep)는 5㎲ ~ 7㎲ 동안 인가된다.
제 1 추가 소거펄스(wep)는 서스테인펄스로서 스캔전극(Y)상에 형성되어 있는 정극성의 전하를 충분히 소거시킨다. 펄스 폭이 긴 추가 소거펄스는 셋다운 기간에 발생한 강방전으로 인하여 스캔전극(Y)과 서스테인전극(Z) 간의 전위차가 형성되어 있는 것을 충분히 해소할 수 있다.
본 발명의 제 2 실시 예에 따른 PDP구동방법은 스캔전극(Y)에 인가되는 제 1추가 소거펄스에 이어서 서스테인전극(Z)에 제 2 추가 소거펄스를 인가한다.
서스테인전극(Z)에 인가되는 제 2 추가 소거펄스는 셋다운 기간에 강방전이 발생하여 스캔전극(Y)에 인접하고 있는 서스테인전극(Z)상에 잔류할 수 있는 정극성(+)의 전하를 제거한다.
상기와 같은 추가 소거펄스는 스캔전극(Y)과 서스테인전극(Z) 간에 전위차가 발생되어 있는 것을 제거하여 도 4b 와 같이 안정적인 스캔전극(Y)과 서스테인전극(Z)간에 전위차가 없는 안정적인 벽전하상태의 방전셀을 형성시킨다.
도 8 은 본 발명의 제 3 실시 예에 따른 PDP의 구동방법을 나타내는 도면이다.
셋다운기간에 일어나는 강방전의 원인 중 하나는 불안정한 패널특성 때문인데, 이러한 특성은 패널의 온도가 저온일 경우 더욱 불안정하게 된다. 플라즈마 방전은 온도가 저온일 경우 방전개시전압이 높아지게 되어 방전 마진이 좁아진다. 즉, 강방전이 일어나는 빈도는 줄어들지만, 높은 전압에서 방전이 발생하게 되므로 방전이 발생할 때에는 더욱 크게 일어난다. 그 결과 스캔전극(Y)과 서스테인전극(Z)간의 전위차도 커지게 되어, 제 1 및 제 2 추가 소거펄스만으로는 방전셀을 이상적으로 초기화시킬 수 없게 된다.
도 8 을 참조하면, 본 발명의 제 3 실시 예에 따른 PDP의 구동방법은 패널의 온도가 저온일 경우에, 제 1 및 제 2 추가 소거펄스를 인가하기 이전에, 셋다운기간에 이어서 스캔전극(Y)에 제 1 안정화펄스를 인가한다..
제 1 안정화 펄스(sp1)는 구형파이다.
제 1 안정화 펄스(sp1)는 8㎲~12㎲ 동안 인가된다.
제 1 안정화 펄스(sp1)는 셋다운 기간동안 강방전을 일으킨 방전셀들에 대해서 방전을 일으킨다.
본 발명의 제 3 실시 예에 따른 PDP의 구동방법은 제 1 안정화 펄스(sp1)에 이어서 제 2 안정화펄스(sp2)를 인가한다.
제 2 안정화 펄스(sp2)는 제 1 안정화펄스(sp1)에 의해 방전이 일어난 셀들에 대해 다시 한 번 방전을 일으키면서 저온 패널 특성에 의하여 셋다운 기간동안 상당히 강한 방전이 일어난 방전셀내에 형성된 큰 전위차를 해소하고 벽전하들의 불균일을 안정화시킨다.
본 발명의 제 3 실시 예에 따른 PDP의 구동방법은 제 1 및 제 2 안정화 펄스에 이어서 스캔전극(Y)에 제 1 추가 소거 펄스를 인가한다.
제 1 추가 소거펄스(ep1)는 구형파이다.
제 1 추가 소거펄스(ep1)는 벽전하를 소거시키기 위한 펄스로서 인가기간을 짧게 하지만, 방전을 일으키기 위한 신뢰성을 감안하여 1㎲~1.5㎲ 동안 인가된다.
셋다운 기간에 강방전이 발생한 방전셀들은 제 1 추가 소거펄스(ep1)가 인가될 때 다시 방전을 일으킨다. 이 방전은 약방전으로서 스캔전극(Y)상에 형성되어 있는 정극성의 전하를 소거시킨다.
본 발명의 제 1 실시 예에 따른 PDP의 구동방법은 스캔전극(Y)에 인가되는 제 1 추가 소거펄스에 이어서 서스테인전극(Z)에 제 2 추가 소거펄스를 인가한다.
제 2 추가 소거펄스(ep2)는 구형파이다.
제 2 추가 소거펄스(ep2)는 벽전하를 소거시키기 위한 펄스로서 인가기간을 짧게 하지만, 방전을 일으키기 위한 신뢰성을 감안하여 1㎲~1.5㎲ 동안 인가된다.
제 2 추가 소거펄스는 셋다운 기간에 강방전이 발생하여 스캔전극(Y)에 인접하고 있는 서스테인전극(Z)상에 형성된 정극성(+)의 전하를 제거한다.
도 9 는 본 발명의 제 4 실시 예에 따른 PDP의 구동방법을 나타내는 도면이다.
도 9 를 참조하면, 본 발명에 따른 PDP의 구동방법은 패널의 온도가 저온일 경우에, 셋다운기간에 이어서 스캔전극에 제 1 안정화펄스(sp1)를 인가하고 교번적으로 서스테인전극(Z)에 제 2 안정화펄스(sp2)를 인가한다.
제 1 및 제 2 안정화 펄스는 전술한 제 3 실시 예에서와 동일하므로 설명을 생략한다.
본 발명의 제 4 실시 예에 따른 PDP의 구동방법은 제 1 및 제 2 안정화 펄스에 이어서 스캔전극(Y)에 제 1 추가 소거펄스를 인가한다.
제 1 추가 소거펄스는 구형파이다.
제 1 추가 소거펄스는 18㎲~25㎲ 동안 인가한다.
패널의 온도가 저온일 경우 방전이 상당히 불안정하고, 강방전이 일어날 경우 매우 크게 발생하므로 스캔전극(Y)에 형성된 정극성(+)의 전하양이 많아진다. 서스테인전극(Z)과의 전위차를 발생시키는 이러한 정극성(+)의 전하를 충분히 소거시키기 위해서 제 1 추가 소거펄스(wep)는 펄스 폭이 넓게 설정된다.
본 발명의 제 4 실시 예에 따른 PDP의 구동방법은 스캔전극(Y)에 인가되는 제 1 추가 소거펄스에 이어서 서스테인전극(Z)에 제 2 추가 소거펄스를 인가한다.
제 2 추가 소거펄스(ep2)는 구형파이다.
제 2 추가 소거펄스(ep2)는 벽전하를 소거시키기 위한 펄스로서 인가기간을 짧게 하지만, 방전을 일으키기 위한 신뢰성을 감안하여 1㎲~1.5㎲ 동안 인가된다.
제 2 추가 소거펄스는 셋다운 기간에 강방전이 발생하여 스캔전극(Y)에 인접하고 있는 서스테인전극(Z)상에 형성된 정극성(+)의 전하를 제거한다.
도 10 은 본 발명의 실시 예에 따른 PDP의 구동장치를 나타내는 도면이다.
도 10 을 참조하면, 본 발명의 실시 예에 따른 PDP의 구동장치는 어드레스전극들(X1 내지 Xm)에 데이터를 공급하기 위한 데이터구동부(12)와, 스캔전극들(Y1 내지 Yn)을 구동하기 위한 스캔구동부(13)와, 각 구동부를 제어하기 위한 타이밍콘트롤러(11)와, 패널의 온도를 감지하는 온도센서(30)와, 각 구동부에 구동전압들을 공급하기 위한 구동전압 발생부(15)를 구비한다.
온도센서(30)는 패널의 주위에 위치하여 PDP의 온도를 감지한다. 온도센서 는 감지한 패널의 온도가 상온보다 낮은 저온일 경우에 타이밍 콘트롤러(11)에 신호를 보낸다.
스캔구동부(13)는 타이밍콘트롤러(11)의 제어하에 리셋 기간 동안 스캔전극들(Y1 내지 Yn)에 상승 램프파형(Rup), 하강 램프파형(Rdown), 제 1 추가 소거펄스들(ep1,wep)과 패널의 온도가 저온일 경우 제 1 안정화펄스(sp1)을 추가로 인가한다. 또한 스캔구동부(13)는 어드레스기간 동안 스캔전극들(Y1 내지 Yn)에 스캔펄스(scp)와, 서스테인 기간 동안 서스테인펄스(SUS)를 공급하게 된다.
서스테인구동부(14)는 타이밍콘트롤러(11)의 제어하에 리셋 기간 동안 서스테인전극(Z)들에 직류바이어스전압(Vz), 제 2 추가 소거펄스(ep2)과 패널의 온도가 저온일 경우 제 2 안정화펄스(sp2)를 추가로 인가한다. 또한 서스테인구동부(14)는 어드레스 기간 동안 서스테인전극(Z)들에 직류 바이어스 전압을 공급하고, 서스테인기간 동안 스캔구동부(13)와 교대로 동작하여 서스테인펄스(SUS)를 서스테인전극(Z)들에 공급한다.
타이밍콘트롤러(11)는 수직/수평 동기신호를 입력받아 각 구동부에 필요한 타이밍 제어신호(CTRX, CTRY, CTRZ)를 발생하고 그 타이밍 제어신호(CTRX, CTRY, CTRZ)를 해당 구동부(12, 13, 14)에 공급함으로써 각 구동부(12, 13, 14)를 제어하게 된다. 데이터구동부(12)에 공급되는 타이밍 제어신호(CTRX)에는 데이터를 샘플링하기 위한 샘플링클럭, 래치제어신호, 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치 제어신호가 포함된다. 스캔구동부(13)에 인가되는 타이밍 제어신호(CTRY)에는 스캔구동부(13) 내의 에너지 회수회로와 온도변화에 따라서 구동 스위치소자(S1)의 온/오프타임을 제어하기 위한 스위치 제어신호가 포함된다. 서스테인구동부(14)에 인가되는 타이밍 제어신호(CTRZ)에는 서스테인구동부(14) 내의 에너지 회수회로와 온도변화에 따라서 구동 스위치소자(S2)의 온/오프타임을 제어하기 위한 스위치 제어신호가 포함된다.
구동전압 발생부(15)는 상승 램프파형의 셋업전압(Vsetup), 하강 램프파형(Rdown)의 셋다운전압(-Vy), 스캔전압(Vsc), 데이터전압(Vd) 및 서스테인전압(Vs) 등을 발생한다.
도 11은 본 발명에 따른 PDP의 구동회로를 나타내는 도면이다.
도 11을 참조하면, 본 발명에 따른 PDP의 구동회로는 스캔구동부(13)와 서스테인구동부(14)를 포함한다.
스캔구동부(13)는 제 1 에너지 회수회로(20), 셋업전압 발생회로(22), 셋다운전압 발생회로(24), 스캔펄스 발생회로(26), 서스테인전압원을 구비한다.
제 1 에너지 회수회로(20)는 PDP에서 방전에 기여하지 않은 무효전력의 에너지를 회수하고 그 회수된 에너지를 스캔전극(Y)들에 충전하게 된다. 이 제 1 에너지 회수회로(20)는 공지의 어떠한 에너지 회수회로로도 구현될 수 있다.
셋업전압 발생회로(22)는 제 1 노드(n1)와 접속되어, 셋업 기간 동안 스캔전극(Y)에 정극성의 전압에서 점진적으로 전압이 상승하는 상승램프파형(Rup)을 인가한다.
셋다운전압 발생회로(24)는 제 1 노드(n1)와 접속되어, 셋다운 기간 동안 스캔전극(Y)에 상승램프파형(Rup)의 최고전압보다 낮은 정극성의 전압에서 부극성의 전압까지 점진적으로 전압이 내려가는 하강램프파형(Rdown)을 인가한다.
스캔전압 발생회로(26)는 어드레스기간동안 스캔전극(Y)에 데이터전압(dp)에 동기되는 스캔전압(scp)을 인가한다.
제 1 스위치는 타이밍콘트롤러(11)의 제어하에 리셋 기간동안 스캔전극(Y)에제 1 안정화펄스(sp1), 제 1 추가 소거펄스(ep1,wep) 및 서스테인 기간동안 서스테인전압(Vs)을 인가한다.
서스테인구동부(14)는 제 2 에너지 회수회로(28), 서스테인전압원 및 제 2 스위치를 구비한다.
제 2 에너지 회수회로(28)는 전술한 제 1 에너지 회수회로와 동작과 기능이 실질적으로 동일하므로 설명을 생략한다.
제 2 스위치는 타이밍콘트롤러(11)의 제어하에 리셋 기간동안 서스테인전극(Z)에 제 2 안정화펄스(sp2), 제 2 추가 소거펄스(ep2) 및 서스테인 기간동안 서스테인전압(Vs)을 인가한다.
타이밍콘트롤러(11)와 제 1 및 제 2 스위치의 동작을 도 6 내지 9 를 참조하여 설명하면 다음과 같다.
먼저, 패널의 온도가 상온일 경우 온도센서의 신호를 받은 타이밍콘트롤러(11)는 도 6 및 도 7 과 같은 구동파형을 인가하도록 각 구동부를 제어한다.
도 6 및 도 7 을 참조하면, 리셋 기간에서 타이밍콘트롤러(11)는 셋다운 기간 완료후 제 1 스위치(S1)에 하이펄스를 인가한다.
제 1 스위치(S1)에 하이펄스가 인가되면 제 1 스위치(S1)는 온(on)상태가 되 고, 제 1 스위치(S1)에 접속하고 있는 서스테인전압원은 제 2 노드(n2)를 경유하여 서스테인전압을 스캔전극(Y)에 인가한다. 이 때 인가되는 서스테인전압은 제 1 추가 소거펄스로서 1㎲~1.5㎲ 또는 5㎲~7㎲ 동안 인가된다.
제 1 스위치(S1)에 0[V]가 인가될 경우 제 1 스위치(S1)는 오프(off)상태가 되어, 서스테인전압원과 스캔구동부(13)와의 접속이 단절된다.
제 1 스위치(S1)가 오프(off)상태가 된 후 2㎲~3㎲ 이후에 제 2 스위치(S2)에 하이펄스가 인가된다. 제 2 스위치(S2)에 하이펄스가 인가되면 제 2 스위치(S2)는 온(on)상태가 되고, 서스테인전압원은 제 3 노드(n3)를 경유하여 서스테인전압(Vs)을 서스테인전극(Z)에 인가한다. 이 때 인가되는 서스테인전압은 제 2 추가 소거펄스로서 1㎲~1.5㎲ 동안 인가된다.
어드레스 기간동안에는 제 1 및 제 2 스위치에는 0[V]가 인가된다. 즉, 스캔전극(Y)이나 서스테인전극(Z)에 서스테인전압(Vs)이 인가되지 않는다.
서스테인 기간에 제 1 스위치(S1)에 하이펄스가 인가되면 스캔전극(Y)에 서스테인전압이 인가된다. 이 때 인가되는 서스테인전압은 서스테인펄스이다.
제 1 스위치(S1)가 오프(off)된 후 제 2 스위치(S2)에 하이펄스가 인가되면 서스테인전극(Z)에 서스테인전압이 인가된다. 이 때 인가되는 서스테인전압은 서스테인펄스이다.
서스테인 기간에는 상기와 같은 제 1 스위치(S1)와 제 2 스위치(S2)의 동작으로 인하여 스캔전극(Y)과 서스테인전극(Z)에 교번적으로 서스테인펄스가 인가된다.
패널의 온도가 저온일 경우 온도센서의 신호를 받은 타이밍콘트롤러(11)는 도 8 및 도 9 와 같은 구동파형을 인가하도록 각 구동부를 제어한다.
도 8 및 도 9 를 참조하면, 리셋 기간에서 타이밍콘트롤러(11)는 셋다운 기간 완료후 제 1 스위치(S1)에 하이펄스를 인가한다.
제 1 스위치(S1)에 하이펄스가 인가되면 제 1 스위치(S1)는 온(on)상태가 되고, 제 1 스위치(S1)에 접속하고 있는 서스테인전압원은 제 2 노드(n2)를 경유하여 서스테인전압을 스캔전극(Y)에 인가한다. 이 때 인가되는 서스테인전압은 제 1 안정화펄스로서 8㎲~12㎲ 동안 인가된다.
제 1 스위치(S1)에 0[V]가 인가될 경우 제 1 스위치(S1)는 오프(off)상태가 되어, 서스테인전압원과 스캔구동부(13)와의 접속이 단절된다.
제 1 스위치(S1)가 오프(off)상태가 된 후 0.5㎲ 이후에 제 2 스위치(S2)에 하이펄스가 인가된다. 제 2 스위치(S2)에 하이펄스가 인가되면 제 2 스위치(S2)는 온(on)상태가 되고, 서스테인전압원은 제 3 노드(n3)를 경유하여 서스테인전압(Vs)을 서스테인전극(Z)에 인가한다. 이 때 인가되는 서스테인전압은 제 2 안정화펄스로서 8㎲~12㎲ 동안 인가된다.
제 2 안정화펄스 이후의 추가 소거기간, 어드레스기간 및 서스테인기간에서의 동작은 전술한 패널의 온도가 상온이상일 경우와 실질적으로 동일하므로 설명을 생략한다.
상술한 바와 같이, 본 발명에 따른 PDP구동방법 및 구동장치에 의하면 리셋기간에서 스캔전극과 서스테인전극 사이에서 온도에 따라서 특성이 다른 원치 않는 강방전이 일어나서 전극간에 전위차가 발생한 셀들에 대해 온도변화에 따라서 달리하는 펄스를 인가함으로써 스캔전극과 서스테인전극간의 전위차를 원만하게 해소할 수 있다. 따라서, 전극간의 전위차로 인하여 서스테인기간에서 휘점 오방전이 발생하는 것을 방지한다.

Claims (16)

  1. 표시면측 기판에 형성된 한 쌍의 평행한 스캔전극과 서스테인전극으로 구성되는 표시 전극이 복수 배치되고, 배면측 기판에 상기 표시 전극과 교차하는 방향으로 어드레스전극이 복수 배치되고, 상기 배면측 기판에 방전 공간을 분할 및 규정하는 격벽이 형성되고, 상기 격벽 사이에 형광체가 형성되는 3전극 면방전형 플라즈마 디스플레이 패널에 있어, 상기 스캔전극, 상기 서스테인전극 및 상기 어드레스전극의 교차부에 형성된 방전셀들을 초기화하기 위한 리셋 기간을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 플라즈마 디스플레이 패널의 온도를 감지하는 단계와;
    상기 리셋기간 동안 상기 제 1 전극에 상기 방전셀 내에 벽전하를 형성하고, 상기 벽전하 중 불요 벽전하를 소거하기 위한 제 1 초기화 펄스를 인가하는 단계와;
    상기 제 1 초기화펄스에 이어서 상기 플라즈마 디스플레이 패널의 온도에 따라 펄스 수와 펄스폭 중 적어도 어느 하나가 달라지는 제2 초기화 펄스를 상기 제 1 및 제 2 전극에 교대로 인가하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제 1 항에 있어서,
    상기 제 2 초기화펄스는,
    상기 플라즈마 디스플레이 패널의 온도가 상온 이상이면 상기 방전셀 내에 전하를 소거하기 위한 적어도 두 개 이상의 소거펄스를 포함하며,
    상기 소거펄스는 상기 제 1 및 제 2 전극에 교대로 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제 2 항에 있어서,
    상기 소거펄스는 구형파이며, 그 펄스폭이 대략 1㎲ 내지 1.5㎲ 사이인 것을 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제 2 항에 있어서,
    상기 제 1 전극에 인가되는 소거펄스는 그 펄스폭이 대략 5㎲ 내지 7㎲ 사이인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제 2 항에 있어서,
    상기 제 2 초기화펄스는,
    상기 플라즈마 디스플레이 패널의 온도가 저온이면 적어도 두 개 이상의 안정화펄스를 포함하며,
    상기 안정화펄스는 상기 소거펄스들에 앞서 상기 제 1 및 제 2 전극에 교대로 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 제 5 항에 있어서,
    상기 안정화 펄스는 구형파이며, 그 펄스폭은 대략 8㎲ 내지 12㎲ 사이인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  7. 제 6 항에 있어서,
    상기 안정화펄스에 이어서 상기 제 1 전극에 인가되는 소거펄스는 그 펄스폭이 대략 1㎲ 내지 1.5㎲ 사이인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  8. 제 7 항에 있어서,
    상기 안정화펄스에 이어서 상기 제 1 전극에 인가되는 소거펄스는 그 펄스폭이 대략 18㎲ 내지 25㎲ 사이인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  9. 표시면측 기판에 형성된 한 쌍의 평행한 스캔전극과 서스테인전극으로 구성되는 표시 전극이 복수 배치되고, 배면측 기판에 상기 표시 전극과 교차하는 방향으로 어드레스전극이 복수 배치되고, 상기 배면측 기판에 방전 공간을 분할 및 규정하는 격벽이 형성되고, 상기 격벽 사이에 형광체가 형성되는 3전극 면방전형 플라즈마 디스플레이 패널에 있어, 상기 스캔전극, 상기 서스테인전극 및 상기 어드레스전극의 교차부에 형성된 방전셀들을 초기화하기 위한 리셋 기간을 포함하는 플 라즈마 디스플레이 패널의 구동장치에 있어서,
    플라즈마 디스플레이 패널의 온도를 감지하는 온도센서와;
    상기 리셋기간 동안 상기 방전셀내에 벽전하를 형성하고, 상기 벽전하 중 불요 벽전하를 소거하기 위한 제 1 초기화 펄스를 상기 제 1 전극에 인가한 후에 상기 플라즈마 디스플레이 패널의 온도에 따라 펄스 수와 펄스 폭 중 적어도 어느 하나가 달라지는 제 2 초기화 펄스를 인가하는 제 1 구동부와;
    상기 제1 구동부와 교대로 동작하여 상기 제 2 초기화펄스를 상기 제 2 전극에 인가하는 제 2 구동부와;
    상기 플라즈마 디스플레이 패널의 온도에 따라 상기 제 1 및 제 2 구동부를 제어하는 제어기를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  10. 제 9 항에 있어서,
    상기 제 2 초기화펄스는,
    상기 플라즈마 디스플레이 패널의 온도가 상온 이상이면 상기 방전셀 내에 전하를 소거하기 위한 적어도 두 개 이상의 소거펄스를 포함하며,
    상기 제 1 및 제 2 구동부는 상기 소거펄스를 상기 제 1 및 제 2 전극에 교대로 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  11. 제 10 항에 있어서,
    상기 소거펄스는 구형파이며, 그 펄스폭이 대략 1㎲ 내지 1.5㎲ 사이인 것을 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  12. 제 10 항에 있어서,
    상기 소거펄스는 구형파이며, 그 펄스폭이 대략 5㎲ ~ 7㎲ 인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  13. 제 9 항에 있어서,
    상기 제 2 초기화펄스는,
    상기 플라즈마 디스플레이 패널의 온도가 저온이면 상기 소거펄스보다 펄스폭이 긴 적어도 두 개 이상의 안정화펄스를 포함하며,
    상기 제 1 및 제 2 구동부는 상기 소거펄스들에 앞서 상기 안정화펄스를 상기 제 1 및 제 2 전극에 교대로 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  14. 제 13 항에 있어서,
    상기 안정화 펄스는 구형파이며, 그 펄스폭은 대략 8㎲ 내지 12㎲ 사이인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  15. 제 14 항에 있어서,
    상기 안정화펄스에 이어서 상기 제 1 전극에 인가되는 소거펄스는 그 펄스폭이 대략 1㎲ 내지 1.5㎲ 사이인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  16. 제 14 항에 있어서,
    상기 안정화펄스에 이어서 상기 제 1 전극에 인가되는 소거펄스는 그 펄스폭이 대략 18㎲ 내지 25㎲ 사이인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
KR1020040082242A 2004-10-14 2004-10-14 플라즈마 디스플레이 패널의 구동방법 및 구동장치 KR100566819B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040082242A KR100566819B1 (ko) 2004-10-14 2004-10-14 플라즈마 디스플레이 패널의 구동방법 및 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040082242A KR100566819B1 (ko) 2004-10-14 2004-10-14 플라즈마 디스플레이 패널의 구동방법 및 구동장치

Publications (1)

Publication Number Publication Date
KR100566819B1 true KR100566819B1 (ko) 2006-04-03

Family

ID=37180174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040082242A KR100566819B1 (ko) 2004-10-14 2004-10-14 플라즈마 디스플레이 패널의 구동방법 및 구동장치

Country Status (1)

Country Link
KR (1) KR100566819B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008066269A1 (en) * 2006-11-29 2008-06-05 Lg Electronics Inc. Plasma display apparatus and method of driving the same
JP2008287238A (ja) * 2007-04-18 2008-11-27 Panasonic Corp プラズマディスプレイ装置およびその駆動方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010046352A (ko) * 1999-11-12 2001-06-15 박종섭 플라즈마 디스플레이 패널의 구동방법
KR20040078399A (ko) * 2003-03-04 2004-09-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 장치
KR20040091878A (ko) * 2003-04-22 2004-11-02 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
KR20050021877A (ko) * 2003-08-29 2005-03-07 파이오니아 플라즈마 디스플레이 가부시키가이샤 플라즈마 표시 장치 및 그 구동 방법
KR20050037136A (ko) * 2003-10-17 2005-04-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010046352A (ko) * 1999-11-12 2001-06-15 박종섭 플라즈마 디스플레이 패널의 구동방법
KR20040078399A (ko) * 2003-03-04 2004-09-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 장치
KR20040091878A (ko) * 2003-04-22 2004-11-02 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
KR20050021877A (ko) * 2003-08-29 2005-03-07 파이오니아 플라즈마 디스플레이 가부시키가이샤 플라즈마 표시 장치 및 그 구동 방법
KR20050037136A (ko) * 2003-10-17 2005-04-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
10-2001-0046352
10-2004-0078399
10-2004-91878
10-2005-0021877
10-2005-0037136

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008066269A1 (en) * 2006-11-29 2008-06-05 Lg Electronics Inc. Plasma display apparatus and method of driving the same
US8125412B2 (en) 2006-11-29 2012-02-28 Lg Electronics Inc. Plasma display apparatus and method of driving the same
JP2008287238A (ja) * 2007-04-18 2008-11-27 Panasonic Corp プラズマディスプレイ装置およびその駆動方法
KR101178704B1 (ko) 2007-04-18 2012-08-30 파나소닉 주식회사 플라즈마 디스플레이 장치 및 그 구동 방법

Similar Documents

Publication Publication Date Title
JP2005321803A (ja) プラズマディスプレイ装置及びその駆動方法
KR100499100B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
JP2005196193A (ja) プラズマディスプレイパネルの駆動方法及び駆動装置
KR101108475B1 (ko) 플라즈마 디스플레이 장치
KR100747168B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 그 구동방법
JP2006146148A (ja) プラズマディスプレイパネル駆動装置及び方法
KR100491837B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100830460B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100566819B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 구동장치
KR100508251B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20040110689A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100503605B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100692811B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100738222B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100588016B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20060082753A (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR20070024855A (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100589245B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20060033243A (ko) 플라즈마 디스플레이 패널의 구동방법 및 구동장치
KR100496256B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100551127B1 (ko) 플라즈마 표시장치와 그 구동방법
KR100705280B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR100499098B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20070004391A (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR20070062364A (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091230

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee