KR20010046352A

KR20010046352A - 플라즈마 디스플레이 패널의 구동방법

Info

Publication number: KR20010046352A
Application number: KR1019990050076A
Authority: KR
Inventors: 장대용; 김의준
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 1999-11-12
Filing date: 1999-11-12
Publication date: 2001-06-15

Abstract

본 발명은 다수의 서브필드 내 리셋 기간에서의 배전압 펄스 수를 줄여 콘트라스트 비를 높이기 위한 플라즈마 디스플레이 패널의 구동 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 복수의 제1 및 제2 전극을 표시라인마다 병행으로 배치하고, 동시에 상기 제1 및 제2 전극과는 전기적으로 분리된 복수의 제3 전극을 상기 제1 및 제2 전극과 교차하도록 배치하고, 각 교차영역에 각각 방전셀을 형성한 플라즈마 디스플레이 패널에서 1 프레임을 X개의 서브필드로 분할 구동하며, 상기 각 서브필드를 리셋 기간과 어드레스 기간과 유지 기간으로 분할 구동하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 X개의 서브필드 중 어느 한 제1 서브필드의 상기 리셋 기간에서 상기 제1 전극에 방전 개시 전압보다 상대적으로 높은 배전압 펄스 신호를 인가하여 상기 제1 및 제2 전극 사이를 방전 구동하고, 상기 제1 전극에 임의 레벨의 전압을 인가한 상태에서 상기 제2 전극에 상승 시간이 상대적으로 큰 완만한 소거 펄스 신호를 인가하여 상기 패널 내 모든 방전셀의 전하분포상태를 균일하게 리셋 구동하며, 상기 제1 서브필드를 제외한 나머지 X-1개 서브필드의 상기 리셋 기간에서 상기 제2 전극에 상승 시간이 상대적으로 큰 전압 펄스 신호를 인가하여 상기 리셋 구간의 구동을 안정화하고, 상기 제1 전극에 상기 임의 레벨의 전압을 인가한 상태에서 상기 제2 전극에 상기 소거 펄스 신호를 인가하여 상기 패널 내 모든 방전셀의 전하분포상태를 균일하게 리셋 구동한다.

Description

플라즈마 디스플레이 패널의 구동방법{Method for driving plasma display panel}

본 발명은 디스플레이 소자 중 플라즈마 디스플레이 패널(Plasma Display Panel, 이하 PDP라 칭함)에 관한 것으로서, 특히 콘트라스트(contrast)를 높이기 위한 PDP 구동 방법에 관한 것이다.

일반적으로, PDP 구동 시 패널 특성을 균일하게 만들기 위하여 하나의 프레임(frame) 또는 필드(field) 내에서 여러번의 초기화 과정을 수행한다. 이러한 초기화 과정에서는 이전 프레임 또는 필드 상태와 무관하게 패널 특성을 균일하게 만들기 위해 높은 전압 레벨, 즉 배전압 펄스를 사용하여 전면 방전 및 소거를 수행하게 되는 데, 이때, 모든 초기화 과정에서 배전압 펄스를 사용함에 따라 인가되는 배전압 펄스에 의해 계조(grayscale)의 블랙 레벨(black level)의 휘도값(luminance)이 상승하게 되어 콘트라스트 특성이 저하된다.

구체적으로, PDP 구동 방법 중의 하나인 어드레스(address) 기간과 서스테인(sustain) 기간을 분리하여 PDP를 구동하는 ADS(Address Display Separating) 방식을 일예로 들어 종래의 PDP 구동 방법을 설명한다.

먼저, PDP의 전극 배치에 대해 살펴본다.

도 1은 가장 일반적으로 많이 사용되고 있는 AC형 PDP 중 하나인 3전극 면방전 PDP의 전극 배치도이다.

일반적인 3전극 면방전 PDP의 구조는 도 1에 도시된 바와 같이 어드레스 기간 중에 주사 펄스(scan pulse)가 인가되는 주사전극군(3, Y₁,Y₂, …, Y_N)과, 방전을 유지하기 위해 방전유지펄스가 인가되는 유지전극군(4, X₁,X₂, …, X_N)과, 선택라인의 주사전극(3)과 유지전극(4) 사이에 서스테인 방전을 일으키도록 하기 위해 데이터펄스가 인가되는 데이터전극군(2, D₁,D₂, …, D_M)으로 구성되고, 세로전극인 1조의 주사전극(3)과 유지전극(4)이 가로전극인 데이터전극(2)과 교차되는 지점에서 셀(5)을 형성하며, 이러한 셀들이 모여서 하나의 플라즈마 디스플레이 패널을 구성하게 된다.

상기와 같이 구성된 3전극 면방전 PDP의 각 셀의 기본 구동 원리는 주사전극(3)과 데이터 전극(2) 간에 어드레스 방전을 일으켜 그 내부에 벽전하 및 공간전하가 생성되도록 한 다음 주사전극(3)과 유지전극(4) 간에 서스테인 방전을 일으켜 방전가스를 플라즈마 상태로 만들어 자외선을 발생시키고, 그 자외선이 형광체를 여기시켜 가시광이 발생되도록 한다.

구체적으로, 상기의 3전극 면방전 PDP를 위한 ADS 구동 방식은, PDP 구동 시 전체 셀의 전하 분포상태를 모두 균일하게 소거하여 주는 리셋 기간(reset), 특정 위치의 셀들 내에 벽전하 및 공간전하를 형성 및 유지시키기 위한 어드레스 기간(address) 및 표시를 위한 서스테인 기간(sustain)의 3단계로 구분하여, 즉 표시하여야 할 방전셀에 대해 어드레스 기간과 서스테인 기간을 분리하여 선택적으로 기입 및 유지방전을 하는 구동 방식이다.

도 2는 상기 3전극 면방전 PDP의 각 전극에 인가되는 일실시예적인 구동 전압 파형도이다.

먼저, 리셋 기간에서는 도 2에 도시된 바와 같이 N개의 주사전극(3, Y₁내지 Y_N)에 0V를 인가한 상태에서 유지전극(4, X)에 방전 개시 전압(V_f)보다 높은 배전압 기입 펄스(1)를 인가하여 주사전극(3, Y₁내지 Y_N)과 유지전극(4, X) 사이에서 즉, 전체 방전셀의 방전공간 내부에서 전면기입방전이 일어나도록 하고, 상기 기입 방전 및 자발 소거 방전이 진행됨에 따라 유지전극(4, X) 위(유지전극의 유전체층)에 (+) 벽전하가 생성되고, 주사전극(3, Y₁내지 Y_N) 위(주사전극의 유전체층)에 (-) 벽전하가 생성된다. 그 후, 주사전극(3, Y₁내지 Y_N)에 방전개시전압보다 낮은 전압 펄스를 인가하고 유지전극(4, X)에 0V를 인가하면 바로 전에 생성된 벽전하의 전압이 감산되어 주사전극(3, Y₁내지 Y_N)과 유지전극(4, X) 사이에 방전은 일어나지 않고 유지전극(4, X) 위(유지전극의 유전체층)에 (+) 벽전하가, 주사전극(3, Y₁내지 Y_N) 위(주사전극의 유전체층)에 (-) 벽전하가 각각 생성된다.

계속해서, 유지전극(4, X)에 0V 전압을 인가한 상태에서 주사전극(3, Y₁내지 Y_N)에 완만한 커브를 가지는 소거 펄스(2)를 인가함으로써 패널 내의 모든 방전셀의 전하분포상태를 균일한 상태로 리셋시킨다. 그리고, 어드레스 기간에서는 각 셀에 해당되는 디지털 화상 신호의 어드레싱이 순차적으로 진행된다. 즉, 임의의 주사전극(Y₁내지 Y_N)에 방전개시전압보다 낮은 음전압의 주사 펄스를 인가하여 스캐닝하고, 상기 주사전극(Y₁내지 Y_N)에 의해 구성되는 셀들 중 온될 셀에 대응되는 데이터 전극(D₁내지 D_M)에만 데이터펄스(3)를 인가하여 양 전극 간에 어드레스 방전이 일어나도록 하고, 셀 내부에 벽전하 및 공간전하가 생성되도록 한다. 상기와 같은 과정을 N개의 주사전극(Y₁내지 Y_N)에 대해 순차적으로 반복하면 전체 셀이 각각에 해당되는 디지털 화상 신호에 따라 온 또는 오프된다.

어드레스 방전이 종료되면 서스테인 기간에서는 주사전극(Y₁내지 Y_N)에 유지 전압(Vs)을 인가하고, 유지전극(X)에 0V 전압을 인가하여 바로 전의 어드레스 기간에서 어드레스 방전이 일어난 셀에만 벽전하가 가산되어 그 내부에서 서스테인 방전이 일어나도록 한 후, 유지전극(X)에 Vs 전압을 인가하고 주사전극(Y₁내지 Y_N)에 0V를 인가하여 다시 서스테인 방전이 일어나도록 한다.

그 후, 상기와 같은 과정을 교대로 반복하면, 즉 유지전극(X)과 주사전극(Y₁내지 Y_N) 사이에 교번하는 서스테인 펄스를 인가하면 바로 전의 어드레스 기간에서 온된 셀에 화상이 표시된다. 이때, 서스테인 펄스의 수에 의해 화상의 계조 제어가 이루어진다.

현실적으로 화상의 다계조 구현을 위하여 PDP는 1 프레임(frame) 화면을 다수개의 서브필드 화면으로 나누어 표시하는 서브필드 방식을 지원한다. 상기 각 서브필드 화면은 리셋 기간과 어드레스 기간과 서스테인 기간으로 구성되는 데, 그 중 리셋 기간과 어드레스 기간은 서브필드마다 모두 동일하게 할당되어 있으나, 서스테인 기간은 어드레스 기간에 표시되는 디지털 화상 데이터의 비트 가중치에 따라 서로 다르게 할당되어 있어 눈의 적분효과를 이용한 각 서브필드의 조합으로 화상의 다계조 구현을 가능하게 한다.

특히, 상기와 같이 이루어지는 PDP 구동 시 리셋기간에서는 전체 셀의 유지전극(X)에 배전압 펄스(1)를 인가하여 모든 셀을 방전시키는 전면 방전 및 자발소거(self erasing)를 수행함으로써, 어드레스 기간의 어드레싱 동작에 문제가 없도록 셀 전체를 중성화시킨다. 이때, 전면 방전 시 유지 전극(X)에 배전압 펄스(1)를 인가하는 이유는, 1 프레임 화면을 다수개의 서브필드 화면으로 나누어 구동할 때, 그 전 서브필드의 서스테인 기간을 거쳐 셀에 남아있는 하전 입자의 많고 적음으로 인해 패널이 공간에 따라 불균일한 특성을 가지기 때문에 높은 전압을 인가하여 이러한 패널을 전체적으로 균일하게 만들기 위한 것이다.

한편, 상기와 같이 다수의 서브필드 내 모든 리셋 기간에서 배전압 펄스를 사용하여 유지 전극(X)을 구동할 경우 이러한 배전압 펄스에 의해 계조의 블랙 레벨의 휘도값이 상승하게 되어 높은 콘트라스트 비(화이트 레벨의 휘도값/블랙 레벨의 휘도값)를 얻을 수 없게 되고, 이에 따라 PDP의 화질 개선에 한계가 존재하게 된다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 다수의 서브필드 내 리셋 기간에서의 배전압 펄스 수를 줄여 콘트라스트 비를 높이기 위한 플라즈마 디스플레이 패널의 구동 방법을 제공하는데 그 목적이 있다.

또한, 본 발명은 다수의 서브필드 내 리셋 기간에서의 배전압 펄스 수를 줄임으로써 리셋 기간에서의 전력 소비를 줄이는 플라즈마 디스플레이 패널의 구동 방법을 제공하고자 한다.

도 1은 가장 일반적으로 많이 사용되고 있는 AC형 PDP 중 하나인 3전극 면방전 PDP의 전극 배치도.

도 2는 상기 3전극 면방전 PDP의 각 전극에 인가되는 일실시예적인 구동 전압 파형도.

도 3은 첫번째 서브필드를 제외한 나머지 서브필드의 각 기간에서 상기 3전극 면방전 PDP의 각 전극에 인가되는 본 발명의 일실시예적인 구동 전압 파형도.

상기 목적을 달성하기 위한 본 발명은, 복수의 제1 및 제2 전극을 표시라인마다 병행으로 배치하고, 동시에 상기 제1 및 제2 전극과는 전기적으로 분리된 복수의 제3 전극을 상기 제1 및 제2 전극과 교차하도록 배치하고, 각 교차영역에 각각 방전셀을 형성한 플라즈마 디스플레이 패널에서 1 프레임을 X개의 서브필드로 분할 구동하며, 상기 각 서브필드를 리셋 기간과 어드레스 기간과 유지 기간으로 분할 구동하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 X개의 서브필드 중 어느 한 제1 서브필드의 상기 리셋 기간에서 상기 제1 전극에 방전 개시 전압보다 상대적으로 높은 배전압 펄스 신호를 인가하여 상기 제1 및 제2 전극 사이를 방전 구동하고, 상기 제1 전극에 임의 레벨의 전압을 인가한 상태에서 상기 제2 전극에 상승 시간이 상대적으로 큰 완만한 소거 펄스 신호를 인가하여 상기 패널 내 모든 방전셀의 전하분포상태를 균일하게 리셋 구동하며, 상기 제1 서브필드를 제외한 나머지 X-1개 서브필드의 상기 리셋 기간에서 상기 제2 전극에 상승 시간이 상대적으로 큰 전압 펄스 신호를 인가하여 상기 리셋 구간의 구동을 안정화하고, 상기 제1 전극에 상기 임의 레벨의 전압을 인가한 상태에서 상기 제2 전극에 상기 소거 펄스 신호를 인가하여 상기 패널 내 모든 방전셀의 전하분포상태를 균일하게 리셋 구동하는 것을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

먼저, 본 발명을 간략히 요약하면 다음과 같다.

본 발명의 PDP 구동 방법은 1 프레임 화면을 표시하기 위하여 다수개의 서브필드로 나누고, 각 서브필드별로 리셋 기간, 어드레스 기간, 서스테인 기간으로 나누어 구동하되, 첫번째 서브필드의 리셋 기간에서만 유지전극에 배전압 펄스를 인가하여 구동하고, 나머지 서브필드의 리셋 기간에서는 유지전극에 배전압 펄스를 인가하지 않는 대신에 이전 서브 필드의 서스테인 기간을 거쳐 셀에 남아있는 하전 입자의 많고 적음으로 인해 패널의 불균일성을 해소하기 위하여 주사 전극군에 상승 시간이 충분히 긴 완만한 커브의 전압 펄스를 인가함으로써 리셋 기간에서의 안정된 소거를 수행하도록 한다.

첫번째 서브필드의 각 기간에서 상기 3전극 면방전 PDP의 각 전극에 인가되는 전압 파형은 상기 도 2에 도시된 것과 동일하다.

도 3은 첫번째 서브필드를 제외한 나머지 서브필드의 각 기간에서 상기 3전극 면방전 PDP의 각 전극에 인가되는 본 발명의 일실시예적인 구동 전압 파형도이다.

도 3을 참조하면, 첫번째 서브필드를 제외한 나머지 서브필드의 리셋 기간에서는 배전압 펄스의 인가없이 유지전극(X)에 0V를 인가한 상태에서 N개의 주사전극(3)에 상승 시간이 약 40 ∼ 50㎲ 정도의 완만한 전압 펄스(4)를 인가하여 리셋 구간의 구동을 안정화하고, 다음으로 유지전극(4, X)에 0V 전압을 인가한 상태에서 주사전극(3, Y₁내지 Y_N)에 완만한 커브를 가지는 소거 펄스(5)를 인가함으로써 패널 내 모든 방전셀의 전하분포상태를 균일한 상태로 리셋시킨다.

첫번째 서브필드의 각 기간에 대한 구동 전압 파형 및 첫번째 서브필드를 제외한 나머지 서브필드의 어드레스 기간 및 서스테인 기간에서의 구동 전압 파형은 상기 종래 기술과 동일하므로 그 설명은 생략한다.

그리고, 리셋 기간에서 배전압 펄스를 사용하는 서브필드는 상기와 같이 첫번째 서브필드일 수도 있고, 다른 어느 한 서브필드의 리셋 기간에서 배전압 펄스를 사용하고 첫번째 서브필드를 포함하여 나머지 서브필드의 리셋 기간에서는 상기 완만한 전압 펄스를 사용하여 구동할 수도 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같이 이루어지는 본 발명은, 1 프레임 화면을 구성하는 다수개의 서브필드 중 어느 하나의 서브필드의 리셋 기간에서만 유지전극에 배전압 펄스를 인가하여 구동하고, 그를 제외한 나머지 서브필드의 리셋 기간에서는 주사 전극군에 상승 시간이 충분히 긴 완만한 커브의 전압 펄스를 인가하여 리셋 기간에서의 패널 균일화를 수행함으로써 전체 소비 전력을 줄이고, 블랙 레벨의 휘도값을 약 1 ∼ 8배 정도 감소시켜 전체적인 콘트라스트 비를 향상시킬 수 있는 효과가 있다.

따라서, 이러한 콘트라스트 비의 향상으로 고화질의 PDP 구현이 가능하게 된다.

Claims

복수의 제1 및 제2 전극을 표시라인마다 병행으로 배치하고, 동시에 상기 제1 및 제2 전극과는 전기적으로 분리된 복수의 제3 전극을 상기 제1 및 제2 전극과 교차하도록 배치하고, 각 교차영역에 각각 방전셀을 형성한 플라즈마 디스플레이 패널에서 1 프레임을 X개의 서브필드로 분할 구동하며, 상기 각 서브필드를 리셋 기간과 어드레스 기간과 유지 기간으로 분할 구동하는 플라즈마 디스플레이 패널의 구동방법에 있어서,

상기 X개의 서브필드 중 어느 한 제1 서브필드의 상기 리셋 기간에서

상기 제1 전극에 방전 개시 전압보다 상대적으로 높은 배전압 펄스 신호를 인가하여 상기 제1 및 제2 전극 사이를 방전 구동하고, 상기 제1 전극에 임의 레벨의 전압을 인가한 상태에서 상기 제2 전극에 상승 시간이 상대적으로 큰 완만한 소거 펄스 신호를 인가하여 상기 패널 내 모든 방전셀의 전하분포상태를 균일하게 리셋 구동하며,

상기 제1 서브필드를 제외한 나머지 X-1개 서브필드의 상기 리셋 기간에서

상기 제2 전극에 상승 시간이 상대적으로 큰 전압 펄스 신호를 인가하여 상기 리셋 구간의 구동을 안정화하고, 상기 제1 전극에 상기 임의 레벨의 전압을 인가한 상태에서 상기 제2 전극에 상기 소거 펄스 신호를 인가하여 상기 패널 내 모든 방전셀의 전하분포상태를 균일하게 리셋 구동하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
제 1 항에 있어서, 상기 제2 전극에 인가되는 전압 펄스 신호의 상승 시간은,

40 내지 50㎲인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
제 1 항에 있어서, 상기 제1 서브필드는,

상기 1 프레임을 구성하는 첫번째 서브필드인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 제1 전극은 유지전극이고,

상기 제2 전극은 주사전극이며,

상기 제3 전극은 데이터전극인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.