WO2005114625A1

WO2005114625A1 - 画像信号処理装置

Info

Publication number: WO2005114625A1
Application number: PCT/JP2005/009833
Authority: WO
Inventors: Tomohiro Uryu; Hideaki Kawamura
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 2004-05-24
Filing date: 2005-05-24
Publication date: 2005-12-01
Also published as: KR20070096061A; US20060165278A1; JP4200321B2; KR20060032639A; KR100868128B1; CN100476913C; KR20080028515A; JP2005338123A; CN1806271A

Abstract

映像信号処理部の動作を制御するデータを保持するＲＯＭアクセス制御回路（２２）とを備えたＬＳＩ（２１）と、このＬＳＩ（２１）の外部に設けられかつＲＯＭアクセス制御回路（２２）に送るための制御データを保持するとともにＲＯＭアクセス制御回路（２２）によりデータの読み出しが制御可能なフラッシュＲＯＭ（２３）とを有し、フラッシュＲＯＭ（２３）とＲＯＭアクセス制御回路（２２）との間で転送されるデータは毎フィールド更新しなければならないデータと毎フィールド更新する必要のないデータとを有するとともに、前記映像出力データの垂直ブランキング期間にデータを転送する。このような構成により、垂直ブランキング期間を利用して必要なデータを確実に転送できる。

Description

明細書画像信号処理装置 ' 技術分野

本発明はプラズマディスプレイなどの画像信号処理装置に関する。背景技術

プラズマディスプレイパネル（以下、「パネル」と略記する。）として代表的な交流面放電型パネルには、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、 1対の走査電極と維持電極とからなる表示電極が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデ一夕電極と、それらを覆うように誘電体層と、さらにその上にデー夕電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極とデ一夕電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線で R G B各色の蛍光体を励起発光させてカラー表示を行っている。

パネルを駆動する方法としてはサブフィ一ルド法、すなわち、 1フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。また、サブフィールド法の中でも、階調表現に関係しない発光を極力減らして黒輝度の上昇を抑え、コントラスト比を向上した新規な駆動方法が特開 2 0 0 0— 2 4 2 2 2 4号公報に開示されている。

一般に、この種のプラズマディスプレイの駆動制御に用いる画像信号処理装置には、映像信号処理用の半導体集積回路装置（L S I ) と、この L S Iの外部に設けられ、 L S Iの動作を制御するデータを保持する外部メモリとしてのフラッシュ R O Mとが使用され、 L S I内部の R OMアクセス制御回路とフラッシュ R OMとの間でデ一夕通信を行っている。すなわち、 L S I内部の R OMアクセス制御回路で、 R OMアドレス、 R OMイネ一ブル信号を作成し、フラッシュ R〇 Mに対してそれらの信号を転送し、その信号を受けてフラッシュ R OMは、 R〇 Mアクセス制御回路に対して、あらかじめ保持している動作制御用のデ一夕である R OMデータの転送を行っている。

近年、表示装置に対して高画質化の要求が強くなるに伴い、 L S Iの動作を制御するフラッシュ R OMのデータ量が多くなつてきている。また、表示装置に対して、様々なフォーマットの信号入力が要求され、これにより垂直ブランキング期間が短くなる場合があり、この場合には L S Iの動作を制御するために必要なデータを垂直ブランキング期間中に全て転送できないという課題が発生していた。発明の開示

本発明はこのような画像信号処理装置において、高画質化および様々なフォーマツト信号入力に伴う課題を解決することを目的とするものである。

本発明は、表示装置に映像出力データを出力する映像信号処理部およびこの映像信号処理部の動作を制御するデータを保持する制御部とを備えた半導体集積回路装置と、この半導体集積回路装置の外部に設けられかつ制御部に送るための制御データを保持するとともに制御部によりデータの読み出しが制御可能な外部メモリとを有し、外部メモリと制御部との間で転送されるデータは毎フィールド更新しなければならないデ一夕と毎フィールド更新する必要のないデータとを有するとともに、映像出力データの垂直ブランキング期間にデータを転送するように構成し、かつ毎フィールド更新する必要のないデータは複数に分割するとともに、複数のフィールドに分けて転送するように構成したものである。

また、本発明においては、映像信号処理部に毎フィールド更新しなければならないデータを保持するメモリと、毎フィールド更新する必要のないデータを保持するメモリとを設けたことを特徴とする。本発明によれば、表示装置を駆動させるための制御データが増えても、垂直ブランキング期間に外部メモリと制御部との間でデ一夕を転送することができる。図面の簡単な説明

図 1は本発明の一実施の形態におけるプラズマディスプレイのパネルの要部を示す斜視図である。

図 2は同プラズマディスプレイパネルの電極配列図である。

図 3は同プラズマディスプレイの全体構成図である。

図 4は本発明の一実施の形態における画像信号処理装置を示すブロック図である。

図 5は同装置において、データ転送を説明するための説明図である。

図 6は同装置において、 2分割してデータ転送する場合の一例を説明するための説明図である。

図 7は同装置において、 4分割してデ一タ転送する場合の一例を説明するための説明図である。発明を実施するための最良の形態

以下、本発明の一実施の形態における画像信号処理装置について、プラズマデイスプレイを例にして、図面を用いて説明する。

図 1は本発明の一実施の形態によるプラズマディスプレイに用いるパネルの要部を示す斜視図である。パネル 1は、ガラス製の前面基板 2と背面基板 3とを対向配置して、その間に放電空間を形成するように構成されている。前面基板 2側から見て、前面基板 2上には表示電極を構成する走査電極 4と維持電極 5とが互いに平行に対をなして複数形成されている。そして、走査電極 4および維持電極 5を覆うように誘電体層 6が形成され、誘電体層 6上には保護層 7が形成されている。また、背面基板 3上には絶縁体層 8で覆われた複数のデ一夕電極 9が付設され、デ一夕電極 9の間の絶縁体層 8上にデータ電極 9と平行して隔壁 1 0が設けられている。また、絶縁体層 8の表面および隔壁 1 0の側面に蛍光体層 1 1が設けられている。そして、走査電極 4および維持電極 5·とデータ電極 9とが交差する方向に前面基板 2と背面基板 3とを対向配置しており、その間に形成される放電空間には、放電ガスとして、たとえばネオンとキセノンの混合ガスが封入されている。

図 2はパネルの電極配列図である。行方向に n本の走査電極 S CN 1〜S CN n (図 1の走査電極 4) および n本の維持電極 SUS 1〜SUS n (図 1の維持電極 5) が交互に配列され、列方向に m本のデータ電極 D l〜Dm (図 1のデー夕電極 9) が配列されている。そして、 1対の走査電極 S CN iおよび維持電極 SUS i (i = l〜n) と 1つのデ一タ電極 D j ( j = 1〜m) とが交差した部分に放電セルが形成され、放電セルは放電空間内に mX n個形成されている。図 3はプラズマディスプレイの全体構成図である。このプラズマディスプレイは、パネルデータ電極駆動回路 12、走査電極駆動回路 13、維持電極駆動回路 14、タイミング発生回路 15、 AD (アナログ ·デジタル）変換器 18、フォーマツト変換部 1 9、サブフィールド変換部 20および電源回路（図示せず) を備えている。 '

図 3において、画像信号 s i gは AD変換器 18に入力される。また、水平同期信号 Hおよび垂直同期信号 Vはタイミング発生回路 15、 AD変換器 18、フォーマット変換部 19、サブフィールド変換部 20に与えられる。 AD変換器 1 8は、画像信号 s i gをデジタル信号の画像データに変換し、その画像データをフォ一マット変換部 19に与える。フォーマット変換部 19は、画像データをパネル 1の画素数に応じた画像デ一夕に変換し、サブフィールド変換部 20に与える。サブフィールド変換部 20は、各画素の画像データを複数のサブフィールドに対応する複数のビットに分割し、サブフィールド毎の画像データをデータ電極駆動回路 12に出力する。データ電極駆動回路 12は、サブフィールド毎の画像データを各データ電極 D l〜Dmに対応する信号に変換し各データ電極を駆動する。

タイミング発生回路 15は、水平同期信号 Hおよび垂直同期信号 Vをもとにしてタイミング信号を発生し、各々走査電極駆動回路 13および維持電極駆動回路 14に与える。走查電極駆動回路 13は、タイミング信号に基づいて走査電極 S CNl〜SCNnに駆動波形を供給し、維持電極駆動回路 14は、タイミング信号に基づいて維持電極 S US：!〜 S US nに駆動波形を供給する。

図 4は本発明の一実施の形態におけるプラズマディスプレイの駆動回路部分の詳細を示すブロック図である。図 4に示すように、プラズマディスプレイの駆動回路部分は、表示装置であるパネルのデータ電極駆動回路 12に映像出力データを出力する半導体集積回路装置である映像信号処理用の LS I 21と、この LS

1 21に接続されこの LS I 21内部の制御部としての ROMアクセス制御回路 22と制御データをやり取りするための外部メモリであるフラッシュ ROM 23 とから構成されている。前記 LS I 21内部には、前記フォーマット変換部 19 から送られてくる映像入力データを受けて画質補正の信号処理を行う画質補正回路 24と、この画質補正回路 24の出力デ一夕に基づきサブフィールド毎の信号を生成するサブフィールド変換回路 25と、このサブフィールド変換回路 25から送られてくる信号に基づき映像出力データを生成する映像信号出力回路 26とからなる映像信号処理部が設けられている。

また、この映像信号処理部の画質補正回路 24およびサブフィールド変換回路

25は、 ROMアクセス制御回路 22により読み出されたフラッシュ ROM内に保持されている ROMデ一夕に基づいて動作が制御されるように構成されている。この映像信号処理部の画質補正回路 24およびサブフィールド変換回路 25それぞれには、それぞれの回路動作制御のために送られてくる ROMデータを保持するためのメモリである SRAM24 aおよび SRAM25 aが設けられている。すなわち、 LS I 21外部のフラッシュ ROM 23には、画質補正回路 24およびサブフィールド変換回路 25で必要となるデータが格納されており、垂直ブランキング期間中に LS I 21内部にフィールド毎に取り込まれる。 ROMァクセス制御回路 22では、 ROMアドレス、 ROMイネ一ブルの信号を作成し、フラッシュ ROM23に対してそれらの信号を転送し、その信号を受けてフラッシュ ROM23は、 ROMアクセス制御回路 22に対して R OMデータの信号を転送する。この転送されてきた ROMデータは、前記画質補正回路 24およびサブフィールド変換回路 25のそれぞれの SRAM 24 a、 25 aに保持され、このデータに基づき画質補正回路 24およびサブフィールド変換回路 25の動作が制御される。

また、前記 LS I 21は、 L S I 21へのデ一夕の入力用の入力端子 27 a、データの出力用の出力端子 27 b、デ一夕の入出力用の入出力端子 27 cを備えており、映像信号出力回路 26から出力される映像出力データは、出力端子 27 bおよび入出力端子 27 cを通して表示装置のデータ電極駆動回路 12に送られる。また、 ROMアクセス制御回路 22と L S I 21外部のフラッシュ ROM 2 3とは、入出力端子 27 cを通して^続されており、一部の入出力端子 27 cは、前記表示装置のデータ電極駆動回路 12およびフラッシュ ROM 23に共通に接続されている。

そして、 LS I 21内部において、 L S I 21の ROMアクセス制御回路 22 からフラッシュ ROM23に ROMァドレス、 ROMイネ一ブルの信号を転送するライン上には、 LS I 21の入力端子 27 aから送られる非同期リセット信号により制御されるバッファ 28、 29が挿入配置されている。このバッファ 28、 29は、非同期リセット信号がイネ一ブルになっている期間中、 ROMァドレス、 R〇Mィネーブルの信号を開放するように構成されており、このため非同期リセット信号をイネ一ブル状態にすることにより、その期間中、他の ROMデ一夕書き込み装置 30により、フラッシュ ROM 23のデータ内容を更新することが可能である。

また、 LS I 21において、映像信号出力回路 26から出力される映像出力デ —夕は、出力端子 27 bから表示装置のデータ電極駆動回路 12に転送するラインと、 ROMアクセス制御回路 22からの ROMアドレスの信号と共通のラインで、セレクタ 31、バッファ 28を通して入出力端子 27 cから表示装置のデー夕電極駆動回路 12に転送するラインと、フラッシュ ROM23から ROMァクセス制御回路 22に転送される ROMデータの信号と共通のラインで、入出力制御手段である I/O制御部 32を通して入出力端子 27 cから表示装置のデ一夕電極駆動回路 12に転送するラインを通して、表示装置のデ一タ電極駆動回路 1 2に送られる。すなわち、 LS I 21の入出力端子 27 cは、映像信号出力回路 26からの映像出力デ一夕を出力するための端子として使用するとともに、 R〇 Mアクセス制御回路 22とフラッシュ ROM23との間で ROMァドレス、 R〇 Mデータを転送するための端子として使用するように構成しており、前記各デー夕は時間軸上で多重化して送られるように構成されている。

ここで、 LS I 21の ROMアドレス端子、 ROMデータ端子をそれぞれ LS I 21の映像出力データの出力端子と共用し、各データを時間軸上で多重化して送信する場合の例を図 5〜図 7を用いて説明する。

図 5 Aは垂直同期信号、図 5Bは LS I 21と表示装置およびフラッシュ RO M23との間の転送データ、図 5 Cは転送データにおける ROMデータの一例によるデータパターンを示している。図 5において、有効映像期間 A中は、 LS I 21内部の映像信号出力回路 26から出力される映像出力データが LS I 21外部のデータ電極駆動回路 12に対して転送される。一方、垂直ブランキング期間 B中は、 L S I 21内部の ROMアクセス制御回路 22から ROMアドレス、 R OMイネ一ブルの信号が L S I 21外部のフラッシュ ROM23に対して転送される。そして、この ROMアドレス、 ROMイネ一ブルの信号を受けて、フラッシュ ROM 23から L S I 21に対して、図 5 Cに示すように、毎フィールド更新しなければならないデータ d 1— A、 d l— Β · ' と、毎フィ一ルド更新する必要のないデータ d 2からなる ROMデ一夕が転送される。

ここで、垂直ブランキング期間 B内にすべての ROMデータを L S I 21に転送する必要がある。そこで、毎フィールド同一のデータ d 2については、複数のフィールドに分けて転送するようにすれば、より短い垂直ブランキング期間でも ROMデータを L S I 21に転送することができる。図 6および図 7に、毎フィ —ルド更新する必要のないデータ d 2を複数に分割するとともに、複数のフィ一ルドに分けて転送する場合の概念を説明するための図を示している。

図 6は毎フィ一ルド同一のデータ d 2について、 2分割して 2つのフィ一ルドに分けて転送する場合の概念を説明するための図で、図 6 Aに示すような ROM データについて、図 6 Bのようにフィールド毎に、可変デーダ d l—A、 d l— Β · · と同一データ d 2からなるデータを転送するのではなく、図 6 C、 Dに示すように、同一のデ一タ d 2を 2分割してデータ d 2— a、 012— 13とし、可変データ d 1一 Aを SRAM 24 aに転送するときに分割したデータ d 2— aを S RAM 25 aに転送し、次のフィールドで可変データ d 1一 Bを SRAM 24 a に転送するときに、分割した残りのデータ d 2— bを SRAM 25 aに転送するものである。最初のフィールドで可変データ d 1—Aを転送する際に SRAM 2 5 aに転送したデ一タ d 2— aは、次のフィールドで可変データ d 1— Bを転送する際には更新しないでそのまま SRAM25 aに保持される。また、次のフィ一ルドでは、データ d 2_bのみが転送されて SRAM25 aに保持される。そして、次の次のフィールドで可変データ d 1—Cが転送される際に、 SRAM 2 5 aに保持されているデ一夕 d 2— aとデータ d 2— bはデータ d 2として更新ーされる。このデータ転送を交互に繰り返すことにより、フィールド毎に同一デ一夕 d 2を分割して SRAM25 aに転送する。

図 7はフィールド毎に同一データ d 2を 4分割して転送する場合の例を示す図で、図 7 Aに ROMデ一タを示し、図 7 B〜Eにフィールド毎に転送するデ一夕を示しており、データ転送の動作は上記図 6の 2分割する場合と同様な動作を行。

このように毎フィールド同一のデータ d 2については、複数のフィールドに分けて転送するようにすれば、より短い垂直ブランキング期間でも R〇 Mデ一タを LS I 21に転送することができる。

また、上記のように、半導体集積回路装置に表示装置およびフラッシュメモリに共通に接続される端子を設け、その端子を通して表示装置に映像出力データを出力するとともに、制御部とフラッシュメモリとの間でデータを転送するように構成したもので、表示装置を駆動させるための映像データが増えても、 LS Iの端子数が増え、チップ面積が大きくなるのを防ぐことができる。産業上の利用可能性

以上のように本発明によれば、プラズマディスプレイなどのデジタル表示装置の高画質化および様々なフォーマットの信号入力に適する画像信号処理装置を提供することができる。

Claims

請求の範囲表示装置に映像出力データを出力する映像信号処理部および前記映像信号処理部の動作を制御するデータを保持する制御部とを備えた半導体集積回路装置と、前記半導体集積回路装置の外部に設けられかつ前記制御部に送るための制御デ一夕を保持するとともに前記制御部によりデータの読み出しが制御可能な外部メモリとを有し、前記外部メモリと前記制御部と間で転送されるデータは毎フィールド更新しなければならないデータと毎ラーィールド更新する必要のないデータとを有するとともに、前記映像出力デ —夕の垂直ブランキング期間にデ一夕を転送するように構成し、かつ前記毎フィールド更新する必要のないデータは複数に分割するとともに、複数のフィールドに分けて転送するように構成したことを特徴とする画像信号処理装置。前記映像信号処理部に毎フィールド更新しなければならないデ一タを保持するメモリと、毎フィールド更新する必要のないデータを保持するメモリとを設けたことを特徴とする請求項 1に記載の画像信号処理装置。